JP2000252369A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2000252369A JP2000252369A JP11048662A JP4866299A JP2000252369A JP 2000252369 A JP2000252369 A JP 2000252369A JP 11048662 A JP11048662 A JP 11048662A JP 4866299 A JP4866299 A JP 4866299A JP 2000252369 A JP2000252369 A JP 2000252369A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- substrate
- type
- region
- well region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Electrostatic, Electromagnetic, Magneto- Strictive, And Variable-Resistance Transducers (AREA)
- Circuit For Audible Band Transducer (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
量の一端を高比抵抗にすることで、エレクトリックコン
デンサマイク駆動用に好適な半導体装置を得る。 【解決手段】 半導体基板２１として、比抵抗が１００
〜５０００Ω・ｃｍのものを準備する。基板２１上にＰ
型ウェル領域２２を形成し、その表面にゲート電極２
８、ソース領域２６、及びドレイン領域２７を形成して
アナログ型のＭＯＳＦＥＴ素子（入力トランジスタ）２
９を形成する。各回路素子を電極配線３９で結線し、絶
縁膜３８上には拡張電極４０を形成する。拡張電極４０
は、入力トランジスタ２９のゲート電極２８に接続され
る。
Description
ンデンサマイクを駆動するために用いて好適な、半導体
装置に関するものである。
音声などの空気振動を容量値の変化という電気信号に変
換するための素子である。その出力信号は極めて微弱な
ものであり、これを増幅するための素子には、入力イン
ピーダンスが高く、高ゲインが得られ、且つ低ノイズで
あるという特性が求められる。
開平７−２４０４２４号に記載されているような接合型
ＦＥＴ素子（Ｊ−ＦＥＴ）や、アナログ型のＭＯＳＦＥ
Ｔ素子等があげられる。Ｊ−ＦＥＴ素子は、周辺の信号
処理回路と共にＢＩＰ型ＩＣに集積化が可能であり（例
えば、特開昭５８−１９７８８５号）、同じくＭＯＳＦ
ＥＴ素子はＭＯＳ型集積回路に集積化が可能である。
た。Ｐ型の半導体基板１の表面にＮ＋型のソース領域２
とドレイン領域３、及びゲート電極４が形成されてＮチ
ャネル型のＭＯＳＦＥＴ素子が形成される。５は素子分
離用のＬＯＣＯＳ酸化膜である。ゲート電極４にコンデ
ンサマイクの出力電位を印加して、ゲート電極４下部の
基板１表面にチャネルを形成することにより、ソース・
ドレイン間の電流を制御するものである。基板１にはバ
イアスとしてＶＳＳ電位（接地電位ＧＮＤ）が印加され
る。
としてのＭＯＳＦＥＴ素子の他に、Ｎチャネル型、Ｐチ
ャネル型のＭＯＦＥＴ素子を形成し、コンデンサマイク
の信号が入力されたトランジスタの出力信号を処理する
為の集積回路網を構成することが可能である。
素子をエレクトリックマイクコンデンサの信号増幅用途
に用いるときは、半導体基板１上に電極パッドよりも遙
かに大きな面積の拡張電極６を設けることを要求される
場合がある。この拡張電極は大きさが１．０ｍｍ〜１．
５ｍｍにも達する。
で拡張電極６と基板１とで形成される容量Ｃ１が寄生的
に発生し、容量Ｃ１を介して拡張電極６が基板バイアス
した接地電位ＧＮＤに接続される。この容量値は数十ｐ
Ｆにも達し、決して無視できないレベルの値となる。
エレクトリックコンデンサマイクＥＣＭの一端が入力Ｍ
ＯＳＦＥＴ素子７のゲート（入力端子）に接続され、Ｍ
ＯＳＦＥＴ素子のソースが接地され、ドレインが出力端
子ＯＵＴに接続された構成となる。出力端子ＯＵＴは、
同一基板上に形成されたＣＭＯＳトランジスタ等からな
る集積回路網に接続される。そして、ＭＯＳＦＥＴ素子
７のゲートと接地電位ＧＮＤとの間に、上記した容量Ｃ
１が直列接続される。すると、エレクトリックコンデン
サマイクＥＣＭから出力された信号が容量Ｃ１を介して
接地電位ＧＮＤに流出し（図示電流ｉ）、ＭＯＳＦＥＴ
素子７のゲートに印加される信号レベルが低下して、好
ましい出力電圧が得られないという欠点があった。
みて成され、半導体基板と、前記半導体層の上を被覆す
る絶縁膜と、前記半導体基板の表面に形成した一導電型
のウェル領域と、前記ウェル領域に形成した逆導電型の
ソース・ドレイン領域と、前記ソース・ドレイン間の前
記ウェル領域上に設けたゲート電極とを備えるＭＯＳ型
入力トランジスタと、前記ＭＯＳ型入力トランジスタの
ゲート電極に接続され前記絶縁膜の上に延在された拡張
電極とを備え、前記拡張電極下部の前記基板の比抵抗を
１００〜５０００Ω・ｃｍとしたことを特徴とするもの
である、
に説明する。
ある。入力トランジスタとしてＮチャネル型のＭＯＳＦ
ＥＴ素子を形成し、更にはＰチャネル型・Ｎチャネル型
ＭＯＳＦＥＴ素子を形成して、ＣＭＯＳ集積回路を構成
したものである。
板を示す。一般的なＭＯＳ型集積回路に用いられる基板
の比抵抗が、Ｐ型基板の場合では１０〜１５Ω・ｃｍ程
度、Ｎ型基板の場合では４〜８Ω・ｃｍ程度であるのに
対して、本願の半導体基板２１は比抵抗が１００〜５０
００Ω・ｃｍと極端に高いものを用いる。Ｐ型またはＮ
型基板でもよく、更には１０００Ω・ｃｍ以上ともなれ
ば導電型を定義することが難しいので、イントリシック
（ｉ）層と称しても良い。更には全くのノンドープ基板
を用いても良い。
域２２、２３とＮ型のウェル領域２４とを形成してツイ
ンウェル型としている。更に基板２１表面に素子分離用
のＬＯＣＯＳ酸化膜２５を形成し、ＬＯＣＯＳ酸化膜２
５で囲まれたＰ型ウェル領域２２表面にＮ型のソース領
域２６、ドレイン領域２７とゲート電極２８を形成し、
入力トランジスタとしてのＮチャネル型ＭＯＳＦＥＴ素
子２９を形成している。
２３表面にＮ＋ソース領域３０とドレイン領域３１及び
ゲート電極３２を形成してＮチャネル型ＭＯＳ素子３３
を形成し、Ｎ型ウェル領域２４表面にはＰ＋ソース領域
３４とドレイン領域３５及びゲート電極３６を形成して
Ｐチャネル型ＭＯＳ素子３７を形成している。
２、２３、２４の表面はシリコン酸化膜等の絶縁膜３８
によって被覆され、該絶縁膜３８に形成したコンタクト
ホールを介してアルミ電極配線３９が各領域にコンタク
トしている。各ゲート電極のポリシリコン層はＬＯＣＯ
Ｓ酸化膜２５の上を延在してポリシリコン配線層を形成
し、絶縁膜３８に開口したコンタクトホールを介して電
極配線３９に接続される。これらのポリシリコン配線と
電極配線３９群は、各回路素子間を接続して集積回路網
を形成する。前記電極配線３９は更に、絶縁膜３８の上
に例えば直径が１．０〜１．５ｍｍの円形パターンから
なる拡張電極４０を構成する。拡張電極４０が、エレク
トリックコンデンサマイクに接続される。また、拡張電
極４０は入力トランジスタ２９のゲート電極２８に電気
的に接続される。ゲート電極２８に連続するポリシリコ
ン配線が拡張電極４０自体又はその一部を構成しても良
い。拡張電極４０の下部は、回路素子を配置しない。
のコンタクト領域が設けられ（図示せず）、ウェル領域
２２、２３に対してバックゲートバイアスとしてのＶＳ
Ｓ電位（接地電位ＧＮＤ）が与えられる。同じくＮ型の
ウェル領域２４にはＮ＋型のコンタクト領域が設けられ
てバックゲートバイアスとしてのＶＤＤ電位が与えられ
る。基板２１バイアスとしての接地電位を印加するかは
任意である。印加する場合は、基板２１表面に形成した
Ｐ＋コンタクト領域を介して印加する。
行うべく諸特性が決められるのに対して、入力トランジ
スタ２９はアナログ動作を行うべく諸特性が決められ
る。このとき、ゲート電位Ｖｇが零の状態でドレイン電
流Ｉｄを流す様に、ゲート電極２８下部のウェル領域２
２表面に、Ｎ−型のチャネル領域４１を形成してこの素
子をエンハンスメント型あるいはエンハンスメント・デ
プレッション型（ＥＤ−ＭＯＳ）としている。
面図である。チップサイズが略２．５×３．０ｍｍ程度
の半導体チップ５０のほぼ中央部分に、直径が１．０〜
１．５ｍｍ程度の拡張電極４０が設けられており、拡張
電極４０は入力トランジスタ２９のゲート電極２８にア
ルミ配線４２等で接続されている。半導体チップ５０の
周辺部には、１辺が１００〜３００μｍの正方形からな
る外部接続用のボンディングパッド５２が複数個配置さ
れている。ＮチャネルＭＯＳＦＥＴ３３、ＰチャネルＭ
ＯＳＦＥＴ３４、抵抗素子、容量素子などは、拡張電極
４０を除いた領域に、拡張電極４０を取り囲むようにし
て配置されている。
とによる、等価回路図を示したものである。基板２１を
高比抵抗としたことによって、基板２１が持つ直列抵抗
Ｒが極めて大になり、回路的には殆ど絶縁状態にしたと
言っても過言ではない。信号が逃げる接地電位ＧＮＤ
は、Ｐ型ウェル領域２２、２３と、基板２１に対して与
えられている。しかし、不可避的に発生する容量Ｃ１に
対して基板２１の直列抵抗Ｒが接続され、接地電位に対
しては殆ど絶縁状態になるので、寄生電流ｉの流出を阻
止できる。同様に、Ｎ型ウェル領域２４に与えられた電
源電位ＶＤＤに対しても、直列抵抗Ｒの働きによって寄
生電流ｉの流出を防止できる。
Ｄへの経路をほぼ絶縁状態にすることによって、拡張電
極４０から容量Ｃ１を介する寄生電流の発生を防止し、
入力信号の振幅レベル低下を防止する事が出来る。
Ｔを例にしたが、Ｐチャネル型ＭＯＳＦＥＴで構成する
ことも可能である。また、基板２１全体を高比抵抗状態
にした例を示したが、拡張電極４０の下部だけを選択的
に高比抵抗状態にしたものを使用しても同様の効果を得
ることが出来る。
基板２１を、高比抵抗の状態にしたので、値の大きな容
量Ｃ１から先をほぼ絶縁状態にすることができ、これに
よってエレクトリックコンデンサマイクから入力された
信号が流出して信号レベルを低下させるという従来の不
具合を解消出来る。
Claims (2)
- 【請求項１】 半導体基板と、前記半導体層の上を被覆
する絶縁膜と、前記半導体基板の表面に形成した一導電
型のウェル領域と、前記ウェル領域に形成した逆導電型
のソース・ドレイン領域と、前記ソース・ドレイン間の
前記ウェル領域上に設けたゲート電極とを備えるＭＯＳ
型入力トランジスタと、前記ＭＯＳ型入力トランジスタ
のゲート電極に接続され前記絶縁膜の上に延在された拡
張電極とを備え、 前記拡張電極下部の前記基板の比抵抗を１００〜５００
０Ω・ｃｍとしたことを特徴とする半導体装置。 - 【請求項２】 前記半導体基板の表面に一導電型のウェ
ル領域と逆導電型のウェル領域とを備え、各々に逆導電
チャネル型ＭＯＳＦＥＴと一導電チャネル型ＭＯＳＦＥ
Ｔとを形成して、集積回路網を形成したことを特徴とす
る請求項１記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04866299A JP4049472B2 (ja) | 1999-02-25 | 1999-02-25 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04866299A JP4049472B2 (ja) | 1999-02-25 | 1999-02-25 | 半導体装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007183085A Division JP2007335880A (ja) | 2007-07-12 | 2007-07-12 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000252369A true JP2000252369A (ja) | 2000-09-14 |
| JP4049472B2 JP4049472B2 (ja) | 2008-02-20 |
Family
ID=12809562
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04866299A Expired - Fee Related JP4049472B2 (ja) | 1999-02-25 | 1999-02-25 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4049472B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001082649A1 (fr) * | 2000-04-26 | 2001-11-01 | Mitsubishi Denki Kabushiki Kaisha | Microphone electrostatique a capacitance a electret semi-conducteur |
| WO2007026782A1 (ja) * | 2005-08-30 | 2007-03-08 | Yamaha Corporation | コンデンサマイクロホン及びコンデンサマイクロホンの製造方法 |
| JP2007096897A (ja) * | 2005-09-29 | 2007-04-12 | Nec Electronics Corp | 電源回路及びそれを用いたマイクロホンユニット |
-
1999
- 1999-02-25 JP JP04866299A patent/JP4049472B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001082649A1 (fr) * | 2000-04-26 | 2001-11-01 | Mitsubishi Denki Kabushiki Kaisha | Microphone electrostatique a capacitance a electret semi-conducteur |
| WO2007026782A1 (ja) * | 2005-08-30 | 2007-03-08 | Yamaha Corporation | コンデンサマイクロホン及びコンデンサマイクロホンの製造方法 |
| JP2007096897A (ja) * | 2005-09-29 | 2007-04-12 | Nec Electronics Corp | 電源回路及びそれを用いたマイクロホンユニット |
| JP4722655B2 (ja) * | 2005-09-29 | 2011-07-13 | ルネサスエレクトロニクス株式会社 | 電源回路及びそれを用いたマイクロホンユニット |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4049472B2 (ja) | 2008-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001352077A (ja) | Ｓｏｉ電界効果トランジスタ | |
| JP2998662B2 (ja) | 半導体装置 | |
| US4893164A (en) | Complementary semiconductor device having high switching speed and latchup-free capability | |
| JP3195474B2 (ja) | 半導体装置 | |
| JP3530414B2 (ja) | 半導体装置 | |
| JPH0653497A (ja) | 入出力保護回路を備えた半導体装置 | |
| JP4049472B2 (ja) | 半導体装置 | |
| JP2900908B2 (ja) | 半導体装置およびその製造方法 | |
| JP3267479B2 (ja) | 半導体集積回路装置 | |
| JPH10125801A (ja) | 半導体集積回路装置 | |
| JP2602974B2 (ja) | Ｃｍｏｓ半導体集積回路装置 | |
| JPH0369183B2 (ja) | ||
| JPH04239154A (ja) | 半導体集積回路装置 | |
| KR100364486B1 (ko) | 반도체 장치 | |
| JP3520804B2 (ja) | 半導体装置の試験方法 | |
| JPS6362904B2 (ja) | ||
| JP2780896B2 (ja) | 半導体集積回路の製造方法 | |
| JP2007335880A (ja) | 半導体装置 | |
| JPH0964276A (ja) | 半導体装置 | |
| JP3108125B2 (ja) | 半導体集積回路 | |
| JPH0846145A (ja) | 半導体回路装置 | |
| JPS5944782B2 (ja) | 半導体集積回路 | |
| JPH05175519A (ja) | 半導体装置 | |
| JPH08125463A (ja) | 半導体集積回路装置 | |
| JP3634659B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041109 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051226 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070216 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070220 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070417 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070515 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070712 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070807 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071005 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071030 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071127 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101207 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101207 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111207 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111207 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111207 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111207 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111207 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121207 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121207 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131207 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |