DE69209374T2 - Festkörper-Bildsensor - Google Patents

Festkörper-Bildsensor

Info

Publication number
DE69209374T2
DE69209374T2 DE69209374T DE69209374T DE69209374T2 DE 69209374 T2 DE69209374 T2 DE 69209374T2 DE 69209374 T DE69209374 T DE 69209374T DE 69209374 T DE69209374 T DE 69209374T DE 69209374 T2 DE69209374 T2 DE 69209374T2
Authority
DE
Germany
Prior art keywords
mos transistor
well
side mos
region
solid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69209374T
Other languages
English (en)
Other versions
DE69209374D1 (de
Inventor
Kazuya Yonemoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of DE69209374D1 publication Critical patent/DE69209374D1/de
Application granted granted Critical
Publication of DE69209374T2 publication Critical patent/DE69209374T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/762—Charge transfer devices
    • H01L29/765—Charge-coupled devices
    • H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
    • H01L29/76816—Output structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14831—Area CCD imagers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

    HINTERGRUND DER ERFINDUNG Gebiet der Erfindung
  • Die Erfindung betrifft einen Festkörper-Bildsensor, spezieller einen Festkörper-Bildsensor mit einem potentialungebundenen, diffundierten Ladungsmeßverstärker in einer Ausgangsschaltung.
    • Beschreibung des Stands der Technik
  • Fig. 1 zeigt schematisch einen herkömmlichen CCD-Bildaufnehmer mit 7wischenzeilen-Übertragungsmodus Ein derartiges Bauelement ist z.B. in JP-A-60-223161 offenbart. Dieser Bildaufnehmer enthält ein zweidimensionales (flächenhaftes) Array von Photosensoren 1 und Vertikalregistern 3. Jeder der Photosensoren 1 bildet ein Pixelelement und sammelt eine Signalladung entsprechend dem Fluß des einfallenden Lichts. Jedes der Vertikalschieberegister 3 ist für eine einzige vertikale Spalte des Arrays vorhanden. Die angesammelte Ladung wird während eines Teils des vertikalen Austastintervalls momentan über ein Auslesetor (oder Übertragungstor) 2 in das zugehörige Vertikalschieberegister 3 übertragen, und die Signalladung wird im Vertikalschieberegister 3 nach unten verschoben. Das Photosensorarray und die Vertikaischieberegister 3 bilden einen photoempfindlichen Bilderzeugungsabschnitt (oder eine Fläche) 4. Bei diesem Beispiel sind die Photosensoren 1 Photodioden und die Vertikalschieberegister 3 sind CCD(ladungsgekoppeltes Bauelement)-Schieberegister.
  • Dann werden die Signalladungen von den Vertikalschieberegistern 3 während eines Teils des Horizontalaustastintervalls der Reihe nach in ein Horizontalschieberegister 5 übertragen. Das Horizontalregister 5 empfängt zu einem jeweiligen Zeitpunkt eine Reihe von Signalladungen entsprechend einer Abtastzeile. Aus dem Horizontalschieberegister 5 werden die Signalladungen im Horizontaldurchrasterintervall eines Fernsehsignals nacheinander an einen potentialungebundenen Diffusionsbereich (FD) 6 übertragen. Der potentialungebundene Diffusionsbereich 6 ist mit einem Verstärker 7 zum Erfassen von Signalladungen verbunden. Der Verstärker 7 dieses Beispiels ist ein zweistufiger Sourcefolgerverstärker. Dieser Sourcefolgerverstärker 7 erzeugt ein elektrisches Signal (wie ein Spannungssignal), das der Signalladung entspricht. Der Sourcefolgerverstärker 7 verfügt über mindestens einen treiberseitigen MOS-Transistor 8 und mindestens einen lastseitigen MOS-Transistor 9.
  • Fig. 2 zeigt den Querschnittsaufbau des herkömmlichen Sourcefolgerverstärkers 7. Wie es in Fig. 2 dargestellt ist, sind der treiberseitige MOS-Transistor 8 und der lastseitige MOS-Transistor 9 über einer p-Wanne (p-Bereich) 12 in und auf einem Substrat des CCD-Bildsensors ausgebildet. Das Substrat dieses Beispiels ist ein n-Substrat 11. Die p-Wanne 12 arbeitet so, daß sie elektrische Isolierung aktiver Bereiche mit den Bereichen der MOS-Transistoren 8 und 9 gegen die Rückseite des Substrats 11 erzielt.
  • Beim herkömmlichen Sourcefolgerverstärker 7 sind jedoch der treiberseitige MOS-Transistor 8 und der lastseitige MOS- Transistor 9 beide in der einzigen Wanne 12 mit gleichmäßigern Aufbau ausgebildet. Daher sind die I-V-Charakteristiken beider Transistoren 8 und 9 im wesentlichen dieselben und es ist nicht möglich, die Charakteristiken beider Transistoren gleichzeitig zu optimieren. Der herkömmliche Sourcefolgerverstärker 7 wird daher zu Lasten der I-V-Charakteristik des lastseitigen MOS-Transistors 9 hergestellt, so daß ein Kurz kanaleffekt (größere Drainleitfähigkeit) verbleibt. Im Ergebnis ist die verstärkung des Verstärkers stark beschränkt, wie es später erläutert wird.
    • AUFGABEN UND ZUSMMENFASSUNG DER ERFINDUNG
  • Es ist daher eine Aufgabe der Erfindung, einen hochempfindlichen Festkörper-Bildsensor mit einem Ausgangsverstärker zu schaffen, in dem die I-V-Charakteristiken von MOS-Transistoren sowohl auf der Treiber- als auch der Lastseite gleichzeitig optimiert sind und die Kleinsignal-Wechselspannungsverstärkung des Verstärkers verbessert ist.
  • Gemäß einer Ausführungsform der Erfindung verfügt ein Festkörper-Bildsensor im Ausgangsabschnitt über einen potentialungebundenen, diffundierten Ladungsmeßverstärker. Der Verstärker umfaßt mindestens einen treiberseitigen MOS-Transistor und mindestens einen lastseitigen MOS-Transistor, die in und auf einem Halbleitersubstrat ausgebildet sind. Das Substrat umfaßt eine Substratschicht von erstem Leitungstyp sowie eine erste und eine zweite Wanne von zweitem Leitungstyp. Z.B. sind die erste und die zweite Wanne p-Bereiche, die in einem n-Substrat ausgebildet sind, und der restliche Volumenbereich vom n-Typ ist die Substratschicht. Sowohl die erste als auch die zweite Wanne erstreckt sich ausgehend von der Oberseite des Substrats in dieses hinein. Der treiberseitige MOS-Transistor umfaßt einen Drain- und einen Sourcebereich vom ersten Leitungstyp, die in der ersten Wanne ausgebildet sind, und eine erste, isolierte Gateelektrode, die auf der Oberseite der ersten Wanne über einer Gateisolierschicht ausgebildet ist. Der lastseitige MOS-Transistor umfaßt einen Drain- und einen Sourcebereich vom ersten Leitungstyp, die in der zweiten Wanne ausgebildet sind, und eine zweite isolierte Gateelektrode, die auf der Oberseite der zweiten Wanne über einer Gateisolierschicht ausgebildet ist. Die erste Wanne für den treiberseitigen MOS-Transistor ist von der Oberseite des Substrats her tiefer als die zweite Wanne, und die zweite Wanne für den lastseitigen MOS-Transistor ist flacher. Die flachere zweite Wanne kann neutrales Potential aufweisen.
  • In der zweiten Wanne des lastseitigen MOS-Transistors ist ein neutraler Bereich mit relativ flacher Tiefe ausgehend von der Oberseite des Substrats ausgebildet. Diese Struktur macht daher den lastseitigen MOS-Transistor weniger für eine Kanalmodulation ausgehend von seinem Drain/Source-Bereich anfällig und schwächt den Kurzkanaleffekt. Im Ergebnis ist die Drainleitfähigkeit des lastseitigen MOS-Transistors verringert.
  • Die tiefe erste Wanne des treiberseitigen MOS-Transistors ist potentialmäßig verarmt, und ein Rückseitengate des MOS- Transistors ist durch das Ende einer Verarmungsschicht gebildet, die sich in einen tiefen Bereich des Substrats erstreckt. Daher kann diese Struktur den Einfluß der Rückseitengate-Spannung auf den Kanalbereich des MOS-Transistors verringern und dadurch den Vorwärtsleitwert des Rückseitengates des treiberseitigen MOS-Transistors verringern.
    • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Fig. 1 ist eine schematische Ansicht, die einen CCD-Festkörper-Bildsensor vom Zwischenzeilenübertragungstyp zeigt.
  • Fig. 2 ist eine Schnittansicht, die den Aufbau eines herkömmlichen Sourcefolgerverstärkers zeigt.
  • Fig. 3A und 3B sind Kurvendiagramme, die die I-V-Charakteristik des lastseitigen MOS-Transistors beim herkömmlichen Beispiel und eine Idealcharakteristik zeigen.
  • Fig. 4 ist eine Schnittansicht, die den Aufbau eines Signalladungen erfassenden Sourcefolgerverstärkers gemäß einem ersten Ausführungsbeispiel der Erfindung zeigt.
  • Fig. 5 ist eine schematische Ansicht, die einen Schaltungsaufbau zum Messen der I-V-Charakteristik von MOS-Transistoren zeigt.
  • Fig. 6B, 7B und 8B sind Kurvendiagramme, die die I-V-Charakteristiken von MOS-Transistoren im in Fig. 1 dargestellten Sourcefolgerverstärker zeigen. Fig. 6A, 7A und 8A sind Kurvendiagramme, die die I-V-Charakteristiken von MOS-Transistoren im herkömmlichen Sourcefolgerverstärker zeigen. Fig. 6A und 6B zeigen die Id-Vd-Charakteristik der treiberseitigen MOS-Transistoren beim herkömmlichen Aufbau bzw. beim in Fig. 1 dargestellten Aufbau. Fig. 7A und 7B zeigen die Id- Vg-Charakteristik der treiberseitigen MOS-Transistoren beim herkömmlichen Beispiel bzw. beim ersten Ausführungsbeispiel der Erfindung. Fig. 8A und 8B zeigen die Id-Vd-Charakteristik der lastseitigen MOS-Transistoren beim herkömmlichen Beispiel bzw. beim ersten Ausführungsbeispiel.
  • Fig. 9 ist eine Schnittansicht, die einen Sourcefolgerverstärker gemäß einem zweiten Ausführungsbeispiel der Erfindung zeigt.
    • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSBEISPIELE
  • Fig. 4 zeigt einen Sourcefolgerverstärker eines CCD-Bildsensors gemäß einem ersten Ausführungsbeispiel der Erfindung.
  • Der Sourcefolgerverstärker umfaßt mindestens einen treiberseitigen MOS-Transistor 8 und einen lastseitigen MOS-Transistor 9, die beide in und auf einem Substrat 11 des CCD- Festkörper-Bildsensors ausgegbildet sind. Bei diesem Beispiel ist das Substrat 11 ein n-Substrat.
  • Wie es in Fig. 4 dargestellt ist, sind eine erste und eine zweite Wanne (oder Wannenbereiche) 19 und 20 ausgebildet, die sich beide von der Oberseite des Substrats 11 in dieses Substrat 11 hinein erstrecken. Bei diesem Beispiel sind die erste und die zweite Wanne 19 und 20 vom p-Typ. Wie es in Fig. 4 dargestellt ist, erstreckt sich die n-Schicht des Substrats 11 von der Unterseite dieses Substrats 11 bis zu den Unterseiten der ersten und zweiten p-Wanne 19 und 20. Die erste p-Wanne 19 ist von der Oberseite des Substrats her tiefer als die zweite p-Wanne 20, und die zweite p-Wanne 20 ist flacher. Wie es in Fig. 4 dargestellt ist, ist mindestens ein p&spplus;-Wannenkontaktbereich in der ersten und zweiten p-Wanne 19 und 20 ausgebildet und mit Masse verbunden.
  • Ein erstes Paar-Drain- und Sourcebereiche 13 und 14 vom N&spplus;- Typ ist in der tiefen p-Wanne 19 ausgebildet und bildet den treiberseitigen MOS-Transistor 98, zusammen mit einer Gateelektrode 15, die über einem Kanalbereich zwischen dem Drain- und Sourcebereich 13 und 14 ausgebildet ist. Auf ähnliche Weise ist der lastseitige MOS-Transistor 9 in einem an den treiberseitigen MOS-Transistor 8 angrenzenden Bereich ausgebildet. Der lastseitige MOS-Transistor 9 enthält ein zweites Paar aus einem Drain- und Sourcebereich 16 und 17 vom N&spplus;-Typ, das in der flachen p-Wanne 20 ausgebildet ist, und eine Gateelektrode 18, die über einem Kanalbereich zwischen dem Drain- und dem Sourcebereich 16 und 17 ausgebildet ist. Bei diesem Ausführungssbeispiel ist die erste p-Wanne 19 potentialmäßig verarmt, während andererseits die zweite p-Wanne 20 neutrales Potential (Massepotential) aufweist.
  • Der Sourcefolgerverstärker dieses Ausführungsbeispiels kann die Wechselspannungsverstärkung bei Kleinsignalbetrieb verbessern.
  • Im allgemeinen ist die Kleinsignal-Wechselspannungsverstärkung G des in Fig. 1 dargestellten Sourcefolgerverstärkers 7 wie folgt gegeben:
  • G = gm/(gm + gs + gb + gsl) (1)
  • In dieser Gleichung sind gm, gs und gb der Vorwärtsleitwert, der Drainleitwert bzw. der Rückseitengate-Vorwärtsleitwert des treiberseitigen MOS-Transistors 8, und gsl ist der Drainleitwert des lastseitigen MOS-Transistors 9.
  • Fig. 3A zeigt die I-V-Charakteristik des lastseitigen MOS- Transistors 9 beim herkömmlichen Sourcefolgerverstärker 7. Wie es in Fig. 3A dargestellt ist, macht die herkömmliche Struktur den Drainleitwert gsl im Vergleich mit der in Fig. 3B dargestellten idealen Charakteristik hoch, weswegen die Verstärkung des herkömmlichen Verstärkers niedrig ist. Was den treiberseitigen MOS-Transistor 8 betrifft, ist die p- Wanne 12 nicht tief genug. Daher ist der Rückseitengate-Vorwärtsleitwert gb hoch und verringert die Verstärkung weiter.
  • Die Fig. 6B, 7B und 8B zeigen jeweils I-V-Charakteristiken des Sourcefolgerverstärkers gemäß dem ersten Ausführungsbeispiel der Erfindung, zusammen mit den Kurvendiagrammen der Fig. 6A, 7A und 8A, die Charakteristiken des herkömmlichen Sourcefolgerverstärkers zeigen. Diese Charakteristiken wurden unter Verwendung der in Fig. 5 dargestellten Schaltung gemessen.
  • Die Id-Vd-Charakteristiken des treiberseitigen MOS-Transistors des Ausführungsbeispiels, wie in Fig. 6B dargestellt, sind ähnlich den in Fig. 6A dargestellten herkömmlichen Charakteristiken. Beim herkömmlichen Bauelement haben jedoch sowohl der Rückseitengate-Vorwärtsleitwert gb des treiberseitigen MOS-Transistors 8 wie auch der Drainleitwert gsl des lastseitigen MOS-Transistors 9 große Werte, die zu einer beträchtlichen Verringerung der Wechselspannungsverstärkung des Sourcefolgers beitragen.
  • Im Sourcefolgerverstärker des Ausführungsbeispiels ist demgegenüber die p-Wanne 20 für den lastseitigen MOS-Transistor 9 von der Oberseite des Substrats her flacher und potentialmäßig im neutralen Zustand, und die p-Wanne 19 für den treiberseitigen MOS-Transistor 8 ist tiefer und wird im Verarmungszustand gehalten. Daher ist es möglich, die in den Fig. 7B und 8B erhaltenen Charakteristiken zu erzielen. Fig. 7B zeigt die Id-Vg-Charakteristik des treiberseitigen MOS-Transistors 8. Fig. 8B zeigt die Id-Vd-Charakteristik des lastseitigen MOS-Transistors 9. Im Sourcefolgerverstärker dieses Ausführungsbeispiels ist der Rückseitengate-Vorwärtsleitwert gb des treiberseitigen MOS-Transistors 8 klein, wie in Fig. 7B dargestellt, und der Drainleitwert gsl des lastseitigen MOS-Transistors 9 ist ebenfalls klein, wie in Fig. 8B dargestellt. D.h., daß der Aufbau des Sourcefolgers dieses Ausführungsbeispiels die Wechselspannungsverstärkung G dadurch verbessern kann, daß sowohl der Rückseitengate-Vorwärtsleitwert gb des treiberseitigen MOS-Transistors 8 als auch der Drainleitwert gsl des lastseitigen MOS-Transistors 9 verringert sind.
  • Beim in Fig. 2 dargestellten herkömmlichen Beispiel ist das Rückseitengate durch den neutralen Bereich der relativ flachen p-Wanne 12 gebildet. Im Sourcefolgerverstärker 7 dieses Ausführungsbeispiels ist dagegen das Rückseitengate des Treiber-MOS-Transistors 8 durch ein Ende 21 der Verarmungsschicht gebildet, die sich tief in das Substrat hinein erstreckt, so daß der Kanalbereich des MOS-Transistors 8 nur keinen oder wenig Einfluß erfährt. Dies ist der Grund, weswegen der Aufbau des Ausführungsbeispiels den Rückseitengate-Vorwärtsleitwert gb des treiberseitigen MOS-Transistors 8 verringern kann.
  • In der p-Wanne 20 für den lastseitigen MOS-Transistor 9 des Ausführungsbeispiels sind neutrale Bereiche sehr flach im Vergleich mit dem neutralen Bereich der in Fig. 2 dargestellten p-Wanne 12 ausgebildet. Daher unterliegt der Aufbau dieses Ausführungsbeispiels weniger einer Kanalmodulation vom Drainbereich 16/vom Sourcebereich 17. Im Ergebnis ermöglicht es der Aufbau dieses Ausführungsbeispiels, den Kurzkanaleffekt zu verringern und den Drainleitwert gsl des lastseitigen MOS-Transistors 9 zu erhöhen.
  • Fig. 9 zeigt einen Sourcefolgerverstärker gemäß einem zweiten Ausführungsbeispiel der Erfindung. Der Aufbau von Fig. 9 stimmt beinahe mit dem in Fig. 4 dargestellten Aufbau überein. Insbesondere enthält der Aufbau des zweiten Ausführungsbeispiels ebenfalls die tiefe erste p-Wanne 19 für den treiberseitigen MOS-Transistor 8 und die flache zweite p- Wanne 20 für den lastseitigen MOS-Transistor. Beim zweiten Ausführungsbeispiel ist jedoch auch in der tiefen ersten p- Wanne 19 ein neutraler Bereich ausgebildet.
  • In der tiefen p-Wanne 19 ist der neutrale Bereich tief, ausgehend von der Oberseite des Substrats, ausgebildet, wie in Fig. 9 dargestellt. Daher kann der Sourcefolgerverstärker des zweiten Ausführungsbeispiels den Rückseitengate-Vorwärtsleitwert gb auf einen ausreichend kleinen Wert verringern und demgemäß die durch die Gleichung (1) gegebene Wechselspannungsverstärkung wie beim in Fig. 4 dargestellten Ausführungsbeispiel verbessern.
  • Beim Aufbau gemäß dem zweiten Ausführungsbeispiel ist in beiden p-Wannen 19 und 20 für die Treiberseite und die Lastseite ein neutraler Bereich ausgebildet. Daher wird der Betrieb des Sourcefolgers nicht leicht durch Schwankungen beim Halbleiterprozeß beeinflußt. Ferner verhindert dieser Aufbau, daß der Betriebspunkt des Sourcefolgerverstärkers 7 durch eine Spannungsanderung im Substrat verschoben wird, wenn eine elektronische Blende dahingehend wirkt, daß sie Ladungen in das Substrat einschwemmt. Daher übt der Sourcefolgerverstärker keinen nachteiligen Einfluß auf die Signalverarbeitungsschaltung aus.
  • Gemäß der Erfindung ist, wie es vorstehend erläutert ist, die erste p-Wanne des treiberseitigen MOS-Transistors tiefer, und die zweite p-Wanne für den lastseitigen MOS-Transistor ist flacher und potentialmäßig neutral. Daher kann der erfindungsgemäße Sourcefolgerverstärker den Einfluß des neutralen Bereichs des Subtrats auf den Kanalbereich des treiberseitigen MOS-Transistors wesentlich verringern und dadurch den Rückseitengate-Vorwärtsleitwert gb des Treiber- MOS-Transistors verringern. Andererseits kann der erfindungsgemäße Sourcefolgerverstärker den Drainleitwert gsl des lastseitigen MOS-Transistors dadurch verringern, daß Kanalmodulation unterdrückt ist und der Kurzkanaleffekt verringert ist. Auf diese Weise ist es möglich, die Empfindlichkeit des Bauelements durch Einstellen der I-V-Charakteristiken des treiberseitigen und des lastseitigen MOS-Transistors auf ihre jweils besten Formen zu verbessern und die Kleinsignal-Wechselspannungsverstärkung des Sourcefolgers zu maximieren.

Claims (10)

1. Festkörper-Bildaufnehmer mit:
- einer Substratschicht (11) von erstem Leitungstyp in einem Halbleitersubstrat;
- einer ersten und einer zweiten Wanne (19, 20) von zweitem Leitungstyp, die in der Substratschicht (11) ausgebildet sind und sich beide von der Oberfläche des Substrats in dieses hineinerstrecken;
- einem Paar aus einem ersten Drainbereich (13) und einem ersten Sourcebereich (14) vom ersten Leitungstyp, das im ersten Wannenbereich (19) ausgebildet ist;
- einem Paar aus einem zweiten Drainbereich (16) und einem zweiten Sourcebereich (17) vom ersten Leitungstyp, die im zweiten Wannenbereich (20) ausgebildet sind;
- einer ersten, isolierten Gateelektrode (15), die auf der Oberseite des Substrats ausgebildet ist und zusammen mit dem ersten Drainbereich und Sourcebereich (13, 14) einen treiberseitigen MOS-Transistor (8) bildet; und
- einer zweiten, isolierten Gateelektrode (18), die auf der Oberseite des Substrats ausgebildet ist und mit dem zweiten Drainbereich und Sourcebereich (16, 17) einen lastseitigen MOS-Transistor (9) bildet, wobei der treiberseitige MOS- Transistor (8) und der lastseitige MOS-Transistor (9) so verbunden sind, daß ein Sourcefolgerverstärker (7) gebildet ist, der Teil eines potentialungebundenen, diffundierten Ausgangsverstärkers des Festkörper-Bildaufnehmers ist;
dadurch gekennzeichnet, daß die erste Wanne (19) von der Oberseite des Substrats her tiefer als die zweite Wanne (20) ist.
2. Festkörper-Bildaufnehmer nach Anspruch 1, bei dem die erste Wanne (19) potentialmäßig verarmt ist.
3. Festkörper-Bildaufnehmer nach Anspruch 2, bei dem die zweite Wanne (20) potentialmäßig neutral ist.
4. Festkörper-Bildaufnehmer nach Anspruch 1, bei dem der Übergang zwischen der ersten Wanne und der Substratschicht nahe einem Ende einer Verarmungsschicht der Substratschicht liegt.
5. Festkörper-Bildaufnehmer nach Anspruch 1, bei dem die erste und die zweite Wanne (19, 20) beide potentialmäßig neutral sind.
6. Festkörper-Bildaufnehmer nach Anspruch 1, ferner mit einem stark dotierten Kontaktbereich (p&spplus;) vom zweiten Leitungstyp zum potentialmäßigen Neutralisieren der zweiten Wanne (20), wobei dieser stark dotierte Kontaktbereich in der zweiten Wanne ausgebildet und mit Masse verbunden ist.
7. Festkörper-Bildaufnehmer nach Anspruch 6, ferner mit einem stark dotierten Kontaktbereich (p&spplus;) vom zweiten Leitungstyp, der in der ersten Wanne (19) ausgebildet und mit Masse verbunden ist.
8. Festkörper-Bildaufnahmer nach Anspruch 7, bei dem der Ausgangsverstärker einen potentialungebundenen Diffusionsbereich (6) aufweist und der Sourcefolgerverstärker (7) durch den treiberseitigen MOS-Transistor (8) und den lastseitigen MOS-Transistor (9) gebildet ist.
9. Festkörper-Bildaufnehmer nach Anspruch 8, bei dem der Sourcefolgerverstärker (7) einen Eingangsanschluß (EIN) zum Empfangen eines Eingangssignals vom potentialungebundenen Diffusionsbereich (6) und einen Ausgangsanschluß (AUS) zum Ausgeben eines Ausgangssignals aufweist, wobei der erste Sourcebereich (14) des treiberseitigen MOS-Transistors (8) und der zweite Drainbereich (16) des lastseitigen MOS-Transistors (9) mit dem Ausgangsanschluß verbunden sind und die erste Gateelektrode (15) des treiberseitigen MOS-Transistors mit dem Eingangsanschluß verbunden ist.
10. Festkörper-Bildaufnehmer nach Anspruch 9, ferner mit einem Zwischenzeilen-CCD-Bildaufnahmeabschnitt, der ein mit dem potentialungebundenen Diffusionsbereich (6) verbundenes Horizontalschieberegister (5), mehrere Vertikalschieberegister (3), die jeweils mit dem Horizontalschieberegister (5) verbunden sind, und ein Array photoempfindlicher Elemente (1) aufweist, von denen jedes mit einem der Vertikaischieberegister (3) verbunden ist.
DE69209374T 1991-06-04 1992-06-02 Festkörper-Bildsensor Expired - Lifetime DE69209374T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03159601A JP3097186B2 (ja) 1991-06-04 1991-06-04 固体撮像装置

Publications (2)

Publication Number Publication Date
DE69209374D1 DE69209374D1 (de) 1996-05-02
DE69209374T2 true DE69209374T2 (de) 1996-10-31

Family

ID=15697268

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69209374T Expired - Lifetime DE69209374T2 (de) 1991-06-04 1992-06-02 Festkörper-Bildsensor

Country Status (6)

Country Link
US (1) US5202907A (de)
EP (1) EP0517164B1 (de)
JP (1) JP3097186B2 (de)
KR (1) KR100218773B1 (de)
DE (1) DE69209374T2 (de)
SG (1) SG63631A1 (de)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2832136B2 (ja) * 1992-12-28 1998-12-02 シャープ株式会社 固体撮像装置及びその製造方法
JP3020785B2 (ja) * 1993-12-09 2000-03-15 株式会社東芝 固体撮像装置
JP3367776B2 (ja) * 1993-12-27 2003-01-20 株式会社東芝 半導体装置
US5625210A (en) * 1995-04-13 1997-04-29 Eastman Kodak Company Active pixel sensor integrated with a pinned photodiode
US6297070B1 (en) 1996-12-20 2001-10-02 Eastman Kodak Company Active pixel sensor integrated with a pinned photodiode
US6100556A (en) * 1997-11-14 2000-08-08 Motorola Inc. Method of forming a semiconductor image sensor and structure
US6492694B2 (en) 1998-02-27 2002-12-10 Micron Technology, Inc. Highly conductive composite polysilicon gate for CMOS integrated circuits
KR100278285B1 (ko) 1998-02-28 2001-01-15 김영환 씨모스 이미지센서 및 그 제조방법
KR100268440B1 (ko) * 1998-09-21 2000-10-16 윤종용 고감도 고체 촬상 장치
US6407440B1 (en) 2000-02-25 2002-06-18 Micron Technology Inc. Pixel cell with high storage capacitance for a CMOS imager
US7464877B2 (en) 2003-11-13 2008-12-16 Metrologic Instruments, Inc. Digital imaging-based bar code symbol reading system employing image cropping pattern generator and automatic cropped image processor
US7128266B2 (en) 2003-11-13 2006-10-31 Metrologic Instruments. Inc. Hand-supportable digital imaging-based bar code symbol reader supporting narrow-area and wide-area modes of illumination and image capture
US7490774B2 (en) * 2003-11-13 2009-02-17 Metrologic Instruments, Inc. Hand-supportable imaging based bar code symbol reader employing automatic light exposure measurement and illumination control subsystem integrated therein
US7594609B2 (en) * 2003-11-13 2009-09-29 Metrologic Instruments, Inc. Automatic digital video image capture and processing system supporting image-processing based code symbol reading during a pass-through mode of system operation at a retail point of sale (POS) station
US7110028B1 (en) * 2002-08-13 2006-09-19 Foveon, Inc. Electronic shutter using buried layers and active pixel sensor and array employing same
JP4016192B2 (ja) 2002-08-19 2007-12-05 ソニー株式会社 固体撮像装置とその製造方法
US7841533B2 (en) * 2003-11-13 2010-11-30 Metrologic Instruments, Inc. Method of capturing and processing digital images of an object within the field of view (FOV) of a hand-supportable digitial image capture and processing system
JP4827422B2 (ja) * 2005-03-10 2011-11-30 ルネサスエレクトロニクス株式会社 半導体集積回路装置の設計方法と装置並びにプログラム
US7741857B2 (en) * 2008-03-06 2010-06-22 International Business Machines Corporation System and method for de-embedding a device under test employing a parametrized netlist
JP5525736B2 (ja) * 2009-02-18 2014-06-18 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置及びその製造方法
US8471310B2 (en) 2011-01-11 2013-06-25 Aptina Imaging Corporation Image sensor pixels with back-gate-modulated vertical transistor
CN111628002B (zh) * 2020-06-08 2023-05-23 无锡光磊电子科技有限公司 一种mos管

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8301629A (nl) * 1983-05-09 1984-12-03 Philips Nv Halfgeleiderinrichting.
JP2727584B2 (ja) * 1988-09-20 1998-03-11 ソニー株式会社 固体撮像装置
JPH02262344A (ja) * 1989-03-31 1990-10-25 Sony Corp 出力回路

Also Published As

Publication number Publication date
JP3097186B2 (ja) 2000-10-10
KR100218773B1 (ko) 1999-09-01
DE69209374D1 (de) 1996-05-02
JPH04357873A (ja) 1992-12-10
US5202907A (en) 1993-04-13
KR930001445A (ko) 1993-01-16
EP0517164A1 (de) 1992-12-09
SG63631A1 (en) 1999-03-30
EP0517164B1 (de) 1996-03-27

Similar Documents

Publication Publication Date Title
DE69209374T2 (de) Festkörper-Bildsensor
DE3856165T2 (de) Photovoltaischer Wandler
DE69836608T2 (de) MOS-Bildaufnahmevorrichtung
DE69631932T2 (de) Halbleiter-Bildaufnahmevorrichtung
DE69533523T2 (de) Verfahren zur Schwellspannungseinstellung einer MIS Anordnung und Ladungsdetektionseinrichtung
DE10105071B4 (de) CMOS-Bildsensor und Verfahren zu dessen Herstellung
DE3546487C2 (de)
KR100203792B1 (ko) 증폭형 광전변환소자, 이를 이용한 증폭형 고체촬상장치 및 증폭형 광전변환소자의 제조방법
DE19630434C2 (de) Bipolarphototransistorpixelelement
DE3120458C2 (de) Festkörper-Bildwandler
DE102005026629B4 (de) Bildsensor und zugehöriges Herstellungsverfahren
DE3446972C2 (de)
DE102007062126A1 (de) CMOS-Bildsensor und Herstellungsverfahren desselben
DE2802987A1 (de) Festkoerper-abbildungsvorrichtung
DE10160501A1 (de) Festkörper-Bildverarbeitungseinrichtung
DE3003992A1 (de) Festkoerper-abbildungsvorrichtung
DE69010533T2 (de) Ausgangsschaltung mit Ladung/Spannungswandler grosser Verstärkung.
DE69214570T2 (de) CCD-Schieberegister
DE3005766A1 (de) Festkoerper-abbildungsanordnung
DE19719326A1 (de) Aktive Pixelsensorzelle
DE112011106038T5 (de) Bildaufnahmevorrichtung
DE60038584T2 (de) Festkörperbildaufnahmevorrichtung
DE4412671C2 (de) Ausgangstreiber-Feldeffekttransistor eines ladungsgekoppelten Bildsensorbauelementes
DE2804466B2 (de) Festkörper-Bildaufnahmeeinrichtung
DE3506066A1 (de) Festkoerper-abbildungsvorrichtung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
R071 Expiry of right

Ref document number: 517164

Country of ref document: EP