KR100268440B1 - 고감도 고체 촬상 장치 - Google Patents
고감도 고체 촬상 장치 Download PDFInfo
- Publication number
- KR100268440B1 KR100268440B1 KR1019980039100A KR19980039100A KR100268440B1 KR 100268440 B1 KR100268440 B1 KR 100268440B1 KR 1019980039100 A KR1019980039100 A KR 1019980039100A KR 19980039100 A KR19980039100 A KR 19980039100A KR 100268440 B1 KR100268440 B1 KR 100268440B1
- Authority
- KR
- South Korea
- Prior art keywords
- reset
- impurity region
- source
- semiconductor substrate
- transistor
- Prior art date
Links
- 238000003384 imaging method Methods 0.000 title claims abstract description 37
- 230000035945 sensitivity Effects 0.000 title description 13
- 239000007787 solid Substances 0.000 title description 2
- 239000012535 impurity Substances 0.000 claims abstract description 48
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 239000004065 semiconductor Substances 0.000 claims abstract description 27
- 230000003321 amplification Effects 0.000 claims description 9
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 9
- 238000000034 method Methods 0.000 claims 5
- 238000009792 diffusion process Methods 0.000 description 32
- 238000010586 diagram Methods 0.000 description 4
- 238000001514 detection method Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14806—Structural or functional details thereof
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/30—Transforming light or analogous information into electric information
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/912—Charge transfer device using both electron and hole signal carriers
Abstract
여기에 개시된 CCD 고체 촬상 장치는 제 1 도전형의 반도체 기판과, 정보 전하를 챠지하기 위해 상기 반도체 기판상에 형성되는 수평 전달부, 상기 수평 전달부의 일단에 인접하여 상기 반도체 기판내에 형성되어 상기 수평 전달부를 통해 전달된 정보 전하를 받아들이는 제 2 도전형의 베이스, 상기 제 1 불순물 영역내에 형성되는 제 1 도전형의 이미터, 상기 제 2 불순물 영역에 전기적으로 연결되는 제 2 도전형의 소오스 및 상기 소오스와 분리되어 형성되는 드레인 그리고 리셋 신호가 인가되는 게이트를 갖는 리셋 트랜지스터 및 그리고 상기 제 1 및 제 3 불순물 영역에 전기적으로 연결되는 출력 회로를 포함한다.
Description
본 발명은 반도체 장치에 관한 것으로서, 더 구체적으로는 고감도 고체 촬상 소자 (high detection sensitivity solid state image pickup device)에 관한 것이다.
전하 결합 소자 고체 촬상 장치는 전자총을 이용하는 촬상관에 비해 소형, 경량, 낮은 소비 전력들의 우수한 특성을 갖기 때문에 가정용, 방송용의 비디오 카메라, 감시용 카메라 시스템, 디지탈 스틸 카메라 등에 폭넓게 사용되고 있다.
점차적으로, 반도체 제조 기술 및 설계 기술이 향상됨에 따라 CCD 고체 촬상 장치의 집적도 역시 향상되어 왔다. 그러한 결과로서, 촬상 소자가 형성되는 면적은 점차적으로 축소되어 왔다. 이러한 추세에 따라, 최근 CCD 고체 촬상 장치에 요구되는 중요한 특성들 중의 하나는 촬상 소자가 축소된 면적에 형성될 때, 낮은 조도하에서 가능한 감도 열화를 방지하기 위해서 적은 신호 전하를 신호 전압을 변환하는 변환 능력이다. 그러므로, 적은 신호 전하를 감지하여 그에 상응하는 신호 전압으로 변환하기 위해서는 큰 전위 변화가 요구되고 있다.
도 1에 도시된 CCD를 이용한 고체 촬상 장치는 반도체 기판 (11)상에 전달 게이트 전극들 (12)이 클럭에 의해서 구동되는 수평 전달부 (10)를 구성하는 어레이 형태로 배열된다. 상기 전달 게이트 전극들 중 마지막 전극에 인접한 출력 게이트 전극 (13)은 반도체 기판 (11)상에 형성되고, N 형 불순물 영역 (14)이 출력 게이트 전극 (13)에 인접한 기판 (11)의 표면 영역에 형성된다. 상기 N 형 불순물 영역 (14)은 플로팅 확산 영역 (floating diffusion region)이다. 그리고 리셋 게이트 전극 (16)은 상기 플로팅 확산 영역 (14)과 N형 불순물 영역 (15) 사이에 배열되며, 상기 N형 불순물 영역 (15)이 리셋 게이트 전극 (16)에 인접한 기판의 표면 영역에 형성된다. 이로써, 플로팅 확산 영역 (14)과 N형 불순물 영역 (15)사이의 리셋 게이트 전극 (16) 하부의 기판 표면에는 채널이 형성된다. 상기 플로팅 확산 영역 (14), N형 불순물 영역 (15) 및 리셋 게이트 전극 (16)은 전계 효과 트랜지스터 (field effect transistor) 즉 리셋 트랜지스터 (reset transistor)(20)로서 기능한다.
CCD를 이용한 고체 촬상 장치에는 수평 전달부(horizontal transfer section : 도 1 및 도 4에서 100을 참조)에서 제공되는 신호 전하를 받아들여 노드 (N1)의 입력 전위 변화에 따라 출력 회로 (30)가 이를 신호 전압으로 바꾸어 화상 신호로 출력하게 된다.
상기 고체 촬상 장치는 클럭 신호 ΦH에 의해 전자들이 출력 게이트 전극 (13)을 넘어 플로팅 확산 영역 (14)으로 들어가게 된다. 그로 인해 n+영역 (14)의 전위가 리셋 신호 (ΦR)에 의해 유지되던 초기 레벨에 비해 낮아지게 된다. 소오스 팔로워 회로 (30)는 상기 플로팅 확산 영역 (14)의 전위가 낮아진 정도를 감지하게 된다. 그 다음에 n+영역은 리셋 신호(ΦR)에 의해 다시 리셋되는데 이는 다음에 읽어낼 신호를 위해 미리 기준을 설정하기 위함이다. 상기 정보 전하들은 플로팅 확산 영역 즉 커패시턴스에 담기기 때문에 상기 커패시턴스를 줄이기 위해 많은 노력을 기울이는 추세이다.
본 발명의 목적은 고감도 고체 촬상 장치를 제공하는 것이다.
도 1은 고체 촬상 장치의 단면도;
도 2는 본 발명의 바람직한 제 1 실시예에 따른 고체 촬상 장치의 구성 단면도;
도 3은 본 발명의 바람직한 제 1 실시예에 따른 고체 촬상 장치의 상세 회로도;
도 4는 본 발명의 바람직한 제2 실시예에 따른 고체 촬상 장치의 구성 단면도; 그리고
도 5는 본 발명의 바람직한 제 2 실시예에 따른 고체 촬상 장치의 상세 회로도이다.
*도면의 주요부분에 대한 부호 설명
100 : 수평 전달부 201 : 반도체 기판
202 : 전달 게이트 전극 204 : 출력 게이트 전극
206, 212 : 베이스 영역 208, 210a,
214, 216a : 플로팅 확산 영역 210b, 216b : N 형 불순물 영역
210c : 리셋 게이트 전극 210, 216 : 리셋 트랜지스터
300 : 출력 회로
(구성)
상술한 바와 같은 목적을 달성하기 위한 일 특징에 의하면, 고체 촬상 장치는 제 1 도전형의 반도체 기판과; 정보 전하를 챠지하기 위해 상기 반도체 기판상에 형성되는 수평 전달부와; 상기 수평 전달부의 일단에 인접하여 상기 반도체 기판내에 형성되어 상기 수평 전달부를 통해 전달된 정보 전하를 받아들이는 제 2 도전형의 제 1 불순물 영역과; 상기 제 1 불순물 영역내에 형성되는 제 1 도전형의 제 2 불순물 영역과; 상기 제 2 불순물 영역에 전기적으로 연결되는 제 2 도전형의 소오스 및 상기 소오스와 분리되어 형성되는 드레인 그리고 리셋 신호가 인가되는 게이트를 갖는 리셋 트랜지스터와; 상기 제 1 불순물 영역과 상기 리셋 트랜지스터의 소오스에 전기적으로 연결되는 출력 회로를 포함한다.
바람직한 실시예에 있어서, 상기 제 1 도전형은 P형이고, 제 2 도전형은 N형이다.
본 발명의 또 다른 특징에 의하면, 고체 촬상 장치는 정보 전하들을 주기적으로 전달하는 수평전달부와; 이미터, 상기 정보 전하들을 받아들이는 베이스 및 제 1 전원 공급원에 연결되는 컬렉터를 갖는 바이 폴라 트랜지스터와; 리셋 신호가 인가되는 게이트, 상기 바이폴라 트랜지스터의 이미터에 연결되는 소오스 그리고 제 2 전원 공급원에 연결되는 드레인을 갖는 리셋 트랜지스터와; 그리고 상기 바이폴라 트랜지스터의 이미터에 연결되는 출력 회로를 포함한다.
바람직한 실시예에 있어서, 상기 출력 회로는, 소오스 팔로워 회로를 포함한다.
본 발명의 또 다른 특징에 의하면, 고체 촬상 장치는 제 1 도전형의 반도체 기판과; 정보 전하를 챠지하기 위해 상기 반도체 기판상에 형성되는 수평 전달부 및; 상기 수평 전달부에 인접하여 상기 반도체 기판내에 형성되는 리셋 및 증폭 수단를 포함하되, 상기 리셋 및 증폭 수단은 반도체 기판내에 서로 인접하여 형성되는 복수의 단부를 구성하고, 상기 복수의 단부 각각은 전단으로부터 전달되는 정보 전하를 받아들이는 제 2 도전형의 제 1 불순물 영역과; 상기 제 1 불순물 영역 내에 형성되는 제 1 도전형의 제 2 불순물 영역과; 그리고 상기 제 2 불순물 영역에 전기적으로 연결되는 제 2 도전형의 소오스 및 상기 소오스와 분리되어 형성되는 드레인 그리고 리셋 신호가 인가되는 게이트를 갖는 리셋 트랜지스터를 포함한다.
본 발명의 다른 특징에 의하면, 고체 촬상 장치는 정보 전하들을 주기적으로 전달하는 수형 전달부와; 상기 정보 전하를 리셋 및 증폭하는 수단과; 상기 증폭된 정보 전하를 출력하는 출력 회로를 포함하되, 상기 리셋 및 증폭 수단은 서로 직렬 연결된 복수의 단부를 구성하고 상기 복수의 단부 각각은 이미터, 상기 정보 전하들을 받아들이는 베이스 및 제 1 전원 공급원에 연결되는 컬렉터를 갖는 바이폴라 트랜지스터와; 그리고 리셋 신호가 인가되는 게이트, 상기 바이폴라 트랜지스터의 이미터에 연결되는 소오스 그리고 제 2 전원 공급원에 연결되는 드레인을 갖는 리셋 트랜지스터를 포함한다.
(작용)
이와 같은 장치에 의해서, 거의 무한대에 가까운 감도를 갖는 고체 촬상 장치가 구현된다.
(제 1 실시예)
이하 본 발명의 제 1 실시예에 따른 참조도면 도 2 및 도 3 에 의거하여 설명한다.
도 2를 참조하면, 본 발명에 따른 고체 촬상 장치의 구성 단면도가 도시되어 있다.
고체 촬상 장치는 P형 반도체 기판 (201)상에 클럭 신호(ΦH)에 응답하여 신호 전하들을 전달하는 게이트 전극(201)들 (202, 204)이 형성되고, 상기 게이트 전극들 (12) 중 출력 게이트 전극 (204)에 인접하여 기판 내에 N형 불순물 영역 (206)이 형성되고, 상기 N형 불순물 영역 (206)내에 P형 불순물 영역 (208)이 형성된다. 이로써, 상기 P형 불순물 영역 (208)은 이미터 (emitter), N형 불순물 영역 (206)은 베이스 (base) 그리고 반도체 기판 (201)은 컬렉터 (collector)가 되어 PNP 트랜지스터(바이폴라 트랜지스터)가 형성된다. 이때, 상기 P형 불순물 영역 (208)은 플로팅 확산 영역 (floating diffusion region)이다.
상기 N형 불순물 영역(206)과 인접하는 기판 (201)표면 영역에 또 다른 N형 불순물 영역 (210a)이 플로팅 확산 영역으로서 형성된다. 그리고 리셋 게이트 전극 (210c)이 플로팅 확산 영역 (210a)과 N형 불순물 영역 (210b) 사이에 형성되며, 상기 N 형 불순물 영역 (210b)은 리셋 게이트 전극 (210c)에 인접한 기판 (201)의 표면 영역에 형성된다. 상기 플로팅 확산 영역 (210a), N형 불순물 영역 (201b) 및 리셋 게이트 전극 (210c)은 리셋 트랜지스터 (210)로서 동작한다.
상기 전달 게이트 전극들 (202)에 의해서 형성되는 전달 웰 구조 (transfer well structure)가 출력 게이트 전극 (204) 방향으로 이동되도록 클럭 신호 (ΦH)가 전달 게이트 전극들 (12)에 인가된다. 상기 출력 게이트 전극 (204)은 출력 게이트 전압 (VOG)을 제공받고 리셋 게이트 전극 (210c)은 리셋 클럭 (ΦR)을 공급받는다. N형 불순물 영역 (210b)은 드레인 전압 (VOD)으로 바이어스된다.
상기 플로팅 확산 영역들 (208, 210a)은 노드 (N1) 및 출력 회로 (300)에 연결된다. 여기서, 상기 출력 회로 (300)는 소오스 팔로워 회로 (source follower circuit)로서 수평 전달부 (100)로부터 제공되는 즉, 출력 게이트 전극 (204)이 전압 (VOG)에 의해 바이어스될 때 그것을 통해서 상기 플로팅 확산 영역 (208, 210a)에 전달되는 신호 전하들(또는 정보 전하들)을 신호 전압으로 변환하고 그리고 상기 신호 전압을 출력 전압 (VOUT)으로서 출력한다. 여기서 플로팅 확산 영역 (208)과 리셋 트랜지스터 (210) 및 소오스 팔로워 회로 (300)의 동작은 이후 상세히 설명된다.
상술한 고체 촬상 장치에서, 신호 전하 (또는, 정보 전하)가 이 분야에 잘 알려진 방법으로 3 개의 다른 클럭들에 의해서 생성되는 이동 또는 쉬프트 전위 우물 구조 (moving or shifting potential well structure)를 통해서 전달되고, 상기 전달 게이트 전극들 (202)에 의해서 전달되는 신호 전하는 상기 플로팅 확산 영역 (208)으로 주입된다. 이때, N형 불순물 영역 (210b)이 전압 (VOD)을 공급받기 때문에, 상기 플로팅 확산 영역 (208)은 상기 리셋 클럭 (ΦR)을 상기 리셋 게이트 전극 (210c)에 인가함으로써 상기 전압 (VOD)의 전위로 리셋되고, 그 다음에, 상기 리셋 클럭 (ΦR)이 로우 레벨이 된 후 즉, 상기 리셋 게이트 (212)가 차단된 후, 상기 전달 게이트 전극들 (202)에 의해서 전달된 신호 전하 (또는, 정보 전하)는 플로팅 확산 영역 (208)으로 흐르고, 그 결과 상기 플로팅 확산 영역 (208)의 전위는 전압 (VOD)의 전위로부터 상기 신호 전하 (또는, 정보 전하)의 양만큼 변한다. 상기 플로팅 확산 영역 (208)의 전위 변화는 소오스 팔로워 회로 (300)에 인가되고, 그 결과 대응하는 신호 전압 (Vout)이 소오스 팔로워 회로 (300)로부터 출력된다.
CCD 고체 촬상 장치는 적은 신호 전하를 감지하여 그에 상응하는 신호 전압으로 충분히 변환하기 위해, CCD 촬상 장치에서 사용되는, 고이득 출력 회로가 요구되고 있다. 상기 출력 회로는 일반적으로 소오스 팔로워 회로를 사용한다. CCD 고체 촬상 소자의 감도를 높이려면 소오스 팔로워 회로의 이득이 높아야 하고, 쉬프트 전위 우물 구조를 통해 전달되는 전하들이 최종적으로 주입되는 확산 주입 영역의 커패시턴스가 작아야 한다. 그러므로 신호 전하가 유발시키는 전위 변동이 커져야 CCD 촬상 소자의 감도가 높아진다. 이때, 상기 확산 주입 영역으로 △Q 만큼의 전하가 주입될 경우, 전위 변화는 다음과 같은 식으로 나타난다.
여기서, △V는 전위 변화이며 C는 확산 주입 영역의 커패시턴스와 소오스 팔로워 회로의 입력 커패시턴스의 합이다. 상술한 바와 같은 수학식에서도 알 수 있듯이 커패시턴스 값이 작아야 전위 변화 (△V)가 커져 감도가 높아지게 된다. 감도(detection sensitivity)는 플로팅 확산 영역의 전체 커패시턴스의 감소에 의해 향상된다. 여기서 전체 플로팅 확산 영역의 전체 커패시턴스는 플로팅 확산 영역과 기판사이의 커패시턴스, 플로팅 확산 영역과 출력 게이트 사이의 커패시턴스, 플로팅 확산 영역과 리셋 게이트 사이의 커패시턴스 그리고 게이트 전극과 상기 플로팅 확산 영역에 연결된 출력 트랜지터의 드레인 사이의 커패시턴스의 합이다.
리셋 클럭(ΦR)이 리셋 게이트 전극 (210c)에 인가되면 노드 (N1)에 공통으로 연결된 P형 불순물 영역 (208), N형 불순물 영역 (210a) 그리고 소오스 팔로워 회로 (300)의 게이트의 커패시턴스가 VOD 전압레벨로 챠지된다. 이때, 출력 게이트 전극은 차단되어 있어 베이스 영역으로 신호 전하가 전달되지 않고, 베이스 (206)와 컬렉터 (201)는 역바이어스 (reverse bias)가 형성되므로 노드 (N1)로는 전류가 흐르지 않게 된다. 이때, 노드 (N1)의 기준 레벨을 1차 샘플링 (sampling)한다.
다음으로 로우레벨의 클럭 신호 (ΦR)가 인가되면 신호 전하들이 출력 게이트 전극 (204)을 넘어 N 불순물 영역 (206)으로 전달된다. 상기 신호 전하들의 전달은 베이스 전류 (iB)로서 다음과 같은 수학식에 의해 전류가 그라운드로 흘러나가게 된다.
여기서, β는 특정 트랜지스터에 대한 상수로서, 공통 이미터 전류 이득 (common-emitter current gain)이다. 상기 β는 베이스 영역의 폭과 이미터 영역 및 베이스 영역의 상대적인 도핑에 의해 크게 좌우된다. β는 이득 파라미터로서 그 값이 크면 클수록 좋으므로 베이스 영역 (206)은 얇고 저농도로 불순물(N-)이 주입되고 이미터 영역 (208)은 고농도로 불순물 (P+)이 주입되어야 한다. 상기 수학식에서 알수 있는 바와 같이, 컬렉터 전류가 베이스 전류의 β배만큼 그라운드로 빠져 나감에 따라 이미터의 전위 변화가 β배 만큼 증폭된다. 그러므로 감도가 향상된다.
도 3은 본 발명에 따른 고체 촬상 장치의 등가 회로도이다.
리셋 클럭 (ΦR)이 인가되는 게이트, 전압 (VOD)를 인가받는 드레인, 출력 회로 (300)에 연결되는 소오스를 갖는 리셋 트랜지스터 (M1), 수평 전달부 (100)에 연결되는 베이스, 상기 리셋 트랜지스터 (M1)의 소오스에 연결되는 이미터 그리고 접지되는 컬렉터를 갖는 PNP 트랜지스터 (BT1)를 포함한다. 이외에도 고체 촬상 장치는 전원 전압 (VDD)과 그라운드 (VSS) 사이에 채널이 직렬로 형성되는 NMOS 트랜지스터들 (M2, M3)로 구성되는 출력 회로 (300)를 포함한다. 상기 NMOS 트랜지스터들(M2, M3) 중 M2의 게이트는 상기 리셋 트랜지스터 (M1)와 PNP 트랜지스터 (BT1)의 접속노드 (N1)에 연결되고, M3의 게이트는 제어단자에 연결된다. 상술한 바와 같은 구조를 갖는 고체 촬상 장치에 의해서 종래에 비해 β배 만큼 증가된 감도를 갖게 된다.
(제 2 실시예)
이하 본 발명의 제 2 실시예에 따른 참조도면 도 4 및 도 5에 의거하여 설명한다.
도 4는 본 발명에 따른 고체 촬상 장치의 구성 단면도이며, 도 5는 본 발명에 따른 고체 촬상 장치의 등가 회로도이다.
본 발명에 따른 고체 촬상 장치는 수평 전달부, 증폭 및 리셋부 그리고 출력 회로로 구성된다.
도 4 및 도 5를 참조하면, 수평 전달부 (100)는 반도체 기판 (201)상에 클럭 신호 및 출력 전압(ΦH, VOG)에 응답하여 정보 전하들을 전달하는 게이트 전극들 (202, 204)이 형성된다. 상기 게이트 전극들 (202, 204)의 끝단에 위치하는 출력 게이트 전극 (204)에 인접하여 반도체 기판내 (201)에 바이폴라 트랜지스터(BT2) 및 리셋 트랜지스터 (210, M4)가 형성된다. 상기 바이폴라 트랜지스터 (BT2)는 상기 출력 게이트 전극 (204)에 인접하여 반도체 기판 (201)내에 형성되는 N형 불순물 영역의 베이스 (206), 상기 N형 불순물 영역내에 형성되는 P형 불순물 영역의 이미터 (208)를 포함한다. 그리고 상기 리셋 트랜지스터 (210)는 전원 전압(VDD) 또는 드레인 전압 (VOD)으로 바이어스되는 드레인 (210b), 리셋 클럭 (ΦR)을 받아들이는 게이트 (210c), 그리고 상기 바이폴라 트랜지스터 (BT2)의 이미터(210a) 및 노드(N1)에 연결되는 소오스 (210a)를 갖는다.
상기 바이폴라 트랜지스터 (BT2) 및 리셋 트랜지스터 (M4)가 형성되는 영역 (200-1)과 인접한 영역 (200-2)에 이와 동일하게 바이폴라 트랜지스터 (BT3)와 리셋 트랜지스터 (M5)가 형성된다. 본 발명에 따른 고체 촬상 장치는 상술한 바와 같은 바이폴라 트랜지스터 및 리셋 트랜지스터가 복수의 단부 (stage)로 상호 직렬로 연결될 수 있음에 유의해야 한다.
이하 수평 전달부로부터 직렬로 연결된 리셋 및 증폭부를 갖는 고체 촬상 장치를 설명한다.
리셋 클럭(ΦR1) 리셋 게이트 전극들 (210c, 216c)에 인가되면, 노드(N1, N2)에 공통으로 연결된 플로팅 확산 영역들 (208, 210a, 214, 216a) 그리고 소오스 팔로워 회로의 게이트 커패시턴스가 VOD레벨로 챠지된다. 이때 출력 게이트 전극 (204)은 차단되어 있어 베이스 영역 (208)으로 신호 전하가 전달되지 않고, 베이스와 컬렉터는 역바이어스가 형성되어 노드 (N1, N2)로 전류가 흐르지 않게 된다.
다음으로 로우레벨의 클럭 신호 (ΦH)가 인가되면 신호 전하들이 출력 게이트 전극 (204)을 넘어 N형 불순물 영역 (206)으로 전달된다. 상기 신호 전하들의 전달은 iC1=βiB1에 의해 접지로 흘러나가 플로팅 확산 영역 (208)에서 β배만큼의 전위 변화가 생기게 된다. 이는 200-2의 바이폴라 트랜지스터 (BT3)의 베이스로 흘러가며 이 또한 상기 베이스 전류에 대해 β2만큼 증폭 (iC2=β2iB2)된 컬렉터 전류가 접지로 빠져 나가게 된다.
이와 같이, 리셋 증폭단부를 복수개 직렬로 연결하므로써 감도를 βn만큼 무한대로 증가시킬 수 있다.
본 발명에 따르면, 정보 전하들로 인한 플로팅 확산 영역의 전위 변화를 증폭시키는 바이폴라 트랜지스터가 고체 촬상 장치에 제공된다. 그 결과, 소오스 팔로워 회로가 감지할 수 있는 정보 전하들에 대한 감도가 높아지게 된다.
Claims (9)
- 제 1 도전형의 반도체 기판과;정보 전하를 챠지하기 위해 상기 반도체 기판상에 형성되는 수평 전달부와;상기 수평 전달부의 일단에 인접하여 상기 반도체 기판내에 형성되어 상기 수평 전달부를 통해 전달된 정보 전하를 받아들이는 제 2 도전형의 제 1 불순물 영역(베이스)과;상기 제 1 불순물 영역내에 형성되는 제 1 도전형의 제 2 불순물 영역(이미터)과;상기 제 2 불순물 영역에 전기적으로 연결되는 제 2 도전형의 소오스 및 상기 소오스와 분리되어 형성되는 드레인 그리고 리셋 신호가 인가되는 게이트를 갖는 리셋 트랜지스터와; 그리고상기 제 1 불순물 영역 및 상기 리셋 트랜지스터의 소오스에 전기적으로 연결되는 출력 회로를 포함하는 고체 촬상 장치.
- 제 1 항에 있어서,상기 제 1 도전형은 P형이고, 제 2 도전형은 N형인 고체 촬상 장치.
- 정보 전하들을 주기적으로 전달하는 수평전달부와;이미터, 상기 정보 전하들을 받아들이는 베이스 및 제 1 전원 공급원에 연결되는 컬렉터를 갖는 바이폴라 트랜지스터와;리셋 신호가 인가되는 게이트, 상기 바이폴라 트랜지스터의 이미터에 연결되는 소오스 그리고 제 2 전원 공급원에 연결되는 드레인을 갖는 리셋 트랜지스터와; 그리고상기 바이폴라 트랜지스터의 이미터에 연결되는 출력 회로를 포함하는 고체 촬상 장치.
- 제 3 항에 있어서,상기 제 1 전원 공급원은 접지이고, 상기 제 2 전원 공급원은 전원 전압인 고체 촬상 장치.
- 제 3 항에 있어서,상기 바이폴라 트랜지스터는 PNP 트랜지스터인 고체 촬상 장치.
- 제 3 항에 있어서,상기 출력 회로는, 소오스 팔로워 회로를 포함하는 고체 촬상 장치.
- 제 3 항에 있어서,적어도 하나의 바이폴라 트랜지스터 및 리셋 트랜지스터를 부가적으로 포함하며, 상기 바이폴라 트랜지스터의 컬렉터는 리셋 트랜지스터의 소오스에 연결되는 고체 촬상 장치.
- 제 1 도전형의 반도체 기판과;정보 전하를 챠지하기 위해 상기 반도체 기판상에 형성되는 수평 전달부 및;상기 수평 전달부에 인접하여 상기 반도체 기판내에 형성되는 리셋 및 증폭 수단를 포함하되,상기 리셋 및 증폭 수단은 반도체 기판내에 서로 인접하여 형성되는 복수의 단부를 구성하고,상기 복수의 단부 각각은 전단으로부터 전달되는 정보 전하를 받아들이는 제 2 도전형의 제 1 불순물 영역과;상기 제 1 불순물 영역 내에 형성되는 제 1 도전형의 제 2 불순물 영역과; 그리고상기 제 2 불순물 영역에 전기적으로 연결되는 제 2 도전형의 소오스 및 상기 소오스와 분리되어 형성되는 드레인 그리고 리셋 신호가 인가되는 게이트를 갖는 리셋 트랜지스터를 포함하는 고체 촬상 장치.
- 정보 전하들을 주기적으로 전달하는 수형 전달부와;상기 정보 전하를 리셋 및 증폭하는 수단과;상기 증폭된 정보 전하를 출력하는 출력 회로를 포함하되,상기 리셋 및 증폭 수단은 서로 직렬 연결된 복수의 단부를 구성하고상기 복수의 단부 각각은 이미터, 상기 정보 전하들을 받아들이는 베이스 및 제 1 전원 공급원에 연결되는 컬렉터를 갖는 바이폴라 트랜지스터와; 그리고리셋 신호가 인가되는 게이트, 상기 바이폴라 트랜지스터의 이미터에 연결되는 소오스 그리고 제 2 전원 공급원에 연결되는 드레인을 갖는 리셋 트랜지스터를 포함하는 고체 촬상 장치.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980039100A KR100268440B1 (ko) | 1998-09-21 | 1998-09-21 | 고감도 고체 촬상 장치 |
JP11263999A JP2000101062A (ja) | 1998-09-21 | 1999-09-17 | 固体撮像装置 |
US09/399,515 US6437378B1 (en) | 1998-09-21 | 1999-09-20 | Charge coupled devices including charge signal amplifiers therein |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980039100A KR100268440B1 (ko) | 1998-09-21 | 1998-09-21 | 고감도 고체 촬상 장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20000020485A KR20000020485A (ko) | 2000-04-15 |
KR100268440B1 true KR100268440B1 (ko) | 2000-10-16 |
Family
ID=19551390
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019980039100A KR100268440B1 (ko) | 1998-09-21 | 1998-09-21 | 고감도 고체 촬상 장치 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6437378B1 (ko) |
JP (1) | JP2000101062A (ko) |
KR (1) | KR100268440B1 (ko) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3595483B2 (ja) * | 2000-01-27 | 2004-12-02 | Necエレクトロニクス株式会社 | 電荷検出信号処理回路 |
JP4487944B2 (ja) * | 2006-02-09 | 2010-06-23 | ソニー株式会社 | 固体撮像装置 |
CN105826344A (zh) * | 2016-05-04 | 2016-08-03 | 芜湖生命谷基因科技有限公司 | 图像传感器及其像素单元的制备方法 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3806772A (en) * | 1972-02-07 | 1974-04-23 | Fairchild Camera Instr Co | Charge coupled amplifier |
US3943543A (en) | 1974-07-26 | 1976-03-09 | Texas Instruments Incorporated | Three level electrode configuration for three phase charge coupled device |
US4148132A (en) | 1974-11-27 | 1979-04-10 | Trw Inc. | Method of fabricating a two-phase charge coupled device |
US4097885A (en) | 1976-10-15 | 1978-06-27 | Fairchild Camera And Instrument Corp. | Compact, two-phase charge-coupled-device structure utilizing multiple layers of conductive material |
NL8303268A (nl) | 1983-09-23 | 1985-04-16 | Philips Nv | Werkwijze ter vervaardiging van een halfgeleiderinrichting en halfgeleiderinrichting vervaardigd door toepassing van een dergelijke werkwijze. |
CN1031156A (zh) | 1987-07-10 | 1989-02-15 | 菲利浦光灯制造公司 | 电荷耦合器件 |
US5270559A (en) | 1990-10-15 | 1993-12-14 | California Institute Of Technology | Method and apparatus for making highly accurate potential well adjustments in CCD's |
US5097305A (en) * | 1991-02-19 | 1992-03-17 | Synaptics Corporation | Integrating photosensor and imaging system having wide dynamic range |
JP3097186B2 (ja) * | 1991-06-04 | 2000-10-10 | ソニー株式会社 | 固体撮像装置 |
DE69409274T2 (de) * | 1993-01-12 | 1998-11-05 | Sony Corp | Ausgangsschaltung für Ladungsübertragungselement |
US5483090A (en) * | 1993-04-09 | 1996-01-09 | Sanyo Electric Co., Ltd. | Solid-state image pickup device and method for manufacturing such device |
US5563429A (en) * | 1994-06-14 | 1996-10-08 | Nikon Corp. | Solid state imaging device |
JP3697769B2 (ja) * | 1995-02-24 | 2005-09-21 | 株式会社ニコン | 光電変換素子及び光電変換装置 |
JP3540514B2 (ja) * | 1996-08-07 | 2004-07-07 | 富士写真フイルム株式会社 | Ccd電荷検出回路 |
JP3521109B2 (ja) * | 1997-02-17 | 2004-04-19 | シャープ株式会社 | 動き検出用固体撮像装置 |
-
1998
- 1998-09-21 KR KR1019980039100A patent/KR100268440B1/ko not_active IP Right Cessation
-
1999
- 1999-09-17 JP JP11263999A patent/JP2000101062A/ja active Pending
- 1999-09-20 US US09/399,515 patent/US6437378B1/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
KR20000020485A (ko) | 2000-04-15 |
US6437378B1 (en) | 2002-08-20 |
JP2000101062A (ja) | 2000-04-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5260592A (en) | Integrating photosensor and imaging system having wide dynamic range with varactors | |
US5763909A (en) | Integrating imaging system with phototransistor having wide dynamic range | |
US5097305A (en) | Integrating photosensor and imaging system having wide dynamic range | |
KR100283638B1 (ko) | Mos형 촬상 소자를 이용한 촬상 장치 | |
CA1162280A (en) | Solid state image pickup device | |
US5408113A (en) | High sensitivity improved photoelectric imaging device with a high signal to noise ratio | |
US6697114B1 (en) | Triple slope pixel sensor and arry | |
JP5316606B2 (ja) | 固体撮像素子及びその製造方法 | |
US6914228B2 (en) | Solid-state imaging device | |
US5854100A (en) | Method of forming a new bipolar/CMOS pixel for high resolution imagers | |
US6163024A (en) | Photoelectric transducer | |
EP1223746B1 (en) | Active pixel image sensor with improved linearity | |
JP3311004B2 (ja) | 固体撮像装置 | |
US6064053A (en) | Operation methods for active BiCMOS pixel for electronic shutter and image-lag elimination | |
US5932873A (en) | Capacitor-coupled bipolar active pixel sensor with integrated electronic shutter | |
KR940001429B1 (ko) | 고체영상 소자의 출력장치 | |
KR100296451B1 (ko) | 개선된이득을가지는소오스팔로워회로및그것을이용한고체촬상장치의출력회로 | |
US5825056A (en) | Scanning switch transistor for solid state imaging device | |
KR100268440B1 (ko) | 고감도 고체 촬상 장치 | |
KR100279294B1 (ko) | 개선된 이득을 가지는 소오스 팔로워 회로 및그것을 이용한 고체 촬상 장치의 출력 회로 | |
KR100523233B1 (ko) | 씨모스 이미지 센서 및 이미지 센싱 방법 | |
JP3253179B2 (ja) | 光電変換装置 | |
US20040212031A1 (en) | Solid-state imaging device | |
KR930006987B1 (ko) | 고체 영상소자의 출력장치 | |
JPH0294880A (ja) | 固体撮像装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120706 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20130701 Year of fee payment: 14 |
|
LAPS | Lapse due to unpaid annual fee |