DE3446972C2 - - Google Patents

Description

Die Erfindung betrifft ein photoelektrisches Wandlerelement mit den Merkmalen des Oberbegriffs des Patentanspruches 1.

Ein solches Wandlerelement ist aus der Zeitschrift IEEE Transactions on Electron Dev., Vo. ED-26, No. 12, Dez. 1979, S. 1970-1977 bekannt. Derartige photoelektrische Wandlerelemente werden auch mit "Festkörper-Bildwandler" bezeichnet.

Ein Festkörper-Bildwandler mit einer Vielzahl von photoelektrischen Wandlern auf Halbleiterbasis wird in elektronischen Standbildkameras, Video-Kameras und dergl. verwendet. Bekannte Festkörper-Bildwandler verwenden Ladungs-Transfer-Einrichtungen, wie beispielsweise BBD- und CCD- oder MOS-Transistoren. Die bekannten Festkörper-Bildwandler mit den genannten Halbleiteranordnungen haben aber Nachteile hinsichtlich des Verlustes an Ladungen beim Transport der Signal-Ladungen, weisen eine geringe Lichtempfindlichkeit auf und haben nur eine geringe Integrationsdichte.

Zur Überwindung dieser Nachteile sind Festkörper-Bildwandler entwickelt worden, welche die sogenannten SIT verwenden. Ein SIT ist eine Art Phototransistor mit einer photoelektrischen Wandlerfunktion und einer Ladungsträger-Verstärkungsfunktion. Er ist Feldeffekttransistoren und bipolaren Transistoren hinsichtlich der hohen Eingangsimpedanz, der hohen Betriebsgeschwindigkeit, der Nichtsättigung, des geringen Rauschens und des geringen Leistungsverbrauches überlegen. Dementsprechend weist ein mit SITs ausgerüsteter Festkörper-Bildwandler eine hohe Empfindlichkeit, eine hohe Ansprechgeschwindigkeit und einen großen dynamischen Bereich auf. Derartige Festkörper- Bildwandler sind beispielsweise in der japanischen Offenlegungsschrift 15, 229/80 beschrieben, welche der US-PS 44 27 999 entspricht.

Fig. 1 zeigt einen Schnitt durch einen SIT, welcher in einem bekannten Festkörper-Bildwandler ein Bildelement bildet. Dieser SIT ist vertikal ausgerichtet und weist ein n⁺-Substrat 1 auf, welches einen Drain-Bereich bildet, und eine n^--Epitaxial- Schicht 2, welche auf dem Substrat 1 ausgebildet ist und einen Kanalbereich bildet. Der SIT weist fernerhin einen Source-Bereich 3 auf, welcher durch einen n⁺-Bereich gebildet wird, der auf der Oberfläche der Epitaxial-Schicht 2 ausgeformt ist. In die Oberfläche der Epitaxial-Schicht 2 ist weiterhin ein p⁺- Signal-Speicherungs-Gatebereich 4 eingelassen, welcher den Source-Bereich 3 umgibt. Auf dem Gate-Bereich 4 sind eine isolierende Schicht 5 und eine Gate-Elektrode 6 angeordnet. Auf diese Weise wird eine Metall-Isolator-Gateanordnung geschaffen, also eine sog. MIS-Gateanordnung. Die den Kanalbereich bildende n^--Epitaxial-Schicht 2 hat eine derart geringe Verunreinigungskonzentration, daß der Kanalbereich entleert ist und eine hohe Potentialbarriere bildet und somit abgetrennt ist, obwohl die am Gate-Bereich 6 anliegende Vorspannung 0 Volt beträgt.

Nachfolgend wird der Betrieb eines SIT beschrieben. Fällt Licht auf den Kanalbereich 2 und den Gate-Bereich 4, ohne daß eine Vorspannung über Drain und Source liegt, so werden Elektronen- Loch-Paare im Kanal- und Gate-Bereich erzeugt. Löcher werden im Gate-Bereich 4 gespeichert und Elektronen werden über den Drain-Bereich 1 zur Erde abgeleitet. Die im Gate-Bereich 4 gespeicherten Löcher entsprechen dem Lichteinfall und erhöhen das Potential des Gate, wodurch die Potentialbarriere im Kanalbereich 2 entsprechend gesenkt wird. Wird eine Vorspannung über Drain und Source und eine Durchlaß-Spannung an die Gate- Elektrode 6 gelegt, so fließt ein Strom zwischen Drain und Source entsprechend der Menge der im Gate-Bereich 4 gespeicherten Löcher. Auf diese Weise ist ein Ausgangssignal erhältlich, welches in verstärkter Form die einfallende Lichtmenge repräsentiert. Gewöhnlich ist die Lichtverstärkung größer als 10³, so daß die Empfindlichkeit eines SIT mehr als zehnmal größer ist als die bekannter bipolarer Transistoren. Allgemein läßt sich die Lichtverstärkung S wie folgt ausdrücken:

wobei 2 a ein Innendurchmesser des Gate-Bereiches, l₁ die Tiefe des Gate-Bereiches und l₂ der Abstand zwischen den Gate- und Drain-Bereichen ist. Aus obiger Gleichung ist ersichtlich, daß zur Vergrößerung der Lichtverstärkung S der Innendurchmesser 2 a verkleinert und die Stärke der Epitaxialschicht 2 sowie die Tiefe des Gate-Bereiches 4 vergrößert werden muß. Soll beispielsweise eine Lichtverstärkung S in der Größenordnung von 10³-10⁴ erreicht werden, muß gewöhnlich l₁ = 2-3 µm und l₂ = 5-6 µm sein.

Bei dem in Fig. 1 gezeigten Festkörper-Bildwandler ist zwischen benachbarten SITs ein isolierender Gate-Bereich 7 ausgebildet, um die Signalladungen der einzelnen SITs voneinander zu isolieren. Im allgemeinen wird der isolierende Gate-Bereich 7 durch einen Oxid-Film hergestellt, welcher als Diffusionsbereich oder in einer V-förmigen Ausnehmung gebildet ist. Gewöhnlich erstreckt sich der Isolationsbereich 7 von der Oberfläche der Epitaxialschicht 2 zur Oberfläche des Substrates 1, weshalb bei einer dicken Epitaxialschicht 2 die Bildung des isolierenden Bereiches 7 Schwierigkeiten bereitet. Andererseits ist es zum Erreichen eines größeren Lichtverstärkungsfaktors S erforderlich, den Gate-Bereich 4 tief auszubilden, allerdings läßt sich das nicht mit Diffusionsmethoden erreichen. Hat darüberhinaus der Gate-Bereich 4 eine große Tiefe, so kann es darin zur Lichtabsorption kommen, so daß der Bildwandler eine spektrale Empfindlichkeitsverteilung bekommt. Somit ist der beschriebene, vertikal ausgerichtete SIT aufgrund seiner Bauweise hinsichtlich seiner Empfindlichkeit beschränkt.

Der Erfindung liegt die Aufgabe zugrunde, einen photoelektrischen Wandler auf Halbleiterbasis zu schaffen, welcher die vorstehenden Nachteile bekannter, vertikal ausgerichteter SIT überwindet und gute Leistungsdaten aufweist und leicht herstellbar ist.

Die erfindungsgemäße Lösung dieser Aufgabe ist mit ihren Ausgestaltungen in den Patentansprüchen gekennzeichnet.

Nachfolgend ist die Erfindung anhand der Zeichnung näher beschrieben. Es zeigt

Fig. 1 einen Schnitt durch einen bekannten photoelektrischen Wandler mit einem vertikal angeordneten SIT;

Fig. 2A und 2B eine Draufsicht bzw. einen Schnitt eines erfindungsgemäßen photoelektrischen Halbleiter-Wandlers;

Fig. 3A und 3B eine Draufsicht bzw. einen Schnitt eines anderen Ausführungsbeispieles eines erfindungsgemäßen photoelektrischen Wandlers;

Fig. 4 den funktionalen Zusammenhang zwischen der Verunreinigungskonzentration und der maximalen Tiefe der Verarmungsschicht in einem quer ausgerichteten SIT;

Fig. 5 eine perspektivische Ansicht eines anderen Ausführungsbeispieles eines erfindungsgemäßen photoelektrischen Wandlers; und

Fig. 6 eine perspektivische Ansicht eines weiteren Ausführungsbeispieles eines erfindungsgemäßen photoelektrischen Wandlers.

Fig. 2A zeigt eine ebene Draufsicht auf einen photoelektrischen Wandler auf Halbleiterbasis gemäß der Erfindung, während Fig. 2B einen Schnitt entlang der Linie I-I der Fig. 2A zeigt. Der photoelektrische Wandler weist ein Substrat 11 hohen Widerstandes aus einem isolierenden Oxid, wie beispielsweise Saphir (Al₂O₃) oder Magnesia (MgO). Auf dem Substrat ist eine n^--Epitaxialschicht 12 ausgebildet, in deren Oberfläche durch Einlagerung von n-Verunreinigungen ein n⁺-Source-Bereich 13 und ein n⁺-Drain-Bereich 14 ausgebildet sind.

Die n^--Epitaxialschicht 12 bildet einen Strompfad, d. h. einen Kanalbereich, in welchem ein p⁺-Gate-Bereich 15 durch Diffusion von p-Verunreinigungen in die Oberfläche der Epitaxialschicht 12 ausgebildet ist. Auf den Source- und Drain-Bereichen 13 und 14 sind Source- und Drain-Elektroden 16 und 17 durch Metallschichten, beispielsweise aus Aluminium, ausgeformt. Auf dem Gate- Bereich 15 ist eine Gate-Elektrode 18 aus transparentem Material, wie SnO₂ oder ITO, ausgebildet.

Wie oben erläutert, weist der photoelektrische Wandler einen quer angeordneten SIT mit einem Gate-Bereich auf, welcher als Sperrschicht-Gate ausgeformt ist. Dieser Typ eines SIT wird nachfolgend als "Flächen-Gate-Transistor" bezeichnet und mit JGLT abgekürzt. In den Fig. 2A und 2B ist mit dem Bezugszeichen 19 ein isolierender Bereich bezeichnet, welcher aus einem Halbleiteroxid oder aus isolierendem Material gebildet ist und dazu dient, die Oberfläche der Vorrichtung zu schützen und die einzelnen JGLT voneinander zu isolieren.

Nachfolgend wird der Betrieb der photoelektrischen Wandler mit JGLTs beschrieben. Vor der Belichtung wird die Source-Elektrode 16 an Erde gelegt und eine negative Spannung V _G wird an die Gate-Elektrode 18 angelegt, so daß der Kanalbereich zwischen dem Source-Bereich 13 und dem Drain-Bereich 14 blockiert ist. Sodann wird das Gate-Potential frei schwebend gelassen und Licht fällt auf den Kanalbereich und den Gate-Bereich 15. Entsprechend der Belichtung werden Elektronen-Loch-Paare im Kanalbereich erzeugt und Löcher im Gate-Bereich 15 gespeichert, während Elektronen über den Source-Bereich 13 zur Erde abgeleitet werden.

Entsprechend der Ansammlung der Löcher wird das Gate-Potential V _G in seinem Absolutwert klein, wodurch der Kanalbereich leitend wird. Wird deshalb eine positive Spannung V _D an die Drain- Elektrode 17 gelegt, so fließt ein Strom zwischen den Source- und Drainbereichen. Die Stärke dieses Stromes zwischen Source und Drain hängt von der Anzahl der im Gate-Bereich 15 gespeicherten Löcher ab.

In Fig. 2B stellen die Größen l₁, l₂, l₃ und t Abmessungen dar, welche die photoelektrischen Wandlereigenschaften des JGLT bestimmen. Die Größe l₁ ist der Abstand zwischen den Source- und Gate-Bereichen 13 bzw. 15, die Größe l₂ der Abstand zwischen den Gate- und Drain-Bereichen 15 bzw. 14, die Größe l₃ die Breite des Gate-Bereiches 15 und t die Stärke des Kanalbereiches. Die maximale Stärke t _max des Kanalbereiches läßt sich als Funktion der Verunreinigungskonzentration Cn der n^--Epitaxialschicht 12 wie folgt ausdrücken:

wobei Ks die Dielektrizitätskonstante des Halbleitermaterials ist, ε _o die Vakuum-Dielektrizitätskonstante (8,86 × 10^-14 F/cm), q die Elementarladung und Φ _B das Diffusionspotential zwischen dem Kanalbereich und dem Gate-Bereich 15. Wird beispielsweise Silizium-Halbleitermaterial mit einer Verunreinigungskonzentration Cn = 1 × 10¹⁴ cm^-3 oder 1 × 10¹⁵ cm^-3 verwendet, so wird die maximale Stärke t _max des Kanalbereiches 3 µm bzw. 1 µm.

Wird die Stärke t des Kanalbereiches größer als t _max (t < t _max ), während das Potential des Gate-Bereiches 15 im Bezug auf den Kanalbereich vom Sperrzustand auf Φ _B gemäß der Belichtung rückgeführt wird, so könnte ein Strompfad außerhalb des Kanalbereiches entstehen. D. h., es könnte ein Strom durch einen zusätzlichen Bereich (t-t _max ) in der Epitaxialschicht fließen, welche sich unter dem Kanalbereich erstreckt. Die Stromkomponenten, also derjenige Strom, welcher durch den Kanalbereich fließt und derjenige, welcher durch einen zusätzlichen Bereich fließt, sollten streng voneinander getrennt werden.

Die Faktoren l₁, l₂ und l₃ stehen in Beziehung zur Spannungsverstärkung S, welche sich experimentell wie folgt ergibt:

Ist beispielsweise t = 1,2 µm, l₁ = 1 µm, l₂ = 1,2 µm und l₃ = 2,3 µm, so beträgt die Spannungsverstärkung S des JGLT 2,5.

Die Fig. 3A und 3B illustrieren ein anderes Ausführungsbeispiel eines photoelektrischen Wandlers auf Halbleiterbasis. Der in Fig. 3B gezeigte Schnitt ist entlang der Linie II-II der Fig. 3A durchgeführt. Bei diesem Ausführungsbeispiel ist der Gate-Bereich des flächigen SIT als isolierender Gate-Bereich ausgeformt. Im einzelnen weist der Wandler ein isolierendes Substrat 11, eine n^--Epitaxialschicht 12 auf dem Substrat 11, Source- und Drain-Bereiche 13 und 14, welche durch Diffusion von n-Verunreinigungen in die Oberfläche der Epitaxialschicht 12 gebildet sind, und einen Gate-Bereich 20 auf, welcher zwischen einem isolierenden Film und der Oberfläche der Epitaxialschicht 12 gebildet ist. Der den Gate-Bereich 20 bildende isolierende Film wird durch ein Oxid oder ein Nitrid der Epitaxialschicht 12 gebildet und hat eine Stärke von etwa 200-1000 A. Der auf diese Weise gebildete flächige SIT wird nachfolgend Isolationsgate- Lateral-Transistor (IGLT) genannt.

Wird die Verunreinigungskonzentration in der Epitaxialschicht 12 mit Cn bezeichnet, so muß die Stärke t′ des Kanalbereiches kleiner gehalten werden als die maximale Stärke X _{d max} der Verarmungsschicht, wobei gemäß der Verunreinigungskonzentration Cn eine Inversionsschicht existiert. Die maximale Stärke X _{d max} läßt sich wie folgt ausdrücken:

wobei Φ _F das Fermi-Potential ist. Ist die Stärke t′ größer als X _{d max} , so läßt sich der Source-Drain-Strom nicht mehr vollständig durch die Drain steuern. Wird beispielsweise eine Silizium-Epitaxialschicht 12 verwendet, so hat der den Gate-Bereich 20 bildende isolierende Film eine Stärke von 1000 A und eine feste Ladung Qss an der Fläche zwischen dem isolierenden Film und der Silizium-Epitaxialschicht gleich 0, wobei der Zusammenhang zwischen X _{d max} und der Verunreinigungskonzentration Cn des Kanalbereiches durch die in Fig. 4 gezeigte Kurve dargestellt ist. Wie dieser Kurve zu entnehmen ist, muß bei einer Epitaxialschicht mit einer Verunreinigungskonzentration von Cn = l × 10¹⁴ cm^-3 die Stärke t′ des Kanalbereiches kleiner gehalten werden als 2,4 µm.

Da der Abstand L zwischen den Source- und Drain-Bereichen gemäß Fig. 2B gleich l₁ + l₂ + l₃ des JGLT ist, wird ein IGLT mit einer Spannungsverstärkung S von etwa 2,5 erhalten, wenn Cn = l × 10¹⁴ cm^-3, t′ = 1,2 µm und L = 4,5 µm ist.

Nachfolgend wird die photoelektrische Konversion durch ein IGLT erläutert. Bei Dunkelheit werden an die Source(Drain)-Elektrode 16 und die Drain(Source)-Elektrode 17 Source- bzw. Drain-Spannungen V _S = 0 und V _D = 0 angelegt, während an die Gate- Elektrode 18 eine Gate-Spannung V _G = V (V < 0) angelegt wird. Entsprechend der negativen Gate-Spannung V _G , bildet sich eine Verarmungsschicht über den gesamten Kanalbereich von der Zwischenfläche zum isolierenden Film und der Epitaxialschicht 12. Dies ist ein astabiler Zustand, weshalb keine Löcher in der Verarmungszone existieren können. Fällt Licht auf die Verarmungszone, so werden darin Elektronen-Loch-Paare erzeugt. Löcher werden in der Zwischenfläche zwischen dem isolierenden Film und dem Kanalbereich 12 gespeichert. Dann wird die Höhe der Potentialbarriere zwischen den Source- und Drain-Bereichen gesenkt, und zwar um einen Betrag, welcher der Menge gespeicherter Löcher in der Zwischenfläche entspricht.

Nach einer gewissen Loch-Sammelzeit strömt bei Anlegen einer positiven Spannung an die Drain-Elektrode 17 ein Source-Drain- Strom I _SD entsprechend der Menge von in der Grenzfläche gespeicherten Löchern. Der Strom I _SD ist im Vergleich zu dem Zustand, in welchem kein Licht einfällt und kein Loch in der Grenzfläche gespeichert ist, verstärkt, weshalb die einfallende Lichtmenge sich aus dem Source-Drain-Strom I _SD bestimmen läßt.

Bei den bisher erläuterten Ausführungsbeispielen wird der Kanalbereich direkt unter dem Gate-Bereich gebildet und der Kanalstrom wird durch die Potentialverteilung gesteuert, welche sich vom Gate-Bereich nach unten in das Substrat erstreckt. Gemäß der Erfindung ist es auch möglich, den Kanalstrom mittels einer Potentialverteilung zu steuern, welche sich seitwärts vom Gate-Bereich erstreckt. Eine derartige Ausführungsform wird nachfolgend anhand der Fig. 5 und 6 beschrieben.

Fig. 5 zeigt eine perspektivische Ansicht eines photoelektrischen Wandlers auf Halbleiterbasis. Die Vorrichtung weist ein isolierendes Substrat 21, eine n^--Epitaxialschicht 25, welche auf dem Substrat 21 ausgebildet ist, Source- und Drain-Bereiche 22 bzw. 23, welche durch Diffusion von n-Verunreinigungen in die Oberfläche der Epitaxialschicht 25 gebildet sind, auf. Bei diesem Ausführungsbeispiel werden zwei Gate-Bereiche 24, 24 in horizontaler Richtung voneinander getrennt. (Die Begriffe horizontal und vertikal verstehen sich offensichtlich in Bezug auf die Hauptebene des Festkörper-Bildwandlers). Gemäß Fig. 5 sind die Gate-Bereiche 24, 24 derart ausgebildet, daß ihre Grundflächen in Kontakt mit der Oberfläche des Substrates 21 stehen. Die Vorrichtung weist weiterhin einen isolierenden Bereich 26 auf.

Da bei dieser Anordnung kein Strom unterhalb der Gate-Bereiche 24, 24 fließen kann, fließt der Source-Drain-Strom zwischen den Gate-Bereichen 24, 24 parallel zur Oberfläche der Epitaxialschicht 25. Der Source-Drain-Strom wird durch das Gate-Potential in ähnlicher Weise gesteuert, wie es anhand der Fig. 2B beschrieben wurde.

Fig. 6 zeigt eine perspektivische Ansicht eines weiteren Ausführungsbeispieles eines photoelektrischen Wandlers, welcher dem in Fig. 5 gezeigten ähnlich ist. Hier ist nur ein einziger Gate-Bereich 28 ausgebildet, welcher sich bis zur Oberfläche des Substrates 21 erstreckt. Der Source-Drain-Strom fließt zwischen den Gate-Bereichen 28 und Seitenwänden der Isolationsbereiche 26 parallel zur Oberfläche der Epitaxialschicht 25.

Bei den in den Fig. 5 und 6 gezeigten Ausführungsbeispielen sind die Abmessungen l₁, l₂ und l₃ gleich denjenigen des Ausführungsbeispieles gemäß Fig. 2B, während die Stärke t des Kanalbereiches in Fig. 2B dem Abstand a′ zwischen zwei Gate- Bereichen 24 und 24 in Fig. 5 und dem Abstand a″ zwischen dem Gate-Bereich 28 und der Seitenwand des Isolationsbereiches 26 in Fig. 6 entspricht. Es sei betont, daß sich die Abstände a′ und a″ photolithographisch bestimmen lassen, und zwar unabhängig von der Stärke der Epitaxialschicht 25 und der Diffusionstiefe des Gate-Bereiches. Dementsprechend wird bei den in den Fig. 5 und 6 gezeigten Ausführungsbeispielen keine Änderung in den charakteristischen Daten bewirkt, wenn die Stärke der Epitaxialschicht und die Diffusionstiefe des Gate-Bereiches gegenüber den in den Fig. 2 und 3 gezeigten Ausführungsbeispielen variiert wird. Mit anderen Worten: Die charakteristischen Daten der in den Fig. 5 und 6 gezeigten Ausführungsbeispiele werden durch Abweichungen beim Herstellen nur geringfügig beeinflußt.

Bei den gezeigten Ausführungsbeispielen wird das Substrat aus einem isolierenden Material gebildet, kann jedoch auch aus einem p^--Halbleitermaterial mit hohem Widerstand zum Unterbinden eines Stromflusses geformt sein. Insbesondere dann, wenn das Substrat aus p^--Halbleitermaterial mit entgegengesetztem Leitfähigkeitstyp gegenüber der Epitaxialschicht gebildet ist, ist es möglich, eine Vorspannung an den Kanalbereich über das Substrat anzulegen. Auf diese Weise kann der Kanalstrom sowohl von dem Gate auf der Oberfläche als auch seitens des rückwärtigen Substrats gesteuert werden, so daß die gewünschten photoelektrischen Konversionseigenschaften durch eine geeignete Vorspannung am Substrat erzielt werden können.

Bei den vorstehenden Ausführungsbeispielen ist der Kanalbereich vom n-Typ mit Elektronen als Ladungsträgern, doch kann der Kanalbereich auch vom p-Typ sein. In diesem Falle sind die Leitfähigkeitsarten der übrigen Bereiche entsprechend umgekehrt und auch die Polaritäten der Spannungen müssen umgekehrt werden.

Weiterhin können auch Halbleitermaterialien der Gruppen IV oder V oder der III-V oder II-VI-Verbindungen (des periodischen Systems der Elemente) verwendet werden. Auch können diese Materialien in amorphen Zustand verwendet werden. Da die SIT keine Sättigung aufweisen, ergibt sich eine hohe Betriebsgeschwindigkeit, ein geringes Rauschniveau, ein niedriger Leistungsverbrauch und eine hohe Eingangsimpedanz. Die beschriebenen photoelektrischen Wandler haben also eine hohe Empfindlichkeit, eine hohe Ansprechgeschwindigkeit und einen großen dynamischen Bereich.

Da quer angeordnete SITs (horizontal) verwendet werden, sind die Anforderungen an die Einhaltung der Abmessungen beim Herstellen geringer als bei SITs in vertikaler Ausrichtung, weshalb sich der Lichtverstärkungsfaktor und die Empfindlichkeit verbessern lassen. Werden MOS-Transistoren in umgreifender Bauweise verwendet, können die quer ausgerichteten SITs gemeinsam in einem Schritt mit den MOS-Transistoren hergestellt werden und zwar während des MOS-Verfahrens. Weiterhin eröffnen die beschriebenen Anordnungen eine wesentlich größere Freiheit hinsichtlich der Anordnung der Anschlüsse gegenüber den vertikal ausgebildeten SITs.

Auch lassen sich die beschriebenen photoelektrischen Wandler extrem klein herstellen, so daß die Packungsdichte vergrößert werden kann. Insbesondere lassen sich hiermit dreidimensional integrierte Vorrichtungen herstellen.

Claims (11)

1. Photoelektrisches Wandlerelement mit

• - einem Substrat (11) hohen Widerstandes,
• - einer Halbleiterschicht (12) eines Leitfähigkeitstypes, welche auf der Oberfläche des Substrates (11) aufgetragen ist,
• - einem Source-Bereich (16) eines Leitfähigkeitstypes, welcher in der Oberfläche der Halbleiterschicht (12) ausgeformt ist,
• - einem Drain-Bereich (17) eines Leitfähigkeitstypes, welcher in der Oberfläche der Halbleiterschicht (12) ausgeformt ist, und
• - einem Gate-Bereich (15) des anderen Leitfähigkeitstypes, welcher in der Oberfläche der Halbleiterschicht ausgeformt ist und durch Licht erzeugte Ladungsträger speichert,

dadurch gekennzeichnet, daß die Source- und Drain-Bereiche (16, 17) sowie der Gate-Bereich (15) auf einer Seite der Halbleiterschicht (12) angeordnet sind, so daß der Source-Drain-Strom parallel zur Oberfläche der Halbleiterschicht (12) fließt.

2. Wandlerelement nach Anspruch 1, dadurch gekennzeichnet, daß auf der Halbleiterschicht (12) ein isolierender Film (20) gebildet ist, auf dem die Gate-Elektrode (18) aufgebracht ist und in dem Öffnungen für die elektrische Verbindung der Source- und Drainelektroden (16, 17) mit den Source- und Drain-Bereichen (13, 14) vorgesehen sind.

3. Wandlerelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß weiterhin isolierende Bereiche (19) vorgesehen sind, welche einzelne Wandlerelemente auf dem Substrat (11) elektrisch trennen, und daß das Gate (15) einen Gate-Bereich aufweist, welcher sich von der Oberfläche der Halbleiterschicht (12) zur Oberfläche des Substrates (11) erstreckt und eine Gate-Elektrode mit dem Gate-Bereich verbunden ist, wobei der Source-Drain-Strom zwischen den Source- und Drain-Bereichen fließt.

4. Wandlerelement nach Anspruch 1, dadurch gekennzeichnet, daß eine Vielzahl von Gate-Bereichen (24) vorgesehen sind, welche sich von der Oberfläche der Halbleiterschicht (25) zur Oberfläche des Substrates erstrecken, sowie eine Vielzahl von Gate-Elektroden, welche mit den Gate-Bereichen verbunden sind, so daß der Source-Drain-Strom zwischen benachbarten Gate-Bereichen fließt.

5. Wandlerelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Halbleiterschicht (12, 25) als Epitaxial-Schicht auf dem Substrat (11, 21) ausgebildet ist.

6. Wandlerelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das Substrat (11, 21) aus isolierendem Material gebildet ist.

7. Wandlerelement nach einem der Ansprüche 1-5, dadurch gekennzeichnet, daß das Substrat (11, 21) aus Halbleiter-Material geformt ist.

8. Wandlerelement nach Anspruch 5, dadurch gekennzeichnet, daß das Substrat (11, 21) aus einem Halbleiter-Material hohen Widerstandes gebildet ist und einen der Epitaxialschicht entgegengesetzten Leitfähigkeitstyp aufweist.

9. Wandlerelement nach Anspruch 2, dadurch gekennzeichnet, daß der isolierende Film aus einem Oxid geformt ist.

10. Wandlerelement nach Anspruch 2, dadurch gekennzeichnet, daß der isolierende Film aus einem Nitrid geformt ist.