DE2030917A1 - Halbleiteranordnung - Google Patents

Halbleiteranordnung

Info

Publication number
DE2030917A1
DE2030917A1 DE19702030917 DE2030917A DE2030917A1 DE 2030917 A1 DE2030917 A1 DE 2030917A1 DE 19702030917 DE19702030917 DE 19702030917 DE 2030917 A DE2030917 A DE 2030917A DE 2030917 A1 DE2030917 A1 DE 2030917A1
Authority
DE
Germany
Prior art keywords
layer
conductivity type
semiconductor
arrangement according
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19702030917
Other languages
English (en)
Other versions
DE2030917C3 (de
DE2030917B2 (de
Inventor
Theodorus Joannes Appels Johannes Arnoldus Kooi Else Emmasingel Eindhoven TuIp (Niederlande)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE2030917A1 publication Critical patent/DE2030917A1/de
Publication of DE2030917B2 publication Critical patent/DE2030917B2/de
Application granted granted Critical
Publication of DE2030917C3 publication Critical patent/DE2030917C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76291—Lateral isolation by field effect

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Bipolar Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thyristors (AREA)

Description

PHN Ui 88 Va/RJ
Ing. (grcd) Gr1M~!-HR M. DAVID
■Anmelder: N.7. Pii;L1,Po>C-C3.-AM?ififAB?iiEKIlH-'
Anmeldung vom ι *· » |ΑΤϊ.ΑΙ
"Halbleiteranordnung".
Die Erfindung bezieht sich auf eine Halbleiteranordnung mit einem Halbleiterkörper mit einem an eine Oberfläche des Körpers grenzenden schichtförmigen Gebiet von einem ersten Leitfähigkeitstyp, das an diese Oberfläche wenigstens teilweise mit einer elektrisch isolierenden Schicht überaogen ist, auf der eine Elektrodenschicht zur Bildung einer Verarmungszone im erwähnten schichtförmigen Gebiet angebracht ist, durch die der elektrische Widerstand dieses Gebietes in einer zu der Oberfläche parallelen Richtung beeinflusst wird. Anordnungen der beschriebenen Art sind bekannt und
009883/1600
PHN 4188
werden u.a. zur Regelung oder Verstärkung elektrischer Signale verwendet. Eine bekannte Ausführungsform einer derartigen Anordnung ist ein Feldeffekttransistor mit isolierter Torelektrode, insbesondere der sogenannte "deep-depletion"-Feldeffekttransistor, der in I.E.E.E. Transactions on Electron Devices, ED 13f Nr. 12, Dezember 1966, S. 846 - 855 und S. 855 - 862 beschrieben wird. Ein derartiger Feldeffekttransistor besteht im allgemeinen aus einer dünnen Halbleiterschicht, die auf einem elektrisch isolierenden Substrat angebracht und mit einer Quelle und einer Senke versehen ist. Die Torelektrode ist zwischen der Quelle und der Senke auf einer auf der Halbleiterschicht liegenden Isolierschicht angebracht. Wenn zwischen der Torelektrode und der Halbleiterschicht ein derartiger Spannungsunterschied angelegt wird, dass aus der Halbleiterschicht Majoritätsladungsträger verdrängt werden, bildet sich in dieser Schicht eine Verarmungszone, die sich erwünscht enf alls über die ganze Schichtdicke erstrecken und den Widerstand des Stromweges zwischen der' Quelle und der Senke in erheblichem Masse beeinflussen kann. Eine derartige Verarmungszone könnte, wenn sie sich in Form eines Ringes über die ganze Dicke der Halbleiterschicht erstreckt, z.B. auch zur elektrischen Isolierung des innerhalb der ringförmigen Vor- ■ armungssone liegenden Teiles der Halbleiterschicht
009883/1 5.Q 0
PHN 4188
gegen den übrigen Teil der Schicht verwendet werden.
In all diesen Fällen ist es erwünscht, dass die Verarmungszone sich von der Oberfläche her über wenigstens einen erheblichen Teil der Dicke der Halbleiterschicht erstrecken kann.
Dabei ergibt sich jedoch oft die Erscheinung,'
dass Minoritätsladungsträger, die in der Verarmungszone ^
generiert werden, sich in bezug auf das Potential der erwähnten Elektrodenschicht an der Oberfläche unter der Isolierschicht anhäufen und dort die Bildung einer sogenannten Inversionsschicht veranlassen, deren Leitfähigkeitstyp dem der Halbleiterschicht entgegengesetzt ist. Eine derartige Inversionsschicht verhindert eine weitere Ausdehnung der Verarmungszone in der Halbleiterschicht und beeinflusst dadurch auf ungünstige und oft unzulässige Weise die Wirkung der Halbleiteranordnung. {
Die Erfindung bezweckt u.a., eine Anordnung zu schaffen, bei der die obenerwähnten, sich bei Halbleiteranordnungen der beschriebenen Art ergebenden ' Schwierigkeiten vermieden oder wenigstens in erheblichem Masse verringert werden.
Der Erfindung liegt u.a. die Erkenntnis zugrunde, dass, wenn auf zweckmässige Weise auf oder in dem schichtförmigen Gebiet von dem ersten Leitfähig— keitstyp ein Gleichricliterkontakt angebracht wird,
00988 3/15 00'
PHN 4188
die Bildung einer Inversionsschicht verhindert oder wenigstens in erheblichem Masse gehemmt werden kann, so dass die elektrischen Eigenschaften der Anordnung erheblich verbessert werden.
Eine Halbleiteranordnung der eingangs erwähnten Art ist nach der Erfindung dadurch gekennzeichnet, dass zur Hemmung der Bildung einer Inversionsschicht unter der Elektrodenschicht mindestens ein mit einem Anschlussleiter versehener gleichrichtender Kontakt auf dem schichtförmigen Gebiet angebracht ist. Dadurch, dass der Gleichrichter&ontakt nach der Erfindung in der Sperrichtung polarisiert wird, werden aus der erwähnten Oberflächenzone Minoritätsladungsträger abgesaugt, wodurch diese Minoritätsladungsträger nicht mehr die Bildung einer Inversionsschicht veranlassen können.
Die Erfindung ist von besonderer Bedeutung für die Anordnungen, bei denen sich die Verarmungszone verhältnismässig tief in dem schicht rfönaiigen Gebiet erstrecken muss, weil insbesondere in diesen Fällen das. Vorhandensein einer Inversionsschicht sehr ungünstig ist» In diesem ZusasssnenljLaag ist eine bevorzugte Ausführungsform der Anordnung nach" der Erginduiag dadurch gekennzeichnet ρ dass das scSiiclitfSrmigesa Gebiet ®±ne derartige Dicke umd Ddt! e2tangskonze2a.tr a ti on aufweist, dass sich die Verarssssigszoas illb©r di© gaas© Dick© des
ft ft ö ® ® ^ /1 (
U U S ο ο ύ / JS
PHN k188
sehichtförmigen Gebietes erstrecken, kann.
Der Gleichrichterkontakt kann über den Anschlussleiter auf verschiedene Weise in der Sperrichtung polarisiert werden. Dies kann auf besonders einfache Weise dadurch erfolgen, dass der Gleichrichterkontakt gleichstrommässig mit der Elektrodenschicht verbunden wird. Diesei Elektrodenschicht soll nämlich zur Bildung der Verarmungszone in bezug auf das schichtförmige Ge- ™
biet auf ein derartiges Potential gebraeht werden, dass ' der Gleichrichterkontakt, wenn der erwähnte Anschluss« leiter an dieses Potential gelegt wird, in der Sperrichtung polarisiert wird.
Unter einer gleichetrommässägen Verbindung wird hier auf übliche Weise eine Verbindung über einen elektrischen Leiter, z.B. einen Metalldraht, eine Metallbahn, oder ein gut leitendes Halbleitergebiet, wie eine hochdotierte Zone, verstanden« |
Nach einer weiteren bevorzugten Ausfüferungsform wird der. Gleichrichterkontakt durch eine auf dem schichtförmigen Gebiet von dem ersten Leitfähigkeitstyp angebrachte Metallschicht gebildet, die mit diesem schachtfor«igen Gebiet «inen gleichrichtenden Metall·* Halbleiter-Kontakt (Schottky-U«bergang) bildet. Dieser gleichrichtende Metall-Halbleiter-Kontakt lässt sich
besonders einfache Weise dadurch herstellen, dass da*ü ein Teil der erwähnten Elektrodenschicht benutzt
009883/1500
PHN 4188
wird. Daher ist eine besondere Ausführungsform der Anordnung nach der Erfindung dadurch gekennzeichnet, dass die Elektrodenschicht aus einem Metall besteht, das mit dem schichtförmigen Gebiet von dem ersten Leitfähigkeitstyp einen gleichrichtenden Kontakt bilden kann, über den sich die Elektrodenschicht durch eine Oeffnung in der Isolierschicht an das erwähnte schichtförmige Gebiet anschliesst.
Der Gleichrichterkontakt kann auch verteilhaft einen pn-Uebergang enthalten. Nach einer weiteren bevorzugten Ausführungsform wird also der Gleichrichterkontakt durch eine auf oder in diesem schichtförmigen Gebiet von dem ersten Leitfähigkeitstyp angebrachte Zone vom zweiten Leitfähigkeitstyp gebildet. Als Anschlussleiter für den Gleichrichterkontakt lässt sich dabei vorteilhaft die Elektrodenschicht an sich verwenden» die sich in diesem Fälle über eine Oeffnung in der Isolierschicht an die erwähnte Zone vom zweiten Leitfähigkeitetyp anschliesst·
Bei einer besonderen Aueführungeforai ist das schichtförmifi» Gebiet von ersten Leitflhigkeitstyp vorzugsweise In Form einer epitaktisch angewachsenen einkristallinen Halbleiterschicht auf einem elektrisch . isolierenden Substrat angebracht· Dabei wird also, das ' •ohichtfuraige Gebiet auf der von de*· Oberfläche abgekehrten Seit· durch da« Substrat begrenzt. Nach einer
009883/1SGO v
PHN 4i88
weiteren besonderen Ausführungsform grenzt das schichtförmige Gebiet auf dieser Seite nicht an ein isolierendes Substrat, sondern an ein Gebiet vom zweiten Leitfähigkeitstyp, das mit dem schichtförmigen Gebiet einen pn-Uebergang bildet.
Wie bereits bemerkt wurde, ist die Erfindung von besonderer Bedeutung, wenn die Anordnung ein Feldeffekttransistor ist, dessen Senke und Quelle auf oder in dem schichtförmigen Gebiet vom ersten Leitfähigkeitstyp angebracht sind, wobei die Torelektrode des Feldeffekttransistors durch die erwähnte Elektrodenschicht gebildet wird. Vorzugsweise werden dabei die Quelle und die Senke durch an die Oberfläche grenzende Zonen vom ersten Leitfähigkeitstyp gebildet, die sich über die ganze Dicke des schichtförmigen Gebietes erstrecken und eine höhere Dotierung als dieses Gebiet aufweisen, so dass ein "deep-depletionM-Feldeffekttransistor erhalten wird. Bei diesen Transistoren ist es sehr erwünscht, dass die durch die Torelektrode gebildete Verarmungszone über die ganze Dicke in das schichtförmige Gebiet eindringen kann, so dass die Erfindung in diesem Falle von grosser Bedeutung ist.
Aus demselben Grunde ist die Erfindung auch besonders vorteilhaft bei einer Anordnung, bei der das schichtfSrmige Gebiet durch eine Halbleit©rschicht vom ersten Leitfähigkeitstyp gebildet wird, die auf
009883/1SOÖ
PHN 4188
dem Substrat angebracht und gegen dieses Substrat elektrisch isoliert ist, wobei die Elektrodenschicht in Form eines Leiters ausgebildet ist, der ein oder mehrere in der erwähnten Halbleiterschicht angebrachte Halbleiterschaltungselemente praktisch völlig umgibt, wobei die Halbleiterschicht eine derartige Dicke und Dotierungskonzentration aufweist, dass die Verarmungszone sich über die ganze Dicke der Halbleiterschicht erstrecken kann. Dabei kann der Teil der· Halbleiterschicht, der sich innerhalb des erwähnten Leiters bedindet, mit den darin angebrachten Schaltungselementen elektrisch gegen die übrigen Teile der Halbleiterschicht isoliert werden, wenn sich die Verarinungszone über die ganze Dicke der Schicht erstreckt, was, wie oben bereits beschrieben wurde, durch die Anwendung der Erfindung in erheblichem Masse erleichtert wird.
Es sei bemerkt, dass es bekannt ist, Teile einer Halbleiterschicht durch die Anbringung ringförmiger Oberflächenzonen, deren Leitfähigkeitstyp dem der Halbleiterschicht entgegengesetzt ist tuad die mit der Schicht einen pm-TUebeffgang "bilden, elektrisch zu isolieren. Die erforderliche Isolierung νίτά dadurch erhalten^" dass über diesem pn-Uebergang ©ine derart hohe Sperrspannung angelegt wird, dass sich die. V©rarmungszone über die gaasze Dicke der Schleust erstreckt (siehe I.E.E.E. International Solid State Circuit©
009883/1500
-■?■-.■.■
PHN 4188
Conferönce, Digest of Technical Papers, Februar S. 150 - 151)· Diese bekannte Struktur weist den Nachteil auf, dass der erwähnte pn-Uebergang durch lateraie Diffusion verhältnismässig viel Raum beansprucht, während in diesem pn-Uebergang infolge seines verhältnismässig grossen Umfangs und Flächeninhalts sehr leicht Fehler auftreten können. Bei dem obenbeschriebenen Isolierungsverfahren gemäss der Erfindung braucht auf der Isolierschicht nur ein sehr schmaler streifenförmiger Leiter angebraeht zu werden, dessen Dicke derart gering ist, dass sie sich bei der ringförmigen diffundierten Zone nach der beschriebenen bekannten Bauart praktisch nicht verwirklichen lässt. Dabei braucht nach der Erfindung der erwähnte Leiter nur mit einem oder einigen kleinen Gleichrichterkontakten versehen zu werden. Wenn diese Kontakte in Form diffundierter Zonen mit einem dem der Halbleiterschicht entgegengesetzten Leitfähigkeitstyp ausgebildet werden, können diese Zonen auch zur Herstellung von Kreuzungen verwendet werden, indem ein auf der Isolierschicht liegender Metallstreifen zu beiden Seiten des erwähnten Leiters über Kontaktöffnungen die isolierende Schicht an eine der erwähnten diffundierten Zonen anschliesst. Die Anzahl und der gegenseitige Abstand der zu einer Elek-.trodenechicht gehörigen Oleichrichterkontakte sind u.a, von der Strecke abhängig, die Minoritätsladungs-
009883/1500
PHN 4188
träger im schichtförmigen Gebiet vor ihrer Rekombination zurücklegen können. Der Abstand zwischen zwei benachbarten zu derselben Elektrodenschicht gehörigen Gleichrichterkontakten, wird vorteilhaft höchstens gleich zwei Diffusionslängen der erwähnten Minoritätsladungsträger im schichtförmigen Gebiet gewählt.
Einige Auaführungsf ormext. der Erfindung sind in der Zeichnung dargestellt und werden im folgenden näher beschrieben, Es zeigen:
Fig. 1 eine Draufsicht auf eine Halbleiteranordnung nach der Erfindung,
Figuren 2 und 3 schematische Querschnitte
durch die Anordnung längs der Linien II - II und III - III der Fig. 1,
Fig. k eine Draufsicht auf eine andere Ausführungsform einer Anordnung nach der Erfindung,
Figuren 5 und 6 schematische Querschnitte durch diese Anordnung längs der Linien V-Y und VI - VI der Fig. 4,
Fig. 7 eine Draufsicht auf eine dritte Ausführungsform einer Anordnung naCh der Erfindung, und
Figuren 8 bis 11 schematische Querschnitte durch diese Anordnung längs der Linien VIII - VIII, IX - IX, X-X und XI - XI der Fig. 7.
Die Figuren sind schematisch und nicht masstäblich gezeichnet, wpbei insbesondere die Abmessungen
009883/1500
PHN 4188
in der Dickenrichtung der Deutlichkeit halber verhältnistnäasig stark übertrieben dargestellt sind. Entsprechende Teile sind in den Figuren im allgemeinen mit den gleichen BezÄgsziffern bezeichnet.
Fig. 1 ist eine Draufsicht auf und Figuren 2 und 3 sind schematische Querschnitte längs der Linien II - II und III - III der Fig. 1 durch eine Halblei teranordnAng nach der Erfindung in Form eines Feldeffekttransistors mit isolierter Torelektrode. Die Anordnung enthält einen Halbleiterkörper 1 aus Silicium mit einem an eine praktisch ebene Oberfläche 2 des Körpers grenzenden schichtförmigen Gebiet 3. Das schichtförmige Gebiet 3 besteht aus einer einkristallinen η-leitenden Siliciumschicht mit einem spezifit sehen Widerstand von etwa 10Ά .cm und einer Dicke von 2 ,um, die auf einem elektrisch isolierenden Substrat k angebracht ist, das in dieser Ausführungsform | aus einem Polymer, z.B. einem Epoxydharz besteht, das seinerseits auf einem Glasträger 5 angebracht ist.
Das schichtfSrmige Gebiet 3 ist an der Oberfläche 2 mit einer elektrisch isolierenden Schicht6 aus Siliciumoxyd mit einer Dicke von 0,2 ,um überzogen. Auf dieser Schicht 6 ist eine Elektrodenschicht 7 in Form einer Aluminiums chi cht mit einer Dicke von etwa 0,5 /Um angebracht. Diese Elektrodenscliicht 7 bildet die Torelektrode des Feldeffekttransistors.
009 883/1SOO . \ 0WQfNAL inspected
PHN
Ferner sind im schichtförmigen Gebiet 3 eine Quelle und eine Senke in Form diffundierter n-leitenden Zonen 8 und 9 angebracht, die sich über die ganze Dicke der Schicht 3 erstrecken und über Fenster in der Oxydschicht 6 mit Aluminium-Anschlusskontakten 10 und 11 verbunden sind. Die Quelle 8 und die Senke 9 haben ei-
20
ne Oberflächenkonzentration von etwa 10 Donatoratomen pro cm3.
Im Betriebszustand wird z.B. über einen Belaetungswiderstand 12 (siehe Fig. 1) zwischen den Anschlusskontakten 10 und 11 ein Spannungsunterschied angelegt, wodurch Majoritätsladungsträger (£n diesem Falle Elektronen) über die Schicht 3 von dem Quellenkontakt 10 zu dem Senkenkontakt 11 fliessen.
Die Torelektrode 7 wird mittels einer Spannungsquelle 13 an ein Potential gelegt, das in bezug auf den unter der Torelektrode 7 liegenden Teil der Siliciumschicht 3 negativ ist (siehe Fig. 1). Dadurch werden in dem unter der ElelrtrodLesischicht 7 liegenden Teil der Schicht 3 die Elektronen, praktisch aus einer Verarmungszone lh verdrängt9 deren Grexssse in. Fig. 2 gestrichelt angedeutet ist« Die Tiefe,, über die sich die Zone 14 in der Schicht 3 erstreckt, ist von dem Potentialunterschied awiscliea der Torelektrode und. dem ·.. unterliegenden Gefeiet 3 "äbliäsaglg· Ia d©s Figras*ea 2 lajid 3 erstreckt sich, 'die Zone 14 über" die gams© ;Dicke der
ORaGiNAL INSPECTED
PHN if 188
Schicht 3· Die Verarmungszone 14 beeinflusst den Widerstand des schichtförmigen Gebietes 3 in einer zu der Oberfläche 2 parallelen Richtung, so dass der Strom zwischen dem Quellenkontakt 10 und dem Senkenkontakt 11 mittels einer Steuerspannung an der Elektrodenschicht 7 geregelt werden kann.
Bei dem obenbeschriebenen Feldßffekttransis- . g tor werden in der Verarmungszone Elektron-Loch-Paare generiert. Infolge des negativen Potentials der Torelektrode 7 werden die Löcher unter dieser Elektrodenschicht 7 an der Oberfläche 2 festgehalten. Unter Umständen können diese Löcher örtlich den Leitfähigkeitstyp der Schicht 3 invertieren, wodurch an der Oberfläche 2 eine sogenannte Inversionsschicht erhalten werden kann. In den Figuren ist die Grenze einer unter der Torelektrode liegenden zusammenhängenden Oberflächenzone 15i in der eine derartige Inversion bei " dem beschriebenen Feldeffekttransistor auftreten kann, gestrichelt dargestellt. * ■ '
Das Vorhandensein einer derartigen Inversionsschicht beeinträchtigt die Wirkung des Feldeffekttransistors in hohem Masse, weil dadurch bei Erhöhung der negativen Steuerspannung an der Torelektrode nicht die
Verarmungszone "Sh ausgedehnt, sondern die Löcherkon-
'■*.■■■' ·
zentration in der Inversionsschicht erhöht wird.
Um die Bildung einer derartigen Inversions-
009883/1500
PHN 4188
schicht zu verhindern, ist das schicht!*örmige Gebiet 3 (siehe Figuren 1 und 3) nach der Erfindung an der Oberfläche 2 mit vier Gleichrichterkontakten in Form diffundierter p-leitender Zonen 1$, 17» 18 und 19 versehen, die mit der η-leitenden Schicht 3 pn-Uebergänge bilden. So bildet (siehe Fig. 3) die Zone 16 einen pn-Uebergang 20 mit der Schicht 3. Die Zonen 16, 17, 18 und 19 grenzen an die obenerwähnte Oberflächenzone 15, in der Inversion auftreten kann. Die Zone 16 ist weiter über ein Fenster in der Oxydschicht 6 mit einem Anschlussleiter verbunden, der durch die Aluminiumschicht 7 gebildet wird, die zugleich einen Teil der Torelektrode des Feldeffekttransistors bildet.
Xm Betriebzustand ist der pn-Uebergang 20, ebenso wie die pn-Uebergänge zwischen den Zonen 17, 18, 19 und der Schicht 3, infolge des negativen Potentials der Torelektrode 7 in bezug auf die Schicht 3 in der Sperrichtung polarisiert. Dadurch werden die in der Oberflächenzone 15 vorhandenen Löcher aus dieser r Zone abgesaugt und wird' die Bildung der erwähnten Inversionsschicht verhindert.
Infolgedessen wird in der Anordnung nach der Erfindung der Ausdehnung der Verarmungsschicht 1k nichts in den Weg gelegt. Diese Verarmungsschicht kann sich . im vorliegenden Beispiel, infolge der gewählten Dotierung und Schichtdicke, über die ganze Dicke der
009883/1500
PHN *Π88
Schicht 3 erstrecken, so dass der Strom zwischen der Quelle und der Senke erforderlichenfalls bei genügend negativer Spannung an der Torelektrode praktisch gesperrt werden kann.
Die Abstände zwischen zwei benachbarten zu der Elektrodenschicht gehörigen gleichrichtenden Kontakten (somit zwischen den Zonen 16 und 17» 17 und 18, 18 und 19 und 19 und 16) betragen in diesem Beispiel je etwa 16O ,um, was weniger als zwei Diffusionslängen von Löchern in der Schicht 3 ist, welche Diffusionslänge in diesem Beispiel etwa 100 /um beträgt (mittlere Lebensdauer von Löchern in der Schicht 3 etwa 15 /Usek). Dadurch werden die Locher in der Zone auf zweckmässige Weise abgesaugt·
Die beschriebene Anordnung lässt sich z.B1 auf folgende Weise herstellen. Es wird von einem hochdotierten η-leitenden Siliciumsubstrat ausgegangen, auf das epitaktisch eine η-leitende Siliciumschicht 3 mit einem spezifischen Widerstand von 10 <ß .cm aufgewachsen wird« Dann wird diese Schicht thermisch oxydiert und die Zonen 8 und 9 werden auf bekannte Weise über eine Tiefe von etwa 2t» ,um eindiffundiert. Anschliessend wird das hochdotierte η—leitende Substrat durch elektrolytisches Ae t ζ an in einer 5 $- igen HF-Lösung entfernt. Die Elektrolyse wird an der Grenze zwischen dem hochdotierten Material und der erwähnten
009883/1500 original jnspected
- 16 - .
PHN 4188
epitaktischen Schicht automatisch beendet. Schliesslich wird auf eine Schichtdicke von 2 /um chemisch abgeätzt. Die erhaltene Schicht wird dann mit einem Epoxydharz auf einer Glasplatte 5 befestigt, wonach die Eontaktfenster und die unterschiedlichen Metallschichten angebracht werden.
Fig. 4 ist eine Draufsicht auf und Figuren 5 und 6 zeigen schematische Querschnitte längs der Linien V τ V und VI - VI der Fig. 4 durch eine andere Ausführungsform einer Halbleiteranordnung nach der Erfindung, die gleichfalls als ein Feldeffekttransistor mit isolierter Torelektrode ausgebildet ist. In bezug auf Dotierung und Abmessungen entspricht diese Anordnung praktisch der Anordnung nach den Figuren 1 bis 3 aber unterscheidet sich von der letzteren in zwei wesentlichen Punkten.
Erstens ist die η-leitende Halbleiterschicht in diesem Falle nicht, wie bei dem vorhergehenden Beispiel, auf einem isolierenden Substrat angebracht. d Der Halbleiterkörper enthält in diesem Beispiel eine η-leitende Siliciumschiclxt mit einem spezifischen Widerstand von 10 SX .cm, die epitaktisch, auf ein Substrat 34 aus p-leitendem Silicium mit einem spezifischen Widerstand1 von etwa 100 H «cm aufgewachsen ist, das mit , einem ohmsehen Kontakt 32 versehen ist» Dadurch wird (siehe Figuren 5 und 6) ein pn-Uebergang 35 erhalten«1
009883/1500
ORIGINAL INSPECTED
PHN 4188
der im Betriebszustand mittels einer Spannungsquelle 33 in der Sperrichtung polarisiert wird (siehe Fig. 5), wobei sich im Halbleiterkörper eine Verarmungszone bildet, deren Grenzen 30 und 31 mit gestrichelten Liv nien in den Figuren 5 und 6 angedeutet sind.
Der zweite wesentliche Unterschied mit dem Ausführungsbeispiel nach den Figuren 1 bis 3 besteht darin, dass der Gleichriehterkontakt, mit dessen Hilfe ä nach der Erfindung Löcher aus der zusammenhängenden Oberflächenzone 15 abgesaugt werden müssen, in diesem Falle nicht durch eine p-leitende Halbleiterzone, sondern durch einen Gleichrichterkontakt zwischen Teilen 26, 27, 28 und 29 der Metallschicht 7 und dem n-leitenden Gebiet 3 gebildet wird (siehe Figuren Λ und 6). Die Metallschicht 7 besteht zu diesem Zweck aus Nickel, das mit n-leitendem Silicium einen gleichrichtenden Metall-Halbleiter-Uebergang (Schottky-Grenzschicht) bilden kann. Ueber Fenster in der Oxydschicht 6 schliessen sich die Teile 26 bis 29 der Metallschicht 7 an die Schicht 3 an und bilden mit dieser gleichrichtende Kontakte, die infolge des negativen Potentials der Torelektrode im Betriebszustand in der Sperrichtung polarisiert sind.
Die übrigen Eigenschaften und die Wirkungsweise dieser Anordnung entsprechen weiter völlig denen der Anordnung nach den Figuren 1 bis 3, die, wie bereits
00 9883/150 0
PHN 4188.
erwähnt wurde, die gleiche Geometrie, die gleichen Abmessungen und die gleichen Dotierungskonzentrationen aufweist. Die Quelle 10 und die Senke 11 bestehen, wie im vorhergehenden Beispiel, aus Aluminium.
Die Grenze 30 der Verarmungszone des pn-Uebergangs 35 verschiebt sich bei Aenderung der Sperspannung über diesem Uebergang« Diese Verarmungszone könnte statt durch einen pm^Uebergang auch durch eine Metall-Isolator-Halbleiterstruktur entsprechend der Verarmungszone 14. gebildet werden und kann erforderlichenfalls auch zur Steuerung der Anordnung verwendet werden.
Fig. 7 ist eine Draufsicht auf und Figuren 8, 9i 10 und 11 zeigen schematische Querschnitte längs der Linien VIII - VIII, IX-IX, X-X und XI - XI der Fig. 7 durch eine ganz verschiedene Ausführungsform einer Anordnung nach der Erfindung. Die Anordnung enthält ein Substrat 5^ aus p-leitendem Silicium mit einem spezifischen Widerstand von 10 il.cm, auf dem eine einkristall'ine n-leitende Siliciumschicht 53 mit einem spezifischen Widerstand von 1 (1 .cm und einer Dicke von 3 /um epitaktisch angewachsen ist (siehe Figuren 8 und 9). Die Schicht 53 ist auf der Oberfläche 52 mit einer Siliciumoxydschicht (56) mit einer. Dicke von 0,2 /um überarogen. Auf der Schicht 56 ist ein Leiter in Form einer streifenfßrmigen Aluminium-
009883/1500
PHN 4188
»chicht 57 mit einer Breite von 5/um angebracht. In der Schicht 53 ist ferner ein planarer Transistor mit einer p-leitenden Basiszone 58, einer η-leitenden Emitterzone 59, einem Emitterkontakt 6o, einem Basiskontakt 61 und einem Kollektorkontakt 62 angebracht (siehe Figuren 7 und 8). Dieser Transistor ist nahezu völlig von der Aluminiumschicht 57 umgeben (siehe Fig. 7)·
Neben dem beschriebenen Transistor ist in der Schicht 53 ein zweiter Transistor mit einem Emitterkontakt 63, einem mit dem Kollektorkontakt 62 des ersten Transistors verbundenen Basiskontakt 64 und einem Kollektorkontakt 65 angebracht (siehe Fig. 7)· Auch dieser Transistor ist praktisch völlig von der Aluminiumschicht 57 umgeben.
Im Betriebszustand wird die Elektrodenschieht 57 auf ein negatives Potential in bezug auf die Schicht 53 gebracht. Dies kann (siehe Fig. 7) z.B. mit Hilfe einer an öfie Aluminiumschicht 57 und an einen der Kollektorkontakte (z.B. 65) angeschlossenen Spannungsquelle 66 erfolgen. Dadurch werden aus dem unter der Schicht 57 liegenden Teil der Schicht 53 Elektronen entfernt, so dass sich dort eine Verannungszone bildet, deren Grenzen mit einer gestrichelten Linie 67 angedeutet sind (siehe Figuren 9 und 1O). Wenn sich diese Verarmungszone über die ganze Dicke der Schicht 53 erstreckt, während der pn-Uebergang 68 zwischen dem Sub-
009883 /15Qo'
ORiGINAL INSPECTED
PHN 4188
strat 5h und der Schicht 53 ausserdera in der Sperrichtung polarisiert ist (wie in Fig. 11 schematisch dargestellt ist), wird dadurch der Teil der Schicht 53» in dem sich der Transistor (60, 61,· 62) befindet und der von der Metallschicht 57 umgeben ist, elektrisch gegen das Substrat 5^ und gegen den übrigen Teil der Schicht 53 isoliert. Dies trifft auch für den von der Metallschicht 57 umgebenen Teil der Schicht 53 zu, in dem sich der Transistor (63, 6k, 65) befindet. Die Grenzen 72 und 73 der zu dem pn-Uebergang gehörigen Verarmungszone sind in den Figuren gestrichelt dargestellt.
Wie bei den vorhergehenden Beispielen ergibt eich audh hier das Problem, dass meistens in der Schicht 53 unter der Elektrodenschicht 57 infolge des negativen Potentials der letzteren Schicht in bezug auf die Schicht 53 eine Inversionsschicht in den an die Oberfläche 52 grenzenden Zonen 69 gebildet wird, deren Grenzen in den Figuren schematisch gestrichelt dargestellt sind. Durch das Vorhandensein derartiger Inversionsschichten können sich die Veranmmgszonen praktisch nicht über die Zonen 69 hinweg und bestimmt nicht über die ganze Dicke der Schicht 53 erstrecken, es sei denn, dass unzulässig hohe SpannniHgsttnterschiede· zwischen der Aluminiumstchiclit 57 und der Siliciumschicht 53 angelegt werden. Nach der Erfindung wird daher auch
009883/1500
PHN 4188
in diesem Falle die n-leitdnde Schicht 53 an der Oberfläche 52 mit einem oder mehreren Gleichrichterkontakten in Form diffundierter p-leitender Oberflächenzonen 70 versehen, die (siehe Figuren 8 und TO) an die Zonen
69 grenzen, in denen sich Inversionsschichten bilden könnten. Die Aluminiumschicht 57 schliesst sich über Kontaktfenster (siehe Figuren 7 und 10) an die Zonen
70 an*. I
Im Betriebszustand wird mit Hilfe der Spannungsquelle 06 an die Schicht 57 eine negative Spannung von etwa 3Ö V in bezug auf die Schicht 53 gelegt. Dank dem Vorhandensein der Zonen 70 kann dadurch in der Schicht 53 bei dieser verhältnismässig niedrigen Spannung eine Verarmungszone 67 gebildet werden, die sich über die ganze Dicke der Schicht 53 erstreckt und somit zusammen mit dem pn-Uebergang 68 eine effektive elektrische Isolierung sichert. Die pn-Uebergänge zwischen den p—leitenden Zonen 70 und der n-leitenden Schicht 53 werden nämlich mit Hilfe der Spannungsquelle 66 über die Aluminiumschicht 57 in der Sperrichtung polarisiert und saugen die in den Verarmungszonen 67 generierten Löcher aus den Oberflächenzonen 69 ab, so dass sich dort keine Inversionsschicht bilden kann.
Der besonders schmale Aluminiumstrelfen 57 beansprucht viel weniger Rau» als die Üblicherwelse bei integrierten Schaltungen zur gegenseitigen Iso-
009883/1500
PHN 4188
lierung von Inseln verwendeten Trennkanäle. Die pleitenden Zonen 70 ifeisen verhältnismässig geringe Abmessungen von z.B. 10 χ 20 /um auf und können äusserdem vorteilhaft bei Kreuzungen der Aluminiumschicht mit anderen Verbindungen in der Schaltung verwendet werden (siehe z.B. Figuren 7 und 10, Kreuzung 6θ/57)·
Eine oder mehrere der p-leitenden Zonen 70 können selbstverständlich, wie im Beispiel nach den Figuren k bis 6, durch gleichrichtende Metall-Halbleiter-Kontakte ersetzt werden, wobei z.B. der Leiter 57 aus Nickel hergestellt wird8 das mit der Schicht 53 über Kontaktfenster in der Oxydschicht 56 gleichrichtende Kontakte bildet. Um eine ununterbrochene isolierende Verarmungszone 67 zu erhalten, die die Transistoren völlig umgibt, soll dann aber die Schicht 57 an der Stelle dieses gleichrichtenden Kontakts praktisch un unterbrochen sein, obgleich ein sehr schmaler Spalt oder Kratz unter Umständen zulässig ist«
Veiter dürfte es einleuchten» dass die rSchicht 53 statt auf einem p-leitenden Substrat $k auch auf einest isolierenden Substrat angebracht werden kann, das dem Substrat im Beispiel nach den Figuren 1 bis 3 entspricht.
Die in umn Figuren k bis 11 beschriebene» Anordnungen; kennen unter Verwendungen in der Halblei ter tecnnik üblicher Verfahren «ur Oxydation, asur Diffu-
'""-'-■- ■-■'■■■-■" .: r- ■■ - . -
009803/1500
PHN h188
sion, zum epitaktischen Anwachsen und zum Aufdampfen, in Verbindung mit bekannten photolithographischen Aetzverfahren hergestellt werden.
Es ist einleuchtend, dass sich die Erfindung nicht auf die beschriebenen Ausführungsbeispiele beschränkt, sondern dass im Rahmen der Erfindung für den Fachmann viele Abarten möglich sind. Insbesondere können die Gleichrichterkontakte (16,26,70), die in den beschriebenen Beispielen unmittelbar mit den Elektrodenschichten (7 bzw. 57) verbunden sind, auch über einen gesonderten Anschlussleiter an das gewünschte Potential gelegt werden, welches Potential nicht gleich dem der erwähnten Elektrodenschichten zu sein braucht. Ferner können statt Silicium auch andere Halbleitermaterialen und statt Siliciumoxyd auch andere Isoliermaterialien verwendet werden, während auch andere Metallschichten zur Verwendung kommen können, vorausgesetzt, dass diese die Bedingungen nach der Erfindung erfüllen. Auch können alle Leitfähigkeitstype durch die entgegengesetzten ersetzt und können andere Dotierungskonzentrationen und Abmessungen verwendet werden.
Es versteht sich, dass die Erfindung nicht nur bei den in den Beispielen beschriebenen Feldeffekttransistoren und Isolierungsstruktur, sondern unter Beibehaltung der erwähnten Vorteile auch bei allen Anordnungen angewandt werden kann, bei denen in einer
009883/1500'
PHN 4188
Halbleiterschicht der Strom in der Schichtrichtung durch eine Verarmungszone beeinflusst wird, deren Ausdehnung in der Dickenrichtung der Schicht durch die Bildung einer Inversionsschicht der beschriebenen Art verhindert wird.
00988 3/15 00

Claims (2)

  1. PHN 4188
    Patentansprüche:
    1·/ Halbleiteranordnung mit einem Halbleiterkörper mit einem an eine Oberfläche des Körpers grenzenden schichtförmigen Gebiet von einem ersten Leitfähigkeitstyp, das an dieser Oberfläche wenigstens teilweise mit einer elektrisch isolierenden Schicht überzogen ist, auf der eine Elektrodenschicht zur Bildung einer Verarmungszone im erwähnten schichtförmigen Gebiet angebracht ist, durch die der elektrische Widerstand dieses Gebietes in einer zu der Oberfläche parallelen Richtung beeinflusst wird, dadurch gekennzeichnet, dass zur Hemmung der Bildung einer Inversionsschicht unter der Elektrodensehicht mindestens ein mit einem Anschlussleiter versehener gleichrichtender Kontakt auf dem schichtförmigen Gebiet angebracht ist.
  2. 2. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, dass das schichtförmige Gebiet eine I
    derartige Dicke und Dotierungskonzentration aufweist, dass sich die Verarmungszone über die ganze Dicke dieses Gebietes erstrecken kann.
    3» Halbleiteranordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass der Gleichrichterkontakt gleichstrommäseig mit der Elektrodensehicht verbunden ist.
    k. Halbleiteranordnung nach einem oder mehreren der vorstehenden Ansprüche, dadurch gekennzeichnet,
    009883/1500 .
    PHN Ή88
    dass der Gleichrichterkontakt durch eine auf dem schichtförmigen Gebiet vom ersten Leitfähigkeitstyp angebrachte Metallschicht gebildet wird, die mit diesem Gebiet einen gleichrichtenden Metall-Halbleiter-Kontakt bildet.
    5. Halbleiteranordnung nach Anspruch 4, dadurch gekennzeichnet, dass die Elektrodenschicht aus einem Metall besteht, dass mit dem schichtförmigen Gebiet vom ersten Leitfähigkeitstyp einen gleichrichtenden Kontakt bilden kann, über den sich die Elektrodenschicht durch eine Oeffnung in der Isolierschicht an das erwähnte achichtförmige Gebiet anschliesst.
    6. Halbleiteranordnung nach einem oder mehreren der Ansprüche 1 bis 3t dadurch gekennzeichnet, dass der gleichrichtende Kontakt durch eine auf oder in dem schichtförmigen Gebiet vom ersten Leitfähigkeitstyp angebrachte Zone vom zweiten Leitfähigkeitstyp gebildet wird.
    7· Halbleiteranordnung nach Anspruch 6, dadurch gekennzeichnet,- dass die Elektrodenschicht über eine Oeffnung in der Isolierschicht mit der erwähnten Zone vom zweiten Leitfähigkeitstyp verbunden ist. 8. Halbleiteranordnung nach einem oder mehreren der vorstehenden Ansprüche, dadurch gekennzeichnet, dass das schichtförmige Gebiet vom ersten Leitfähigkeitstyp vorzugsweise in Form einer einkristallinen
    009883/1500
    PHN 4188
    Schicht auf einem elektrisch isolierenden Substrat angebracht ist.
    9. Halbleiteranordnung nach einem oder mehreren der Ansprüche 1 bis 7* dadurch gekennzeichnet, dass das schichtförmige Gebiet vom ersten Leitfähigkeitstyp auf der von der erwähnten Oberfläche abgekehrten Seite an ein Gebiet vom zweiten Leitfähigkeitstyp grenzt, das mit dem schichtförmigen Gebiet einen pn-Uenergang bil* det.
    10. Halbleiteranordnung nach einem oder mehreren der Torstehenden Ansprüche, dadurch gekennzeichnet, dass die Anordnung ein Feldeffekttransistor ist, dessen Quelle und Senke auf oder in dem schichtförmigen Gebiet vom ersten Leitfähigkeitstyp angebracht sind, wobei die Torelektrode des Feldeffekttransistors durch, die erwähnte Elektrodenschicht gebildet wird.
    11. Halbleiteranordnung nach Anspruch 10, dadurch gekennzeichnet, dass die Quelle und die Senke durch an die Oberfläche grenzende Zonen vom ersten Leitfähigkeitstyp gebildet werden^1 die sich über die ganze Dicke des schichtförmigen Gebietes vom ersten Leitfähigkeitstyp erstrecken und eine höhere Dotierung als dieses. Gebiet aufweisen.
    12. Halbleiteranordnung nach einem oder mehreren der Ansprüche 1 bis 9» dadurch gekennzeichnet, dass das schichtförmige Gebiet durch eine Halbleiterschicht
    009883/1500
    PHN 4188
    vom ersten Leitfähigkeitstyp gebildet wird, die auf einem Substrat angebracht und gegen dieses Substrat elektrisch isoliert ist, wobei die Elektrodenschicht als ein Leiter ausgebildet ist, der ein oder mehrere in der erwähnten Halbleiterschicht angebrachte Halbleiterschaltungselemente praktisch völlig umgibt, wobei die Halbleiterschicht eine derartige Dicke und Dotierungskonzentration aufweist dass sich die Verarmungszone über die ganze Dicke der Halbleiterschicht erstrecken kann.
    13· Halbleiteranordnung nach einem oder mehreren der vorstehenden Ansprüche, dadurch gekennzeichnet, dass der Abstand zwischen zwei benachbarten zu derselben Elektrodenschicht gehörigen Gleichrichterkontakten höchstens gleich zwei D±ffusionslängen der Minoritätsladungsträger im schichtförmigen Gebiet vom ersten Leitfähigkeitstyp ist.
    1 i». Halbleiteranordnung nach einem oder mehreren der vorstehenden Ansprüche, dadroch gekennzeichnet, dass zwischen der Elektrodenschicht und dem schichtförmigen Gebiet vom ersten Leitfähigkeitstyp ein derartiger Potentialunterschied angelegt wird, dass im erwähnten Gebiet eine Verarmungszone gebildet wird, und dass der gleichrichtende Kontakt in der Sperrichtung polarisiert wird.
    009883/1500
    PHN 4188
    15· Halbleiteranordnung nach Anspruch i4, dadurch gekennzeichnet, dass der erwähnte Potentialuriterschied derart gross ist, dass sich die Verarmungszone über die ganze Dicke des schichtförmigen Gebietes vom ersten Leitfähigkeitstyps erstreck*.
    009883/1500
DE2030917A 1969-07-01 1970-06-23 Halbleiteranordnung Expired DE2030917C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NL6910027.A NL161304C (nl) 1969-07-01 1969-07-01 Halfgeleiderinrichting met een laagvormig gebied en een door een isolerendelaag van het laagvormig gebied gescheiden elektrodelaag, zodat bij het aanleggen van een geschikte potentiaal op de elektrodelaag in het laagvormig gebied een uitputtingszone wordt gevormd.

Publications (3)

Publication Number Publication Date
DE2030917A1 true DE2030917A1 (de) 1971-01-14
DE2030917B2 DE2030917B2 (de) 1980-11-20
DE2030917C3 DE2030917C3 (de) 1981-07-09

Family

ID=19807349

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2030917A Expired DE2030917C3 (de) 1969-07-01 1970-06-23 Halbleiteranordnung

Country Status (8)

Country Link
US (1) US3678347A (de)
JP (1) JPS4944793B1 (de)
CH (1) CH511512A (de)
DE (1) DE2030917C3 (de)
FR (1) FR2050427B1 (de)
GB (1) GB1320778A (de)
NL (1) NL161304C (de)
SE (1) SE367513B (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA948331A (en) * 1971-03-16 1974-05-28 Michael F. Tompsett Charge transfer imaging devices
JPS5214944B1 (de) * 1971-06-04 1977-04-25
JPS573225B2 (de) * 1974-08-19 1982-01-20
US4035829A (en) * 1975-01-13 1977-07-12 Rca Corporation Semiconductor device and method of electrically isolating circuit components thereon
US4611220A (en) * 1983-11-16 1986-09-09 General Motors Corporation Junction-MOS power field effect transistor
US4786952A (en) * 1986-07-24 1988-11-22 General Motors Corporation High voltage depletion mode MOS power field effect transistor
US4769685A (en) * 1986-10-27 1988-09-06 General Motors Corporation Recessed-gate junction-MOS field effect transistor
US7714352B2 (en) * 2006-02-09 2010-05-11 Nissan Motor Co., Ltd. Hetero junction semiconductor device
US10700216B2 (en) 2013-02-07 2020-06-30 John Wood Bidirectional bipolar-mode JFET driver circuitry
US10374070B2 (en) 2013-02-07 2019-08-06 John Wood Bidirectional bipolar-mode JFET driver circuitry
US10049884B2 (en) * 2013-02-07 2018-08-14 John Wood Anodic etching of substrates
US11101372B2 (en) 2013-02-07 2021-08-24 John Wood Double-sided vertical power transistor structure
US10084054B2 (en) 2016-06-03 2018-09-25 Alfred I. Grayzel Field effect transistor which can be biased to achieve a uniform depletion region

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1789084B2 (de) * 1961-08-17 1973-05-30 Rca Corp., New York, N.Y. (V.St.A.) Duennschicht-verknuepfungsglied und verfahren zu seiner herstellung
US3576392A (en) * 1968-06-26 1971-04-27 Rca Corp Semiconductor vidicon target having electronically alterable light response characteristics
US3535600A (en) * 1968-10-10 1970-10-20 Gen Electric Mos varactor diode
US3560815A (en) * 1968-10-10 1971-02-02 Gen Electric Voltage-variable capacitor with extendible pn junction region
US3566219A (en) * 1969-01-16 1971-02-23 Signetics Corp Pinched resistor semiconductor structure

Also Published As

Publication number Publication date
NL161304B (nl) 1979-08-15
SE367513B (de) 1974-05-27
JPS4944793B1 (de) 1974-11-30
US3678347A (en) 1972-07-18
DE2030917C3 (de) 1981-07-09
NL161304C (nl) 1980-01-15
NL6910027A (de) 1971-01-05
CH511512A (de) 1971-08-15
GB1320778A (en) 1973-06-20
FR2050427B1 (de) 1976-03-19
DE2030917B2 (de) 1980-11-20
FR2050427A1 (de) 1971-04-02

Similar Documents

Publication Publication Date Title
DE112018003362B4 (de) Oxid-Halbleitereinheiten und Verfahren zur Herstellung von Oxid-Halbleitereinheiten
DE2711562C3 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE68926384T2 (de) Lateraler Leitfähigkeitsmodulations-MOSFET
DE2412699C2 (de) Ladungsgekoppeltes Halbleiterbauelement
DE1564411C3 (de) Feldeffekt-Transistor
DE1154872B (de) Halbleiterbauelement mit einem mindestens drei pn-UEbergaenge aufweisenden Halbleiterkoerper
DE3806164C2 (de)
DE2342637A1 (de) Zenerdiode mit drei elektrischen anschlussbereichen
DE2030917A1 (de) Halbleiteranordnung
DE1539079A1 (de) Planartransistor
DE2854174C2 (de) Steuerbare PIN-Leistungsdiode
DE2252148C3 (de) Ladungsgekoppelte Halbleiteranordnung und Verfahren zu ihrem Betrieb
DE69112920T2 (de) Elektronentransferanordnung und Verfahren zu dessen Herstellung.
DE2133979C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE1614300B2 (de) Feldeffekttransistor mit isolierter Steuerelektrode
DE3526826A1 (de) Statischer induktionstransistor und denselben enthaltenden integrierte schaltung
DE69124399T2 (de) Halbleitervorrichtung
DE2504088A1 (de) Ladungsgekoppelte anordnung
DE4207569A1 (de) Steuerbarer thyristor mit isoliertem gate und verfahren zu seiner herstellung
DE2634304C2 (de) Integrierte Injektionslogik-Halbleitervorrichtung mit zwei vertikalen Transistoren
DE3687049T2 (de) Bipolare eigenschaften aufweisender transistor mit heterouebergang.
DE2061689C3 (de) Tunnel-Laufzeitdiode mit Schottky-Kontakt
DE2318179C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE3528562A1 (de) Statischer induktionstransistor vom tunnelinjektionstyp und denselben umfassende integrierte schaltung
DE2430687C3 (de) Kaltemissionshalbleitervorrichtung

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee