DE2133979C3 - Verfahren zur Herstellung einer Halbleiteranordnung - Google Patents

Verfahren zur Herstellung einer Halbleiteranordnung

Info

Publication number
DE2133979C3
DE2133979C3 DE2133979A DE2133979A DE2133979C3 DE 2133979 C3 DE2133979 C3 DE 2133979C3 DE 2133979 A DE2133979 A DE 2133979A DE 2133979 A DE2133979 A DE 2133979A DE 2133979 C3 DE2133979 C3 DE 2133979C3
Authority
DE
Germany
Prior art keywords
semiconductor
oxide
layer
semiconductor region
sunk
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2133979A
Other languages
English (en)
Other versions
DE2133979A1 (de
DE2133979B2 (de
Inventor
Johannes Arnoldus Appels
Else Kooi
Maria Magdalena Mathilda Paffen
Peter Johannes Philippus Gerardus Simons
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE2133979A1 publication Critical patent/DE2133979A1/de
Publication of DE2133979B2 publication Critical patent/DE2133979B2/de
Application granted granted Critical
Publication of DE2133979C3 publication Critical patent/DE2133979C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743—Making of internal connections, substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
    • H01L21/76216—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/043—Dual dielectric
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/113—Nitrides of boron or aluminum or gallium
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/114—Nitrides of silicon
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/117—Oxidation, selective

Description

Die Erfindung bezieht sich auf ein Verfahren zur Herstellung einer Halbleiteranordnung mit einem Halbleiterkörper, der an einer Oberfläche örtlich mit einem wenigstens teilweise in den Halbleiterkörper versenkten Oxidmuster versehen ist, das an eine Zone grenzt, die wenigstens an ihrer Grenzfläche mit dem versenkten Oxid völlig von einem sowohl an das Oxid als auch an die Zone grenzenden Halbleitergebiet umgeben ist, dessen Leitfähigkeitseigenschaften von denen der Zone verschieden sind.
Ein derartiges Verfahren ist aus der Zeitschrift IBM-Technical Disclosure Bulletin Vol. 8, 1965, Nr. 4, S. 659-600 bekannt.
Dabei wird, wenn mehrere Oxidschichten vorhanden sind, unter einem versenkten Oxidmuster eine Oxidschicht verstanden, die dicker als eine angrenzende Oxidschicht ist und sich bis zu einer größeren Tiefe als diese Oxidschicht in dem Halbleiterkörper erstreckt.
Halbleiterstrukturen mit einem Oxidmuster und einer Zone der obenbeschriebenen Art sind bekannt und können besonders vorteilhaft in integrierten Schaltungen, z. B. für Isolierungszwecke, Anwendung finden. Dabei können im Vergleich zu üblicheren Strukturen, die kein versenktes Oxidmuster enthalten, wesentliche Vorteile erhalten werden, und zwar insbesondere höhere Durchschlagsspannungen und niedrigere Kapazitäten, während außerdem in vielen Fällen eine erhebliche Raumersparung erzielt werden kann; insbesondere lassen sich auch Strukturen erhalten, die nebeneinander liegende Isolierschichten enthalten, deren Dicke sehr verschieden ist, aber die eine gemeinsame, praktisch ebene Oberfläche besitzen.
Die Herstellung derartiger Strukturen ist jedoch häufig schwierig und umständlich und erfordert meistens die Anwendung zusätzlicher Maskierungs-
schichten und oft auch die Anwendung zusätzlicher epitaktischer Schichten und/oder Diffusionsschritte. Dadurch ergeben sich bei der Anwendung dieser günstigen Strukturen in der Praxis oft große Probleme.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein einfaches und praktisches Verfahren zu schaffen, durch das die erwähnte Struktur unter Verwendung einer Mindestanzahl von Bearbeitungsschritten erhalten werden kana
Der Erfindung liegt u. a. die Erkenntnis zugrunde, daß eine Anordnung mit der gewünschten Struktur unter Verwendung einer einzigen Maskierungsschicht erhalten werden kann, die sowohl gegen Dotierung als auch gegen Oxidation maskiert, wobei zwischen diesen Bearbeitungen nur das verwendete Fenster in der Maskierungsschicht vergrößert werden soIL
Die oben genannte Aufgabe wird erfindungsgemäß dadurch gelöst, daß auf der Oberfläche des Halbleiterkörpers eine sowohl gegen Dotierung als auch gegen Oxidation maskierende Maskierungsschicht mit mindestens einer für Aktivatoren durchlässigen öffnung angebracht wird, daß über diese öffnung der darunterliegende Halbleiterbereich mit den Aktivatoren dotiert wird, daß anschließend unter Entfernung eines Teiles der Maskierungsschicht wenigstens ein nicht mit den Aktivatoren dotierter Oberflächenteil des Halbleiterkörpers, der den dotierten Oberflächenteil praktisch völlig umgibt, frei gelegt wird, wonach der unmaskierte Teil der Oberfläche oxidiert wird, wobei während dieser Oxidation das versenkte Oxidmuster gebildet wird und die Aktivatoren weiter in den Halbleiterkörper hineindiffundieren und die Zone bilden.
Unter Aktivatoren sind in dieser Anmeldung außer Donatoren und Akzeptoren auch Materialien zu verstehen, die andere elektrische Eigenschaften des Halbleitermaterials, ζ. B. die Lebensdauer von Minoritätsladungsträgern, bestimmen.
Unter einer für Aktivatoren durchlässigen öffnung ist nicht nur eine öffnung zu verstehen, innerhalb deren die Halbleiteroberfläche völlig unbedeckt ist, sondern auch eine öffnung, innerhalb deren die Halbleiteroberfläche völlig oder teilweise mit einer Schicht überzogen ist, die für die erwähnten Aktivatoren durchlässig ist im Gegensatz zu der maskierenden Schicht. Es ist nicht notwendig, daß die öffnung einen völlig ununterbrochenen Rand aufweist; sie kann z. B. auch aus einem Spalt bestehen, dessen Enden nicht von der maskierenden Schicht begrenzt werden.
Der nicht dotierte Oberflächenteil umgibt den dotierten Teil praktisch vollständig, obgleich dies unter Umständen an einem sehr kleinen Teil des Umfangs, z. B. an Enden einer spaltförmigen öffnung der obenerwähnten Art, nicht der Fall sein kann.
Durch das Verfahren nach der Erfindung wird unter Verwendung nur einer einzigen Maskierungsschicht auf einfache Weise die gewünschte Struktur erhalten, wobei beispielsweise diese Maskierungsschicht wenigstens teilweise aus einem anderen Material als das anzubringende versenkte Oxidmuster bestehen und wesentlich dünner als dieses Oxidmuster sein kann. Dadurch kann w mit Hilfe allgemein üblicher photographischer Verfahren eine große Genauigkeit bei der Maskierung und Ätzung erreicht werden.
Der wesentliche Vorteil der vorliegenden Erfindung besteht darin, daß sie ein Verfahren schafft, durch das ι- > ein dotiertes Gebiet auf einfache Weise in einen Halbleiterkörper versenkt und mittels einer Isolierschicht gegen die Oberfläche isoliert wird, wobei die Oberfläche nahezu flach bleibt Dabei wird, insbesondere bei Dotierung mit Donatoratomen, in vielen Fällen der Effekt benutzt, daß eine diffundierte Zone während einer Oxidationsbehandlung vor dem Oxid über eine größere Tiefe in den Körper hineingetrieben wird, erforderlichenfalls sogar über eine größere Tiefe als die ursprüngliche Eindringtiefe der diffundierten Aktivatoren
Je nach der besonderen Weise, auf die das erfindungsgemäße Verfahren durchgeführt wird, können viele unterschiedliche Strukturen für sehr verschiedene Anwendungen erhalten werden. So wird nach einer ersten weiteren Ausbildung der Erfindung der unter der öffnung liegende Halbleiterbereich mit Aktivatoren dotiert, die in dieser Zone einen Leitfähigkeitstyp herbeiführen, der dem des den Halbleiterbereich umgebenden und an das versenkte Oxid grenzenden Halbleitergebietes entgegengesetzt ist Dadurch wird eine Struktur erhalten, die sich insbesondere zur Anwendung für Isolierzwecke in integrierten Schaltungen eignet, wobei sich z. B. die erwähnte dotierte Halbleiterzone an ein Substrat vom gleichen Leitfähigkeitstyp anschließt, wie dies bei der üblichen Trenndiffusion der Fall ist.
Nach einer anderen weiteren Ausgestaltung der Erfindung wird der unter der öffnung liegende Halbleiterbereich mit Aktivatoren dotiert, die bewirken, daß dieser Halbleiterbereich den gleichen Leitfähigkeitstyp wie das den Halbleiterbereich umgebende und an das versenkte Oxid grenzende Halbleitergebiet aufweist, aber eine höhere Dotierungskonzentration als dieses Halbleitergebiet hat. Die dabei erhaltene Struktur kann u. a. vorteilhaft zur Unterbrechung von Inversionskanälen verwendet werden, die sich unter dem versenkten Oxid bilden könnten. Dabei wird dann die Dotierung der dotierten Zone derart hoch gewählt, daß sich in dieser Zone praktisch kein oder gar kein Inversionskanal bilden kann.
Während der Oxidation ergibt sich eine Volumenvergrößerung, wobei das Volumen des gebildeten Oxids größer als das des oxidierten Halbleitermaterials ist Das Oxidmuster wird infolgedessen über die Halbleiteroberfläche hinausragen. Dadurch werden Unebenheiten in der Oberfläche erhalten, die namentlich beim Anbringen einer Metallisierung störend sein können. Daher wird bei einer weiteren Ausbildung der Erfindung vor der Oxidationsbehandlung, durch die das versenkte Oxidmuster erhalten wird, wenigstens ein Teil der zu oxidierenden Halbleiteroberfläche einer Materialentfernungsbehandlung unterworfen, wodurch in dieser Oberfläche eine Vertiefung gebildet wird, wonach durch die dann folgende örtliche Oxidation die erhaltene Vertiefung wenigstens teilweise oder praktisch völlig mit Oxid ausgefüllt wird. Im letzteren Falle wird eine praktisch ebene Oberfläche auf dem Halbleiterkörper erhalten. Die Materialentfernungsbehandlung kann beispielsweise nicht nur eine ÄtzDehandlung, sondern auch eine Oxidation und eine anschließende Entfernung des Oxids sein, welche Behandlung nötigenfalls wiederholt werden kann, um eine Vertiefung mit den gewünschten Abmessungen zu erhalten.
Dabei kann die Materialentfernungsbehandlung entweder vor der Anbringung der Maskierungsschicht oder nach der Dotierung und Hem Freüegtfi des zu oxidierenden Oberflächenteiles durchgeführt werden. Im letzteren Falle soll naturgemäß eine Materialentfernungsbehandlung gewählt werden, die die Maskierungs-
beendet werden soll, wenn eine Tiefe erreich! wird, die geringer als die Tiefe dc* hrrpits mit Aktivatoren dotierten Gebietes ist.
Strukturen zur lsHi.rrung von Inseln in integrierten Schaltungen werden gemMQ einer weiteren Ausgestaltune ιΐύ,- Hrfiiiau.ig liuüureh erhalten, daß sowohl iur die Dotierung als auch für die Oxidation ein ringörmiger Teil der Oberfläche des Halbleiterkörpers frei gelegt wird, wonach durch Oxidation ein versenktes Oxidmuster angebracht wird, das einen gegen diese Oxidationsbehandlung maskierten inselförmigcn Teil der Oberfläche völlig umgibt, wobei auf oder in dem an diesen inselförmigen Oberflächenteil grenzenden Halbleitergebiet mindestens ein Halbleiterschaltungselement angebracht wird. Unter einem ringförmigen Teil ist hier in allgemeinem Sinne ein Teil in Form eines in sich geschlossenen Streifens zu verstehen, welche Form aber keineswegs rund zu sein braucht. Das erhaltene ringförmige versenkte Oxidmuster kann dabei einfach sein, aber bildet bei Anwendung in integrierten Schaltungen gemäß einer weiteren Ausgestaltung der Erfindung einen Teil eines Rasters, das mindestens zwei inselförmige, gegen die Oxidationsbehandlung maskierte Oberflächenteile umgibt. Zur Bildung von gegen den übrigen Teil des Halbleiierkörpers isolierten Inseln wird hierbei, gemäß einer Weiterbildung der Erfindung, von einem Halbleiterkörper ausgegangen, der eine an die Oberfläche grenzende Schicht von einem ersten Leitfähigkeitstyp enthält, die wenigstens örtlich auf einem Halbleitersubstrat vom zweiten Leitfähigkeitstyp liegt, und für die Dotierung werden Aktivatoren vom zweiten Leitfähigkeitstyp gewählt und das versenkte Oxidmuster über einen Teil der Dicke dieser Schicht in die Schicht versenkt, so daß eine an das versenkte Oxid grenzende Zone vom zweiten Leitfähigkeitstyp gebildet wird, die sich an das Halbleitersubstrat vom zweiten Leitfähigkeitstyp anschließt und mit dem Halbleitersubstrat ein zusammenhängendes Gebiet bildet, das zusammen mit dem versenkten Oxid ein inselförmiges Gebiet der Schicht völlig begrenzt. Unter Umständen m kann es dabei vorteilhaft sein, daß das Oxidmuster über die ganze Dicke der Schicht versenkt wird, so daß die dotierte Zone vom zweiten Leitfähigkeitstyp in das Substratgebiet eindringt und z. B. die Bildung eines Inversionskanals an der Grenzfläche zwischen dem Oxidmuster und dem Substratgebiet verhindern kann. Das Gebiet vom zweiten Leitfähigkeitstyp kann auch eine vergrabene Schicht vom zweiten Leitfähigkeitstyp sein, die sich zwischen einem Substrat und einer epitaktischen Schicht von dem gleichen, ersten Leitfähigkeitstyp befindet.
Einige Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und werden im folgenden näher beschrieben. Es zeigt
F i g. 1 schematisch eine Draufsicht auf eine durch das Verfahren nach der Erfindung hergestellte Halbleiteranordnung,
F i g. 2 schematisch einen Querschnitt längs der Linie Il-II der Fig. 1 durch die Halbleiteranordnung nach Fig. 1, Wi
Fig.3—6 schematische Querschnitte durch die Halbleiteranordnung nach den F i g. 1 und 2 in aufeinanderfolgenden Herstellungsstufen,
Fig.7 schematisch eine Draufsicht auf eine andere durch das erfindungsgemäße Verfahren hergestellte »■· Halbleiteranordnung,
F i g. 8 schematisch einen Querschnitt längs der Linie VIH-VIII durch die Halbleiteranordnung nach F i g. 7,
Fig.9 —12 schematischc Querschnitte durch die Halbleiteranordnung nach den Fig. 7 und 8 n aufeinanderfolgenden Herstellungsstufen, und
Fig. 13 schematisch einen Querschnitt durch eine dritte Halbleiteranordnung, die durch das Verfahren nach der Erfindung hergestellt ist.
Die Figuren sind schematisch und nicht maßstäblich gezeichnet, wobei der Deutlichkeit halber insbesondere die Abmessungen in der Dickenrichtung übertrieben grüß dargestellt sind. Ensprechende Teile sind in der Regel mit den gleichen Bezugsziffern bezeichnet.
F i g. 1 ist eine Draufsicht und F i g. 2 ein Querschnitt längs der Linie Il-II der F i g. 1 durch eine Auftreffplatte zur Umwandlung elektromagnetischer Strahlung in elektrische Signale, z. B. zur Anwendung in Aufnahmeröhren für Fernsehkameras. Diese Auftreffplatte besteht aus einem Halbleiterkörper 1 aus einer Siliciumplatte aus η-leitendem Silicium mit einem spezifischen Widerstand von 8 Ω ■ cm, die auf einer Seite mit strahlungsempfindlichen Mesa-Diodenstrukturen mit pn-Übergängen 2 versehen ist, die zwischen dem Halbleiterkörper 1 und einer in ihn eindiffundierten p-leitenden Oberflächenschicht 3 liegen. Die Dioden sind voneinander durch ein rasterförmiges Siliciumoxidmuster 4 getrennt, das zum Teil in die Siliciumplatte versenkt ist. Dieses versenkte Oxidmuster 4 wird teilweise von einer n-leitenüen Zone 5 mit einer höheren Dotierung als das die Zone umgebende Gebiet des Halbleiterkörpers 1 begrenzt. Infolgedessen wird die Möglichkeit, daß sich die Erschöpfungsschichten benachbarter Dioden berühren, in erheblichem Maße beschränkt während auch die Bildung eines Inversionskanals und somit eine unerwünschte elektrische Verbindung zwischen benachbarten Dioden verhindert wird Ferner wird infolge des Unterschieds in der Dotierungskonzentration zwischen der Zone 5 und dem Gebiet des Halbleiterkörpers 1 ein Driftfeld erhalten, wodurch verhindert wird, daß örtlich unter der Einwirkung auffallender Strahlung generierte Ladungsträger sich zu einer anderen als der nächslliegenden Diode bewegen. Die n-Ieitende Zone 5 grenzt nicht an die p-leitende Oberflächenschicht 3, sondern ist von dieser Schicht durch das η-leitende Gebiet des Halbleiterkörpers 1 getrennt, so daß eine Herabsetzung der Durchschlagspannung der Dioden möglichst vermieden wird und die Diodenkapazität verhältnismäßig niedrig bleibt
Die Anordnung, die eine besonders günstige Ausführungsform einer Auftreffplatte ist kann auf übliche Weise in einer Aufnahmeröhre montiert werden. Dabei fällt z. B. die Strahlung auf die von der Oberflächenschicht 3 abgekehrte Seite der Platte längs der Pfeile in Fig.2 ein, während die Platte auf der Seite der Oberflächenschicht 3 von einem Elektronenstrahl abgetastet wird, wobei ein Teil der Oberfläche, auf die die Strahlung einfällt, mit einem (in F i g. 2 schematisch dargestellten) Anschlußkontakt 6 versehen ist der sich vorzugsweise längs des ganzen Randes der Platte erstreckt
Die beschriebene Anordnung läßt sich nach der Erfindung auf einfache Weise wie folgt herstellen (siehe F ig. 3-6).
Es wird von einem einkristallinen in der < 111 > Richtung orientierten plattenförmigen Halbleiterkörper aus η-leitendem Silicium mit einem spezifischen Widerstand von 8 Ω · cm, einem Durchmesser von 25 mm und einer Dicke von 250 μπι ausgegangen. Von diesem Halbleiterkörper wird eine Oberfläche 7 flach
poliert. Auf dieser Oberfläche wird anschließe κ! eine Siliciumnitridschicht 8 in·· piner Dicke vo" 0,15 μιτι durch Erhitzung in einer Sirl4 und NH; enthaltenden Auiiospäre bei einer Temperatur von 10000C angebracht. Auf dieser Schicht 8 wird dann eine Siliciumoxidschicht 9 mit einer Dicke von 0,2 μιη durch Erhitzung in einer SiH4, CO? und H2 enthaltenden Atmosphäre angebracht.
Unter Verwendung von in der Halbleitertechnik allgemein üblichen photographischen Verfahren wer- iu den dann in diese Doppelschicht aus Siliciumnitrid und Siliciumoxid Öffnungen in Form von nutförmigen öffnungen 10 mit einer Breite von 5 μιη geätzt. Dadurch wird die Struktur nach F i g. 3 erhalten.
Anschließend wird in diese Öffnungen 10 Phosphor eindiffundiert, wobei die Nitrid-Oxidschicht (8, 9) als Diffusionsmaske dient. Dadurch werden n-leitende Zonen 5 (siehe F i g. 4) mit einer Oberflächenkonzentration von 1020 Donatoratomen/cm3 erhalten. Dann wird die Oxidschicht 9 mit einer gepufferten NH4F-Lösung entfernt, wonach die Nitridschicht 8 mit Hilfe eines photographischen Verfahrens und unter Verwendung von Phosphorsäure als Ätzmittel teilweise entfernt wird, wobei ein Teil 11 der Oberfläche 7, der nicht mit Phosphoratomen dotiert wird und der den von dem Halbleiterbereich 5' eingenommenen dotierten Teil der Oberfläche 7 völlig umgibt, frei gelegt wird, so daß die Struktur nach F i g. 4 erhalten wird.
Anschließend wird der Halbleiterkörper 16 Stunden lang bei 1000° C in bei 95° C gesättigtem Wasserdampf oxidiert. Dabei werden die mit der Siliciumnitridschicht überzogenen Teile nicht oxidiert, während die Nitridschicht 8 selber nur oberflächlich oxidiert wird. Während dieser Oxidationsbehandlung wird in dem nicht mit der Nitridschicht 8 überzogenen Silicium örtlich ein Oxidmuster 4 gebildet, das über etwa 1 μιη in das Silicium eindringt und etwa 1 μιη über das Silicium hinausragt. Der Halbleiterbereich 5' wird gleichfalls weitergeschoben und es entsteht die Zone 5, deren Dicke infolge fortgesetzter Diffusion etwas zunimmt. Nach Entfernung der Nitridschicht 8 in Phosphorsäure bei 180° C ist die Struktur nach F i g. 5 erhalten.
In den erhaltenen Halbleiterkörper wird nun Bor eindiffundiert, wobei in dem nicht mit dem Oxidmuster 4 überzogenen Silicium eine p-leitende Oberflächenschicht 3 mit einer Dicke von 0,5 μιη und mit einer Oberflächenkonzentration von etwa 1019 Akzeptoratomen/cm3 gebildet wird (siehe F i g. 6). Anschließend wird der Halbleiterkörper auf geringe Dicke geätzt, indem die dem Oxidmuster 4 gegenüberliegende Oberfläche abgeätzt wird, bis eine Gesamtdicke von etwa 30 μιη erreicht ist. Danach wird die erhaltene Auftreffplatte erwünschtenfalls auf der Seite der Dioden gegebenenfalls noch mit weiteren Schichten zur Verbesserung der Wirkung der Auftreffplatte versehen. Die Platte wird auf übliche Weise mit einem Kontakt 6 versehen und in einer Aufnahmeröhre montiert
Das beschriebene Herstellungsverfahren kann auf vielerlei Weise abgeändert werden; dabei kann insbesondere die Dotierung statt durch Diffusion durch Ionenimplantation erfolgen, während auch die Dioden durch selektive Diffusion als Planardioden ausgebildet werden können. Ferner kann, indem vor der Oxidationsbehandlung an der Stelle des zu bildenden Oxidmusters örtlich eine Ätzbehandlung durchgeführt wird, ein Oxidmuster erhalten werden, dessen obere Fläche praktisch mit der Siliciumoberfläche zusammenfällt oder sogar unterhalb dieser Oberfläche liegt iinc
raüfsicht auf und F i g. 8 ein Querschnitt längs der Linie VIII-VIII der F i g. 7 durch einen Teil einer integrierten Schaltung, die durch das erfindungsgemäße Verfahren hergestellt ist. Der in den F i g. 8 gezeigte Teil enthält ein p-leitendes Substrat 2Ί aus Silicium mit einem spezifischen Widerstand von 5 Ω ■ cm und einer Dicke von 250 μπι, auf dem eine Schicht aus η-leitendem Silicium 22 mit einem spezifischer. Widerstand von 1 Ω · cm und einer Dicke von 4 μηι epitaktisch angewachsen i*t. Die Schicht 22 ist durch ein rasterförmiges Oxidmuster 23 aus Siliciumoxid in Inseln unterteilt, wobei das Oxidmuster teilweise in die Schicht 22 versenkt ist und an eine p-leitende Zone 24 grenzt, die an ihrer Grenzfläche mit dem versenkten Oxid 23 völlig von der Schicht 22 umgeben ist und sich an das Substrat 21 anschließt. In einer der Inseln ist ein Transistor mit einer p-leitenden Basiszone 25 und einer η-leitenden Emitterzone 26 angebracht, wobei der Kollektor dieses Transistors durch die Schicht 22 gebildet wird. Die Zonen 22, 25 und 26 sind über Fenster 27, 28 bzw. 29 in einer auf der Oberfläche angebrachten Oxidschicht 30 durch Metallschichten 31, 32 bzw. 33 verbunden. In einer anderen Insel ist ein Widerstand angebracht, der aus einer p-leitenden Zone 34 besteht, die über Fenster 35 und 36 in der Oxidschicht 30 an die Metallschicht 32, die zugleich mit der Basiszone 25 des Transistors verbunden ist, und an die Metallschicht 38 angeschlossen ist. Die Metallschichten sind in F i g. 7 schraffiert dargestellt.
Die beschriebene Anordnung wurde nach der Erfindung auf folgende Weise hergestellt (siehe Fig. 9—12). Es wird (siehe Fig. 9) von einem Halbleiterkörper aus Silicium ausgegangen, der aus einem p-leitenden Substrat 21 mit einer n-leitenden epitaktischen Schicht 22 mit den obenerwähnten Abmessungen und Leitfähigkeitseigenschaften besteht. Darauf wird (siehe Fi g. 10) eine 0,15 μπι dicke Schicht 39 aus Siliciumnitrid angebracht, die mit einer 0,2 μιη dicken Siliciumoxidschicht 40 überzogen wird, und zwar auf gleiche Weise wie im vorangehenden Ausführungsbeispiel beschrieben wurde. In diese Doppelschicht werden nutenförmige öffnungen 41 mit einer Breite von 5 μιη geätzt, über die Bor eindiffundiert wird zur Bildung von p-leitenden Halbleiterbereichen 24' mit einer Oberflächenkonzentration von 5 · 1020 Atomen/cm3 und einer Tiefe von etwa 2 μπι (siehe F i g. 10).
Anschließend wird die Oxidschicht 40 mit einer NH4F-Pufferlösung entfernt wonach die Öffnungen 41 in der Nitridschicht 39 erweitert werden, so daß außer dem von dem Halbleiterbereich 24' eingenommenen Oberflächenteil 43 auch ein nicht mit Bor dotierter Oberflächenteil 44, der den Oberflächenteil 43 völlig umgibt, frei gelegt wird (siehe F i g. 11). Durch Oxidation während 16 Stunden bei 1000° C in bei 95° C gesättigtem Wasserdampf wird dann das nicht mit der Nitridschicht 39 überzogene Silicium oxidiert, so daß ein etwa 2 μιη dickes Oxidmuster 23 gebildet wird (siehe F i g. 12), das über eine Dicke von etwa 1 μπι in die Schicht 22 versenkt ist Dabei wird der p-leitende Halbleiterbereich 24' weiter in das Silicium eingetrieben und es entsteht die Zone 24, deren Dicke durch Diffusion etwas zunimmt und die sich an das p-leitende Substrat 21 anschließt
Nach Entfernung der Nitridschicht 39 in Phosphorsäure werden anschließend, nach der Anbringung einer neuen Oxidschicht 30 auf der Oberfläche, durch Anwendung allgemein üblicher Maskierungs- und Diffusionstechniken die Zonen 25, 26 und 34 und die
Metallschichten zum Frhalten der h; Fig. 7 und 8 gezeigten Struktur angebracht.
Fig. 13 zeigt im Querschnitt eine Halbleiteranordnung, die durch eine Abwandlung des obenbeschriebenen Verfahrens erhalten ist. Diese Halbleiteranordnung unterscheidet sich darin von dem vorangehenden Ausführungsbrispiel, daß auf einem Substrat 51 eine epitaktische Schicht 52 vom gleichen Leitfähigkeitstyp wie das Substrat 51 angebracht ist, wobei sich zwischen dem Substrat und der epitaktischcn Schicht eine vergrabene Schicht 53 vom entgegengesetzten Leitfähigkeitstyp befindet. An diese vergrabene Schicht 53 schließen sich Zonen 54 vom gleichen Leitfähigkeitstyp wie die Schicht 53 an, welche Zonen 54 auf der Oberseite an ein teilweise in das Silicium versenktes Oxidmuster 55 grenzen. Die Zonen 54 umschließen mit der Schicht 53 ein inselförmiges Gebiet der Schicht 52, das die Kollektorzone eines Transistors mit einer Basiszone 56 und einer Emitterzone 57 bildet. Dieses inselförmige Gebiet ist nun durch die pn-Übergänge 58 und 59, von denen im Betriebszustand stets mindestens einer gesperrt ist, gegen den übrigen Teil des Halbleiterkörper isoliert. Die in Fig. !3 dargestellte Halbleiteranordnung kann auf völlig gleiche Weise wie bei dem vorangehenden Ausführungsbeispiel durch das erfindungsgemäße Verfahren erhalten werden und weist analoge Vorteile auf.
Neben den erwähnten können auch andere Dotierungstechniken wie Ionenimplantation oder Dotierung ausgehend von einer Quelle aus auf die Halbleiteroberfläche angebrachtes dotiertes Oxid in Kombination mit
ίο Diffusion und/oder Ionenimplantation angewendet werden. Auch kann anstelle des Oxidmusters ein Muster aus Siliciumcarbid verwendet werden. Auch können statt Siliciumnitrid- oder kombinierter Siliciumnitrid-Siliciumoxidschichten unter Umständen andere gegen
is Oxidation maskierende Schichten verwendet werden. Ferner kann es nicht notwendig sein, daß innerhalb der Öffnungen 10 (Fig.3) bzw. 4i (Fig. 10) die Halbleiteroberfläche völlig frei liegt. Je nach der Dotierungsweise und den verwendeten Aktivatoren kann die Halbleiteroberfläche innerhalb dieser öffnungen auch mit einer für diese Aktivatoren durchlässigen Schicht überzogen sein.
Hierzu 3 Blatt Zeichnungen

Claims (8)

Patentansprüche:
1. Verfahren zur Herstellung einer Halbleiteranordnung mit einem Halbleiterkörper, der an einer Oberfläche örtlich mit einem wenigstens teilweise in den Halbleiterkörper versenkten Oxidmuster versehen ist, das an eine Zone grenzt, die wenigstens an ihrer Grenzfläche mit dem versenkten Oxid völlig von einem sowohl an das Oxid als auch an die Zone grenzenden Halbleitergebiet umgeben ist. dessen ι ο Leitfähigkeitseigenschaften von denen der Zone verschieden sind, dadurch gekennzeichnet, daß auf der Oberfläche des Halbleiterkörpers (1; 21, 22) eine sowohl gegen Dotierung als auch gegen Oxidation maskierende Maskierungsschicht (8, 9; 39, 40) mit mindestens einer für Akiivatofen durchlässigen öffnung (10; 41) angebracht wird, daß über diese Öffnung (10; 41) der darunterliegende Halbleiterbereich (5'; 24') mit den Aktivatoren dotiert wird, daß anschließend unter Entfernung eines Teiles der Maskierungsschicht (8,9; 39,40) ein nicht mit den Aktivatoren dotierter Oberflächenteil (11; 44) des Halbleiterkörpers (1; 21, 22), der den dotierten Oberflächenteil praktisch völlig umgibt, freigelegt wird, wonach der unmaskierte Teil der Oberfläche oxidiert wird, wobei während dieser Oxidation das versenkte Oxidmuster (4; 23) gebildet wird, wobei die Aktivatoren weiter in den Halbleiterkörper (1; 21, 22) eindiffundieren und die Zone (5; 24) bilden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der unter der öffnung (41) liegende Halbleiterbereich (24') mit Aktivatoren dotiert wird, die in diesem Halbleiterbereich (24') einen Leitfähigkeitstyp herbeiführen, der dem des den Halbleiterbereich (24') umgebenden und an das versenkte Oxid (23) grenzenden Halbleitergebietes (22) entgegengesetzt ist.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der unter der öffnung (10) liegende Halbleiterbereich (5') mit Aktivatoren dotiert wird, die bewirken, daß dieser Halbleiterbereich (5') den gleichen Leitfähigkeitstyp wie das den Halbleiterbereich (5') umgebende und an das versenkte Oxid (4) grenzende Halbleitergebiet (1) aufweist, aber eine höhere Dotierungskonzentration als dieses Halbleitergebiet (1) hat.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß vor der Oxidationsbehandlung, durch die das versenkte Oxidmuster erhalten wird, wenigstens ein Teil der zu oxidierenden Halbleiteroberfläche einer Materialentfernungsbehandlung unterworfen wird, wodurch in der Oberfläche eine Vertiefung gebildet wird, wonach durch die dann folgende örtliche Oxidation die erhaltene Vertiefung wenigstens teilweise mit Oxid ausgefüllt wird.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die durch die Ätzbehandlung gebildete Vertiefung während der örtlichen Oxidation prak- t>o tisch völlig mit Oxid ausgefüllt wird, um eine praktisch ebene Oberfläche auf dem Halbleiterkörper zu erhalten.
6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß sowohl für die n"i Dotierung als auch für die Oxidation ein ringförmiger Teil der Oberfläche des Halbleiterkörpers freigelegt wird, wonach durch Oxidation ein versenktes Oxidmuster angebracht wird, das einen gegen diese Oxidationsbehandlung maskierten inselförmigen Teil der Oberfläche völlig umgibt, und daß auf oder in dem an diesen inselförmigen Oberflächenteil grenzenden Halbleitergebiet mindestens ein Halbleiterschaltungselement angebracht wird.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß das versenkte Oxidmuster (4; 23) in Form eines Rasters angebracht wird, das mindestens zwei inselförmige, gegen die Oxidationsbehandlung maskierte Oberflächenteile umgibt
8. Verfahren nach Anspruch 6 oder 7, dadurch gekennzeichnet, daß von einem Halbleiterkörper (21, 22) ausgegangen wird, der eine an die Oberfläche grenzende Schicht (22) von einem ersten Leitfähigkeitstyp enthält, die wenigstens örtlich auf einem Halbleitersubstrat (21) vom zweiten Leitfähigkeitstyp liegt, daß für die Dotierung Aktivatoren vom zweiten Leitfähigkeitstyp gewählt werden, und daß das versenkte Oxidmuster (23) über wenigstens einen Teil der Dicke dieser Schicht (22) in die Schicht
(22) versenkt wird, so daß eine an das versenkte Oxid
(23) grenzende Zone (24 in Fig. 12) vom zweiten Leitfähigkeitstyp gebildet wird, die sich an das Halbleitersubstrat (21) vom zweiten Leitfähigkeitstyp anschließt und mit dem Halbleitersubstrat (21) ein zusammenhängendes Gebiet bildet, das zusammen mit dem versenkten Oxid (23) ein inselförmiges Gebiet der Schicht (22) völlig begrenzt.
DE2133979A 1970-07-10 1971-07-08 Verfahren zur Herstellung einer Halbleiteranordnung Expired DE2133979C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NLAANVRAGE7010207,A NL169121C (nl) 1970-07-10 1970-07-10 Werkwijze voor het vervaardigen van een halfgeleiderinrichting met een halfgeleiderlichaam, dat aan een oppervlak is voorzien van een althans ten dele in het halfgeleiderlichaam verzonken, door thermische oxydatie gevormd oxydepatroon.

Publications (3)

Publication Number Publication Date
DE2133979A1 DE2133979A1 (de) 1972-01-13
DE2133979B2 DE2133979B2 (de) 1978-12-21
DE2133979C3 true DE2133979C3 (de) 1979-08-23

Family

ID=19810547

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2133979A Expired DE2133979C3 (de) 1970-07-10 1971-07-08 Verfahren zur Herstellung einer Halbleiteranordnung

Country Status (12)

Country Link
US (1) US3755014A (de)
JP (1) JPS517551B1 (de)
AT (1) AT329116B (de)
BE (1) BE769732A (de)
CA (1) CA938032A (de)
CH (1) CH528821A (de)
DE (1) DE2133979C3 (de)
ES (1) ES393038A1 (de)
FR (1) FR2098322B1 (de)
GB (1) GB1352779A (de)
NL (1) NL169121C (de)
SE (1) SE367512B (de)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1388926A (en) * 1972-03-04 1975-03-26 Ferranti Ltd Manufacture of silicon semiconductor devices
NL7204741A (de) * 1972-04-08 1973-10-10
US3999213A (en) * 1972-04-14 1976-12-21 U.S. Philips Corporation Semiconductor device and method of manufacturing the device
US3810796A (en) * 1972-08-31 1974-05-14 Texas Instruments Inc Method of forming dielectrically isolated silicon diode array vidicon target
JPS5228550B2 (de) * 1972-10-04 1977-07-27
NL161301C (nl) * 1972-12-29 1980-01-15 Philips Nv Halfgeleiderinrichting en werkwijze voor de vervaar- diging daarvan.
JPS5242634B2 (de) * 1973-09-03 1977-10-25
JPS604590B2 (ja) * 1973-10-30 1985-02-05 三菱電機株式会社 半導体装置の製造方法
DE2409910C3 (de) * 1974-03-01 1979-03-15 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zum Herstellen einer Halbleiteranordnung
NL7506594A (nl) * 1975-06-04 1976-12-07 Philips Nv Werkwijze voor het vervaardigen van een halfge- leiderinrichting en halfgeleiderinrichting ver- vaardigd met behulp van de werkwijze.
FR2341201A1 (fr) * 1976-02-16 1977-09-09 Radiotechnique Compelec Procede d'isolement entre regions d'un dispositif semiconducteur et dispositif ainsi obtenu
JPS6028397B2 (ja) * 1978-10-26 1985-07-04 株式会社東芝 半導体装置の製造方法
US4381956A (en) * 1981-04-06 1983-05-03 Motorola, Inc. Self-aligned buried channel fabrication process
JPH01214136A (ja) * 1988-02-23 1989-08-28 Mitsubishi Electric Corp 半導体集積装置
US6693308B2 (en) * 2002-02-22 2004-02-17 Semisouth Laboratories, Llc Power SiC devices having raised guard rings

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA826343A (en) * 1969-10-28 Kooi Else Methods of producing a semiconductor device and a semiconductor device produced by said method
US3386865A (en) * 1965-05-10 1968-06-04 Ibm Process of making planar semiconductor devices isolated by encapsulating oxide filled channels
NL152707B (nl) * 1967-06-08 1977-03-15 Philips Nv Halfgeleiderinrichting bevattende een veldeffecttransistor van het type met geisoleerde poortelektrode en werkwijze ter vervaardiging daarvan.

Also Published As

Publication number Publication date
GB1352779A (en) 1974-05-08
SE367512B (de) 1974-05-27
CA938032A (en) 1973-12-04
JPS472520A (de) 1972-02-07
JPS517551B1 (de) 1976-03-09
NL7010207A (de) 1972-01-12
ATA594071A (de) 1975-07-15
DE2133979A1 (de) 1972-01-13
BE769732A (fr) 1972-01-10
ES393038A1 (es) 1973-08-16
NL169121C (nl) 1982-06-01
NL169121B (nl) 1982-01-04
AT329116B (de) 1976-04-26
CH528821A (de) 1972-09-30
DE2133979B2 (de) 1978-12-21
FR2098322B1 (de) 1974-10-11
US3755014A (en) 1973-08-28
FR2098322A1 (de) 1972-03-10

Similar Documents

Publication Publication Date Title
DE2133978C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE1614283C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2745857C2 (de)
DE10000754B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2212049C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung und Verfahren zur Herstellung eines Transistors
DE1764281C3 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE1944793C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE2133979C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2845062C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2253702B2 (de) Verfahren zur Herstellung eines Halbleiterbauelementes
EP0071665B1 (de) Verfahren zum Herstellen einer monolithisch integrierten Festkörperschaltung mit mindestens einem bipolaren Planartransistor
DE3116268C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2718449C2 (de)
DE2854174C2 (de) Steuerbare PIN-Leistungsdiode
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE2361319C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE3038571C2 (de) Zenerdiode
DE2133976A1 (de) Halbleiteranordnung, insbesondere mono hthische integrierte Schaltung, und Ver fahren zu deren Herstellung
DE2218680C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2162445B2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2318179C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE1957335C3 (de) Strahlungsempfindliches Halbleiterbauelement und seine Verwendung in einer Bildaufnahmeröhre
DE2525529B2 (de) Halbleiteranordnung mit komplementaeren transistorstrukturen und verfahren zu ihrer herstellung
DE2133977C3 (de) Halbleiterbauelement
DE2616925C2 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)