DE2318179C2 - Halbleiteranordnung und Verfahren zu ihrer Herstellung - Google Patents
Halbleiteranordnung und Verfahren zu ihrer HerstellungInfo
- Publication number
- DE2318179C2 DE2318179C2 DE19732318179 DE2318179A DE2318179C2 DE 2318179 C2 DE2318179 C2 DE 2318179C2 DE 19732318179 DE19732318179 DE 19732318179 DE 2318179 A DE2318179 A DE 2318179A DE 2318179 C2 DE2318179 C2 DE 2318179C2
- Authority
- DE
- Germany
- Prior art keywords
- conductivity type
- zone
- layer
- zones
- generated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 title claims description 59
- 238000000034 method Methods 0.000 title claims description 20
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 230000005669 field effect Effects 0.000 claims description 32
- 229910052710 silicon Inorganic materials 0.000 claims description 13
- 239000010703 silicon Substances 0.000 claims description 13
- 230000000295 complement effect Effects 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 230000000873 masking effect Effects 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 8
- 230000003647 oxidation Effects 0.000 claims description 7
- 238000007254 oxidation reaction Methods 0.000 claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 239000012777 electrically insulating material Substances 0.000 claims description 3
- 239000010410 layer Substances 0.000 claims 52
- 239000002019 doping agent Substances 0.000 claims 4
- 210000002969 egg yolk Anatomy 0.000 claims 1
- 239000000126 substance Substances 0.000 claims 1
- 239000002344 surface layer Substances 0.000 claims 1
- 238000012545 processing Methods 0.000 description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 13
- 229910052782 aluminium Inorganic materials 0.000 description 10
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 238000005530 etching Methods 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 7
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 6
- 229910052796 boron Inorganic materials 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 238000012856 packing Methods 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000006677 Appel reaction Methods 0.000 description 1
- 229910052582 BN Inorganic materials 0.000 description 1
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical group F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 239000000370 acceptor Substances 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 239000003963 antioxidant agent Substances 0.000 description 1
- 230000003078 antioxidant effect Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000007853 buffer solution Substances 0.000 description 1
- 239000002775 capsule Substances 0.000 description 1
- 230000005465 channeling Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 239000011863 silicon-based powder Substances 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/735—Lateral transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
- H01L21/76216—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
- H01L21/823456—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different shapes, lengths or dimensions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8248—Combination of bipolar and field-effect technology
- H01L21/8249—Bipolar and MOS technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
- H01L27/0821—Combination of lateral and vertical transistors only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
- H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
Die Erfindung bezieht sich auf eine Halbleiteranordnung entsprechend dem Oberbegriff des Anspruchs 1.
Eine Halbleiteranordnung dieser Art ist bekannt aus
»IEEESpectrum«8(1971)7,103.
Eine derartige Struktur, bei der die Source- und Drain-Zonen des genannten Feldeffekttransistors in
einem Gebiet gelegen sind, das durch einen pn-Übergang von dem übrigen Teil des Halbleiterkörpers
getrennt ist, ist insbesondere von Bedeutung, weil sie die Möglichkeit schafft, vom Schaltungstechnischen und
technologischen Standpunkt aus interessante Kombinationen von Halbleiterschaltungselementen in integrierten
Schaltungen zu erzielen.
So können z. B. in demselben Halbleiterkörper auf sehr einfache Weise neben dem genannten Feldeffekttransistor
ein oder mehrere Feldeffekttransistoren einer zu dem ersteren Transistor komplementären Struktur
angebracht werden. Derartige Kombinationen vor p-Kanal und n-Kanal-Feldeffekttransistoren werden in
vielen wichtigen integrierten Schaltungen, insbesondere in Speicherschaltungen, verwendet
Die beschriebenen Halbleiteranordnungen werden vorzugsweise in sehr schnellen Schaltungen verwendet,
weswegen es wichtig ist, daß die Abmessungen und somit auch die verschiedenen Kapazitäten der erhaltenen
Struktur möglichst klein gehalten werden, wodurch außerdem die Packungsdichte (Anzahl Schaltungselemente
pro Oberflächeneinheit) erhöht werden kann. Dies ist bei bekannten Halbleiteranordnungen oft in
ungenügendem Masse der Fall, was zu einem wesentlichen Teil auf die für die Herstellung erforderlichen
Maskierung*- und Ausrichtschritte und die dabei zu berücksichtigenden Toleranzen zurückzuführen ist
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, eine Halbleiteranordnung der im Oberbegriff
des Anspruchs 1 genannten Art, die mindestens einen Feldeffekttransistor sehr geringer Abmessungen enthält,
so weiterzubilden, daß eine sehr hohe Packungsdichte erzielt werden kann und daß sie sich besonders
gut dazu eignet, in einer monolithischen integrierten Schaltung einen Feldeffekttransistor, vorzugsweise ein
Paar komplementärer Feldeffekttransistoren mit isolierter Gate-Elektrode, mit einem oder mehreren
bipolaren Schaltungselementen, z. B. bipolaren (vertikalen oder lateralen) Transistoren zu kombinieren.
Der Erfindung liegt u. a. die Erkenntnis zugrunde, daß durch Anwendung eines wenigstens teilweise in den
Halbleiterkörper versenkten Isoliermaterialmusters in Verbindung mit einer geeignet gewählten Struktur des
Halbleiterkörpers eine Anordnung mit vorzugsweise einem oder mehreren Paaren komplementärer Feldeffekttransistoren
mit isolierter Gate-Elektrode mit sehr kleinen Kontaktoberflächen und -kapazitäten erhalten
werden kann, die außerdem eine große Freiheit in bezug auf Kombination mit bipolaren Schaltungselementen
gestattet. Weiter liegt der Erfindung die Erkenntnis zugrunde, daß eine derartige Anordnung durch eine
sehr zweckmäßige Kombination von Bearbeitungsschritten auf geeignete Weise, mit einer Mindestzahl an
Ausrichtschritten, von denen verschiedene eine sehr große Toleranz aufweisen, hergestellt werden kann,
wobei erforderlichenfalls gleichzeitig die benötigten bipolaren Schaltungselemente gebildet werden können.
Die genannte Aufabe wird in Anwendung dieser
Erkenntnisse durch die Halbleiteranordnung nach dem Hauptanspruch gelöst.
Weitere Ausgestaltungen der Erfindung ergeben sich aus den Unteransprüchen.
Die Struktur der Anordnung nach der Erfindung ermöglicht u. a. auf sehr einfache Weise die Integration
komplementärer Feldeffekttransistoren mit isolierter Gate-Elektrode in demselben Halbleiterkörper zusam-
■*o men mit z. B. bipolaren (lateralen und/oder vertikalen)
Transistoren, wie nachstehend näher erläutert wird.
Die Erfindung wird anhand von in der Zeichnung dargestellten Ausführungsbeispielen im folgenden näher
erläutert Es zeigt
■»5 Fig. 1 schematisch eine Draufsicht auf einen Teil
einer Halbleiteranordnung,
F i g. 2 schematisch einen Querschnitt durch die Anordnung nach F i g. 1 längs der Linie H-II,
Fig.3—12 schematisch Querschnitte durch die
so Anordnung nach den F i g. 1 und 2 in aufeinanderfolgenden Herstellungsstufen,
Fig. 13, 14, 15, 16, 17 und 18 nache! rander schematisch Querschnitte durch verschiedene andere
Ausführungsformen einer Halbleiteranordnung.
Die Figuren sind schematisch und nicht maßstäblich gezeichnet Entsprechende Teile sind in den Figuren im
allgemeinen mit den gleichen Bezugsziffern bezeichnet In den Querschnitten weisen in der selben Richtung
schraffierte Halbleiterzonen den gleichen Leitfähigkeitstyp auf. In der Draufsicht (Fig. 1) sind Metallschichten
schraffiert dargestellt
F i g. 1 zeigt in Draufsicht und F i g. 2 schematisch im Querschnitt längs der Linie H-H der Fig. 1 einen Teil
einer Halbleiteranordnung. Die Anordnung weist einen einkristallinen Halbleiterkörper aus Silicium auf, der ein
an eine Oberfläche 2 grenzendes erstes Gebiet (3, 12) vom p-Leitfähigkeitstyp und ein ebenfalls an die
Oberfläche 2 grenzendes zweites Gebiet 4 vom
π-Leitfähigkeitstyp enthält, das mit dem ersten Gebiet (3,12) einen pn-übergang 5 bildet.
In dem zweiten Gebiet 4 sind an die Oberfläche 2 grenzende p-Ieitende Source- und Drain-Zonen 6 bzw. 7
erzeugt, zwischen welchen Zonen eine Gate-Elektrodenschicht 8, in diesem Beispiel aus polykristallinem
Silicium, erzeugt ist, die durch eine Schicht 9, in diesem Beispiel aus Siliciumoxyd, von dem Halbleiterkörper
getrer-it ist.
Die Anordnung enthält weiter ein wenigstens io teilweise in das Silicium versenktes Muster 10 aus
elektrisch isolierendem Material, in dierem Beispiel Siliciumoxyd, obgleich auch andere elektrisch isolierende
Materialien in Betracht kommen können. Dieses Muster 10 begrenzt das zweite Gebiet 4 an der is
Oberfläche vollständig, während sich der pn-übergang 5 dem versenkten Muster 10 anschließt. Die Source- und
Drain-Zonen 6 bzw. 7 grenzen an das versenkte Oxyd 10.
Weiter enthält das zweite Oeb'm' 4 einen Teil einer ?n
η-leitenden epitaktischen Schicht 11, die sich auf einem
p-leitenden Substratgebiet 3 befindet, das zu dem ersten Gebiet (3,12) gehört. Das zweite Gebiet 4 ist völlig von
einer örtlich angebrachten, ebenfalls zu dem ersten Gebiet gehörigen p-leitenden Zone 12 umgeben, die sich
von der Oberfläche 2 her durch die ganze Dicke der epitaktischen Schicht 11 hindurch erstreckt und an der
Oberfläche 2 an das versenkte Muster 10 grenzt. In F i g. 1 ist die Grenze der Zone 12 durch die gestrichelte
Linie (12) angegeben. 30
Die bisher beschriebene Konfiguration eignet sich besof ilers gut zur Anwendung in Vereinigung mit
anderen Halbleiterschaltungselementen und gestattet dabei u. a. die Bildung integrierter monolithischer
Schaltungen mit sehr großer Packungsdichte. Dazu ist nach der Erfindung in dem Beispiel nach den F i g. 1 und
2 die p-leitende Zone 12 an der Oberfläche völlig von dem versenkten Muster 10 begrenzt, wobei in dieser zu
dem ersten Gebiet (3,12) gehörigen Zone 12 n-leitende
Source- und Drain-Zonen 14 bzw. 15 erzeugt sind, die an ·*ο
die Oberfläche 2 und an das versenkte Muster 10 grenzen und zu einem zu dem pnp-Feldeffekttransistor
(6, 7, 8) komplementären npn-Feldeffekttransistor mit
einer zwischen den Source- und Drain-Zonen 14 bzw. 15 erzeugten Gate-Elektrodenschicht 16 aus polykristallinem
Silicium gehören, die durch eine Schicht 17 aus Siliciumoxyd von dem Halbleiterkörper getrennt ist.
Auf dem ganzen Körper ist weiter eine Siliciumoxydschicht 13 erzeugt, während die Zonen 6, 7, 14 und 15
und die Gate-Elektrodenschichten 8 und 16 über so Fenster 18—23 in der Oxydschicht 13 durch Aluminiumschichten
24—29 kontaktiert werden.
Weiter ist außer den Gate-Elektrodenschichten 8 und 16 noch eine auf dem Oxydmuster 10 liegende
polykristalline Siliciumschicht 30 vorhanden, die als Verbindungsleitung zwischen anderen nicht dargestellten
Teilen der Schaltung dient Diese Verbindungsleitung 30 kreuzt die Aluminiumschicht 26 und ist
wenigstens an der Stelle des Kreuzpunktes mit der Oxydschicht 13 Oberzogen. Auf diese Weise ist eine sehr
kompakte Zusammenschaltung komplementärer Feldeffekttransistoren erhalten, wobei namentlich die Kontaktoberflächen
zwischen den Source- und Drain-Zonen und den kontaktierenden Metallschichten Mindestabmessungen aufweisen können, weil sich die Metall-
schichten teilweise auf dem angrenzenden Oxydmuster 10 erstrecken können. Diese Struktur kann, wie
nachstehend erläutert wird, unfer Verwendung von Ausrichtschritten mit großen Toleranzen hergestellt
werden und schafft u. a. die Möglichkeit zur Kombination mit verschiedenen, gleichzeitig herzustellenden
bipolaren Schaltungselementen.
Die beschriebene Kombination komplementärer Feldeffekttransistoren kann vorteilhaft unter Verwendung
der nachstehenden Bearbeitungsschritte hergestellt werden (siehe F i g. 3-12).
Auf einem p-leitenden Siliciumsubstrat 3 mit einem spezifischen Widerstand von 1 Ω · cm wird unter
Verwendung in der Halbleitertechnik allgemein üblicher Verfahren epitaktisch eine 5 μπι dicke
η-leitende Siliciumschicht 11 mit einem spezifischen Widerstand von 6 Ω ■ cm angewachsen. Darauf
wird durch thermische Oxydation eine 0,1 μπι dicke Schicht 31 aus Siliciumoxyd erzeugt. Darauf wird
unter Verwendung bekannter Techniken eine 0,1 μπι dicke Schicht 32 aus Siliciumnitrid erzeugt,
die wieder mit einer 0.1 um dicken Schicht 33 aus auf pyrolytischem Wege angebrachten Siliciumoxyd
überzogen wird. Dann ist die Struktur nach F i g. 3 erhalten. Für das Anbringen von Silkiciumnitridschichten
und für die beim Ätzen dieser Schichten verwendeten Techniken sei auf Appels et al »Philips Research Reports«, April 1970,
S. 118—132 verwiesen, in welcher Veröffentlichung
alle für den Fachmann in diesem Zusammenhang wesentliche Information gegeben wird.
Dann wird durch Maskierung und Ätzung aus den Schichten 31 und 32 auf einem Teil der Oberfläche eine gegen Oxydation maskierende Maske gebildet. Zu diesem Zweck wird zunächst durch einen üblichen photolithographischen Vorgang der Oxydschicht 33 die Form der Antioxydationsmaske erteilt, derart, daß diese Maske wenigstens einen Teil der Oberfläche völlig bedeckt. Die verbleibenden Teile der Oxydschicht 33 werden dann als Maske verwendet, mit deren Hilfe durch Ätzung in Phosphorsäure der unterliegenden Nitridschicht 32 die gewünschte Form erteilt wird, wonach durch Ätzung in einer Pufferlösung mit Fluorwasserstoff die verbleibenden Teile der Schicht 33 sowie die nicht unter dem Nitrid liegenden Teile der Schicht
Dann wird durch Maskierung und Ätzung aus den Schichten 31 und 32 auf einem Teil der Oberfläche eine gegen Oxydation maskierende Maske gebildet. Zu diesem Zweck wird zunächst durch einen üblichen photolithographischen Vorgang der Oxydschicht 33 die Form der Antioxydationsmaske erteilt, derart, daß diese Maske wenigstens einen Teil der Oberfläche völlig bedeckt. Die verbleibenden Teile der Oxydschicht 33 werden dann als Maske verwendet, mit deren Hilfe durch Ätzung in Phosphorsäure der unterliegenden Nitridschicht 32 die gewünschte Form erteilt wird, wonach durch Ätzung in einer Pufferlösung mit Fluorwasserstoff die verbleibenden Teile der Schicht 33 sowie die nicht unter dem Nitrid liegenden Teile der Schicht
31 entfernt werden.
Danach werden die nicht von den Schichten 31 und
32 bedeckten Teile des Siliciums über eine Tiefe von etwa 1 μηπ weggeätzt. Dabei wird die Struktur
nach Fig.4 erhalten. Dieser Ätzschritt kann erwünschtenfalls fortgelassen werden, in welchem
Falle das anschließend zu bildende versenkte Oxydmuster teilweise über die Siliciumoberfläche
hinausragen wird.
Durch thermische Oxydation bei 1000° C während
16 Stunden in feuchtem Sauerstoff werden dann die nicht von der Maske (31, 32) bedeckten, geätzten
Oberflächenteile des Siliciums oxydiert, wobei ein in den Körper versenktes Oxydmuster 10 gebildet
wird, dessen Oberfläche nahezu mit der ursprünglichen Oberfläche des Halbleiterkörpers zusammenfällt
Die Schichten 31 und 32 werden nun örtlich von Teilen der epitaktischen Schicht 11 durch einen
Maskierungs- und Ätzschritt mit großer Ausrichttoleranz entfernt, wodurch die Struktur nach F i g. 5
erhalten wird.
Nun wird eine Bordiffusion mit Bornitrid als Quelle durchgeführt, wobei durch bekannte Techniken
unter Verwendung einer Ablagerung bei etwa 920°C und einer Eindiffusion die Struktur nach
F i g. 6 erhalten wird. Während dieser Bordiffusion, bei der das versenkte Oxydmuster 10 als Maske
dient, bildet sich auf dem Silicium eine Oxydschicht 34, unter der sich ein p-leitendes Gebiet 12 befindet.
Dieses Gebiet 12 kann unter Umständen auch durch andere Techniken, z. B. durch Ionenimplantation,
erha'ten werden, wobei ebenfalls das Oxydmuster 10 ab Maske dient. Sofern dabei ein gerichtetes
Ionenbündel verwendet wird, das den Oberflächenteil außerhalb des Gebietes 12 nicht trifft, und die
Ionen genügend Energie aufweisen, um durch die Schichten 31 und 32 hindurchzudringen, brauchen
diese Schichten erst von der nachstehend zu beschreibenden Ausdiffusion entfernt zu werden.
7. Die Oxydschicht 34 wird nun entfernt, wonach bei 1200° C 4 Stunden lang in einer Kapsel in einem
Vakuum das Bor teilweise weiter bis zu dem Substratgebiet 3 in das Silicium eindringt und zu
einem anderen Teil über die Oberfläche ausdiffundiert. Diese Ausdiffusion erfolgt vorzugsweise in
Gegenwart von Siliciumpulver, das entweder nicht dotiert ist, oder zum Erhalten eines Schwellwertes
für die Oberflächenkonzentration an der Oberfläche des Gebietes 12 eine genau bekannte,
verhältnismäßig niedrige Bordotierung aufweist.
Auch bei dieser Ausdiffusion dient das Oxydmuster 10 als Maskierung. Dabei bildet sich eine an die Oberfläche grenzende Schicht 35, in der die Borkonzentration von der Oberfläche her nach innen zunimmt, und zwar von einem Wert von 1016 Atomen/cm3 an der Oberfläche auf einen Höchstwert von 3 · 10" Atomen/cm3 an der Stelle der gestrichelten Linie 36 auf einer Tiefe von etwa 1,5 μπι. Damit ist die Struktur nach F i g. 7 erhalten.
Auch bei dieser Ausdiffusion dient das Oxydmuster 10 als Maskierung. Dabei bildet sich eine an die Oberfläche grenzende Schicht 35, in der die Borkonzentration von der Oberfläche her nach innen zunimmt, und zwar von einem Wert von 1016 Atomen/cm3 an der Oberfläche auf einen Höchstwert von 3 · 10" Atomen/cm3 an der Stelle der gestrichelten Linie 36 auf einer Tiefe von etwa 1,5 μπι. Damit ist die Struktur nach F i g. 7 erhalten.
8. Die Schichten 31 und 32 werden nun ohne Anwendung einer Maske entfernt. Durch thermische
Oxydation wird eine Oxydschicht 37 mit einer Dicke von 0,1 μπι angebracht, wonach auf der
ganzen Oberfläche eine 0,4 μπι dicke Schicht 38 aus polykristallinem Silicium durch thermische Zersetzung
von SiH« erzogt wird. Diese Schicht 38 wird
durch eine Phosphordiffusion stark dotiert und dann mit einer Schicht 39 aus pyrolytischem oder
thermischem Oxyd mit einer Dicke von 0,1 μπι überzogen (siehe F i g. 8).
9. Durch bekannte photolithographische Techniken werden nun aus den Schichten 38 und 39 Teile
gebildet, die die Gate-elektrodenschichten 8 und 16 der anzubringenden Feldeffekttransistoren sowie
die Verbindungsleitung 30 enthalten, (siehe F i g. 9).
10. Anschließend wird die Oxydschicht 37 von dem Oberflächenteil des Gebietes 4, in dem der
p-Kanal-Feldeffekttransistor erzeugt werden muß,
durch Ätzen entfernt Dabei wird die Schicht 37 sowohl unter der Gate-Elektrode 8 als auch auf
dem in F i g. 1 mit 41 bezeichneten Oberflächenteil beibehalten. Die bei diesem Ätzschritt verwendete
Maske ist nicht kritisch.
11. Dann werden durch eine Bordiffusion, bei der die
Gate-Elektrodenschicht 8 und das Oxydmuster 10 als Maske dienen, die p-leitenden Source- und
Drain-Zonen 6 bzw. 7 erzeugt Auch diese Dotierung kann auf andere Weise z.B. durch
Ionenimplantation, erfolgen.
IZ Danach wird auf dem Ganzen (siehe Fig. 10) eine 0,2 μΐη dicke Schicht 40 aus Siliciumoxyd erzeugt
die anschließend, gleichfalls unter Verwendung einer nicht kritischen Maske, von einem Teil der
Oberfläche der Zone 12 weggeätzt wird (siehe Fig. 11).
13. Nun werden die Source- und Drain-Zonen 14 und 15 des n-Kanal-Feldeffekttransistors durch eine
Phosphordiffusion erzeugt. Die Gate-Elektrodenschicht 16 und das Oxydmuster 10 dienen dabei als
Maske. Auch diese Dotierung kann erwünschtenfalls auf andere Weise, z. B. durch Ionenimplantation,
erfolgen, wobei bei Anwendung eines gerichteten Bündels die Oxydschicht 40 weggelassen
werden könnte. Die Zonen 14 und 15 werden völlig innerhalb der Schicht 35 erzeugt (siehe
Fig. 11). Dabei verhindert die verhältnismäßig hohe Borkonzentration an der Stelle der Linie 36
eine Kanalbildung zwischen der epitaktischen Schicht und den Zonen 14 und 15 längs des Oxyds
10.
14. Auf dem Ganzen wird nun (siehe Fig. 12)
gegebenenfalls nach Entfernung der Schicht 40 eine 0,6 μπι dicke Oxydschicht 13 erzeugt, die mit
Kontaktfenstern versehen wird, wobei eine nichtkritische Maske verwendet wird, deren Ränder
wenigstens teilweise über dem Oxydmuster 10 liegen dürfen. Schließlich wird eine Aluminiumschicht
aufgedampft, die auf übliche Weise durch einen photolithographischen Ätzvorgang in die
gewünschte Form gebracht wird, so daß die Struktur nach den Fig. 1 und 2 erhalten ist. Die
Aluminiumschicht 24 ist dabei innerhalb des Kontaktfensters sowohl mit der Zone 6 als auch mit
dem Gebiet 41 in Kontakt (Fig. 1), wodurch das Gebiet 4 mit der Zone 6 kurzgeschlossen wird. Das
Kanalgebiet 12 des Feldeffekttransistors (14,15,16) kann auf der Unterseite über das Substratgebiet 3
kontaktiert werden.
15. Schließlich wird 30 Minuten lang bei 45O0C in
einem Gemisch von Stickstoff und Wasserstoff ausgeglüht.
Der beschriebene Herstellungsvorgang, kann praktisch
ohne zusätzliche Bearbeitungsschritte auch bei der Herstellung von Kombinationen eines oder mehrerer
Feldeffekttransistoren mit einem oder mehreren bipolaren Schaltungselementen, insbesondere Bipolartransistoren,
verwendet werden.
So ist in Fig. 13 eine Struktur dargestellt, in der neben den obenbeschriebenen komplementären Feldcffekttransistoren
(14, 15, 16) und (6, 7, 8) ein bipolarer lateraler Transistor dadurch gebildet wird, daß das
versenkte Muster 10 an der Oberfläche außerdem einen weiteren Teil 50 der epitaktischen Schicht 11 begrenzt,
welcher Teil 50 von einer weiteren örtlich erzeugten p-leitenden Zone 12, die sich von der Oberfläche 2 bis zu
dem Substratgebiet 5 erstreckt, umgeben ist und mit dieser Zone einen sich völlig dem versenkten Muster 10
anschließenden pn-Obergang 51 bildet In dem weiteren Teil 50 der epitaktischen Schicht sind zwei p-leitende
Oberflächenzonen 52 und 53 erzeugt, von denen eine die Emitterzone und die andere die Kollektorzone eines
bipolaren lateralen Transistors bildet von dem das weitere Gebiet 50 die Basiszone ist Zwischen dem
Gebiet 50 und dem Substratgebiet 3 ist eine n-leitende vergrabene Schicht 54 mit höherer Dotierung als die
epitaktische Schicht erzeugt um parasitäre Transistoreffekte zwischen dem Substratgebiet 3 und den Zonen 52
und 53 zu verhindern. Zwischen den Zonen 52 und 53
und dem verse ..kten Muster sind stark η-dotierte Zonen
55 und 56 erzeugt, die als Kontaktdiffusion und
außerdem zur weiteren Herabsetzung der genannten parasitären Transistorwirkung dienen können, aber
unter Umständen weggelassen werden können. Weiter sind zur Verhinderung der Bildung von Oberflächenstromkanälen
durch eine Oxydschicht von der Halbleiteroberfläche getrennte Feldelektroden 57,58 und 59
aus polykristallinem Silicium erzeugt, die mit dem Gebiet 50 über Aluminiumschichten 60 und 61
verbunden sind, die zugleich den Basiskontakt bilden. Die Feldelektrode 58 ist außerhalb der Zeichnungsebene
mit dem Gebiet 50 gleichstrommäßig verbunden.
In den Fig. 13, 14, 16 und 17 wird das Gebiet 3 über
eine Zone 12 auf der Oberseite mit einer Aluminiumschicht 62, vorzugsweise (aber nicht notwendigerweise)
unter Verwendung einer hochdotierten p-leitenden Zone 63, kontaktiert, wobei das Kontaktfenster nur in
einer verhältnismäßig dünnen Oxydschicht erzeugt zu werden braucht, weil an der Stelle dieses Kontaktfensters
während der Bildung des Oxydmusters 10 eine NitridschicH vorhanden war. In den Beispielen der
F i g. 15 und 18 wird angenommen, daß das Gebiet 3 auf
der Unterseite der Scheibe kontaktiert ist.
Die Struktur nach F i g. 13 kann besonders vorteilhaft gleichzeitig mit den komplementären Feldeffekttransistoren
gebildet werden, wobei die Zonen 12 alle während der obenerwähnten Bearbeitungsschritte 6
und 7, die Zonen 52, 53 und 63 während des Bearbeitungsschrittes 11, die Zonen 55 und 56 während
des Bearbeitungsschrittes 13 uno die Feldelektroden 57, 38 und 59 während der Bearbeitungsschritte 8 und 9
gebildet werden.
Eine Abwandlung dieser Struktur wird durch die Struktur nach Fig. 14 gebildet, die sich u.a. darin von
der Struktur nach F i g. 13 unterscheidet, daß die Zonen 52 und 53 beide an das Oxydmuster 10 grenzen, und daß
die Zone 53 in diesem Falle bis zur vergrabenen Schicht 54 reicht und gleichzeitig mit den Zonen 12 bei den
Bearbeitungsschritten 6 und 7 angebracht ist, wodurch der Nutzeffekt der Zone 53 vergrößert wird. Zugleich
mit den Zonen 6, 7, 52 und 63 kann eine p-leitende Kontaktzone 64 gewünschtenfalls erzeugt werden.
Weiter dürfte es einleuchten, daß sich erwünschtenfalls die Zone 52 auch bis zu der Schicht 54 erstrecken kann,
wobei die Feldelektrode 57 weggelassen werden kann.
Eine andere wichtige Struktur zeigt Fig. 15, wobei in
dem weiteren Teil 50 der epitaktischen Schicht eine völlig von dem versenkten Muster 10 begrenzte
p-lei:ende Oberflächenzone 70 erzeugt ist, innerhalb
deren eine an das versenkte Muster 10 grenzende η-leitende Oberflächenzone 71 erzeugt ist. Der weitere
Teil 50 ist ferner neben der Zone 70 über einen völlig von dem versenkten Muster 10 begrenzten Teil 72
dieser Zone mit der Oberfläche verbunden, vorzugsweise (aber nicht notwendigerweise) über eine hochdotierte
η-leitende Kontaktzone 73. So ist ein isolierter vertikaler npn-Transistor erhalten, dessen Basis durch
die Zone 70 gebildet wird, während die Zonen 71. und 50 die Emitterzone bzw. die Kollektorzone bildsn. Alle «>
Zonen sind durch Aluminiumschichten kontaktiert.
Die Zone 70 kann vorteilhaft während des genannten Bearbeitungsschrittes 11 gebildet werden- während die
Zonen 71 und 73 vorteilhaft während des Bearbeitungsschrittes 13 erzeugt werden können. Es sei darauf
hingewiesen, daß der Feldeffekttransistor (14, 15, 16) hier nicht, wie in den vorangehenden Beispielen,
unmittelbar neben Feldeffekttransistor (6,7,8) liegt
Fig. 16 zeigt eine Struktur, die sich zum Erzeugen eines oder mehrerer vertikalen Transistoren mit einem
gemeinsamen Kollektor (oder Emitter) eignet. In dem weiteren Gebiet 50 ist hier eine p-leitende Oberflächenzone
80 angebracht, wodurch ein vertikaler pnp-Transistor erhalten ist, dessen Basiszone durch das Gebiet 50
gebildet wird, während die Zone 8^ und das Substratgebiet 3 die Emitterzone bzw. die Kollektorzone
dieses Transistors bilden. Das versenkte Muslsr 10 unterteilt hier das Gebiet 50 an der Oberfläche in zwei
inselförmige Teile, wobei das Muster 10 in dem ersten Teil die Zone 80 begrenzt, während sich das Gebiet 50
über den zweiten inselförmigen Teil 81 (über einen
hochdotierten Kontaktzone 82) der Oberfläche anschließt.
Bei der Herstellung dieser Struktur kann vorteilhaft die Zone 80 während des Bearbeitungsschrittes 11
gleichzeitig mit den Zonen 6 und 7 gebildet werden, während die Zone 82 vorteilhaft während des
Bearbeitungsschrittes 13 gleichzeitig mit den Zonen 14 und 15 gebildet werden kann.
Fig. 17 zeigt eine Abwandlung der Struktur nach Fig. 16, wobei das versenkte Muster 10 die Zone 80
nicht völlig umschließt und wobei eine mehr kompakte Struktur erhalten wird. Dabei ist es jedoch erwünscht,
auch in diesem Falle, zur Verhinderung der Bildung eines Leckstromkanals, eine durch eine Oxydschicht von
der Halbleiteroberfläche getrennte Feldelektrode 83, z. B. aus polykristallinem Silicium, zu erzeugen, die
mittels einer Aluminiumschicht 84 mit der Basiszone 50 des Transistors verbunden ist. Diese Feldelektrode kann
vorteilhaft während der Bearbeitungsschritte 8 und 9 gebildet werden.
Schließlich wird in Fig. 18 noch ein Beispiel eines
isolierten vertikalen bipolaren Transistors dargestellt, bei den zwischen dem weiteren Teil 50 der epitaktischen
Schicht U und dem Substratgebiet 3 eine n-leitende vergrabene Schicht 90 mit höherer Dotierung als die
Schicht ί ί erzeugt isi. Ferner ist eine an die Oberfläche
grenzende, völlig vom versenkten Muster 10 begrenzte p-leitende Zone 91 erzeugt, die sich der vergrabenen
Schicht 90 anschließt und mit dem angrenzenden η-leitenden Material einen sich dem versenkten Muster
10 anschließenden zweiten pn-übergang 92 bildet. In der Zone 91 ist eine n-leitende Oberfläche.s.-.one 93
erzeugt. Die Zone 91 bildet die Basiszone des Transistors, dessen Emitterzone und Kollektorzone
durch die Zone 93 bzw. die vergrabene Schicht 90 gebildet werden. In diesem Beispiel unterteilt das
versenkte Muster 10 den weiteren Teil 50 der epitaktischen Schicht an der Oberfläche in zwei
inselförmige Teile, von denen der erste Teil die in der Schicht erzeugte Zone 91 begrenzt, während der zweite
Teil an der Oberfläche eine n-leitende Zone 94 begrenzt, die die vergrabene Schicht 90 mit der Oberfläche
(erwünschtenfalls über eine hochdotierte n-Ieitende Kontaktzone 95) verbindet Die Zone 91 ist an der
Oberfläche mit einer hochdotierten Kontaktzone 96 versehen. Zur Verhinderung der Bildung eines parasitären
Oberflächenstromkanals ist eine Feldelektrode 97 aus polykristallinen! Silicium erzeugt, die durch eine
Oxydschicht von der Halbleiteroberfläche gelrennt und über die Aluminiumschicht 98 mit der Basiszone des
Transistors verbunden ist
In diesem Beispiel schließt sich das Gebiet 4 einer η-leitenden vergrabenen Schicht 99 an, die als
Verbindungsleitung mit anderen Teilen der Schaltung dienen kann.
Die Zone 91 kann vorteilhaft während der Bearbeitungsschritte 6 und 7 und die Zone % während des
Bearbeitungsschrittes 11 erzeugt werden, während die Zonen 93 und 95 vorteilhaft während des Bearbeitungsschrittes 13 erzeugt werden können und die Feldelektrode 97 während der Bearbeitungsschritte 8 und 9
erzeugt werden kann.
Es sei bemerkt, daß die Feldelektroden, wie die
Elektroden 57,58,59 der F i g. 13 und 14,83 der F i g. 17
und 97 der Fig. 18, die zur Verhinderung der Bildung
von Streustromkanälen zwischen z. B. dem Emitter und dem Kollektor dienen, an sich eine neue und wesentliche
Verbesserung eines bipolaren (lateralen oder vertikalen) planaren Transistors ergeben. Diese Feldelektroden
können an Stelle von mit der Basis erwünschtenfalls mit einem anderen geeigneten Potential der Schaltung
verbunden werden.
Für dii. verschiedenen Halbleiterzonen können
andere Halbleitermaterialien als Silicium verwendet werden. Für die Gate- und Feldelektroden können
andere leitende Materialien als polykristallines Silicium verwendet werden. Auch können die Metallschicht«!
start aus Aluminium aus einem anderen leitenden Material bestehen. Dies trifft auch für das Isoliermaterial zu, das statt aus Siliciumoxyd auch aus anderen
Isoliermaterialien, z.B. Siliciumnitrid, Aluminiumoxyd
usw. oder aus zusammengesetzten Schichten dieser Materialien, bestehen kann. Weiter können die genannten Leitfähigkeitstypen (gleichzeitig) alle durch die
entgegengesetzten Typen ersetzt werden.
insbesondere die Dotierung der polykristallinen
Gate- oder Feldelektroden kann zugleich mit dem
Anbringen einer oder mehrerer diffundierten (oder implantierten) Zonen, z.B. Source- und Drain-Zonen,
statt bereits in der Stufe nach Fig.8 erfolgen. So
können z. B. gewisse Gate- oder Feldelektroden n- und andere p-dotiert werden.
Das Anbringen der gegen Oxydation maskierenden Maske kann auch auf andere als die beschriebene Weise -1
erfolgen, während diese Maske auch eine andere >
ίο Zusammensetzung aufweisen kann, vorausgesetzt, daß Ef
die maskierenden Eigenschaften günstig sind.
Obwohl die in den Beispielen beschriebenen Feldef- -fekttransistoren nur eine einzige isolierte Gate-Elektro- -'
de enthalten, ist es einleuchtend, daß ohne Weiteres
auch eine Struktur mit Feldeffekttransistoren mit mehr
als einer isolierten Gate-Elektrode, z. B. Tetrodenfeldeffekttransistoren, erzeugt werden kann.
Weiter sei noch bemerkt, daß, obwohl in den Figuren
die Oberflächenzonen bzw. Source- und Drain-Zonen
vom ersten Leitfähigkeitstyp eine größere Dicke als die
Zonen vom zweiten Leitfähigkeitstyp aufweisen, diese Zonen auch eine gleiche Dicke haben können, während
umgekehrt die Oberflächenzonen vom zweiten Leitfähigkeitstyp auch dicker als die vom ersten Leitfähig- ;
keitstyp sein können.
Schließlich sei noch erwähnt, daß, indem den beschriebenen Strukturen zusätzliche Zonen hinzuge- :
fügt werden, auch andere bipolare Schaltungselemente, z. B. Thyristoren, erhalten werden können, während für
die Dotierung andere Donatoren als Phosphor und andere Akzeptoren als Bor verwendet werden können.
Claims (25)
1. Halbleiteranordnung mit einem Halbleiterkörper mit mindestens einem Feldeffekttransistor mit
isolierter Gate-Elektrode, bei der der Halbleiterkörper ein an eine Oberfläche grenzendes erstes Gebiet
(3) von einem ersten Leitfähigkeitstyp und ein an diese Oberfläche grenzendes zweites Gebiet (4) vom
zweiten Leitfähigkeitstyp enthält das mit dem ersten Gebiet (3) einen PN-Übergang (5) bildet bei
der in dem zweiten Gebiet (4) zu dem Feldeffekttransistor gehörige, an die Oberfläche grenzende
Source- und Drain-Zonen (6, 7) vom ersten Leitfähigkeitstyp erzeugt sind, und bei der zwischen
diesen Source- und Drain-Zonen mindestens eine Gate-Elektrodenschicht (8) erzeugt ist die durch
eine Isolierschicht (9) von dem Halbleiterkörper getrennt ist welche Anordnung ein wenigstens
teilweise in den Halbleiterkörper versenktes Muster (10) aus elektrisch isolierendem Material enthält das
das zweite Gebiet (4) an der Oberfläche praktisch völlig begrenzt bei der sich der genannte PN-Übergang
(5) dem versenkten Muster (10) anschließt und die Source- und Drain-Zonen (6,7) an das versenkte
Muster (10) grenzen, und bei der das zweite Gebiet
(4) einen Teil einer epitaktischen Schicht (11) vom zweiten Leitfähigkeitstyp enthält die sich auf einem
zum ersten Gebiet gehörigen Substratgebiet vom ersten Leitfähigkeitstyp befindet dadurch gekennzeichnet,
daß mindestens eine durch Umdotieren örtlich erzeugte ringförmige Zone (12) vom ersten Leitfähigkeitstyp vorhanden ist die sich
von einem außerhalb des versenkten Musters (10) liegenden Teil der OöerfläCi* j her durch die ganze
Dicke der epitaktischen Schicht (11) hindurch erstreckt, das zweite Gebiet (4) jmringt und an der
Oberfläche von dem versenkten Muster (10) begrenzt wird, und daß in der örtlich erzeugten Zone
(12) vom ersten Leitfähigkeitstyp ein weiteres Halbleiterschaltungselement angeordnet ist «o
2. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet daß in der örtlich erzeugten Zone
(12) vom ersten Leitfähigkeitstyp an die Oberfläche (2) und an das versenkte Muster (10) grenzende
Source- und Drain-Zonen (14, 15) vom zweiten Leitfähigkeitstyp, die zu einem dem Feldeffekttransistor
komplementären zweiten Feldeffekttransistor gehören, erzeugt sind, wobei zwischen diesen
Source- und Drain-Zonen mindestens eine Gate-Elektrodenschicht (16) erzeugt ist, die durch eine
Isolierschicht (17) von dem Halbleiterkörper getrennt ist.
3. Halbleiteranordnung nach Anspruch 1 oder 2, bei der das versenkte Muster (10) an der Oberfläche
außerdem einen weiteren Teil (50) der epitaktischen Schicht (11) begrenzt in dem mindestens eine
Oberflächenzone (52,53) vom ersten Leitfähigkeitstyp erzeugt ist, dadurch gekennzeichnet, daß dieser
weitere Teil (50) von einer weiteren örtlich erzeugten Zone (12) vom ersten Leitfähigkeitstyp, &°
die sich von der Oberfläche (2) bis zu dem ersten Gebiet (3) erstreckt, umgeben ist und mit dieser
Zone (12) einen sich völlig dem versenkten Muster (10) anschließenden pn-Übergang (51) bildet
(Fig. 13).
4. Halbleiteranordnung nach Anspruch 3, dadurch gekennzeichnet, daß der weitere Teil (50) der
eDitaktischen Schicht die Basiszone eines bipolaren lateralen Transistors bildet dessen Emitter- und
Kollektorzonen durch in dem weiteren Te3 der epitaktischen Schicht (11) erzeugte Oberflächenzone
(52,53) vom ersten Leitfähigkeitstyp gebildet sind
(F ig. 13).
5. Halbleiteranordnung nach Anspruch 3, bei der in dem weiteren Teil (50) der epitaktischen Schicht
(11) eine völlig von dem versenkten Muster (10) begrenzte Oberflächenzone (70) vom ersten Leitfähigkeiistyp
erzeugt ist innerhidb der eine vorzugsweise ebenfalls an das versenkte Muster (10)
grenzende Oberflächenzone (71) vom zweiten Leitfähigkeitstyp erzeugt ist während der genannte
weitere Teil (50) der epitaktischen Schicht neben der Oberflächenzone (70) vom ersten Leitfähigkeitstyp
über einen völlig von dem veirsenkten Muster (10) begrenzten Teil (72) dieser Zone mit der Oberfläche
verbunden ist wobei die genannte Oberflächenzone (70) vom ersten Leitfähigkeitstyp die Basiszone
eines vertikalen Transistors bildet dessen Emitter- und Kollektorzonen durch die Oberflächenzone (71)
vom zweiten Leitfähigkeitstyp bzw. den weiteren Teil (72) der epitakiisehen Schicht gebildet werden,
dadurch gekennzeichnet daß zwischen dem weiteren Teil (50) der epitaktischen Schicht (11) und dem
ersten Gebiet (3) eine vergrabene Schicht (54) vom zweiten Leitfähigkeitstyp mit höherer Dotierung als
die epitaktische Schicht (11) erzeugt ist (F i g. 15).
6. Halbleiteranordnung nach Anspruch 4, dadurch gekennzeichnet, daß wenigstens eine der Oberflächenzonen
vom ersten Leitfähigkeitstyp durch eine Zone (53) gebMet ist die sich bis zu einer zwischen
dem weiteren Teil (50) der epitaktischen Schicht (11)
und dem ersten Gebiet (3) liegenden vergrabenen Schicht (54) erstreckt (F i g. 14).
7. Halbleiteranordnung nach Anspruch 3, dadurch gekennzeichnet, daß in dem weiteren Teil (50) der
epitaktischen Schicht (11) eine Oberflächenzone (80)
vom ersten Leitfähigkeitstyp erzeugt ist, wobei diese Oberflächenzone (80) und das erste Gebiet (3) die
Emitter- bzw. Kollektorzontn eines bipolaren vertikalen Transistors bilden, dessen Basiszone
durch den weiteren Teil (5Ö) der epitaktischen Schicht gebildet wird (F i g. 16,17).
8. Halbleiteranordnung nach Anspruch 7, dadurch gekennzeichnet, daß das versenkte Muster (10) den
weiteren Teil (50) der epitaktischen Schicht (11) an der Oberfläche in zwei inselförmige Teile unterteilt,
wobei das Muster im ersten Teil die Oberflächenzone (80) vom ersten Leitfähigkeitstyp begrenzt,
während der weitere Teil (50) der epitaktischen Schicht sich über den zweiten inselförmigen Teil (81,
82) der Oberfläche anschließt (F i g. 16).
9. Halbleiteranordnung nach Anspruch 3, dadurch gekennzeichnet, daß zwischen dem weiteren Teil
(50) der epitaktischen Schicht (11) und dem ersten Gebiet (3) eine vergrabene Schicht (90) vom zweiten
Leitfähigkeitstyp mit höherer Dotierung als die epitaktische Schicht (11) erzeugt ist; daß eine an die
Oberfläche grenzende und völlig vom versenkten Muster (10) begrenzte Zone (91) vom ersten
Leitfähigkeitstyp erzeugt ist die sich der vergrabenen Schicht (90) anschließt, völlig von Material vom
zweiten Leitfähigkeitstyp umgeben ist und mit diesem Material einen sich dem versenkten Muster
(10) anschließenden zweiten pn-Übergang (92) bildet, in welcher Zone (91) eine Oberflächenzone
(93) vom zweiten Leitfähigkeitstyp erzeugt ist, wobei
die genannte Zone (91) vom ersten Leitfähigkeitstyp die Basiszone eines bipolaren vertikalen Transistors
bildet, dessen Emitter- und Kollektorzonen durch die Oberflächenzone (93) vom zweiten Leitfähigkeitstyp
bzw. durch die vergrabene Schicht (90) gebildet werden (F i g. 18).
10. Halbleiteranordnung nach Anspruch 9, dadurch gekennzeichnet, daß das versenkte Muster
(10) den weiteren Teil (50) der epitaktischen Schicht an der Oberfläche in zwei inselförmige Teile
unterteilt, von Jenen der erste Teil die in der Schicht erzeugte Zone (91) vom ersten Leitfähigkeitstyp
begrenzt, während der zweite Teil an der Oberfläche eine "Zone vom zweiten Leitfähigkeitstyp begrenzt,
die die vergrabene Schicht (90) mit der Oberfläche verbindet(Fig. 18).
11. Halbleiteranordnung nach einem der Ansprüche 4 bis 10, dadurch gekennzeichnet, daß über der
Basiszone (50) des Bipolartransistors mindestens eine Feldelektrode (57, 58, 59, 83) erzeugt ist, die
durch eine Isolierschicht von der Halbleiteroberfläche getrennt ist, sich bis zu der Emitter- und/oder
der Koilektorzone erstrecki und vorzugsweise
gleichstrommäßig mit der Basiszone (50) verbunden ist, um die Bildung eines Streustromkanals zu
verhindern.
12. Halbleiteranordnung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß
alle Gate- und Feldelektroden aus vorzugsweise hochdotiertem polykristallinem Silicium bestehen.
13. Halbleiteranordnung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß
einerseits alle genannten Zonen (12) vom ersten Leitfähigkeitstyp, die sich bis zu dem ersten Gebiet
(3) oder bis zu einer vergrabenen Schicht (54) erstrecken, ebenso wie alle Oberflächenzonen und
Source- und Drain-Zonen vom ersten Leitfähigkeitstyp, untereinander, und andererseits auch alle
Oberflächenzonen und Source- und Drain-Zonen vom zweiten Leitfähigkeitstyp untereinander prak- «o
tisch die gleiche Dicke aufweisen.
14. Halbleiteranordnung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß
der Halbleiterkörper aus Silicium besteht, und daß das erste Gebiet (3) p-leitend ist
15. Verfahren zur Herstellung einer Halbleiteranordnung nach Anspruch 1, bei den? auf einem ersten
Gebiet (3) aus einem Halbleitermaterial vom ersten Leitfähigkeitstyp epitaktisch eine Halbleiterschicht
(11) vom zweiten Leitfähigkeitstyp angewachsen wird, auf einem Teil der Oberfläche der epitaktischen
Schicht eine gegen Oxydation maskierende Schicht (31, 32) erzeugt wird; durch Oxydation der
nicht von dieser Maskierungsschicht bedeckten Oberflächenteile ein wenigstens teilweise in den
Halbleiterkörper versenktes schichtförmiges Oxydmuster (10) erzeugt wird, das wenigstens einer.
Oberflächenteil (4) der epitaktischen Schicht (11) praktisch völlig umgibt; örtlich in dem genannten
Oberflächenteil (4) ein den ersten Leitfähigkeitstyp bestimmender Dotieningsstoff eingeführt wird zur
Bildung von an das versenkte Muster grenzenden Oberflächenzonen (6, 7) vom ersten Leitfähigkeitstyp, die die Source- und die Drain-Zone eines
Feldeffekttransistors bilden, wobei das versenkte Muster (10) gegen diesen Dotierungsstoff maskiert,
und zwischen der Source- und der Drain-Zone (6, 7) mindestens eine durch eine elektrisch isolierende
Schicht (9) von der Halbleiteroberfläche getrennte Gate-Elektrodenschicht (8) erzeugt wird, dadurch
gekennzeichnet, daß örtlich in wenigstens einem nicht vom versenkten Muster (10) bedeckten Teil der
epitaktischen Schicht, der den genannten Oberflächenteil (4) völlig umgibt, ein den ersten Leitfähigkeitstyp
bestimmender Dotierungsstoff eingeführt wird zur Bildung mindestens einer Zone (12) vom
ersten Leitfähigkeitstyp, die sich von der Oberfläche bis zu dem ersten Gebiet (3) erstreckt, wobei das
versenkte Muster (10) gegen diesen Dotierungsstoff maskiert; und daß in der örtlich erzeugten Zone (12)
vom ersten Leitfähigkeitstyp ein weiteres Halbleiterschaltungselement angeordnet wird.
16. Verfahren nach Anspruch 15, dadurch gekennzeichnet, daß zur Erzeugung des weiteren Halbleiterschaltungselements
örtlich in der sich bis zu dem ersten Gebiet (3) erstreckenden Zone (12) vom ersten Leitfähigkeitstyp ein Dotterungsstoff vom
zweiten Leitfähigkeitstyp eingeführt wird zur Bildung von Oberflächenzonen (14,15) vom zweiten
Leitfähigkeitstyp, die die Source- jnd die Drain-Zone
eines zu dem genannten Feldeffskttransistor
komplementären Feldeffekttransistors bilden, wobei das versenkte Muster (10) als Maskierung verwendet
wird, und daß zwischen diesen Source- und Drain-Zonen (14, 15) mindestens eine durch eine
Isolierschicht (17) von der Halbleiteroberfläche getrennte Gate-Elektrodenschicht (16) erzeugt wird.
17. Verfahren nach Anspruch 16, dadurch gekennzeichnet,
daß, bevor die Source- und Drain-Zonen (14, 15) vom zweiten Leitfähigkeitstyp in der Zone
(12) vom ersten Leitfähigkeitstyp erzeugt werden, der Dotierungsstoff vom ersten Leitfähigkeitstyp in
einem Raum mit einer Atmosphäre herabgesetzten Druckes teilweise aus dieser Zone herausdiffundiert
wird, wodurch in einer an die Oberfläche grenzenden Schicht (35) der örtlich erzeugten Zone (12) die
Dotierungskonzentration von der Oberfläche her nach innen zunimmt
18. Verfahren nach Anspruch 17, dadurch gekennzeichnet,
daß die Source- und Drain-Zonen (14, 15) voin zweiten Leitfähigkeitstyp völlig innerhalb der
genannten Schicht (35) erzeugt werden.
19. Verfahren nach einem der Ansprächt 15 bis 18,
bei dem das versenkte Muster (10) derart erzeugt wird, daß es außerdem einen weiteren Teil (50) der
epitaktischen Schicht umgibt, in dem örtlich mindestens eine Oberflächenzone vom ersten
Leitfähigkeitstyp erzeugt wird, dadurch gekennzeichnet, daß zugleich mit dem Erzeugen der
genannten, sich bis zu dem ersten Gebiet (3) erstreckenden Zonen (12) vom ersten Leitfähigkeitstyp der Dotierungss-off auch in einem diesen
weiteren Teil (50) völlig umgebenden, an das versenkte Muster grenzenden Teil der epitaktischen
Schicht eingeführt wird zur Bildung einer weiteren sich bis zu dem ersten Gebiet (3) erstreckenden, den
weiteren Teil (50) der epitaktischen Schicht (11) völlig umgebenden Zone vom etsten Leitfähigkeitstyp, wobei das versenkte Muster (10) als Maske
verwendet wird.
20. Verfahren nach Anspruch 19, dadurch gekennzeichnet,
daß die erzeugte Oberflächenzone vom ersten Leitfähigkeitstyp wenigstens teilweise von
dem versenkten Muster (10) begrenzt wird.
21. Verfahren nach Anspruch 19 oder 20, dadurch gekennzeichnet, daß wenigstens zwischen dem
weiteren Teil (50) der epitaktischen Schicht und dem ersten Gebiet (3) eine vergrabene Schicht (54) vom
zweiten Leitfähigkeitstyp mit einer höheren Dotierungskonzentration als die epitaktische Schicht (11)
erzeugt wird.
22. Verfahren nach Anspruch 21, dadurch gekennzeichnet, daß während der Bildung der sich von der
Oberfläche bis zu dem ersten Gebiet (3) erstreckenden Zonen (12) vom ersten Leitfähigkeitstyp in dem
weiteren Teil (50) der epitaktischen Schicht wenigstens eine Oberflächenzone (53) vom ersten
Leitfähigkeitstyp erzeugt wird, die sich bis zur vergrabenen Schicht (54) vom zweiten Leitfähigkeitstyp
erstreckt.
23. Verfahren nach einem der Ansprüche 16 bis 22, dadurch gekennzeichnet, daß über dem weiteren
Teil (50) der epitaktischen Schicht mindestens eine Feldelektrode (57,58,59,83) erzeugt wird, die durch
eine Isolierschicht von der Halbleiteroberfläche getrennt ist.
24. Verfahren nach einem der Ansprüche 16 bis 23, dadurch gekennzeichnet, daß mindestens eine Gateoder
Feldelektrode zusammen mit dem versenkten Muster die Maskierung beim Erzeugen mindestens
einer der genannten Oberflächenzonen bildet.
25. Verfahren nach einem der Ansprüche 16 bis 24,
dadurch gekennzeichnet, daß die genannten Oberflächenzonen vom ersten l.eitfähigkeitstyp. und
vorzugsweise auch die Oberflächenzonen vom zweiten Leitfähigkeitstyp, gleichzeitig in demselben
Herstellungsschritt erzeugt werden.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
NL7205000A NL7205000A (de) | 1972-04-14 | 1972-04-14 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2318179A1 DE2318179A1 (de) | 1973-10-18 |
DE2318179C2 true DE2318179C2 (de) | 1983-09-01 |
Family
ID=19815843
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19732318179 Expired DE2318179C2 (de) | 1972-04-14 | 1973-04-11 | Halbleiteranordnung und Verfahren zu ihrer Herstellung |
Country Status (9)
Country | Link |
---|---|
JP (1) | JPS5241104B2 (de) |
AU (1) | AU473855B2 (de) |
CH (1) | CH555089A (de) |
DE (1) | DE2318179C2 (de) |
FR (1) | FR2328283A1 (de) |
GB (1) | GB1420676A (de) |
IT (1) | IT983793B (de) |
NL (1) | NL7205000A (de) |
SE (1) | SE380389B (de) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3955269A (en) * | 1975-06-19 | 1976-05-11 | International Business Machines Corporation | Fabricating high performance integrated bipolar and complementary field effect transistors |
JPS524183A (en) * | 1975-06-28 | 1977-01-13 | Nippon Telegr & Teleph Corp <Ntt> | Manufacturing method of semiconductor devices |
NL7510903A (nl) * | 1975-09-17 | 1977-03-21 | Philips Nv | Werkwijze voor het vervaardigen van een halfgelei- derinrichting, en inrichting vervaardigd volgens de werkwijze. |
JPS5244578A (en) * | 1975-10-06 | 1977-04-07 | Mitsubishi Electric Corp | Complementary type insulated gate field effect semiconductor device |
JPS5248476A (en) * | 1975-10-16 | 1977-04-18 | Oki Electric Ind Co Ltd | Process for production of complementary type field effect transistor i ntegrated circuit |
DE3133468A1 (de) * | 1981-08-25 | 1983-03-17 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zum herstellen von hochintegrierten komplementaeren mos-feldeffekttransistorschaltungen in siliziumgate-technologie |
JPS5956758A (ja) * | 1983-08-31 | 1984-04-02 | Hitachi Ltd | 電界効果半導体装置の製法 |
JPS59130457A (ja) * | 1984-01-04 | 1984-07-27 | Oki Electric Ind Co Ltd | 相補形電界効果半導体集積回路装置 |
JPH0681932U (ja) * | 1993-05-06 | 1994-11-25 | 株式会社丸辰 | 篭 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3440503A (en) * | 1967-05-31 | 1969-04-22 | Westinghouse Electric Corp | Integrated complementary mos-type transistor structure and method of making same |
NL160988C (nl) * | 1971-06-08 | 1979-12-17 | Philips Nv | Halfgeleiderinrichting met een halfgeleiderlichaam, be- vattende ten minste een eerste veldeffecttransistor met geisoleerde stuurelektrode en werkwijze voor de vervaar- diging van de halfgeleiderinrichting. |
-
1972
- 1972-04-14 NL NL7205000A patent/NL7205000A/xx unknown
-
1973
- 1973-04-09 AU AU54269/73A patent/AU473855B2/en not_active Expired
- 1973-04-11 CH CH518473A patent/CH555089A/de not_active IP Right Cessation
- 1973-04-11 DE DE19732318179 patent/DE2318179C2/de not_active Expired
- 1973-04-11 GB GB1730873A patent/GB1420676A/en not_active Expired
- 1973-04-11 FR FR7313066A patent/FR2328283A1/fr active Granted
- 1973-04-11 SE SE7305126A patent/SE380389B/xx unknown
- 1973-04-11 IT IT2289473A patent/IT983793B/it active
- 1973-04-12 JP JP48040911A patent/JPS5241104B2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
FR2328283A1 (fr) | 1977-05-13 |
NL7205000A (de) | 1973-10-16 |
IT983793B (it) | 1974-11-11 |
AU473855B2 (en) | 1976-07-08 |
JPS5241104B2 (de) | 1977-10-17 |
SE380389B (sv) | 1975-11-03 |
FR2328283B1 (de) | 1978-03-24 |
DE2318179A1 (de) | 1973-10-18 |
GB1420676A (en) | 1976-01-07 |
AU5426973A (en) | 1974-10-10 |
CH555089A (de) | 1974-10-15 |
JPS4919779A (de) | 1974-02-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2212049C2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung und Verfahren zur Herstellung eines Transistors | |
DE2253702C3 (de) | Verfahren zur Herstellung eines Halbleiterbauelementes | |
DE3881799T2 (de) | Verfahren zur Herstellung von CMOS-Bauelementen. | |
DE3245064C2 (de) | ||
DE2916364C2 (de) | ||
DE3334337A1 (de) | Verfahren zur herstellung einer integrierten halbleitereinrichtung | |
EP0071665B1 (de) | Verfahren zum Herstellen einer monolithisch integrierten Festkörperschaltung mit mindestens einem bipolaren Planartransistor | |
DE1944793C3 (de) | Verfahren zur Herstellung einer integrierten Halbleiteranordnung | |
DE2655400A1 (de) | Halbleitervorrichtung und verfahren zu ihrer herstellung | |
DE3116268C2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
DE2749607C3 (de) | Halbleiteranordnung und Verfahren zu deren Herstellung | |
DE2133979C3 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
DE2420239A1 (de) | Verfahren zur herstellung doppelt diffundierter lateraler transistoren | |
DE2361319C2 (de) | Halbleiteranordnung und Verfahren zu ihrer Herstellung | |
DE2318179C2 (de) | Halbleiteranordnung und Verfahren zu ihrer Herstellung | |
DE2133976A1 (de) | Halbleiteranordnung, insbesondere mono hthische integrierte Schaltung, und Ver fahren zu deren Herstellung | |
DE2621165A1 (de) | Verfahren zum herstellen eines metallkontaktes | |
DE2218680C2 (de) | Halbleiteranordnung und Verfahren zu ihrer Herstellung | |
DE2155816A1 (de) | Verfahren zur Herstellung einer Halbleiteranordnung mit mindestens einem Feldeffekttransistor mit isolierter Torelektrode, und durch dieses Verfahren hergestellte Halbleiteranordnung | |
DE69131390T2 (de) | Verfahren zur Herstellung einer vergrabenen Drain- oder Kollektorzone für monolythische Halbleiteranordnungen | |
DE2507038C3 (de) | Inverser Planartransistor und Verfahren zu seiner Herstellung | |
DE69031610T2 (de) | Monolitisch integrierte Halbleitervorrichtung, die eine Kontrollschaltung und einen Leistungsteil mit vertikalem Stromfluss umfasst, und Verfahren zu ihrer Herstellung | |
DE3015101C2 (de) | ||
DE2133977C3 (de) | Halbleiterbauelement | |
DE2627922A1 (de) | Halbleiterbauteil |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OE | Request for examination void | ||
8126 | Change of the secondary classification |
Free format text: H01L 21/76 H01L 21/205 H01L 29/76 |
|
8181 | Inventor (new situation) |
Free format text: BRANDT, BERNARDUS MARIA MICHAEL, NIJMEGEN, NL SHAPPIR, JOSEPH, HAIFA, IL |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |