JPS604590B2 - 半導体装置の製造方法 - Google Patents

Description

【発明の詳細な説明】 この発明は、半導体装置の製造方法、特に半導体基板を
、共通の基板とする集積回路に於ける各素子の分離を良
好にした半導体装置の製造方法に関するものである。

半導体集積回路、特に電流スイッチの如き機能を有する
半導体集積回路に於ては、その主たる用途である電子計
算機が複雑化されるに伴ない、高密度集積化、高速化の
必要性がますます強調されている。

さてこの回路の高密度集積化は、プレーナー技術又はそ
の他の周知の技術を使用して半導体材料の単結晶から製
造されうる集積回路技術によって、ある程度は蓮せられ
ている。集積回路を共通の半導体基板上に形成する場合
、能動素子または受動素子等は、必要部分において各々
電気的に絶縁されなければ、動作時に於て初期の性能を
期待することができない。

この絶縁のための技術として絶縁されるべき素子を取り
囲むように形成されたＰＮ接合を逆バイアスすることが
便宜的方法として一般に良く行われている。（上記のよ
うに絶縁状態になることを本文中、分離という。）而る
にこの方法は、ＰＮ接合形成が不純物の拡散によって行
われるため、高温かつ長時間の加熱処理を必要とする。
従って不純物の横方向への拡散が有りどうしても分離の
ための領域（以下、分離領域という。）が広くなる。ま
た、逆バイアス時に於ける分離領域がＰＮ接合であるた
め、空乏層の拡がりをも考慮しなければならない。上記
の原因によって、分離領域にかなりのスペースをとられ
ることによって高密度集積が困難である。またＰＮ接合
部分に生じる大きな客量性の効果のために、回路の高速
性が損なわれること、上記ＰＮ接合の方法による分離領
域と能動素子や受動素子などがある他の領域との結合に
より寄生トランジスタ効果が生じ、これが回路の性能を
制限する。これらの理由から、半導体集積回路に対する
高密度集積化、高速化の要請が厳しくなるにつれて、上
記の方法は素子間の分離技術としてかなり不適当なもの
となってきた。そこで、半導体集積回路における半導体
素子相互間の分離のために、逆バイアスＰＮ接合を利用
しないで、誘電体もし〈はそれに近い電気的特性を有す
るものを用いて、ＰＮ接合による分離の欠点を除去する
ような多くの技術が提案され、開発されてきた。そのよ
うな技術の一つに誘電体として、二酸化シリコンを用い
たアィソプレーナ技術として知られているものがある。
この技術をバィポーラ型集積回路に応用した例を第１図
に示し、以下説明する。

第１図は従来のバィポーラ型集積回路の断面図である。

第１図に於いて、第一導電形半導体基板１たとえばＰ形
シリコン基板上に、熱酸化等の方法によって二酸化シリ
コン膜（図示せず）を形成し、周知のフオトェッチング
技術によって所要部分の二酸化シリコン膜をエッチング
により除去し、そのあと上記基板１表面に、第二導電形
不純物元素この場合例えば、硯素、鱗等を拡散し、ｎ＋
埋込層２を形成する。次に、上記二酸化シリコン膜を全
面エッチング除去し、周知のヱピタキシャル技術により
、第二導電形半導体層３たとえばＮ形シリコン単結晶を
上記基板１上に堆積させる。次に分離領域４を形成する
工程は、例えば窒化シリコン膜（図示せず）を、Ｎ形シ
リコン単結晶３の表面に形成し、更に、分離領域４にな
る部分の窒化シリコン膜を適当な方法で除去する。次に
、酸化性雰囲気中で熱処理する。周知の如く葵化シリコ
ン膜は酸素に対してマスク効果を有しているため、Ｎ形
シリコン単結晶３の酸化は窒化シリコン膜の除去された
領域のみ進行し、適当な時間上記熱処理を継続すること
によりへ分離領域４全体を二酸化シリコンに変えること
ができる。このようにして二酸化シリコンの分離領域４
で分離された島状のＮ形単結晶領域３に、ベース領域５
、更にェミッタ領域６等の能動領域を、また抵抗５ａ等
の受動素子を周知の選択拡散技術によつて形成し、周知
の配線酸術によって、各々の領域３，５，６の取り出し
電極７，８，９に結線を行えば、集積回路が完成する。
この構造を有する半導体集積回路は、分離領域４の分離
の手段として二酸化シリコンを使用するため、上記逆バ
イアスＰＮ接合を分離の手段とするものに較べて、空乏
層の拡がりを考慮する必要はなく、またＰＮ接合が有す
る寄生容量も殆んど持たず、寄生トランジスタ効果も生
じない。従って、集積回路の高密度集積化、高速化の点
で多大の利点を有している。しかし、ここにＰ形シリコ
ン基板があり、その表面に、熱的に酸化された二酸化シ
リコン、または窒化シリコン等が存在すると、上記基板
と二酸化シリコンまたは窒化シリコンとの界面に正の電
荷を誘起することは、一般に知られている。したがって
Ｐ形シリコン基板の二酸化シリコン、または窒化シリコ
ンと接触している部分は、ｎ形に反転、または反転しや
すい状態になっている。だからこのアィソプレーナ技術
は、Ｐ形シリコン基板１が二酸化シリコン４と接触して
いる部分がｎ形に反転して、いわゆるチャンネル層とい
われる導電路が発生しやすく、そのため他の領域から分
離されるべき、コレクタ領域３（このコレクタ領域はＮ
形シリコン単結晶３にベース・ェミッタ領域５，６を形
成し、その残りの部分を言う。）が電気的に絶縁されな
いという問題がある。この問題を解決するための技術を
第２図に示す。

第２図は分離領域に二酸化シリコン４を形成するまえに
、ボロン等のＰ形不純物を拡散しＰ層１０を形成し二酸
化シリコン４に隣接したＰ形シリコン基板１の部分がＰ
＋層となりＮ形に反転することを防いでいた。

しかしこの方法は、基板１の濃度を実質的に上げること
になり、コレクター領域３とＰ型シリコン基板１間の耐
圧、或いは分離耐圧を低下せしめる。チャンネル層の発
生を抑えるに必要なＰ層１０の不純物濃度は、Ｐ形シリ
コン基板１の不純物濃度よりわずかに高い程度のもので
充分であり、最低必要充分な不純物量を持つＰ層１０を
形成した場合の耐圧の低下は殆んど問題にならない位小
さい。しかるに、周知の気相拡散技術等によって、この
ような低濃度（１び５〜１び６／が程度）の不純物を均
一に、再現性良く導入することは、かなり難しい。また
第２図で明らかなように、Ｐ層１０の形成は分離領域４
に隣接したベース層５と他のベース層（図示せず）、ま
たはベース層５と抵抗層５ａ（この層はベース層５と同
時に形成され、ベース層５と同じ導電型の層である。

）を電気的に接続してしまう。そこでｎ十埋入層２の一
部をＰ層１０の一部と重ね、Ｐ層１０を電気的に切断し
てやる必要がある。しかし、一般にｎ＋埋込層２は、コ
レクタ領域３、二酸化シリコン膜４等の深さに較べてか
なり深く、これを熱拡散等によって形成する場合は長時
間の熱処理のため、横方向拡散も相当に大きくなり、従
って、時間、温度の関係で横方向への拡散のバラッキも
大きくなる。またｎ＋埋込層２のＰ層１０への重なりが
大きすぎると第２図で示すように、ｎ＋埋込層２と二酸
化シリコン膜４に隣接するｎ＋埋込層２ａが近ず〈こと
になり、Ｐ形シリコン基板１とコレクタ領域３間の耐圧
がパンチスルーによって支配され、耐圧が低下する。だ
から、二酸化シリコン膜４とび埋込層２に対して厳しい
重ね合せ精度が要求され、必然的にｎ十埋込層２の横方
向拡散のバラッキも厳しく制御されなければならない。
しかし、横方向拡散のバラツキを厳しく制御することは
、困難なことである。この発明は、荷電粒子を注入し、
その効果を利用することによって、従来技術のすべての
問題を解決した半導体装置の製造方法を提供しようとす
るものである。

以下この発明の実施例を第３図ａ，ｂ，ｃ，ｄ，ｅ，ｆ
，ｇ，ｈ，ｉに従って説明する。

第３図ａに於て、Ｐ形シリコン基板１上に、熱酸化等の
方法で二酸化シリコン膜１１を形成する。次に第３図ｂ
に示すように、周知のフオトェッチング技術によって所
要部分の二酸化シリコン膜１１をエッチングにより除去
し、関孔部１２を設ける。その後、Ｐ形シリコン基板１
と反対の導電形の元素、この場合例えば、枇素、鱗等を
、関孔部１２を通して、拡散し、ｎ十埋込層２を形成す
る。次に、二酸化シリコン膜１１を全面エッチング除去
し、第３図ｃのように、周知のェピタキシャル技術によ
りＮ形シリコン単結晶３を、Ｐ形シリコン基板上に推積
させる。更にＮ形シリコン単結晶３の表面にＮ形シリコ
ン単結晶３のマスク層たとえば窒化シリコン膜１３ａを
形成する。図中、ｎ形シリコン単結晶３は、トランジス
タを完成していくと、コレクタ領域３となる。１３ｂは
マスクで、窒化シリコン膜１３の表面に形成されている
。

マスク１３ｂは周知のフオトェツチング技術により、窒
化シリコン膜１３ａの一部を選択的にエッチングするた
めのものであり、例えばフオトレジスト膜、または二酸
化シリコン膜、もしくはそれらの二層の構造物である。
次に第３図ｄに示すように、周知のフオトェッチング技
術により窒化シリコン膜１３ａの一部を除去し開孔部１
４を設ける。次いで第３図ｅに示すように、上記関孔部
１４部分のＮ型シリコン単結晶３を所定の深さだけエッ
チングする。（このエッチングは必ずしも、しなくても
よい。しかし、このあと酸化シリコン４を形成したとき
に、これがベース領域６、ェミッタ領域６の表面より盛
りあがるので、結線をする前にエッチングをしなくては
いけない。）次に第３図ｆに示すように、チャンネル層
の発生を防止するために、Ｐ形の第一導電形不純物元素
、例えばボロン、インジウム、ガリウム等の荷電粒子１
５を加速して、関孔部１４よりＮ形シリコン単結晶３へ
注入する。図中、加速されたイオンは、一般に矢印１５
で表わす。１６は上記荷電粒子１５が注入されたＰ層で
ある。

ここで注意すべきことは、窒化シリコン膜１３ａ作業工
程上、エッチング除去されずに残存する窒化シリコン膜
１３ａとマスク１３ｂの二層構造は、上記荷電粒子１５
注入（一般にイオン注入と言われるので以下イオン注入
と言う。）の際のマスクとして働き、Ｐ層１６は、Ｎ形
シリコン単結晶３の分離領域４にするために、エッチン
グされた部分の底面にのみ形成され、側面には形成され
ないということである。この点、拡散法によるチャンネ
ル層の発生を防止する方法と較べて大きな相違点であり
、イオン注入法の特徴を生かした利点である。

第二の利点は、イオン注入によって、イオン注入された
Ｐ層１６は、低濃度の不純物添加が均一に、再現性良く
できることである。ここに、我々の実験によれば、荷電
粒子の注入量を増すと分離領域の分離耐圧は低下する。
そこで例えば、Ｐ型基板として比抵抗１０〜２００一伽
のものを使用した場合、分離耐圧を下げずに、チャンネ
ル層の発生が防止できる荷電粒子の注入量は、ボロンの
荷電粒子を使った場合１×１び３／洲〜１×１び４／め
であることがわかった。この１び３〜１び４／地の範囲
は重要である。即ち、注入されたボロンが酸化工程で吸
出される量、及びＮ形シリコン単結晶３からはき出され
るＮ形不純物の量を補償するために必要最小量が決定さ
れる。一方、上限は■注入量が多すぎると分離領域４下
にイオン注入起因欠陥が発生して、隣接素子特性、特に
ベースーコレクタ、コレクターヱミッ夕、ェミッターベ
ース耐圧に影響を及ぼす、■実効的な基準板濃度が上る
ためコレクター基板間容量が増大し、素子の周波数特性
の劣化、スイッチング速度の低下を誘因する。

■Ｎ形シリコン多結晶３の分離領域４に接する部分がＰ
形に反転し隣接Ｐ形層５，５ａを短絡する恐れがある、
この場合、ベースーコレクタ間耐圧が低下する、ことか
ら決定されるものである。荷電粒子の注入エネルギーは
、荷電粒子の遮蔽マスクが、その機能を果しうるもので
あればよく、例えば、窒化シリコン膜１３ａの厚みが２
５００〜３０００Ａの場合１０〜５腿ｅｖであればよい
。次にマスク１３ｂを除去し、酸化雰囲気中で熱処理を
加える。

第３図ｇに示すように、この熱処理工程により二酸化シ
リコン４をＰ形シリコン基板１の表面まで、又ｎ十埋込
層の設けられているところにおいては、上記Ｐ形シリコ
ン基板１の表面に対応する深さまで、形成する。このと
き、イオン注入された例えばボロンの荷電粒子は拡散さ
れ、その速度は二酸化シリコン４が形成される速度より
速い。従って、イオン注入されたＰ層１６はＰ形シリコ
ン基板１表面に、ｎ＋埋込層２に分離領域４がある場合
にはＰ形シーｊコン基板１表面の深さと相当する深さの
位置に移動する。窒化シリコン膜１３ａの下のｎ形単結
晶３は窒化シリコン膜１３ａの酸化雰囲気に対するマス
ク効果のため酸化されていない。次に、第３図ｈに示す
ように、窒化シリコン膜１３ａの所定部分をエッチング
除去した後、周知のプレナー技術によって、Ｐ形の導電
形であるベース領域５、及びｎ形の導電形であるェミッ
タ領域６を形成する。

１７は同時に形成される絶縁膜たとえば二酸化シリコン
膜である。

次に第３図ｉのように、二酸化シリコン膜１７にコレク
タ、ベース、ェミッタ領域３，５，６の各領域部分の電
極取り出し用の孔を開け、周知の写真製版技術により、
電極１９，２１，２０を設け、素子相互間の配線を行え
ば、集積回路として、完成する。このようなこの発明に
よれば、イオン注入を利用することにより分離耐圧を低
下させることなく、チャンネル層の発生を防止できる。

【図面の簡単な説明】 第１図は、アイソプレーナ技術による従来のバィポーラ
形集積回路の断面図、第２図は、アィソプレ−ナ技術に
よる改良された従来のバィポーラ型集積回路の断面図第
３図は、この発明の製造方法の‐−実施例を説明するバ
ィポーラ型集積回路の断面図である。 図中、１は第一導電型半導体基板、３は第二導電形半導
体層、１３ａはマスク層、１４は関孔部、１５は第一導
電形の不純物元素の荷電粒子、４は、酸化絶縁物である
。なお同一符号は、同一または相当部分を示す。第１図 第２図 第３図 第３図

Claims (1)

【特許請求の範囲】
1. １ Ｐ形半導体基板の主表面にＮ形半導体層を形成する
   工程、上記Ｎ形半導体層の表面にマスク層を形成し、開
   孔部を設ける工程、上記開孔部から上記Ｎ形半導体層に
   Ｐ形を決定する不純物元素の荷電粒子を１×１０＾１＾
   ３〜１×＾１＾４／ｃｍ＾２の範囲で注入する工程、上
   記荷電粒子の注入部分を含む、上記Ｎ形半導体層の上記
   開孔部の設けられた部分を、酸化雰囲気中で、熱処理し
   、上記Ｐ形半導体基板の表面あるいはその表面に対応す
   る深さまで酸化絶縁物に変え、上記表面あるいは上記表
   面に対応する深さの部分のみに上記Ｐ形半導体基板より
   高不純物濃度を有するＰ形半導体層を形成する工程、上
   記Ｎ形半導体層の所定部分にＰ形領域を形成し、このＰ
   形領域の特定部分にＮ形領域を形成してバイポーラトラ
   ンジスタを形成する工程を含む半導体装置の製造方法。