DE2218680C2 - Halbleiteranordnung und Verfahren zu ihrer Herstellung - Google Patents

Halbleiteranordnung und Verfahren zu ihrer Herstellung

Info

Publication number
DE2218680C2
DE2218680C2 DE2218680A DE2218680A DE2218680C2 DE 2218680 C2 DE2218680 C2 DE 2218680C2 DE 2218680 A DE2218680 A DE 2218680A DE 2218680 A DE2218680 A DE 2218680A DE 2218680 C2 DE2218680 C2 DE 2218680C2
Authority
DE
Germany
Prior art keywords
region
layer
area
insulating layer
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2218680A
Other languages
English (en)
Other versions
DE2218680A1 (de
Inventor
Joseph Nijmegen Shappir
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE2218680A1 publication Critical patent/DE2218680A1/de
Application granted granted Critical
Publication of DE2218680C2 publication Critical patent/DE2218680C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/105—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with vertical doping variation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0711—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with bipolar transistors and diodes, or capacitors, or resistors
    • H01L27/0716—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with bipolar transistors and diodes, or capacitors, or resistors in combination with vertical bipolar transistors and diodes, or capacitors, or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0927—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors comprising a P-well only in the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Bipolar Transistors (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

55
Die Erfindung bezieht sich auf eine Halbleiteranordnung mit einem Halbleiterkörper mit mindestens einem Feldeffekttransistor entsprechend dem Oberbegriff des Anspruchs 1.
Die Erfindung bezieht sich weiter auf ein Verfahren zur Herstellung dieser Anordnung.
Eine Halbleiteranordnung der genannten Art ist bekannt aus IEEE Journal of Solid-State Circuits, Vol. SC 5(1970) 1,24-29.
Solche Halbleiteranonunungen werden in verschiedenen Ausführungsfornen, insbesondere in monolithischen integrierten Schaltungen, verwendet. Eine derartige Struktur, bei der die Source- und Drainzonen eines Feldeffekttransistors in einem Gebiet liegen, das durch einen pn-Obergang von dem übrigen Teil des Halbleiterkörpers getrennt ist, ist namentlich von Bedeutung, weil sie es ermöglicht, in schalttechnischer und technologischer Hinsicht interessante Kombinationen von Halbleiterschaltungselementen in integrierten Schaltungen zu erzielen.
So können z. B. in demselben Halbleiterkörper auf besonders einfache Weise neben dem Feldeffekttransistor ohne oder durch nur einige zusätzlichen Herstellungsschritte ein oder mehr Bipolartransistoren angebracht werden. Noch wichtiger ist die Möglichkeit, daß in demselben Halbleiterkörper neben dem Feldeffekttransistor ein oder mehrere Feldeffekttransistoren einer zu der des ersteren Feldeffekttransistors komplementären Struktur angebracht werden können. Derartige Kombinat'onen von p-Kanal- und n-Kanal-Feldeffekttransistoren werden in vielen wi'' .igen integrierten Schaltungen, insbesondere in Spcirherschaitungen. verwendet.
Die beschriebenen Halbleiteranordnungen werden vorzugsweise in sehr schnell wirkenden Schallungen verwendet, so daß es wichtig ist, daß die Abmessungen und somit auch die unterschiedlichen Kapazitäten der erhaltenen Struktur möglichst klein gehalten werden, wodurch auch die Packungsdichte (Anzahl der Schaltungselemente pro Oberflächenein'ieit) vergrößert werden kann. Dies ist bei bekannten Halbleiteranordnungen oft in ungenügendem Maße der Fall, was zu einem wesentlichen Teil auf die für die Herstellung erforderlichen Maskierungs- und Ausrichtschritte und auf die dabei zu berücksichtigenden Toleranzen zurückzuführen ist.
Der Erfindung liegt die Aufgabe zugrunde, eine Halbleiteranordnung der im Oberbegriff des Anspruchs 1 genannten Art so auszubilden, daß sie einen Feldeffekttransistor mit sehr geringen Abmessungen enthält, so daß sich eine sehr hohe Packungsdichte ergibt und sehr schnell arbeitende integrierte Schaltungen realisiert werden können, und die Anordnung mit Hilfe einer verhältnismäßig geringen Anzahl von Ausricht- und Maksierungsschritten mit einem größtenteils sehr großen Toleranzbereich hergestellt werden kann.
Die Erfindung gründet sich u. a. auf die Erkenntnis, daß insbesondere die für die Kontaktierung der Source- und Drainzonen benötigte Oberfläche der vorhandenen Feldeffekttransistoren dadurch erheblich herabgesetzt werden kann, daß eine wenigstens teilweise in den Halbleiterkörper eingelassene Schicht aus Isoliermaterial, "crzugsweise aus durch örtliche Oxidation angebrachtem Oxid, verwendet wird, das ein in dem ersten Gebiet vom erste-» Leitungstyp angebrachtes inselförmiges Gebiet vom zweiten Leitungstyp umgibt, welch? Schicht zugleich mindestens die Source- und Drainzonen eines in dier.er Insel angebrachten Feldeffekttransi stors mit isolierte. Gateelektrode begrenzt.
Es sei bemerkt, daß die Verwendung eines teilweise in den Halbleiterkörper eingelassenen Oxidmt'sters in integrierten Schaltungen mit Feldeffektlransistoren an. sich aus »Philips Research Reports« 25 (1970), 118- 132, bekannt ist.
Die genannte Aufgabe wird erfindungsgemäß durch die im kennzeichnenden Teil des Anspruches 1 angegebenen Merkmale gelöst.
Weitere Ausgestaltungen der Erfindung ergeben sich aus den Unteransprüchen,
In der Anordnung nach der Erfindung ist das zweite Gebiet vom zweiten Leitungstyp schon durch einen pn-Übergang von dem ersten Gebiet getrennt, so daß eine weitere Isolierung mittels einer eingelassenen Isolierschicht in diesem Falle überflüssig scheint. Es stellt sich aber heraus, daß die Anwendung einer eingelassenen Isolierschicht in diesem Falle überraschenderweise doch zweckdienlich ist und es ermöglicht, eine Struktur mit wesentlichen Vorteilen auf beonders einfache Weise zu erhalten, wobei namentlich die gegenseitigen Lagen praktisch sämtlicher Zonen durch die eingelassene Isolierschicht festgelegt werden, wie nachstehend näher auseinandergesetzt werden wird.
Die Halbleiteranordnung nach der Erfindung weist u. a. den großen Vorteil auf, daß sie sich auf sehr einfache Weise herstellen läßt und die Möglichkeit bietet. Source- und Drainzonen sehr geringer Abmessungen zu verwenden, während ferner der Abstand zwischen dem genannten Feldeffekttransistor und dem nächstliegenden Schaltungselement in einer integrierten monolithischen Schaltung auf ein Mindestmaß beschränkt werden kann. Dadurch können eine große Packungsdichte und eine Herabsetzung der Gesamtoberfläche der Schaltung von 30 bis 50% erreicht werden. Außerdem kann die Kapazität zwischen der Metallisierung und dem darunterliegenden Halbleitermaterial dadurch stark herabgesetzt werden, daß sich die Metallbahnen wenigstens teilweise über die eingelassene Isolierschicht erstrecken. All diese Vorteile sind für sehr schnell arbeitende Schaltungen von besonderer Bedeutung.
Das Verfahren nach der Erfindung sveist im Vergleich zu bekannten Verfahren zur Herstellung einer Halbleiteranordnung mit einem in einer isolierten Insel angebrachten Feldeffekttransistor mit isolierter Gateelektrode wesentliche Vorteile auf.
An erster Stelle können die zur Bildung des zweiten Gebietes notwendige Einführung des Dotierungsstoffes (und gegebenenfalls die teilweise Ausdiffusion dieses Stoffes über die Oberfläche), sowie das Anbringen der zur Bildung der Source- und Drainzonen dienenden Aktivatoren alle dadurch erfolgen, daß die maskierende Wirkung der eingelassenen dicken Isolierschicht und vorzugsweise auch der Gateelektrode(n) benutzt wird, welche Teile der Struktur alle meistens bereits auf Grund anderer Funktionen (Isolierung, Steuerung) vorhanden sein müssen. Dadurch fallen einige der bei den bekannten Techniken notwendigen Ausrichtschritte mit den dabei einzuhaltenden Toleranzen weg. wodurch nicht nur die Definition der Abmessungen der unterschiedlichen Zonen auf sehr einfache Weise erhalten wird, sondern auch sehr geringe Abmessungen für die Source- und Drainzonen erhalten werden können. Die Kontaktierung derartiger kleiner Zonen braucht dabei keine Probleme zu ergeben, da die zur Kontaktierung der Source- und der Drain Zone dienenden Metallschichten sich nur zu einem kleinen Teil ihrer Oberfläche auf den betreffenden Zonen befinden, während die übrigen Teile der Metallschichten aus der verhältnismäßig dicken versenkten Oxidschicht liegen. Dadurch können die Kapazitäten der pn-Übergänge zwischen den Source- und Drainzonen und dem zweiten Gebiet sehr klein gehalten werden, während außerdem die Kontaktmaske in bezug auf das Gateelektrodenmuster statt, wie bei bekannten Verfahren, in bezug auf die Source- und Draihzonen ausgerichtet werden kann. Dies ergibt u.a. einen wesentlich kleineren Abstand zwischen dem Kontakt und der Gateelektrode.
Die Gesamtlänge des Feldeffekttransistors kann dadurch um mehr als 30% herabgesetzt werden, was auch kleinere Diffusionskapazitäten mit sich bringt.
Es ist einleuchtend, daß die erwähnten Feldeffekttransistoren mehr als eine Gateelektrodenschicht aufweisen können und daß z. B. bei einem Tetrodenfeldeffekltransistor gleichzeitig mit den Source- und Drainzonen eine zwischen den beiden Gateelektroden liegende Oberflächenzone vom ersten Leitungstyp (die die Verbindung zwischen den beiden Stromkanalteilen herstellende
(5 »Insel«) gebildet werden kann, wobei nur die eingelassene dicke Isolierschicht und die Gateelektrodeschichten als Maskierung dienen.
In den meisten Fällen ist es zu bevorzugen, daß der erhaltene Feldeffekttransistor eine verhältnismäßig
2ö niedrige Schwellwertspannung, z. B. mit einem Absolutwert von sveniger als 2 V, aufweist. Um die dazu erforderliche geringe Oberflächendotierung des Kanalgebietes zwischen den Source- und Drainzonen zu erhalten, ist es häufig notwendig, den zur Bildung des zweiten Gebietes, z. B. durch Diffusion oder Ionenimplantation, eingeführten Dotierungsstoff teilweise über die Oberfläche aus dem Halbleiterkörper herauszudiffundieren. Dies kann auf besonders einfache Weise dadurch erfolgen, daß nach dem Anbringen des den zweiten Leitfähigkeitstyp bestimmenden Dotierungsstoffes und vorzugsweise vor dem Anbringen der Gateelektrodenschicht dieser Dotierungsstoff in einem Raum mit einer Atmosphäre herabgesetzten Druckes über den ganzen von dem zweiten Gebiet eingenommenen und von dem eingelassenen Oxydmuster begrenzten Oberflächtenteil teilweise aus dem Halbleiterkörper herausdiffundiert wird, wodurch in einer an die Oberfläche grenzenden Zone des zweiten Gebietes die Dotierungskonzentration von der Oberfläche her nach innen auf einen Höchstwert zunimmt. Bei dieser Ausdiffusion wird das bereits vorhandene eingelassene Oxydmuster als Diffusionsfenster benutzt. Dabei können die Source- und Drainzonen sich in einer Richtung quer zu der Oberfläche zu beiden Seiten des Pegels mit dem erwähnten Höchstwert der Dotierungskonzentration erstrecken. Vorzugsweise werden aber die Source- und Drainzonen völlig innerhalb der erwähnten Zone des zweiten Gebietes mit einer von der Oberfläche her zunehmenden Dotierungskonzentration angebracht,
u. a. um die Durchschlagspannung zwischen den Source- und Drainzonen und dem zweiten Gebiet verhältnismäßig hoch zu halten, was für die ineisten Anwendungen erwünscht ist
Die Schwellwertspannung eines Feldeffekttransistors mit isolierter Gateelektrode wird nicht nur durch die Dotierung des Kanalgebietes und die Dicke und das Material der Isolierschicht auf der die Gateelektrode angebracht ist. sondern auch in erheblichem Maße durch die Austrittsarbeit des Materials der Gateelektrodenschicht bestimmt Infolge der Tatsache, daß diese Gateelektrodenschicht als Maskierung beim Anbringen der Source- und Drainzonen verwendet wird, kann bei dem erfindungsgemäßen Verfahren auf besonders geeignete Weise gleichzeitig mit der Anbringung der Source- und Drainzonen die Schwellwertspannung nach Wunsch beeinflußt werden, indem als Material für die Gateelektrodenschicht polykristairines Silicium verwendet und dotiert wird. Diese Dotierung des polykristalli-
hen Materials kann dann oft vorteilhaft während der Anwendung der Gateelektrodenschicht aus polykristallinem Material als Maskierung stattfinden, wodurch die Schwellwertspannung geändert wird. Vorzugsweise wird das polykristalline Silicium mit Phosphor dotiert.
Dabei wird vorzugsweise mindestens eine Gateelektrodenschicht gleichzeitig mit den Source- und Drainzonen eines Feldeffekttransistors dotiert. In vielen Fällen ist vs dabei vorteilhaft, eine Gateeleklrodenschichl eines Feldeffekttransistors gleichzeitig mit den Sourceünd Drainzonen desselben Feldeffekttransistors zu dotieren.
Einige Ausführungsformen der Erfindung sind in der Zeichnung dargestellt und werden im folgenden näher beschrieben. Es zeigt
Fig. 1 schemalisch eine Draufsicht auf einen Teil einer Anordnung nach der Erfindung.
Fig. 2 schematisch einen Querschnitt durch die Anordnung nach F i g. 1 längs der Linie H-If,
F-1 g. S schematich einen Querschnitt durch ein Detail der F ig. 1 längs der Linie 111-111.
Fig.4 bis 14 schematisch Querschnitte durch die Anordnung nach den F i g. 1 und 2 in aufeinanderfolgenden Herstellungsstufen längs der Linie il-II der Fig. 1,
Fig. 15 schematisch einen Querschnitt durch eine andere Ausführungsform der Anordnung nach der Erfindung,
Fig. 16 schematisch einen Querschnitt durch eine Anordnung nach der Erfindung, bei der eine Feldeffekttransistorstruktur mit einem lateralen Bipolartransistor kombiniert ist, und
Fig. 17 und 18 schematisch Querschnitte durch Anordnungen nach der Erfindung, bei der eine Feldeffekttransistorstruktur mit einem vertikalen Bipolartransistor kombiniert ist.
Die Figuren sind schematisch und nicht maßstäblich gezeichnet. Entsprechende Teile sind in den Figuren mit den gleichen Bezugsziffern bezeichnet. Metallschichten sind in Fig. I schraffiert dargestellt. In den Querschnitten weisen in derselben Richtung schraffierte Halbleiterzonen den gleichen Leitungstyp auf.
Fig. 1 zeigt eine Draufsicht auf. Fig.2 schematisch einen Querschnitt längs der Linie 11-11 und Fig. 3 längs der Linie III-III durch eine Halbleiteranordnung nach der Erfindung. Die Anordnung enthält einen Siliciumhalbleiterkörper 1. in dem ein Feldeffekttransistor A mit isolierter Gateelektrode angebracht ist Der Körper enthält ein erstes Gebiet 2 aus η-leitendem Silicium, das an eine Oberfläche 3 des Körpers grenzt, und ein zweites Gebiet 4 aus p-leitendem Silicium, das mit dem ersten Gebiet 2 einen pn-Obergang 5 bildet. In dem zweiten Gebiet 4 sind an die Oberfläche 3 grenzende h-leitende Source- und Drainzonen 6 und 7 angebracht, zwischen denen eine Gateelektrodenschicht 8 aus polykristallinem Silicium angebracht ist, die durch eine Isolierschicht 9 aus Siliciumoxyd von dem darunterliegenden zweiten Gebiet 4 getrennt ist.
Die Anordnung enthält eine wenigstens teilweise in den Halbleiterkörper eingelassene (versenkte) dicke Isolierschicht 10 aus elektrisch isolierendem Material, im vorliegenden Falle aus Siliciumoxyd Diese dicke Oxidschicht 10 umgibt das zweite Gebiet 4 praktisch völlig. Der pn-Übergang 5 zwischen dem ersten Gebiet 2 und dem zweiten Gebiet 4 schließt sich der dicken Oxidschicht 10 an. während die Source- und Drainzonen 6 und 7 an die dicke Oxidschicht 10 grenzen.
Auf der Oberfläche 3 und auf der Gateelektrode 8 ist weiter noch eine Isolierschicht 11 aus Siliciumoxyd angebracht, in die Kojilaklfehster geätzt sind, über die die Source- und Drainzonen 6 und 7 mittels Aluminiumschichten 12 und 13 kontaktiert sind, die sich zum Teil über die dicke Oxidschicht 10 erstrecken. Die Sourcezone 6 ist an der Stelle des Teiles 4ß des Gebietes 4 mit diesem Gebiet durch die Schicht 12 kurzgeschlossen (siehe Fig.3).
Dank der verwendeten Struktur können die Source- und Drainzonen 6 und 7 Mindestabmessungen aufweisen (Breite in diesem Beispiel 10 μπι), während auch die Kapazität zwischen den Aluminiumschichten 12,13 und dem darunterliegenden Halbleitermaterial sehr gering ist, infolge der Tatsache, daß sich diese Aluminiumschichten zu einem wesentlichen Teil oberhalb der
t5 dicken Oxidschicht 10 erstrecken. Dies hängt u. a. mit dem besonders einfachen Verfahren zusammen, nach dem die erfindungsgemäße Anordnung hergestellt werden kann und das nachstehend näher erläutert wird. Ferner kann durch Anwendung der versenkten dicken oxidschicht der Abstand des beschriebenen Feldeffekttransistors A von einem benachbarten Halbleiterschaltungselement sehr gering gemacht werden, wodurch eine große Packungsdichte und somit eine Herabsetzung der Gesamtoberfläche um 30 bis 50% in bezug auf die Gesamtoberfläche bekannter Strukturen erhalten werden kann.
Dies wird in dem hier beschriebenen Beispiel näher illustriert, indem (siehe F i g. 1 und 2) die versenkte dicke Oxidschicht 10 außerdem einen an die Oberfläche 3 grenzenden weiteren Teil 14 (der in F i g. 2 zwischen der gestrichelten Linie 15 und der Oberfläche 3 liegt) des ersten Gebietes umgibt. In diesem weiteren Teil 14 sind an die Oberfläche 3 grenzende p-leitende Source- und Drainzonen 16 und 17 eines zu einem n-Kanal-Feldeffekttransistor A komplementären p-Kanal-Feldeffekttransistors B angebracht. Die Source- und Drainzonen 16 und 17 grenzen gleichfalls an die dicke Oxidschicht 10. ebenso wie die Zonen 6 und 7. während zwischen den Zonen 16 und 17 eine Gateelektrodenschicht 18 aus polykristallinem Silicium liegt, die durch eine Oxydschicht 19 von dem weiteren Teil 14 des Siliciumgebiete? 2 getrennt ist.
Die komplementären Feldeffekttransistoren A und B sind voneinander durch einen Teil der dicken Oxidschicht 10 getrennt, der sowohl zu dem das zweite Gebiet 4 umgebenden Teil als auch zu dem den erwähnten weiteren Teil 14 des ersten Gebietes 2 umgebenden Teil der dicken Oxidschicht gehört. Dieser gemeinsame Teil der dicken Oxidschicht 10 kann sehr
so schmal (?. B. 10 μτη breit) gewählt werden, wodurch der Abstand zwischen den Gateelektroden 8 und 18 der Transistoren A und B einen sehr geringen Wert von ζ. Β 30 μηι aufweisen kann. Dies im Gegensatz zu bekannten Techniken, bei denen z. B. der Abstand zwischen den Gateelektroden 8 und 18 stets mindestens 50 um beträgt, was auf die bei den Maskierungen einzuhaltenden Abstände und Ausrichttoieranzen zurückzuführen ist.
Die Source- und Drainzonen 16 und 17 des p-Kanal-Feldeffekttransistors B schließen sich der Aluminiumschicht 13 (die zugleich die Zone 7 kontaktiert) und der Aluminiumschicht 20 über Fenster in der Oxydschicht 11 aa
Die Transistoren A und B bilden in diesem Beispiel einen Teil einer monolithischen integrierten Schaltung. Außer den Gateelektrodenschichten 8 und 18 ist noch eine poiykristalline Sliciumschicht 21 vorgesehen, die als Verbindung zwischen anderen Teilen der integrierten
Schallung dient, welche anderen Teile nicht dargestellt sind. Diese Verbindung 21 kreuzt die Aluminiumschicht 12 und ist wenigstens an dem Kreuzungspunkt mit der Oxydschichl 11 bedeckt. Die Schichten 8,18 und 21 sind an Stellen, die in der Zeichnung nicht dargestellt sind, über Kontaktfenster in der Oxydschicht 11 kontaktiert.
Die beschriebene Anordnung wird nach der Erfindung auf folgende Weise hergestellt. Die unterschiedlichen HersleJfüngsschritte werden nur beschrieben, insofern sie auf der Oberfläche, auf der die Feldeffekttransistoren angebracht werden, durchgeführt werden; insofern z. B. Diffusionen in die andere Oberfläche der Platte eindrigen (und gegebenenfalls durch Schleifen oder Ätzen von dieser Oberfläche entfernt werden), ist dies nicht in den Figuren angegeben, weil dies für die Erfindung nicht wesentlich ist.
Es wird (siehe Fig.4) von einem n-leitenden Siliciumsubstrat 2 mit vorzugsweise einer [IU]- oder «iner [100]-Orientierung und z.B. einem spezifischen die Schichten 30 und 31 oberhalb des Gebietes, in dem der n-Kanal-Feldeffekttransistor A angebracht werden wird, völlig entlernt wird (siehe F i g. 7).
Nun wird eine Bordiffusion mit Bornitrid als Quelle durchgeführt, wobei durch bekannte Techniken unter Verwendung einer Vordiffusion bei etwa 920°C und einer Eindiffusion (drive-in) die Struktur nach Fig.8 erhalten wird. Während dieser Bordiffüsion, bei der die versenkte dicke Oxidschicht 10 als Maske dient, bildet
ίο sich auf dem Silicium eine Oxydschicht 34, unter der sich ein p-leitendes Gebiet 4 befindet. Dieses Gebiet 4 kann Unter Umständen auch durch andere Techniken durch Dotierung aus der Umgebung, z. B. durch Ionenimplantation, gebildet werden, wobei ebenfalls die dicke
Oxidschicht 10 als Maske dient. Insofern dabei ein gerichtetes lonenbündel verwendet wird, das das Gebiet des Feldeffekttransistors B nicht bestreicht, und d'e Ionen eine genügende Energie aufweisen, um durch die Schichten 30 und 31 hindurchzudringen, brauchen diese
2G' Schichten erst vor der DurchführunCT der nachstehend
durch thermische Oxydation eine Siliciumoxydschicht JO mit einer Dicke von 0,1 μιη angebracht. Auf dieser Schicht wird unter Verwendung bekannter Techniken tine Siliciumnitridschicht 31 mit einer Dicke von 0,1 um •ngebracht, welche Schicht 31 ihrerseits mit einer #,1 um dicken Schicht 32 aus pyrolytischem Siliciumoxid •berzogen wird. Für das Anbringen von Siliciumnitridichichten und die bei Ätzung dieser Schichten »erwendeten Techniken sei auf Appels und andere, »Philips Research Reports«. April 1970. S. 118-132, »erwiesen, in welcher Veröffentlichung in diesem Zusammenhang alle für den Fachmann notwendige Auskunft erteilt wird.
Dann wird durch Maskieren und Ätzen aus den Schichten 31 und 30 eine oxydationsbeständige Maske »n der Stelle der anzubringenden Feldeffekttransistoren A und B gebildet. Zu diesem Zweck wird zunächst die Oxydschicht 32 durch einen üblichen photolithographiichen Vorgang in die Form einer oxydationsbeständigen Maske gebracht. Die verbleibenden Teile der Oxydschicht 32 werden anschließend als Maske verwendet, damit die untenliegende Nitridschicht durch Ätzen in Phosphorsäu-s in die gewünschte Form gebracht wird, wonach durch Ätzen in einer Pufferlölung mit Fluorwasserstoff die verbleibenden Teile der Schicht 32 sowie die nicht unter dem Nitrid liegenden Teile der Schicht 30 entfernt werden. So bleibt (siehe Fig. 5) eine oxydationsbeständige Maske (30,31) übrig, wonach die nicht mit den Schichten 30 und 31 bedeckten Teile der Siliciumoberfläche über eine Tiefe von 1 μιη weggeätzt werden. Dabei wird die Struktur nach F i g. 5 trhalten. Dieser Ätzschritt kann erwünschtenfalls fortgelassen werden, in weichem Falle das danach zu bildende versenkte Oxydmuster teilweise über die Siliciumoberfläche hinausragen wird
Durch thermische Oxydation bei 10000C während 16 Stunden in feuchtem Sauerstoff werden dann die nicht mit der Maske 30, 31 bedeckten geätzten Oberflächenteile des Siliciums oxydiert, wobei eine in den Körper versenkte dicke Oxidschicht 10 erhalten wird, deren Oberfläche nahezu mit der ursprünglichen Oberfläche des Halbleiterkörpers zusammenfällt (siehe F i g. 6) und die an der Stelle der anzubringenden Feldeffekttransistoren A und B Oberflächenteile des Gebietes 2 umgibt
Nun wird wieder auf pyrolytischem Wege eine Siliciumoxydschicht mit einer Dicke von 0,1 μιη auf dem Gebilde angebracht, wonach durch Anwendung photolithographischer Techniken der oben beschriebenen Art zu beschreibenden Ausdiffusion aus dem Gebiet 4 entfernt zu werden.
Dann werden ohne Anwendung einer Maskierung nacheinander die Oxydschicht 34 und erwünschtenfalls.
aber nicht notwendigerweise, die Nitridschicht 31 durch Ätzen entfernt, wonach bei 1200°C 4 Stunden lang in einer Kapsel in einem Vakuum das Bor teilweise weiter in das Silicium eindringt und teilweise über die Oberfläche herausdiffundiert.
Diese Ausdiffusion erfolgt vorzugsweise in Gegenwart von Siliciumpulver, das entweder undotiert ist. oder zum Erhalten eines Schwellwertes für die Oberflächenkonzentration an der Oberfläche des Gebietes 4 eine genau bekannte, verhältnismäßig niedrige Bordotierung aufweist.
Auch bei dieser Ausdiffusion dient die dicke Oxidschicht 10. ebenso wie die Oxydschicht 30. als Maske. Dadurch wird an der Oberfläche ein Gebiet ΛΑ erhalten, in dem die Borkonzentration von einem Wert von IO16 Atomen/cm3 an der Oberfläche nach innen auf einen Höchstwert von 3xlO17 Atomen/cm3 in einer Tiefe von 1,5 μιη an der Stelle der gestrichenen Linie 35 zunimmt. Dann wird die Oxydschicht 30 ohne Anwendung einer Maske weggeätzt (siehe F i g. 9).
Durch eine thermische Oxydation wird nun (siehe Fig. 10) eine Oxydschicht 36 mit einer Dicke von 0.1 μπι angebracht, wonach auf der ganzen Oberfläche eine 0,6 μιη dicke Schicht 37 aus hochohmigen polykristallinen! Silicium z. B. durch thermische Zersetzung von
so S1H4 angebracht wird. Diese Schicht 37 wird anschließend mit einer Schicht 38 aus auf pyroiytischem oder thermischem Wege angebrachtem Siliciumoxyd mit einer Dicke von 0,1 μπι überzogen.
Durch bekannte photolithographische Ätztechniken werden nui* aus den Schichten 37 und 38 Teile gebildet, die die Gateelektrodenschichten 8 und 18 der anzubringenden Feldeffekttransistoren A und B sowie die Verbindung 21 enthalten (siehe Fig. 11).
Nun wird die Oxydschicht 36 von dem Oberflächenteil des Gebietes 2, in dem der p-Kanal-Feldeffekttransistor B abgebracht werden wird, durch Ätzung mit einer Pufferlösung mit Fluorwasserstoff entfernt, wobei außerdem der auf der Gateelektrodenschicht 18 liegende Teil der Oxydschicht 38 weggeätzt wird (siehe F i g. 12). Dabei wird der unterhalb der Gateelekvodenschicht 18 liegende Teil 19 der Schicht 36 beibehalten. Die bei diesem Ätzschritt verwendete Maske ist nicht kritisch und kann eine sehr große Toleranz aufweisen.
vorausgesetzt, dali der von der dicken Oxidschicht 10 umgebene Teil des Gebietes 2, auf dem sich die Galeelektrode 18 befindet, frei gelassen wird.
Anschließend werden durch eine Bordiffusion, bei der die Gateelektrodenschicht 18 und die dicke Oxidschicht 10 als Maske dienen, die p-!eitenden Souive- und Drainzonen 16 und 17 mit einer Oberflächenkonzentration von IO18 Atomen/cmJ selbstregistrierend mit der Gateelektrode 18 angebracht. Auch diese Dotierung aus der Umgebung kann erwünschtenfalls auf andere Weise unter Verwendung derselben Maskierung, z. B. durch Jonenimplantation, stattfinden. In diesem Falle kann bei Verwendung eines Ionenbündels genügender Energie, das das Gebiet des Feldeffekttransistors A nicht bestreicht, erwünschtenfalls die Implantation durch die Schichten 36 und 38 hin erfolgen, die dazu also nicht «ntfernt zu werden brauchen.
Während der Anbringung der Zonen 16 und 17 wird lugJeich die Gateelektrodenschicht 18 mit Bor dotiert, pariiirrh wirri dip. SrhwpllwprKnannung rip* FplHpffplct- ?n transistors 16,1?, 18,19 herabgesetzt.
Danach «tl-rd (siehe Fig. 13) auf dem Ganzen eine 0,1 μίτι dicke Schicht 39 aus Siliciumoxyd entweder thermisch oder durch pyrolytische Ablagerung angebracht. Diese Schicht 39 wird dann unter Verwendung einer ebenfalls nicht-kritischen Maskierung der Oberfläche des Gebietes 4 weggeätzt (siehe Fig. 14), mit Ausnahme des in Fig. t dargestellten Gebietes 45. Dabei wird der Teil 9 der Schichi 36 unterhalb der Gateelektrodenschicht 8 beibehalten, während die nicht unterhalb der Schicht 8 liegenden Oberflächenteile des Gebietes 4, mit Ausnahme des Gebietes 4ß, sowie die Schicht 8, völlig frei von Oxyd sind. Nun wird aus der Umgebung Phosphor zur Bildung der Source- und Drainzonen 6 und 7 mit einer Oberflächenkonzentration von 1020 Atomen/cm! eindiffundiert, wobei zugleich die Gateelektrodenschicht 8 und die Verbindung 21 mit Phosphor dotiert werden, wodurch die Schwellwertspannung des n-Kanal-Feldeffekttransistors 6, 7, 8, 9 und der spezifische Widerstand des polykristallinen Siliciums herabgesetzt werden. Die Gateelektrodenjchicht 8 und die dicke Oxidschicht 10 dienen bei dieser Dotierung als Maske. Diese Dotierung kann gleichfalls, wenn erwünscht, statt durch Diffusion auf andere Weise. i. B. durch Ionenimplantation, erfolgen, in welchem Falle die Implantation auch über die Schicht 36 stattfinden kann, wobei bei Anwendung eines gerichteten lonenbündels, das das Gebiet des Transistors B nicht bestreicht, das Anbringen der Schicht 39 unterlassen werden kann.
Die Zonen 6 und 7 befinden sich (siehe Fig. 14) völlig innerhalb der Zone 4<4 des Gebietes 4, in der die Borkonzentration der Oberfläche nach innen zunimmt. Die verhältnismäßig hohe Konzentration an der Stelle der Linie 35 verhindert eine Kanalbildung zwischen dem Gebiet 2 und den Zonen 6 und 7 längs des Oxyds 10.
Dann wird auf dem Ganzen (siehe F i g. 2) eine 0,6 um dicke Schicht Il aus Siliciumoxyd angebracht, in die Kontaktfenster geätzt werden, die teilweise oberhalb der dicken Oxidschicht 10 liegen dürfen. Schließlich wird eine Aluminiumschicht aufgedampft, die auf übliche Weise durch einen photolithographischen Ätzvorgang in die gewünschte Form gebracht wird, wobei die Maske nur in bezug auf die Gateelektroden ausgerichtet zu werden braucht, so daß die Sturktur nach den F i g. 1 und 2 erhalten wird. Die Aluminiumschicht 12 bildet dabei sowohl einen Kontakt mit der Sourcezone 6 ais auch mit dem Gebiet 45, wodurch das Gebiet 4 mit der Zone 6 kurzgeschlossen wird. Das Kanalgebiet 14 des Tran?;-stors B kann auf der Unterseite des Gebietes kontaktiert werden. Schließlich wird während 30 Minuten bei 5000C in einem Gemisch von N2 und H2 ausgeglüht.
Eine sehr gedrängte Struktur ist auf diese Weise erhalten, bei der (siehe Fig. 2) z.B. die folgenden Abmessungen erreicht werden können:
= 10 um
= 6 \im = ΙΟμίτι.
Es sind viele Abwandlungen des beschriebenen Verfahrens möglich. So können unter Umständen vorteilhaft die Gateelektrodenschichten 8 und 18 beide mit Bor (oder beide mit Phosphor) dotiert werden. Dabei wird z. B. nach dem Anbringen der Schicht 37 diese polykristalline Siliciumschicht zunächst mit Bor rlntiprt wnnnoh pin? Oxydsrhicht 18 vp.rhältnkmäßicr großer Dicke (0,6 μίτι) angebracht wird, um nachher die Gateelektrodenscnichten 8 und 18 vor der Phosphordiffusion zu schützen, oder umgekehrt. So können vom Fachmann noch verschiedene andere auf der Hand liegende Abwandlungen des beschriebenen Verfahrens verwendet werden, die alle die gleichen Vorteile, insbesondere in bezug auf die Gedrängtheit der Struktur und nichtkritische Ausricht- und Maskierungsschritte, aufweisen.
Insbesondere kann die Dotierung des polykristallinen Siliciums bereits in der Stufe der F i g. 10, bei oder sofort nach dem Anbringen der Schicht 37, erfolgen.
Wenn dies erwünscht sein sollte, können in der beschriebenen Struktur (siehe Fig.2) hochdotierte Zonen 40 (gestrichelt dargestellt) vom gleichen Leitungstyp wie das erste Gebiet 2 angebracht werden, um zu verhindern, daß sich zwischen benachbarten Schaltungselementen, z. B. zwischen dem Gebiet 4 und der Zone 16, ein Inversionskanal bildet. Dies kann z. B. dadurch erfolgen, daß in Fig.5 die geätzte Siliciumoberfläche örtlich mit Phosphor dotiert wird, bevor die dicke Oxidschicht 10 gebildet wird. In dem oben beschriebenen Beispiel wird dies jedoch im allgemeinen überflüssig sein, weil während des Anwachsens der dicken Oxidschicht 10 die Donatoren in dem n4citenden Siliciumgebiet 2 die Neigung haben, bei Oxydation dieses Siliciums in das Gebiet 2 einzudringen, wodurch sich an der Grenzfläche mit der Oxidschicht 10 in dem Gebiet 2 eine Anhäufung von Donatoratomen bildet, die im allgemeinen genügend groß ist, um die Bildung eines p-leitenden Inversionskanals zu verhindern.
Die Anordnung nach der Erfindung kann ferner Feldeffekttransistoren mit mehr als einer Gateelektrode sowie andere Schaltungselemente, z. B. Bipolartransistoren, enthalten. Beispielsweise ist in Fig. 15 schematisch im Querschnitt eine Anordnung mit einem n-Kanal-Tetrodenfeldeffekttransistor C (n-Ieitende Source- und Drainzonen 6 und 7. Gateelektrodenschichten 58 und 59, n-Ieitende Insel 60), einem p-Kanal-Feldeffekttransistor D (p-leitende Source- und Drainzonen 16 und 17, Gateelektrodenschichten 61 und 62, p-leitende Insel 63) und einem bipolaren lateralen pnp-Transistor E (p-leitende Emitter- und Kollektorzonen 64 and 65 mit zwischenliegender n-Ieitender Basis, die einen Teil des η-leitenden Gebietes 2 bildet) dargestellt. Zonen, die mit den gleichen Bezugsziffern wie in dem vorangehenden Beispiel bezeichnet sind, erfüllen die deiche Funktion und weisen den bleichen
Leitungstyp wie in diesem Beispiel auf. Die Inseln 60 und 63 können gleichzeitig mit und auf gleiche Weise wie die Source- und Drainzonen 6, 7, 16 und 17 unter Verwendung der maskierenden Wirkung der Gateelektrodenschichten 58, 59, 61 und 62 angebracht werden. Ein Bipolartransistor kann in einer derartigen Struktur vorteilhaft auch auf anderem Wege angebracht werden. So zeigt Fig. 16 schematisch im Querschnitt eine Kombination eines Paares komplementärer Feldeffekttransistoren Fund C mit einem lateralen Bipolartransistor H. Teile mit den gleichen Bezugsziffern haben wieder die gleiche Bedeutung wie in den Fig. 1 bis 14. Der laterale Bipolartransistor H ist in diesem Falle durch den pn-Übergang 71 gegen den übrigen Teil des Substrats 2 elektrisch isoliert Diese Struktur kann auf sehr einfache Weise wie folgt hergestellt werden. Es wird, gleich wie bei den vorangehenden Beispielen, z. B. von einer n-Ieitenden Siliciumscheibe 2 ausgegangen, in der, ebenfalls auf die bereits beschriebene Weise, die versenkte dicke Oxidschicht 10 gebildet wird und auf der die Gateoxidschichtteile 9, 19, 80, 77 und 81 sowie die po'yknstallinen Gateelektrodenschichten 8, 18, 78, 76 und 79 gebildet werden. Unter Verwendung der oben bereits beschriebenen Maskierungs- und Diffusionsschritte werden die p-leitenden Gebiete 4 und 70. die p-leitenden Zonen 16,17, 72 und 73 und die n-leitenden Zonen 6, 7, 74 und 75, vorzugsweise unter Verwendung der maskierenden Eigenschaften der dicken Oxidschicht 10 und der polykristallinen Gateelektrodenschichten 8, 18, 78, 76 und 79, gebildet. Dabei können vorteilhaft die Zonen 4 und 70 in demselben Diffusionsschritt. die Zonen 16, 17, 72 und 73 ebenfalls in demselben Diffusionsschritt und die Zonen 6, 7, 74 und 75 auch in demselben Diffusionsschritt angebracht werden. Auch die Gateelektrodenschichten 8,18,78,76 und 79 können gleichzeitig gebildet und dotiert werden, während auch die Gateoxidschichtteile 9, 19, 80,77 und 81 gleichzeitig gebildet werden Die p-leitende Zone 70 bildet die Basiszone und die η-leitenden Zonen 74 und 75 bilden die Emitter- und Kollektorzonen des lateralen Bipolartransistors. Die Hilfstorelektroden 76, 78 und 79. die durch die Gateoxidschtteile 77, 80 und 81 von dem Gebiet 70 getrennt sind, sind durch Metallschichten 84. 85 über die Kontaktdiffusionen 72, 73 mit der Basis/one 70 verbunden, so daß gegebenenfalls unterhalb der Elektroden 76, 78 und 79 gebildete Streustromkanälc unterdrückt werden. Solche Streustromkanäle können u a. Anlaß geben zum Kurzschluß zwischen Emitter und Kollektor, und solche mit der Basiszone verbundenen Hilfstorelektroden bilden an sich eine wichtige Verbes serung eines vertikalen oder lateralen bipolaren Transistors, siehe auch die unten beschriebenen Gateelektroden 95 und 106 in Fig. 17 und 18 Die gleichstrommäßige Verbindung 86 zwischen der polykristallinen Siliciumschicht 76 und der Metallschicht 85 umgeht den dargestellten Querschnitt und ist daher schematisch nut einer Linie angedeutet. Die Hilfstorelektroden 76, 78 und 79 können unter Umständen weggelassen werden, Fs leuchtet ein. daß der an Hand der 1 ig. 16 beschriebene Bipolartransistor // eine besonders günstige Möglichkeit zur Kombination der Feldeffekttransistorstruktur F mit bipolaren Schal· tungseiementen, insbesondere Bipolartransistoren, bietet.
Eine weitere besonders vorteilhafte Kombination der Feldeffektlransistorstruklur F mit einem Bipolartransl· stör (K), die auf sehr einfache Weise erhallen werden kann, ist in F i g. 17 dargestellt in diesem Falle ist K ein vertikaler Transistor, dessen Kollektorzone durch das η-leitende Substratgebiet 2, dessen Basiszone durch das p-Ieitende Gebiet 90 und dessen Emitterzone durch das η-leitende an der dicken Oxidschicht 10 anliegende Gebiet 93 gebildet wird. Der Kollektorkontakt wird über die Metallschicht 97 und die hochdotierte von dem versenkten Oxid begrenzte n-Ieitende Zone 94 hergestellt. Der Basiskontakt wird über die Metallschicht 98 und die hochdotierte p-leitende Zone 92 hergestellt Zur ίο Vermeidung der Bildung eines Streustromkanals vom Emitter zum Kollektor ist auch in diesem Falle eine Hilfstorelektrode 95 aus polykristallinem Silicium vorgesehen, die durch eine Oxydschicht 96 von dem Gebiet 90 getrennt und über die Metallschicht 98 gleichstrommäßig mit der Basiszone verbunden ist Diese Hilfstorelektrode kann, wenn keine Gefahr einer Kanalbildung vorliegt, weggelassen werden.
Es wird wieder von einem n-Ieitenden Siliciumsubstrat 2 ausgegangen, in dem die versenkte dicke Oxidschicht 10 gebildet wird und auf dem die Gateoxidschichtteile 9, 19, % und die polykristallinen Gateelektrodenschichten 8, iä und S5 angebracht werden. Die p-leitenden Gebiete 4 und 90, die p-leitenden Zonen 16, 17 und 92 und die n-leitenden Zonen 6, 7, 93 und 94 werden vorzugsweise unter Verwendung der maskierenden Wirkung der dicken Oxidschicht 10 und der polykristallinen Gateelektrodenschichten 8,18 und 95 angebracht Auch in diesem Falle können vorteilhaft die Zonen 4 und 90 gleichzeitig in demselben Diffusionsschritt angebracht werden, gleich wie die Zonen 6,7,93,94 und die Zonen 16,17,92. Auch die Gateelektrodenschichten 8, 18 und 95 können in demselben Herstellungsschritt angebracht und dotiert werden, während auch die Gateoxidschichtteiie 9, 19 und 96 in demselben Oxydations- und Maskierungsschritt angebracht werden können.
Es können auch andere Halbleitermaterialien als Silicium, andere isolierende und maskierende Schichten und andere Metallschichten verwendet werden. Die Gateelektrodenschichten können statt aus polykristallinen! Silicium auch aus z. B. einer Metallschicht bestehen. Die erwähnten i.eitungstypen können durch die entgegengesetzten l.eitungstypen ersetzt werden. Die Reihenfolge, in der die unterschiedlichen Zonen. Isolierschichten und Gateelektroden angebracht wer den. kann geändert werden, sofern dabei die Lehre der Erfindung eingehalten wird Das erste Gebiet 2 kann völlig oder teilweise durch eine auf einem Substrat angebrachte epitaktische Schicht gebildet werden. wobei das zweite Gebiet und die dicke Oxidschicht 10 sich wenigstens über einen Teil der Dicke dieser Schicht erstrecken.
Dies ist z. B. aus Fig. 18 ersichtlich, in der auf dem n-leitendcn Substrat 100 das η leitende Gebiet 2 in Form einer epitaktischen Schicht angebracht ist. Zwischen der Schicht 2 und dem Substrat 100 befindet sich eine pleitende vergrabene Schicht 101 Dieser Schicht schließt sich ein p-leitendes Gebiet 102 an. das ein Gebiet 103 der η leitenden Schicht 2 völlig umgibt. welches Gebiet 105 die Basiszone eines pnp-Transistors bildet, dessen F.mitter und Kollektorzonen durch die p^leitende Öberflächenzone 104 bzw. durch das piekende Gebiet 101, 102 gebildet werden. Eine hochdotierte n-Ieitende Zone 105 dient zur Könlaktierung. Eine Hilfsgateeleklrode 106 (die nicht stets notwendig ist), die vorzugsweise aus polykristallinem Silicium besteht, ist mit der Basis 103 des Transistors verbunden, trennt die Diffusionszonen 104 und 105
15 16
voneinander und verhindert die Bildung eines Streuin- 106 der Fall ist Die Dotierung der unterschiedlichen
Versionskanals, Die Zonen 4 und 102 werden Vorzugs- Zonen kann schließlich außer durch Diffusion aus der
weise gleichzeitig in einer einzigen Verfahrensstufe Gasphase oder durch Ionenimplantation auch durch
angebracht, was auch mit den Zonen 6, 7 und 105, den Diffusion ausz. B, einer dotierten Oxydschicht erfolgen,
Oxydschichten 9 und 107 und den Gateelektroden 8 und 5
Hierzu 5 Blatt Zeichnungen

Claims (15)

Patentansprüche:
1. Halbleiteranordnung mit einem Halbleiterkörper mit mindestens einem Feldeffekttransistor mit isolierter Gate-Elektrode, bei der der Halbleiterkörper ein an die Oberfläche grenzendes erstes Gebiet von einem ersten Leitungstyp und ein an die Oberfläche grenzendes zweites Gebiet vom zweiten Leitungstyp enthält, das mit dem ersten Gebiet einen PN-Übergang bildet, bei der in dem zweiten Gebiet an die Oberfläche grenzende Source- und Drainzonen vom ersten Leitungstyp angebracht sind und auf dem Halbleiterkörper zwischen den Source- und Drainzonen mindestens eine Gate-Elektrodenschicht angebracht ist, die durch eine dünne i> Isolierschicht vom Halbleiterkörper getrennt ist, bei der ferner in dem ersten Gebiet eine zu einem zweiten Schaltungselement gehörende Oberflächenzone vom zweiten Leitungstyp angeordnet ist und bei der der Halbleiterkörper mit einer in Form eines Musters angeordneten dicken Isolierschicht versehen ist, die an die Source- und Dvainzonen suwie an die im ersten Gebiet angeordnete Oberflächenzone vom zweiten Leitungstyp angrenzt, das Gebiet vom rweiten Leitungstyp an der Oberfläche praktisch völlig umgibt und dabei den PN-Übergang zwischen dem ersten und dem zweifn Gebiet überdeckt, dadurch gekennzeichnet, daß die dicke Isolierschicht (10) wenigstens über einen Teil ihrer Dicke in den Halbleiterkörper eingelassen ist und die Source- und Drainzonen (6, 7) sowie die erwähnte O? ?rflächenzone (16) seitlich begrenzt.
2. Halbleiteranordnung narh Anspruch 1, dadurch gekennzeichnet, daß das zweite Gebiet (4) ein derartiges Dotierungspro'iil aufweist, daß in einer Oberflächenschicht (4A) die Dotierungskonzentration von der Oberfläche her nach innen bis auf einen so hohen Maximalwert (M)ansteigt, daß dadurch die Bildung einer Inversionsschicht entlang der dicken Isolierschicht (10) zwischen dem ersten Gebiet (2) und den Source- und Drainzonen (6, 7) verhindert wird.
3. Halbleiteranordnung nach Anspruch 2, dadurr'n gekennzeichnet, daß sich die Source- und Drainzofien (6, 7) völlig innerhalb der erwähnten Oberflächenschicht (4A) befinden.
4. Halbleiteranordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß das zweite Gebiet (4) einen an die Oberfläche grenzenden, von der dicken Isolierschicht (10) und von einer Zone (6) der Source- und Drainzonen allseitig umschlossenen Teil (4B) aufweist, der mit dieser Zone (6) durch eine Elektrodenschicht (12) kurzgeschlossen ist (Fig. 1 und 3).
5 Halbleiteranordnung nach einem der Ansprüehe I bis 4. dadurch gekennzeichnet, daß die dicke Isolierschicht (10) außerdem einen an die Oberfläche (3) grenzenden Teil des ersten Gebietes (2) umgibt, in welchem Teil an die Oberfläche grenzende Source- und Drain/onen (16, 17) vom zweiten Leitungstyp eines zu dem erwähnten Feldeffekttransistor komplementären Feldeffekttransistors angebfacht sind, die Von der dicken Isolierschicht (10) seitlich begrenzt werden, wobei zwischen diese Source* und Drainzonen mindestens eine Gate- es Elektrodenschicht (18) angebracht ist, die durch eine dünne Isolierschicht (19) von dem Halbleiterkörper getrennt ist(Fig. I und2).
6. Halbleiteranordnung nach Anspruch 5, dadurch gekennzeichnet, daß der Teil der dicken Isolierschicht, welcher das zweite Gebiet umgibt, teilweise auch zu der dicken Isolierschicht gehört, die den Teil des ersten Gebietes umgibt
"I. Halbleiteranordnung nach Anspruch 5 oder 6, dadurch gekennzeichnet, daß die Gate-EIektrodenschichten (8, 18) der zueinander komplementären Feldeffekttransistoren aus polykristallinen! Silicium vom gleichen Leitungstyp bestehen.
8. Halbleiteranordnung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die dicke Isolierschicht ein an die Oberfläche grenzendes drittes Gebiet (70, 90) vom zweiten Leitungstyp umgibt und den PN-Übergang (71,91) zwischen dem dritten und dem ersten Gebiet überdeckt und daß in dem dritten Gebiet (70, 90) sich mindestens eine an die Oberfläche grenzende weitere Zone (93) vom ersten Leitungstyp befindet, die zusammen mit dem dritten Gebiet (90) einen Teil eines bipolaren Schaltungselementes bildet (F i g. 16 und 17).
9. Halbleiteranordnung nach Anspruch S, dadurch gekennzeichnet, daß das dritte Gebiet (90) die Basiszone eines vertikalen Bipolartransistors bildet, dessen Emitter- und Kollektorzonen durch die weitere Zone (93) und das erste Gebiet (2) gebildet werden (F ig. 171
10. Halbleiteranordnung nach Anspruch 8, dadurch gekennzeichnet, daß in dem dritten Gebiet (70) zwei an die Oberfläche grenzende Zonen (74, 75) vom ersten Leitungstyp angebracht sind, die die Emitter- und Kollektorzonen eines bipolaren lateralen Transistors bilden, dessen Basiszone durch das dritte Gebiet gebildet wird (F i g. 16).
11. Halbleiteranordnung nach Anspruch 9 oder 10. dadurch gekennzeichnet, daß oberhalb des dritten Gebiets Hilfsfeldelektroden (76, 78, 79, 95) angebracht sind, die durch eine Isolierschicht von der Halbleiteroberfläche getrennt und vorzugsweise gleichstrommäßig mit der Ba..iczone (70, 90) des Bipolartransistors verbunden sind, um die Bildung von Streustromkanälen zu verhindern.
12. Halbleiteranordnung nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, daß der Halbleiterkörper aus Silicium und die dicke Isolierschicht aus Siliciumoxid besteht.
13. Verfahren zur Herstellung einer Halbleiteranordnung nach einem der vorangehenden Ansprüche, bei dem in einem an eine Oberfläche eines Halbleiterkörpers grenzenden ersten Gebiet von einem ersten Leitungstyp ein gleichfalls an diese Oberfläche grenzendes zweites Gebiet vom zweiten Leitungstyp angebracht wird, bei dem in dem zweiten Gebiet die Source- und Drainzonen eines Feldeffekttransistors und in dem ersten Gebiet eine zu einem weiteren Schaltungselement gehörende Oberflächenzone vom zweiten Leitungstyp gebildet werden und bei dem an dem Halbleiterkörper zwischen den Source- und Drainzonen eine dünne Gate-Isolierschicht und eine Gate-Elektroden-Schicht angebracht und über dem PN-Übergang zwischen dem ersten und dem zweiten Gebiet eine das zweite Gebiet praktisch völlig umgebende dicke Isolierschicht gebildet wird, dadurch gekennzeichnet, daß auf einem Teil der Oberfläche des ersten Gebietes eine gegen Oxidation maskierende Schicht (30, 31) angebracht wird; daß danach die dicke Isolierschicht durch Oxidation der nicht mit dieser
maskierenden Schicht bedeckten Oberflächenteile als eine wenigstens über einen Teil ihrer Dicke in den Halbleiterkörper eingelassene Oxidschicht (10) hergestellt wird, wobei das Muster der dicken Oxidschicht mindestens einem Oberflächenteil des ersten Gebietes (2) praktisch völlig umgibt; daß in diesem Oberflächenteil ein den zweiten Leitungstyp bestimmender Dotieningsstoff zur Bildung des zweiten Gebietes (4) eingebracht wird, wobei die dicke Oxidschicht (10) gegen diese Dotierung maskiert, daß über einem Teil des zweiten Gebietes (4) mindestens eine Gate-Elektrodenschicht (8) angebracht wird, die durch eine dünne Isolierschicht (9) von dem zweiten Gebiet (4) getrennt ist, daß ein den ersten Leitungstyp bestimmender Dotierungsstoff in das zweite Gebiet zur Bildung mindestens der Source- und Drainzonen (6, 7) eingebracht wird, wobei die dicke Oxidschicht (10) und die Gate-Elektrodenschicht (8) als Maskierung gegen den erwähnten Dotierungsstoff verwendet werden, und daß die zu einem weiteren Schaltungselement gehörende Oberfiächenzone im ersten Gebiet hergestellt wird.
14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, daß nach dem Einbringen des den zweiten Leitungstyp des zweiten Gebietes bestimmenden Dotierungsstoffes und vorzugsweise vor dem Anbringen der Gate-Elektrodenschicht dieser Dotierungsstoff in einem Raum mit einer Atmosphäre herabgesetzten Druckes über den ganzen von dem zweiten Gebiet eingenommenen und von der dicken Oxidschicht (10) begrenzten Oberflächenteil teilweise aus dem Halbleiterkörper herausdiffundiert wird, wodurch in einer an die Oberfläche grenzenden Oberflächenschicht (4A) des zweiten Gebietes (4) die Dotierungskonzentration von der Oberfläche her nach innen bis auf einen solchen Maximalwert zunimmt, daß dadurch die Bildung einer Inversionsschicht entlang der dicken Oxidschicht zwischen dem ersten Gebiet (2) und den Source- und Drainzonen verhindert wird.
15. Verfahren nach Anspruch 13 oder 14. dadurch gekennzeichnet, daß zur Bildung der Gate-Elektrodenschicht(en) (8,18) und etwaiger Zwischenverbindungen (21) eine Schicht (37) aus polykristallinem Silicium angebracht wird, aus der durch eine Ätzbehandlung die Gate-Elektrodenschichtfen) und etwaige Zwischenverbindungen gebildet werden, und daß, um den Widerstand des polykristallinen Siliciums herabzusetzen und die Schwellwer;spannung des Feldeffekttransistors auf einen gewünschten Wert zu bringen, das polykristalline Silicium mindestens einer der Gate-Elektrodenschichten mit einem Donator- oder Akzeptormaterial dotiert wird.
DE2218680A 1971-06-08 1972-04-18 Halbleiteranordnung und Verfahren zu ihrer Herstellung Expired DE2218680C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NL7107805.A NL160988C (nl) 1971-06-08 1971-06-08 Halfgeleiderinrichting met een halfgeleiderlichaam, be- vattende ten minste een eerste veldeffecttransistor met geisoleerde stuurelektrode en werkwijze voor de vervaar- diging van de halfgeleiderinrichting.

Publications (2)

Publication Number Publication Date
DE2218680A1 DE2218680A1 (de) 1972-12-28
DE2218680C2 true DE2218680C2 (de) 1982-04-29

Family

ID=19813322

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2218680A Expired DE2218680C2 (de) 1971-06-08 1972-04-18 Halbleiteranordnung und Verfahren zu ihrer Herstellung

Country Status (16)

Country Link
JP (5) JPS5416194B1 (de)
AT (1) AT351597B (de)
BE (1) BE782285A (de)
BR (1) BR7202321D0 (de)
CA (1) CA963172A (de)
CH (1) CH542519A (de)
DE (1) DE2218680C2 (de)
DK (1) DK135819B (de)
ES (2) ES401854A1 (de)
FR (1) FR2140383B1 (de)
GB (1) GB1389311A (de)
IN (1) IN139051B (de)
IT (1) IT958758B (de)
NL (1) NL160988C (de)
NO (1) NO134676C (de)
SE (1) SE371333B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3334337A1 (de) * 1982-09-24 1984-03-29 Hitachi, Ltd., Tokyo Verfahren zur herstellung einer integrierten halbleitereinrichtung

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7205000A (de) * 1972-04-14 1973-10-16
US3920481A (en) * 1974-06-03 1975-11-18 Fairchild Camera Instr Co Process for fabricating insulated gate field effect transistor structure
CA1017073A (en) * 1974-06-03 1977-09-06 Fairchild Camera And Instrument Corporation Complementary insulated gate field effect transistor structure and process for fabricating the structure
US3943542A (en) * 1974-11-06 1976-03-09 International Business Machines, Corporation High reliability, low leakage, self-aligned silicon gate FET and method of fabricating same
JPS5286083A (en) 1976-01-12 1977-07-16 Hitachi Ltd Production of complimentary isolation gate field effect transistor
US4277882A (en) * 1978-12-04 1981-07-14 Fairchild Camera And Instrument Corporation Method of producing a metal-semiconductor field-effect transistor
JPS58222558A (ja) * 1982-06-18 1983-12-24 Hitachi Ltd 半導体装置
JPS5987923U (ja) * 1982-12-06 1984-06-14 松下冷機株式会社 合成樹脂製品の接続装置
US4470191A (en) * 1982-12-09 1984-09-11 International Business Machines Corporation Process for making complementary transistors by sequential implantations using oxidation barrier masking layer
JPS60106890A (ja) * 1983-11-14 1985-06-12 Shin Etsu Chem Co Ltd グリ−ス組成物

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3356858A (en) * 1963-06-18 1967-12-05 Fairchild Camera Instr Co Low stand-by power complementary field effect circuitry
GB1086607A (en) * 1965-06-03 1967-10-11 Ncr Co Method of electrically isolating components in solid-state electronic circuits
US3440500A (en) * 1966-09-26 1969-04-22 Itt High frequency field effect transistor
US3534234A (en) * 1966-12-15 1970-10-13 Texas Instruments Inc Modified planar process for making semiconductor devices having ultrafine mesa type geometry
US3470390A (en) * 1968-02-02 1969-09-30 Westinghouse Electric Corp Integrated back-to-back diodes to prevent breakdown of mis gate dielectric

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3334337A1 (de) * 1982-09-24 1984-03-29 Hitachi, Ltd., Tokyo Verfahren zur herstellung einer integrierten halbleitereinrichtung

Also Published As

Publication number Publication date
DE2218680A1 (de) 1972-12-28
BR7202321D0 (pt) 1973-06-07
NL7107805A (de) 1972-12-12
NO134676B (de) 1976-08-16
DK135819B (da) 1977-06-27
NL160988B (nl) 1979-07-16
NL160988C (nl) 1979-12-17
DK135819C (de) 1977-11-28
NO134676C (de) 1976-11-24
GB1389311A (en) 1975-04-03
JPS568880A (en) 1981-01-29
FR2140383A1 (de) 1973-01-19
JPS5416397B2 (de) 1979-06-21
JPS51139276A (en) 1976-12-01
ES401854A1 (es) 1975-10-16
CA963172A (en) 1975-02-18
JPS51139277A (en) 1976-12-01
FR2140383B1 (de) 1977-08-19
CH542519A (de) 1973-09-30
IN139051B (de) 1976-05-01
ES408617A1 (es) 1975-10-01
JPS5415667B2 (de) 1979-06-16
IT958758B (it) 1973-10-30
AT351597B (de) 1979-08-10
JPS5415668B2 (de) 1979-06-16
SE371333B (de) 1974-11-11
BE782285A (fr) 1972-10-18
JPS51102481A (de) 1976-09-09
ATA338972A (de) 1979-01-15
JPS5416194B1 (de) 1979-06-20

Similar Documents

Publication Publication Date Title
DE2214935C2 (de) Integrierte MOS-Schaltung
DE68925116T2 (de) In gemischter Technologie hergestellte integrierte Schaltung mit CMOS-Strukturen und leistungsfähigen lateralen Bipolartransistoren mit erhöhter Early-Spannung und Herstellungsverfahren dafür
DE2253702A1 (de) Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte halbleiteranordnung
DE1944793C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE2901193A1 (de) Halbleiteranordnung
DE4013643A1 (de) Bipolartransistor mit isolierter steuerelektrode und verfahren zu seiner herstellung
DE3334337A1 (de) Verfahren zur herstellung einer integrierten halbleitereinrichtung
DE3116268C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2749607B2 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE2218680C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2361319C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2133979C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2133976C3 (de) Monolithisch integrierte Halbleiteranordnung
DE2328090A1 (de) Halbleiterkondensator mit grosser kapazitaet und verfahren zu seiner herstellung
DE1282796B (de) Integrierte Halbleiteranordnungen und Verfahren zum Herstellen derselben
DE2318179C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE3119137A1 (de) Halbleiter und verfahren zu deren herstellung
DE2525529B2 (de) Halbleiteranordnung mit komplementaeren transistorstrukturen und verfahren zu ihrer herstellung
DE69031610T2 (de) Monolitisch integrierte Halbleitervorrichtung, die eine Kontrollschaltung und einen Leistungsteil mit vertikalem Stromfluss umfasst, und Verfahren zu ihrer Herstellung
DE3015101C2 (de)
DE2133977C3 (de) Halbleiterbauelement
DE2403816A1 (de) Halbleiteranordnung und verfahren zur herstellung einer derartigen anordnung
DE68928763T2 (de) Verfahren zur Herstellung von isolierten vertikalbipolaren und JFET-Transistoren und entsprechender IC
DE1514656A1 (de) Verfahren zum Herstellen von Halbleiterkoerpern

Legal Events

Date Code Title Description
D2 Grant after examination