DE1282796B - Integrierte Halbleiteranordnungen und Verfahren zum Herstellen derselben - Google Patents

Integrierte Halbleiteranordnungen und Verfahren zum Herstellen derselben

Info

Publication number
DE1282796B
DE1282796B DEW37109A DEW0037109A DE1282796B DE 1282796 B DE1282796 B DE 1282796B DE W37109 A DEW37109 A DE W37109A DE W0037109 A DEW0037109 A DE W0037109A DE 1282796 B DE1282796 B DE 1282796B
Authority
DE
Germany
Prior art keywords
conductivity type
substrate
transistor
zone
epitaxial layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DEW37109A
Other languages
English (en)
Inventor
Larry J Pollock
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CBS Corp
Original Assignee
Westinghouse Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Westinghouse Electric Corp filed Critical Westinghouse Electric Corp
Publication of DE1282796B publication Critical patent/DE1282796B/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/007—Autodoping
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/037—Diffusion-deposition
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/049—Equivalence and options
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/151—Simultaneous diffusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)

Description

BUNDESREPUBLIK DEUTSCHLAND DEUTSCHES ^W^S PATENTAMT Int. α.:
HOIl
AUSLEGESCHRIFT
Deutsche Kl.: 21g-11/02
Nummer: 1282796
Aktenzeichen: P 12 82 796.2-33 (W 37109)
Anmeldetag: 4. Juli 1964
Auslegetag: 14. November 1968
Die Erfindung betrifft eine integrierte Halbleiteranordnung, mit mindestens einem Unipolartransistor und einem bipolaren Flächentransistor in einem gemeinsamen Halbleitersubstrat.
In der Molekularelektronik, zu der die Erfindung gehört, werden die Aufgaben mehrerer normaler Bauelemente wie Transistoren, Dioden, Widerstände und Kondensatoren von einem einzigen Halbleiterkristall· übernommen. In gewissen Fällen ist es erwünscht, sowohl einen Unipolartransistor, als auch einen Bipolartransistor in einem solchen Kristall auszubilden. Hierzu gehört z. B. der Fall, daß ein Transistorverstärker, bestehend aus einem Bipolartransistor, von einem Unipolartransistor gesteuert wird.
Eine solche integrierte Schaltung mit Unipolarteil und Bipolarteil ist beispielsweise in der belgischen Patentschrift 603 266 beschrieben. Hierbei werden _ zwei Diffusionen in einem Träger vorgenommen, um so zwei im wesentlichen gleich ausgebildete, zusammenhängende Abschnitte aus je drei Schichten zu bilden. Derjenige Abschnitt, der die Aufgäbe des Bipolartransistors übernimmt, enthält eine als Basis wirkende Diffusionszone und eine als Emitter wirkende Diffusionszone entgegengesetzten Leitfähigkeitstyps. Der Teil mit den Eigenschaften eines Unipolartransistors enthält eine Diffusionszone als stromführenden Kanal und eine Diffusionszone entgegengesetzter Leitfähigkeit als Steuerteil. Die Kanalzone des Unipolartransistors hat also die gleichen Eigenschaften wie die Basiszone des Bipolartransistors.
Man könnte auch daran denken, die bekannte Epitaxialtechnik (vgl. »Proceedings of the IRE«, Bd. 48 (I960), H. 9, S. 1642 und 1643) auf eine solche integrierte Schaltung anzuwenden. Hierzu könnte man zunächst eine epitaktische Schicht auf einem Träger ausbilden und dann zwei aufeinanderfolgende Diffusionen mit Dotierungsmitteln entgegengesetzten Leitfähigkeitstyps derart vornehmen, daß sich an einer Stelle Emitter- und Basiszone eines Bipolartransistors und an einer anderen Stelle der epitaktischen Schicht Steuer- und Kanalzone eines Unipolartransistors ausbilden. Die epitaktische Schicht übernimmt dann im einen Fall die Aufgabe des Kollektors und im anderen Fall die Aufgabe des Steuer-D teils.
^ Ein solcher Aufbau ist vorteilhaft, weil der Uni-" polartransistor und der Bipolartransistor gleichzeitig ^ gebildet werden können. Er hat aber den Nachteil, daß die Basiszone des Bipolartransistors und die 1^ Kanalzone des Unipolartransistors zwangsweise die "· gleichen Leitfähigkeitseigenschaften aufweisen müs-H Sen, während in Wirklichkeit beste Leistungen nur Integrierte Halbleiteranordnungen und Verfahren zum Herstellen derselben
Anmelder:
Westinghouse Electric Corporation,
East Pittsburgh, Pa. (V. St. A.)
Vertreter:
Dipl.-Ing. G. Weinhausen, Patentanwalt,
8000 München 22, Widenmayerstr. 46
Als Erfinder benannt:
Larry J. Pollock, Greensburg, Pa. (V. St. A.)
Beanspruchte Priorität:
V. St. v. Amerika vom 5. Juli 1963 (292 880)
mit abweichenden Daten erzielt werden können. Auch sind Unipolartransistoren mit als Diffusionsschicht ausgebildetem Stromkanal verschiedenen Be- schränkungen unterworfen.
Wenn der Kanalbezirk des Unipolartransistors aus einer Diffusionsschicht besteht, so ergeben sich notwendigerweise Dotierungsunterschiede innerhalb der Schicht. Die Diffusionstiefe muß sorgfältig geregelt sein, da der Sättigungsstrom proportional zur fünften Potenz des Kanalquerschnittes ist. Die Eigenschaften des Unipolartransistors sind also äußerst empfindlich gegen geringe Schwankungen des Diffusionsverlaufs.
Außerdem ist die Grenzspannung, oberhalb der keine Strombeeinflussung mehr möglich ist, durch Oberflächenbedingungen bestimmt. Da eine Diffusionsschicht eine verhältnismäßig hohe Oberflächenkönzentration aufweist, ergibt sich eine ziemlich niedere Grenzspannung.
Demzufolge müssen bei Halbleiteranordnungen der beschriebenen Art unter Umständen für die verschiedenen Transistoren getrennte Betriebsspannungsquellen vorgesehen werden, damit die Grenzspannung des Unipolartransistors nicht überschritten wird. Ferner führt die durch doppelte Diffusion entstandene Anordnung zu einer erhöhten Eingangskapazität und einer verringerten Eingangsimpedanz wegen der hohen Dotierungskonzentration an der Steuergrenzschicht im Vergleich zu der erheblich geringeren durchschnittlichen Konzentration im ganzen Kanalbereich.
809 637/1107
3 4
Schließlich muß bei der durch doppelte Diffusion Fig. 9 eine schematische" Darstellung des Ersatzentstandenen Bauart die Kanalzone äußerst dünn ge- Schaltbildes der Anordnung nach Fig. 1 bis· 8, halten werden, was die Herstellung noch weiter er- Fig. 10 eine Draufsicht einer weiteren Ausfühschwert. rungsfonn der Erfindung,
Ziel der Erfindung ist demgegenüber die Schaf- 5 Fig. .11 das Schaltbild eines Verstärkers, bei dem
fung einer Halbleiteranordnung, die mindestens die eine Halbleiteranordnung gemäß F i g. 10 Verwen-
Aufgaben eines Unipolartransistors und eines bi- dung findet und
polaren Flächentransistors übernehmen kann und bei F i g. 12 bis 14 Schnitte einer weiteren Ausfüh-
der die beschriebenen Nachteile weitgehend ver- rungsform der Erfindung in verschiedenen Herstel-
mieden sind. io Iungsstufen.
Die Erfindung besteht bei der eingangs genannten Fig. 1 .zeigt das als Substrat verwendete Ausintegrierten Halbleiteranordnung darin, daß der gangsmaterial 10. Es besteht aus einem Einkristall stromführende Kanal des Unipolartransistors und eines Hal'bleitermaterials, der in bekannter Weise der Kollektor des bipolaren Transistors verschiedene hergestellt werden kann. Das Scheibehen 10 kann Abschnitte einer einzigen epitaktischen Schicht mit 15 z. B. aus einem Einkristallstab abgeschnitten sein, der gleichmäßigem spezifischem Widerstand darstellen. aus einer Schmelze gezogen ist, welche aus dem Mit anderen Worten dient eine durch epitaktisches Halbleitermaterial und mindestens einem Dotierungs-Wachstum igebüdete Schicht sowohl als Kanalzone material besteht. Auch kann es sich um einen dendrides Unipolartransistors, als auch als Kollektorzone tischen Halbleiterkristall handeln, der in bekannter des bipolaren Transistors. 20 Weise gemäß den britischen Patentschriften 889 058 Bei einer Ausführungsform der Erfindung mit und 913 674 gebildet ist. Eine Hauptfläche des Subeinem Substrat eines bestimmten Leitfähigkeitstyps, strats 10 ist eben und hat einen ausreichenden Inhalt in das an einer Hauptfläche ein Bereich entgegen- für das Aufbringen der einzelnen Bauelemente. Die gesetzten Leitfähigkeitstyps eingelagert ist, befindet Dicke des Scheibchens soll ausreichen, um die ;gesich der den Kanal des Unipolartransistors bildende 35 wünschte mechanische Stabilität zu gewährleisten. Abschnitt der epitaktischen Schicht vom gleichen Vorzugsweise hat das Halbleiterscheibchen einen Leitfähigkeitstyp wie das Substrat oberhalb des Be- Durchmesser von etwa 2,5 bis 5 cm, wobei gleichreiches mit entgegengesetztem Leitfähigkeitstyp und zeitig eine große Anzahl identischer Bauelemente ist von dem Kollektorabschnitt durch eine Trenn- ausgebildet wird, die dann getrennt werden. Zunächst wand von entgegengesetztem Leitfähigkeitstyp, die 30 wird aber die Herstellung eines solchen Elements ersieh durch die ganze Dicke der epitaktischen Schicht läutert.
zu dem unter ihr liegenden Bereich .erstreckt, ge- Als Ausgangsmaterial kann Silizium oder ein antrennt. Die Basiszone des Bipolartransistors vom ent- deres Halbleitermaterial, wie Germanium oder eine gegengesetzten Leitfähigkeitstyp wie das Substrat bil- ΙΠ-V-Verbindung, wie Galliumarsenid, dienen. Nachdet hier vorzugsweise einen PN-Übergangmit dem 35 stehend wird angenomme&f daß es sich um Silizium zweiten Abschnitt der epitaktischen Schicht. handelt, da Silizium leicht erhältlich ist und die ein-· Besitzt der Unipolartransistor in bekannter Weise zelnen angewandten Techniken wie epitaktisches eine Steuerzone vom entgegengesetzten Leitfähigkeits- Wachstum, Oxydabdeckung und Diffusion hier besser typ wie das Substrat, die einen PN-Übergang mit dem beherrscht werden als bei anderen Halbleitermatestromführenden Kanal bildet, und zwei am Kanal 40 rialien. Beispielsweise ist angenommen, daß das Subangebrachte Hauptelektroden, sowie eine an der strat N-leitend ist. Andernfalls haben die einzelnen Steuerzone angebrachte Steuerelektrode, so stellt die Halbleiterzonen entgegengesetzte Leitfähigkeit als unterhalb des Kanals befindliche Schicht vom ent- angegeben. Das Substrat ist mit einem Donator sogegengesetzten Leitfähigkeitstyp einen freien Steuer- weit dotiert, daß sich ein mittlerer spezieller Widerbereich ohne festgelegtes elektrisches Potential dar. 45 stand von etwa 0,1 Ohm-cm bis etwa 3 Ohm-cm So ergibt sich eine Anordnung, bei welcher der ergibt. Da auf der Oberfläche 11 eine epitaktische stromführende Kanal des Unipolartransistors in Schicht ausgebildet werden soll, hat diese vorzugsseinem ganzen Querschnitt einen gleichmäßigen spe- weise (111)-Orientierung, die für Silizium leicht erzirischen Widerstand aufweist. Solche Vorrichtungen hältlich ist, da das epitaktische Wachstum auf einer sind gut reproduzierbar. Der Diffusionsvorgang, 50 solchen Oberfläche besonders leicht ausgeführt werdurch den die Basiszone des Bipolartransistors und den kann.
die Steüerzone des Unipolartransistors ausgebildet F i g. 2 zeigt die Anordnung nach Ausbildung einer werden, bietet keine Schwierigkeiten, da beide Zonen ersten Zone 12 entgegengesetzten Leitfähigkeitstyps, die gleichen Eigenschaften aufweisen können. Die so daß sich ein PN-Übergang bildet.. Die erste Zone Eigenschaften de& Bipolartransistors werden durch 55 dient als freie Steuerzone in der fertigen Anordnung, die Verwendung der gemeinsamen epitaktischen d. h. sie hat entgegengesetzte Leitfähigkeit wie der Schicht, die einen verhältnismäßig hohen Widerstand Unipolarkanal, wird aber nicht an eine äußere Spanhat, als Teil des Kollektors verbessert. So ergibt sich nung angeschlossen. Sie wird vorzugsweise durch ein Transistor vom NPIN-Typ oder PNIP-Typ, der Diffusion eines Akzeptors, wie Bor, an der gesehr hohe Leistungen aufnehmen kann und einen 60 wünschten Stelle des Substrats gebildet. Beispielsguten Frequenzverlauf zeigt. . weise wird eine Oxydmaske durch Oxydieren des Die Erfindung wird nachstehend an Hand der Substrats in der Wärme auf der Oberfläche aus-Zeichnung erläutert. Hierin zeigen gebildet, worauf hin Teile-der-Oxydschicht in bekann-Fig. 1 bis 7 Schnitte einer Halbleiteranordnung ter Weise durch photographisches Abdecken und nach der Erfindung in verschiedenen Fertigungs- 65 Ätzen selektiv entfernt werden, so daß sich ein zuständen, Fenster an der Stelle bildet, wo die Diffusionsschicht Fig.<8 eine Draufsicht der fertigen Halbleiter- aufgebracht werden soll. Die Diffusion wird so anordnung gemäß F i g. 7, lange fortgesetzt, bis sich eine Oberflächenkonzen-
5 6
tration zwischen etwa 5-1016 und 5-1018 Atomen Fig. 6 zeigt die Anordnung nach Diffusion einer
je Kubikzentimeter mit einer Diffusionstiefe von vierten Zone 18, die N-leitend ist und sich innerhalb
etwa 4 bis 10 μπι ergibt. Anschließend wird eine der Basiszone 16 b befindet, um so die Emitterzone
dünne Schicht der Oberfläche 11 abgetragen, so daß des Bipolartransistors auszubilden. Diese Diffusion
der verbleibende Bereich 12 eine Dicke von etwa 1 5 kann unter Verwendung eines Akzeptors wie Phos-
bis 4 μΐη aufweist, um eine seitliche Diffusion bei den phor in der oben beschriebenen Weise durchgeführt
nachfolgenden Operationen möglichst gering zu werden. Die Oberflächenkonzentration liegt hier bei
halten. Die bei der Herstellung verwendeten Oxyd- etwa 1019 bis 1021 Atomen je Kubikzentimeter, und
masken sind der Einfachheit halber nicht einge- die Diffusionstiefe beträgt etwa 0,5 bis 3,5 μπι. Da die
zeichnet. io Emitterzone 18 also stark dotiert ist, ist sie in der
Fig. 3 zeigt die Anordnung, nach dem eine epi- Zeichnung mit N+ bezeichnet.
taktische Schicht 14 auf der ganzen Fläche 11 ein- F i g. 7 zeigt die Anordnung nach dem Anbringen schließlich der Oberfläche des Bereichs 12 ausgebil- der elektrischen Kontakte. An der Steuerzone 16 a det wurde. Die epitaktische Schicht ist eine mono- des Unipolartransistors ist ein ohmscher Kontakt 21 kristalline Fortsetzung des Substrats und kann im 15 angebracht. Die Hauptele'ktroden 22 und 23 des Uniallgemeinen durch thermische Zersetzung einer Ver- polartransistors befinden sich innerhalb des von der bindung des Halbleitermaterials, z. B. durch Reduk- Steuerzone 16 a gebildeten Ringes bzw. an dessen tion von Siliziumtetrachlorid mit Wasserstoff bei äußerem Umfang. Im Bipolartransistor befindet sich einer Temperatur von etwa 1.200° C, erzeugt wer- ein ohmscher Kontakt 24 an der Emitterzone 18 und den. ao ein ohmscher Kontakt 25 an der Basiszone 166.
Mit den gasförmigen Reaktionsteilnehmern wird Letzterer umschließt ringförmig die Emitterzone 18. ein Dotierungsmaterial zugeführt, um die gewünschte Der Anschlußkontakt 26 für die Kollektorzone, die Halbleitereigenschaft zu erzielen, die im vorliegenden durch den Teil 14 b der epitaktischen Schicht und Beispiel N-Leitung sein soll. Im Ausführungsbeispiel das Substrat 10 dargestellt wird, kann an der Unterhat die epitaktische Schicht 14 einen möglichst 25 Seite des Substrats angebracht werden. Er kann aber gleichmäßigen Widerstand (±20%) zwischen etwa auch an der Oberseite angeordnet werden, beispiels-0,5 und etwa 20 Ohm · cm und eine gleichmäßige weise mittels Diffusion eines N-leitenden Ringes um Dicke (± 10°/o) zwischen etwa 3 und 10 μπι. die Basiszone 16 & im gleichen Arbeitsgang, in wel-
Da der spezifische Widerstand der epitaktischen chem die Emitterzone 18 gebildet wird, und nachSchicht 14 im allgemeinen größer als derjenige des 30 folgendes Anlogieren eines ohmschen Kontakts. Die Substrats 10 ist und somit die epitaktische Schicht ohmschen Kontakte 21 bis 25 können am einfachsten stärker eigenleitend als das Substrat ist, wurde sie durch Aufdampfen von Aluminium im Vakuum und mit N(I) bezeichnet. Da die epitaktische Schicht 14 nachfolgendes Anlegieren gebildet werden. Das Alueine monokristalline Fortsetzung des Substrats 10 minium bildet keinen gleichrichtenden, sondern einen darstellt, hat sie ebenfalls eine ebene Hauptfläche 11'. 35 ohmschen Kontakt mit der Emitterzone 18 wegen der
F i g. 4 zeigt die Anordnung nach Ausbildung einer hohen Verunreinigungskonzentration in dieser Zone. Trennwand 12 a mittels Diffusion. Die Trennwand Diejenigen Teile der Oberfläche, die nicht mit einem erstreckt sich durch die epitaktische Schicht 14 Kontakt versehen werden sollen, werden mit einer zum freien Steuerbereich 12 und umschließt einen Isolierschicht 28 geschützt, die z. B. aus Silizium-Abschnitt 14 α der epitaktischen Schicht 14 (s. Fig. 8). 40 dioxyd besteht und in gleicher Weise wie bei den Die Trennwand 12 a hat den gleichen Leitfähigkeits- Diffusionsmasken gebildet werden kann. Wird der typ wie die freie Steuerzone 12. Die Diffusion der Kollektorkontakt 26 in der dargestellten Weise an Trennwand kann in ähnlicher Weise wie oben eben- der Unterseite angebracht, so kann er beispielsweise falls unter Verwendung einer Oxydmaske durch- durch Auflegierung von Gold mit einem geringen geführt werden. Die einzige notwendige Bedingung 45 Anteil eines Donators wie Antimon hergestellt besteht darin, daß der Teil der epitaktischen Schicht, werden. Auch andere bekannte Legierungen sind gein dem die Diffusion stattfindet, P-leitend wird. Zu eignet.
diesem Zweck ist eine Diffusion bis zu einer Ober- Fig. 7 zeigt auch eine leitende Verbindung27 zwi-
flächenkonzentration von etwa 5 · 1019 bis 5 · 1020 sehen dem Kontakt 23 des Unipolartransistors und
Atomen je Kubikzentimeter geeignet. 50 dem Basiskontakt 25 des Bipolartransistors. Diese
F i g. 5 zeigt die Anordnung nach Eindiffusion leitende Verbindung wird vorzugsweise im gleichen
zweier weiterer P-Bezifke 16 a und 16 b. Der zweite Arbeitsgang wie die Kontakte 21 bis 25 hergestellt,
P-Bereich 16 a befindet sich innerhalb des von der ist aber vom Halbleiterkörper durch die Oxydschicht
Trennwand 12a eingeschlossenen Teils 14a der epi- 28 isoliert.
taktischen Schicht 14 und ist hier als zusammenhäri- 55 F i g. 8 zeigt eine Draufsicht der Anordnung nach
gender rechteckiger Rahmen ausgebildet (s. Fig. 8). Fig.7, wobei die Oxydschicht28 weggelassen ist, so
Gleichzeitig mit der Bildung des zweiten P-Bereiches daß die geometrische Anordnung der einzelnen halb-
16 a wird ein dritter P-iBereich 16 b im zweiten leitenden Zonen erkennbar ist.
äußeren Abschnitt 146 der epitaktischen Schicht 14 Fig. 9 zeigt das angenäherte Ersatzschaltbild der
gebildet. Der Bereich 16b hat rechteckige Gestalt. 60 Anordnung, deren Herstellung in Fig. 1 bis 8 er-
Der zweite P-Bereich 16 a dient als Steuerzone des läutert wurde. Die Anordnung ist äquivalent mit
Unipolartransistors, während der dritte P-Bereich einem Unipolartransistor UT, der eine P-leitende
16 b als Basiszone des Bipolartransistors dient. Die Steuerzone und einen N-leitenden Stromkanal auf-
Diffusion dieser beiden Bereiche kann gleichzeitig weist und dessen einer Hauptkontakt galvanisch mit
in gleicher Weise wie vorher durchgeführt werden. 65 der Basiszone eines NPN-Transistors BT gekoppelt
Die Diffusionstiefe beträgt etwa 1 bis 5 μπι und die ist. Der freie Steuerbereich 12 des Unipolartransistors
Oberflächenkonzentration etwa 5 · 1017 bis 1019 bewirkt die elektrische Isolation zwischen den beiden
Atome je Kubikzentimeter. Teilen der Halbleiteranordnung.
7 8
Bei der praktischen Ausführung der Erfindung schäften des Unipolartransistors nur noch mit der können selbstverständlich Halbleiteranordnungen dritten Potenz des Kanalquerschnitts anstatt mit. der hergestellt werden, die eine Mehrzahl von Unipolar- fünften Potenz wie bei den Diffusionsschichten mit transistoren und von Bipolartransistoren aufweisen. ungleichmäßigem Widerstandsverlauf. Die Verunrei-Die jeweilige geometrische Anordnung kann je nach 5 nigungskonzentration an der Steuergrenzschicht kann den praktischen Erfordernissen schwanken. Auch gering, sein, so daß die Spannungsgrenze nunmehr können in dem gleichen Halbleiterkristall weitere über 100 Volt beträgt im Gegensatz zu12 bis 18 Volt Bauelemente wie Dioden, Kondensatoren und Wider- für Anordnungen mit einer als Diffusionsschicht ausstände ausgebildet sein, gebildeten Kanalzone. Ferner ist die Eingangskapa-F i g. 10 zeigt eine Anordnung mit zwei Unipolar- io zität wegen der geringeren Verunreinigungskonzentransistoren und zwei Bipolartransistoren. Es handelt.' tration an der Steuergrenzschicht herabgesetzt, sich um die maßstäbliche Darstellung einer prak- Außer den verbesserten Eigenschaften sind die tisch hergestellten und erfolgreich betriebenen inte- integrierten Halbleiteränordnungen nach der Erfingrierten Halbleiteranordnung (1 cm der Zeichnung dung auch leichter herzustellen. Es ist keine so hohe entspricht 0,126 mm natürlicher Größe). Die beiden 15 Genauigkeit wie bei den Anordungen mit doppelter Unipolartransistoren UTl und UT2 enthalten je Diffusion erforderlich, da der Kanalbereich des Unieinen freien Steuerbereich 112 bzw. 112', eine Trenn- polartransistors nunmehr aus dem gleichen Material wand 112a bzw. 112</, einen Stromkanal 114 «und wiederKollektorbereichdesBipolartransistorSjbesteht. 114 d aus Stücken der epitaktischen Schicht 114, 250 Anordnungen gemäß der Ausbildung in Steuerzonen 116« bzw. 116a', einen Steuerkontakt 20. F i g. IQ wurden gleichzeitig auf einer Scheibe au& 121 bzw. 121' und Hauptkontakte 122 und 123 bzw. ' N-leitendem Silizium ausgebildet, die aus einem Ein-122'und 123'. Die Bipolartransistoren BTl undST2 kristall, der mit Antimon dotiert war und einen spehaben je eine Basiszone 1166 und 116 b', eine Emit- zifischen Widerstand von etwa 2 Ohm-cm aufwies, terzone 118 bzw. 118',. einen Emitterkontakt 124 ausgeschnitten war. Das Substrat hatte einen Durchbzw. 124' und einen Basiskontakt 125 bzw. 125'. Das 25 messer von etwa 18,75 mm und eine Dicke von etwa Substrat dient als Kollektor, an dessen Unterseite der 0,175 mm. . Ausgangskontakt angeschlossen ist. Ferner sind die Die Diffusionsvorgänge wurden unter Verwendung Trennwände der Unipolartransistoren über Kontakte einer Oxydmaske (SiO2) durchgeführt* die durch 128 und 128' angeschlossen. Diese Zusatzkontakte thermische Oxydation gebildet war. Die erste Difkönnen zur Zuführung zusätzlicher Steuersignale 30. fusion für die freien Steuerbereiche wurde durch- oder meist zur Verbindung mit dem einen Haupt- geführt, nachdem eine Borquelle auf das freiliegende kontakt zwecks größerer Stabilität des Betriebs yer- Silizium aufgebracht war. Zu diesem Zweck wurde wendet werden. Im Ausführungsbeispiel sind deshalb inertes Trägergas, bestehend aus Wasserstoff, und leitende Verbindungen 129 bzw. 129' zwischen den Stickstoff, durch Bortribromid bei etwa 20° C durch-Kontaktenl28 und 123 bzw. 128' und 122' vofge- 35 geleitet und der Kammer, die das Silizium enthielt, sehen. Ferner bestehen Verbindungen 130 zwischen etwa 15 Minuten lang zugeführt. Das Silizium war den Kontakten 123 und 123', 127 zwischen den Kon- hierbei auf etwa 950° C erhitzt, indem ein Graphittakten 128 und 125 und 131 zwischen den Kontakten träger induktiv erhitzt wurde. Nach dem Niederschlag 124 und 125'. Leitende Stellen 132 bis 137 sind mit des Bors wurde dieses durch Erhitzung auf etwa verschiedenen Kontakten verbunden, so daß sie als 40 1160° G während 16 Stunden in das Silizium eindif-Anschlußklemmen am einen Rand der Anordnung fundiert. Dieser Schritt wurde unter Sauerstoff und dienen. Alle leitenden Stellen und Verbindungen Wasserdampf durchgeführt, so daß sich gleichzeitig sind vom Halbleiter durch eine nicht dargestellte eine Oxydschicht auf der Siliziumoberfläche bildete. Oxydschicht getrennt. V- So ergaben sich Diffusionsbereiche mit einer Tiefe Somit ergibt sich eine Anordnung, deren Ersatz- 45 von etwa 9 μπι und einer Oberflächenkonzentration schaltbild in Fig. 1.1 innerhalb der gestrichelten Linie von etwa 1018 Atomen je Kubikzentimeter, dargestellt ist. Sie umfaßt einen Unipolartransistor Nach der ersten Diffusion wurden etwa 6 μπι der UTl, der zwei Bipolartransistoren BTl und BTI Scheibenoberseite durch Ätzen mit Chlorwasserstoffsteuert, welche in Kaskadenschaltung "einen Darling- dampf 10 Minuten lang bei etwa 12750C entfernt, ton-Verstärker bilden... ■ / .5° Das Wachstum der epitaktischen Schicht wurde Der zweite Unipolartransistor UT 2 dient zur Er- " durch Reduktion von Siliziumtetrachlorid mit Wasserzeugung der Vorspannung! fürdie Bipolartransistoren. stoff durchgeführt, wobei Arsenwasserstoff (AsH3) Die Grundelektrode der' beiden Unipolartransistoren als dotierende Verunreinigung diente. Es wurden etwa ist jeweils mit dem freien Steuefbereich verbunden. die folgenden Mengen der Reaktionsteilnehmer zu-Der Emitterwiderstand re kann.gegebenenfalls in be- 55 geführt, während 10 Minuten lang das Silizium auf kannter Weise auf. der Halbleiterscheibe ausgebildet etwa 12150C erhitzt war; 261 je Minute Wasserstoff; sein. Die Anschlußstellen 134 und 136 dienen nur 32-10~*Mol je Minute Siliziumtetrachlorid; 100 ecm zur Prüfung der einzelnenSchaltelemente. je-: Minute eines Gemisches von 50 ecm handels-Es wurde gefunden," daß die integrierten Halb- üblichem, mit Arsen dotiertem Wasserstoff (50 Teile leiteranordnungen nach der Erfindung bessere Uni- 60 Arsen auf 1 Million) und 3000 ecm Wasserstoff. Die polartransistoreigenschaften als diejenigen haben, die entstandene epitaktische Schicht hatte einen spezidurch doppelte Diffusion erzeugt wurden. Das rührt fischen Widerstand von etwa 1,5 bis 2,0 Ohm-cm hauptsächlich von der Verwendung einer gleichmäßig und eine Dicke von etwa 7 μπι. dotierten epitaktischen Schicht her, die einen ver- Für den zweiten Diffusionsvorgang zur Bildung häitnismäßig hohen Widerstand im Kanalbereich des 65 der Trennwände wurde Bor in der gleichen Weise Unipolartransistors aufweist. wie oben verwendet, wobei der Niederschlag der Als Folge des konstanten Widerstandes im Kanal- Verunreinigung 15 Minuten lang bei 1125° C und bereich ändern sich nunmehr die statischen Eigen- die Diffusion 16 Stunden lang bei 12150C vorsieh
ging. So ergaben sich Diffusionsbereiche, die durch die 'epitaktische Schicht hindurchreichten und eine Oberflächenkonzentration von etwa 1019 bis 1020 Atomen je Kubikzentimeter aufwiesen.
Die Diffusion für die Steuerzonen der Unipolartransistoren und die Basiszonen der Bipolartransistoren wurde in gleicher Weise durchgeführt. Das Aufbringen der Verunreingung geschah 15 Minuten lang bei 9500C und die Diffusion 2 Stunden lang bei 1160° C, so daß sich Zonen mit einer Tiefe von etwa'3,5 μΐη und einer Oberflächenkonzentration-von etwa 1018 Atomen je Kubikzentimeter ergaben.
Die Diffusion für die N-leitenden Emitterzonen wurde in gleicher Weise wie für die P-leitenden Zonen durchgeführt, wobei jedoch Phosphoroxy—15.;,■ chlorid als Quelle der Verunreinigung diente. Der Niederschlag geschah bei 115O0C während eines Zeitraums von 15 Minuten und die Diffusion 3 Minuten lang bei 1100° C in einer Atmosphäre, die Wasserdampf enthielt, und dann 5 Minuten lang in einer Atmosphäre, die keine Feuchtigkeit enthielt. So ergaben sich Zonen mit einer Tiefe von etwa 2,3 μηι und einer Oberflächenkonzentration von etwa 1020 Atomen je Kubikzentimeter.
F i g. 12 bis 14 zeigen verschiedene Zwischenstationen einer anderen Ausführungsform der Erfindung.
In F i g. 12 befindet sich auf dem Substrat 210, das in gleicher Weise wie das Substrat 10 nach F i g. 1 bis 7 ausgebildet sein kann, eine P-leitende epitaktische Schicht 213. In F i g. 13 wurde die epitaktische Schicht, abgesehen von einem Stück 212, durch Diffusion in eine N-leitende Schicht 213 a umgewandelt. Diese Diffusion kann wieder unter Verwendung einer Oxydmaske durchgeführt werden.
Fig. 14 zeigt die Struktur nach dem Fertigstellen der Halbleiiterbereiche. Über der Oberfläche der ersten epitaktischen Schicht befindet sich eine zweite Schicht 214 vom Typ N (I) wie die Schicht 14 von F i g. 1 bis 7. Die weiteren Herstellungsvorgänge können die gleichen wie vorher sein, also Diffusion der Trennwand 212 a, Diffusion der Steuerzone 216 a und der Basiszone 216 b und Diffusion der bipolaren Emitterzone 218.
Die Anordnung nach F i g. 14 hat den Vorteil, daß der freie Steuerbereich 212 eine verhältnismäßig geringe Konzentration aufweisen kann, da er aus epitaktischem Material besteht, im Gegensatz zu der Diffusionszone 12 in F i g. 7. Daher sind in den nachfolgenden Fabrikationsschritten Diffusionsvorgänge, durch welche Verunreinigungen in die Kanalzone 214 a eindringen, auf ein Mindestmaß beschränkt. Eine Ausdiffusion aus dem Teil 213 α der epitaktischen Schicht bildet kein Problem, da hierfür eine Verunreinigung, wie Arsen, gewählt werden kann, die eine sehr geringe Diffusionskonstante aufweist.
Es wurden Anordnungen gemäß Fig. 12 bis ,14 unter Verwendung von Diboran (B2H6) als Verunreinigung für die P-leitende epitaktische Schicht 213 hergestellt. Diese hatte eine Tiefe von 1,8 μπι und einen spezifischen Widerstand von 2,5 Ohm · cm. Im übrigen war das Verfahren das gleiche wie bei der epitaktischen Schicht, die oben beschrieben wurde. Zur Bildung der N-leitenden Schicht 213 α durch Diffusion wurde Arsentrioxyd (As2O3) als Dotierungsquelle verwendet. Die Oberflächenkonzentration be- trug etwa 1019 Atome je Kubikzentimeter. Die weiteren Herstellungsschritte entsprachen denjenigen, die für die Anordnung nach F i g. 10 beschrieben wurden.

Claims (10)

Patentansprüche:
1. Integrierte Halbleiteranordnung mit mindestens einem Unipolartransistor und einem bipolaren Flächentransistor in einem gemeinsamen Halbleitersubstrat, dadurch gekennzeichnet, daß der stromführende Kanal (14 a) des Unipolartransistors und der Kollektor (14 b) des bipolaren Transistors verschiedene Abschnitte einer einzigen epitaktischen Schicht mit gleichmäßigem spezifischem Widerstand darstellen.
2. Integrierte Halbleiteranordnung nach Anspruch 1 mit einem Substrat (10) eines bestimmten Leitfähigkeitstyps, in das an einer Hauptfläche (11) ein Bereich (12) entgegengesetzten Leitfähigkeitstyps eingelagert ist, dadurch gekennzeichnet, daß der den Kanal des Unipolartransistors bildende Abschnitt der epitaktischen Schicht vom gleichen Leitfähigkeitstyp wie das Substrat sich oberhalb des Bereiches (12) mit entgegengesetztem Leitfähigkeitstyp befindet und von dem Kollektorabschnitt (14 b) durch eine Trennwand (12 a) von entgegengesetztem Leitfähigkeitstyp, die sich durch die ganze Dicke der epitaktischen Schicht zu dem unter ihr liegenden Bereich (12) erstreckt, getrennt ist.
3. Integrierte Halbleiteranordnung nach Anspruch 2, dadurch gekennzeichnet, daß die Basiszone (16 b) des Bipolartransistors vom entgegengesetzten Leitfähigkeitstyp wie das Substrat einen PN-Übergang mit dem zweiten Abschnitt (14 b) der epitaktischen Schicht bildet.
4. Integrierte Halbleiteranordnung nach Anspruch 2 oder 3, mit einer Steuerzone (16a) vom entgegengesetzten Leitfähigkeitstyp wie das Substrat, die einen PN-Übergang mit dem stromführenden Kanal (14 a) bildet, und zwei am Kanal angebrachten Hauptelektroden (21, 23) sowie einer an der Steuerzone angebrachten Steuerelektrode (22), dadurch gekennzeichnet, daß die unterhalb des Kanals befindliche Schicht (12) vom entgegengesetzten Leitfähigkeitstyp einen freien Steuerbereich ohne festgelegtes elektrisches Potential darstellt.
5. Integrierte Halbleiteranordnung nach Anspruch 4, dadurch gekennzeichnet, daß die eine Hauptelektrode (23) des Unipolartransistors mit der Basiselektrode (25) des Bipolartransistors, die im ohmschen Kontakt mit der Basiszone desselben steht, leitend verbunden ist.
6. Integrierte Halbleiteranordnung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß der spezifische Widerstand der epitaktischen Schicht zwischen 0,5 und 20 Ohm · cm liegt.
7. Verfahren zum Herstellen einer integrierten Halbleiteranordnung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß zunächst eine Zone (12) entgegengesetzten Leitfähigkeitstyps wie der des Substrats an einer Hauptfläche des Substrats durch Diffusion einer Dotierungssubstanz ausgebildet wird, daß dann die epitaktische Schicht (14) gezüchtet wird und daß schließlich die Trennwand (12 a) durch Diffusion einer Dotierungssubstanz gebildet wird.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß mindestens die Steuerzone (16a) des Unipolartransistors und die Basiszone (16 b) des Flächentransistors in einem einzigen Diffusionsschritt hergestellt werden und daß die
809 637/1107
Emitterzone (18) des Flächentransistors durch einen nachfolgenden weiteren Diffusionsvorgang erzeugt wird.
9. Verfahren nach Anspruch 7 oder 8, dadurch gekennzeichnet, daß der erste Bereich (12) vom entgegengesetzten Leitfähigkeitstyp im Substrat (10) ausgebildet wird.
10. Verfahren nach Anspruch 7 oder 8, dadurch gekennzeichnet, daß der erste Bereich (212) vom entgegengesetzten Leitfähigkeitstyp durch Umdotieren des außerhalb von ihm liegenden Abschnitts (213«) einer anfangs gebildeten epi-
taktischen Schicht (213) vom entgegengesetzten Leitfähigkeitstyp wie das Substrat (210) gebildet wird und daß man anschließend auf die epitaktische Schicht (213) eine weitere epitaktische Schicht (214) vom ersten Leitfähigkeitstyp aufwachsen läßt, in der dann die weiteren Halbleiterzohen ausgebildet werden.
In Betracht gezogene Drückschriften:
Belgische Patentschrift Nr. 603 266;
»The Proceedings of the IRE«, Bd. 48 (1960), H. 9, S. 1642, 1643.
Hierzu 2 Blatt Zeichnungen
809 637/1107 11.68 © Bundesdruckerei Berlin
DEW37109A 1963-07-05 1964-07-04 Integrierte Halbleiteranordnungen und Verfahren zum Herstellen derselben Pending DE1282796B (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US292880A US3299329A (en) 1963-07-05 1963-07-05 Semiconductor structures providing both unipolar transistor and bipolar transistor functions and method of making same

Publications (1)

Publication Number Publication Date
DE1282796B true DE1282796B (de) 1968-11-14

Family

ID=23126614

Family Applications (1)

Application Number Title Priority Date Filing Date
DEW37109A Pending DE1282796B (de) 1963-07-05 1964-07-04 Integrierte Halbleiteranordnungen und Verfahren zum Herstellen derselben

Country Status (5)

Country Link
US (1) US3299329A (de)
BE (1) BE650116A (de)
DE (1) DE1282796B (de)
FR (1) FR1420391A (de)
GB (1) GB1024359A (de)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH423939A (fr) * 1965-06-04 1967-05-13 Centre Electron Horloger Résistance diffusée dans un circuit intégré
US3381183A (en) * 1965-06-21 1968-04-30 Rca Corp High power multi-emitter transistor
US3365629A (en) * 1965-06-24 1968-01-23 Sprague Electric Co Chopper amplifier having high breakdown voltage
US3387193A (en) * 1966-03-24 1968-06-04 Mallory & Co Inc P R Diffused resistor for an integrated circuit
US3508209A (en) * 1966-03-31 1970-04-21 Ibm Monolithic integrated memory array structure including fabrication and package therefor
US3474308A (en) * 1966-12-13 1969-10-21 Texas Instruments Inc Monolithic circuits having matched complementary transistors,sub-epitaxial and surface resistors,and n and p channel field effect transistors
US3475234A (en) * 1967-03-27 1969-10-28 Bell Telephone Labor Inc Method for making mis structures
NL158027B (nl) * 1967-09-12 1978-09-15 Philips Nv Gestabiliseerde planaire halfgeleiderinrichting met een hoog gedoteerde oppervlaktezone.
US3506891A (en) * 1967-12-26 1970-04-14 Philco Ford Corp Epitaxial planar transistor
US4046605A (en) * 1974-01-14 1977-09-06 National Semiconductor Corporation Method of electrically isolating individual semiconductor circuits in a wafer
DE2641546A1 (de) * 1974-07-23 1978-03-16 Siemens Ag Integrierte halbleiteranordnung
DE2435371A1 (de) * 1974-07-23 1976-02-05 Siemens Ag Integrierte halbleiteranordnung
US4176272A (en) * 1977-11-03 1979-11-27 E-Systems, Inc. MOS-bipolar printer driver circuit
US4153486A (en) * 1978-06-05 1979-05-08 International Business Machines Corporation Silicon tetrachloride epitaxial process for producing very sharp autodoping profiles and very low defect densities on substrates with high concentration buried impurity layers utilizing a preheating in hydrogen
EP0147249B1 (de) * 1983-09-19 1989-01-18 Fairchild Semiconductor Corporation Verfahren zum Herstellen von Transistorstrukturen mit durch isolierende Schichten begrenzten Übergängen und so hergestellte Strukturen
CN109494250A (zh) * 2018-11-20 2019-03-19 山东农业工程学院 一种小功率抗辐射晶体管芯片及制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE603266C (de) * 1934-09-26 Paul Jordan Abspannvorrichtung fuer Freileitungen mit Konus- und Abzweigklemme zum Anschluss einer aus einem Gebaeude herausgefuehrten Leitung an die Freileitung

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2763581A (en) * 1952-11-25 1956-09-18 Raytheon Mfg Co Process of making p-n junction crystals
NL109817C (de) * 1955-12-02
GB945742A (de) * 1959-02-06 Texas Instruments Inc
US3108914A (en) * 1959-06-30 1963-10-29 Fairchild Camera Instr Co Transistor manufacturing process
US3150299A (en) * 1959-09-11 1964-09-22 Fairchild Camera Instr Co Semiconductor circuit complex having isolation means
US3070762A (en) * 1960-05-02 1962-12-25 Texas Instruments Inc Voltage tuned resistance-capacitance filter, consisting of integrated semiconductor elements usable in phase shift oscillator
US3131098A (en) * 1960-10-26 1964-04-28 Merck & Co Inc Epitaxial deposition on a substrate placed in a socket of the carrier member
US3177414A (en) * 1961-07-26 1965-04-06 Nippon Electric Co Device comprising a plurality of transistors
US3210677A (en) * 1962-05-28 1965-10-05 Westinghouse Electric Corp Unipolar-bipolar semiconductor amplifier
US3197710A (en) * 1963-05-31 1965-07-27 Westinghouse Electric Corp Complementary transistor structure

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE603266C (de) * 1934-09-26 Paul Jordan Abspannvorrichtung fuer Freileitungen mit Konus- und Abzweigklemme zum Anschluss einer aus einem Gebaeude herausgefuehrten Leitung an die Freileitung

Also Published As

Publication number Publication date
FR1420391A (fr) 1965-12-10
GB1024359A (en) 1966-03-30
US3299329A (en) 1967-01-17
BE650116A (de) 1900-01-01

Similar Documents

Publication Publication Date Title
DE1294557C2 (de) Integrierte komplementaere transistoranordnung und verfahren zu ihrer herstellung
DE2837028C2 (de)
DE1295093B (de) Halbleiterbauelement mit mindestens zwei Zonen entgegengesetzten Leitungstyps
DE1282796B (de) Integrierte Halbleiteranordnungen und Verfahren zum Herstellen derselben
DE1514362B1 (de) Feldeffekttransistor
EP0001574B1 (de) Halbleiteranordnung für Widerstandsstrukturen in hochintegrierten Schaltkreisen und Verfahren zur Herstellung dieser Halbleiteranordnung
DE2335799A1 (de) Sperrschicht-feldeffekttransistoren in dielektrisch isolierten mesas
EP0001586A1 (de) Integrierte Halbleiteranordnung mit vertikalen NPN- und PNP-Strukturen und Verfahren zur Herstellung
DE2133184A1 (de) Verfahren zum Herstellen von Halbleiterbauteilen
DE2704413A1 (de) Verfahren zur herstellung von halbleiteranordnungen, bei dem eine dotierungsverunreinigung aus einer polykristallinen halbleiterschicht in ein unterliegendes einkristallines halbleitermaterial eindiffundiert wird
DE2749607B2 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
CH655202A5 (de) Verfahren zur herstellung einer halbleiteranordnung.
DE1948921A1 (de) Halbleiterbauelement,insbesondere monolithischer integrierter Schaltkreis und Verfahren zu seiner Herstellung
DE2109352C2 (de) Verfahren zum Herstellen eines lateralen bipolaren Halbleiter-Bauelements
DE1414538A1 (de) Unterschiedliche Leitfaehigkeitszonen aufweisende Halbleiteranordnung und Verfahren zu dessen Herstellung
DE2218680C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2833068A1 (de) Integrierte halbleitervorrichtung
DE2318179C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2904480A1 (de) Integrierte halbleiterschaltung und verfahren zu ihrem herstellen
DE2953394T1 (de) Dielectrically-isolated integrated circuit complementary transistors for high voltage use
DE2507038C3 (de) Inverser Planartransistor und Verfahren zu seiner Herstellung
DE2364753A1 (de) Halbleitervorrichtung
DE2219696A1 (de) Verfahren zur Isolationsbereichsbildung
DE2657822C2 (de)
DE2822911C2 (de) Halbleiteranordnung mit mindestens einem pn-Übergang und Verfahren zu ihrer Herstellung