DE2507038C3 - Inverser Planartransistor und Verfahren zu seiner Herstellung - Google Patents

Inverser Planartransistor und Verfahren zu seiner Herstellung

Info

Publication number
DE2507038C3
DE2507038C3 DE2507038A DE2507038A DE2507038C3 DE 2507038 C3 DE2507038 C3 DE 2507038C3 DE 2507038 A DE2507038 A DE 2507038A DE 2507038 A DE2507038 A DE 2507038A DE 2507038 C3 DE2507038 C3 DE 2507038C3
Authority
DE
Germany
Prior art keywords
area
zone
emitter
planar transistor
inverse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2507038A
Other languages
English (en)
Other versions
DE2507038A1 (de
DE2507038B2 (de
Inventor
Juergen Dipl.-Ing. Dr. 8022 Gruenwald Graul
Nikolaus A. Dipl.-Phys. Dr. 8000 Muenchen Kokkotakis
Helmuth Dipl.-Phys. Dr. 8012 Ottobrunn Murrmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE2507038A priority Critical patent/DE2507038C3/de
Priority to GB49938/75A priority patent/GB1494149A/en
Priority to FR7603630A priority patent/FR2301925A1/fr
Priority to IT20065/76A priority patent/IT1055197B/it
Priority to JP51016882A priority patent/JPS51107779A/ja
Publication of DE2507038A1 publication Critical patent/DE2507038A1/de
Publication of DE2507038B2 publication Critical patent/DE2507038B2/de
Application granted granted Critical
Publication of DE2507038C3 publication Critical patent/DE2507038C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H01L29/7327—Inverse vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/2205—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities from the substrate during epitaxy, e.g. autodoping; Preventing or using autodoping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)

Description

tier Erfindung an Hand der Zeichnung in einem Ausführungsbeispiel näher erläutert, wobei die einzige Figur einen Querschnitt eines inversen Planartransistors üeigt:
Auf einem p-leitenden Halbleitersubstrat 1 befindet sich eine epitaktisch abgeschiedene n-ieitende HaIbileiterschicht Z In der Oberfläche des Halbleitersubstrats 1 befindet sich ein stark η dotierter, erster Bereich 3, der auch in die epitaktische Halbleiterschicht 2 hineinragt Der erste Bereich 3 ist durch einen ebenfalls hoch in-dotierten zweiten Bereich 4 — einen Anschlußbereich — mit der Oberfläche 5 der epitaktischen Halbleiterschicht 2 verbunden. Weiterhin befindet sich in der epitaktischen Halbleiterschicht 2 eine p-Ieitende Zone 6, in der eine stark η-dotierte Zone 7 vorgesehen ist Die Zonen 6 und 7 dienen als Basiszone bzw. als JCollektorzone.
Auf dem Anschlußbereich 4 und auf den Zonen 6 und 7 befinden sich die Kontaktelektroden 10,11 und IZ
Wie in der Figur dargestellt ist, führt ein hochdotierter dritter Bereich 15 bis nahe an die Basiszone 6 heran.
Der Bereich 3 und der Bereich 15 stellen zusammen mit einem Bereich 14 der epitaktischen Halbleiterschicht 2 zwischen der Zone 6 und dem Bereich 3 die Emitterzone dar, die über den Anschlußbereich 4 mit der Kontaktelektrode 10 verbunden ist
Der dritte Bereich 15 der Emitterzone, der die kapazitiv besonders wirksame Fläche des pn-Übergangs zwischen der Emitterzone und der Basiszone 6 verringert und gleichzeitig die Dotierungskonzentration in der epitaktisch abgeschiedenen Halbleiterschicht 2 erhöht, kann als »Pedestal-Emitter« bezeichnet werden.
Im folgenden soll ein Verfahren zur Herstellung des in der Figur dargestellten, inversen Planartransistors näher erläutert werden.
In die Oberfläche 16 eines Halbleitersubstrats 1 wird zunächt mit Hilfe der üblichen bekannten Maskierung ein hochdotiertes, n-lekendes Gebiet mit einem ersten Dotierungsmaterial duch Diffusion oder Implantation eingebracht Zusätzlich wird an der Stelle dieses Gebiets, an der später der dritte Bereich 15 entstehen soll, ein Bereich durch Diffusion oder Imputation :nit einem zweiten Dotierungsmaterial als Diffusionsquelle erzeugt. Das zweite Dotierungsmaterial weist einen höheren Diffusionskoeffizienten als das erste Dotierungsmaterial auf.
Anschließend wird die Halbleiterschicht 2 epitaktisch abgeschieden. Während dieses Abscheidens und bei den
iü nachfolgenden Verfahrensschritten diffundieren das erste und das zweite Dotierungsmaterial in die Halbleiterschicht 2, so daß der erste Bereich 3 sowie der dritte Bereich 15 entstehen. Der dritte Bereich 15 ragt auf Grund des höheren Diffusionskoeffizienten des
π zweiten Dotierungsmaterials weiter in die Halbleiterschicht 2 hinein als der erste Bereich 3.
Der zweite Bereich 4 der Emitterzone, die Basiszone 6, die Kollektorzone 7 sowie eine etwaige zusätzliche Zone 8, über die ein Steuerstrom aus injizierten Defektelektroden der Basiszone 6 zugeführt werden kann, werden mit Hilfe der '.blichen bekannten Maskierung durch Diffusion oder Implantation hergestellt
Schließlich werden die Kontaktelektroden 10.11 und
2ί 12 erzeugt, was beispielsweise durch Aufdampfen durch eine f>.£aske erfolgen kann.
Der inverse Planartransistor kann sowohl einen npn-als auch einen pnp-Zonenaufbau aufweisen. Bei einem npn-Zonenaufbau kann der erste Bereich 3 mit
jo Antimon als ersten Dotierungsmaterial dotiert sein. Dann wird als zweites Dotierungsmaterial für die zusätzliche Diffusionsquelle für den dritten Bereich 15 Arsen oder Phosphor verwendet Wenn der erste Bereich 3 mit Arsen dotiert ist, dann wird für die
31S zusätzliche Diffusionsquelle zur Erzeugung des dritten Bereiches 15 Phosphor oder Arsen in einer gegenüber der des ersten Bereiches 3 höheren Konzentration verwendet.
Hierzu 1 Blatt Zeichnungen

Claims (6)

Patentansprüche:
1. Inverser Planartransistor mit einem scheibenförmigen Halbleiterkörper, an dessen eineScheibenfläche die Kollektorzone, die die Koilektorzone umgebende Basiszone und die die Baüiszone umgebende Emitterzone grenzen, bei dem die Emitterzone einen in einem Abstand unterhalb der Basiszone angeordneten, hochdotierten, schichtförmigen, ersten Bereich und einen sich von diesem ersten Bereich bis zu der einen Scheibenfläche erstreckenden, hochdotierten zweiten Bereich aufweist, dadurch gekennzeichnet, daß die Emitterzone (3, 4,14) einen weiteren hochdotierten, dritten Bereich (15) aufweist, der von dem ersten ^ Bereich (3) aus in den Bereich (14) der Emitterzone (3, 4, 14, 15) zwischen dem ersten Bereich (3) der Emitterzone (3, 4, 14, 15) und der Basiszone (6) hineinragt
2. Inverser Planartransistor nach Anspruch 1, dadurch gekennzeichnet, daß der scheibenförmige Halbleiterkörper aus einem Halbleitersubstrat (ί) und aus einer epitaktischen Halbleiterschicht (2) besteht, die die Kollektorzone (7), die Basiszone (6), den zweiten Bereich (4) der Emitterzone (3,4,14,15) und den Bereich (14) der Emitterzone (3, 4, 14, 15) zwischen der Basiszone (6) nnd dem ersten Bereich (3) der Emitterzone (3,4,14,15) enthält.
3 !nverser Planartransistor nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der dritte Eiereich (15) der Emitterzone (3, 4, 14, 15) durch Diffusion oder ImpL nation dotiert ist.
4. Inverser Planartransistor nach Anspruch 1, 2 oder 3, dadurch gekennzeichnet, daß der erste Bereich (3) mit Antimon und 4er dritte Bereich (15) r> mit Arsen oder Phosphor dotiert sind.
5. Inverser Planartransistor nach Anspruch 1, 2 oder 3, dadurch gekennzeichnet, daß der erste Bereich (3) mit Arsen und der dritte Bereich (i5) mit Phosphor oder Arsen in einer gegenüber der des ersten Bereiches (3) höheren Konzentration dotiert sind.
6. Verfahren zum Herstellen eines inverren Planartransistors nach einem der Ansprüche I bis 5. bei dem auf einem Halbleitersubstrat eines Leitfähigkeitstyps nach Bildung des schichtfönnigen, ersten Bereiches der Emitterzone des entge;s:engeletzten, zweiten Leitfähigkeitstyps auf dessen Oberflächenschicht eine Halbleiterschicht des zwei ten Leitfähigkeitstyps epitaktisch abgeschieden v> wird, in der durch Diffusion oder Implantation .zuerst der zweite Bereich der Emitterzone umi die Basiszone und sodann die Kollektorzone erzeugt werden, dadurch gekennzeichnet, daß vor dem Aufbringen der epitaktischen Halbleiterschichi (2) in « dem schichtförmigen, ersten Bereich (3) der Emitterzone (3, 4, 14, 15) eine Diffusionsquelle mit tinem Dotietungsmaterial zur Bildung des dritten Bereiches (15) der Emitterzone durch Implantation oder Diffusion erzeugt wird, das einen höheren Diffusionskoeffizienten als das PotierungsmiLterial des schichtförmigen, ersten Bereiches (3) hai!; und daßder dritte Bereich (15) der Emitterzone (3,4,14, 15) während und nach dem Abscheiden der «pitaktischen Halbleiterschicht (2) durch Diffusion g ebildet wird.
Die Erfindung betrifft einen inversen Planartransistor nach dem Oberbegriff des Patentanspruches 1 und eine Weiterbildung der Erfindung ein Verfahren zur Herstellung eines inversen Planartransistors.
Ein Planartransistor der in dem Oberbegriff des Palentspruchs 1 angegebenen Art ist bekannt (»Neues aus der Technik«, Nr. 4 vom 1. Juli 1969, Seite 3, Abschnitt »Monolithischer pnp-Transistor«)·
Es ist ferner ein inverser Epitaxial-Transistor bekannt (DE-AS 12 22 166), bei dem aber die im Halbleitersubstrat liegende Emitterzone von der zur epitaktisch abgeschiedenen Schicht aus entgegengesetzten Oberfläche kontaktiert wird, so daß dieser Transistor für integrierte Planarhalbleiterschaltungen nicht geeignet ist, bei der alle elektrischen Anschlüsse von einer Oberflächenseite des Halbleitersubstrats aus erfolgen. Außerdem ist in dieser deutschen Auslegeschrift eine Ausführung eines inversen Transistors beschrieben, bei der sich die Kontaktelektrode an der Emitterzone zwar an der Seite der Halbleiterscheibe befindet, an der die übrigen Anschlüsse liegen. Jedoch ist bei dieser Ausführung eines inversen Epitaxiai-Transistors die Kontaktelektrode an der Emitterzone an der epitaktischen Halbleiterschicht selbst angebracht
Bei einem inversen Planartransistor weist die Emitterzone im allgemeinen einen hochdotierten, schichtförmigen Bereich (»vergrabene Schicht«), der vor dem Aufbringen der epitaktisch abgeschiedenen Schicht in das Halbleitersubstrat diffundiert oder implantiert wird, sowie einen an die Basiszone angrenzenden Bereich der epitaktisch abgeschiedenen Schicht auf.
Der in »Neues aus der Technik« beschriebene inverse Planartransistor hat auf Gnand einer relativ niedrigen Dotierung der epitaktisch abgeschiedenen Halbleiterschicht einen geringen Emitterwirkungsgrad, was zu einer niedrigen Stromverstärkung des Transistors führt. Weiterhin hat ein derartiger Planartransistor auf Grund der relativ großen Fläche dc-r Basiszone eine hohe Emitter-Basis-Kapazität, da aus Granden eines großen Emitterwirkungsgrades meist die Basiszone dicht an den hochdotierten, schichtförmigen, ersten Bereich herangeführt ist.
Es ist daher Aufgabe der Erfindung, einen inversen Planartransistor anzugeben, der einen erhöhten Emitterwirkungsgrad bei einer reduzierten Emitter-Basis-Kapazität besitzt.
Diese Aufgabe wird erfindungsgemäß durch die im kennzeichnenden Teil des Patentanspruches 1 angegebene Ausbildung gelöst.
Der hochdotierte dritte Bereich der Emitterzone vergrößert die Dotierungskonzentration im Bereich zwischen dem ersten Bereich und der Basiszone, so daß ein erhöhter Emitterwirkungsgrad vorliegt, der zu einer besseren Stromverstärkung des Planartransistors führt. Weiterhin wird die für eine hohe spezifische Kapazität maßgebende Fläche zwischen dem ersten Bereich der Emitterzone und der Basiszone auf Grund des in den Bereich zwischen dem ersten Bereich und c er Basiszone hineiniagenden dritten Bereiches verkleinert, wodurch dieEmitter-Basis-Kapazität herabgesetzt wird=
Vorteilhafte Ausgestaltungen des Planartransistors nach der Erfindung sind in den Patentansprüchen 2 bis 6 angegeben.
Der inverse Planartransistor nach d«r Erfindung eignet sich besonders für integrierte Halbleiterschaltung gen und insbesondere für Speicherzellen,
Nachfolgend wird der inverse Planartransistor nach
DE2507038A 1975-02-19 1975-02-19 Inverser Planartransistor und Verfahren zu seiner Herstellung Expired DE2507038C3 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE2507038A DE2507038C3 (de) 1975-02-19 1975-02-19 Inverser Planartransistor und Verfahren zu seiner Herstellung
GB49938/75A GB1494149A (en) 1975-02-19 1975-12-05 Integrated circuits
FR7603630A FR2301925A1 (fr) 1975-02-19 1976-02-10 Transistor planar inverse
IT20065/76A IT1055197B (it) 1975-02-19 1976-02-11 Transistore planare inverso
JP51016882A JPS51107779A (de) 1975-02-19 1976-02-18

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2507038A DE2507038C3 (de) 1975-02-19 1975-02-19 Inverser Planartransistor und Verfahren zu seiner Herstellung

Publications (3)

Publication Number Publication Date
DE2507038A1 DE2507038A1 (de) 1976-09-02
DE2507038B2 DE2507038B2 (de) 1979-05-23
DE2507038C3 true DE2507038C3 (de) 1980-01-24

Family

ID=5939232

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2507038A Expired DE2507038C3 (de) 1975-02-19 1975-02-19 Inverser Planartransistor und Verfahren zu seiner Herstellung

Country Status (5)

Country Link
JP (1) JPS51107779A (de)
DE (1) DE2507038C3 (de)
FR (1) FR2301925A1 (de)
GB (1) GB1494149A (de)
IT (1) IT1055197B (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2532608C2 (de) * 1975-07-22 1982-09-02 Deutsche Itt Industries Gmbh, 7800 Freiburg Planardiffusionsverfahren zum Herstellen einer monolithisch integrierten Schaltung
DE2554426C3 (de) * 1975-12-03 1979-06-21 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zur Erzeugung einer lokal hohen inversen Stromverstärkung bei einem Planartransistor sowie nach diesem Verfahren hergestellter invers betriebener Transistor
JPS5385182A (en) * 1977-01-05 1978-07-27 Hitachi Ltd Iil type semiconductor device
JPS55111159A (en) * 1979-02-20 1980-08-27 Fuji Electric Co Ltd Semiconductor integrated circuit
JPS564275A (en) * 1979-06-25 1981-01-17 Fujitsu Ltd Semiconductor device
JPS6031107B2 (ja) * 1981-01-09 1985-07-20 株式会社日立製作所 半導体集積回路装置
JPS59158554A (ja) * 1983-02-27 1984-09-08 Rohm Co Ltd トランジスタ

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4926752A (de) * 1972-07-06 1974-03-09
JPS5720711B2 (de) * 1974-07-09 1982-04-30
JPS5837699B2 (ja) * 1974-12-16 1983-08-18 三菱電機株式会社 ハンドウタイキオクソウチ

Also Published As

Publication number Publication date
IT1055197B (it) 1981-12-21
DE2507038A1 (de) 1976-09-02
JPS51107779A (de) 1976-09-24
FR2301925B1 (de) 1982-03-19
DE2507038B2 (de) 1979-05-23
GB1494149A (en) 1977-12-07
FR2301925A1 (fr) 1976-09-17

Similar Documents

Publication Publication Date Title
DE1260029B (de) Verfahren zum Herstellen von Halbleiterbauelementen auf einem Halbleitereinkristallgrundplaettchen
DE2507366C3 (de) Verfahren zur Unterdrückung parasitärer Schaltungselemente
DE1944793C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE2545892A1 (de) Kombiniertes verfahren zur herstellung oxyd-isolierter vertikaler bipolartransistoren und komplementaerer oxyd-isolierter lateraler bipolartransistoren
DE2757762C2 (de) Monolithische Kombination zweier komplementärer Bipolartransistoren
EP0007923A1 (de) Verfahren zur Herstellung eines doppeltdiffundierten, lateralen Transistors und eines mit diesem integrierten komplementären vertikalen Transistors
DE1207014C2 (de) Verfahren zum herstellen einer integrierten halbleiterschaltungsanordnung
DE3545040A1 (de) Verfahren zur herstellung einer vergrabenen schicht und einer kollektorzone in einer monolithischen halbleitervorrichtung
DE1539090B1 (de) Integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE3022122C2 (de)
DE2507038C3 (de) Inverser Planartransistor und Verfahren zu seiner Herstellung
DE2318179C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2403816C3 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2529951A1 (de) Lateraler, bipolarer transistor
DE2101279C2 (de) Integrierter, lateraler Transistor
DE2527076A1 (de) Integriertes schaltungsbauteil
DE2627922A1 (de) Halbleiterbauteil
DE2835330A1 (de) Integrierter bipolarer halbleiterschaltkreis sowie verfahren zu seiner herstellung
DE3129487C2 (de)
EP0017021B1 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit komplementären Transistoren
DE19752052A1 (de) Halbleitervorrichtung und Herstellungsverfahren
DE19523333A1 (de) Bipolare Halbleitereinrichtung und Verfahren zur Herstellung einer solchen
DE3142618C2 (de) Halbleiteranordnung mit Transistor und Widerstandszone
DE2610208C3 (de) Verfahren zur Herstellung von Halbleiterbauelementen
DE3539208C2 (de) Halbleitereinrichtung mit einem lateralen und einem vertikalen pnp-Transistor

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee