DE19752052A1 - Halbleitervorrichtung und Herstellungsverfahren - Google Patents

Halbleitervorrichtung und Herstellungsverfahren

Info

Publication number
DE19752052A1
DE19752052A1 DE19752052A DE19752052A DE19752052A1 DE 19752052 A1 DE19752052 A1 DE 19752052A1 DE 19752052 A DE19752052 A DE 19752052A DE 19752052 A DE19752052 A DE 19752052A DE 19752052 A1 DE19752052 A1 DE 19752052A1
Authority
DE
Germany
Prior art keywords
conductive material
semiconductor substrate
edge
hole
doped region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19752052A
Other languages
English (en)
Inventor
Paul W Sanders
John L Freeman
Troy E Mackie
Alan D Wood
Julio C Costa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of DE19752052A1 publication Critical patent/DE19752052A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H01L29/7322—Vertical transistors having emitter-base and base-collector junctions leaving at the same surface of the body, e.g. planar transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)

Description

Die vorliegende Erfindung betrifft im allgemeinen Halbleiter­ vorrichtungen, und insbesondere Bipolartransistoren mit einer relativ hohen Durchbruchsspannung zwischen dem Kollektor- und Emitteranschluß (BVCEO).
Ein üblicher Prozeß zum Herstellen von Bipolartransistoren enthält die Schritte der Dotierung eines n-Typ-Halbleiter­ substrats, welches als Kollektoranschluß dient, mit einem p-Typ-Dotierstoff zum Bilden eines Basisbereichs. Eine Schicht aus Polysilizium wird auf der Oberfläche des Halbleiter­ substrats gebildet, um einen elektrischen Kontakt mit einem Emitterbereich und mit dem Basisbereich zu schaffen. Der Emitterbereich wird durch Dotieren eines Teils des dotierten Bereichs durch die Polysiliziumschicht mit einem n-Typ-Do­ tierstoff gebildet.
Zum Erhöhen des elektrischen Kontakts mit dem Basisbereich wird ein zusätzlicher Basiskontaktbereich durch Dotieren des Halbleitersubstrats mit einem p-Typ-Dotierstoff durch die Po­ lysiliziumschicht gebildet. Während der folgenden Hochtempe­ raturverarbeitung wandert ein Teil des Dotierstoffs, welcher zum Bilden des Basiskontaktbereichs verwendet wird, durch die Polysiliziumschicht und sammelt sich in der Polysilizium­ schicht im Emitterteil des Bipolartransistors an. Die latera­ le Diffusion des p-Typ-Dotierstoffs bildet einen Minoritäts­ träger-Konzentrationsgradienten in der Polysiliziumschicht oberhalb des Emitterbereichs. Die Gegenwart dieses Konzentra­ tionsgradienten erzeugt Schwankungen im Widerstand des Emit­ terabschnitts der Polysiliziumschicht. Diese Schwankungen im Widerstand erschweren es, die exakten Funktionscharakteristi­ ka des Bipolartransistors vorherzusagen und zu steuern.
Übliche Verfahren zum Kompensieren dieses Problems sind auf die Erhöhung der Verstärkung (Beta) des Bipolartransistors und die Reduzierung der Durchbruchsspannung (BVCEO) des Tran­ sistors gerichtet. Jedoch sind diese Lösungen nicht anwend­ bar, wenn der Bipolartransistor zur Benutzung in Radiofre­ quenz (RF)-Leistungsanwendungen vorgesehen ist. Diese Anwen­ dung erfordert relativ geringe Beta-Werte mit einer hohen Durchbruchsspannung und einer hohen Stromtragfähigkeit.
Dementsprechend existiert eine Notwendigkeit zum Bereitstel­ len eines Verfahrens zum Angehen der Schwankungen in Wider­ stand einer Bipolartransistorvorrichtung für RF-Leistungs­ anwendungen. Es wäre vorteilhaft, falls das Verfahren nicht nur die Steuerung des Herstellungsprozesses verbessern würde, sondern ebenso die Durchbruchsspannung des Bipolartransistors verbessern würde.
Die vorliegende Erfindung schafft eine Halbleitervorrichtung nach Anspruch 1 und ein Herstellungsverfahren für eine Halb­ leitervorrichtung nach Anspruch 8 bzw. 9.
Bevorzugte Weiterbildungen sind Gegenstand der jeweiligen Un­ teransprüche.
Im folgenden wird die vorliegende Erfindung anhand von Aus­ führungsbeispielen unter Bezugnahme auf die begleitenden Zeichnungen näher erläutert.
Es zeigen:
Fig. 1 und 2 vergrößerte Querschnittsansichten einer Halb­ leitervorrichtung bei verschiedenen Herstel­ lungsstufen in Übereinstimmung mit der vorlie­ genden Erfindung;
Fig. 3 eine Darstellung zum Demonstrieren eines Kon­ zentrationsgradienten in einem Teil der Halb­ leitervorrichtung in Übereinstimmung mit der vorliegenden Erfindung;
Fig. 4 eine Darstellung zum Zeigen eines Konzentrati­ onsgradienten, der in früher bekannten Halblei­ tervorrichtungen angefunden werden kann; und
Fig. 5-7 vergrößerte Querschnittsansichten der Halblei­ tervorrichtung bei verschiedenen Herstellungs­ stufen in Übereinstimmung mit der vorliegenden Erfindung.
Man wird verstehen, daß aus Gründen der Einfachheit und Klar­ heit der Illustration die in den Figuren illustrierten Ele­ mente nicht notwendigerweise skaliert sind. Beispielsweise sind die Dimensionen von einigen der Elemente relativ zu an­ deren Elementen der Klarheit halber übertrieben. Weiterhin wurden, wo es als angebracht erschien, Bezugszeichen in den Figuren wiederholt, um entsprechende oder analoge Elemente zu bezeichnen.
Fig. 1 ist eine vergrößerte Querschnittsansicht einer Halb­ leitervorrichtung 10 in einem frühen Schritt im Herstellungs­ prozeß. Die Halbleitervorrichtung 10 ist ein Bipolartransi­ stor, welcher hier im weiteren in einer NPN-Konfiguration be­ schrieben wird. Dies bedeutet, daß die Halbleitervorrichtung 10 einen Kollektor- und einen Emitterbereich aufweist, welche eine n-Typ-Leitfähigkeit aufweisen, die durch einen Basisbe­ reich gesteuert wird, der eine p-Typ-Leitfähigkeit aufweist. Dies dient nicht zur Beschränkung, denn die Fachleute werden erkennen, daß eine PNP-Konfiguration dadurch erzielt werden kann, daß p-Typ-Bereiche in n-Typ-Bereiche umgewandelt werden und umgekehrt.
Die Halbleitervorrichtung 10 wird auf einem Halbleiter­ substrat 11 gebildet, welches eine obere Oberfläche 21 und eine untere Oberfläche 14 aufweist. Das Halbleitersubstrat 11 ist vom n-Leitungstyp und dient als Kollektoranschluß der Halbleitervorrichtung 10. Bei der bevorzugten Ausführungsform ist das Halbleitersubstrat 11 ein Siliziumsubstrat, aber es sollte verstanden werden, daß es möglich ist, andere Halblei­ termaterialien, wie z. B. Silizium-Germanium, zu verwenden.
Ein Basisbereich 12 wird durch Dotieren des oberen Teils des Halbleitersubstrats 11 auf p-Leitungstyp unter Verwendung ei­ nes üblichen Implantations- oder Diffusionsprozeß gebildet. Es sollte verstanden werden, daß es möglich ist, den Basisbe­ reich 12 durch einen Epitaxie-Wachstumsprozeß auf dem Halb­ leitersubstrat 11 zu bilden.
Eine Schicht aus dielektrischem Material 13, welche im weite­ ren als dielektrische Schicht 13 bezeichnet wird, wird dann auf der oberen Oberfläche 21 des Halbleitersubstrats 11 ge­ bildet, und zwar unter Verwendung von entweder einem üblichen chemischen Dampfabscheidungs-(CVD-)Prozeß, einem Plasma­ unterstützten chemischen Abscheidungsprozeß (PECVD) oder ei­ nem anderen Prozeß. Bei der bevorzugten Ausführungsform ist die dielektrische Schicht 13 eine einzelne Schicht aus Sili­ ziumdioxid, aber die dielektrische Schicht 13 könnte eben­ falls eine einzelne Schicht aus Siliziumnitrid sein oder ei­ nen Stapel von dielektrischen Schichten sowohl mit Silizium­ nitrid als auch mit Siliziumdioxid umfassen.
Die dielektrische Schicht 13 wird so strukturiert, wie in Fig. 1 gezeigt. Vorzugsweise wird ein reaktiver Ionen­ ätz-(RIE-)Prozeß zum Bilden von Löchern 15 und 16 in der dielek­ trischen Schicht 13 verwendet, welche die darunter liegende obere Oberfläche 21 des Halbleitersubstrats 11 freilegen. Das Loch 15 hat eine Breite 19, welche von einem ersten Rand 17 zu einem zweiten Rand 18 der dielektrischen Schicht 13 defi­ niert ist, und die Breite 19 liegt im Bereich zwischen etwa 0,1 Mikrometer und 5 Mikrometer. Eine RIE-Ätzung wird bevor­ zugt beim Bilden der Löcher 15 und 16, so daß die Ränder 17 und 18 des Lochs 15 im wesentlichen senkrecht zur oberen Oberfläche 21 des Halbleitersubstrats 11 und einer oberen Oberfläche 23 der dielektrischen Schicht 13 verlaufen. Wie nachstehend detaillierter erörtert wird, müssen die Ränder 17 und 18 nicht exakt senkrecht zur oberen Oberfläche 21 verlau­ fen, weshalb ein Naßätzprozeß zur Bildung der Löcher 15 und 16 verwendet werden kann.
Der Basiskontaktbereich 22 wird durch Implantieren oder Dif­ fundieren eines p-Typ-Dotierstoffs in das Halbleitersubstrat 11 durch das Loch 16 gebildet. Beispielshalber wird eine Mas­ kierschicht (nicht gezeigt), wie z. B. eine dicke (beispiels­ weise 1,0 Mikrometer) Photolackschicht, auf der dielektri­ schen Schicht 13 derart gebildet, daß der Teil des durch das Loch 16 freigelegten Basisbereichs 12 dotiert wird. Ein p-Typ-Dotierstoff, wie z. B. Bor, wird in den freigelegten Teil des Basisbereichs 12 implantiert. Vorzugsweise geschieht die Implantation unter einem Winkel von null Grad (d. h. das Halb­ leitersubstrat 11 ist senkrecht zum Ionenstrahl), aber sie könnte im Bereich von etwa -10 Grad bis +10 Grad variieren. Eine Bordosis von etwa 5,0 × 1014 Atomen/Zentimeter2 (cm)2 bis 1,0 × 1017 Atomen/cm2 und eine Implantationsenergie von etwa 20 Kiloelektronenvolt (keV) bis 150 keV ist zur Bereitstel­ lung des Basiskontaktbereichs 22 geeignet. Die Maskierschicht wird dann unter Verwendung geeigneter Techniken entfernt und ein Anneal-Prozeß bzw. Temperprozeß wird verwendet, um den implantierten Dotierstoff in das Halbleitersubstrat 11 zu diffundieren, wie in Fig. 1 gezeigt. Man sollte ebenfalls verstehen, daß der Basiskontaktbereich 22 durch eine Sequenz von Implantations- oder Diffusionsschritten gebildet werden kann, um die elektrischen Charakteristika des Basiskontaktbe­ reichs 22 weiter zu verbessern.
Fig. 2 ist eine vergrößerte Querschnittsansicht der Halblei­ tervorrichtung 10 nach einer weiteren Verarbeitung. Als Re­ sultat der vorherigen Verarbeitung des Halbleitersubstrats 11 in Umgebungen, welche typischerweise Sauerstoff aufweisen, bildet sich eine Grenzflächen-Oxidschicht 27 auf der oberen Oberfläche 21 des Halbleitersubstrats 11. Im allgemeinen hat die Grenzflächen-Oxidschicht 27 eine Dicke im Bereich von et­ wa 1 Ångström bis 25 Ångström. Das Vorliegen der Grenzflä­ chen-Oxidschicht 27 kann die Funktionstüchtigkeit der Halb­ leitervorrichtung 10 degradieren, und dieser Punkt wird de­ taillierter durch die folgenden Prozeßschritte angegangen.
Eine Schicht aus leitendem Material 28, im weiteren als lei­ tende Schicht 28 bezeichnet, wie z. B. Polysilizium, Silicid, oder ein anderes leitendes Material, wird auf der Grenzflä­ chen-Oxidschicht 27 und der oberen Oberfläche 23 der dielek­ trischen Schicht 13 gebildet. Beispielsweise kann ein CVD-Pro­ zeß verwendet werden, um eine Schicht aus Polysilizium auf dem Halbleitersubstrat 11 abzuscheiden, um so die leitende Schicht 28 bereitzustellen. Vorzugsweise ist die Polysili­ ziumschicht undotiert und weist eine Dicke im Bereich von et­ wa 100 Ångström bis 15 000 Ångström auf.
Bei einer alternativen Ausführungsform der vorliegenden Er­ findung ist der Abscheidungsprozeß der leitenden Schicht 28 leicht modifiziert, falls die leitende Schicht 28 eine Poly­ siliziumschicht ist. Vor der Abscheidung der Polysilizium­ schicht wird die obere Oberfläche 21 des Halbleitersubstrats 11 einer Sauerstoffquelle ausgesetzt, um die Bildung der Grenzflächen-Oxidschicht 27 voranzutreiben. Falls dies er­ folgt, kann die Dicke der Grenzflächen-Oxidschicht 27 auf ei­ nen bekannten Wert gesteuert werden, welcher vorzugsweise we­ niger als 50 Ångström beträgt.
Die Bildung der Halbleitervorrichtung 10 fährt fort mit einem Implantationsprozeß zum Bilden von gegendotierten Bereichen 29 in der leitenden Schicht 28. Dazu wird eine Deckimplanta­ tion über das Halbleitersubstrat 11 ohne Notwendigkeit einer Maskierschicht durchgeführt. Ein p-Typ-Dotierstoff, wie z. B. Bor, wird in die leitende Schicht 28, wie in Fig. 2 mit Pfei­ len 26 angedeutet, implantiert. Vorzugsweise geschieht die Implantation unter einem Winkel von 0 Grad (d. h. das Halblei­ tersubstrat 11 liegt senkrecht zum Ionenstrahl), aber ein Im­ plantationswinkel im Bereich von etwa -10 Grad bis +10 Grad könnte ebenfalls verwendet werden. Eine Bordosis von etwa 5,0 × 1012 Atomen/cm2 bis 1,0 × 1016 Atomen/cm2 und eine Im­ plantationsenergie von etwa 10 keV bis 100 keV ist zur Bil­ dung der gegendotierten Bereiche 29 geeignet. Als Resultat des Implantationsprozesses werden die Oberflächen der leiten­ den Schicht 28, welche dem Ionenimplantationsprozeß ausge­ setzt werden, mit einem p-Typ-Dotierstoff dotiert.
Folgend der Ionenimplantation wird ein Anneal-Schritt durch­ geführt, um den p-Typ-Dotierstoff in der leitenden Schicht 28 zu aktivieren. Beispielsweise wird das Halbleitersubstrat 11 auf etwa 800° Celsius (C) bis 1150°C etwa 5 Minuten bis 90 Minuten lang in einer Inertumgebung erwärmt. Vor dem Anneal-Schritt ist die Verteilung des p-Typ-Dotierstoffs in der lei­ tenden Schicht 28 ungleichmäßig. Man erinnere sich, daß die Teile der leitenden Schicht 28 entlang der Ränder 17 und 18 nicht implantiert wurden, als die gegendotierten Bereiche 29 gebildet wurden. Deshalb wird bevorzugt, daß die Löcher 15 und 16 mit einer RIE-Ätzung gebildet werden, so daß es Teile der leitenden Schicht 28 gibt, welche eine niedrigere Konzen­ tration des p-Typ-Dotierstoffs unmittelbar nach dem Implanta­ tionsprozeß aufweisen. Die ungleichmäßige Verteilung des p-Typ-Dotierstoffs über der leitenden Schicht 28 und die Diffu­ sionscharakteristika der polykristallinen Materialien resul­ tieren in einem Dotierprofil in der leitenden Schicht 28, welches für die vorliegende Erfindung einzigartig ist.
Jetzt mit Bezug auf Fig. 3 noch mit Rückbezug auf Fig. 2 wird eine detailliertere Beschreibung des Dotierprofils, welches nach dem Anneal-Prozeß gebildet wird, geliefert. Fig. 3 ist eine Darstellung zum Illustrieren eines Beispiels einer Do­ tierkonzentration oder eines Dotiergradienten über einem Teil der leitenden Schicht 28. Der Teil der leitenden Schicht 28, der in Fig. 3 illustriert ist, ist der Teil im Loch 15 (siehe Fig. 2). Wie in Fig. 2 gezeigt, gibt es einen Teil der lei­ tenden Schicht 28 zwischen den Rändern 27 und 18. Der Teil der leitenden Schicht 28 zwischen den Rändern 17 und 18 wird in Fig. 2 mit den Rändern 31 und 32 bezeichnet. Mit anderen Worten ist der Rand 31 der leitenden Schicht 28 neben den Rand 17 des Lochs 15 gesetzt oder diesem benachbart. Dasselbe gilt für den Rand 32 der leitenden Schicht 28 und den Rand 18 des Lochs 15. Der Teil der leitenden Schicht 28 zwischen den Rändern 31 und 32 hat einen Mittelpunkt 33, welcher äquidi­ stant zwischen den Rändern 31 und 32 liegt.
Die Darstellung von Fig. 3 hat eine y-Achse 40, welche die Dotierungskonzentration in Atomen/cm3 des p-Typ-Dotierstoffs an verschiedenen Positionen innerhalb der leitenden Schicht 28 darstellt. Die Darstellung hat ebenfalls eine x-Achse 46, die den physikalischen Ort innerhalb der leitenden Schicht 28 (siehe Fig. 2) zwischen den Rändern 17 und 18 darstellt. Der Ursprung oder der äußerste linke Teil der x-Achse 46 ist die Dotierungskonzentration der leitenden Schicht 28 am Rand 31. Ein Pfeil 41 wird verwendet, um die Dotierkonzentration der leitenden Schicht 28 am Mittelpunkt 33 (siehe Fig. 2) der leitenden Schicht 28 zu bezeichnen. Ein Pfeil 42 wird verwen­ det, um die Dotierungskonzentration der leitenden Schicht 28 am Rand 32 anzuzeigen. Der oben beschriebene Anneal-Prozeß bewirkt, daß der p-Typ-Dotierstoff zu den Rändern wandert und zum größten Teil am Mittelpunkt 33 der leitenden Schicht 28 bleibt. Daraus resultierend ist der Teil der leitenden Schicht 28 nahe dem Mittelpunkt 33 bedeutend höher als an ei­ nem der Ränder 31 und 32 der leitenden Schicht 28. Diese Dif­ ferenz ist in der Darstellung von Fig. 3 durch eine Klammer 43 angedeutet, und vorzugsweise ist die Dotierstoffkonzentra­ tion nahe den Rändern 31 oder 32 zumindest 10% geringer als die Dotierstoffkonzentration am Mittelpunkt 33 der leitenden Schicht 28. Die Differenz der Dotierstoffkonzentration liegt typischerweise im Bereich von etwa 1,0 × 1018 Atomen/cm3 bis 1,0 × 1019 Atomen/cm3.
Fig. 4 ist als Beispiel eines Dotierungskonzentrationsprofils vorgesehen, welches in einem vergleichbaren Teil eines Bipo­ lartransistors vorliegt, der unter Verwendung von früher be­ kannten Herstellungstechniken gebildet wird. Die Darstellung hat eine x-Achse 48, welche die p-Typ-Dotierstoffkonzentra­ tion über einer ähnlichen leitenden Schicht in dem früher be­ kannten Bipolartransistor ist. Wie bereits vorher erwähnt, resultiert diese p-Typ-Dotierungskonzentration aus der late­ ralen Diffusion des p-Typ-Dotierstoffs von dem Basiskontakt­ bereich der Halbleitervorrichtung. Der resultierende Konzen­ trationsgradient ist entlang einer x-Achse 47 dargestellt, um zu zeigen, wie die Dotierungskonzentration von einem Rand zum anderen variiert.
Bei der Verarbeitung von früher bekannten NPN-Bipolartransi­ storen wird der Teil der leitenden Schicht, welcher einen Emitterbereich bildet, nur mit einem n-Typ-Dotierstoff do­ tiert, um den Emitterbereich zu bilden. Es ist wohlbekannt, daß der Emitterbereich nicht beabsichtigterweise mit einem p-Typ-Dotierstoff dotiert wird, da dies die Kapazität des Emit­ ters erhöht und die Funktionstüchtigkeit des Bipolartransi­ stors verschlechtert. Bei zuvor bekannten Bipolartransistoren wird ein Basiskontaktbereich weg von dem Emitterbereich unter Verwendung eines p-Typ-Dotierstoffs gebildet. Die Diffusi­ onseigenschaften von Polysilizium ermöglichen, daß der p-Typ-Do­ tierstoff von dem Basiskontaktbereich diffundiert und in dem Emitterbereich eindringt. Diese laterale Diffusion des p-Typ-Dotierstoffs resultiert in einem Signaturdotiermuster, welches in der Darstellung von Fig. 4 illustriert ist. Typi­ scherweise ist die Konzentration des "unerwünschten" p-Typ-Do­ tierstoffs höher an irgendeinem Rand (Pfeile 71) der lei­ tenden Schicht als am Mittelpunkt (Pfeil 44) der leitenden Schicht, welche zur Bildung des bipolaren Transistors verwen­ det wird.
Im Gegensatz zur Lehre nach dem Stand der Technik wurde ent­ deckt, daß durch leichtes Gegendotieren des Teils der leiten­ den Schicht 28 (siehe Fig. 2) zwischen den Rändern 31 und 32 mit einem p-Typ-Dotierstoff die durch das Vorliegen der Grenzflächen-Oxidschicht 27 erzeugten Probleme angegangen werden können. Dementsprechend dotiert die vorliegende Erfin­ dung beabsichtigtermaßen die leitende Schicht 28 gegen, wie in Fig. 2 angedeutet, um eine Struktur zu schaffen, welche von bisher bekannten Strukturen durch das p-Typ-Dotierstoff-Kon­ zentrationsprofil in diesem Bereich unterscheidbar ist.
Fig. 5 ist eine vergrößerte Querschnittsansicht einer Halb­ leitervorrichtung 10 nach einer weiteren Verarbeitung. Eine Maskierungsschicht 45 wird über der oberen Oberfläche 23 der leitenden Schicht 28 gebildet und wird strukturiert, um ein Fenster zu bilden, welches den Teil der leitenden Schicht 28 um das Loch 15 freilegt. Die Maskierungsschicht 45 ist bei­ spielsweise eine dicke (z. B. 1 Mikrometer) Photolackschicht, eine dielektrische Schicht oder dergleichen. Nachdem die Mas­ kierungsschicht 45 gebildet ist, werden n-dotierte Bereiche 49 durch Ionenimplantation eines n-Typ-Dotierstoffs, wie z. B. Arsen oder Phosphor, in den freigelegten Teil der leitenden Schicht 28, wie in Fig. 5 mit Pfeilen 70 angedeutet, gebil­ det. Vorzugsweise wird die Implantation unter einem Winkel von null Grad durchgeführt (d. h. das Halbleitersubstrat 11 ist senkrecht zum Ionenstrahl), aber ein Implantationswinkel im Bereich von etwa -10 Grad bis +10 Grad kann ebenfalls ver­ wendet werden. Eine Arsendosis von etwa 5,0 × 1014 Atomen/cm2 bis 1,0 × 1017 Atomen/cm2 und eine Implantationsenergie von etwa 20 keV bis 150 keV ist geeignet, um die n-Typ-Implan­ tationsbereiche 49 zu bilden. Es sei bemerkt, daß die Dosis dieses Implantationsprozesses zum Bilden des n-Typ-Dotier­ bereichs 49 in einer Dotierstoffkonzentration resultiert, welche üblicherweise größer als 1 × 1019 Atome/cm3 ist. Diese ist größer als die Dotierstoffkonzentration (typischerweise 1 × 1018 Atome/cm3) des gegendotierten Bereichs 29 (siehe Fig. 3). Daraus resultierend wird der p-Typ-Dotierstoff, welcher die gegendotierten Bereiche 29 bildete, als Minoritätsträger-Do­ tierstoff angesehen und ist in den Fig. 5-7 einfachheits­ halber nicht gezeigt. Folgend der Bildung der n-Typ-Do­ tierbereiche 49 wird die Maskierungsschicht 45 unter Ver­ wendung geeigneter Techniken entfernt, um eine weitere Verar­ beitung zu ermöglichen.
Fig. 6 ist eine vergrößerte Querschnittsansicht einer Halb­ leitervorrichtung 10 nach weiterer Verarbeitung. Eine Schicht aus Siliziumdioxid 51 wird auf der leitenden Schicht 28 ge­ bildet, um die Aus-Diffusion oder die Autodotierung der Halb­ leitervorrichtung 10 während eines folgenden Anneal-Prozesses zu verhindern. Das Halbleitersubstrat 11 wird dann erwärmt, um den Dotierstoff des n-Typ-Dotierbereichs 49 (siehe Fig. 5) zu aktivieren. Beispielsweise wird das Halbleitersubstrat 11 auf etwa 800°C bis 1150°C etwa 1 Minute bis 60 Minuten lang erwärmt. Der Anneal-Prozeß bildet einen Emitterbereich 52, wie es in Fig. 6 gezeigt ist. Man sollte verstehen, daß ein schneller thermischer Prozeß (RTP) ebenfalls verwendet werden könnte, um den Emitterbereich 52 zu bilden. Die Schicht aus Siliziumdioxid 51 wird unter Verwendung geeigneter Techniken entfernt, um eine weitere Verarbeitung zu ermöglichen.
Fig. 7 ist eine vergrößerte Querschnittsansicht einer Halb­ leitervorrichtung 10 nach einer weiteren Verarbeitung. Eine Metallisierungsschicht (nicht gezeigt) wird auf der leitenden Schicht 28 gebildet und wird strukturiert, um elektrische Kontakte 56 und 57, wie in Fig. 7 gezeigt, bereitzustellen. Die Metallisierungsschicht kann eine einzelne Schicht oder eine Sequenz von Schichten aus Materialien, wie z. B. Gold, Kupfer, Aluminium, Titan-Wolfram, Nickel oder dergleichen sein. Vorzugsweise wird eine RIE-Ätzung verwendet, um die Me­ tallisierungsschicht zum Bilden der Kontakte 56 und 57 zu strukturieren. Wenn die RIE-Ätzung durch die Metallisierungs­ schicht durchgeätzt ist, wird die leitende Schicht 28 geätzt, um den Kontakt 56 vom Kontakt 57 elektrisch zu isolieren. Mit anderen Worten werden die restlichen Teile der Metallisie­ rungsschicht als Hartmaske verwendet, um die leitende Schicht 28 zu strukturieren. Demzufolge hat der Kontakt 56 Ränder 58 und 59, welche mit den Rändern 53 und 54 der leitenden Schicht 28 zusammenfallen oder damit ausgerichtet sind.
Der im Vorhergehenden beschriebene Prozeß liefert einen Bipo­ lartransistor, welcher für RF-Leistungsanwendungen geeignet ist. Die vorliegende Erfindung liefert eine Struktur und ein Verfahren zur Herstellung der Struktur, welche die Dicke ei­ nes Grenzflächenoxids zwischen dem Basis- und Emitterteil der Vorrichtung steuern. Der Prozeß nach der vorliegenden Erfin­ dung dotiert ebenfalls den Teil des leitenden Materials ge­ gen, welcher zum Schaffen der elektrischen Verbindung mit dem Emitterbereich verwendet wird. Diese Techniken liefern einen Bipolartransistor, welcher eine Verstärkung (Beta) aufweist, welche im Bereich von etwa 10 bis 100 liegt, und welcher eine Durchbruchsspannung (BVCEO) aufweist, die größer als etwa 10 Volt ist und typischerweise im Bereich von etwa 15 Volt bis 50 Volt liegt. Dies bedeutet, daß ein in den Basisbereich injizierter Stromfluß in einen Stromfluß zwischen dem Emit­ ter- und einem Kollektoranschluß resultiert, der etwa 10- bis 100mal höher ist.
Zusätzlicherweise liefert der in der vorliegenden Erfindung beschriebene Prozeß ein Verfahren zum Steuern der Schwankun­ gen im Widerstand des leitenden Materials, welches zum Schaf­ fen eines elektrischen Kontakts mit dem Emitterbereich ver­ wendet wird. Die Verbesserung bei diesen Schwankungen verein­ facht den Herstellungsprozeß, und somit reduziert sie die Herstellungskosten des Bipolartransistors.

Claims (12)

1. Halbleitervorrichtung (10) mit:
einem Halbleitersubstrat (11) eines ersten Leitungstyps, wobei das Halbleitersubstrat eine obere Oberfläche (21) aufweist;
einem ersten dotierten Bereich (12) in dem Halbleiter­ substrat (11), wobei der erste dotierte Bereich (12) ei­ nen zweiten Leitungstyp aufweist und von der oberen Oberfläche (21) des Halbleitersubstrats (11) ausgeht;
einem zweiten dotierten Bereich (22) des zweiten Lei­ tungstyps in dem Halbleitersubstrat (11), wobei der zweite dotierte Bereich (22) von der oberen Oberfläche (21) des Halbleitersubstrats (11) ausgeht; und
einem leitenden Material (28), welches zumindest einen Teil des ersten dotierten Bereichs (12) überdeckt, wobei das leitende Material (28) einen Rand (31) und einen Mittelpunkt (33) aufweist, wobei das leitende Material (28) eine erste Dotierungskonzentration des ersten Lei­ tungstyps aufweist, das leitende Material (28) eine zweite Dotierungskonzentration des zweiten Leitungstyps aufweist, und die zweite Dotierungskonzentration am Mit­ telpunkt (33) des leitenden Materials größer als oder gleich (31) wie die zweite Dotierungskonzentration am Rand des leitenden Materials (28) ist.
2. Halbleitervorrichtung (10) nach Anspruch 1, wobei der zweite dotierte Bereich (22) zumindest einen Teil des ersten dotierten Bereichs (12) überlappt und das leiten­ de Material (28) nichts vom zweiten dotierten Bereich (22) überdeckt.
3. Halbleitervorrichtung (10) nach Anspruch 1, weiterhin gekennzeichnet durch:
eine erste dielektrische Schicht (13), die über dem Halbleitersubstrat (11) liegt, wobei die erste dielek­ trische Schicht (13) ein erstes Loch (15) und ein zwei­ tes Loch (16) aufweist, welche jeweils einen ersten Rand und einen zweiten Rand aufweisen, wobei das erste Loch (15) über dem ersten dotierten Bereich (12) und das zweite Loch über dem zweiten dotierten Bereich (22) liegt; und
wobei das leitende Material (28) im ersten Loch (15) zwischen dem ersten Rand (17) und dem zweiten Rand (18) des ersten Lochs (15) ist, so daß der Rand (31) des lei­ tenden Materials (28) neben dem ersten Rand (17) des er­ sten Lochs (15) ist.
4. Halbleitervorrichtung (10) nach Anspruch 3, weiterhin gekennzeichnet durch eine zweite dielektrische Schicht (27) zwischen dem leitenden Material (28) und der oberen Oberfläche (21) des Halbleitersubstrats (11).
5. Halbleitervorrichtung (10) nach Anspruch 4, wobei die zweite dielektrische Schicht (27) Siliziumdioxid auf­ weist und weniger als etwa 50 Angström dick ist.
6. Halbleitervorrichtung (10) nach Anspruch 1, wobei der erste Leitungstyp der n-Typ ist, die erste Dotierungs­ konzentration größer als etwa 1 × 1019 Atome/cm3 ist und die zweite Dotierungskonzentration geringer als etwa 1 × 109 Atome/cm3 ist.
7. Halbleitervorrichtung (10) nach Anspruch 1, wobei die zweite Dotierungskonzentration am Mittelpunkt (33) des leitenden Materials (28) zumindest 10 Prozent größer als die zweite Dotierungskonzentration am Rand (31) des lei­ tenden Materials (28) ist.
8. Verfahren zum Herstellen einer Halbleitervorrichtung (10) mit folgenden Schritten:
Bereitstellen eines Halbleitersubstrats (11) eines er­ sten Leitungstyps, wobei das Halbleitersubstrat (11) ei­ ne Oberfläche (21) aufweist;
Bilden eines ersten dotierten Bereichs (12) eines zwei­ ten Leitungstyps in dem Halbleitersubstrat (11);
Bilden einer ersten dielektrischen Schicht (13), die über dem Halbleitersubstrat (11) liegt;
Bilden eines ersten Lochs (15) in der ersten dielektri­ schen Schicht (13), wobei das erste Loch (15) einen er­ sten Rand (17) und einen zweiten Rand (18) aufweist, welche eine Breite des ersten Lochs (15) definieren;
Bilden eines ersten leitenden Materials (28) im ersten Loch (15) in der ersten dielektrischen Schicht (13), wo­ bei das erste leitende Material (28) einen Mittelpunkt (33) und einen ersten Rand (31) aufweist, der neben dem ersten Rand (17) des ersten Lochs (15) gesetzt ist;
Dotieren des ersten leitenden Materials (28) mit einem ersten Dotierstoff des zweiten Leitungstyps zum Bilden einer ersten Dotierungskonzentration in dem leitenden Material (28);
Dotieren des ersten leitenden Materials (28) mit einem zweiten Dotierstoff des ersten Leitungstyps zum Bilden einer zweiten Dotierungskonzentration in dem ersten lei­ tenden Material (28), wobei die zweite Dotierungskonzen­ tration größer als die erste Dotierungskonzentration ist; und
Annealen des Halbleitersubstrats (11), so daß die erste Dotierungskonzentration am Mittelpunkt (33) des ersten leitenden Materials (28) größer als am ersten Rand (31) des ersten leitenden Materials (28) ist.
9. Verfahren zum Bilden einer Halbleitervorrichtung (10) mit folgenden Schritten:
Bereitstellen eines Halbleitersubstrats (11) mit einer Oberfläche (21);
Bilden eines ersten dotierten Bereichs (12) in dem Halb­ leitersubstrat (11);
Bilden einer Grenzflächen-Oxidschicht (27) auf der Ober­ fläche (21) des Halbleitersubstrats (11);
Bilden eines ersten leitenden Materials (28) auf der Grenzflächen-Oxidschicht (27) und überdeckend den ersten dotierten Bereich (12), wobei das erste leitende Materi­ al (28) einen Mittelpunkt (33) und einen ersten Rand (31) aufweist;
Implantieren des ersten leitenden Materials (28) mit ei­ nem ersten Dotierstoff eines ersten Leitungstyps;
Implantieren des ersten leitenden Materials (28) mit ei­ nem zweiten Dotierstoff eines zweiten Leitungstyps; und
Annealen des Halbleitersubstrats (11) derart, daß der erste Dotierstoff des ersten Leitungstyps einen Konzen­ trationsgradienten im ersten leitenden Material (28) bildet, welcher eine höhere Konzentration am Mittelpunkt (33) des ersten leitenden Materials (28) als am ersten Rand (31) des ersten leitenden Materials (28) aufweist.
10. Verfahren nach Anspruch 8, weiterhin gekennzeichnet durch folgende Schritte:
Bilden einer dielektrischen Schicht (13) auf der Ober­ fläche (21) des Halbleitersubstrats (11), wobei die dielektrische Schicht (13) eine obere Oberfläche (23) aufweist;
Bilden eines ersten Lochs (15) und eines zweiten Lochs (16) in der dielektrischen Schicht (13), wobei das erste Loch (15) einen ersten Rand (17) und einen zweiten Rand (18) aufweist, welche im wesentlichen senkrecht zur Oberfläche (21) des Halbleitersubstrats (11) sind;
Bilden eines zweiten dotierten Bereichs (22) durch Do­ tieren des Halbleitersubstrats (11) durch das zweite Loch (16) in der dielektrischen Schicht (13); und
wobei der Schritt des Bildens des ersten leitenden Mate­ rials (28) das erste leitende Material (28) aus einer Schicht von polykristallinem Material bildet, so daß der erste Rand (31) des ersten leitenden Materials neben den ersten Rand (17) des ersten Lochs (15) in der dielektri­ schen Schicht (13) gesetzt ist.
DE19752052A 1997-01-31 1997-11-25 Halbleitervorrichtung und Herstellungsverfahren Withdrawn DE19752052A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/792,602 US5734194A (en) 1997-01-31 1997-01-31 Semiconductor device and method of making

Publications (1)

Publication Number Publication Date
DE19752052A1 true DE19752052A1 (de) 1998-08-06

Family

ID=25157464

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19752052A Withdrawn DE19752052A1 (de) 1997-01-31 1997-11-25 Halbleitervorrichtung und Herstellungsverfahren

Country Status (3)

Country Link
US (1) US5734194A (de)
JP (1) JPH10223650A (de)
DE (1) DE19752052A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10324065A1 (de) * 2003-05-27 2004-12-30 Texas Instruments Deutschland Gmbh Verfahren zur Herstellung eines integrierten Silizium-Germanium-Heterobipolartranistors und ein integrierter Silizium-Germanium Heterobipolartransitor

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0999579B1 (de) 1998-11-04 2007-05-30 Lucent Technologies Inc. Induktivität oder Leiterbahn mit geringem Verlust in einer integrierten Schaltung
US6225182B1 (en) * 1999-08-30 2001-05-01 Agere Systems Guardian Corp. Simplified high Q inductor substrate
US6326601B1 (en) * 1999-07-19 2001-12-04 Agilent Technologies, Inc. Optical barrier
US11769780B2 (en) * 2020-02-26 2023-09-26 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensors with stress adjusting layers

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5055427A (en) * 1987-12-02 1991-10-08 Advanced Micro Devices, Inc. Process of forming self-aligned interconnects for semiconductor devices
US5371396A (en) * 1993-07-02 1994-12-06 Thunderbird Technologies, Inc. Field effect transistor having polycrystalline silicon gate junction

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10324065A1 (de) * 2003-05-27 2004-12-30 Texas Instruments Deutschland Gmbh Verfahren zur Herstellung eines integrierten Silizium-Germanium-Heterobipolartranistors und ein integrierter Silizium-Germanium Heterobipolartransitor
US7118981B2 (en) 2003-05-27 2006-10-10 Texas Instruments Incorporated Method of fabricating an integrated silicon-germanium heterobipolar transistor and an integrated silicon-germanium heterobipolar transistor

Also Published As

Publication number Publication date
US5734194A (en) 1998-03-31
JPH10223650A (ja) 1998-08-21

Similar Documents

Publication Publication Date Title
DE2317577C2 (de) Verfahren zur Herstellung dielektrisch isolierter Halbleiteranordnungen
EP0022474B1 (de) Verfahren zum Herstellen von niederohmigen, diffundierten Bereichen bei der Silizium-Gate-Technologie
DE2056220C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE4116690C2 (de) Elementisolationsaufbau einer Halbleitereinrichtung und Verfahren zur Herstellung derselben
DE3687628T2 (de) Selbstalignierter kanalunterbrecher.
DE19806838A1 (de) Vertikaler Siliciumcarbid-MOSFET und Verfahren zur Herstellung desselben
DE2749607C3 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
EP0001574B1 (de) Halbleiteranordnung für Widerstandsstrukturen in hochintegrierten Schaltkreisen und Verfahren zur Herstellung dieser Halbleiteranordnung
DE2612667A1 (de) Verfahren zur herstellung dielektrisch isolierter halbleiterbereiche
DE2449688A1 (de) Verfahren zur herstellung einer dotierten zone eines leitfaehigkeitstyps in einem halbleiterkoerper sowie nach diesem verfahren hergestellter transistor
DE2618965A1 (de) Bipolares halbleiterbauelement
DE3788453T2 (de) Komplementäres vertikales bipolares Transistorpaar mit flachem Übergang.
EP0101000A2 (de) Integrierte Bipolar- und Mos-Transistoren enthaltende Halbleiter-schaltung auf einem Chip und Verfahren zu ihrer Herstellung
DE2546314A1 (de) Feldeffekt-transistorstruktur und verfahren zur herstellung
DE69924338T2 (de) Verfahren zur herstellung von halbleiterbauelementen mit einem graben-gate
DE69016840T2 (de) Verfahren zur Herstellung eines lateralen Bipolartransistors.
DE102018102949B4 (de) Verfahren zur herstellung einer leistungs-halbleitervorrichtung
DE2502547A1 (de) Halbleiterkoerper mit bipolartransistor und verfahren zu dessen herstellung
DE19615324A1 (de) Verfahren zum Herstellen eines vertikalen bipolaren Transistors
DE2926334A1 (de) Verfahren zur herstellung von halbleiterbauelementen, insbesondere von ladungsgekoppelten bauelementen
EP1415340B1 (de) Verfahren zum parallelen herstellen eines mos-transistors und eines bipolartransistors
DE19752052A1 (de) Halbleitervorrichtung und Herstellungsverfahren
DE2507038C3 (de) Inverser Planartransistor und Verfahren zu seiner Herstellung
DE3915634A1 (de) Bipolarer hochgeschwindigkeitstransistor und verfahren zur herstellung des transistors unter verwendung der polysilizium-selbstausrichtungstechnik
DE69128925T2 (de) Halbleiterbauelement mit vergrabenen Kontakten die gegen Durchbruch geschützt sind und Herstellungsverfahren

Legal Events

Date Code Title Description
8128 New person/name/address of the agent

Representative=s name: SCHUMACHER & WILLSAU, PATENTANWALTSSOZIETAET, 8033

8141 Disposal/no request for examination