DE10324065A1 - Verfahren zur Herstellung eines integrierten Silizium-Germanium-Heterobipolartranistors und ein integrierter Silizium-Germanium Heterobipolartransitor - Google Patents
Verfahren zur Herstellung eines integrierten Silizium-Germanium-Heterobipolartranistors und ein integrierter Silizium-Germanium Heterobipolartransitor Download PDFInfo
- Publication number
- DE10324065A1 DE10324065A1 DE10324065A DE10324065A DE10324065A1 DE 10324065 A1 DE10324065 A1 DE 10324065A1 DE 10324065 A DE10324065 A DE 10324065A DE 10324065 A DE10324065 A DE 10324065A DE 10324065 A1 DE10324065 A1 DE 10324065A1
- Authority
- DE
- Germany
- Prior art keywords
- silicon
- layer
- silicon dioxide
- silicon germanium
- base layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 238000000034 method Methods 0.000 title claims abstract description 40
- 229910000577 Silicon-germanium Inorganic materials 0.000 title claims abstract description 38
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 title claims abstract description 38
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 58
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 29
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 29
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 8
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 8
- 239000010703 silicon Substances 0.000 claims abstract description 8
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 14
- 229910052757 nitrogen Inorganic materials 0.000 claims description 7
- 230000003647 oxidation Effects 0.000 claims description 7
- 238000007254 oxidation reaction Methods 0.000 claims description 7
- OLBVUFHMDRJKTK-UHFFFAOYSA-N [N].[O] Chemical compound [N].[O] OLBVUFHMDRJKTK-UHFFFAOYSA-N 0.000 claims description 3
- 239000000203 mixture Substances 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 2
- 229920005591 polysilicon Polymers 0.000 claims 1
- 235000012431 wafers Nutrition 0.000 description 20
- 238000001816 cooling Methods 0.000 description 5
- 238000004140 cleaning Methods 0.000 description 4
- 239000012298 atmosphere Substances 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 238000011109 contamination Methods 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical group [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
- H01L29/7378—Vertical transistors comprising lattice mismatched active layers, e.g. SiGe strained layer transistors
Abstract
In einem Verfahren zur Herstellung eines integrierten Silizium-Germanium-Heterobipolartransistors wird eine Siliziumdioxidschicht, die zwischen einer Silizium-Germanium-Basisschicht und einer Silizium-Emitterschicht angeordnet ist, mittels eines schnellen thermischen Prozessen gebildet. Dadurch werden verbesserte Bauelementeeigenschaften des integrierten Silizium-Germanium-Heterobipolartransistors gewährleistet.
Description
- Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung eines integrierten Silizium-Germanium-Heterobipolartransistors, bei dem zwischen einer Silizium-Germanium-Basisschicht und einer Silizium-Emitterschicht eine Siliziumdioxidschicht gebildet wird. Die vorliegende Erfindung betrifft ferner einen integrierten Silizium-Germanium-Heterobipolartransistor, mit einer Silizium-Germanium-Basisschicht, einer Silizium-Emitterschicht und einer Siliziumdioxidschicht.
- Silizium-Germanium-Heterobipolartransistoren, bei denen die Basisanschlüsse durch eine Silizium-Germanium-Schicht gebildet werden, weisen wesentlich höhere Grenzfrequenzen auf als Transistoren, die in einem konventionellen Verfahren hergestellt wurden, da durch das Einbringen von Germaniumatomen in die Basisschichten der Transistoren die Bandabstandsenergie verringert wird. Die Silizium-Germanium-Basischicht wird üblicherweise entweder mit Implantation oder wie die darüberliegende Emitterschicht in einem Epitaxieverfahren aufgebracht. Zwischen der Silizium-Germanium-Basisschicht und der Emitterschicht ist eine Siliziumdioxidschicht vorgesehen. Das Oxid der Siliziumdioxidschicht wird üblicherweise durch thermische Oxidation von Silizium in Rohröfen hergestellt. Dabei werden Chargen von bis zu 200 Wafern gleichzeitig oxidiert. Die thermi sche Trägheit dieser Öfen bedingt eine lange Prozeßdauer, so daß die Wafer über eine relativ lange Zeit auf sehr hohen Temperaturen gehalten werden. Die elektronischen Eigenschaften der Bipolartransistoren werden unter anderem auch durch die Eigenschaften dieser Siliziumdioxidschicht bestimmt.
- Die vorliegende Erfindung stellt ein Verfahren zur Herstellung eines integrierten Silizium-Germanium-Heterobipolartransistors bereit, das verbesserte Bauelementeeigenschaften der hergestellten Silizium-Germanium-Heterobipolartransistoren gewährleistet.
- Gemäß der Erfindung wird die Siliziumdioxidschicht mittels eines schnellen thermischen Prozesses gebildet. Bei einem schnellen thermischen Verfahren, einem sogenannten „Rapid Thermal Processing" (RTP), werden einzelne Wafer unter Vakuum oder unter Schutzgasatmosphäre mittels mehrerer Hochleistungslampen innerhalb weniger Sekunden auf mehrere hundert Grad Celsius erhitzt und sehr schnell wieder abgekühlt. Ist der aufgeheizte Wafer einer sauerstoffhaltigen Atmosphäre ausgesetzt, kann eine Oxidschicht gebildet werden. Durch schnelle thermische Verfahren können im Vergleich zu dem herkömmlichen thermischen Oxidieren in Rohröfen dünnere, dichtere und glattere Oxidschichten gebildet werden. Silizium-Germanium-Bipolartransistoren, bei denen die Siliziumdioxidschicht zwischen der Basisschicht und der Emitterschicht mittels RTP ausgebildet wird, weisen größere Durchbruchspannungen und größere Stromverstärkungen als herkömmliche Silizium-Germanium-Bipolartransistoren auf.
- Bevorzugterweise werden die Siliziumdioxidschicht und die Emitterschicht mittels eines einzigen unterbrechungsfreien Prozesses gebildet. Da das Oxid gemäß der vorliegenden Erfindung mittels RTP ausgebildet wird, kann die Emitterschicht anschließend in derselben Vorrichtung in der benachbarten Kammer gebildet werden, ohne den Wafer in eine andere Vorrichtung befördern zu müssen. Hierdurch wird das Risiko von möglichen Verunreinigungen erheblich vermindert sowie die Prozeßzeit deutlich verkürzt.
- Die vorliegende Erfindung stellt ferner einen integrierten Silizium-Germanium-Heterobipolartransistor bereit, der verbesserte Bauelementeeigenschaften aufweist.
- Gemäß der Erfindung ist zu diesem Zweck zwischen der Silizium-Germanium-Basisschicht und der Silizium-Emitterschicht eine Siliziumdioxidschicht vorgesehen, die mittels eines schnellen thermischen Prozesses erhältlich ist. Die erfindungsgemäßen integrierten Silizium-Germanium-Heterobipolartransistoren weisen größere Durchbruchspannungen und größere Stromverstärkungen als Silizium-Germanium-Bipolartransistoren auf, die eine Siliziumdioxidschicht zwischen der Basis und dem Emitter aufweisen, die durch ein herkömmliches thermisches Oxidieren in Rohröfen erhältlich ist.
- Bevorzugterweise ist der Silizium-Germanium-Heterobipolartransistor ein pnp-Silizium-Germanium-Heterobipolartransistor.
- Weitere Merkmale und vorteilhafte Ausgestaltungen der Erfindung ergeben sich aus den Unteransprüchen.
- Die Erfindung soll nachfolgend anhand eines bevorzugten Ausführungsbeispiels eines Verfahrens zur Herstellung eines integrierten Silizium-Germanium-Heterobipolartransistors erläutert werden.
- Ein Wafer, auf dem schon eine Silizium-Germanium-Basisschicht für einen Heterobipolartransistor gebildet ist, wird über eine Transferkammer in eine Prozeßkammer, die sogenannte RTO-Kammer (Rapid Thermal Oxide) überführt. Beide Kammern wurden mit hochreinem Stickstoff geflutet und es herrscht in beiden Kammern ein Druck von in etwa 660 Pa. Befindet sich der Wafer in der RTO-Kammer, wird weiterer Stickstoff in die RTO-Kammer eingeleitet, bis in der Kammer Normaldruck (101325 Pa) herrscht. In einem ersten Temperaturschritt wird der Wafer dann auf eine Temperatur zwischen 350°C und 500°C aufgeheizt. Danach wird der Wafer in einem zweiten Temperaturschritt relativ schnell auf 640°C aufgeheizt. Unter „relativ schnell" werden Temperaturerhöhungen zwischen in etwa 40°C bis 100°C pro Sekunde verstanden. In einem dritten Tempera turschritt wird der Wafer anschließend relativ langsam auf eine Temperatur von 705°C aufgeheizt. Unter „relativ langsam" werden Temperaturerhöhungen zwischen in etwa 10°C bis 40°C pro Sekunde verstanden. Die erreichte Temperatur von 705°C stellt die Prozeßtemperatur dar, bei der eine Siliziumdioxidschicht gebildet werden soll. Dazu wird der Wafer in der Kammer für 10 Sekunden einer Sauerstoff-Stickstoff-Atmosphäre ausgesetzt. Das Sauerstoff-Stickstoff Gemisch wird dazu bevorzugterweise durch 10 Gewichtsprozent Sauerstoff in Stickstoff gebildet. Anschließend wird der Wafer in einer hochreinen Stickstoffumgebung abgekühlt, und die Kammer wird bis zu einem Druck von 660 Pa abgepumpt. Der Wafer wird dann von der RTO-Kammer über die Transferkammer, in der ebenfalls ein Druck von 660 Pa herrscht, in eine Abkühlkammer überführt. In der Abkühlkammer herrscht ebenfalls ein Druck von 660 Pa. Dort wird der Wafer während einer Dauer von 30 Sekunden abgekühlt. Anschließend wird der Wafer über eine Be- und Entladekammer entladen. Zum Überführen des Wafers von der Abkühlkammer in die Be- und Entladekammer herrscht in der Be- und Entladekammer im wesentlichen der gleiche Druck wie in der Abkühlkammer. Befindet sich der Wafer dann in der Be- und Entladekammer, wobei diese dann gasdicht mittels eines Ventils gegenüber der Abkühlkammer verschlossen wird, wird die Be- und Entladekammer geöffnet, und der Wafer kann entnommen werden. Zum Beladen der RTO-Kammer kann dann ein neuer Wafer in die Be- und Entladekammer eingebracht werden. Diese wird dann mit hochreinem Stickstoff geflutet und anschließend durch eine geeignete Pumpe bis zu dem Druck, der in der Überführungskammer herrscht, abgepumpt.
- Die durch das oben beschriebene schnelle thermische Verfahren gebildete Oxidschicht weist eine Dicke von etwa 0,35 nm auf.
- Das beschriebene Verfahren zum Herstellen eines integrierten Silizium-Germanium-Heterobipolartransistors soll nur als ein bevorzugtes Ausführungsbeispiel angesehen werden. Die Erfindung umfaßt auch mit anderen Prozeßtemperaturen und Drücken ausgeführte schnelle thermische Verfahren zum Herstellen einer Siliziumdioxidschicht. Bevorzugterweise wird die Basisschicht dabei in mehreren aufeinanderfolgenden Temperaturschritten auf eine Prozeßtemperatur aufgeheizt, bei der anschließend die Siliziumdioxidschicht gebildet wird.
- Dabei ist es vorteilhaft, wenn die Eigenschaften der Siliziumdioxidschicht während des Wachsens mittels geeigneter Verfahren überwacht werden.
- Gemäß eines bevorzugten Verfahrens wird im Anschluß an die Siliziumdioxidschicht in einer Prozeßkammer derselben Vorrichtung die Emitterschicht epitaktisch gebildet. Dadurch werden Kontaminationen an der freiliegenden Siliziumdioxid-Emitter-Grenzfläche vermieden. Die Emitterschicht kann beispielsweise aus polykristallinem Silizium gebildet werden.
- Gemäß eines weiteren bevorzugten Verfahrens ist ferner vorgesehen, daß vor dem Ausbringen der Siliziumdioxidschicht in der RTO-Kammer in einer weiteren Kammer der gleichen Vorrichtung ein Vorreinigungsschritt durchgeführt wird. Mit dem Vorreinigungsschritt kann beispielsweise das während der Naßreinigung der Oberfläche der Silizium-Germanium-Basisschicht aufgewachsene Siliziumdioxid teilweise oder auch vollständig entfernt werden. Zum Vorreinigen kann der Wafer für eine vorgegebene Zeit bei reduziertem Druck einer reduzierenden Atmosphäre, z.B. Wasserstoff, ausgesetzt werden. Da die Vorreinigung in der gleichen Vorrichtung wie das anschließende Ausbringen der sehr dünnen Siliziumdioxidschicht stattfindet, können Oberflächenverunreinigungen vermieden bzw. verringert werden.
- Durch schnelles thermisches Oxidieren können im Vergleich zu dem herkömmlichen thermischen Oxidieren in Rohröfen dünnere, dichtere und glattere Oxidschichten gebildet werden. Silizium-Germanium-Bipolartransistoren, bei denen die Siliziumdioxidschicht zwischen der Basisschicht und der Emitterschicht mittels RTP ausgebildet wird, weisen größere Durchbruchspannungen und größere Stromverstärkungen auf als herkömmliche Silizium-Germanium-Bipolartransistoren, bei denen die Siliziumdioxidschicht durch herkömmliche thermische Oxidation in Rohröfen gebildet ist.
- Das erfindungsgemäße Verfahren wird bevorzugterweise zum Herstellen von pnp-Silizium-Germanium-Heterobipolartransistoren angewandt.
Claims (16)
- Verfahren zur Herstellung eines integrierten Silizium-Germanium-Heterobipolartransistors, bei dem zwischen einer Silizium-Germanium-Basisschicht und einer Silizium-Emitterschicht eine Siliziumdioxidschicht gebildet wird, dadurch gekennzeichnet, daß die Siliziumdioxidschicht mittels eines schnellen thermischen Prozesses gebildet wird.
- Verfahren nach Anspruch 1, bei dem die Siliziumdioxidschicht und die Emitterschicht mittels eines einzigen unterbrechungsfreien Prozesses gebildet werden.
- Verfahren nach Anspruch 1 oder 2, bei dem die Basisschicht in mehreren aufeinanderfolgenden Temperaturschritten auf eine Prozesstemperatur aufgeheizt wird, bei der anschließend die Siliziumdioxidschicht gebildet wird.
- Verfahren nach Anspruch 3, bei dem in einem ersten Temperaturschritt die Basisschicht auf eine Temperatur zwischen 350°C und 500°C aufgeheizt wird.
- Verfahren nach Anspruch 3 oder 4, bei dem die Basisschicht in einem zweiten Temperaturschritt auf in etwa 640 °C aufgeheizt wird.
- Verfahren nach einem der Ansprüche 3 bis 5, bei dem die Basisschicht in einem dritten Temperaturschritt auf in etwa 705 °C aufgeheizt wird.
- Verfahren nach einem der Ansprüche 3 bis 6, bei dem die Basisschicht in einer Stickstoffumgebung aufgeheizt wird.
- Verfahren nach Anspruch 7, bei dem hochreiner Stickstoff verwendet wird.
- Verfahren nach einem der Ansprüche 1 bis 8, bei dem die Basisschicht über einen Zeitraum von in etwa 10 Sekunden einem Sauerstoff-Stickstoff-Gemisch ausgesetzt ist.
- Verfahren nach einem der vorhergehenden Ansprüche, bei dem die Siliziumdioxidschicht eine Dicke zwischen 0,3 nm und 0,4 nm, vorzugsweise von etwa 0,35 nm aufweist.
- Verfahren nach einem der vorhergehenden Ansprüche, bei dem der Silizium-Germanium-Heterobipolartransistor ein pnp-Bipolartransistor ist.
- Verfahren nach einem der vorhergehenden Ansprüche, bei dem eine Emitterschicht aus Polysilizium gebildet wird.
- Verfahren nach einem der vorhergehenden Ansprüche, bei dem die Eigenschaften der Siliziumdioxidschicht während der Oxidation überwacht werden.
- Verfahren nach einem der vorhergehenden Ansprüche, bei dem die Oberfläche der Silizium-Germanium-Bassischicht vorgereinigt wird und anschließend in einem einzigen unterbrechungsfreien Prozeß die Siliziumdioxidschicht gebildet wird.
- Integrierter Silizium-Germanium-Heterobipolartransistor, mit einer Silizium-Germanium-Basisschicht, einer Silizium-Emitterschicht und einer Siliziumdioxidschicht, die zwischen der Basisschicht und der Emitterschicht angeordnet ist, dadurch gekennzeichnet, dass die Siliziumdioxidschicht mittels eines schnellen thermischen Prozesses erhältlich ist.
- Integrierter Silizium-Germanium-Heterobipolartransistor nach Anspruch 15, der ein pnp-Silizium-Germanium-Heterobipolartransistor ist.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10324065A DE10324065A1 (de) | 2003-05-27 | 2003-05-27 | Verfahren zur Herstellung eines integrierten Silizium-Germanium-Heterobipolartranistors und ein integrierter Silizium-Germanium Heterobipolartransitor |
| US10/824,745 US7118981B2 (en) | 2003-05-27 | 2004-04-15 | Method of fabricating an integrated silicon-germanium heterobipolar transistor and an integrated silicon-germanium heterobipolar transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10324065A DE10324065A1 (de) | 2003-05-27 | 2003-05-27 | Verfahren zur Herstellung eines integrierten Silizium-Germanium-Heterobipolartranistors und ein integrierter Silizium-Germanium Heterobipolartransitor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE10324065A1 true DE10324065A1 (de) | 2004-12-30 |
Family
ID=33482214
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE10324065A Ceased DE10324065A1 (de) | 2003-05-27 | 2003-05-27 | Verfahren zur Herstellung eines integrierten Silizium-Germanium-Heterobipolartranistors und ein integrierter Silizium-Germanium Heterobipolartransitor |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7118981B2 (de) |
| DE (1) | DE10324065A1 (de) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7115965B2 (en) * | 2004-09-01 | 2006-10-03 | International Business Machines Corporation | Vertical bipolar transistor with a majority carrier accumulation layer as a subcollector for SOI BiCMOS with reduced buried oxide thickness for low-substrate bias operation |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4672413A (en) * | 1984-04-16 | 1987-06-09 | Trw Inc. | Barrier emitter transistor |
| DE69022692T2 (de) * | 1989-11-30 | 1996-03-14 | Canon Kk | Bipolares Halbleiterbauelement. |
| DE19752052A1 (de) * | 1997-01-31 | 1998-08-06 | Motorola Inc | Halbleitervorrichtung und Herstellungsverfahren |
| WO2002041361A2 (en) * | 2000-11-17 | 2002-05-23 | Conexant Systems, Inc. | Method for fabricating interfacial oxide in a transistor and related structure |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5089428A (en) * | 1989-12-27 | 1992-02-18 | Texas Instruments Incorporated | Method for forming a germanium layer and a heterojunction bipolar transistor |
| US5296388A (en) * | 1990-07-13 | 1994-03-22 | Matsushita Electric Industrial Co., Ltd. | Fabrication method for semiconductor devices |
| US5466949A (en) * | 1994-08-04 | 1995-11-14 | Texas Instruments Incorporated | Silicon oxide germanium resonant tunneling |
| JPH10326793A (ja) * | 1997-05-23 | 1998-12-08 | Nec Corp | 半導体装置の製造方法 |
| EP0881669B1 (de) * | 1997-05-30 | 2005-12-14 | STMicroelectronics S.r.l. | Verfahren zur Herstellung eines Germanium-implantierten bipolaren Heteroübergangtransistors |
| JP2003514394A (ja) * | 1999-11-18 | 2003-04-15 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | ＳｉＧｅヘテロジャンクション・バイポーラ・トランジスタを有する半導体装置の製造方法 |
| US6365479B1 (en) * | 2000-09-22 | 2002-04-02 | Conexant Systems, Inc. | Method for independent control of polycrystalline silicon-germanium in a silicon-germanium HBT and related structure |
| US6509242B2 (en) * | 2001-01-12 | 2003-01-21 | Agere Systems Inc. | Heterojunction bipolar transistor |
| US6459104B1 (en) * | 2001-05-10 | 2002-10-01 | Newport Fab | Method for fabricating lateral PNP heterojunction bipolar transistor and related structure |
| JP3600591B2 (ja) * | 2002-03-28 | 2004-12-15 | 沖電気工業株式会社 | 半導体装置の製造方法 |
| EP1733430A1 (de) * | 2004-03-10 | 2006-12-20 | Agere Systems, Inc. | Bipolarsperrschichttransistor mit hoher germaniumkonzentration in einer silizium-germanium-schicht und verfahren zur herstellung des bipolar-sperrschichttransistors |
-
2003
- 2003-05-27 DE DE10324065A patent/DE10324065A1/de not_active Ceased
-
2004
- 2004-04-15 US US10/824,745 patent/US7118981B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4672413A (en) * | 1984-04-16 | 1987-06-09 | Trw Inc. | Barrier emitter transistor |
| DE69022692T2 (de) * | 1989-11-30 | 1996-03-14 | Canon Kk | Bipolares Halbleiterbauelement. |
| DE19752052A1 (de) * | 1997-01-31 | 1998-08-06 | Motorola Inc | Halbleitervorrichtung und Herstellungsverfahren |
| WO2002041361A2 (en) * | 2000-11-17 | 2002-05-23 | Conexant Systems, Inc. | Method for fabricating interfacial oxide in a transistor and related structure |
Also Published As
| Publication number | Publication date |
|---|---|
| US7118981B2 (en) | 2006-10-10 |
| US20050001236A1 (en) | 2005-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE10394372B4 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung | |
| DE602004013163T2 (de) | Verfahren zur Herstellung eines Germanium-On-Insulator-Wafers (GeOI) | |
| DE102017201744B4 (de) | Verfahren zum Herstellen eines Siliziumkarbid-Epitaxialwafers, Verfahren zum Herstellen einer Siliziumkarbid-Halbleiteranordnung und Vorrichtung zum Herstellen eines Siliziumkarbid-Epitaxialwafers | |
| JPH02301131A (ja) | 半導体装置の製造方法 | |
| DE102018107966A1 (de) | Breiter-Bandabstand-Halbleiter-Bauelement und Verfahren zum Bilden eines Breiter-Bandabstand-Halbleiter-Bauelements | |
| DE102015208967A1 (de) | Verfahren zum Herstellen einer Siliziumkarbid-Halbleitervorrichtung | |
| DE102006025342A1 (de) | Halbleitervorrichtung mit isoliertem Gate und Herstellungsverfahren dafür | |
| DE112010002935B4 (de) | Epitaktischer Siliciumwafer und Verfahren zur Herstellung desselben | |
| DE10324065A1 (de) | Verfahren zur Herstellung eines integrierten Silizium-Germanium-Heterobipolartranistors und ein integrierter Silizium-Germanium Heterobipolartransitor | |
| JPH06112146A (ja) | 拡散型シリコン素子基板の製造方法 | |
| DE102004024207B4 (de) | Verfahren und Vorrichtung zur Niedertemperaturepitaxie auf einer Vielzahl von Halbleitersubstraten | |
| DE102010064214A1 (de) | Verfahren zum Herstellen einer Halbleitervorrichtung | |
| EP1415332B1 (de) | Verfahren und Vorrichtung zum Herstellen dünner epitaktischer Halbleiterschichten | |
| EP1212786B1 (de) | Schichtstruktur für bipolare transistoren und verfahren zu deren herstellung | |
| EP0214421A1 (de) | Verfahren zum Herstellen von Dünnoxidschichten auf durch Tiegelziehen hergestellten Siliziumsubstraten | |
| DE10132430B4 (de) | Verfahren zur Bildung einer dünnen Oxidschicht mit einer verbesserten Zuverlässigkeit auf einer Halbleiteroberfläche | |
| DE112014003019T5 (de) | Prozess für die Herstellung einer Verbundstruktur | |
| TW552661B (en) | Gettering method of silicon wafer by using very high energy blanket implant | |
| EP1064675B1 (de) | Verfahren zur herstellung einer mit fluor belegten halbleiteroberfläche | |
| DE19721114A1 (de) | Verfahren zum Erzeugen einer Oxidschicht auf Siliciumcarbid und Verwendung des Verfahrens | |
| DE102016114940B4 (de) | Thermisches Verarbeitungsverfahren für einen Wafer | |
| DE112013005536T5 (de) | Verfahren zur Herstellung eines Halbleiter-auf-lsolator-Substrats | |
| DE10133537C2 (de) | Verfahren zur Herstellung einer nitridierten Oxidschicht auf einem Silizium-Halbleitersubstrat | |
| DE112021001083T5 (de) | Herstellungsverfahren für Halbleitersiliziumwafer | |
| DD216138A1 (de) | Verfahren zum herstellen von halbleiterleistungsbauelementen |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| 8131 | Rejection |