DE102010064214A1 - Verfahren zum Herstellen einer Halbleitervorrichtung - Google Patents

Verfahren zum Herstellen einer Halbleitervorrichtung Download PDF

Info

Publication number
DE102010064214A1
DE102010064214A1 DE102010064214A DE102010064214A DE102010064214A1 DE 102010064214 A1 DE102010064214 A1 DE 102010064214A1 DE 102010064214 A DE102010064214 A DE 102010064214A DE 102010064214 A DE102010064214 A DE 102010064214A DE 102010064214 A1 DE102010064214 A1 DE 102010064214A1
Authority
DE
Germany
Prior art keywords
oxide layer
oxidation
sic substrate
semiconductor device
gate oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102010064214A
Other languages
English (en)
Inventor
Kazuo Tokyo Kobayashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102010064214A1 publication Critical patent/DE102010064214A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8213—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using SiC technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

Ein Verfahren zum Herstellen einer Halbleitervorrichtung enthält die Schritte (a) Wasserstoff und Sauerstoff auf ein SiC-Substrat (8) aufzubringen und (b) den Wasserstoff und den Sauerstoff einer Verbrennungsreaktion auf dem SiC-Substrat zu unterwerfen, um durch diese Verbrennungsreaktion eine Siliziumoxidschicht auf einer Oberfläche des SiC-Substrats zu bilden.

Description

  • Die vorliegende Erfindung bezieht sich auf ein Verfahren zum Herstellen einer Halbleitervorrichtung und insbesondere auf ein Verfahren zum Bereitstellen einer hochzuverlässigen Oxidschicht, deren Grenzflächenzustand an einer Grenzfläche zwischen einem Siliziumcarbidsubstrat (SiC) und einer Oxidschicht in einem Oxidationsschritt auf dem SiC-Substrat verringert ist.
  • Siliziumcarbid (SiC) hat eine dielektrische Durchbruchsfeldstärke, die um etwa eine Größenordnung höher ist als die von Silizium (Si), was es möglich macht, eine Dicke einer Driftschicht davon zum Halten einer Durchbruchsspannung auf etwa ein Zehntel einer Driftschicht aus Si zu verringern. Das ermöglicht eine Verringerung des Verlusts in Leistungsvorrichtungen.
  • Zwischen einer Siliziumoberfläche und einer Karbonoberfläche des SiC gibt es jedoch unterschiedliche physikalische Eigenschaften an Oberflächen und Grenzflächen aufgrund von Unterschieden der Kristall-Ionizität und der Verbindungsfolge, und somit tritt ein Unterschied in der thermischen Oxidationsrate auf, wenn eine Oxidation auf dem SiC-Substrat durchgeführt wird. Beim Bilden einer Gateoxidschicht in einem SiC-MOSFET (Metal Oxide Semiconductor Field Effect Transistor, Metall-Oxid-Halbleiter-Feldeffekttransistor) müssen daher die Oxidationsbedingungen abhängig von einer Kristallebene optimiert werden. Das liegt daran, dass ein Unterschied der Oxidationsbedingungen beträchtlich die Mobilität eines Inversionskanals und die Zuverlässigkeit einer Oxidschicht beeinflusst.
  • Herkömmliche Oxidationstechniken werden in zwei Typen klassifiziert: die Trockenoxidationstechnik des Zuführens nur von Sauerstoff zum Bilden einer Oxidschicht und die Nassoxidationstechnik des Verbrennens von Sauerstoff und Wasserstoff vor einem Reaktor und des Zuführens einer Wasserdampfatmosphäre daraus zu dem Reaktor zum Bilden einer Oxidschicht.
  • Bei der Gateoxidschicht, die auf dem SiC-Substrat durch die Nassoxidationstechnik aufgebracht ist, schließen Wasserstoffatome in einer Wasserdampfatmosphäre wirkungsvoll hängende Bindungen an der Grenzfläche mit Wasserstoff ab, was die Wirkung erzielt, einen Grenzflächenzustand zu verringern. Dementsprechend wird die Inversionskanalmobilität des MOSFET verbessert. Weiter neigt bei der Nassoxidationstechnik die starke Oxidationsleistung dazu, die Desorption des Restkohlenstoffs an der Grenzfläche zu fördern, wodurch ein Grenzflächenzustand verringert wird. Aus diesem Grund wird vorzugsweise Nassoxidation verwendet.
  • Wenn die Zuverlässigkeit einer durch die Nassoxidationstechnik erzeugten Oxidschicht überprüft wird, ist die dielektrische Durchbruchsfeldstärke jedoch aufgrund einer höheren Menge von Hydroxygruppen (OH-Gruppen), die in der Gateoxidschicht enthalten sind, geringer als bei einer Gateoxidschicht, die durch die Trockenoxidationstechnik gebildet wurde.
  • Daher wird in „SiC-MOSFET with high channel mobility and high reliability", Toshiba Review, Bd. 63, Nr. 10, 2008, vorgeschlagen, dass die Oxidation beim Bilden einer Gateoxidschicht eines SiC-MOSFET durch die Trockenoxidationstechnik durchgeführt wird und dass dann wieder eine Oxidation durch die Nassoxidationstechnik durchgeführt wird, um eine hohe Mobilität sowie eine hohe Zuverlässigkeit zu erzielen.
  • Bei den in „SiC-MOSFET with high channel mobility and high reliability” beschriebenen Verfahren sind aufgrund der Nassoxidation unvermeidbar Hydroxygruppen enthalten, was ein Verfahren zum Bilden einer Gateoxidschicht erfordert, das in der Lage ist, eine höhere Zuverlässigkeit zu erzielen.
  • Die Aufgabe der vorliegenden Erfindung besteht daher darin, ein Verfahren zum Herstellen einer Halbleitervorrichtung bereitzustellen, die eine Gateoxidschicht enthält, die eine hohe Zuverlässigkeit aufweist.
  • Die Aufgabe wird gelöst durch ein Verfahren gemäß Anspruch 1. Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
  • Das Verfahren zum Herstellen einer Halbleitervorrichtung enthält die Schritte (a) Wasserstoff und Sauerstoff auf ein SiC-Substrat aufzubringen und (b) den Wasserstoff und den Sauerstoff einer Verbrennungsreaktion auf dem SiC-Substrat zu unterwerfen, um durch diese Verbrennungsreaktion einen Siliziumoxidschicht auf einer Oberfläche des SiC-Substrats zu bilden.
  • Gemäß diesem Verfahren zum Herstellen einer Halbleitervorrichtung ist es möglich, eine Halbleitervorrichtung herzustellen, die eine Gateoxidschicht aufweist, die eine hohe Zuverlässigkeit hat.
  • Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsbeispielen anhand der beigefügten Zeichnungen.
  • 1 ist eine Schnittansicht einer Halbleitervorrichtung gemäß einer ersten Ausführungsform.
  • 2 zeigt einen Überblick einer Halbleiterherstellungsvorrichtung, die in einem Verfahren zum Herstellen der Halbleitervorrichtung gemäß der ersten Ausführungsform verwendet wird.
  • 3 zeigt einen Vergleich der Zuverlässigkeit einer Halbleitervorrichtung zwischen Unmittelbar-Oberhalb-Verbrennungs-Oxidation und nasser Oxidation.
  • 4 ist eine Schnittansicht einer anderen Halbleitervorrichtung gemäß der ersten Ausführungsform.
  • 5 zeigt einen Überblick einer Halbleiterherstellungsvorrichtung, die in einem Verfahren zum Herstellen der anderen Halbleitervorrichtung gemäß der ersten Ausführungsform verwendet wird.
  • 1 zeigt einen Querschnittsaufbau eines SiC-MOSFET als Halbleitervorrichtung gemäß einer ersten Ausführungsform. Der in 1 gezeigte SiC-MOSFET ist auf einem Substrat gebildet, bei dem eine epitaktische SiC-Schicht (Driftschicht) 1b auf einem SiC-Substrat 1a gebildet ist. Im Folgenden werden das SiC-Substrat 1a und die epitaktisch SiC-Schicht 1b gemeinsam als SiC-Substrat 1 bezeichnet. Nach dem Strukturieren einer Oberfläche des SiC-Substrats 1 wird Al implantiert, wodurch Diffusionsschichten 2 vom p-Typ getrennt voneinander diffundiert werden. Dann werden nach einer Strukturierung SiC-Diffusionsschichten 3 vom n-Typ auf den SiC-Diffusionsschichten 2 vom p-Typ diffundiert.
  • Danach wird eine Gateoxidschicht (Siliziumoxidschicht) 4 nach dem Aktivierungsschritt der Diffusionsschichten durch Wärmebehandlung auf dem SiC-Substrat 1 gebildet, und eine Polysiliziumelektrode 5 wird als Gateelektrode an einer Stelle gebildet, die zwischen den Bereichen eingebettet ist, in denen SiC-Diffusionsschichten vom p-Typ und die SiC-Diffusionsschichten vom n-Typ diffundiert sind.
  • Die Mobilität und die Zuverlässigkeit der in 1 gezeigten Gateoxidschicht 4 verschlechtern sich, wenn eine große Anzahl von Defektzuständen an einer Grenzfläche zwischen dem SiC-Substrat 1 und der Gateoxidschicht 4 gebildet werden.
  • Dabei wird herkömmlicherweise Nassoxidation verwendet, bei der Wasserstoff und Sauerstoff im voraus verbrannt werden und eine Wasserdampfatmosphäre, die als Ergebnis der Verbrennung erzeugt wird, einem Reaktor für die Oxidation zugeführt wird.
  • Unglücklicherweise ist jedoch in der Gateoxidschicht 4, die durch Nassoxidation gebildet wurde, eine große Anzahl von Hydroxygruppen enthalten, was die Mobilität und Zuverlässigkeit verschlechtert. Daher wird die Gateoxidschicht als andere Oxidationstechnik in der vorliegenden Erfindung durch eine Unmittelbar-Oberhalb-Verbrennungs-Oxidation gebildet. Dabei bezieht sich die Unmittelbar-Oberhalb-Verbrennungs-Oxidation auf eine Oxidationstechnik, bei der Wasserstoff und Sauerstoff über dem Substrat als solche eingebracht werden und eine Verbrennungsreaktion auf dem Substrat bewirkt wird, um eine Oxidationsreaktion zu verwenden, die die Verbrennungsreaktion begleitet.
  • Um die Unmittelbar-Oberhalb-Verbrennungs-Oxidation durchzuführen, wird eine Lampenbestrahlungs-Einzelwafer-Oxidationsvorrichtung verwendet, wie sie in 2 (in deren linken Hälfte) gezeigt ist. Bei der in 2 gezeigten Lampenbestrahlungs-Einzelwafer-Oxidationsvorrichtung sind Halogenlampen 6 in einem oberen Abschnitt einer Kammer angeordnet, die Temperatur einer Rückfläche eines SiC-Substrats 8 wird durch Strahlungsthermometer 7 in einem unteren Abschnitt der Kammer überprüft, und diese Temperatur wird zu einer (nicht gezeigten) Lampenleistungsversorgung zurückgeführt, um eine Heizsteuerung durchzuführen.
  • Wasserstoffgas und Sauerstoffgas werden durch einen Gaseinlass 9 in eine thermische Atmosphäre von 1.000°C oder höher unter verringertem Druck (ungefähr 133 Pa) eingebracht. Dann wird in dem Zustand, in dem Wasserstoffgas und Sauerstoffgas eingebracht wird (rechter Abschnitt von 2) eine Verbrennungsreaktion (2H2 + O2 → 2H2O) unmittelbar über dem SiC-Substrat 8 bewirkt, das durch die Halogenlampen 6 selektiv erhitzt wurde, um dadurch eine thermische Oxidation von SiC durchzuführen.
  • Wenn Wasserstoff und Sauerstoff bei der herkömmlichen Nassoxidation in einer Prozesskammer unter atmosphärischem Druck verbrannt werden, bewirken Quarzchips, die das Verbrennen begleiten, Staub. Daher ist eine Brennkammer normalerweise vor einer Prozesskammer angeordnet, und Wasserstoff und Sauerstoff werden in der Brennkammer im voraus verbrannt, mit dem Ergebnis, dass eine Wasserdampfatmosphäre, die als Ergebnis des Verbrennens erzeugt wird, der Prozesskammer zugeführt wird.
  • Andererseits tritt die oben erwähnte Verbrennungsreaktion bei der Unmittelbar-Oberhalb-Verbrennungs-Oxidation unmittelbar oberhalb des SiC-Substrats 8 auf. Die Verbrennungsreaktion tritt unmittelbar darüber auf und somit ist absehbar, dass Radikale (wie z. B. O-Radikale), die Zwischenprodukte der Verbrennungsreaktion sind, dominant zu der Oxidation beitragen können. Daher haben die Erfinder herausgefunden, dass in einer Gateoxidschicht enthaltene Hydroxygruppen verringert werden können und die Desorption von Kohlenstoff in dem SiC fortschreitet, weil Radikale (wie z. B. O-Radikale) eine höhere Oxidationsleistung haben als H2O, was das Bilden einer Gateoxidschicht mit einer höheren Zuverlässigkeit ermöglicht.
  • Weiter sind die Strahlungsthermometer 7 wie in 2 (deren linken Abschnitt) gezeigt, an sechs Stellen in einer Radialrichtung des SiC-Substrats 8 auf der Seite der Rückfläche des SiC-Substrats 8 bereitgestellt, und somit ist eine Temperatursteuerung zwischen diesen sechs Zonen durch Drehen des SiC-Substrats 8 möglich. Dementsprechend ist es möglich, die Gleichmäßigkeit einer Schichtdicke in der Ebene bei der Unmittelbar-Oberhalb-Verbrennungs-Oxidation auf 1% oder weniger zu halten (Einzelwafer-Modus), während die Gleichförmigkeit einer Schichtdicke in der Ebene bei der Nassoxidation (Batch-Modus) etwa 3% beträgt.
  • Es sei angemerkt, dass ein Teildruck von H2O bei der Unmittelbar-Oberhalb-Verbrennungs-Oxidation niedrig ist. Weiter werden die O-Radikale, die als zu der Oxidation beitragend angesehen werden, mit dem Wachsen einer Gateoxidschicht deaktiviert und neigen daher weniger dazu, diffundiert zu werden. Das bedeutet, dass eine Oxidationsrate in der Gateoxidschicht sinkt. Demzufolge ist es möglich, thermische Spannungen aufgrund der Oxidation zu verringern.
  • Eine Gateoxidschicht wird durch die Unmittelbar-Oberhalb-Verbrennungs-Oxidation unter Verwendung der Lampenbestrahlungs-Einzelwafer-Oxidationsvorrichtung wie oben beschrieben gebildet, was es möglich macht, eine SiC-MOSFET mit einer hohen Mobilität, und Zuverlässigkeit herzustellen.
  • Es sei angemerkt, dass NO-Gas und N2O-Gas in die Lampenbestrahlungs-Einzelwafer-Oxidationsvorrichtung eingebracht werden zum Nitrieren einer Grenzfläche des SiC-Substrats 8 zum Verringern von Grenzschichtdefekten.
  • 3 zeigt Auswertungsergebnisse eines belastungszeitabhängigen dielektrischen Durchbruchs bei konstanter Spannung (CVS-TDDB, constant voltage stress-time dependent dielectric breakdown) im Fall der Verwendung eines Si-Substrats. Bei der CVS-TDDB-Auswertung werden bei einer konstanten Spannung die Änderungen der Anzahl der Halbleitervorrichtungen, die einen dielektrischen Durchbruch erlitten haben, über der Zeit ausgewertet. In 3 stellen eine Vertikalachse und eine Horizontalachse jeweils eine Ausfallrate und eine abgelaufene Zeit dar.
  • Die in 3 gezeigten Auswertungsergebnisse wurden unter Verwendung einer Testelementgruppe (TEG) gewonnen, die durch Bilden von zwei Arten von Oxidschichten hergestellt wurde, eine Oxidschicht mit einer Schichtdicke von 7,2 nm, die durch die Unmittelbar-Oberhalb-Verbrennungs-Oxidation (Einzelwafer-Modus) gebildet wurde, und einer Oxidschicht mit einer Schichtdicke von 7,2 nm, die durch Nassoxidation (Batch-Modus) gebildet wurde, auf einer Isolationsbasis für die Flachgrabenisolation (STI, shallow trench isolation), wobei weiter eine Polysiliziumelektrode gebildet wurde und eine Strukturierung und ein Rückflächenpolieren durchgeführt wurden. Insbesondere wurde eine Ausfallrate (10-Sekunden-Ausfallrate) nach Aufbringen einer Belastung von 11 mV/cm (10-mA-Auswertung) für zehn Sekunden bei einer Temperatur von 125°C ausgewertet.
  • Wie in 3 gezeigt, ist eine 10-Sekunden-Ausfallrate 19,8% bei der Nassoxidation (in 3 durch dreieckige Punkte angezeigt), die herkömmlicherweise durchgeführt wird, während bei der Unmittelbar-Oberhalb-Verbrennungs-Oxidation (in 3 durch kreisförmige Punkte angezeigt) die 10-Sekunden-Auswahlrate 5,2% beträgt, was geringer ist als bei der Nassoxidation. Das bedeutet, dass auch bei der verstrichenen Zeit zum Erreichen des dielektrischen Durchbruchs die Unmittelbar-Oberhalb-Verbrennungs-Oxidation bessere Ergebnisse liefert als die Nassoxidation. Das Obige zeigt, dass bei der Unmittelbar-Oberhalb-Verbrennungs-Oxidation verglichen mit der Nassoxidation eine Oxidschicht mit einer höheren Zuverlässigkeit gebildet wird.
  • Bei der Unmittelbar-Oberhalb-Verbrennungs-Oxidation werden O-Radikale, die als dominant zu der Oxidation beitragend angesehen werden, in der Oxidschicht deaktiviert, wenn die Oxidschicht wächst, und neigen weniger dazu, in der Oxidschicht zu diffundieren, was eine Oxidationsrate verringert. Insbesondere ist eine Oxidationsrate von SiC im Vergleich zu Si kleiner, und somit ist es schwierig, eine dicke Gateoxidschicht von etwa 100 nm, wie z. B. eine Gateoxidschicht für eine Leistungsvorrichtung zu bilden. Weiter ist die Unmittelbar-Oberhalb-Verbrennungs-Oxidation in dieser Ausführungsform durch eine Einzelwafer-Oxidationsvorrichtung durchgeführt, und somit ist die Wärme auf dem SiC-Substrat konzentriert, was eine Beschädigung eines SiC-Substrats als Ergebnis einer Behandlung über eine lange Zeit bewirkt. Daher ist es erwünscht, dass die Gateoxidschicht, die auf einem SiC-Substrat durch die Unmittelbar-Oberhalb-Verbrennungs-Oxidation gebildet wird, 20 nm oder weniger ist.
  • Als dagegen ergriffene Maßnahme wird eine Gateoxidschicht 11 durch die Unmittelbar-Oberhalb-Verbrennungs-Oxidation so gebildet, dass sie 20 nm oder weniger ist, und dann wird eine Trockenoxidation in einer Atmosphäre nur aus Sauerstoff durchgeführt, um weiter eine Gateoxidschicht 12 zu bilden, wodurch eine Gateoxidschicht so gebildet wird, dass sie dick ist, insgesamt 100 nm oder mehr (s. 4). In diesem Fall war beim Durchführen der Trockenoxidation die Gateoxidschicht 11 auf einem SiC-Substrat 10 durch die Unmittelbar-Oberhalb-Verbrennungs-Oxidation so gebildet, dass sie etwa 20 nm oder weniger ist, somit steigt auch in einem Fall, in dem die Schichtbildung für eine verbleibende Dicke durch Trockenoxidation durchgeführt wird, eine Grenzflächenzustandsdichte nicht an, was ein Nachteil der Trockenoxidation ist. Es sei angemerkt, dass auch in einem Fall, in dem die oben beschriebene Reihenfolge umgekehrt wird, so dass eine Gateoxidschicht durch Trockenoxidation gebildet wird und dann eine weitere Gateoxidschicht durch die Unmittelbar-Oberhalb-Verbrennungs-Oxidation durchgeführt wird, die Wirkung der Verbesserung der Zuverlässigkeit einer Gateoxidschicht erreicht wird.
  • Es sei angemerkt, dass in einem Fall, in dem eine Gateoxidschicht zusätzlich durch das o. g. Verfahren gebildet wird, eine Vorrichtung verwendet werden kann, wie sie in 5 gezeigt ist. Bei dieser Vorrichtung sind eine Unmittelbar-Oberhalb-Verbrennungs-Oxidations-Prozesskammer 13, eine Trockenoxidationsprozesskammer 14, eine HTO-Ofen 15 und Schleusenkammern 16 und 17 über eine Transportkammer 18 verbunden, und die Unmittelbar-Oberhalb-Verbrennungs-Oxidation und die Trockenoxidation können unter Verbleib innerhalb des Vakuums der Prozesskammern ohne offenes Aussetzen der Atmosphäre durchgeführt werden. Das bedeutet, dass mit der Verwendung einer Vorrichtung, die einen Aufbau hat, der eine Schrittumschaltung ermöglicht, ohne das SiC-Substrat einer Umgebungsatmosphäre auszusetzen, Sauberkeit erhalten bleibt, wodurch es möglich ist, eine Gateoxidschicht mit hoher Zuverlässigkeit zu erzeugen, bei der verhindert ist, dass Fremdmaterialien enthalten sind und bei der keine organische Oxidschicht bereitgestellt ist.
  • Auch wenn dies nicht gezeigt ist, ist es weiter möglich, eine Gateoxidschicht so zu bilden, dass sie insgesamt dick ist, durch Bilden einer Gateoxidschicht durch die Unmittelbar-Oberhalb-Verbrennungs-Oxidation und anschließendes Bilden einer Oxidschicht durch CVD, um eine weitere Gateoxidschicht zu bilden.
  • Gemäß der ersten Ausführungsform der vorliegenden Erfindung enthält das Verfahren zum Herstellen einer Halbleitervorrichtung die Schritte (a) Wasserstoff und Sauerstoff auf ein SiC-Substrat 1 aufzubringen und (b) den Wasserstoff und den Sauerstoff einer Verbrennungsreaktion auf dem SiC-Substrat 1 zu unterwerfen, um durch diese Verbrennungsreaktion eine Gateoxidschicht 4, die eine Siliziumoxidschicht ist, auf einer Oberfläche des SiC-Substrats 1 zu bilden. Dementsprechend ist es möglich, eine Halbleitervorrichtung herzustellen, die eine Gateoxidschicht aufweist, die eine hohe Zuverlässigkeit hat.
  • Weiter werden gemäß der ersten Ausführungsform der vorliegenden Erfindung bei dem Verfahren zum Herstellen einer Halbleitervorrichtung die Schritte (a) und (b) mit einer Lampenbestrahlungs-Einzelwafer-Oxidationsvorrichtung durchgeführt, die auf dem SiC-Substrat 1 eine Hochtemperaturatmosphäre einer gegenüber der Umgebungstemperatur höheren Temperatur bildet durch Bestrahlen des SiC-Substrats 1 mit Licht. Dementsprechend ist es möglich, eine Halbleitervorrichtung mit einer hochzuverlässigen Gateoxidschicht zu bilden, deren Verarbeitungszeit verringert ist.
  • Weiter enthält gemäß der ersten Ausführungsform der vorliegenden Erfindung das Verfahren zum Herstellen einer Halbleitervorrichtung den Schritt (c) der Trockenoxidation der Oberfläche des SiC-Substrats 1, um separat eine Gateoxidschicht 12 zu bilden, die eine Siliziumoxidschicht ist. Dementsprechend ist es möglich, eine dicke Gateoxidschicht von etwa 100 nm zu bilden, was es ermöglicht, eine Halbleitervorrichtung für eine Leistungsvorrichtung herzustellen, die eine Gateoxidschicht mit oben genannten Dicke erfordert. Insbesondere ist eine Oxidationsrate von SiC kleiner als diejenige von Si, und somit ist es für einen Fall des Bildens einer Gateoxidschicht für eine Leistungsvorrichtung geeignet.
  • Weiter wird gemäß der ersten Ausführungsform der vorliegenden Erfindung bei dem Verfahren zum Herstellen einer Halbleitervorrichtung der Schritt (c) nach dem Schritt (b) durchgeführt. Das verhindert ein Ansteigen einer Grenzflächenzustandsdichte aufgrund der Trockenoxidation, weil die Gateoxidschicht 11 durch die Unmittelbar-Oberhalb-Verbrennungs-Oxidation gebildet wurde.
  • Weiter enthält gemäß der ersten Ausführungsform der vorliegenden Erfindung das Verfahren zum Herstellen einer Halbleitervorrichtung einen Schritt (c) des Bildens einer Oxidschicht auf der Oberfläche des SiC-Substrats durch CVD, um nach dem Schritt (b) separat eine weitere Siliziumoxidschicht zu bilden. Dementsprechend ist es möglich, eine dicke Gateoxidschicht von etwa 100 nm zu bilden, was das Herstellen einer Halbleitervorrichtung für eine Leistungsvorrichtung ermöglicht, die eine Gateoxidschicht mit der oben genannten Dicke erfordert.
  • Weiter werden gemäß der ersten Ausführungsform der vorliegenden Erfindung bei dem Verfahren zum Herstellen einer Halbleitervorrichtung die Schritte (a), (b) und (c) mit einer Vorrichtung durchgeführt, die einen Aufbau aufweist, der eine Schrittumschaltung ermöglicht, ohne das SiC-Substrat in einer Umgebungsatmosphäre auszusetzen. Dementsprechend ist es möglich, eine hochzuverlässige Gateoxidschicht zu bilden, bei der verhindert ist, dass Fremdmaterialien enthalten sind und bei der eine organische Oxidschicht nicht bereitgestellt ist, was das Herstellen einer Halbleitervorrichtung mit hoher Mobilität und Zuverlässigkeit ermöglicht.
  • Weiter wird gemäß der ersten Ausführungsform der vorliegenden Erfindung bei dem Verfahren zum Herstellen einer Halbleitervorrichtung beim Bilden einer Gateoxidschicht von 100 nm oder mehr auf dem SiC-Substrat 1 unter Verwendung des o. g. Verfahrens zum Herstellen einer Halbleitervorrichtung die Siliziumoxidschicht von 20 nm oder weniger als Gateoxidschicht in dem Schritt (b) gebildet, und die Siliziumoxidschicht der verbleibenden Schichtdicke wird als Gateoxidschicht in dem Schritt (c) gebildet. Dementsprechend ist es möglich, das Verfahren zum Bilden der Gateoxidschicht von 20 nm oder weniger zu bilden, was die Dicke ist, die die Bildung durch die Unmittelbar-Oberhalb-Verbrennungs-Oxidation ermöglicht, deren Oxidationsrate gering ist, und eine auf 100 nm verbleibende Dicke zu füllen durch Bilden der Gateoxidschicht durch Trockenoxidation oder CVD. Das ermöglicht das Herstellen einer Halbleitervorrichtung für eine Leistungsvorrichtung, die eine Gateoxidschicht mit der oben genannten Dicke ermöglicht.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Nicht-Patentliteratur
    • „SiC-MOSFET with high channel mobility and high reliability”, Toshiba Review, Bd. 63, Nr. 10, 2008 [0007]

Claims (7)

  1. Verfahren zum Herstellen einer Halbleitervorrichtung mit den Schritten: (a) Wasserstoff und Sauerstoff auf ein SiC-Substrat (1) aufbringen und (b) den Wasserstoff und den Sauerstoff einer Verbrennungsreaktion auf dem SiC-Substrat (1) unterwerfen, um durch diese Verbrennungsreaktion eine Siliziumoxidschicht (4) auf einer Oberfläche des SiC-Substrats (1) zu bilden.
  2. Verfahren zum Herstellen einer Halbleitervorrichtung gemäß Anspruch 1, bei dem die Schritte (a) und (b) mit einer Lampenbestrahlungs Einzelwafer-Oxidationsvorrichtung durchgeführt werden, die auf dem SiC-Substrat (1) eine Hochtemperaturatmosphäre einer gegenüber der Umgebungstemperatur höheren Temperatur bildet durch Bestrahlen des SiC-Substrats (1) mit Licht.
  3. Verfahren zum Herstellen einer Halbleitervorrichtung gemäß Anspruch 1 oder 2, das weiter enthält: einen Schritt (c) der Trockenoxidation der Oberfläche des SiC-Substrats (1), um separat eine Siliziumoxidschicht (12) zu bilden.
  4. Verfahren zum Herstellen einer Halbleitervorrichtung gemäß Anspruch 3, bei dem der Schritt (c) nach dem Schritt (b) durchgeführt wird.
  5. Verfahren zum Herstellen einer Halbleitervorrichtung gemäß Anspruch 1 oder 2, das weiter enthält: einen Schritt (c) des Bildens einer Oxidschicht auf der Oberfläche des SiC-Substrats (1) durch CVD, um nach dem Schritt (b) separat eine weitere Siliziumoxidschicht zu bilden
  6. Verfahren zum Herstellen einer Halbleitervorrichtung gemäß Anspruch 3, bei dem die Schritte (a), (b) und (c) mit einer Vorrichtung durchgeführt werden, die einen Aufbau aufweist, der einen Schrittwechsel ermöglicht, ohne das SiC-Substrat (1) einer Umgebungsatmosphäre auszusetzen.
  7. Verfahren zum Herstellen einer Halbleitervorrichtung bei dem zum Bilden einer Gateoxidschicht von 100 nm oder mehr auf einem SiC-Substrat (10) unter Verwendung des Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß Anspruch 3 eine Siliziumoxidschicht von 20 nm oder weniger als Gateoxidschicht (11) in dem Schritt (b) gebildet wird und die Siliziumoxidschicht der verbleibenden Schichtdicke als Gateoxidschicht (12) in dem Schritt (c) gebildet wird.
DE102010064214A 2010-02-25 2010-12-27 Verfahren zum Herstellen einer Halbleitervorrichtung Withdrawn DE102010064214A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010039627A JP5371831B2 (ja) 2010-02-25 2010-02-25 半導体装置の製造方法
JP2010-039627 2010-02-25

Publications (1)

Publication Number Publication Date
DE102010064214A1 true DE102010064214A1 (de) 2011-08-25

Family

ID=44356941

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102010064214A Withdrawn DE102010064214A1 (de) 2010-02-25 2010-12-27 Verfahren zum Herstellen einer Halbleitervorrichtung

Country Status (5)

Country Link
US (2) US8236707B2 (de)
JP (1) JP5371831B2 (de)
KR (1) KR101236497B1 (de)
CN (1) CN102169827A (de)
DE (1) DE102010064214A1 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9518734B2 (en) 2013-01-28 2016-12-13 General Electric Technology Gmbh Fluid distribution and mixing grid for mixing gases
DE112014003518T5 (de) * 2013-07-31 2016-04-14 Mitsubishi Electric Corporation Siliciumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen derselben
CN105206513B (zh) * 2015-09-28 2018-01-09 安徽工业大学 用氮和硼改善4H‑SiC MOSFET反型层迁移率的方法
JP6890271B2 (ja) * 2017-03-21 2021-06-18 パナソニックＩｐマネジメント株式会社 半導体装置およびその製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3380988B2 (ja) * 1993-04-21 2003-02-24 東京エレクトロン株式会社 熱処理装置
US6706572B1 (en) * 1994-08-31 2004-03-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film transistor using a high pressure oxidation step
JPH10284488A (ja) 1997-04-03 1998-10-23 Hitachi Ltd 半導体集積回路装置の製造方法および製造装置
JP3491050B2 (ja) * 1997-05-14 2004-01-26 富士電機ホールディングス株式会社 炭化けい素半導体装置の熱酸化膜形成方法
US6037273A (en) * 1997-07-11 2000-03-14 Applied Materials, Inc. Method and apparatus for insitu vapor generation
JP3413174B2 (ja) * 1997-07-11 2003-06-03 アプライド マテリアルズ インコーポレイテッド Ｉｎ−ｓｉｔｕ蒸気生成方法及び装置
US6221789B1 (en) * 1998-07-29 2001-04-24 Intel Corporation Thin oxides of silicon
JP3372030B2 (ja) 1999-10-04 2003-01-27 日本電気株式会社 薄膜絶縁膜の形成方法
JP2001274154A (ja) * 2000-01-18 2001-10-05 Applied Materials Inc 成膜方法、成膜装置、半導体装置及びその製造方法
JP2001230442A (ja) 2000-02-15 2001-08-24 Matsushita Electric Ind Co Ltd 光検出素子
JP2005079430A (ja) 2003-09-02 2005-03-24 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2006269641A (ja) * 2005-03-23 2006-10-05 National Institute Of Advanced Industrial & Technology 半導体装置及びその製造方法
JP2006294928A (ja) 2005-04-12 2006-10-26 Renesas Technology Corp 半導体記憶装置およびその製造方法
US7727828B2 (en) * 2005-10-20 2010-06-01 Applied Materials, Inc. Method for fabricating a gate dielectric of a field effect transistor
CN1975992A (zh) * 2005-11-14 2007-06-06 精工爱普生株式会社 半导体装置的制造方法及电子设备的制造方法
JP4453693B2 (ja) 2005-11-14 2010-04-21 セイコーエプソン株式会社 半導体装置の製造方法及び電子機器の製造方法
JP5057903B2 (ja) * 2007-09-06 2012-10-24 三菱電機株式会社 炭化珪素半導体装置の製造方法
JP2009283693A (ja) * 2008-05-22 2009-12-03 Oki Semiconductor Co Ltd 半導体装置の製造方法
US8217398B2 (en) * 2008-10-15 2012-07-10 General Electric Company Method for the formation of a gate oxide on a SiC substrate and SiC substrates and devices prepared thereby

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"SiC-MOSFET with high channel mobility and high reliability", Toshiba Review, Bd. 63, Nr. 10, 2008

Also Published As

Publication number Publication date
CN102169827A (zh) 2011-08-31
US20110207336A1 (en) 2011-08-25
KR101236497B1 (ko) 2013-02-21
US8236707B2 (en) 2012-08-07
JP5371831B2 (ja) 2013-12-18
KR20110097643A (ko) 2011-08-31
US20120252223A1 (en) 2012-10-04
JP2011176158A (ja) 2011-09-08

Similar Documents

Publication Publication Date Title
DE10345346B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit aktiven Bereichen, die durch Isolationsstrukturen voneinander getrennt sind
DE10214066A1 (de) Halbleiterelement mit retrogradem Dotierprofil in einem Kanalgebiet und ein Verfahren zur Herstellung desselben
DE112011103491B4 (de) Suszeptor und Verfahren zum Herstellen eines Epitaxialwafers
DE2823967A1 (de) Npn-transistor
DE102009022224A1 (de) Verfahren zur Herstellung von epitaxierten Siliciumscheiben
DE112014006413T5 (de) Herstellungsverfahren für epitaktischen Siliciumwafer und epitaktischer Siliciumwafer
DE102010064214A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE112014006124T5 (de) Epitaxialwaferherstellungsverfahren und Epitaxialwafer
DE102015200890A1 (de) Epitaktisch beschichtete Halbleiterscheibe und Verfahren zur Herstellung einer epitaktisch beschichteten Halbleiterscheibe
DE2052221C3 (de) Verfahren zum Erzeugen einer Siliciumoxidschicht auf einem Süiciumsubstrat und Vorrichtung zur Durchführung dieses Verfahrens
DE10255936B4 (de) Verfahren zur Herstellung einer Isolationsschicht und Verfahren zum Steuern einer Stickstoffkonzentration während der Herstellung der Isolationsschicht
DE102006025342B4 (de) Halbleitervorrichtung mit isoliertem Gate und Herstellungsverfahren dafür
DE102008027192A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung, die ein Siliziumkarbidsubstrat aufweist
DE102010024835A1 (de) Method for fabrication of a back side contact solar cell
DE112010002747B4 (de) Verfahren zur Herstellung eines Siliziumepitaxialwafers
DE102021113253A1 (de) Verfahren zur Herstellung eines Siliziumkarbid-Epitaxie-Wafers
DE60310100T2 (de) Scheibe mit einer rückseitendichtung aus zweischicht-niedrigtemperatur-oxyd und verfahren zu ihrer herstellung
DE112010002935B4 (de) Epitaktischer Siliciumwafer und Verfahren zur Herstellung desselben
DE112015000650T5 (de) Halbleitersubstrat für eine Blitzlampentemperung, Tempersubstrat, Halbleiterbauelement und Verfahren zum Herstellen eines Halbleiterbauelements
DE3540452A1 (de) Verfahren zur herstellung eines duennschichttransistors
DE19649701B4 (de) Verfahren zum Entfernen von Kristallfehlern aufgrund von Ionenimplantation unter Verwendung einer Oxidschicht mittlerer Temperatur
DE2114566A1 (de) Verfahren zum Stabilisieren der elektrischen Eigenschaften von Halbleitereinrichtungen
DE102011089322B4 (de) Effizienzsteigerungen bei der Ultraviolett-Aushärtung einer zugverspannten Schicht unter Anwendung reflektierender Materialien
DE1619961B2 (de) Verfahren zum herstellen von halbleiterbauelementen aus galliumarsenid
DE102009042514B4 (de) Verfahren und Vorrichtung mit SOI-Substratdotierung

Legal Events

Date Code Title Description
R016 Response to examination communication
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee