DE60310100T2 - Scheibe mit einer rückseitendichtung aus zweischicht-niedrigtemperatur-oxyd und verfahren zu ihrer herstellung - Google Patents

Scheibe mit einer rückseitendichtung aus zweischicht-niedrigtemperatur-oxyd und verfahren zu ihrer herstellung Download PDF

Info

Publication number
DE60310100T2
DE60310100T2 DE60310100T DE60310100T DE60310100T2 DE 60310100 T2 DE60310100 T2 DE 60310100T2 DE 60310100 T DE60310100 T DE 60310100T DE 60310100 T DE60310100 T DE 60310100T DE 60310100 T2 DE60310100 T2 DE 60310100T2
Authority
DE
Germany
Prior art keywords
layer
lto
forming
wafer
low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60310100T
Other languages
English (en)
Other versions
DE60310100D1 (de
Inventor
Jin-Xing 02-123 LI
Boon-Koon 11-108 OW
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Application granted granted Critical
Publication of DE60310100D1 publication Critical patent/DE60310100D1/de
Publication of DE60310100T2 publication Critical patent/DE60310100T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/2205—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities from the substrate during epitaxy, e.g. autodoping; Preventing or using autodoping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Recrystallisation Techniques (AREA)
  • Chemical Vapour Deposition (AREA)

Description

  • Die Erfindung betrifft einen Prozeß zur Niedertemperaturoxid-(LTO-Low Temperature Oxide)-Abscheidung einer Rückseitenabdichtung für Wafer unter Verwendung von LPPECVD (Low Pressure Plasma Enhanced Chemical Vapour Deposition) und insbesondere eine zweiseitige LTO-Rückseitenabdichtung.
  • Die Selbstdotierung ist ein Problem, das in Siliziumwafern auftritt, die zur epitaxialen Abscheidung verwendet werden. Während des Wärmezyklus des epitaxialen Prozesses diffundieren stark dotierte (p+) Siliziumsubstrate Dotierstoffatome durch die Rückseite des Substrats aus, was auf der Wafervorderseite zu einem unbeabsichtigten Überdotierungseffekt führt. Am auffälligsten ist dies am Rand des Wafers. Dies führt zu einer Inhomogenität in dem epitaxialen Dotierstoffprofil über die Toleranz der meisten Bauelementhersteller hinaus.
  • Aus dem Dokument EP 825 639-A (Shinetsu Handotai KK) ist ein Wafer mit einem Dünnfilm bekannt, der auf der Rückseitenoberfläche vorgesehen ist, um die Selbstdotierung zu verhindern.
  • Eine Rückseitenschicht auf dem Wafer reduziert den Selbstdotierungseffekt.
  • Für die Abscheidung einer SiO2-Schicht werden verschiedene Techniken verwendet. Diese können grob in atmosphärische und Unterdruckanwendungen und weiter in Prozesse unterteilt werden, die die Zündung eines Plasmas (plasmaunterstützt: PE) in chemischer Dampfabscheidung (CVD) verwenden, bei der eine pyrolytische Oberflächenkatalyse von silizium- und sauerstofführenden Trägergasen verwendet wird.
  • Verunreinigung oder Epi-Verunreinigung ist eine nichtlokalisierte Lichtstreuung, die sich aus einer unebenen Oberflächentopographie (Mikrorauhheit) oder von dichten Konzentrationen von Defekten an der Oberfläche oder in der Nähe der Oberfläche herrühren. Halbleiterwafer sollten eine schwache oder keine Epi-Verunreinigung aufweisen.
  • Unter Filmbeanspruchung versteht man die Druck- oder Zugkräfte, die den Film auf einem Wafer beeinflussen. Eine Waferschicht mit einer hohen Filmbeanspruchung ist anfälliger für Verformung als eine Waferschicht mit einer geringen Filmbeanspruchung.
  • Ein existierendes System liefert eine einzelne LTO-Schicht auf der Rückseite eines Wafers. Die produzierte Schicht ist jedoch in der Regel dicker als 500 nm und löst nicht die Probleme der Verunreinigung auf der Vorderfläche des Wafers und die Verformung des Wafers.
  • Allgemein ausgedrückt umfaßt in einem Aspekt die Erfindung einen Wafer nach Anspruch 1.
  • Allgemein ausgedrückt umfaßt die Erfindung bei einem weiteren Aspekt ein Verfahren zum Ausbilden einer zweischichtigen LTO-Rückseitenabdichtung für einen Wafer nach Anspruch 3.
  • Allgemein ausgedrückt umfaßt die Erfindung in einem weiteren Aspekt einen epitaxialen pp+-Siliziumwafer, der folgendes enthält: ein p+-Substrat mit einer ersten Hauptseite und einer zweiten Hauptseite, eine beanspruchungsarme LTO-Schicht mit einer ersten Hauptseite und einer zweiten Hauptseite, wobei die erste Hauptseite der beanspruchungsarmen LTO-Schicht sich neben der ersten Hauptseite des p+-Substrats befindet, und eine stark beanspruchte LTO-Siliziumoxidschicht mit einer ersten Hauptseite und einer zweiten Hauptseite, wobei sich die erste Hauptseite der stark beanspruchten LTO-Siliziumoxidschicht neben der zweiten Hauptseite der beanspruchungsarmen LTO-Schicht befindet.
  • Allgemein ausgedrückt umfaßt die Erfindung in einem weiteren Aspekt einen epitaxialen nn+-Siliziumwafer, der folgendes enthält: ein n+-Substrat mit einer ersten Hauptseite und einer zweiten Hauptseite, eine beanspruchungsarme LTO-Schicht mit einer ersten Hauptseite und einer zweiten Hauptseite, wobei die erste Hauptseite der beanspruchungsarmen LTO-Schicht sich neben der ersten Hauptseite des n+-Substrats befindet, und eine stark beanspruchte LTO-Siliziumoxidschicht mit einer ersten Hauptseite und einer zweiten Hauptseite, wobei sich die erste Hauptseite der stark beanspruchten LTO-Siliziumoxidschicht neben der zweiten Hauptseite der beanspruchungsarmen LTO-Schicht befindet.
  • Bevorzugte Formen von Wafern der Erfindung werden unter Bezugnahme auf die beiliegenden Zeichnungen lediglich beispielhaft näher beschrieben, ohne daß dies einschränkend sein soll. Es zeigen:
  • 1 einen Siliziumwafer mit einer zweischichtigen LTO-Rückseitenabdichtung und
  • 2 einen Siliziumwafer mit einer LTO-Rückseitenabdichtung nach Abscheidung einer epitaxialen Schicht auf der Wafervorderseite.
  • 1 zeigt einen Siliziumwafer, wobei zwei LTO-Schichten eine Rückseitenabdichtung bilden. Das Substrat 1 ist das dotierte Silizium (entweder p-Typ oder n-Typ). Die Schicht 2 ist eine beanspruchungsarme LTO-Schicht, die unter Verwendung von Hochfrequenz RF bei hoher Leistung mit einem hohen Silanfluß (SiH4) ausgebildet wird. Die Schicht 3 wird unter Verwendung von sowohl Hoch- als auch Niederfrequenz RF bei hoher Leistung auf der Schicht 2 abgeschieden, um eine hochdichte stark beanspruchte LTO-Schicht mit niedriger Ätzrate während nachfolgender Reinigungsprozesse bereitzustellen.
  • Die spannungsarme LTO-Schicht 2 steuert die Geometrie des Wafers, um Waferverformung auf ein Minimum zu reduzieren. Die beanspruchungsarme LTO-Schicht wirkt weiterhin dahingehend, die Epi-Verunreinigung während Epitaxie zu verbessern.
  • Die stark beanspruchte LTO-Schicht weist eine hohe Dichte und deshalb eine geringe Ätzrate auf. Deshalb kann die Rückseitenabdichtung die beanspruchungsarme LTO-Schicht während nachfolgender Reinigungsprozesse aufrechterhalten, da für das Ätzen nur eine kleine Menge der stark beanspruchten LTO-Schicht zur Verfügung steht. Auch die beanspruchungsarme LTO-Schicht weist eine hohe Abscheidungsrate auf, was einen hohen Durchsatz bedeutet. Eine stark beanspruchte LTO-Schicht mit niedriger Ätzrate führt zu einer Reduzierung der Produktionskosten.
  • LTO-Plasmaprozesse verwenden üblicherweise N2 zur Verdünnung, N2O als ein sauerstofführendes Gas und SiH4 als ein siliziumführendes Gas. In der Plasmaphase werden diese Verbindungen in ihre jeweiligen Ionenkomponenten dissoziiert, und die mobileren Elektronen werden bei hoher Frequenz RF bei an die Reaktionskammer angelegter hoher Leistung zum Zünden des Plasmas beschleunigt. Zwischen den positiven Ionen in dem Plasma und dem Wafer, der auf einem geerdeten Heizungsblock ruht, liegt eine geringe negative Spannung vor. Diese Potentialdifferenz beschleunigt die Ionen in Richtung der Waferoberfläche, wo die Ionen eine Schicht aus Siliziumdioxid (SiO2) bilden.
  • Zur Verbesserung des LPCVD-Prozesses wird in LTO-Reaktoren üblicherweise hoch- und niederfrequente RF-Leistung verwendet. Hochfrequente RF-Leistung wird verwendet, um das Plasma zu zünden, indem die Elektronen beschleunigt werden, wohingegen niederfrequente RF-Leistung verwendet wird, um die Verdichtung der auszubildenden Schicht zu verbessern, da sie schwerere Ionen über eine längere Zeit mobil hält.
  • Unter Verwendung des Verfahrens der Erfindung wird ein Wafer mit einer doppelschichtigen LTO-Rückseitenabdichtung ausgebildet, bei der die innere Schicht eine geringe Beanspruchung und die äußere Schicht eine hohe Beanspruchung aufweist. Die Beanspruchung der inneren Schicht beträgt in der Regel < 100 MPa, und die Beanspruchung der äußeren Schicht liegt in der Regel < 300 MPa. Die innere Schicht steuert die Epi-Verunreinigung des Wafers und die Geometrie des Wafers. Die äußere Schicht steuert die Dickenreduzierung der Rückseitenschicht während der Naßbankreinigung ("wet bench cleaning").
  • Tabelle 1 zeigt eine Menge von Schritten zum Produzieren eines Wafers mit einer doppelschichtigen LTO-Rückseitenabdichtung.
  • Figure 00060001
  • Schritt 5 von Tabelle 1 zeigt bevorzugte Bereiche für Druck, Zeit, Temperatur, hohe RF-Frequenzleistung, niedrige RF-Frequenzleistung, N2, N2O und SiH4, so daß eine beanspruchungsarme LTO-Schicht entsteht. Die Ausbildung der beanspruchungsarmen LTO-Schicht erfordert einen hohen Silanfluß, eine niedrige Frequenz RF bei niedriger Leistung, eine hohe Frequenz RF bei hoher Leistung und niedrigen Druck. Idealerweise werden die Flußraten, die Leistung, der Druck usw. aus den in Tabelle 1 gelieferten Bereichen gewählt. Diese Kombination von Parametern erzeugt eine hohe Abscheidungsrate (in der Regel 5000-12000 Å/min.) (500-1200 nm/min.) und führt zu einer beanspruchungsarmen SiO2-Schicht. Diese Schicht ist in der Regel ein unvollkommenes SiO2-Netz. Diese Schicht hält den Wafer in einem fast beanspruchungsfreien Status und verbessert das Epi-Verunreinigungsniveau. Unter Verwendung dieser Schicht wird das Epi-Verunreinigungsniveau des Wafers auf in der Regel 0,1-1 ppm reduziert. Die hohe Frequenz RF erzeugt bei hoher Leistung eine hohe Abscheidungsrate und eine geringe Filmbeanspruchung. Der niedrige Druck in diesem Schritt unterstützt das Erzeugen der hohen Abscheidungsrate, wie auch die hohe Silanrate. Abscheiden einer beanspruchungsarmen Schicht auf dem Wafer führt zu einer geringen Durchbiegung und Verformung auf dem Wafer nach der Epitaxieabscheidung. Mit existierenden einschichtigen LTO-Rückseitenabdichtungen ist dies schwierig zu erzielen, insbesondere jenen, die dicker sind als 500 nm.
  • Schritt 6 von Tabelle 1 zeigt bevorzugte Bereiche für Druck, Zeit, Temperatur, hohe RF-Frequenzleistung, niedrige RF-Frequenzleistung, N2, N2O und SiH4, so daß eine stark beanspruchte LTO-Schicht entsteht. Die Ausbildung der stark beanspruchten LTO-Schicht erfordert niedrige Frequenz RF bei hoher Leistung, höheren Druck und niedrigen Silanfluß. Idealerweise sind die Flußraten, die Leistung, der Druck usw. aus den in Tabelle 1 bereitgestellten Parametern gewählt. Die Kombination von Parametern in Schritt 6 führt zu einer niedrigen Abscheidungsrate und erzeugt eine hochdichte LTO-Schicht. Zur Ausbildung der stark beanspruchten LTO-Schicht wird die niederfrequente RF-Leistung höher gewählt als in Schritt 5, der Silanfluß wird niedriger gewählt als in Schritt 5 und der Druck wird höher gewählt als in Schritt 5. Die stark beanspruchte LTO-Schicht weist eine niedrigere Ätzrate bei Naßbankprozessen auf (die HF-Lösung beinhalten), bevorzugt etwa gleich einem Viertel der Ätzrate der in Schritt 5 ausgebildeten beanspruchungsarmen Schicht. Die niedrige Frequenz RF bei hoher Leistung dient dazu, die Ionenbewegung zum Bombardieren der abgeschiedenen Schicht zu beschleunigen, wodurch eine stark beanspruchte hochdichte Schicht mit einer niedrigen Ätzrate entsteht. Der hohe Abscheidungsdruck unterstützt das Erzeugen einer niedrigen Abscheidungsrate und eines hochdichten Films mit hoher Filmbeanspruchung. Der niedrige Silanfluß unterstützt auch das Erzeugen einer niedrigen Abscheidungsrate und eines hochdichten Films mit hoher Beanspruchung.
  • Bei dem zum Ausbilden der LTO-Rückseitenabdichtung verwendeten Prozeß beträgt die hohe Frequenz RF in der Regel 13,56 MHz, da dies der Industriestandard ist, es kann sich aber um jede andere geeignete Frequenz handeln. Die niedrige Frequenz RF liegt in der Regel zwischen 100 kHz und 600 kHz. Typischer beträgt die niedrige RF-Frequenz 200 kHz, da dies der Industriestandard ist, es kann sich aber um jede geeignete Frequenz handeln.
  • Die Kombination aus den stark beanspruchten und beanspruchungsarmen LTO-Schichten führt zu einer signifikant größeren Unterdrückung einer visuellen Epi-Verunreinigung am Rand im Vergleich zu existierenden Bauelementen mit einschichtiger LTO-Rückseitenabdichtung. Die doppelschichtige Rückseitenabdichtung weist eine hohe Abscheidungsrate auf. Diese Rate liegt idealerweise etwa dreimal höher als bei einer existierenden einschichtigen LTO-Rückseitenabdichtung, was eine zeitliche Effektivität bei der Abscheidung der zweischichtigen Rückseitenabdichtung zeigt.
  • Die Abscheidung der beanspruchungsarmen und stark beanspruchten LTO-Schichten ist idealerweise ein kontinuierlicher Plasmaprozeß. Dies unterstützt das Ausbilden eines Netzes zwischen den beiden LTO-Rückseitenabdichtungsschichten. Zu den Vorteilen des Ausbildens eines Netzes zwischen stark beanspruchten und beanspruchungsarmen Schichten zählen eine niedrige Waferdurchbiegung und -verformung selbst nach Epitaxieabscheidung, wie unten näher beschrieben wird. Dieser Vorteil wird nicht von der Dicke der LTO-Rückseitenabdichtung beeinflußt.
  • Die mit dem Prozeßrezeptor von Tabelle 1 abgeschiedene beanspruchungsarme LTO-Schicht weist bei Naßbankprozessen und -epitaxie eine viel höhere Ätzrate auf als der stark beanspruchte LTO-Außenfilm. Die stark beanspruchte LTO-Rückseitenabdichtungsschicht weist bei Naßbankprozessen eine niedrige Ätzrate auf. Die äußere stark beanspruchte LTO-Schicht weist während des epitaxialen Hochtemperaturausheizens keine Entspannung auf und liefert keinen Beitrag zu der Endgeometrie des Wafers während Epitaxie. Der einzige Beitrag zur Endgeometrie des Wafers während Epitaxie ist von der Vorderseitenepitaxieschicht und weist gewisse Relation zur Epitaxiedicke auf.
  • Wieder unter Bezugnahme auf 1 zeigt diese Figur den Siliziumwafer 1 mit einer inneren beanspruchungsarmen LTO-Schicht 2 und einer äußeren stark beanspruchten LTO-Schicht 3. Die stark beanspruchte LTO-Schicht 3 weist wegen der verschiedenen Dichten der Schichten eine niedrigere Ätzrate als die beanspruchungsarme LTO-Schicht 2 auf. Nach dem Reinigungs prozeß verursachen die verschiedenen Ätzraten, daß sich die stark beanspruchte LTO-Schicht 3 vor dem Epitaxieausheizen über die beanspruchungsarme LTO-Schicht 2 erstreckt. Indem ein Teil der Dicke der stark beanspruchten LTO-Schicht während des Reinigungsprozesses entfernt wird, kann dies überwunden werden.
  • Nach dem Ausbilden der zweischichtigen LTO-Rückseitenabdichtung auf dem Wafer wird der Wafer einer LTO-Randentfernung unterzogen um einen etwaigen LTO-Film auf dem Randbereich des Wafers und Spuren eines etwaigen LTO-Films auf der Wafervorderseite zu entfernen. Der Randausschluß beträgt in der Regel 0,006 bis 5 mm. Dieser Prozeß reduziert nicht die Dicke der stark beanspruchten äußeren LTO-Schicht.
  • Nach dem Randentfernungsprozeß wird der Wafer einer Randpolierung und einer Randpolierungsreinigung unterzogen. Der Randpolierungsprozeß entfernt nichts von dem LTO-Film von der Rückseite des Wafers. Die Randpolierungsreinigung verwendet eine Lösung aus HF/O3 mit einer HF-Konzentration von in der Regel 0,02 bis 0,5%. Der Randpolierungsreinigungsprozeß entfernt in der Regel 5-30 nm von der Dicke der LTO-Rückseitenabdichtung.
  • Nach dem Polieren und der Polierungsreinigung wird eine Nachpolierungsreinigung vorgenommen. Die Nachpolierungsreinigung entfernt weiter etwas von der LTO-Schicht. Die HF-Konzentration bei der Nachpolierungsreinigung beträgt in der Regel 0,1-1%, was dazu führt, daß in der Regel 10-50 nm der Dicke der LTO-Rückseitenabdichtung entfernt werden.
  • Vor der Epitaxie ist mindestens eine Naßbankreinigung erforderlich. Die Naßbankreinigung beinhaltet in der Regel 0,1-1% HF, was zu dem Entfernen von etwa 1-30 nm der Dicke der LTO-Rückseitenabdichtung führt.
  • Ein Verfahren zum Steuern der scharfen Randgestalt der äußeren stark beanspruchten LTO-Schicht 3 ist wie folgt: während des ersten Naßbankprozesses wird die innere beanspruchungsarme LTO-Schicht 2 mit der höheren Ätzrate als die stark beanspruchte LTO-Schicht geätzt, wodurch ein Teil der stark beanspruchten LTO-Schicht über die beanspruchungsarme LTO-Schicht hinaushängt. wenn dies eintritt, dann wird die freigelegte Unterseite der stark beanspruchten LTO-Schicht sowie die Oberseite der stark beanspruchten LTO-Schicht geätzt, was dazu führt, daß der überhängende Abschnitt der stark beanspruchten LTO-Schicht die doppelte Ätzrate wie der Rest der stark beanspruchten LTO-Schicht aufweist. Sogar vor der Epitaxie wird die Randgestalt der äußeren stark beanspruchten LTO-Schicht deshalb durch eine Steuerung der Dicke der Oberseite gesteuert.
  • Die doppelschichtige LTO-Rückseitenabdichtung hat einen anderen Effekt auf die Nach-Epi-Verformung. Die äußere stark beanspruchte Schicht der LTO-Rückseitenabdichtung weist während der Epitaxie keine Filmentspannung auf. Es ist wohlbekannt, daß ein PECVD-LTO-Film eine große Menge von Nebenelementen enthält und ein unvollkommenes Netz ist. Beispielsweise sind SiOx, SiNHx und SiHx (wobei x = 1, 2, 3, 4) einige der Nebenelementen. Eine porösere LTO-Schicht weist mehr Nebenelementen auf. Während des Epitaxiehochtemperaturausheizens (in der Regel bei Temperaturen von 1050 bis 1200°C) kommt es zu einem Ausgasen von Nebenelementen und zu einer Umordnung des Filmnetzes. Während der Epitaxie wird aus der LTO-Schicht im allgemeinen eine hochdichte Schicht, die fast die gleichen Eigenschaften wie thermische Siliziumoxidation aufweist, z.B. eine ähnliche Nach-Epi-Ätzrate. Dies bedeutet, daß nach dem Epitaxiehochtemperaturausheizen der LTO-Film ungeachtet des verwendeten Abscheidungsprozesses fast die gleichen Eigenschaften wie thermische Oxidation aufweist. Die doppelschichtige LTO-Rückseitenabdichtung weist nach der Epitaxie die gleiche Ätzrate wie eine einschichtige LTO-Rückseitenabdichtung auf. Dies ist in 2 gezeigt, wo eine Schicht aus epitaxialem Material 5 auf dem Wafer 1 abgeschieden worden ist und die stark beanspruchten und beanspruchungsarmen LTO-Schichten verdichtet worden sind, um eine einzelne LTO-Schicht 4 auszubilden.
  • Während der Epitaxie kommt es zu weiteren Reduktionen bei der Dicke der Rückseitenabdichtung. Bei der stark beanspruchten Schicht gehen während der Epitaxie in der Regel 2-5% der Dicke verloren. Für die beanspruchungsarme Schicht gehen in der Regel 3-10% der Dicke verloren. Der Verlust an Dicke bei der inneren beanspruchungsarmen LTO-Schicht betrifft die Umordnung des LTO-Filmnetzes, wie oben beschrieben.
  • Die Rückseitenabdichtung der Erfindung weist jedoch immer noch eine niedrigere Ätzrate in der HF-Lösung auf, weil während des Epitaxiehochtemperaturausheizens nur Wasserstoffelemente ausgegast werden können und Stickstoffelemente in die Siliziumbindung eingebaut werden. Dies erzeugt ein Si-O-N-Netz in der LTO-Rückseitenabdichtung, das eine hohe Dichte und eine niedrige Ätzrate aufweist. Während der Umordnung des Netzes der LTO-Rückseitenabdichtung nimmt die Dichte der inneren beanspruchungsarmen Schicht zu, gefolgt von der Dichte der äußeren stark beanspruchten Schicht. Da sowohl die stark beanspruchten als auch beanspruchungsarmen LTO-Schichten zum gleichen Netz gehören und aus dem gleichen Material ausgebildet sind, existiert eine bessere Verbindung zwischen diesen Schichten als die Verbindung zwischen der inneren Schicht und dem Wafer. Dies steuert die Wafergeometrie, um Verformung zu reduzieren, und behält die günstige niedrige Ätzrate der stark beanspruchten Schicht bei.
  • Ein Vergleich der oben beschriebenen zweiseitigen LTO-Rückseitenabdichtung und der existierenden einschich tigen Rückseitenabdichtungen zeigt einen Vorzug der zweischichtigen LTO-Rückseitenabdichtung. Vor der Epitaxie liefern beide Abdichtungen fast den gleichen Beitrag zu der Geometrie des Wafers. Nach der Epitaxie liefert die einschichtige LTO-Abdichtung einen Hochbeanspruchungsbeitrag, der die Verformung des Wafers erhöht, aber die doppelschichtige LTO-Abdichtung behält die gleiche Wafergeometrie bei. Dieser Effekt kann mit einer einschichtigen Rückseitenabdichtung nicht erzielt werden, insbesondere mit einer Dickenrückseitenabdichtung (in der Regel > 500 nm).
  • Zusätzlich zu der doppelschichtigen LTO-Rückseitenabdichtung kann eine Polysiliziumschicht zwischen dem Wafer und der doppelschichtigen LTO-Rückseitenabdichtung enthalten sein. Bevorzugt liegt die Dicke der Polysiliziumschicht zwischen 0,5 und 2 Mikrometer. Die Polysiliziumschicht wirkt als ein externes Gettern für Verunreinigung und Metallkontamination.
  • Eine unter Verwendung des hier beschriebenen Verfahrens ausgebildete typische doppelseitige LTO-Rückseitenabdichtung ist zwischen 1000 und 10000 Å (100 und 1000 nm) dick. Ein Wafer mit einer typischen Epi-Dicke von zwischen 1 Mikrometer und 20 Mikrometern und mit einer doppelschichtigen LTO-Rückseitenabdichtung wird in der Regel eine Verformung von unter 50 Mikrometern aufweisen, typischer unter 30 Mikrometern und am typischsten unter 25 Mikrometern, wie von einem kapazitiven ADE-Werkzeug gemesen. Der Wafer wird in der Regel weiterhin eine Durchbiegung von unter 30 Mikrometern, typischer unter 20 Mikrometern und am typischsten unter 15 Mikrometern aufweisen, wie mit einem kapazitiven ADE-Werkzeug gemessen. Die typischen lokalisierten Lichtstreuer (LLS) eines Wafers mit einer doppelschichtigen LTO-Rückseitenabdichtung betragen nach Messung mit einem KLA Tencor SP1 oder einem äquivalenten Laserstreuwerkzeug: LLS > 0,128 Mikrometer, unter 100 pro Wafer und in der Regel unter 30 pro Wafer; LLS > 0,155 Mikrometer, unter 50 pro Wafer und in der Regel unter 10 pro Wafer; LLS > 0,193 Mikrometer, unter 30 pro Wafer und in der Regel unter 10 pro Wafer; LLS > 0,285 Mikrometer, unter 20 pro Wafer und in der Regel unter 5 pro Wafer. Die Verunreinigungsleistung liegt in der Regel unter 50 ppm, typischer unter 20 ppm und am typischsten unter 15 ppm. Dies zeigt eine sehr gute Verunreinigungs- und LLS-Leistung für Wafer mit einer doppelschichtigen LTO-Rückseitenabdichtung. Die doppelschichtige LTO-Rückseitenabdichtung weist auch eine typische Ätzrate bei der Naßbankreinigung oder weniger als 100 nm auf.
  • Der Siliziumepitaxialwafer kann ein pp+-Wafer mit einer Epitaxialschicht vom p-Typ und einem p+-Substrat sein. Alternativ kann der Siliziumepitaxialwafer ein nn+-Wafer mit einer Epitaxialschicht vom n-Typ und einem n+-Substrat sein.
  • Die beanspruchungsarme LTO-Schicht gemäß der vorliegenden Erfindung wird bevorzugt unter Verwendung von Hochfrequenz-RF-Leistung ausgebildet. Die Leistung der Hochfrequenz-RF liegt bevorzugt zwischen 200 und 1600 Watt und ganz besonders bevorzugt zwischen 300 und 1200 Watt. Die beim Ausbilden der beanspruchungsarmen LTO-Schicht verwendete hohe Frequenz liegt bevorzugt bei etwa 13,56 MHz.
  • Die beanspruchungsarme Schicht wird bevorzugt unter Verwendung von niedrigem Druck ausgebildet. Der zum Ausbilden der beanspruchungsarmen LTO-Schicht verwendete Druck liegt bevorzugt zwischen 200 und 467 Pa.
  • Die beanspruchungsarme LTO-Schicht wird bevorzugt unter Verwendung einer hohen Silanflußrate ausgebildet. Der zum Ausbilden der beanspruchungsarmen LTO-Schicht verwendete Silanfluß liegt bevorzugt zwischen 50 und 1000 sccm. Der zum Ausbilden der beanspruchungsarmen LTO-Schicht verwendete Silanfluß liegt ganz besonders bevorzugt zwischen 100 und 600 sccm.
  • Die zum Ausbilden der beanspruchungsarmen LTO-Schicht verwendete Temperatur liegt bevorzugt zwischen 250 und 600°C. Die zum Ausbilden der beanspruchungsarmen LTO-Schicht verwendete Temperatur liegt ganz besonders bevorzugt zwischen 300 und 450°C.
  • Die beanspruchungsarme LTO-Schicht wird bevorzugt in Gegenwart von N2 mit einer Flußrate zwischen 800 und 7000 sccm ausgebildet. Die bei der Ausbildung der beanspruchungsarmen LTO-Schicht verwendete N2-Flußrate liegt ganz besonders bevorzugt zwischen 1000 und 4000 sccm.
  • Die beanspruchungsarme LTO-Schicht wird bevorzugt in Gegenwart von N2O mit einer Flußrate zwischen 2000 und 18000 sccm ausgebildet. Die bei der Ausbildung der beanspruchungsarmen LTO-Schicht verwendete N2O-Flußrate liegt ganz besonders bevorzugt zwischen 3000 und 15000 sccm.
  • Die stark beanspruchte LTO-Schicht wird bevorzugt unter Verwendung einer Hochfrequenz-RF-Leistung bei hoher Leistung ausgebildet. Die Leistung der hohen Frequenz RF liegt bevorzugt zwischen 200 und 1600 Watt. Die Leistung der hohen Frequenz RF liegt ganz besonders bevorzugt zwischen 300 und 1200 Watt. Die beim Ausbilden der stark beanspruchten LTO-Schicht verwendete hohe Frequenz liegt bevorzugt bei 13,56 MHz.
  • Die stark beanspruchte LTO-Schicht wird auch bevorzugt unter Verwendung einer niedrigen Frequenz RF bei hoher Leistung ausgebildet. Die stark beanspruchte LTO-Schicht wird bevorzugt unter Verwendung niedriger Frequenz RF mit Leistung zwischen 0 und 800 Watt ausgebildet. Die stark beanspruchte LTO-Schicht wird ganz besonders bevorzugt unter Verwendung niedriger Frequenz RF mit Leistung zwischen 100 und 600 Watt ausgebildet. Die beim Ausbilden der stark beanspruchten LTO-Schicht verwendete niedrige Frequenz liegt bevorzugt zwischen 100 und 600 kHz. Die beim Ausbilden der stark beanspruchten LTO-Schicht verwendete niedrige Frequenz liegt ganz besonders bevorzugt bei 200 kHz.
  • Die stark beanspruchte Schicht wird bevorzugt unter Verwendung von niedrigem Druck ausgebildet. Die stark beanspruchte LTO-Schicht wird bevorzugt unter Verwendung eines höheren Drucks als der Druck ausgebildet, mit dem die beanspruchungsarme LTO-Schicht ausgebildet wird. Der zum Ausbilden der stark beanspruchten LTO-Schicht verwendete Druck liegt bevorzugt zwischen 200 und 467 Pa.
  • Die stark beanspruchte LTO-Schicht wird bevorzugt unter Verwendung eines niedrigen Silanflusses ausgebildet. Die stark beanspruchte LTO-Schicht wird bevorzugt unter Verwendung eines Silanflusses bevorzugt zwischen 50 und 1000 sccm ausgebildet. Die stark beanspruchte LTO-Schicht wird ganz besonders bevorzugt unter Verwendung eines Silanflusses bevorzugt zwischen 100 und 600 sccm ausgebildet. Die stark beanspruchte LTO-Schicht wird auch bevorzugt unter Verwendung eines Silanflusses mit einer niedrigeren Flußrate als der ausgebildet, die beim Schritt des Ausbildens der beanspruchungsarmen LTO-Schicht verwendet wird.
  • Die zum Ausbilden der stark beanspruchten LTO-Schicht verwendete Temperatur liegt bevorzugt zwischen 250 und 600°C. Die zum Ausbilden der stark beanspruchten LTO-Schicht verwendete Temperatur liegt ganz besonders bevorzugt zwischen 300 und 450°C.
  • Die stark beanspruchte LTO-Schicht wird bevorzugt in Gegenwart von N2 mit einer Flußrate zwischen 800 und 7000 sccm ausgebildet. Die bei der Ausbildung der stark beanspruchten LTO-Schicht verwendete N2-Flußrate liegt ganz besonders bevorzugt zwischen 1000 und 4000 sccm.
  • Die stark beanspruchte LTO-Schicht wird bevorzugt in Gegenwart von N2O mit einer Flußrate zwischen 2000 und 18000 sccm ausgebildet. Die bei der Ausbildung der stark beanspruchten LTO-Schicht verwendete N2O-Flußrate liegt ganz besonders bevorzugt zwischen 3000 und 15000 sccm.
  • Während die beanspruchungsarmen und stark beanspruchten LTO-Schichten abgeschieden werden, wird bevorzugt ein Netz zwischen den beanspruchungsarmen und stark beanspruchten Schichten ausgebildet.
  • Der Wafer ist bevorzugt ein Siliziumwafer vom p-Typ. Der Wafer ist auch bevorzugt ein Siliziumwafer vom n-Typ.
  • Der pp+-Siliziumepitaxialwafer gemäß der vorliegenden Erfindung enthält eine epitaxiale Schicht auf der zweiten Hauptseite des p+-Substrats. Die epitaxiale Schicht ist bevorzugt zwischen 1 und 50 Mikrometern dick.
  • Die Dicke der beanspruchungsarmen LTO-Schicht und der stark beanspruchten LTO-Schicht liegt bevorzugt zwischen 1000 Å (100 nm) und 10000 Å (1000 nm).
  • Der pp+-Siliziumepitaxialwafer enthält weiterhin bevorzugt eine Polysiliziumschicht zwischen dem Substrat und der beanspruchungsarmen LTO-Schicht. Die Dicke der Polysiliziumschicht liegt bevorzugt zwischen 0,5 und 2 Mikrometer.
  • Der pp+-Siliziumepitaxialwafer weist eine Verformung von bevorzugt unter 50 Mikrometern auf. Der pp+-Siliziumepitaxialwafer weist eine Verformung von ganz besonders bevorzugt unter 20 Mikrometern auf.
  • Der pp+-Siliziumepitaxialwafer weist eine Durchbiegung von bevorzugt unter 30 Mikrometern auf. Der pp+-Siliziumepitaxialwafer weist eine Durchbiegung von ganz besonders bevorzugt unter 15 Mikrometern auf.
  • Der pp+-Siliziumepitaxialwafer weist eine Verunreinigungsleistung von bevorzugt unter 50 ppm auf. Der pp+-Siliziumepitaxialwafer weist eine Verunreinigungsleistung von ganz besonders bevorzugt unter 15 ppm auf.
  • Der pp+-Siliziumepitaxialwafer weist eine LLS-Leistung von über 0,128 Mikrometern von bevorzugt unter 100 pro Wafer auf. Der pp+-Siliziumepitaxialwafer weist eine LLS-Leistung von über 0,128 Mikrometern von ganz besonders bevorzugt unter 30 pro Wafer auf.
  • Der pp+-Siliziumepitaxialwafer weist eine LLS-Leistung von über 0,155 Mikrometern von bevorzugt unter 50 pro Wafer auf. Der pp+-Siliziumepitaxialwafer weist eine LLS-Leistung von über 0,155 Mikrometern von ganz besonders bevorzugt unter 10 pro Wafer auf.
  • Der pp+-Siliziumepitaxialwafer weist eine LLS-Leistung von über 0,193 Mikrometern von bevorzugt unter 30 pro Wafer auf. Der pp+-Siliziumepitaxialwafer weist eine LLS-Leistung von über 0,193 Mikrometern von ganz besonders bevorzugt unter 10 pro Wafer auf.
  • Der pp+-Siliziumepitaxialwafer weist eine LLS-Leistung von über 0,285 Mikrometern von bevorzugt unter 20 pro Wafer auf. Der pp+-Siliziumepitaxialwafer weist eine LLS-Leistung von über 0,285 Mikrometern von ganz besonders bevorzugt unter 5 pro Wafer auf.
  • Der pp+-Siliziumepitaxialwafer wird bevorzugt einer Naßbankreinigung unterzogen, wobei die Ätzrate bei der Naßbankreinigung bevorzugt unter 100 nm liegt.
  • Der nn+-Siliziumepitaxialwafer gemäß der vorliegenden Erfindung enthält weiterhin eine epitaxiale Schicht auf der zweiten Hauptseite des n+-Substrats. Der nn+-Siliziumepitaxialwafer weist eine epitaxiale Schicht auf, die bevorzugt zwischen 1 und 50 Mikrometer dick ist.
  • Die Dicke der beanspruchungsarmen LTO-Schicht und der stark beanspruchten LTO-Schicht des nn+-Siliziumeptitaxialwafers liegt bevorzugt zwischen 1000 Å (100 nm) und 10000 Å (1000 nm).
  • Der nn+-Siliziumepitaxialwafer enthält weiterhin bevorzugt eine Polysiliziumschicht zwischen dem Substrat und der beanspruchungsarmen LTO-Schicht. Die Dicke der Polysiliziumschicht liegt bevorzugt zwischen 0,5 und 2 Mikrometer.
  • Der nn+-Siliziumepitaxialwafer weist eine Verformung von bevorzugt unter 50 Mikrometern auf. Der nn+-Siliziumepitaxialwafer weist eine Verformung von ganz besonders bevorzugt unter 20 Mikrometern auf.
  • Der nn+-Siliziumepitaxialwafer weist eine Durchbiegung von bevorzugt unter 30 Mikrometern auf. Der nn+-Siliziumepitaxialwafer weist eine Durchbiegung von ganz besonders bevorzugt unter 15 Mikrometern auf.
  • Der nn+-Siliziumepitaxialwafer weist eine Verunreinigungsleistung von bevorzugt unter 50 ppm auf. Der nn+-Siliziumepitaxialwafer weist eine Verunreinigungsleistung von ganz besonders bevorzugt unter 15 ppm auf.
  • Der nn+-Siliziumepitaxialwafer weist eine LLS-Leistung von über 0,128 Mikrometern von bevorzugt unter 100 pro Wafer auf. Der nn+-Siliziumepitaxialwafer weist eine LLS-Leistung von über 0,128 Mikrometern von ganz besonders bevorzugt unter 30 pro Wafer auf.
  • Der nn+-Siliziumepitaxialwafer weist eine LLS-Leistung von über 0,155 Mikrometern von bevorzugt unter 50 pro Wafer auf. Der nn+-Siliziumepitaxialwafer weist eine LLS-Leistung von über 0,155 Mikrometern von ganz besonders bevorzugt unter 10 pro Wafer auf.
  • Der nn+-Siliziumepitaxialwafer weist eine LLS-Leistung von über 0,193 Mikrometern von bevorzugt unter 30 pro Wafer auf. Der nn+-Siliziumepitaxialwafer weist eine LLS-Leistung von über 0,193 Mikrometern von ganz besonders bevorzugt unter 10 pro Wafer auf.
  • Der nn+-Siliziumepitaxialwafer weist eine LLS-Leistung von über 0,285 Mikrometern von bevorzugt unter 20 pro Wafer auf. Der nn+-Siliziumepitaxialwafer weist eine LLS-Leistung von über 0,285 Mikrometern von ganz besonders bevorzugt unter 5 pro Wafer auf.
  • Der nn+-Siliziumepitaxialwafer wird bevorzugt einer Naßbankreinigung unterzogen, wobei die Ätzrate bei der Naßbankreinigung bevorzugt unter 100 nm liegt.

Claims (46)

  1. Wafer mit einer ersten Hauptseite und einer zweiten Hauptseite und einer zweischichtigen Rückseitenabdichtung, umfassend: eine beanspruchungsarme Niedertemperaturoxid-LTO-Schicht mit einer ersten Hauptseite und einer zweiten Hauptseite, wobei die erste Hauptseite der beanspruchungsarmen LTO-Schicht sich neben einer Hauptseite des Wafers befindet; und eine stark beanspruchte LTO-Schicht mit einer ersten Hauptseite und einer zweiten Hauptseite, wobei sich die erste Hauptseite der stark beanspruchten LTO-Schicht neben der zweiten Hauptseite der beanspruchungsarmen LTO-Schicht befindet, wobei die Beanspruchung in der beanspruchungsarmen LTO unter 100 Mpa liegt und die Beanspruchung in der stark beanspruchten LTO unter 300 Mpa liegt und die stark beanspruchte LTO-Schicht eine höhere Dichte als die beanspruchungsarme LTO-Schicht aufweist.
  2. Wafer nach Anspruch 1, weiterhin mit einer Schicht aus Polysilizium zwischen dem Wafer und der beanspruchungsarmen Schicht.
  3. Verfahren zum Ausbilden einer zweischichtigen Niedertemperaturoxid-LTO-Rückseitenabdichtung auf einem Wafer mit zwei Hauptseiten, mit den folgenden Schritten: Ausbilden einer beanspruchungsarmen LTO-Schicht mit einer ersten Hauptseite und einer zweiten Hauptseite, wobei die erste Hauptseite auf einer Hauptseite des Wafers liegt, wobei die Beanspruchung in der beanspruchungsarmen LTO unter 100 Mpa liegt, und Ausbilden einer stark beanspruchten LTO-Schicht mit einer höheren Dichte als die beanspruchungs arme LTO-Schicht mit einer ersten Hauptseite und einer zweiten Hauptseite, wobei eine Hauptseite der stark beanspruchten LTO-Schicht sich neben der zweiten Hauptseite der beanspruchungsarmen LTO-Schicht befindet, wobei die Beanspruchung in der stark beanspruchten LTO unter 300 Mpa liegt.
  4. Verfahren zum Ausbilden einer zweischichtigen LTO-Rückseitenabdichtung auf einem Wafer wie in Anspruch 3 beansprucht, weiterhin mit dem Schritt des Ausbildens der beanspruchungsarmen LTO-Schicht unter Verwendung von Hochfrequenz-RF-Leistung.
  5. Verfahren zum Ausbilden einer zweischichtigen LTO-Rückseitenabdichtung auf einem Wafer wie in Anspruch 4 beansprucht, wobei die Leistung der hohen Frequenz RF zwischen 200 und 1600 Watt liegt.
  6. Verfahren zum Ausbilden einer zweischichtigen LTO-Rückseitenabdichtung auf einem Wafer wie in Anspruch 4 oder 5 beansprucht, wobei die Leistung der hohen Frequenz RF zwischen 300 und 1200 Watt liegt.
  7. Verfahren zum Ausbilden einer zweischichtigen LTO-Rückseitenabdichtung auf einem Wafer wie in einem der Ansprüche 4 bis 6 beansprucht, wobei die zum Ausbilden der beanspruchungsarmen LTO-Schicht verwendete hohe Frequenz etwa 13,56 MHz beträgt.
  8. Verfahren zum Ausbilden einer Zweischichtigen LTO-Rückseitenabdichtung auf einem Wafer wie in einem der Ansprüche 3 bis 7 beansprucht, weiterhin mit dem Schritt des Ausbildens der beanspruchungsarmen LTO-Schicht unter Verwendung von Niederdruck.
  9. Verfahren zum Ausbilden einer zweischichtigen LTO-Rückseitenabdichtung auf einem Wafer wie in Anspruch 8 beansprucht, wobei der zum Ausbilden der beanspruchungsarmen LTO-Schicht verwendete Druck zwischen 200 und 467 Pa liegt.
  10. Verfahren zum Ausbilden einer zweischichtigen LTO-Rückseitenabdichtung auf einem Wafer wie in einem der Ansprüche 3 bis 9 beansprucht, weiterhin mit dem Schritt des Ausbildens der beanspruchungsarmen LTO-Schicht unter Verwendung einer hohen Silanflußrate.
  11. Verfahren zum Ausbilden einer zweischichtigen LTO-Rückseitenabdichtung auf einem Wafer wie in Anspruch 10 beansprucht, wobei der zum Ausbilden der beanspruchungsarmen LTO-Schicht verwendete Silanfluß zwischen 50 und 1000 sccm liegt.
  12. Verfahren zum Ausbilden einer zweischichtigen LTO-Rückseitenabdichtung auf einem Wafer wie in einem der Ansprüche 10 oder 11 beansprucht, wobei der zum Ausbilden der beanspruchungsarmen LTO-Schicht verwendete Silanfluß zwischen 100 und 600 sccm liegt.
  13. Verfahren zum Ausbilden einer zweischichtigen LTO-Rückseitenabdichtung auf einem Wafer wie in einem der Ansprüche 3 bis 12 beansprucht, weiterhin mit dem Schritt des Ausbildens der beanspruchungsarmen LTO-Schicht unter Verwendung einer Temperatur zwischen 250 und 600°C.
  14. Verfahren zum Ausbilden einer zweischichtigen LTO-Rückseitenabdichtung auf einem Wafer wie in Anspruch 13 beansprucht, wobei die zum Ausbilden der beanspruchungsarmen LTO-Schicht verwendete Temperatur zwischen 300 und 450°C liegt.
  15. Verfahren zum Ausbilden einer zweischichtigen LTO-Rückseitenabdichtung auf einem Wafer wie in einem der Ansprüche 3 bis 14 beansprucht, weiterhin mit dem Schritt des Ausbildens der beanspruchungsarmen LTO-Schicht in Gegenwart von N2 mit einer Flußrate zwischen 800 und 7000 sccm.
  16. Verfahren zum Ausbilden einer zweischichtigen LTO-Rückseitenabdichtung auf einem Wafer wie in Anspruch 15 beansprucht, wobei die bei der Ausbildung der beanspruchungsarmen LTO-Schicht verwendete N2-Flußrate zwischen 1000 und 4000 sccm liegt.
  17. Verfahren zum Ausbilden einer zweischichtigen LTO-Rückseitenabdichtung auf einem Wafer wie in einem der Ansprüche 3 bis 16 beansprucht, weiterhin mit dem Schritt des Ausbildens der beanspruchungsarmen LTO-Schicht in Gegenwart von N2O mit einer Flußrate zwischen 2000 und 18000 sccm.
  18. Verfahren zum Ausbilden einer zweischichtigen LTO-Rückseitenabdichtung auf einem Wafer wie in Anspruch 17 beansprucht, wobei die bei der Ausbildung der beanspruchungsarmen LTO-Schicht verwendete N2O-Flußrate zwischen 3000 und 15000 sccm liegt.
  19. Verfahren zum Ausbilden einer zweischichtigen LTO-Rückseitenabdichtung auf einem Wafer wie in einem der Ansprüche 3 bis 18 beansprucht, weiterhin mit dem Schritt des Ausbildens der stark beanspruchten LTO-Schicht unter Verwendung von Hochfrequenz-RF-Leistung bei hoher Leistung.
  20. Verfahren zum Ausbilden einer zweischichtigen LTO-Rückseitenabdichtung auf einem Wafer wie in Anspruch 19 beansprucht, wobei die Leistung der hohen Frequenz RF zwischen 200 und 1600 Watt liegt.
  21. Verfahren zum Ausbilden einer zweischichtigen LTO-Rückseitenabdichtung auf einem Wafer wie in Anspruch 19 oder 20 beansprucht, wobei die Leistung der hohen Frequenz RF zwischen 300 und 1200 Watt liegt.
  22. Verfahren zum Ausbilden einer zweischichtigen LTO-Rückseitenabdichtung auf einem Wafer wie in einem der Ansprüche 19 bis 21 beansprucht, wobei die zum Ausbilden der beanspruchungsarmen LTO-Schicht verwendete hohe Frequenz etwa 13,56 MHz beträgt.
  23. Verfahren zum Ausbilden einer zweischichtigen LTO-Rückseitenabdichtung auf einem Wafer wie in einem der Ansprüche 3 bis 22 beansprucht, weiterhin mit dem Schritt des Ausbildens der stark beanspruchten LTO-Schicht unter Verwendung von niedriger Frequenz RF bei hoher Leistung.
  24. Verfahren zum Ausbilden einer zweischichtigen LTO-Rückseitenabdichtung auf einem Wafer wie in Anspruch 23 beansprucht, wobei die stark beanspruchte LTO-Schicht unter Verwendung niedriger Frequenz RF mit Leistung zwischen 0 und 800 Watt ausgebildet wird.
  25. Verfahren zum Ausbilden einer zweischichtigen LTO-Rückseitenabdichtung auf einem Wafer wie in einem der Ansprüche 23 oder 24 beansprucht, wobei die stark beanspruchte LTO-Schicht unter Verwendung niedriger Frequenz RF mit Leistung zwischen 100 und 600 Watt ausgebildet wird.
  26. Verfahren zum Ausbilden einer zweischichtigen LTO-Rückseitenabdichtung auf einem Wafer wie in einem der Ansprüche 22 bis 25 beansprucht, wobei die beim Ausbilden der stark beanspruchten LTO-Schicht verwendete niedrige Frequenz zwischen 100 und 600 kHz liegt.
  27. Verfahren zum Ausbilden einer zweischichtigen LTO-Rückseitenabdichtung auf einem Wafer wie in Anspruch 26 beansprucht, wobei die beim Ausbilden der stark beanspruchten LTO-Schicht verwendete niedrige Frequenz 200 kHz beträgt.
  28. Verfahren zum Ausbilden einer zweischichtigen LTO-Rückseitenabdichtung auf einem Wafer wie in einem der Ansprüche 3 bis 27 beansprucht, weiterhin mit dem Schritt des Ausbildens der stark beanspruchten LTO-Schicht unter Verwendung von hohem Druck.
  29. Verfahren zum Ausbilden einer zweischichtigen LTO-Rückseitenabdichtung auf einem Wafer wie in Anspruch 28 beansprucht, weiterhin mit dem Schritt des Ausbildens der stark beanspruchten LTO-Schicht unter Verwendung eines höheren Drucks als der Druck, der zum Ausbilden der beanspruchungsarmen LTO-Schicht verwendet wird.
  30. Verfahren zum Ausbilden einer zweischichtigen LTO-Rückseitenabdichtung auf einem Wafer wie in Anspruch 28 oder 29 beansprucht, wobei der zum Ausbilden der stark beanspruchten LTO-Schicht verwendete Druck zwischen 200 und 467 Pa liegt.
  31. Verfahren zum Ausbilden einer zweischichtigen LTO-Rückseitenabdichtung auf einem Wafer wie in einem der Ansprüche 3 bis 30 beansprucht, weiterhin mit dem Schritt des Ausbildens der stark beanspruchten LTO-Schicht unter Verwendung einer niedrigen Silanflußrate.
  32. Verfahren zum Ausbilden einer zweischichtigen LTO-Rückseitenabdichtung auf einem Wafer wie in Anspruch 31 beansprucht, wobei die stark beanspruchte LTO-Schicht unter Verwendung eines Silanflusses zwischen 50 und 1000 sccm ausgebildet wird.
  33. Verfahren zum Ausbilden einer zweischichtigen LTO-Rückseitenabdichtung auf einem Wafer wie in einem der Ansprüche 31 oder 32 beansprucht, wobei die stark beanspruchte LTO-Schicht unter Verwendung eines Silanflusses zwischen 100 und 600 sccm ausgebildet wird.
  34. Verfahren zum Ausbilden einer zweischichtigen LTO-Rückseitenabdichtung auf einem Wafer wie in einem der Ansprüche 31 bis 33 beansprucht, wobei die stark beanspruchte LTO-Schicht unter Verwendung eines Silanflusses mit einer niedrigeren Flußrate als der ausgebildet wird, die in dem Schritt zum Ausbilden der beanspruchungsarmen LTO-Schicht verwendet wird.
  35. Verfahren zum Ausbilden einer zweischichtigen LTO-Rückseitenabdichtung auf einem Wafer wie in einem der Ansprüche 3 bis 34 beansprucht, weiterhin mit dem Schritt des Ausbildens der stark beanspruchten LTO-Schicht unter Verwendung mindestens einer Temperatur zwischen 250 und 600°C.
  36. Verfahren zum Ausbilden einer zweischichtigen LTO-Rückseitenabdichtung auf einem Wafer wie in Anspruch 35 beansprucht, wobei die zum Ausbilden der stark beanspruchten LTO-Schicht verwendete Temperatur zwischen 300 und 450°C liegt.
  37. Verfahren zum Ausbilden einer zweischichtigen LTO-Rückseitenabdichtung auf einem Wafer wie in einem der Ansprüche 3 bis 36 beansprucht, weiterhin mit dem Schritt des Ausbildens der stark beanspruchten LTO-Schicht in Gegenwart von N2 mit einer Flußrate zwischen 800 und 7000 sccm.
  38. Verfahren zum Ausbilden einer zweischichtigen LTO-Rückseitenabdichtung auf einem Wafer wie in Anspruch 37 beansprucht, wobei die bei der Ausbildung der stark beanspruchten LTO-Schicht verwendete N2-Flußrate zwischen 1000 und 4000 sccm liegt.
  39. Verfahren zum Ausbilden einer zweischichtigen LTO-Rückseitenabdichtung auf einem Wafer wie in einem der Ansprüche 3 bis 38 beansprucht, weiterhin mit dem Schritt des Ausbildens der stark beanspruchten LTO-Schicht in Gegenwart von N2O mit einer Flußrate zwischen 2000 und 18000 sccm.
  40. Verfahren zum Ausbilden einer zweischichtigen LTO-Rückseitenabdichtung auf einem Wafer wie in Anspruch 39 beansprucht, wobei die bei der Ausbildung der stark beanspruchten LTO-Schicht verwendete N2O-Flußrate zwischen 3000 und 15000 sccm liegt.
  41. Verfahren zum Ausbilden einer zweischichtigen LTO-Rückseitenabdichtung auf einem Wafer wie in einem der Ansprüche 3 bis 40 beansprucht, wobei die Schritte des Ausbildens der beanspruchungsarmen und stark beanspruchten LTO-Schichten den Schritt des Ausbildens eines Netzes zwischen den beanspruchungsarmen und stark beanspruchten Schichten beinhaltet.
  42. Verfahren zum Ausbilden einer zweischichtigen LTO-Rückseitenabdichtung auf einem Wafer wie in einem der Ansprüche 3 bis 41 beansprucht, wobei der Wafer ein Siliziumwafer vom p-Typ ist.
  43. Verfahren zum Ausbilden einer zweischichtigen LTO-Rückseitenabdichtung auf einem Wafer wie in einem der Ansprüche 3 bis 41 beansprucht, wobei der Wafer ein Siliziumwafer vom n-Typ ist.
  44. Wafer nach Anspruch 1 oder 2, umfassend eine epitaxiale Schicht neben der anderen Hauptseite des Wafers.
  45. Wafer nach Anspruch 44, wobei die epitaxiale Schicht vom p-Typ ist und die erste Hauptseite der beanspruchungsarmen LTO-Schicht neben einem p+-Substrat liegt und die erste Hauptseite der stark beanspruchten LTO-Siliziumoxidschicht neben der zweiten Hauptseite der beanspruchungsarmen LTO-Schicht liegt.
  46. Wafer nach Anspruch 44, wobei die epitaxiale Schicht vom n-Typ ist und die erste Hauptseite der beanspruchungsarmen LTO-Schicht neben einem n+-Substrat liegt und die erste Hauptseite der stark beanspruchten LTO-Siliziumoxidschicht neben der zweiten Hauptseite der beanspruchungsarmen LTO-Schicht liegt.
DE60310100T 2002-09-25 2003-09-18 Scheibe mit einer rückseitendichtung aus zweischicht-niedrigtemperatur-oxyd und verfahren zu ihrer herstellung Expired - Lifetime DE60310100T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
SG200205833A SG114574A1 (en) 2002-09-25 2002-09-25 Two layer lto backside seal for a wafer
SG200205833 2002-09-25
PCT/EP2003/010410 WO2004030060A1 (en) 2002-09-25 2003-09-18 Two layer lto temperature oxide backside seal for a wafer

Publications (2)

Publication Number Publication Date
DE60310100D1 DE60310100D1 (de) 2007-01-11
DE60310100T2 true DE60310100T2 (de) 2007-05-16

Family

ID=32041147

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60310100T Expired - Lifetime DE60310100T2 (de) 2002-09-25 2003-09-18 Scheibe mit einer rückseitendichtung aus zweischicht-niedrigtemperatur-oxyd und verfahren zu ihrer herstellung

Country Status (9)

Country Link
US (1) US8007914B2 (de)
EP (1) EP1543545B1 (de)
JP (1) JP4755421B2 (de)
KR (1) KR100713112B1 (de)
CN (1) CN100409407C (de)
DE (1) DE60310100T2 (de)
SG (1) SG114574A1 (de)
TW (1) TWI228783B (de)
WO (1) WO2004030060A1 (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2251897B1 (de) * 2009-05-13 2016-01-06 Siltronic AG Verfahren zur Herstellung eines Wafers aus einem Siliziumeinkristallsubstrat mit einer Vorder- und einer Rückseite und einer auf der Vorderseite gelagerten SiGe-Schicht
DE102010006725B4 (de) * 2010-02-03 2016-03-03 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe aus Silizium mit einer epitaktisch abgeschiedenen Schicht
US8846500B2 (en) * 2010-12-13 2014-09-30 Semiconductor Components Industries, Llc Method of forming a gettering structure having reduced warpage and gettering a semiconductor wafer therewith
CN106611787A (zh) * 2015-10-26 2017-05-03 联华电子股份有限公司 半导体结构及其制作方法
CN109216156B (zh) * 2017-07-04 2020-12-15 上海新昇半导体科技有限公司 一种背面密封晶片的方法
CN109216157A (zh) * 2017-07-04 2019-01-15 上海新昇半导体科技有限公司 晶片背面密封的方法
CN109216212A (zh) * 2017-07-04 2019-01-15 上海新昇半导体科技有限公司 背面密封晶片的方法
CN109216155A (zh) * 2017-07-04 2019-01-15 上海新昇半导体科技有限公司 一种晶片背面密封的方法
CN111681945A (zh) * 2020-05-11 2020-09-18 中环领先半导体材料有限公司 一种多晶背封改善大直径半导体硅片几何参数的工艺
CN114380326B (zh) * 2022-01-11 2023-05-09 辽宁石油化工大学 一种含氧缺陷钛酸锂锌负极材料及其制备方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4929099B1 (de) * 1970-03-27 1974-08-01
US4446194A (en) * 1982-06-21 1984-05-01 Motorola, Inc. Dual layer passivation
JPH02246117A (ja) * 1989-03-17 1990-10-01 Mitsubishi Electric Corp 薄膜形成方法
US5234851A (en) * 1989-09-05 1993-08-10 General Electric Company Small cell, low contact assistance rugged power field effect devices and method of fabrication
JPH03284848A (ja) * 1990-03-30 1991-12-16 Kyushu Electron Metal Co Ltd シリコンウェーハ
US5296385A (en) * 1991-12-31 1994-03-22 Texas Instruments Incorporated Conditioning of semiconductor wafers for uniform and repeatable rapid thermal processing
US5562770A (en) * 1994-11-22 1996-10-08 International Business Machines Corporation Semiconductor manufacturing process for low dislocation defects
EP0798765A3 (de) * 1996-03-28 1998-08-05 Shin-Etsu Handotai Company Limited Verfahren zur Herstellung einer Halbleiterscheibe mit einer Schicht zur Verhinderung der Verdampfung von Dotierstoffen auf der einen Oberfläche und einer epitaktischen Schicht auf der anderen Oberfläche
JPH1074770A (ja) 1996-08-01 1998-03-17 Siemens Ag ドープされたシリコン基板
JP3454033B2 (ja) * 1996-08-19 2003-10-06 信越半導体株式会社 シリコンウェーハおよびその製造方法
JPH10223640A (ja) 1997-02-12 1998-08-21 Nec Corp 半導体基板およびその製造方法
US6149987A (en) 1998-04-07 2000-11-21 Applied Materials, Inc. Method for depositing low dielectric constant oxide films
US20020076917A1 (en) * 1999-12-20 2002-06-20 Edward P Barth Dual damascene interconnect structure using low stress flourosilicate insulator with copper conductors
US6440840B1 (en) * 2002-01-25 2002-08-27 Taiwan Semiconductor Manufactoring Company Damascene process to eliminate copper defects during chemical-mechanical polishing (CMP) for making electrical interconnections on integrated circuits

Also Published As

Publication number Publication date
EP1543545B1 (de) 2006-11-29
TWI228783B (en) 2005-03-01
KR20050004865A (ko) 2005-01-12
US8007914B2 (en) 2011-08-30
JP4755421B2 (ja) 2011-08-24
TW200408017A (en) 2004-05-16
CN100409407C (zh) 2008-08-06
JP2006500778A (ja) 2006-01-05
CN1685478A (zh) 2005-10-19
KR100713112B1 (ko) 2007-05-02
SG114574A1 (en) 2005-09-28
US20070065671A1 (en) 2007-03-22
EP1543545A1 (de) 2005-06-22
DE60310100D1 (de) 2007-01-11
WO2004030060A1 (en) 2004-04-08

Similar Documents

Publication Publication Date Title
DE112014001279B4 (de) Bearbeitungsverfahren einer Silizium-auf-Isolator-Struktur zur Verminderung von Licht-Punkt-Defekten und Oberflächenrauigkeit
DE4430120B4 (de) Verfahren zur Erzeugung eines Dielektrikums
DE69333619T2 (de) Herstellungsverfahren für Halbleitersubstrate
DE3587964T2 (de) Verfahren und Vorrichtung zur chemischen Abscheidung aus der Dampfphase mittels eines durch Magnetron verstärkten Plasmas.
DE69027206T2 (de) Verfahren zur bildung von epitaxialschichten
EP0000897B1 (de) Verfahren zum Herstellen von lateral isolierten Siliciumbereichen
DE112011101625B4 (de) Epitaktische Siliciumcarbid-Wafer und Herstellungsverfahren für diese, Siliciumcarbid-Massensubstrat für epitaktisches Wachstum und Herstellungsverfahren für dieses
DE102012222116B4 (de) Halbleiterstruktur mit Doppelschicht-Gate-Dielektrikum mit geringer äquivalenter Oxiddicke, Graphen-Halbleiterbauelemente und ein Verfahren
DE19844102C2 (de) Herstellverfahren für eine Halbleiterstruktur
DE10127622B4 (de) Verfahren zur Herstellung eines mit HDPCVD-Oxid gefüllten Isolationsgrabens
DE102018200237B4 (de) Verfahren zum herstellen einer halbleitervorrichtung
DE10328578A1 (de) Hartmaske aus amorphen Kohlenstoff-Wasserstoff-Schichten
DE2425993A1 (de) Bindungsverfahren fuer eine dielektrische isolation von einkristall-halbleitergebilden
DE102011002398B4 (de) Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung
DE60310100T2 (de) Scheibe mit einer rückseitendichtung aus zweischicht-niedrigtemperatur-oxyd und verfahren zu ihrer herstellung
DE112016004677T5 (de) Siliziumkarbid-Epitaxiesubstrat und Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung
EP0094528A2 (de) Verfahren zum Herstellen von Strukturen von aus Metallsilizid und Polysilizium bestehenden Doppelschichten auf integrierte Halbleiterschaltungen enthaltenden Substraten durch reaktives Ionenätzen
DE102005045337A1 (de) Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben
DE102004030612B3 (de) Halbleitersubstrat und Verfahren zu dessen Herstellung
DE112015002906B4 (de) Verfahren zur Herstellung einer Siliciumcarbid-Halbleitervorrichtung und Siliciumcarbid-Halbleitervorrichtung
DE112019006396T5 (de) Freistehendes polykristallines diamantsubstrat und verfahren zur herstellung desselben
DE102012102745A1 (de) Verfahren zur Herstellung einer Solarzelle sowie Solarzelle
DE112018002540T5 (de) SIC-Epitaxiewafer und Verfahren zum Herstellen desselben
DE10393440T5 (de) Verfahren zum Behandeln von Halbleitermaterial
DE102011010112A1 (de) Struktur und Verfahren zur Formgebung eines Grabenbodens in Silizium nach der Oxidation

Legal Events

Date Code Title Description
8364 No opposition during term of opposition