DE102011002398B4 - Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung - Google Patents

Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung Download PDF

Info

Publication number
DE102011002398B4
DE102011002398B4 DE102011002398.4A DE102011002398A DE102011002398B4 DE 102011002398 B4 DE102011002398 B4 DE 102011002398B4 DE 102011002398 A DE102011002398 A DE 102011002398A DE 102011002398 B4 DE102011002398 B4 DE 102011002398B4
Authority
DE
Germany
Prior art keywords
film
silicon carbide
thickness
graphite film
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102011002398.4A
Other languages
English (en)
Other versions
DE102011002398A1 (de
Inventor
Yukio Uda
Koichi Sekiya
Kazuo Kobayashi
Yoichiro Tarui
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102011002398A1 publication Critical patent/DE102011002398A1/de
Application granted granted Critical
Publication of DE102011002398B4 publication Critical patent/DE102011002398B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • C23C16/325—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/931—Silicon carbide semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Ceramic Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical Vapour Deposition (AREA)
  • Carbon And Carbon Compounds (AREA)

Abstract

Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung, aufweisend die folgenden Schritte: (a) Ausbilden eines aktiven Bereichs einer Siliziumcarbid-Halbleitervorrichtung durch Ionenimplantierung einer Dotierung in eine Oberfläche eines Siliziumcarbid-Wafers (CW); (b) Ausbilden eines Graphitfilms (GF) auf einer gesamten Oberfläche des Siliziumcarbid-Wafers, welcher erhalten wird, nachdem der aktive Bereich ausgebildet ist, und auf einer gesamten Oberfläche eines Silizium-Wafers (SW), welcher als Kontrolleinheit für die Filmdicke verwendet wird, durch chemische Gasphasenabscheidung; und (c) Ermitteln der Dicke des Graphitfilms, wobei der Schritt (b) den Schritt des Ausbildens des Graphitfilms bei einer Filmbildungstemperatur von 800°C oder mehr und 950°C oder niedriger durch die chemische Gasphasenabscheidung umfasst, der Schritt (c) den Schritt des Bestimmens der Dicke des Graphitfilms, welcher auf dem Siliziumcarbid-Wafer ausgebildet ist, durch Messen der Dicke des Graphitfilms, der auf dem Silizium-Wafer ausgebildet ist, umfasst.

Description

  • HINTERGRUND DER ERFINDUNG
  • Die Erfindung betrifft ein Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung.
  • Siliziumcarbid (SiC) ermöglicht die Herstellung einer Siliziumcarbid-Halbleitervorrichtung mit der Eigenschaft einer höheren Durchschlagspannung im Vergleich zu Silizium (Si), das üblicherweise verwendet wird, und es ist zu erwarteen, dass hierdurch eine Hochleistungs-Halbleitervorrichtung für die nächste Generation geschaffen wird. Beim Herstellen einer Siliziumcarbid-Halbleitervorrichtung unter Einsatz eines solchen Siliziumcarbids werden zum Festsetzen des Leitungstyps und der Leitfähigkeit Fremdionen des n-Typs oder des p-Typs in einen Siliziumcarbid-Wafer implantiert, bei dem durch epitaktisches Wachstum eine Siliziumcarbidschicht auf einem Siliziumcarbidsubstrat ausgebildet ist. Nach der Ionenimplantierung wird, um die implantierten Ionen zu aktivieren und zusätzlich einen durch die Ionenimplantierung hervorgerufenen Kristalldefekt zu beseitigen, ein Glühschritt ausgeführt, in welchem der Siliziumcarbid-Wafer mit Ionenimplantat in einer Inertgasatmosphäre, beispielsweise einer Argon-Atmosphäre (Ar), einer hohen Temperatur ausgesetzt wird. Bei der Verwendung eines Siliziumcarbid-Wafer ist es zum Stabilisieren der Eigenschaften vorzuziehen, dass der Glühprozess bei einer Temperatur ausgeführt wird, die so hoch wie möglich liegt, normalerweise bei 1500°C oder mehr, und vorzugsweise bei 1600°C oder mehr.
  • Wenn jedoch der Siliziumcarbid-Wafer bei einer hohen Temperatur geglüht wird, entsteht eine Oberflächenrauhigkeit in einer Oberfläche des Siliziumcarbid-Wafers, welche auch als „Step-Bunching” (Stufenbündelung) bezeichnet wird. Der Grund für das Auftreten des Step-Bunchings ist wie folgt:
    Ein Siliziumcarbid-Wafer wird normalerweise erhalten, indem eine Siliziumcarbidschicht durch epitaktisches Kristallwachstum auf einem Siliziumcarbidsubstrat ausgebildet wird. Bei diesem epitaktischen Wachstum ist die Achse des Kristallwachstums um 4° oder 8° gegen die Richtung der c-Achse geneigt (eine Richtung senkrecht zur Ebene [0001], welche eine Kristallebene ist), um zu verhindern, dass verschiedene Kristallformen in derselben Kristallebene auftreten, beispielsweise Kristallformen des Typs 6H und 4H.
  • Wenn der durch das Kristallwachstum, bei dem die Kristallachse auf diese Weise geneigt ist, erhaltene Siliziumcarbid-Wafer beispielsweise im Glühschritt einer hohen Temperatur ausgesetzt wird, verdampfen Si und Kohlenstoff (C), welche die Hauptelemente sind, aus einer Oberfläche des Siliziumcarbid-Wafers. Bei dieser Verdampfung unterscheiden sich die Verdampfungsmenge an Silizium und die Verdampfungsmenge an Kohlenstoff in der Ebene des Siliziumcarbid-Wafers, da Silizium und Kohlenstoff unter verschiedenen Verdampfungsbedingungen verdampfen und darüber hinaus die Kristallachse geneigt ist, wodurch in der Folge das Step-Bunching auf der Oberfläche des Siliziumcarbid-Wafers hervorgerufen wird.
  • Das so ausgebildete Step-Bunching stellt ein Hindernis für die Ausbildung eines Gateoxidfilms auf dem Siliziumcarbid-Wafer nach dem Glühprozess und auch ein Hindernis für die Ausbildung einer Gateelektrode auf dem Gateoxidfilm dar. Beispielsweise besteht die Möglichkeit, dass sich die Eigenschaften bezüglich Haftung und Kriechverlusten verschlechtern können, da die Grenzfläche zwischen dem Siliziumcarbid-Wafer und dem Gateoxidfilm oder zwischen dem Gateoxidfilm und der Gateelektrode uneben wird.
  • Deshalb stellt das Verhindern oder Verringern des Step-Bunchings eine signifikante Herausforderung beim Stabilisieren der Qualität und Verbessern der Ausbeute der Siliziumcarbid-Halbleitervorrichtung dar.
  • Als ein Verfahren zum Verhindern oder Verringern des Step-Bunchings existiert ein Verfahren, gemäß dem ein Kohlenstofffilm auf einer Oberfläche eines Siliziumcarbid-Wafers ausgebildet und als Schutzfilm zum Verhindern des Verdampfens von Silizium und Kohlenstoff beim Glühprozess verwendet wird.
  • Die japanische Patentanmeldung 2009-65112 offenbart ein Verfahren zum Ausbilden eines Kohlenstofffilms unter Einsatz eines Kohlenwasserstoffgases oder eines Sauerstoff enthaltenden Kohlenwasserstoffgases, wie beispielsweise Alkohol.
  • Wenn ein Kohlenstofffilm als Schutzfilm zum Verhindern der Verdampfung von Silizium und Kohlenstoff in einem Glühprozess eingesetzt wird, ist eine bestimmte Dicke erforderlich. Somit ist die Kontrolle der Filmdicke ein wichtiger Faktor, und es ist notwendig zu untersuchen, ob ein gebildeter Kohlenstofffilm die gewünschte Dicke aufweist oder nicht.
  • Um die Dicke eines Kohlenstofffilms genau zu messen, ist es notwendig, dass ein Siliziumcarbid-Wafer nach der Ausbildung des Kohlenstofffilms in einer Dickenrichtung durchschnitten wird, und die Filmdicke wird an dem resultierenden Querschnitt gemessen. Jedoch ist ein Siliziumcarbid-Wafer sehr teuer, und sein Zerschneiden zum Zweck des Messens der Dicke des Kohlenstofffilms beinhaltet das Problem, dass die Herstellungskosten einer Halbleitervorrichtung erhöht werden.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Es ist eine Aufgabe der Erfindung, ein Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung anzugeben, gemäß der die Dicke eines Schutzfilms zum Verhindern der Verdampfung von Silizium und Kohlenstoff in einem Glühprozess mit hoher Genauigkeit und bei geringen Kosten gemessen werden kann.
  • Die Aufgabe wird gelöst durch ein Verfahren nach Anspruch 1 oder 3. Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
  • Gemäß einem ersten Aspekt der Erfindung wird ein Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung angegeben, welches die folgenden Schritte umfasst:
    (a) Ausbilden eines aktiven Bereichs einer Siliziumcarbid-Halbleitervorrichtung durch Ionenimplantierung einer Dotierung in eine Oberfläche eines Siliziumcarbid-Wafers; (b) Ausbilden eines Graphitfilms auf einer gesamten Oberfläche des Siliziumcarbid-Wafers, welche erhalten wird, nachdem der aktive Bereich ausgebildet wurde, und auf einer gesamten Oberfläche eines Silizium-Wafers, welcher als Kontrolleinheit für die Filmdicke verwendet wird, durch eine chemische Gasphasenabscheidung; und (c) Ermitteln der Dicke des Graphitfilms.
  • Der Schritt (b) umfasst den Schritt des Ausbildens des Graphitfilms bei einer Filmbildungstemperatur von 800°C oder mehr und 950°C oder weniger durch die chemische Gasphasenabscheidung. Der Schritt (c) umfasst den Schritt des Bestimmens der Dicke des Graphitfilms, der auf dem Siliziumcarbid-Wafer ausgebildet ist, durch Messen der Dicke des Graphitfilms, der auf dem Silizium-Wafer ausgebildet ist.
  • Gemäß dem vorstehenden ersten Aspekt wird der Graphitfilm bei einer Filmbildungstemperatur von 800°C oder mehr und 950°C oder weniger durch chemische Gasphasenabscheidung ausgebildet. In dem Fall, dass der Silizium-Wafer als Kontrolleinheit für die Filmdicke des Graphitfilms verwendet wird, kann hierdurch die Bildung eines Siliziumcarbidfilms mit einer nicht einheitlichen Dicke auf der Oberfläche des Silizium-Wafers verhindert werden. Somit kann die Filmdicke genau gemessen werden, wenn nach Ausbildung des Graphitfilms die Dicke des auf der Oberfläche des Silizium-Wafers ausgebildeten Graphitfilms gemessen wird. Darüber hinaus können, da der Silizium-Wafer als Kontrolleinheit für die Filmdicke verwendet wird, die für die Messung der Filmdicke aufgewendeten Kosten niedrig gehalten werden.
  • Gemäß einem zweiten Aspekt der Erfindung wird ein Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung angegeben, welches die folgenden Schritte umfasst: (a) Ausbilden eines aktiven Bereichs einer Siliziumcarbid-Halbleitervorrichtung durch Ionenimplantierung einer Dotierung in eine Oberfläche eines Siliziumcarbid-Wafers; (b) Ausbilden eines Graphitfilms auf einer gesamten Oberfläche des Siliziumcarbid-Wafers, welche erhalten wird, nachdem der aktive Bereich ausgebildet wurde, und auf einer gesamten Oberfläche eines Silizium-Wafers, welcher als Kontrolleinheit für die Filmdicke verwendet wird, durch eine chemische Gasphasenabscheidung; und (c) Ermitteln der Dicke des Graphitfilms.
  • Der Schritt (b) umfasst die folgenden Schritte: (b-1) Ausbilden eines Graphitfilms einer ersten Schicht mit einer ersten Dicke bei einer Filmbildungstemperatur von 800°C oder mehr und 950°C oder niedriger durch die chemische Gasphasenabscheidung; und (b-2) nach Ausbilden des Graphitfilms der ersten Schicht, Ausbilden eines Graphitfilms einer zweiten Schicht mit einer zweiten Dicke bei einer Filmbildungstemperatur von 1000°C oder mehr durch die chemische Gasphasenabscheidung, wodurch der Graphitfilm gebildet wird.
  • Der Schritt (c) umfasst den Schritt des Bestimmens der Dicke des Graphitfilms, welcher auf dem Siliziumcarbid-Wafer ausgebildet ist, durch Messen der Dicke des Graphitfilms, der auf dem Silizium-Wafer ausgebildet ist.
  • Gemäß dem vorstehend erwähnten zweiten Aspekt wird der Graphitfilm der ersten Schicht mit der ersten Dicke bei einer Filmbildungstemperatur von 800°C oder mehr und 950°C oder weniger durch die chemische Gasphasenabscheidung ausgebildet. Hierdurch kann in dem Fall, dass der Silizium-Wafer als Kontrollelement für die Filmdicke des Graphitfilms eingesetzt wird, eine Ausbildung eines Siliziumcarbidfilms mit einer nicht einheitlichen Dicke auf der Oberfläche des Silizium-Wafers verhindert werden. Somit kann die Filmdicke genau gemessen werden, wenn nach Ausbildung des Graphitfilms die Dicke der auf der Oberfläche des Silizium-Wafers ausgebildeten Graphitschicht gemessen wird. Darüber hinaus können, da der Silizium-Wafer als Kontrollelement für die Filmdicke verwendet wird, die für die Messung der Filmdicke aufgewendeten Kosten niedrig gehalten werden. Was den Graphitfilm der zweiten Schicht betrifft, so wird, selbst wenn die Filmbildungstemperatur 1000°C oder mehr beträgt, eine Ausbildung eines Siliziumcarbidfilms auf der Oberfläche des Silizium-Wafers aufgrund der Anwesenheit des Graphitfilms der ersten Schicht verhindert. Dementsprechend ist die Grenze für die Dicke des Graphitfilms der zweiten Schicht geringer. Das Setzen der Filmbildungstemperatur auf 1000°C oder mehr erhöht die Filmbildungsrate in etwa um das Dreifache. Somit wird, selbst wenn die Dicke des Graphitfilms der zweiten Schicht in einem gewissen Maß erhöht wird, der Durchsatz nicht verringert.
  • Diese und andere Aufgaben, Merkmale, Aspekte und Vorteile der Erfindung gehen deutlich aus der folgenden detaillierten Beschreibung zusammen mit den beigefügten Zeichnungen hervor.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1 ist eine Darstellung, welche eine Konfiguration einer Herstellungsvorrichtung veranschaulicht, die in einem Verfahren zur Herstellung einer Siliziumcarbid-Halbleitervorrichtung gemäß einer bevorzugten Ausführungsform der Erfindung eingesetzt wird;
  • 2 ist eine Querschnittsansicht eines Silizium-Wafers, auf dem ein Graphitfilm ausgebildet ist;
  • 3 ist eine Querschnittsansicht eines Silizium-Wafers, auf dem ein Graphitfilm durch ein Verfahren zur Herstellung einer Siliziumcarbid-Halbleitervorrichtung gemäß einer bevorzugten Ausführungsform 1 der Erfindung ausgebildet ist;
  • 4–6 sind Querschnittsansichten, welche ein Verfahren zur Herstellung einer Siliziumcarbid-Halbleitervorrichtung gemäß einer bevorzugten Ausführungsform 2 der Erfindung veranschaulichen;
  • 7 ist eine Querschnittsansicht eines Silizium-Wafers, auf dem ein Graphitfilm durch ein Verfahren zur Herstellung einer Siliziumcarbid-Halbleitervorrichtung gemäß der bevorzugten Ausführungsform 2 der Erfindung ausgebildet ist; und
  • 8 ist eine Querschnittsansicht eines vollständigen Silizium-Wafers, auf dem ein Graphitfilm ausgebildet ist.
  • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Bevorzugte Ausführungsform 1
  • Gegenwärtig ist ein Siliziumcarbid-Wafer sehr teuer, und deshalb stießen die Erfinder auf die technische Idee, unter dem Gesichtspunkt des Vermeidens der Verwendung eines Siliziumcarbid-Wafers als Kontrollelement für die Filmdicke eines Schutzfilms, einen Silizium-Wafer anstelle eines Siliziumcarbid-Wafers als Kontrollelement für die Filmdicke einzusetzen.
  • 1 zeigt den Umriss einer Filmbildungsvorrichtung zum Ausbilden eines als Schutzfilm dienenden Graphitfilms auf einem Siliziumcarbid-Wafer. Hier wird angenommen, dass der Graphitfilm durch eine chemische Gasphasenabscheidung (CVD) ausgebildet (abgeschieden) wird, und es wird eine Konfiguration einer CVD-Vorrichtung 30 gezeigt, wobei es sich um eine typische Filmbildungsvorrichtung handelt.
  • Wie in 1 gezeigt, umfasst die CVD-Vorrichtung 30 ein Gaseinleitungsteil 31, einen filmbildenden Ofen 32, ein Gasableitungsteil 33, einen Heizer 34 und einen Substrathalter 35. Das Gaseinleitungsteil 31 dient dem Einleiten eines Quellengases oder dergleichen, welches dazu verwendet wird, einen Graphitfilm auszubilden. Der filmbildende Ofen 32 dient der Ausbildung eines Graphitfilms auf der gesamten Oberfläche eines Wafers WF, wie beispielsweise eines Siliziumcarbid-Wafers und eines Silizium-Wafers. Das Gasableitungsteil 33 dient der Ableitung des Quellengases oder dergleichen. Der Heizer 34 ist an einem äußeren umfangsseitigen Abschnitt des filmbildenden Ofens 32 ausgebildet, so dass er nicht in direkten Kontakt mit dem Quellengas kommt. Der Substrathalter 35 hält den Wafer WF so, dass der Graphitfilm auf der gesamten Oberfläche des Wafers WF ausgebildet werden kann, und ermöglicht, dass eine Anzahl an Wafern WF gleichzeitig einem Chargenverfahren unterzogen werden können. Als Substrathalter 35 ist derjenige denkbar, der den Wafer WF durch Tragen eines umfangsseitigen Abschnitts des Wafers WF an drei Punkten hält.
  • In dem gezeigten Beispiel wird ein Gas, das durch Verdampfung von Ethanol (C2H4OH) gewonnen wird, als Quellengas verwendet. Ein Gaszuleitungssystem umfasst eine Zuleitung GL1 für das Quellengas und eine Zuleitung GL2 für ein Inertgas. Die Zuleitung GL1 für das Quellengas wird von einem Behälter 41 gebildet, in welchem flüssiges Ethanol bevorratet ist, einem Verdampfer 42, der über ein Rohr mit dem Behälter 41 verbunden ist, und einem Durchflussmesser MF1, welcher die Gasdurchflussrate überwachen kann und über ein Rohr mit dem Verdampfer 42 verbunden ist. Die Zuleitung GL2 für das Inertgas führt ein Inertgas, wie beispielsweise Argon (Ar) zu. Ein Durchflussmessgerät MF2, welches eine Strömungsrate des Inertgases, wie beispielsweise Argon, das von einem (nicht gezeigten) Gaszylinder aus zugeführt wird, überwacht, ist mit der Zuleitung GL2 für das Inertgas verbunden.
  • Ein Inertgas, wie beispielsweise Stickstoff (N2), wird dem Behälter 41 zugeführt, so dass das flüssige Ethanol durch den Druck des Inertgases, wie beispielsweise einem N2-Gas, zum Verdampfer 42 hin ausgebracht wird. Ein Inertgas, wie beispielsweise ein N2-Gas, wird ebenfalls dem Verdampfer 42 zugeführt. Im Verdampfer 42 wird das flüssige Ethanol, das vom Behälter 41 aus zugeführt wurde, erhitzt, und verdampftes Ethanol wird mittels des Inertgases, wie beispielsweise ein N2-Gas, durch das Rohr zum filmbildenden Ofen 32 hin transportiert. Die Zuleitung GL1 für das Quellengas ist von einem Heizer oder dergleichen bedeckt, um eine Wiederverflüssigung des verdampften Ethanols zu vermeiden, obwohl dies nicht gezeigt ist.
  • Die in 1 gezeigte Konfiguration der CVD-Vorrichtung 30 dient lediglich der Veranschaulichung, und es ist jede Konfiguration, die äquivalent hierzu ist, möglich.
  • Um einen Graphitfilm unter Verwendung der CVD-Vorrichtung 30, wie sie vorstehend beschrieben wurde, auszubilden, wird der Wafer WF in dem Substrathalter 35 angebracht und in dem filmbildenden Ofen 32 angeordnet, wobei der filmbildende Ofen 32 durch eine (nicht gezeigte) Vakuumpumpe über das Gasableitungsteil 33 evakuiert wird, um verbleibenden Sauerstoff so vollständig wie möglich zu entfernen, und dann wird die Temperatur im filmbildenden Ofen 32 unter verringertem Druck in den Bereich von 500°C bis 1.000°C erhöht, während ein Inertgas, wie beispielsweise Argon (Ar) oder Helium (He) durch das Gaseinleitungsteil 31 eingebracht wird. Wenn die Temperatur den vorstehend erwähnten Temperaturbereich erreicht, wird das Einströmen des Inertgases mit Ausnahme eines Trägergases des Ethanols gestoppt. Verdampftes Ethanol wird als Quellengas über das Gaseinleitungsteil 31 in den filmbildenden Ofen 32 eingebracht, wodurch der Graphitfilm auf der gesamten Oberfläche des Wafers WF ausgebildet wird.
  • Auf diese Weise wird ein Graphitfilm ausgebildet, während eine Anzahl an Siliziumcarbid-Wafern und mindestens ein Silizium-Wafer im Substrathalter 35 angebracht sind, wodurch es ermöglicht wird, dass die Anzahl an Wafern WF gleichzeitig einem Chargenverfahren unterzogen wird. Hierdurch werden Graphitfilme der gleichen Dicke auf einer Oberfläche des Siliziumwafers und einer Oberfläche des Siliziumcarbid-Wafers ausgebildet. Hierbei wird ein Problem offensichtlich, wenn ein Graphitfilm auf der Oberfläche des Silizium-Wafers ausgebildet wird, obwohl das Problem nicht im Fall des Siliziumcarbid-Wafers auftritt.
  • Es geht darum, dass, wenn ein Graphitfilm auf einem Siliziumcarbid-Wafer ausgebildet wird, die Filmbildungstemperatur auf etwa 1.000°C gesetzt wird, um die Zeitperiode für das Filmbilden zu verkürzen. Jedoch wurde entdeckt, dass, wenn dieselbe Bedingung bei einem Silizium-Wafer vorliegt, welcher als Kontrolleinheit für die Filmdicke verwendet wird, ein Siliziumcarbidfilm mit nicht einheitlicher Dicke auf einer Oberfläche des Silizium-Wafers in einem anfänglichen Stadium der Filmbildung ausgebildet wird. 2 zeigt schematisch einen Zustand, in dem der Siliziumcarbidfilm CF mit nicht einheitlicher Dicke auf einer Oberfläche des Silizium-Wafers SW ausgebildet wird. Der Siliziumcarbidfilm CF ist nicht immer ein kontinuierlicher Film, sondern wird häufig auf einer Siliziumoberfläche auf diskontinuierliche Weise und mit nicht einheitlicher Dicke ausgebildet. 2 zeigt einen Querschnitt eines Teils des Silizium-Wafers SW, und der Siliziumcarbidfilm CF wird so gezeigt, als ob er nur auf den oberen und unteren Hauptoberflächen des Silizium-Wafers SW ausgebildet wäre. Jedoch ist der Siliziumcarbidfilm CF tatsächlich auch auf einer Seitenoberfläche des Silizium-Wafers SW ausgebildet. Das Gleiche gilt für die anderen Querschnittsansichten.
  • Nachdem der Siliziumcarbidfilm CF ausgebildet wurde, wird ein Graphitfilm GF ausgebildet. Hier tritt das Problem auf, dass es, da der Siliziumcarbidfilm CF mit nicht einheitlicher Dicke ausgebildet wurde, unmöglich ist, die Dicke des Graphitfilms GF, welcher auf dem Siliziumcarbidfilm CF ausgebildet ist, genau zu messen.
  • Obwohl der Mechanismus der Ausbildung des Siliziumcarbidfilms CF auf der Oberfläche des Silizium-Wafers SW nicht vollständig bekannt ist, ist es anzunehmen, dass ein Silizium-Wafer einen niedrigeren Wärmewiderstand als ein Siliziumcarbid-Wafer hat, und deshalb treten, wenn der Silizium-Wafer auf etwa 1.000°C erhitzt wird, Silizium-Atome aus dem Wafer aus und reagieren mit Kohlenstoffatomen, die in dem Ausgangsgas enthalten sind, um einen Siliziumcarbidfilm CF auszubilden.
  • Basierend auf dieser Überlegung untersuchten die Erfinder die Filmbildungstemperatur und erhielten als Ergebnis, dass die Ausbildung des Siliziumcarbidfilms CF durch Absenken der Filmbildungstemperatur verhindert werden kann.
  • Genauer ausgedrückt wurde durch Festsetzen der Filmbildungstemperatur im Bereich von 800°C bis 950°C (800°C oder mehr und 950°C oder weniger) die Bildung des Siliziumcarbidfilms CF auf der Oberfläche des Silizium-Wafers SW verhindert, und es konnte ein Graphitfilm GF mit der gewünschten Dicke ausgebildet werden. 3 zeigt schematisch diesen Zustand.
  • Hier wird die Dicke des Graphitfilms GF auf 30 nm bis 500 nm (30 nm oder mehr und 500 nm oder weniger) gesetzt, damit der Graphitfilm GF sicher seine Funktion als Schutzfilm zum Verhindern des Step-Bunchings im Siliziumcarbid-Wafer während eines Aktivierungsglühens erfüllen kann.
  • Wenn die Filmbildungstemperatur abgesenkt wird, wird die Filmbildungsrate niedrig. Deshalb wird in dem Fall, dass die Filmbildungstemperatur abgesenkt wird, der Graphitfilm GF mit relativ geringer Dicke ausgebildet. Hierdurch kann eine Verringerung des Durchsatzes verhindert werden.
  • Durch Festsetzen der Filmbildungstemperatur für den Graphitfilm GF im Bereich von 800°C bis 950°C kann die Ausbildung eines Siliziumcarbidfilms mit nicht einheitlicher Dicke auf der Oberfläche des Silizium-Wafers SW in dem Fall verhindert werden, dass der Silizium-Wafer SW als Kontrolleinheit für die Filmdicke des Graphitfilms GF eingesetzt wird. Nachdem der Graphitfilm GF ausgebildet wurde, wird der Substrathalter 35 aus dem filmbildenden Ofen 32 herausgenommen, und die Dicke des Graphitfilms GF, der auf der Oberfläche des Silizium-Wafers SW ausgebildet ist, wird gemessen. Zu diesem Zeitpunkt kann die Filmdicke genau gemessen werden.
  • Die Dicke des Graphitfilms GF des Silizium-Wafers SW, welche auf diese Weise gemessen wurde, ist voraussichtilich gleich der Dicke des Graphitfilms GF auf dem Siliziumcarbid-Wafer. Wenn die gemessene Dicke des Graphitfilms GF nicht die gewünschte Dicke erreicht, werden die Siliziumcarbid-Wafer und der Silizium-Wafer in den filmbildenden Ofen 32 zurückgegeben, und der Filmbildungsprozess wird erneut durchgeführt. Somit kann eine genaue Steuerung der Filmdicke ausgeführt werden. Darüber hinaus können, da der Silizium-Wafer SW als Kontrolleinheit für die Filmdicke eingesetzt wird, die für die Messung der Filmdicke aufgewendeten Kosten niedrig gehalten werden.
  • Bevorzugte Ausführungsform 2
  • Es wird ein Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung gemäß einer bevorzugten Ausführungsform 2 der Erfindung mit Bezug auf die 4 bis 8 beschrieben.
  • Die 4 bis 6 sind Darstellungen, welche aufeinander folgende Herstellungsschritte eines Leistungs-MOSFETs (Leistungs-Metalloxid-Halbleiterfeldeffekttransistors) bis zum Schritt des Ausbildens eines Graphitfilms zeigen.
  • Der Ausdruck ”MOS” wurde in diesem Zusammenhang früher dazu benutzt, eine Schichtstruktur eines Metalloxidhalbleiters zu beschreiben und stellt eine Abkürzung aus den Anfangsbuchstaben des Ausdrucks ”Metal-Oxide-Semiconductor” (= Metalloxidhalbleiter) dar. Jedoch wurden insbesondere bei einem Feldeffekttransistor (nachstehend einfach als ”MOS-Transistor” bezeichnet) mit einer MOS-Struktur die Materialien eines Isolationsfilms für das Gate und eine Gateelektrode unter dem Gesichtspunkt der jüngsten Integrationsschritte und Verbesserungen beim Herstellungsverfahren verbessert.
  • Beispielsweise wird bei einem MOS-Transistor, hauptsächlich unter dem Gesichtspunkt, dass die Source und die Drain auf selbstausrichtende Weise ausgebildet werden, polykristallines Silizium anstelle eines Metalls als Material für die Gateelektrode eingesetzt. Zusätzlich wird unter dem Gesichtspunkt der Verbesserung der elektrischen Eigenschaften ein stark dielektrisches Material als Material eines das Gate isolierenden Films eingesetzt, wobei dieses Material jedoch nicht notwendigerweise auf ein Oxid beschränkt ist.
  • Dementsprechend ist die Verwendung des Ausdrucks ”MOS” nicht immer auf eine Schichtstruktur eines Metalloxid-Halbleiters beschränkt, und eine solche Beschränkung wird auch nicht bezüglich dieser Erfindung angewendet. Deshalb wird im Hinblick auf das allgemeine technische Wissen der Ausdruck ”MOS” nicht nur als ein aus dessen Etymologie stammendes Akronym verwendet, sondern bedeutet auch eine Schichtstruktur aus Leiter-Isolator-Halbleiter in einem weiten Sinn.
  • Zunächst wird in einem Schritt, der in 4 gezeigt ist, eine Siliziumcarbid-Schicht 2 mit relativ niedriger Konzentration (n–) einer n-Dotierung (erster Leitungstyp) auf einer Hauptoberfläche eines Halbleitersubstrats 1 mit einer relativ hohen Konzentration (n+) der n-Dotierung unter Einsatz epitaktischen Kristallwachstums ausgebildet. Hierbei wird vorzugsweise ein Silizumcarbid-Substrat als Halbleitersubstrat 1 verwendet. Das Halbleitersubstrat 1 und die Siliziumcarbid-Schicht 2 bilden einen Siliziumcarbid-Wafer CW.
  • Dann wird in einem Schritt, der in 5 gezeigt ist, eine p-Dotierung (zweiter Leitungstyp) durch Ionenimplantierung in eine Oberfläche des Siliziumcarbid-Wafers CW eingebracht, genauer ausgedrückt in eine Oberfläche der Siliziumcarbid-Schicht 2, und zwar durch Einsatz eines (nicht gezeigten) Fotolacks als Maske. Somit wird selektiv eine Anzahl an Wannenbereichen 3, welche voneinander beabstandet sind, ausgebildet. Nach der Ionenimplantierung wird der Fotolack entfernt. Hierbei können als Beispiele einer p-Dotierung in der Siliziumcarbid-Schicht 2 Bor (B) oder Aluminium (Al) erwähnt werden.
  • Dann wird eine n-Dotierung durch Ionenimplantierung in eine Oberfläche jedes der Wannenbereiche 3 unter Einsatz eines (nicht gezeigten) Fotolacks als Maske eingebracht, um selektiv Sourcebereiche 4 auszubilden. Nach der Ionenimplantierung wird der Fotolack entfernt. Hierbei können als n-Dotierungen im Wannenbereich 3 Phosphor (P) oder Stickstoff (N) als Beispiele erwähnt werden.
  • Dann wird unter Einsatz eines (nicht gezeigten) Fotolacks als Maske eine p-Dotierung durch Ionenimplantierung so eingebracht, dass die Sourcebereiche 4 in Kontakt mit dem Umfang der p-Dotierung sind, um Kontaktbereiche 5 auszubilden, welche eine relativ hohe Konzentration (p+) der p-Dotierung aufweisen. Nach der Ionenimplantierung wird der Fotolack entfernt. Hierbei wird die Dotierungskonzentration des Kontaktbereichs 5 relativ gesehen höher gemacht als die Dotierungskonzentration des Wannenbereiches 3. Als eine solche p-Dotierung können beispielsweise Bor (B) oder Aluminium (Al) angeführt werden.
  • Dann wird in einem Schritt, welcher in 6 gezeigt ist, ein Graphitfilm 6 mit zwei Schichten auf einer gesamten Oberfläche des Siliziumcarbid-Wafers durch chemische Gasphasenabscheidung (CVD) ausgebildet (abgeschieden).
  • Für die Ausbildung des Graphitfilms 6 kann die mit Bezug auf 1 beschriebene CVD-Vorrichtung 30 eingesetzt werden. Eine Anzahl der Siliziumcarbid-Wafer CW, welche bis zum Schritt von 5 verarbeitet wurden, und mindestens ein Silizium-Wafer SW werden in dem Substrathalter 35 angebracht, und der Substrathalter 35 wird innerhalb des filmbildenden Ofens 32 angeordnet. Durch eine Folge von Verfahrensschritten, namentlich der Evakuierung, der Einleitung des Inertgases, des Erhitzens des filmbildenden Ofens 32 bis auf die filmbildende Temperatur unter verringertem Druck und der Einleitung des Quellengases wird der Graphitfilm auf der gesamten Oberfläche des Siliziumcarbid-Wafers CW und des Silizium-Wafers SW ausgebildet.
  • Zu diesem Zeitpunkt wird zunächst in einem Zustand, in dem die Temperatur so gesteuert wird, dass die Filmbildungstemperatur innerhalb des Bereichs von 800°C bis 950°C liegt, ein Graphitfilm 61 als erste Schicht so ausgebildet, dass er eine vorgegebene Dicke aufweist. Dann wird die Filmbildungstemperatur auf 1.000°C oder höher angehoben, und ein Graphitfilm 62 als zweite Schicht wird so ausgebildet, dass er eine vorgegebene Dicke aufweist. Der Graphitfilm 61 der ersten Schicht und der Graphitfilm 62 der zweiten Schicht bilden den Graphitfilm 6.
  • Hierbei wird die Dicke des Graphitfilms 61 der ersten Schicht auf 5 nm bis 10 nm (5 nm oder mehr und 10 nm oder weniger) festgesetzt, und stärker bevorzugt auf 8 nm bis 10 nm (8 nm oder mehr und 10 nm oder weniger), indem die Zeitperiode für die Filmbildung angepasst wird. Die Dicke des Graphitfilms 62 der zweiten Schicht wird so eingestellt, dass die Gesamtdicke des Graphitfilms 6, welche die kombinierte Dicke des Graphitfilms 61 der ersten Schicht und des Graphitfilms 62 der zweiten Schicht ist, 30 nm bis 500 nm betragen kann, indem die Zeitperiode für die Filmbildung angepasst wird. Da sich die Filmbildungsrate in Abhängigkeit von der Filmbildungstemperatur verändert, wird die Zeitperiode für die Filmbildung gemäß der Filmbildungstemperatur eingestellt.
  • Durch Einstellen der Dicke des Graphitfilms 61 der ersten Schicht auf 5 nm bis 10 nm und besonders bevorzugt auf 8 nm bis 10 nm kann verhindert werden, dass das beim Ausbilden des Graphitfilms 62 der zweiten Schicht zugeführte Ethanol mit dem Silizium-Wafer SW reagiert.
  • Zu diesem Zeitpunkt kann durch Einstellen der Gesamtdicke des Graphitfilms 6 auf 30 nm bis 500 nm der Graphitfilm 6 sicher seine Funktion als Schutzfilm zum Verhindern des Step-Bunchings im Siliziumcarbid-Wafer CW während eines Aktivierungsglühens erfüllen.
  • 7 zeigt einen Zustand, in dem der Graphitfilm 61 der ersten Schicht und der Graphitfilm 62 der zweiten Schicht auf der Oberfläche des Silizium-Wafers SW ausgebildet werden. 8 zeigt schematisch einen Zustand, in dem der Graphitfilm 6 auf der gesamten Oberfläche des Silizium-Wafers SW ausgebildet wird.
  • Auf diese Weise kann durch Ausbilden des Graphitfilms 61 der ersten Schicht bei der Filmbildungstemperatur von 800°C bis 950°C eine Ausbildung eines Siliziumcarbidfilms mit nicht-einheitlicher Dicke auf der Oberfläche des Silizium-Wafers SW verhindert werden. Somit kann die Filmdicke genau gemessen werden, wenn nach der Ausbildung des Graphitfilms 62 der zweiten Schicht der Substrathalter 35 aus dem filmbildenden Ofen 32 herausgenommen werden kann, und die Dicke des Graphitfilms 6, der auf der Oberfläche des Silizium-Wafers SW ausgebildet wurde, gemessen wird.
  • Durch Einstellen der Filmbildungstemperatur für den Graphitfilm 62 der zweiten Schicht auf 1.000°C oder mehr kann die Filmbildungsrate erhöht werden. Da jedoch der Silizium-Wafer SW als Kontrolleinheit für die Filmdicke eingesetzt wird, ist es nicht praktikabel, die Temperatur über die obere Temperaturgrenze des Silizium-Wafers SW anzuheben, das heißt über 1.400°C.
  • Die Dicke des Graphitfilms 6, der auf dem Silizium-Wafer SW ausgebildet wurde, wird auf diese Weise gemessen, und es wird geschätzt, dass sie gleich der Dicke des Graphitfilms 6 ist, welcher auf dem Siliziumcarbid-Wafer CW ausgebildet ist. Wenn die gemessene Dicke des Graphitfilms 6 nicht die gewünschte Dicke erreicht, werden die Siliziumcarbid-Wafer CW und der Silizium-Wafer SW in den filmbildenden Ofen 32 zurückgesetzt, und die Filmbildung wird erneut ausgeführt. Somit kann eine genaue Steuerung der Filmdicke ausgeführt werden. Wenn die Dicke des Graphitfilms 6 die gewünschte Dicke erreicht, werden die Siliziumcarbid-Wafer CW direkt in einer Glühvorrichtung (nicht gezeigt) angebracht, und ein Aktivierungsglühen wird bezüglich der implantierten Dotierungen ausgeführt.
  • Der Graphitfilm 61 der ersten Schicht wird mit einer niedrigen Filmbildungsrate ausgebildet, da der Graphitfilm 61 der ersten Schicht bei einer relativ niedrigen Temperatur ausgebildet werden muss (950°C oder weniger), um die Ausbildung eines Siliziumcarbidfilms mit nicht-einheitlicher Dicke auf dem Silizium-Wafer SW zu verhindern. Somit ist das Erhöhen der Dicke des Graphitfilms 61 der ersten Schicht vom Gesichtspunkt des Durchsatzes nicht wünschenswert. Deshalb wird der Graphitfilm 61 der ersten Schicht mit einer solchen Dicke ausgebildet, dass die Reaktion des Ethanols, welches beim Ausbilden des Graphitfilms 62 der zweiten Schicht zugeführt wird, mit dem Silizium-Wafer SW verhindert werden kann. Indem somit der Graphitfilm 61 der ersten Schicht so dünn wie möglich ausgebildet wird, kann eine Verringerung des Durchsatzes verhindert werden.
  • Was andererseits den Graphitfilm 62 der zweiten Schicht betrifft, so wird selbst dann, wenn die Filmbildungstemperatur 1.000°C oder mehr beträgt, eine Ausbildung eines Siliziumcarbidfilms auf der Oberfläche des Silizium-Wafers SW aufgrund der Anwesenheit des Graphitfilms 61 der ersten Schicht verhindert. Dementsprechend ist die Begrenzung der Dicke des Graphitfilms 62 der zweiten Schicht geringer. Das Einstellen der Filmbildungstemperatur auf 1.000°C oder mehr erhöht die Filmbildungsrate um etwa das Dreifache. Somit wird, selbst wenn die Dicke des Graphitfilms 62 der zweiten Schicht in einem gewissen Maß erhöht wird, der Durchsatz nicht verringert.
  • Deshalb kann die Dicke des Graphitfilms 62 der zweiten Schicht so eingestellt werden, dass das Auftreten des Step-Bunchings während des Aktivierungsglühens für die implantierten Dotierungen sicher verhindert werden kann.
  • Durch Einstellen der Dicke des Graphitfilms 61 der ersten Schicht auf 8 nm bis 10 nm und der Dicke des Graphitfilms 62 der zweiten Schicht auf etwa 20 nm, wenn die Gesamtdicke des Graphitfilms 6 etwa 30 nm beträgt, kann der Graphitfilm 6, der als Schutzfilm zum Verhindern des Step-Bunchings während des Aktivierungsglühens wirkt, innerhalb kürzester Zeitperiode erhalten werden.
  • Bei der obigen Beschreibung wurde der Herstellungsprozess eines MOSFETs als Beispiel angeführt, aber selbstverständlich ist die Erfindung auch bei anderen SiC-Vorrichtungen, welche von einem MOSFET verschieden sind, einsetzbar.
  • MODIFIKATION
  • Die bevorzugten Ausführungsformen 1 und 2, die vorstehend beschrieben wurden, weisen den Vorteil einer einfachen Verwirklichung auf, da verdampftes Ethanol als Quellengas verwendet wird.
  • Jedoch ist das Quellengas nicht hierauf beschränkt, und es können auch Methanol (CH3OH), Cethanol (CH3(CH2)15OH) oder dergleichen verwendet werden.
  • In einem praktischen Sinn ist niedermolekulares Gas mit einer Kohlenstoffzahl von 10 oder weniger wünschenswerter als ein Gas von hohem Molekulargewicht. Zusätzlich ist ein Gas mit einem hohen Dampfdruck stärker zu bevorzugen. Unter diesem Gesichtspunkt ist ein niedriger Alkohol, wie beispielsweise Ethanol oder Methanol, vorzuziehen.

Claims (7)

  1. Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung, aufweisend die folgenden Schritte: (a) Ausbilden eines aktiven Bereichs einer Siliziumcarbid-Halbleitervorrichtung durch Ionenimplantierung einer Dotierung in eine Oberfläche eines Siliziumcarbid-Wafers (CW); (b) Ausbilden eines Graphitfilms (GF) auf einer gesamten Oberfläche des Siliziumcarbid-Wafers, welcher erhalten wird, nachdem der aktive Bereich ausgebildet ist, und auf einer gesamten Oberfläche eines Silizium-Wafers (SW), welcher als Kontrolleinheit für die Filmdicke verwendet wird, durch chemische Gasphasenabscheidung; und (c) Ermitteln der Dicke des Graphitfilms, wobei der Schritt (b) den Schritt des Ausbildens des Graphitfilms bei einer Filmbildungstemperatur von 800°C oder mehr und 950°C oder niedriger durch die chemische Gasphasenabscheidung umfasst, der Schritt (c) den Schritt des Bestimmens der Dicke des Graphitfilms, welcher auf dem Siliziumcarbid-Wafer ausgebildet ist, durch Messen der Dicke des Graphitfilms, der auf dem Silizium-Wafer ausgebildet ist, umfasst.
  2. Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass der Schritt (b) den Schritt des Ausbildens des Graphitfilms auf eine Weise umfasst, dass er eine Dicke von 30 nm oder mehr und 500 nm oder weniger aufweist.
  3. Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung, aufweisend die folgenden Schritte: (a) Ausbilden eines aktiven Bereichs einer Siliziumcarbid-Halbleitervorrichtung durch Ionenimplantierung einer Dotierung in eine Oberfläche eines Siliziumcarbid-Wafers (CW); (b) Ausbilden eines Graphitfilms (GF) auf einer gesamten Oberfläche des Siliziumcarbid-Wafers, welcher erhalten wird, nachdem der aktive Bereich ausgebildet wurde, und auf einer gesamten Oberfläche eines Silizium-Wafers (SW), welcher als Kontrolleinheit für die Filmdicke verwendet wird, durch chemische Gasphasenabscheidung; und (c) Ermitteln der Dicke des Graphitfilms, wobei der Schritt (b) die folgenden Schritte umfasst: (b-1) Ausbilden eines Graphitfilms (61) einer ersten Schicht mit einer ersten Dicke bei einer Filmbildungstemperatur von 800°C oder mehr und 950°C oder darunter durch chemische Gasphasenabscheidung; und (b-2) nach dem Ausbilden des Graphitfilms der ersten Schicht, Ausbilden eines Graphitfilms (62) einer zweiten Schicht mit einer zweiten Dicke bei einer Filmbildungstemperatur von 1000°C oder höher durch die chemische Gasphasenabscheidung, wodurch der Graphitfilm gebildet wird, wobei der Schritt (c) den Schritt des Bestimmens der Dicke des Graphitfilms, welcher auf dem Siliziumcarbid-Wafer ausgebildet ist, durch Messen der Dicke des Graphitfilms, welcher auf dem Silizium-Wafer ausgebildet ist, umfasst.
  4. Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung nach Anspruch 3, dadurch gekennzeichnet, dass der Schritt (b) den Schritt des Ausbildens des Graphitfilms auf eine Weise umfasst, dass die Summe der ersten Dicke und der zweiten Dicke 30 nm oder mehr und 500 nm oder weniger beträgt.
  5. Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung nach Anspruch 4, dadurch gekennzeichnet, dass der Schritt (b) den Schritt des Ausbildens des Graphitfilms der ersten Schicht auf eine Weise umfasst, dass er eine Dicke von 8 nm oder mehr und 10 nm oder weniger aufweist.
  6. Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung nach Anspruch 3, dadurch gekennzeichnet, dass der Schritt (b-2) den Schritt des Ausbildens des Graphitfilms der zweiten Schicht umfasst, bei dem die Filmbildungstemperatur 1000°C oder mehr und 1400°C oder weniger beträgt.
  7. Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung nach Anspruch 1 oder 3, dadurch gekennzeichnet, dass der Schritt (b) den Schritt des Ausbildens des Graphitfilms durch Verwenden von verdampftem Alkohol als Quellengas in der chemischen Gasphasenabscheidung umfasst.
DE102011002398.4A 2010-03-09 2011-01-03 Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung Active DE102011002398B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010051371A JP5220049B2 (ja) 2010-03-09 2010-03-09 炭化珪素半導体装置の製造方法
JP2010-051371 2010-03-09

Publications (2)

Publication Number Publication Date
DE102011002398A1 DE102011002398A1 (de) 2011-09-15
DE102011002398B4 true DE102011002398B4 (de) 2014-12-24

Family

ID=44508071

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102011002398.4A Active DE102011002398B4 (de) 2010-03-09 2011-01-03 Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung

Country Status (5)

Country Link
US (1) US8084278B2 (de)
JP (1) JP5220049B2 (de)
KR (1) KR101149903B1 (de)
CN (1) CN102194669B (de)
DE (1) DE102011002398B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012204539B4 (de) 2012-03-21 2023-12-07 Robert Bosch Gmbh Leistungstransistor und Verfahren zur Herstellung eines Leistungstransistors

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9240476B2 (en) * 2013-03-13 2016-01-19 Cree, Inc. Field effect transistor devices with buried well regions and epitaxial layers
JP6141130B2 (ja) * 2013-07-16 2017-06-07 三菱電機株式会社 炭化珪素半導体装置の製造方法
JP2015065316A (ja) * 2013-09-25 2015-04-09 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP2015065289A (ja) * 2013-09-25 2015-04-09 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP2015065318A (ja) * 2013-09-25 2015-04-09 住友電気工業株式会社 炭化珪素半導体装置の製造方法
US10403509B2 (en) * 2014-04-04 2019-09-03 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Basal plane dislocation elimination in 4H—SiC by pulsed rapid thermal annealing
JP6507875B2 (ja) * 2015-06-17 2019-05-08 富士電機株式会社 炭化珪素半導体装置の製造方法
CN111463113B (zh) * 2020-05-25 2023-04-11 哈尔滨晶创科技有限公司 一种用于半绝缘SiC离子掺杂退火过程的保护碳化硅表面的处理方法
JP7076499B2 (ja) * 2020-06-22 2022-05-27 株式会社Kokusai Electric 基板処理装置、半導体装置の製造方法およびプログラム
US20220336216A1 (en) * 2021-04-20 2022-10-20 Applied Materials, Inc. Helium-free silicon formation

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008036744A1 (de) * 2007-08-10 2009-04-02 Mitsubishi Electric Corporation Verfahren zum Herstellen von einer Siliziumcarbid-Halbleitervorrichtung

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61223186A (ja) * 1985-03-22 1986-10-03 Sharp Corp 炭素薄膜の製造方法
JPS62202809A (ja) * 1986-02-28 1987-09-07 Sharp Corp 熱分解黒鉛の製造方法
US5246884A (en) * 1991-10-30 1993-09-21 International Business Machines Corporation Cvd diamond or diamond-like carbon for chemical-mechanical polish etch stop
JPH0888261A (ja) * 1994-09-19 1996-04-02 Hitachi Ltd 半導体装置の製造方法
DE19514079A1 (de) * 1995-04-13 1996-10-17 Siemens Ag Verfahren zum Passivieren einer Siliciumcarbid-Oberfläche gegenüber Sauerstoff
US7473929B2 (en) * 2003-07-02 2009-01-06 Panasonic Corporation Semiconductor device and method for fabricating the same
WO2005076327A1 (ja) * 2004-02-06 2005-08-18 Matsushita Electric Industrial Co., Ltd. 炭化珪素半導体素子及びその製造方法
US7275861B2 (en) * 2005-01-31 2007-10-02 Veeco Instruments Inc. Calibration wafer and method of calibrating in situ temperatures
US7695564B1 (en) * 2005-02-03 2010-04-13 Hrl Laboratories, Llc Thermal management substrate
US20070015373A1 (en) * 2005-07-13 2007-01-18 General Electric Company Semiconductor device and method of processing a semiconductor substrate
US7449361B2 (en) * 2005-09-19 2008-11-11 Intel Corporation Semiconductor substrate with islands of diamond and resulting devices
US7550841B2 (en) * 2006-03-23 2009-06-23 Intel Corporation Methods of forming a diamond micro-channel structure and resulting devices
JP4412411B2 (ja) * 2007-08-10 2010-02-10 三菱電機株式会社 炭化珪素半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008036744A1 (de) * 2007-08-10 2009-04-02 Mitsubishi Electric Corporation Verfahren zum Herstellen von einer Siliziumcarbid-Halbleitervorrichtung

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012204539B4 (de) 2012-03-21 2023-12-07 Robert Bosch Gmbh Leistungstransistor und Verfahren zur Herstellung eines Leistungstransistors

Also Published As

Publication number Publication date
JP2011187675A (ja) 2011-09-22
DE102011002398A1 (de) 2011-09-15
CN102194669A (zh) 2011-09-21
US20110223694A1 (en) 2011-09-15
KR101149903B1 (ko) 2012-06-01
CN102194669B (zh) 2014-11-05
KR20110102204A (ko) 2011-09-16
JP5220049B2 (ja) 2013-06-26
US8084278B2 (en) 2011-12-27

Similar Documents

Publication Publication Date Title
DE102011002398B4 (de) Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung
DE69107101T2 (de) Verfahren zum Herstellen eines Oxydfilms.
DE69432615T2 (de) Halbleiteranordnung mit einer gerichteten nichtmonocristallinen Siliziumdünnschicht und Verfahren zur Herstellung
DE3317535C2 (de)
DE69030822T2 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE3855765T2 (de) Dünnschicht-Siliciumhalbleiteranordnung und Verfahren zu ihrer Herstellung
DE102007016085B4 (de) Verfahren zur Herstellung eines MOSFET
DE4226888C2 (de) Diamant-Feldeffekt-Transistor und Verfahren zu dessen Herstellung
DE3853351T2 (de) Siliciumcarbidsperre zwischen einem Siliciumsubstrat und einer Metallschicht.
DE112014007334B3 (de) Sauerstoffpräzipitation in stark dotierten Siliciumwafern, geschnitten aus nach dem Czochralski-Verfahren gezüchteten Ingots
DE102008022502B4 (de) Verfahren zum Herstellen eines Halbleiterelements in einem Substrat
DE4420052C2 (de) Verfahren zur Herstellung eines Silizid-Gates für MOS-Halbleitereinrichtungen
EP0094528A2 (de) Verfahren zum Herstellen von Strukturen von aus Metallsilizid und Polysilizium bestehenden Doppelschichten auf integrierte Halbleiterschaltungen enthaltenden Substraten durch reaktives Ionenätzen
DE2812658B2 (de) Verfahren zum selektiven Diffundieren von Aluminium in ein Einkristall-Siliciumhalbleitersubstrat
DE102007026365A1 (de) Halbleitervorrichtungen und Verfahren zur Herstellung derselben
DE112014006413T5 (de) Herstellungsverfahren für epitaktischen Siliciumwafer und epitaktischer Siliciumwafer
DE3340584C2 (de)
DE10255936B4 (de) Verfahren zur Herstellung einer Isolationsschicht und Verfahren zum Steuern einer Stickstoffkonzentration während der Herstellung der Isolationsschicht
DE4244115C2 (de) Halbleitervorrichtung und Verfahren zum Herstellen der Halbleitervorrichtung
DE69836117T2 (de) Stabilisierung von Titanpolyzid mittels einer porösen Sperrschicht
DE102011080438B3 (de) Herstellverfahren für einen N-Kanaltransistor mit einer Metallgateelektrodenstruktur mit großem ε und einem reduzierten Reihenwiderstand durch epitaktisch hergestelltes Halbleitermaterial in den Drain- und Sourcebereichen und N-Kanaltransistor
DE112014004395T5 (de) Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung
DE112018002163T5 (de) Verfahren zur Herstellung eines Silicium-Einkristalls, Verfahren zur Herstellung eines epitaktischen Silicium-Wafers, Silicium-Einkristall, und epitaktischer Silicium-Wafer
DE3540452C2 (de) Verfahren zur Herstellung eines Dünnschichttransistors
DE10211312A1 (de) Verfahren und Vorrichtung zur epitaktischen Beschichtung einer Halbleiterscheibe sowie epitaktisch beschichtete Halbleiterscheibe

Legal Events

Date Code Title Description
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final