CN102194669A - 碳化硅半导体装置的制造方法 - Google Patents

碳化硅半导体装置的制造方法 Download PDF

Info

Publication number
CN102194669A
CN102194669A CN2011100034964A CN201110003496A CN102194669A CN 102194669 A CN102194669 A CN 102194669A CN 2011100034964 A CN2011100034964 A CN 2011100034964A CN 201110003496 A CN201110003496 A CN 201110003496A CN 102194669 A CN102194669 A CN 102194669A
Authority
CN
China
Prior art keywords
film
silicon carbide
thickness
graphite film
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011100034964A
Other languages
English (en)
Other versions
CN102194669B (zh
Inventor
宇田幸生
关谷晃一
小林和雄
樽井阳一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN102194669A publication Critical patent/CN102194669A/zh
Application granted granted Critical
Publication of CN102194669B publication Critical patent/CN102194669B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • C23C16/325—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/931—Silicon carbide semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical Vapour Deposition (AREA)
  • Carbon And Carbon Compounds (AREA)

Abstract

本发明提供一种碳化硅半导体装置的制造方法，能够精度良好且低成本地进行防止在退火处理时硅以及碳发生蒸发的保护膜的膜厚测定。在衬底保持器（35）上搭载晶片（WF）并置于成膜炉（32）内，利用真空泵经由气体排出部（33）对成膜炉（32）内进行真空排气，在极力除去残存的氧之后，一边经由气体导入部（31）导入Ar或氦（He）等的非活性气体，一边在减压下将成膜炉（32）内的温度加热到800℃～950℃的范围。达到该温度后，使非活性气体的流入停止，经由气体导入部（31）向成膜炉（32）内导入气化后的乙醇作为源气体，由此，在晶片（WF）的整个表面形成石墨膜。

Description

碳化硅半导体装置的制造方法
技术领域
本发明涉及碳化硅半导体装置的制造方法。
背景技术
对于碳化硅（SiC）来说，与以往的硅（Si）相比，能够制作具有较高的耐电压特性的碳化硅半导体装置，作为下一代的高功率用半导体装置而被期待。在使用这样的碳化硅制造碳化硅半导体装置时，为了控制导电型以及电导率（conductivity），对具有在碳化硅衬底上外延生长的碳化硅层的碳化硅晶片注入成为n型或p型的杂质离子，在离子注入后，为了使注入离子活性化并且使由于离子注入而形成的晶体缺陷恢复，具有使进行了离子注入的碳化硅晶片在氩（Ar）等的非活性气体的环境下暴露在高温中的退火处理工序。对于该退火处理来说，在使用了碳化硅晶片的情况下，为了使特性稳定，最好尽可能在高温下进行处理，通常在1500℃以上进行处理，优选在1600℃以上进行处理。
但是，以高温对碳化硅晶片进行了退火处理的情况下，在碳化硅晶片的表面形成了被称为台阶聚并（step bunching）的凹凸面。形成台阶聚并的理由如下。
碳化硅晶片通常是在碳化硅衬底上使碳化硅层外延结晶生长而得到的，但是，对于此时的外延生长来说，为了防止在同一结晶面内例如6H型或4H型等的结晶形态发生混合，使生长的晶轴相对C轴方向（与作为结晶面的[0001]面垂直的方向）倾斜4度或者8度来进行。
对于这样使晶轴倾斜而结晶生长的碳化硅晶片来说，当暴露在退火处理这样的高温中时，构成元素即Si以及碳（C）从碳化硅晶片的表面蒸发。在该蒸发时，由于硅以及碳的蒸发条件不同并且晶轴倾斜，所以，硅以及碳的蒸发量在碳化硅晶片面内不同，其结果是，在碳化硅晶片的表面形成台阶聚并。
这样形成的台阶聚并成为在退火处理后在碳化硅晶片上形成栅极氧化膜时的障碍，进而，成为在该栅极氧化膜上形成栅极电极时的障碍。例如，存在如下的可能性：产生由碳化硅晶片和栅极氧化膜或者栅极氧化膜和栅极电极的边界面成为凹凸而导致的紧贴性下降或泄漏特性恶化等。
因此，防止或降低台阶聚并是用于使碳化硅半导体装置的质量稳定并且使成品率提高的重要课题。
作为防止或降低这样的台阶聚并的方法，存在如下方法：在碳化硅晶片的表面形成碳膜，将该碳膜作为防止退火处理时硅以及碳发生蒸发的保护膜。
在专利文献1中公开了如下方法：使用碳氢化合物（hydrocarbon）材料气体或乙醇等的含氧的碳氢化合物气体形成碳膜。
专利文献1： 日本特开2009－65112号公报
使用碳膜作为防止在退火处理时硅以及碳发生蒸发的保护膜的情况下，要求某种程度的厚度。因此，膜厚控制是重要的要素，需要确认所形成的碳膜是否具有所希望的厚度。
为了正确地测定碳膜的厚度，需要将形成碳膜后的碳化硅晶片沿厚度方向切断并且在其截面测量膜厚，但是，碳化硅晶片成本非常高，若为了测定碳膜的厚度而切断，则存在半导体装置的制造成本增大这样的问题。
发明内容
本发明是为了解决上述问题而提出的，其目的在于提供一种碳化硅半导体装置的制造方法，能够精度良好且低成本地进行防止在退火处理时硅以及碳发生蒸发的保护膜的膜厚测定。
本发明第一方式的碳化硅半导体装置的制造方法，具备：工序（a），在碳化硅晶片的表面内离子注入杂质，形成碳化硅半导体装置的活性区域；工序（b），在形成所述活性区域后的所述碳化硅晶片的整个表面以及膜厚监测器用的硅晶片的整个表面，利用化学气相沉积法形成石墨膜；以及工序（c），评价所述石墨膜的厚度，所述工序（b）包括：使所述化学气相沉积法的成膜温度为950℃以下，形成所述石墨膜的工序，所述工序（c）包括：对在所述硅晶片上形成的所述石墨膜的厚度进行测定，由此，推定在所述碳化硅晶片上形成的所述石墨膜的厚度的工序。
本发明第二方式的碳化硅半导体装置的制造方法，具备：工序（a），在碳化硅晶片的表面内离子注入杂质，形成碳化硅半导体装置的活性区域；工序（b），在形成所述活性区域后的所述碳化硅晶片的整个表面以及膜厚监测器用的硅晶片的整个表面，利用化学气相沉积法形成石墨膜；以及工序（c），评价所述石墨膜的厚度，所述工序（b）包括：工序（b-1），使所述化学气相沉积法的成膜温度为950℃以下，形成第一厚度的第一层石墨膜；工序（b-2），在形成所述第一层石墨膜后，使所述化学气相沉积法的成膜温度为1000℃以上，形成第二厚度的第二层石墨膜作为所述石墨膜，所述工序（c）包括：对在所述硅晶片上形成的所述石墨膜的厚度进行测定，由此，推定在所述碳化硅晶片上形成的所述石墨膜的厚度的工序。
根据本发明第一方式的碳化硅半导体装置的制造方法，使化学气相沉积法的成膜温度为950℃以下形成石墨膜，由此，在使用硅晶片作为石墨膜的膜厚监测器的情况下，防止在硅晶片的表面形成不均匀的厚度的碳化硅膜，在形成石墨膜之后，测定在硅晶片的表面形成的石墨膜的厚度时，能够进行正确的膜厚测定。另外，由于使用硅晶片用于膜厚监测器，所以，能够将在膜厚测定中花费的成本抑制得较低。
根据本发明第二方式的碳化硅半导体装置的制造方法，使化学气相沉积法的成膜温度设为950℃以下，形成第一厚度的第一层石墨膜，由此，在使用硅晶片作为石墨膜的膜厚监测器的情况下，防止在硅晶片的表面形成不均匀的厚度的碳化硅膜，在形成石墨膜之后，测定在硅晶片的表面形成的石墨膜的厚度时，能够进行正确的膜厚测定。另外，由于使用硅晶片用于膜厚监测器，所以，能够将在膜厚测定中花费的成本抑制得较低。另外，对于第二层石墨膜来说，由于第一层石墨膜的存在，即便使成膜温度为1000℃以上，也能够防止在硅晶片的表面形成碳化硅膜，所以，对第二层石墨膜的膜厚的限制变小。即，使成膜温度为1000℃以上，由此，成膜速度快3倍左右，因而即便使第二层石墨膜厚一些，也不会使生产率（throughput）下降。
附图说明
图1是说明在本发明的实施方式的碳化硅半导体装置的制造方法中所使用的制造装置的结构的图。
图2是形成有石墨膜的硅晶片的剖视图。
图3是利用本发明的实施方式1的碳化硅半导体装置的制造方法形成了石墨膜的硅晶片的剖视图。
图4是说明本发明的实施方式2的碳化硅半导体装置的制造方法的剖视图。
图5是说明本发明的实施方式2的碳化硅半导体装置的制造方法的剖视图。
图6是说明本发明的实施方式2的碳化硅半导体装置的制造方法的剖视图。
图7是利用本发明的实施方式2的碳化硅半导体装置的制造方法形成了石墨膜的硅晶片的剖视图。
图8是形成有石墨膜的硅晶片的整体剖视图。
附图标记说明：6 石墨膜、61 第一层石墨膜、62 第二层石墨膜、CW 碳化硅晶片、SW 硅晶片。
具体实施方式
<实施方式1>
目前，碳化硅晶片成本非常高，立足于避免用作保护膜的膜厚监测器这样的观点，发明人产生如下的技术思想：不是将碳化硅晶片用作膜厚监测器而是将硅晶片用作膜厚监测器。
图1示出在碳化硅晶片上形成作为保护膜的石墨膜的成膜装置的概略图。在此，利用CVD（Chemical Vapor Deposition）等化学气相沉积法形成（成膜）石墨膜，作为成膜装置，示出一般的CVD装置30的结构。
如图1所示，CVD装置30具有：气体导入部31，用于导入石墨膜形成用的源气体（source gas）等；成膜炉32，用于在碳化硅晶片以及硅晶片等的晶片WF的整个表面形成石墨膜；气体排出部33，用于将源气体等排出；加热器34，以不与源气体直接接触的方式设置在成膜炉32的外周部；衬底保持器（substrate holder）35，用于以能够在晶片WF的整个表面形成石墨膜的方式保持晶片WF并且对多个晶片WF同时进行成批处理。衬底保持器35能够例如以3点来支撑并保持晶片WF的边缘部。
在此，示出了使用例如使乙醇（C2H4OH）气化后的气体作为源气体的例子，气体供给系统具有：由储存液体乙醇的贮存罐（tank）41、经由管道连接到贮存罐41的汽化器（vaporizer）42、经由管道连接到汽化器42的能够进行气体流量控制的流量计MFl构成的源气体供给线路GL1；供给氩（Ar）气体等的非活性气体的非活性气体供给线路GL2。此外，在非活性气体供给线路GL2上连接有流量计MF2，该流量计MF2进行从未图示的气体瓶供给的Ar气体等的非活性气体的流量控制。
另外，向贮存罐41供给氮（N2）气体等的非活性气体，利用N2气体等的非活性气体的压力，将液体乙醇向汽化器42送出。也向汽化器42供给N2气体等的非活性气体，在汽化器42中，对从贮存罐41供给的液体乙醇进行加热，将气化后的乙醇利用N2气体等的非活性气体在管道内向成膜炉32输送。此外，为了不使气化的乙醇再次液化，而用加热器等将源气体供给线路GL1覆盖，但是，省略这些的图示。
此外，图1所示的CVD装置30的结构是一例，具有与其相当的结构即可。
在使用这样的CVD装置30形成石墨膜的情况下，将晶片WF搭载在衬底保持器35上并置于成膜炉32内，利用真空泵（未图示）经由气体排出部33对成膜炉32内进行真空排气，在极力除去残存的氧之后，一边经由气体导入部31导入Ar或氦（He）等的非活性气体，一边在减压下将成膜炉32内的温度加热到500℃～1000℃的范围。若达到了该温度，则使乙醇的载气以外的非活性气体的流入停止，经由气体导入部31向成膜炉32内导入气化的乙醇作为源气体，由此，在晶片WF的整个全表面形成石墨膜。
这样，在用于同时对多个晶片WF进行成批处理的衬底保持器35上搭载多个碳化硅晶片和至少一个硅晶片进行石墨膜的成膜，由此，在硅晶片的表面与碳化硅晶片的表面形成相同厚度的石墨膜，但是，在硅晶片表面形成石墨膜的情况下，在碳化硅晶片上没有发生的问题显现。
即，在碳化硅晶片上形成石墨膜的情况下，为了缩短成膜时间，成膜温度设定为1000℃左右，但是，在该条件下，判断出在用作膜厚监测器的硅晶片的表面，在成膜的初始阶段以不均匀的厚度形成碳化硅膜。图2示意性地示出在硅晶片SW的表面以不均匀的厚度形成有碳化硅膜CF的状态。对于碳化硅膜CF来说，未必是连续的膜，往往在硅的表面不连续且以不均匀的厚度形成。此外，图2表示硅晶片SW的一部分的剖面，以碳化硅膜CF仅在硅晶片SW的上下的主面上形成的方式示出，但是，也在硅晶片SW的侧面形成。这在其他剖视图中也是相同的。
并且，在形成碳化硅膜CF之后，形成石墨膜GF，但是，由于碳化硅膜CF以不均匀的厚度形成，所以，产生不能够正确测定在其上形成的石墨膜GF的膜厚的问题。
在硅晶片SW的表面形成有碳化硅膜CF的结构不明确，但是，考察到当耐热性比碳化硅晶片低的硅晶片被加热到1000℃左右时，硅原子从晶片内飞出，与源气体所含的碳原子反应，形成碳化硅膜CF。
发明人基于该考察对成膜温度进行了验证，得到如下结果：通过降低成膜温度，从而能够防止碳化硅膜CF的形成。
具体地说，将成膜温度设定在800℃～950℃（800℃以上且950℃以下）的范围，从而防止在硅晶片SW的表面形成碳化硅膜CF，能够形成所希望的厚度的石墨膜GF。图3示意性地示出该状态。
在此，对于石墨膜GF来说，为了确实地发挥作为用于防止碳化硅晶片的活性化退火时的台阶聚并的保护膜的功能，而设定为30nm～500nm（30nm以上且500nm以下）的厚度。
此外，当降低成膜温度时成膜速度下降，因而，在成膜温度降低的情况下，使石墨膜GF形成得比较薄，从而能够防止生产率的下降。
这样，使石墨膜GF的成膜温度为800℃～950℃的范围，从而在使用硅晶片SW作为石墨膜GF的膜厚监测器的情况下，防止在硅晶片SW的表面形成不均匀的厚度的碳化硅膜，在形成石墨膜GF之后从成膜炉32中取出衬底保持器35，对在硅晶片SW的表面形成的石墨膜GF的厚度进行测定时，能够进行正确的膜厚测定。
这样测定的硅晶片SW上的石墨膜GF的膜厚被推定为与碳化硅晶片上的石墨膜GF的膜厚相等，在所测定的石墨膜GF的厚度未达到所期望的厚度的情况下，将碳化硅晶片以及硅晶片再次返回到成膜炉32内，进行成膜。由此，能够进行正确的膜厚控制。另外，使用硅晶片SW作为膜厚监测器，所以，能够将在膜厚测定中花费的成本抑制得较低。
<实施方式2>
使用图4～图8对本发明的实施方式2的碳化硅半导体装置的制造方法进行说明。
图4～图6是依次示出功率MOSFET（Power Metal Oxide Semiconductor Field Effect Transistor）的制造工序的图，示出到形成石墨膜的工序为止。
在此，“MOS”这个术语过去用于金属/氧化物/半导体的层叠结构，采用Metal-Oxide-Semiconductor的词首字母。但是，特别在具有MOS结构的场效应晶体管（以下仅称为“MOS晶体管”）中，从近年来的集成化或制造工艺的改善等观点出发，栅极绝缘膜或栅极电极的材料被改善。
例如，在MOS晶体管中，主要从自对准地形成源极漏极的观点出发，作为栅极电极的材料，采用多晶硅代替金属。另外，从改善电特性的观点出发，作为栅极绝缘膜的材料，采用高介电常数的材料，但是，该材料未必限于氧化物。
因此，“MOS”这个术语未必仅限于金属/氧化物/半导体的层叠结构来使用，在本说明书中也不以这样的限定为前提。即，鉴于技术常识，在此，“MOS”具有如下含义：不仅作为起因于其语源的省略语，也广泛包含导电体/绝缘体/半导体的层叠结构。
首先，在图4所示的工序中，在以比较高的浓度（n+）含有n型（第一导电型）杂质的半导体衬底1的一个主面上，使用外延结晶生长法，形成以比较低的浓度（n-）含有n型杂质的碳化硅层2。在此，作为半导体衬底1，例如优选是碳化硅衬底。由该半导体衬底1和碳化硅层2构成碳化硅晶片CW。
接着，在图5所示的工序中，在碳化硅晶片CW的表面内，具体地说，在碳化硅层2的表面内，将抗蚀剂（未图示）作为掩模，离子注入p型（第二导电型）的杂质，有选择地形成彼此隔离的多个阱区域3。在离子注入之后，除去抗蚀剂。在此，作为在碳化硅层2内成为p型的杂质，举出例如硼（B）或铝（Al）。
接着，在各个阱区域3的表面内，将抗蚀剂（未图示）作为掩模，离子注入n型的杂质，有选择地形成源极区域4。在离子注入之后，除去抗蚀剂。在此，作为在阱区域3内成为n型的杂质，举出例如磷（P）或氮（N）。
接着，将抗蚀剂（未图示）作为掩模，以源极区域4与周围相接触的方式离子注入p型的杂质，形成以比较高的浓度（p+）含有p型杂质的接触区域5。在离子注入之后，除去抗蚀剂。在此，接触区域5的杂质浓度以如下方式设定：与阱区域3的杂质浓度相比相对较高。作为该p型杂质，举出例如硼（B）或铝（Al）。
接着，在图6所示的工序中，利用CVD等的化学气相沉积法，在碳化硅晶片的整个表面形成（成膜）两层的石墨膜6。
在石墨膜6的成膜中，使用利用图1所说明的CVD装置30即可，在衬底保持器35上搭载多个完成了使用图5所说明的工序为止的碳化硅晶片CW，并且，至少搭载一个硅晶片SW，置于成膜炉32内，经过真空排气、非活性气体的导入、在减压下加热到成膜炉32的成膜温度、源气体的导入的一系列操作，在碳化硅晶片CW以及硅晶片SW的整个表面形成石墨膜。
此时，首先，在进行温度控制以使成膜温度处于800℃～950℃的范围的状态下，将第一层石墨膜61形成为预定的厚度，之后，使成膜温度提高到1000℃以上，将第二层石墨膜62形成为预定的厚度。由第一层石墨膜61和第二层石墨膜62构成石墨膜6。
在此，通过调整成膜时间，由此，将第一层石墨膜61的厚度设定为例如5nm～10nm（5nm以上且10nm以下），更优选设定为8nm～10nm（8nm以上且l0nm以下），并且，通过调整成膜时间，从而设定第二层石墨膜62的厚度，使得与第一层石墨膜61的厚度合起来的石墨膜6整体的厚度为30nm～500nm。此外，成膜速度因成膜温度而变化，所以，与成膜温度匹配地调整成膜时间。
使第一层石墨膜61的厚度为5nm～10nm的厚度、更优选为8nm～10nm的厚度，由此，能够防止形成第二层石墨膜62时所供给的乙醇与硅晶片SW反应。
在此，使石墨膜6整体的厚度为30nm～500nm，由此，能够确实发挥作为用于防止碳化硅晶片CW的活性化退火时的台阶聚并的保护膜的功能。
在此，图7表示在硅晶片SW的表面形成有第一层石墨膜61以及第二层石墨膜62的状态。另外，图8示意性地示出在硅晶片SW的整个表面形成有石墨膜6的状态。
这样，以800℃～950℃的成膜温度形成第一层石墨膜61，由此，防止在硅晶片SW的表面形成不均匀的厚度的碳化硅膜，在形成第二层石墨膜62之后，从成膜炉32中取出衬底保持器35，对在硅晶片SW的表面形成的石墨膜6的厚度进行测定时，能够进行正确的膜厚测定。
另外，对于第二层石墨膜62来说，使成膜温度为1000℃以上，从而能够提高成膜速度，但是，由于使用硅晶片SW作为膜厚监测器，所以，超过硅晶片SW的耐热温度即1400℃并不现实。
这样测定的硅晶片SW上的石墨膜6的膜厚被推定为与碳化硅晶片CW上的石墨膜6的膜厚相等，在所测定的石墨膜6的厚度未达到所期望的厚度的情况下，将碳化硅晶片CW以及硅晶片SW再次返回成膜炉32内进行成膜。由此，能够进行正确的膜厚控制。此外，在石墨膜6的厚度达到所期望的厚度的情况下，直接将碳化硅晶片CW搭载到退火装置（未图示）中，进行注入杂质的活性化退火。
另外，对于第一层石墨膜61来说，为了防止在硅晶片SW上形成不均匀的厚度的碳化硅膜，需要进行比较低的温度（950℃以下）下的成膜，所以，成膜速度慢，而从生产率的观点出发，不希望使第一层石墨膜61变厚。因此，对于第一层石墨膜61来说，形成为能够防止在形成第二层石墨膜62时所供给的乙醇与硅晶片SW反应的厚度并且极力形成得薄，从而能够防止生产率的下降。
另一方面，对于第二层石墨膜62来说，由于第一层石墨膜61的存在，即便使成膜温度为1000℃以上，也能够防止在硅晶片SW的表面形成碳化硅膜，所以，对第二层石墨膜62的膜厚的限制变小。即，使成膜温度为1000℃以上，从而成膜速度快3倍左右，所以，即便第二层石墨膜62厚一些，也不会导致生产率下降。因此，在设定第二层石墨膜62的膜厚时，设定为能够可靠地防止在注入杂质的活性化退火时发生台阶聚并的厚度即可。
此外，使第一层石墨膜61的厚度为8nm～10nm、使第二层石墨膜62的厚度为20nm左右，由此，在使石墨膜6整体的厚度为30nm左右的情况下，能够以最短时间得到作为针对活性化退火时的台阶聚并的保护膜的石墨膜6。
此外，在以上的说明中，以MOSFET的制造工序为例进行了说明，但是，本发明当然也能够应用于MOSFET以外的SiC器件。
<变形例>
在以上所说明的实施方式1以及实施方式2中，使用气化后的乙醇作为源气体，所以，具有处理容易这样的优点。
但是，源气体并不限于此，也可以使用甲醇（CH3OH）或十六醇（CH3（CH2）15OH）等。
此外，在实际应用上，相比高分子量的气体，优选是碳数量为10以下的低分子的气体，此外，更优选是蒸气压高的气体。若从该观点考虑，则可以说优选是乙醇或甲醇等的低级醇。

Claims (8)

1. 一种碳化硅半导体装置的制造方法，其特征在于，具备：
工序（a），在碳化硅晶片的表面内离子注入杂质，形成碳化硅半导体装置的活性区域；
工序（b），在形成所述活性区域后的所述碳化硅晶片的整个表面以及膜厚监测器用的硅晶片的整个表面，利用化学气相沉积法形成石墨膜；以及
工序（c），评价所述石墨膜的厚度，
所述工序（b）包括：使所述化学气相沉积法的成膜温度为950℃以下，形成所述石墨膜的工序，
所述工序（c）包括：对在所述硅晶片上形成的所述石墨膜的厚度进行测定，由此，推定在所述碳化硅晶片上形成的所述石墨膜的厚度的工序。
2. 如权利要求1所述的碳化硅半导体装置的制造方法，其特征在于，
所述工序（b）包括：以厚度为30nm以上且500nm以下的方式形成所述石墨膜的工序。
3. 如权利要求1所述的碳化硅半导体装置的制造方法，其特征在于，
所述工序（b）包括：使所述成膜温度为800℃以上且950℃以下形成所述石墨膜的工序。
4. 一种碳化硅半导体装置的制造方法，其特征在于，具备：
工序（a），在碳化硅晶片的表面内离子注入杂质，形成碳化硅半导体装置的活性区域；
工序（b），在形成所述活性区域后的所述碳化硅晶片的整个表面以及膜厚监测器用的硅晶片的整个表面，利用化学气相沉积法形成石墨膜；以及
工序（c），评价所述石墨膜的厚度，
所述工序（b）包括：
工序（b-1），使所述化学气相沉积法的成膜温度为950℃以下，形成第一厚度的第一层石墨膜；以及
工序（b-2），在形成所述第一层石墨膜后，使所述化学气相沉积法的成膜温度为1000℃以上，形成第二厚度的第二层石墨膜作为所述石墨膜，
所述工序（c）包括：对在所述硅晶片上形成的所述石墨膜的厚度进行测定，由此，推定在所述碳化硅晶片上形成的所述石墨膜的厚度的工序。
5. 如权利要求4所述的碳化硅半导体装置的制造方法，其特征在于，
所述工序（b）包括：以所述第一厚度和所述第二厚度的总计为30nm以上且500nm以下的方式形成所述石墨膜的工序。
6. 如权利要求5所述的碳化硅半导体装置的制造方法，其特征在于，
所述工序（b）包括：以厚度为8nm以上且10nm以下的方式形成所述第一层石墨膜的工序。
7. 如权利要求4所述的碳化硅半导体装置的制造方法，其特征在于，
所述工序（b-1）包括：使所述成膜温度为800℃以上且950℃以下形成所述第一层石墨膜的工序，
所述工序（b-2）包括：使所述成膜温度为1000℃以上且1400℃以下形成所述第二层石墨膜的工序。
8. 如权利要求1或权利要求4所述的碳化硅半导体装置的制造方法，其特征在于，
所述工序（b）包括：将气化后的乙醇作为所述化学气相沉积法的源气体形成所述石墨膜的工序。
CN201110003496.4A 2010-03-09 2011-01-10 碳化硅半导体装置的制造方法 Active CN102194669B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010-051371 2010-03-09
JP2010051371A JP5220049B2 (ja) 2010-03-09 2010-03-09 炭化珪素半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN102194669A true CN102194669A (zh) 2011-09-21
CN102194669B CN102194669B (zh) 2014-11-05

Family

ID=44508071

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110003496.4A Active CN102194669B (zh) 2010-03-09 2011-01-10 碳化硅半导体装置的制造方法

Country Status (5)

Country Link
US (1) US8084278B2 (zh)
JP (1) JP5220049B2 (zh)
KR (1) KR101149903B1 (zh)
CN (1) CN102194669B (zh)
DE (1) DE102011002398B4 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012204539B4 (de) 2012-03-21 2023-12-07 Robert Bosch Gmbh Leistungstransistor und Verfahren zur Herstellung eines Leistungstransistors
US9240476B2 (en) * 2013-03-13 2016-01-19 Cree, Inc. Field effect transistor devices with buried well regions and epitaxial layers
JP6141130B2 (ja) * 2013-07-16 2017-06-07 三菱電機株式会社 炭化珪素半導体装置の製造方法
JP2015065316A (ja) * 2013-09-25 2015-04-09 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP2015065289A (ja) * 2013-09-25 2015-04-09 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP2015065318A (ja) * 2013-09-25 2015-04-09 住友電気工業株式会社 炭化珪素半導体装置の製造方法
US10403509B2 (en) * 2014-04-04 2019-09-03 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Basal plane dislocation elimination in 4H—SiC by pulsed rapid thermal annealing
JP6507875B2 (ja) * 2015-06-17 2019-05-08 富士電機株式会社 炭化珪素半導体装置の製造方法
CN111463113B (zh) * 2020-05-25 2023-04-11 哈尔滨晶创科技有限公司 一种用于半绝缘SiC离子掺杂退火过程的保护碳化硅表面的处理方法
JP7076499B2 (ja) * 2020-06-22 2022-05-27 株式会社Kokusai Electric 基板処理装置、半導体装置の製造方法およびプログラム
US20220336216A1 (en) * 2021-04-20 2022-10-20 Applied Materials, Inc. Helium-free silicon formation

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5246884A (en) * 1991-10-30 1993-09-21 International Business Machines Corporation Cvd diamond or diamond-like carbon for chemical-mechanical polish etch stop
US20070015373A1 (en) * 2005-07-13 2007-01-18 General Electric Company Semiconductor device and method of processing a semiconductor substrate
US7275861B2 (en) * 2005-01-31 2007-10-02 Veeco Instruments Inc. Calibration wafer and method of calibrating in situ temperatures
US7449361B2 (en) * 2005-09-19 2008-11-11 Intel Corporation Semiconductor substrate with islands of diamond and resulting devices
US7695564B1 (en) * 2005-02-03 2010-04-13 Hrl Laboratories, Llc Thermal management substrate

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61223186A (ja) * 1985-03-22 1986-10-03 Sharp Corp 炭素薄膜の製造方法
JPS62202809A (ja) * 1986-02-28 1987-09-07 Sharp Corp 熱分解黒鉛の製造方法
JPH0888261A (ja) * 1994-09-19 1996-04-02 Hitachi Ltd 半導体装置の製造方法
DE19514079A1 (de) * 1995-04-13 1996-10-17 Siemens Ag Verfahren zum Passivieren einer Siliciumcarbid-Oberfläche gegenüber Sauerstoff
US7473929B2 (en) * 2003-07-02 2009-01-06 Panasonic Corporation Semiconductor device and method for fabricating the same
US7462540B2 (en) * 2004-02-06 2008-12-09 Panasonic Corporation Silicon carbide semiconductor device and process for producing the same
US7550841B2 (en) * 2006-03-23 2009-06-23 Intel Corporation Methods of forming a diamond micro-channel structure and resulting devices
JP4412411B2 (ja) * 2007-08-10 2010-02-10 三菱電機株式会社 炭化珪素半導体装置の製造方法
US7820534B2 (en) * 2007-08-10 2010-10-26 Mitsubishi Electric Corporation Method of manufacturing silicon carbide semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5246884A (en) * 1991-10-30 1993-09-21 International Business Machines Corporation Cvd diamond or diamond-like carbon for chemical-mechanical polish etch stop
US7275861B2 (en) * 2005-01-31 2007-10-02 Veeco Instruments Inc. Calibration wafer and method of calibrating in situ temperatures
US7695564B1 (en) * 2005-02-03 2010-04-13 Hrl Laboratories, Llc Thermal management substrate
US20070015373A1 (en) * 2005-07-13 2007-01-18 General Electric Company Semiconductor device and method of processing a semiconductor substrate
US7449361B2 (en) * 2005-09-19 2008-11-11 Intel Corporation Semiconductor substrate with islands of diamond and resulting devices

Also Published As

Publication number Publication date
CN102194669B (zh) 2014-11-05
DE102011002398B4 (de) 2014-12-24
KR20110102204A (ko) 2011-09-16
US8084278B2 (en) 2011-12-27
JP2011187675A (ja) 2011-09-22
KR101149903B1 (ko) 2012-06-01
JP5220049B2 (ja) 2013-06-26
DE102011002398A1 (de) 2011-09-15
US20110223694A1 (en) 2011-09-15

Similar Documents

Publication Publication Date Title
CN102194669B (zh) 碳化硅半导体装置的制造方法
JP3650727B2 (ja) 炭化珪素製造方法
JP4839646B2 (ja) 炭化珪素半導体の製造方法および炭化珪素半導体の製造装置
EP2432022A1 (en) Insulating gate type bipolar transistor
CN207091557U (zh) 碳化硅外延衬底
WO2009129391A2 (en) Low temperature thin film transistor process, device property, and device stability improvement
US5641707A (en) Direct gas-phase doping of semiconductor wafers using an organic dopant source of phosphorus
TW201207166A (en) Silicon wafer and production method thereof
JP2009065112A (ja) 炭化珪素半導体装置の製造方法
TW200921766A (en) Method for forming poly-silicon film
EP3879010A1 (en) Sic semiconductor substrate, and, production method therefor and production device therefor
JP6245416B1 (ja) 炭化珪素エピタキシャルウエハの製造方法及び炭化珪素半導体装置の製造方法
US7589031B2 (en) Method of avoiding haze formation on surfaces of silicon-containing PECVD-deposited thin films
Baert et al. Very low temperature (250° C) epitaxial growth of silicon by glow discharge of silane
JP2004343133A (ja) 炭化珪素製造方法、炭化珪素及び半導体装置
CN110117814A (zh) 具有低密度c空位缺陷的碳化硅外延的制备方法
US6949474B2 (en) Method of manufacturing a semiconductor device and a semiconductor manufacture system
JP5648442B2 (ja) 炭化珪素半導体
JP5896346B2 (ja) 炭化珪素半導体
JP2014166957A5 (zh)
KR20090017074A (ko) 에피층 성장방법
JP2014166957A (ja) 炭化珪素半導体およびその製造方法と製造装置
JP2015122540A5 (zh)
EP4036282A1 (en) Sic substrate, sic substrate production method, sic semiconductor device, and sic semiconductor device production method
JPH0845850A (ja) ドープト多結晶半導体薄膜の成長方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant