JP2015065316A - 炭化珪素半導体装置の製造方法 - Google Patents

炭化珪素半導体装置の製造方法 Download PDF

Info

Publication number
JP2015065316A
JP2015065316A JP2013198555A JP2013198555A JP2015065316A JP 2015065316 A JP2015065316 A JP 2015065316A JP 2013198555 A JP2013198555 A JP 2013198555A JP 2013198555 A JP2013198555 A JP 2013198555A JP 2015065316 A JP2015065316 A JP 2015065316A
Authority
JP
Japan
Prior art keywords
silicon carbide
protective film
main surface
semiconductor device
carbide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013198555A
Other languages
English (en)
Inventor
拓 堀井
Taku Horii
拓 堀井
智章 石田
Tomoaki Ishida
智章 石田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Renesas Electronics Corp
Original Assignee
Sumitomo Electric Industries Ltd
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd, Renesas Electronics Corp filed Critical Sumitomo Electric Industries Ltd
Priority to JP2013198555A priority Critical patent/JP2015065316A/ja
Priority to DE112014004395.8T priority patent/DE112014004395T5/de
Priority to PCT/JP2014/070559 priority patent/WO2015045628A1/ja
Priority to CN201480053019.0A priority patent/CN105580112A/zh
Priority to US15/024,260 priority patent/US9653297B2/en
Publication of JP2015065316A publication Critical patent/JP2015065316A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/045—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide passivating silicon carbide surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/0465—Making n or p doped regions or layers, e.g. using diffusion using ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】閾値電圧が安定した炭化珪素半導体装置を提供する。
【解決手段】炭化珪素半導体装置の製造方法は、第１の主面Ｐ１と第１の主面Ｐ１の反対側に位置する第２の主面Ｐ２とを有する炭化珪素基板１００を準備する工程Ｓ１と、第１の主面Ｐ１へ不純物をドーピングすることにより、炭化珪素基板１００内にドーピング領域を形成する工程Ｓ２と、第１の主面Ｐ１におけるドーピング領域上に第１の保護膜１０を形成する工程Ｓ３と、第１の保護膜１０が形成された状態でアニールを行なうことにより、ドーピング領域に含まれる不純物を活性化する工程Ｓ５と、を備え、第１の保護膜１０を形成する工程Ｓ３は、金属元素の濃度が５μｇ／ｋｇ以下である第１の保護膜１０となるべき材料を第１の主面Ｐ１上に配置する工程を含む。
【選択図】図８

Description

本発明は、炭化珪素半導体装置に関する。より詳しくは、炭化珪素半導体装置の製造方法に関する。
近年、電力用半導体装置として、炭化珪素半導体装置の実用化が進められている。半導体装置に炭化珪素材料を用いることにより、現在主流である珪素材料を用いた半導体装置に比べて、高耐圧化および低オン抵抗化が期待できるからである。特に、炭化珪素半導体装置には、ワイドバンドギャップ半導体であることを活かした高温動作が期待されている。このような炭化珪素半導体装置の製造過程では、たとえばイオン注入法によって半導体基板内に不純物がドーピングされる（たとえば、特開２００１−６８４２８号公報（特許文献１）参照）。
特開２００１−６８４２８号公報
イオン注入法などによって形成されたドーピング領域は、その後アニールを行なうことにより活性化される。このときのアニール温度は、１５００℃以上の高温に達するため、基板の表面で昇華等が起こり、表面荒れが発生する場合がある。そして、このように表面荒れが発生すると、半導体装置の特性が著しく悪化する。
この問題に対応するため、特許文献１では、炭化珪素基板の表面に保護膜を形成し、その後にアニールする方法が開示されている。この方法を用いると保護膜によって、昇華が抑制され、基板の表面荒れを防止することができる。
しかしながら、本発明者が検討を行なったところ、上記のように保護膜を形成する方法を用いて製造された炭化珪素半導体装置は、閾値電圧が安定せず、長期使用に伴って閾値電圧が変動する場合があることが判明した。
本発明は、上記のような問題点に鑑みてなされたものであって、その目的とするところは、安定した閾値電圧を有する炭化珪素半導体装置を提供することにある。
本発明の実施の形態に係る炭化珪素半導体装置の製造方法は、第１の主面と第１の主面の反対側に位置する第２の主面とを有する炭化珪素基板を準備する工程と、第１の主面へ不純物をドーピングすることにより、炭化珪素基板内にドーピング領域を形成する工程と、第１の主面におけるドーピング領域上に第１の保護膜を形成する工程と、第１の保護膜が形成された状態でアニールを行なうことにより、ドーピング領域に含まれる不純物を活性化する工程と、を備え、第１の保護膜を形成する工程は、金属元素の濃度が５μｇ／ｋｇ以下である第１の保護膜となるべき材料を第１の主面上に配置する工程を含む。
本発明の実施の形態に係る炭化珪素半導体装置の製造方法によれば、閾値電圧が安定した炭化珪素半導体装置を提供することができる。
本実施の形態の炭化珪素半導体装置の製造方法の一部を図解する模式的な断面図である。 本実施の形態の炭化珪素半導体装置の製造方法の一部を図解する模式的な断面図である。 本実施の形態の炭化珪素半導体装置の製造方法の一部を図解する模式的な断面図である。 本実施の形態の炭化珪素半導体装置の製造方法の一部を図解する模式的な断面図である。 本実施の形態の炭化珪素半導体装置の製造方法の一部を図解する模式的な断面図である。 本実施の形態の炭化珪素半導体装置の製造方法の一部を図解する模式的な断面図である。 本実施の形態の炭化珪素半導体装置の製造方法の一部を図解する模式的な断面図である。 本実施の形態の炭化珪素半導体装置の製造方法の一部を図解する模式的な断面図である。 本実施の形態の炭化珪素半導体装置の製造方法の一部を図解する模式的な断面図である。 本実施の形態の炭化珪素半導体装置の製造方法の一部を図解する模式的な断面図である。 本実施の形態の炭化珪素半導体装置の製造方法の一部を図解する模式的な断面図である。 本実施の形態の炭化珪素半導体装置の製造方法の一部を図解する模式的な断面図である。 本実施の形態の炭化珪素半導体装置の製造方法に係わる治具を図解する模式的な斜視図である。 実施の形態１に係る炭化珪素半導体装置の製造方法の概略を示すフローチャートである。 実施の形態２に係る炭化珪素半導体装置の製造方法の概略を示すフローチャートである。
以下、本発明に係わる実施の形態についてさらに詳細に説明する。なお、本願の図面において同一または相当する部分には同一の参照符号を付すものとし、同じ説明は繰り返さない。
[本願発明の実施形態の説明]
まず、本願発明の実施の形態（以下、「本実施の形態」とも記す）の概要を以下の（１）〜（８）に列記して説明する。
本発明者は、上記課題を解決するために鋭意研究を行なったところ、基板表面からの昇華を防止するために形成された保護膜中に含まれ得る特定の成分が、炭化珪素半導体装置の閾値電圧を変動させる要因となっていることを見出し、本発明を完成させるに至った。すなわち、本実施の形態に係る炭化珪素半導体装置の製造方法は、以下の構成を備える。
（１）第１の主面Ｐ１と第１の主面Ｐ１の反対側に位置する第２の主面Ｐ２とを有する炭化珪素基板１００を準備する工程Ｓ１と、第１の主面Ｐ１へ不純物をドーピングすることにより、炭化珪素基板１００内にドーピング領域を形成する工程Ｓ２と、第１の主面Ｐ１におけるドーピング領域上に第１の保護膜１０を形成する工程Ｓ３と、第１の保護膜１０が形成された状態でアニールを行なうことにより、ドーピング領域に含まれる不純物を活性化する工程Ｓ５と、を備える。
そして、第１の保護膜１０を形成する工程Ｓ３は、金属元素の濃度が５μｇ／ｋｇ以下である第１の保護膜１０となるべき材料を第１の主面Ｐ１上に配置する工程を含む。
たとえば、特許文献１に示されるように、従来の炭化珪素半導体装置の製造方法では、保護膜となるべき材料における金属元素の濃度が規定されていないため、第１の保護膜１０中に金属元素が含まれる場合があった。この金属元素はアニール時に第１の保護膜１０から炭化珪素基板１００へと拡散する。しかし、炭化珪素基板１００における不純物の拡散係数は非常に小さいため、金属元素は炭化珪素基板１００の内部へと拡散せず、炭化珪素基板１００の表面近傍に残留することとなる。そして、表面近傍に残留した金属元素は、その後の工程で形成されるゲート絶縁膜９１にトラップされてしまう。金属元素がゲート絶縁膜９１に含まれた場合、この金属元素がゲート絶縁膜９１内を移動することにより閾値電圧が変動するという不具合が生じる。このような不具合の存在は、従来知られていなかったが、炭化珪素半導体装置の高温動作の追求に伴って、金属イオン（可動イオン）の移動度が大きくなり、顕在化したものと考えられる。
本実施の形態では、第１の保護膜１０となるべき材料に含まれる金属元素の濃度を５μｇ／ｋｇ以下に規定することにより、ゲート絶縁膜９１に金属元素が含まれることを防止することができる。すなわち、炭化珪素半導体装置における閾値電圧の変動を抑制することができる。
（２）第１の保護膜１０の表面における単位面積あたりの金属元素の密度が、１Ｅ１０ａｔｏｍｓ／ｃｍ2以下であることが好ましい。本実施の形態では、上記のように、第１の保護膜１０となるべき材料に含まれる金属元素の濃度を５μｇ／ｋｇ以下としているが、当該材料をベーキングして第１の保護膜１０が形成された後、第１の保護膜１０の表面における単位面積あたりの同金属元素の密度が１Ｅ１０ａｔｏｍｓ／ｃｍ2以下であることにより、さらに確実に閾値電圧の変動を抑制することができる。
（３）第１の保護膜１０は、有機膜であることが好ましい。有機膜となるべき材料は第１の主面Ｐ１上への塗布が容易であり、工程負担を低減することができる。また、有機膜は、不純物を活性化するためのアニール（以下「活性化アニール」と記す）の昇温過程で炭化してカーボン膜となることができる。そして、このカーボン膜は、活性化アニールに耐え得る耐熱性を有することができる。
（４）金属元素は、ナトリウム（Ｎａ）であることが好ましい。可動イオンとなり得るＮａの濃度を低く制限することにより、さらに確実に閾値電圧の変動を抑制することができる。
（５）活性化する工程Ｓ５の前に、第２の主面Ｐ２上に第２の保護膜２０を形成する工程Ｓ４をさらに備え、活性化する工程Ｓ５では、第１の保護膜１０が形成されるとともに、第２の保護膜２０が形成された状態で、アニールが行なわれることが好ましい。
第２の保護膜２０を形成することにより、第２の主面Ｐ２における昇華を抑制し、表面荒れを防止することができる。
（６）第２の保護膜２０は、有機膜、ダイヤモンドライクカーボン膜およびカーボン層のいずれかであることが好ましい。第２の保護膜２０として、第１の保護膜１０と同じ有機膜を用いることにより、製造工程の簡略化と低コスト化が可能である。
また、第２の保護膜２０としては、ダイヤモンドライクカーボン膜（以下「ＤＬＣ（Diamond‐Like Carbon）膜」と記す）、カーボン層を用いてもよい。これらを用いても、有機膜と同様に、第２の主面Ｐ２における昇華を抑制することができる。
ここで、ＤＬＣ膜は、ＥＣＲ（Electron Cyclotron Resonance）スパッタリングによって形成することができる。また、カーボン層は、炭化珪素基板１００から珪素を部分的に除去することにより形成することもできる。
（７）炭化珪素基板１００の直径は、１００ｍｍ以上（たとえば４ｉｎｃｈ以上）が好ましく、炭化珪素基板１００の厚さは、６００μｍ以下であることが好ましい。
直径が１００ｍｍ以上であり、厚さが６００μｍ以下である大口径基板において、第２の主面Ｐ２から昇華が起こると、基板の反りが顕著となり、生産性が低下する。上記のように、第２の保護膜２０を形成することにより、これらの不具合が解消され、大口径基板の生産性が大幅に向上する。
（８）準備する工程Ｓ１では複数の炭化珪素基板１００が準備され、活性化する工程Ｓ５において、複数の炭化珪素基板１００は、第１の主面Ｐ１と交差する方向に沿って１枚ずつ間隔を開けて保持された状態でアニールされることが好ましい。
従来、第２の主面Ｐ２からの昇華に伴う基板の反りなどを防止するため、活性化アニールは第２の主面Ｐ２をサセプタなどに密着させた状態で行なわれていた。そのため、活性化アニール工程の処理量には一定の制限が課されていた。本実施の形態のでは、第２の保護膜２０を形成することにより、第２の主面Ｐ２における昇華を防止できるため、たとえば、炭化珪素基板１００を第１の主面Ｐ１と交差する方向（たとえば、第１の主面Ｐ１と垂直な縦方向）に、間隔を開けながら積み重ねて、複数の基板をまとめて処理することが可能となる。これにより、炭化珪素半導体装置の生産性が大幅に向上する。
[本願発明の実施形態の詳細]
以下、本実施の形態の炭化珪素半導体装置の製造方法について、より詳細に説明するが、本実施の形態はこれらに限定されるものではない。
＜実施の形態１＞
＜炭化珪素半導体装置の製造方法＞
図１４は、実施の形態１に係る炭化珪素半導体装置の製造方法の概略を示すフローチャートである。図１４に示すように、実施の形態１の炭化珪素半導体装置の製造方法は、工程Ｓ１、Ｓ２、Ｓ３、Ｓ５、Ｓ６、Ｓ７およびＳ８を備える。そして、工程Ｓ３において形成される第１の保護膜１０となるべき材料は、金属元素の濃度が５μｇ／ｋｇ以下である。これにより、ゲート絶縁膜９１に当該材料に由来する金属元素が含まれることを防止し、炭化珪素半導体装置の閾値電圧を安定化させることができる。以下、各工程について説明する。
＜工程Ｓ１＞
図１は、本実施の形態の炭化珪素半導体装置の製造方法における工程Ｓ１を図解する模式的な断面図である。図１を参照して、第１の主面Ｐ１と第１の主面Ｐ１の反対側に位置する第２の主面Ｐ２とを有する炭化珪素基板１００が準備される。炭化珪素基板１００は、炭化珪素単結晶基板８０とその上にエピタキシャル成長させられた炭化珪素エピタキシャル層８１とを含む。
炭化珪素単結晶基板８０は、たとえば、ポリタイプ４Ｈの六方晶炭化珪素からなる。炭化珪素単結晶基板８０は、たとえば、炭化珪素単結晶からなるインゴット（図示せず）をスライスすることにより準備される。炭化珪素単結晶基板８０は、たとえば窒素（Ｎ）などの不純物を含んでおり、ｎ型の導電型を有する。
炭化珪素単結晶基板８０の下面は、炭化珪素基板１００における第２の主面Ｐ２を構成している。炭化珪素単結晶基板８０の上面は、エピタキシャル成長が行われる面である。
炭化珪素エピタキシャル層８１は、たとえば、ポリタイプ４Ｈの六方晶の結晶構造を有する。炭化珪素エピタキシャル層８１の上面は、第１の主面Ｐ１を構成している。炭化珪素エピタキシャル層８１は、たとえば、ｎ型の導電型を有する。炭化珪素エピタキシャル層８１のエピタキシャル成長は、たとえば、原料ガスとしてシラン（ＳｉＨ4）とプロパン（Ｃ3Ｈ8）との混合ガスを用い、キャリアガスとして、たとえば、水素（Ｈ2）を用いたＣＶＤ（Chemical Vapor Deposition）法により行うことができる。この際、不純物として、たとえば窒素（Ｎ）やリン（Ｐ）を導入することが好ましい。このとき、炭化珪素エピタキシャル層８１の不純物の濃度が炭化珪素単結晶基板８０の不純物の濃度よりも低く調整することが好ましい。
＜工程Ｓ２＞
図２〜図７は、工程Ｓ２を図解する模式的な断面図である。図２〜図７を参照して、第１の主面Ｐ１に所定の開口部を有するマスク層を形成して選択的にイオン注入を行なうことにより、図７に示す各ドーピング領域（ｐボディ層８２、ｎ＋層８３およびｐコンタクト領域８４）が形成される。なお、本実施の形態では、イオン注入法によって、ドーピング領域を形成する方法を例示しているが、ドーピング領域の形成は、不純物の添加を伴うエピタキシャル成長であってもよい。また、図７に示す各ドーピング領域の配置はあくまでも例示であり、これらの配置は適宜変更することができる。
まず、図２を参照して第１の主面Ｐ１上に第１のマスク層４１が形成される。第１のマスク層４１は、たとえば二酸化珪素、窒化珪素および窒化酸化珪素などからなり、たとえば熱ＣＶＤ法および光ＣＶＤ法によって形成することができる。熱ＣＶＤ法としては、低圧熱ＣＶＤ法が好適である。たとえば、６００℃以上８００℃以下程度の温度下において、ＴＥＯＳ（Tetraethyl orthosilicate）ガスを６０ｓｃｃｍ以上１００ｓｃｃｍ以下程度の流速で、炭化珪素基板１００が配置されたチャンバー内に供給し、圧力を０．８Ｔｏｒｒ以上１．４Ｔｏｒｒ以下程度とすることにより、二酸化珪素層を形成することができる。
また、第１のマスク層４１は、第１の主面Ｐ１を熱酸化することにより形成された二酸化珪素層（図示せず）や、ポリシリコンからなるエッチングストップ層（図示せず）などを含んでいてもよい。第１のマスク層４１がエッチングストップ層を含むことにより、後に第１のマスク層４１をエッチングする際の基板へのダメージが軽減される。
ポリシリコンからなるエッチングストップ層は、たとえば、５００℃以上７００℃以下程度の温度下において、シラン（ＳＨ4）ガスを８００ｓｃｃｍ以上１２００ｓｃｃｍ以下程度の流速で、炭化珪素基板１００が配置されたチャンバー内に供給し、圧力を０．４Ｔｏｒｒ以上０．８Ｔｏｒｒ以下程度とすることにより、形成することができる。
次に、図３を参照して、第１のマスク層４１に第１の開口部５１が形成される。第１の開口部５１は、たとえばＣＦ4やＣＨＦ3を用いたエッチングにより第１のマスク層４１の一部を除去することにより形成される。第１の開口部５１が形成された後、第１のマスク層４１を介して、イオン注入を行なうことにより、ｐボディ層８２が形成される。ここで、注入される不純物は、たとえば、アルミニウム（Ａｌ）、硼素（Ｂ）などのｐ型の不純物である。
次に、図４を参照して、第１のマスク層４１上に第２のマスク層４２が形成される。第２のマスク層４２は、たとえば二酸化珪素層であり、低圧ＣＶＤ法により形成することができる。次に、第２のマスク層４２に対して異方性のエッチングを行なうことにより、第２のマスク層４２の一部が除去され、図５に示すように、第１の開口部５１よりも幅の狭い第２の開口部５２が形成される。そして、第１のマスク層４１および第２のマスク層４２を介して、イオン注入を行なうことにより、ｎ＋層８３が形成される。ここで、注入される不純物は、たとえば、リン（Ｐ）、窒素（Ｎ）などのｎ型の不純物である。
さらに、図６を参照して、層形成と異方性のエッチングを併用することにより、第２の開口部５２よりも幅の狭い第３の開口部５３を有する第３のマスク層４３が形成される。第３のマスク層４３は、たとえば二酸化珪素層であり、低圧ＣＶＤ法により形成することができる。そして、第１のマスク層４１、第２のマスク層４２および第３のマスク層４３を介して、イオン注入を行なうことにより、ｐコンタクト領域８４が形成される。ここで、注入される不純物は、たとえば、アルミニウム（Ａｌ）、硼素（Ｂ）などのｐ型の不純物である。
次に、図７を参照して、第１のマスク層４１、第２のマスク層４２および第３のマスク層４３が除去される。マスク層が二酸化珪素層である場合には、たとえばフッ酸を用いたウェットエッチングにより、マスク層を除去することができる。また、ポリシリコンからなる層は、たとえばドライエッチングにより除去することができる。
＜工程Ｓ３＞
図８は、工程Ｓ３を図解する模式的な断面図である。図８を参照して、炭化珪素エピタキシャル層８１内に各ドーピング領域が形成された後、第１の主面Ｐ１におけるドーピング領域上に第１の保護膜１０を形成する工程Ｓ３が実行される。図８に示すように、第１の保護膜１０は、各ドーピング領域を覆うことが好ましい。すなわち、第１の主面Ｐ１のうち、デバイスとして利用される部分のすべて覆うことが好ましい。ドーピング領域では、特に昇華が起こりやすいからである。より好ましくは、第１の保護膜１０は、実質的に第１の主面Ｐ１の全体を覆う。第１の保護膜１０の形成は、まず、第１の保護膜１０となるべき材料を、たとえば塗布などの任意の方法で第１の主面Ｐ１上に配置し、ベーキングなどによって定着させることにより行なうことができる。
第１の保護膜１０は、有機膜であることが好ましい。炭素原子（Ｃ）を含む有機膜は、活性化アニールの昇温過程で炭化してカーボン膜となることができる。そして、このカーボン膜は、１５００℃を超える温度で行なわれる活性化アニールにも耐え得る保護膜となることができる。また、炭化珪素エピタキシャル層８１の表面近傍の炭素原子と第１の保護膜１０中の炭素原子とが結合することができるため、炭化珪素エピタキシャル層８１と第１の保護膜１０との密着性が向上し、炭化珪素エピタキシャル層８１からの原子の昇華を効率的に防止することができる。
このような有機膜としては、たとえば、アクリル樹脂、フェノール樹脂、尿素樹脂、エポキシ樹脂などの各種樹脂を用いることができる。また、光の作用で架橋または分解する感光性樹脂として組成されたものも用いることができる。感光性樹脂としては、半導体装置の製造用に一般に用いられているポジ型またはネガ型フォトレジストを用いることができる。フォトレジストは、スピンコート法による塗布技術が確立されており、厚さの制御を容易に行なうことができるため好適である。なお、フォトレジストを用いる場合、当該材料は第１の主面Ｐ１上に配置された後、たとえば１００℃〜２００℃程度の温度でベーキングして溶剤を揮発させ、定着させることが好ましい。
ただし、本実施の形態においては、第１の保護膜１０となるべき材料（たとえば、フォトレジスト）における金属元素の濃度を５μｇ／ｋｇ以下に制限する点で、従来の製造方法とは異なる。本発明者は、閾値電圧が変動する原因を詳細に調査した結果、昇華防止のための保護膜から金属元素が混入していることを知見した。そして、さらに詳細に調査したところ、金属元素の濃度が５μｇ／ｋｇを超えると閾値電圧の変動が起こることが明らかとなった。したがって、本実施の形態では、第１の保護膜１０となるべき材料における金属元素の濃度を５μｇ／ｋｇ以下に制限する。そして、より好ましくは、第１の保護膜１０が形成された後、第１の保護膜の表面における単位面積あたりの金属元素の密度は、１Ｅ１０ａｔｏｍｓ／ｃｍ2以下である。これにより、さらに確実に閾値電圧の変動を防止することができる。なお、「第１の保護膜１０が形成された後」とは、たとえばフォトレジストの場合、１００℃〜２００℃程度のベーキングが行なわれた後の状態を意味する。
ここで、第１の保護膜１０の厚さは、第１の主面Ｐ１の表面荒れを防止するとの観点から、０．５μｍ以上であることが好ましく、金属元素の混入量を低減するとの観点から、１０μｍ以下であることが好ましい。同様の観点から、第１の保護膜１０の厚さは、より好ましくは１μｍ以上５μｍ以下である。第１の保護膜１０の厚さは、たとえば、３μｍ程度とすることができる。
上記のような問題は、従来の珪素半導体装置においても潜在していたと考えられる。しかし、珪素半導体装置の製造においては、（ｉ）不純物の拡散係数が大きいため、イオン注入法ではなく熱拡散法によるドーピングが主流であったこと、（ｉｉ）たとえ保護膜から金属元素が基板内に混入しても、拡散係数が大きいために、金属元素が基板とゲート絶縁膜との界面に残留することがないこと、（ｉｉｉ）珪素半導体装置の一般的な動作温度は、炭化珪素半導体装置の動作温度に比べて低い、などの理由から問題が顕在化することがなかったものと考えられる。他方、炭化珪素半導体装置では、不純物の拡散係数が小さく、基板とゲート絶縁膜との界面に金属元素が残留しやすい。そして、炭化珪素半導体装置には、高温動作が求められている。本発明者は、炭化珪素半導体装置の高温（２００℃程度）における耐久性を詳細に調査する過程で、閾値電圧が変動していることを知見した。
ここで、第１の保護膜１０となるべき材料における金属元素の濃度は、たとえば、誘導結合プラズマ発光分析装置（ＩＣＰ−ＡＥＳ：Inductively coupled plasma - Atomic Emission Spectrometry）、誘導結合プラズマ質量分析装置（ＩＣＰ−ＭＳ：ICP - Mass Spectrometry）などを用いて測定することができる。また、第１の保護膜１０の表面おける単位面積あたりの金属元素の密度は、たとえば、全反射蛍光Ｘ線分析装置（ＴＸＲＦ：Total reflection X-Ray Fluorescence spectrometer）を用いて測定することができる。
また、閾値電圧の変動の要因となり得る金属元素としては、たとえば、ナトリウム（Ｎａ）、カリウム（Ｋ）、カルシウム（Ｃａ）、鉄（Ｆｅ）、ニッケル（Ｎｉ）、銅（Ｃｕ）、亜鉛（Ｚｎ）などを例示することができる。これらのうち、とくにＮａは、閾値電圧への影響が大きい。したがって、第１の保護膜１０となるべき材料におけるＮａの濃度は、５μｇ／ｋｇ以下であることが好ましい。これにより、さらに確実に閾値電圧の変動を抑制することができる。
＜工程Ｓ５＞
工程Ｓ３の後、第１の保護膜１０が形成された状態でアニールが行なわれ、各ドーピング領域に含まれる不純物が活性化される。これにより、各ドーピング領域において、所望のキャリアが生成される。活性化アニールの温度は、好ましくは１５００℃以上２０００℃以下であり、たとえば１８００℃程度である。活性化アニールの時間は、たとえば３０分程度とすることができる。活性化アニールは、不活性ガス雰囲気下で行なわれることが好ましく、たとえばアルゴン（Ａｒ）雰囲気下で行なうことができる。
＜工程Ｓ６＞
工程Ｓ５の後、第１の保護膜１０は除去される。第１の保護膜１０の除去は、特に制限されることなく、任意の方法で行なうことができる。第１の保護膜１０がフォトレジストである場合には、たとえば、光励起アッシングや、プラズマアッシングにより除去することができる。また、所定の洗浄溶液を用いたウェット洗浄を併用することもできる。
＜工程Ｓ７＞
次に図１０を参照して、ゲート絶縁膜９１が形成される。ゲート絶縁膜９１は、たとえば二酸化珪素膜であり、熱酸化により形成されることが好ましい。たとえば、酸素を含む雰囲気中において炭化珪素基板１００を１３００℃程度に加熱することにより、二酸化珪素膜であるゲート絶縁膜９１を形成することができる。ゲート絶縁膜９１を形成した後、雰囲気ガスとして一酸化窒素（ＮＯ）ガスを用いたＮＯアニールが行なわれてもよい。ＮＯアニールは、たとえば、１１００℃以上１３００℃以下の温度で、１時間程度保持されることにより実行される。
＜工程Ｓ８＞
次に図１１を参照して、ゲート電極９２が形成される。ゲート電極９２は、ゲート絶縁膜９１上に形成される。ゲート電極９２は、たとえばリンなどの不純物を含むポリシリコンからなり、低圧ＣＶＤ法によって形成することができる。ゲート電極９２は、ゲート絶縁膜９１上において、ｐボディ層８２およびｎ＋層８３に対向して形成される。次に、たとえばプラズマＣＶＤ法によって、層間絶縁膜９３が、ゲート電極９２を取り囲むように、ゲート電極９２およびゲート絶縁膜９１に接して形成される。層間絶縁膜９３は、たとえば二酸化珪素からなる。
次に、図１２を参照して後工程を説明する。ｎ＋層８３およびｐコンタクト領域８４に対向して形成されたゲート絶縁膜９１および層間絶縁膜９３が、たとえばドライエッチングによって除去される。さらに、スパッタリングにより、たとえばチタン（Ｔｉ）、アルミニウム（Ａｌ）および珪素（Ｓｉ）を含む金属膜が、ｎ＋層８３、ｐコンタクト領域８４およびゲート絶縁膜９１に接して形成される。続いて、当該金属膜が形成された炭化珪素基板１００を、たとえば１０００℃程度に加熱することにより、金属膜が合金化し、炭化珪素基板１００とオーミック接合するソース電極９４が形成される。さらに、ソース電極９４と電気的に接続するように、ソース配線層９５が形成される。ソース配線層９５は、たとえばアルミニウムを含み、層間絶縁膜９３を覆うように形成されてもよい。さらに、炭化珪素基板１００の第２の主面Ｐ２と接するようにドレイン電極９６が形成される。
以上のようにして、閾値電圧が安定した炭化珪素半導体装置を製造することができる。
なお、本実施の形態において、炭化珪素半導体装置としてプレーナ型のＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）を例示して説明したが、炭化珪素半導体装置はトレンチ型のＭＯＳＦＥＴであってもよい。また、炭化珪素半導体装置は、たとえばＩＧＢＴ（Insulated Gate Bipolar Transistor）やＳＢＤ（Schottky Barrier Diode）などであってもよい。
＜実施の形態２＞
次に実施の形態２に係る炭化珪素半導体装置の製造方法について説明する。図１５に示すように、実施の形態２に係る炭化珪素半導体装置の製造方法は、第２の保護膜２０を形成する工程Ｓ４を備える点で、実施の形態１に係る炭化珪素半導体装置の製造方法と異なる。その他の工程Ｓ１、Ｓ２、Ｓ３、Ｓ５、Ｓ６、Ｓ７およびＳ８については、実施の形態１において説明した内容と同じであるので、同じ説明は繰り返さない。実施の形態２では、第１の保護膜１０とともに第２の保護膜２０を形成することにより、炭化珪素半導体装置における閾値電圧を安定化させるとともに、基板の反りなどの不具合を抑制することができる。以下、工程Ｓ４について説明する。
＜工程Ｓ４＞
図９は、工程Ｓ４を図解する模式的な断面図である。実施の形態２は、活性化する工程Ｓ５の前に、第２の主面Ｐ２上に第２の保護膜２０を形成する工程Ｓ４をさらに備え、図９に示すように、活性化する工程Ｓ５では、第１の保護膜１０が形成されるとともに、第２の保護膜２０が形成された状態で、活性化アニールが行なわれる。なお、図１５では、工程Ｓ４が工程Ｓ３の後に実行されるフローチャートを例示しているが、工程Ｓ４は工程Ｓ５の前であればよく、工程Ｓ５の前であれば、いずれのタイミングで実行されてもよい。
炭化珪素基板１００の直径が１００ｍｍ以上（たとえば４ｉｎｃｈ以上）である場合、および炭化珪素基板１００の厚さが６００μｍ以下である場合の少なくともいずれかの場合は、第２の保護膜２０を形成することが特に好ましい。本発明者は、閾値電圧の変動に影響する要因を調査する過程で、従来、専ら第１の主面Ｐ１側で起こると考えられていた基板からの昇華が、第２の主面Ｐ２（すなわち裏面）側でも起こっていることを知見した。この傾向は、大口径基板で顕著であり、さらに基板の厚さが薄くなると、昇華による表面荒れに起因して、基板が反るなどの不具合が生じることが明らかとなった。本実施の形態では、第２の保護膜２０を形成することにより、これらの不具合を解消することができる。これにより、大口径基板の実現が可能となる。なお、炭化珪素基板１００の直径は、より好ましくは１２５ｍｍ以上（たとえば５ｉｎｃｈ以上）、特に好ましくは１５０ｍｍ以上（たとえば６ｉｎｃｈ以上）である。また、炭化珪素基板１００の厚さは、より好ましくは４００μｍ以下であり、特に好ましくは３００μｍ以下である。これにより、炭化珪素半導体装置のさらなる低コスト化が可能である。
第２の保護膜２０の厚さは、第２の主面Ｐ２の表面荒れを防止するとの観点から、０．５μｍ以上であることが好ましく、たとえば、第１の保護膜１０と同程度とすることができる。
第２の保護膜２０は、有機膜であることが好ましい。有機膜は、活性化アニールの昇温過程で炭化してカーボン膜となり、活性化アニールに耐え得る耐熱性を有することができるからである。特に、第１の保護膜１０と同じ有機膜を用いることが好ましい。これにより、部品点数を増やすことなく、第２の保護膜２０を形成することができるため、製造コストの観点から好適である。
また、第２の保護膜２０は、ＤＬＣ膜であってもよい。ＤＬＣ膜は、たとえばＥＣＲスパッタリングによって形成することができる。また、第２の保護膜２０は、炭化珪素基板１００から珪素を部分的に除去することにより形成されたカーボン層であってもよい。たとえば、第２の主面Ｐ２に対して、塩素（Ｃｌ2）を含む反応ガス雰囲気下、７００℃以上１０００℃以下の温度で熱エッチングを行なうことにより、第２の主面Ｐ２から珪素を部分的（選択的）に除去して、カーボン層を形成することができる。このように、第２の保護膜２０が、ＤＬＣ膜およびカーボン層であっても、第２の主面Ｐ２の表面荒れを抑制し、基板が反るなどの不具合を防止することができる。
なお、第２の保護膜２０は、活性化アニール（工程Ｓ５）の後、アッシング、エッチング、ウェット洗浄などの従来公知の方法によって除去することができる。
また、活性化アニール（工程Ｓ５）は、第２の主面Ｐ２の表面荒れを防ぐため、第２の主面Ｐ２をサセプタなどに密着させて行われるのが通常であるが、第２の保護膜２０を形成することにより、第２の主面Ｐ２が開放された状態でのアニールが可能となる。たとえば、図１３に示すように、複数の炭化珪素基板１００を、所定の治具７０などに積層して保持させて、アニールを行なうことができる。すなわち、準備する工程Ｓ１では複数の炭化珪素基板１００が準備され、活性化する工程Ｓ５において、複数の炭化珪素基板１００は、第１の主面Ｐ１と交差する方向に沿って１枚ずつ間隔を開けて保持された状態でアニールされ得る。これにより、活性化アニールの処理効率が大幅に向上し、炭化珪素半導体装置の製造コストを低減することができる。
以上のように本実施の形態について説明を行なったが、上述の各実施の形態の構成を組み合わせることも当初から予定している。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
１０ 第１の保護膜
２０ 第２の保護膜
４１ 第１のマスク層
４２ 第２のマスク層
４３ 第３のマスク層
５１ 第１の開口部
５２ 第２の開口部
５３ 第３の開口部
７０ 治具
８０ 炭化珪素単結晶基板
８１ 炭化珪素エピタキシャル層
８２ ｐボディ層
８３ ｎ＋層
８４ ｐコンタクト領域
９１ ゲート絶縁膜
９２ ゲート電極
９３ 層間絶縁膜
９４ ソース電極
９５ ソース配線層
９６ ドレイン電極
１００ 炭化珪素基板
Ｐ１ 第１の主面
Ｐ２ 第２の主面

Claims (5)

  1. 第１の主面と前記第１の主面の反対側に位置する第２の主面とを有する炭化珪素基板を準備する工程と、
    前記第１の主面へ不純物をドーピングすることにより、前記炭化珪素基板内にドーピング領域を形成する工程と、
    前記第１の主面における前記ドーピング領域上に第１の保護膜を形成する工程と、
    前記第１の保護膜が形成された状態でアニールを行なうことにより、前記ドーピング領域に含まれる前記不純物を活性化する工程と、を備え、
    前記第１の保護膜を形成する工程は、金属元素の濃度が５μｇ／ｋｇ以下である前記第１の保護膜となるべき材料を前記第１の主面上に配置する工程を含む、炭化珪素半導体装置の製造方法。
  2. 前記第１の保護膜の表面における単位面積あたりの前記金属元素の密度が、１Ｅ１０ａｔｏｍｓ／ｃｍ2以下である、請求項１に記載の炭化珪素半導体装置の製造方法。
  3. 前記第１の保護膜は、有機膜である、請求項１または請求項２に記載の炭化珪素半導体装置の製造方法。
  4. 前記金属元素は、ナトリウムである、請求項１〜請求項３のいずれか１項に記載の炭化珪素半導体装置の製造方法。
  5. 前記活性化する工程の前に、前記第２の主面上に第２の保護膜を形成する工程をさらに備え、
    前記活性化する工程では、前記第１の保護膜が形成されるとともに、前記第２の保護膜が形成された状態で、アニールが行なわれる、請求項１〜請求項４のいずれか１項に記載の炭化珪素半導体装置の製造方法。
JP2013198555A 2013-09-25 2013-09-25 炭化珪素半導体装置の製造方法 Pending JP2015065316A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2013198555A JP2015065316A (ja) 2013-09-25 2013-09-25 炭化珪素半導体装置の製造方法
DE112014004395.8T DE112014004395T5 (de) 2013-09-25 2014-08-05 Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung
PCT/JP2014/070559 WO2015045628A1 (ja) 2013-09-25 2014-08-05 炭化珪素半導体装置の製造方法
CN201480053019.0A CN105580112A (zh) 2013-09-25 2014-08-05 制造碳化硅半导体器件的方法
US15/024,260 US9653297B2 (en) 2013-09-25 2014-08-05 Method of manufacturing silicon carbide semiconductor device by forming metal-free protection film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013198555A JP2015065316A (ja) 2013-09-25 2013-09-25 炭化珪素半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2015065316A true JP2015065316A (ja) 2015-04-09

Family

ID=52742784

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013198555A Pending JP2015065316A (ja) 2013-09-25 2013-09-25 炭化珪素半導体装置の製造方法

Country Status (5)

Country Link
US (1) US9653297B2 (ja)
JP (1) JP2015065316A (ja)
CN (1) CN105580112A (ja)
DE (1) DE112014004395T5 (ja)
WO (1) WO2015045628A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016213419A (ja) * 2015-05-13 2016-12-15 住友電気工業株式会社 炭化珪素半導体装置
JP2017220653A (ja) * 2016-06-10 2017-12-14 昭和電工株式会社 炭化珪素半導体装置の製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106537568B (zh) * 2014-07-30 2019-07-12 三菱电机株式会社 半导体装置的制造方法及半导体装置
DE102016125316B4 (de) * 2016-12-22 2021-07-22 Infineon Technologies Austria Ag Herstellen von rekombinationszentren in einem halbleiterbauelement
US11222782B2 (en) * 2020-01-17 2022-01-11 Microchip Technology Inc. Self-aligned implants for silicon carbide (SiC) technologies and fabrication method

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0632814A (ja) * 1992-07-21 1994-02-08 Toshiba Corp 電子部品用樹脂中の不純物除去方法
WO2005076327A1 (ja) * 2004-02-06 2005-08-18 Matsushita Electric Industrial Co., Ltd. 炭化珪素半導体素子及びその製造方法
JP2005303010A (ja) * 2004-04-12 2005-10-27 Matsushita Electric Ind Co Ltd 炭化珪素素子及びその製造方法
JP2007115875A (ja) * 2005-10-20 2007-05-10 Sumitomo Electric Ind Ltd 炭化珪素半導体装置およびその製造方法
JP2009065112A (ja) * 2007-08-10 2009-03-26 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法
WO2013011751A1 (ja) * 2011-07-20 2013-01-24 住友電気工業株式会社 炭化珪素基板、半導体装置およびこれらの製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3760688B2 (ja) 1999-08-26 2006-03-29 富士電機ホールディングス株式会社 炭化けい素半導体素子の製造方法
US7820534B2 (en) * 2007-08-10 2010-10-26 Mitsubishi Electric Corporation Method of manufacturing silicon carbide semiconductor device
JP5354009B2 (ja) * 2009-04-16 2013-11-27 三菱電機株式会社 炭化珪素ショットキダイオードの製造方法
JP5220049B2 (ja) * 2010-03-09 2013-06-26 三菱電機株式会社 炭化珪素半導体装置の製造方法
JP5626037B2 (ja) * 2011-03-09 2014-11-19 住友電気工業株式会社 半導体装置の製造方法
JP2013069964A (ja) * 2011-09-26 2013-04-18 Sumitomo Electric Ind Ltd 炭化珪素半導体装置
US9240476B2 (en) * 2013-03-13 2016-01-19 Cree, Inc. Field effect transistor devices with buried well regions and epitaxial layers
DE112013006715B4 (de) * 2013-03-29 2022-10-13 Hitachi Power Semiconductor Device, Ltd. Siliciumcarbid-Halbleitervorrichtung und Verfahren zu ihrer Herstellung
JP6053645B2 (ja) * 2013-09-10 2016-12-27 三菱電機株式会社 ＳｉＣ半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0632814A (ja) * 1992-07-21 1994-02-08 Toshiba Corp 電子部品用樹脂中の不純物除去方法
WO2005076327A1 (ja) * 2004-02-06 2005-08-18 Matsushita Electric Industrial Co., Ltd. 炭化珪素半導体素子及びその製造方法
JP2005303010A (ja) * 2004-04-12 2005-10-27 Matsushita Electric Ind Co Ltd 炭化珪素素子及びその製造方法
JP2007115875A (ja) * 2005-10-20 2007-05-10 Sumitomo Electric Ind Ltd 炭化珪素半導体装置およびその製造方法
JP2009065112A (ja) * 2007-08-10 2009-03-26 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法
WO2013011751A1 (ja) * 2011-07-20 2013-01-24 住友電気工業株式会社 炭化珪素基板、半導体装置およびこれらの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016213419A (ja) * 2015-05-13 2016-12-15 住友電気工業株式会社 炭化珪素半導体装置
JP2017220653A (ja) * 2016-06-10 2017-12-14 昭和電工株式会社 炭化珪素半導体装置の製造方法

Also Published As

Publication number Publication date
DE112014004395T5 (de) 2016-06-09
WO2015045628A1 (ja) 2015-04-02
US9653297B2 (en) 2017-05-16
US20160225624A1 (en) 2016-08-04
CN105580112A (zh) 2016-05-11

Similar Documents

Publication Publication Date Title
JP7103444B2 (ja) 炭化珪素半導体素子
JP4858325B2 (ja) ＳｉＣエピタキシャル成膜装置およびこのエピタキシャル成膜装置を用いるＳｉＣ半導体装置の製造方法
US20140252376A1 (en) Silicon carbide substrate, method for manufacturing same and method for manufacturing silicon carbide semiconductor device
US8564017B2 (en) Silicon carbide semiconductor device and method for manufacturing same
JP2010267783A (ja) 炭化珪素半導体装置の製造方法
CN105940498B (zh) 碳化硅半导体装置的制造方法及碳化硅半导体装置
US8643065B2 (en) Semiconductor device and method for manufacturing the same
JP2009054765A (ja) 炭化珪素半導体装置およびその製造方法
WO2015045628A1 (ja) 炭化珪素半導体装置の製造方法
JP2013201308A (ja) 半導体装置及びその製造方法
US8524585B2 (en) Method of manufacturing semiconductor device
JP2012160485A (ja) 半導体装置とその製造方法
US20150279940A1 (en) Silicon carbide semiconductor device and method for manufacturing same
JP2018182055A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2010034481A (ja) 半導体装置の製造方法および半導体装置
JP2015046628A (ja) 炭化珪素半導体装置
US20200027716A1 (en) Method of Manufacturing an Insulation Layer on Silicon Carbide and Semiconductor Device
US20120199848A1 (en) Silicon carbide semiconductor device and method for manufacturing same
WO2015045627A1 (ja) 炭化珪素半導体装置の製造方法
US8765617B2 (en) Method of manufacturing semiconductor device
JP2008004726A (ja) 半導体素子およびその製造方法
JP2015204409A (ja) 炭化珪素半導体装置およびその製造方法
JP5526493B2 (ja) トレンチゲート型半導体装置およびその製造方法
JP5436046B2 (ja) 炭化珪素半導体装置の製造方法
JP2012104746A (ja) 炭化珪素半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170313

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170829

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171127

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20171205

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20180302

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20181016