DE112014004395T5 - Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung - Google Patents

Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung Download PDF

Info

Publication number
DE112014004395T5
DE112014004395T5 DE112014004395.8T DE112014004395T DE112014004395T5 DE 112014004395 T5 DE112014004395 T5 DE 112014004395T5 DE 112014004395 T DE112014004395 T DE 112014004395T DE 112014004395 T5 DE112014004395 T5 DE 112014004395T5
Authority
DE
Germany
Prior art keywords
silicon carbide
protective film
semiconductor device
manufacturing
carbide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE112014004395.8T
Other languages
English (en)
Inventor
Tomoaki Ishida
Taku Horii
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of DE112014004395T5 publication Critical patent/DE112014004395T5/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/045—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide passivating silicon carbide surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/0465—Making n or p doped regions or layers, e.g. using diffusion using ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

Ein Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung umfasst einen Schritt (S1) zum Herstellen eines Siliziumkarbid-Substrat (100) mit einer ersten Hauptfläche (P1) und einer zweiten Hauptfläche (P2), die sich gegenüber der ersten Hauptfläche (P1) befindet; einen Schritt (S2) zum Bilden eines dotierten Gebiets in dem Siliziumkarbid-Substrat (100), indem die erste Hauptfläche (P1) mit einer Verunreinigung dotiert wird; einen Schritt (S3) zum Bilden eines ersten Schutzfilms (10) auf dem dotierten Gebiet auf der ersten Hauptfläche (P1); und einen Schritt (S5) zum Aktivieren der Verunreinigung in dem dotierten Gebiet mit dem darauf ausgebildeten ersten Schutzfilm (10) durch Glühen, wobei der Schritt (S3) zum Bilden eines ersten Schutzfilms (10) einen Schritt zum Abscheiden eines Material umfasst, aus dem der erste Schutzfilm (10) bildet wird und das eine Metallelementkonzentration von 5 μg/kg oder weniger auf der ersten Hauptfläche (P1) aufweist.

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung betrifft Siliziumkarbid-Halbleitervorrichtungen. Insbesondere betrifft die vorliegende Erfindung ein Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung.
  • Stand der Technik
  • In den letzten Jahren wurden Siliziumkarbid-Halbleitervorrichtungen in der Praxis immer mehr als Leistungshalbleitervorrichtungen verwendet. Dies liegt daran, dass im Vergleich zu einer derzeit weitgehend verwendeten Halbleitervorrichtung aus Siliziummaterial die Verwendung eines Siliziumkarbidmaterials für eine Halbleitervorrichtung die Durchbruchspannung erhöht und den Durchlasswiderstand verringert. Insbesondere wird von einer Siliziumkarbid-Halbleitervorrichtung erwartet, dass diese durch Verwenden eines Halbleiters mit großer Bandlücke für Hochtemperaturanwendungen geeignet ist. In dem Verfahren zur Herstellung einer derartigen Siliziumkarbid-Halbleitervorrichtung wird ein Halbleitersubstrat beispielsweise durch Ionenimplantation mit einer Verunreinigung dotiert (siehe beispielsweise offengelegte japanische Patentanmeldung Nr. 2001-68428 (PTD 1)).
  • Zitationsliste
  • Patentdokument
    • PTD 1: offengelegte japanische Patentanmeldung Nr. 2001-68428
  • Zusammenfassung der Erfindung
  • Technisches Problem
  • Ein durch einen Ionenimplantationsprozess oder dergleichen dotiertes Gebiet wird anschließend mittels Glühen aktiviert. In diesem Fall erreicht eine Glühtemperatur eine hohe Temperatur von 1500°C oder mehr, wodurch eine Sublimation oder dergleichen auf einer Oberfläche eines Substrats stattfindet und eine Oberflächenrauheit verursacht. Tritt eine derartige Oberflächenrauheit auf, verschlechtern sich die Eigenschaften einer Halbleitervorrichtung erheblich.
  • Zur Lösung dieses Problem offenbart das Patentdokument PTD 1 ein Verfahren zur Bildung eines Schutzfilms auf einer Oberfläche eines Siliziumkarbid-Substrats, das anschließend geglüht wird. Bei diesem Verfahren kann durch Bilden des Schutzfilms die Sublimation unterdrückt werden, wodurch keine Oberflächenrauheit auf dem Substrat entsteht.
  • Eine von den vorliegenden Erfindern durchgeführte Untersuchung ergab jedoch, dass die Schwellenspannung einer Siliziumkarbid-Halbleitervorrichtung, die anhand des zuvor beschriebenen Verfahrens zur Bildung eines Schutzfilms hergestellt wird, instabil ist und sich über einen langen Nutzungszeitraum ändern kann.
  • In Hinblick des zuvor beschriebenen Problems ist es eine Aufgabe der vorliegenden Erfindung, eine Siliziumkarbid-Halbleitervorrichtung mit einer stabilen Schwellenspannung bereitzustellen.
  • Lösung des Problems
  • Ein Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung umfasst die Schritte des Herstellens eines Siliziumkarbid-Substrats, das eine erste Hauptfläche und eine zweite Hauptfläche, die der ersten Hauptfläche gegenüberliegt, aufweist, Bilden eines dotierten Gebiets in dem Siliziumkarbid-Substrat, indem die erste Hauptfläche mit einer Verunreinigung dotiert wird, Bilden eines ersten Schutzfilms auf dem dotierten Gebiet auf der ersten Hauptfläche, und Aktivieren der Verunreinigung in dem dotierten Gebiet mit dem darauf ausgebildeten ersten Schutzfilm durch Glühen, wobei der Schritt des Bildens eines ersten Schutzfilms den Schritt des Abscheidens eines Materials umfasst, mit dem der erste Schutzfilm gebildet wird und in dem die Konzentration eines Metallelements auf der ersten Hauptfläche 5 μg/kg oder weniger beträgt.
  • Vorteilhafte Wirkungen der Erfindung
  • Anhand des obigen Verfahrens kann eine Siliziumkarbid-Halbleitervorrichtung mit einer stabilen Schwellenspannung bereitgestellt werden.
  • Kurze Beschreibung der Zeichnungen
  • 1 zeigt eine schematische Querschnittsansicht, die einen Teil eines Verfahrens zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung einer Ausführungsform darstellt.
  • 2 zeigt eine schematische Querschnittsansicht, die einen Teil des Verfahrens zur Herstellung der Siliziumkarbid-Halbleitervorrichtung der Ausführungsform darstellt.
  • 3 zeigt eine schematische Querschnittsansicht, die einen Teil des Verfahrens zur Herstellung der Siliziumkarbid-Halbleitervorrichtung der Ausführungsform darstellt.
  • 4 zeigt eine schematische Querschnittsansicht, die einen Teil des Verfahrens zur Herstellung der Siliziumkarbid-Halbleitervorrichtung der Ausführungsform darstellt.
  • 5 zeigt eine schematische Querschnittsansicht, die einen Teil des Verfahrens zur Herstellung der Siliziumkarbid-Halbleitervorrichtung der Ausführungsform darstellt.
  • 6 zeigt eine schematische Querschnittsansicht, die einen Teil des Verfahrens zur Herstellung der Siliziumkarbid-Halbleitervorrichtung der Ausführungsform darstellt.
  • 7 zeigt eine schematische Querschnittsansicht, die einen Teil des Verfahrens zur Herstellung der Siliziumkarbid-Halbleitervorrichtung der Ausführungsform darstellt.
  • 8 zeigt eine schematische Querschnittsansicht, die einen Teil des Verfahrens zur Herstellung der Siliziumkarbid-Halbleitervorrichtung der Ausführungsform darstellt.
  • 9 zeigt eine schematische Querschnittsansicht, die einen Teil des Verfahrens zur Herstellung der Siliziumkarbid-Halbleitervorrichtung der Ausführungsform darstellt.
  • 10 zeigt eine schematische Querschnittsansicht, die einen Teil des Verfahrens zur Herstellung der Siliziumkarbid-Halbleitervorrichtung der Ausführungsform darstellt.
  • 11 zeigt eine schematische Querschnittsansicht, die einen Teil des Verfahrens zur Herstellung der Siliziumkarbid-Halbleitervorrichtung der Ausführungsform darstellt.
  • 12 zeigt eine schematische Querschnittsansicht, die einen Teil des Verfahrens zur Herstellung der Siliziumkarbid-Halbleitervorrichtung der Ausführungsform darstellt.
  • 13 zeigt eine schematische perspektivische Ansicht, die eine Spannvorrichtung gemäß dem Verfahren zur Herstellung der Siliziumkarbid-Halbleitervorrichtung der Ausführungsform darstellt.
  • 14 zeigt ein Flussdiagramm, das einen Umriss eines Verfahrens zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung gemäß einer ersten Ausführungsform darstellt.
  • 15 zeigt ein Flussdiagramm, das einen Umriss eines Verfahrens zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung gemäß einer zweiten Ausführungsform darstellt.
  • Beschreibung der Ausführungsformen
  • Im Nachfolgenden wird eine Ausführungsform der vorliegenden Erfindung detaillierter beschrieben. In den Zeichnungen der vorliegenden Erfindung werden die gleichen oder sich entsprechende Elemente durch die gleichen Bezugszeichen bezeichnet und eine Beschreibung derselben nicht wiederholt.
  • [Beschreibung der Ausführungsformen der vorliegenden Erfindung]
  • Zunächst wird eine Zusammenfassung der Ausführungsform der vorliegenden Erfindung (im Nachfolgenden auch als ”die vorliegende Ausführungsform” bezeichnet) anhand der nachfolgenden Punkt (1) bis (8) aufgelistet und beschrieben.
  • Die vorliegenden Erfinder führt eine sorgfältige Untersuchung zur Lösung des obigen Problems durch und konzipierten die vorliegende Ausführungsform auf der Grundlage der Erkenntnisse, dass eine bestimmte Komponente, die in einem Schutzfilm zur Verhinderung einer Sublimation von einer Substratoberfläche enthalten sein kann, einen Faktor bildet, der zu den Schwellenspannungsschwankungen in einer Siliziumkarbid-Halbleitervorrichtung beiträgt. Das heißt, ein Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung gemäß der vorliegenden Ausführungsform umfasst den nachfolgenden Aufbau.
    • (1) Das Verfahren umfasst einen Schritt S1 zur Herstellung eines Siliziumkarbid-Substrats 100 mit einer ersten Hauptfläche P1 und einer gegenüber der ersten Hauptfläche P1 angeordneten zweiten Hauptfläche P2, einen Schritt S2 zur Bildung eines dotierten Gebiets in dem Siliziumkarbid-Substrat 100, indem die erste Hauptfläche P1 mit einer Verunreinigung dotiert wird, einen Schritt S3 zur Bildung eines ersten Schutzfilms 10 auf dem dotierten Gebiet auf der ersten Hauptfläche P1, und einen Schritt S5 zur Aktivierung der Verunreinigung in dem dotierten Gebiet mit dem darauf ausgebildeten ersten Schutzfilm 10 durch Glühen.
  • Der Schritt S3 des Bildens eines ersten Schutzfilms 10 umfasst einen Schritt des Abscheidens eines Materials, mit dem der erste Schutzfilm 10 gebildet wird und in dem die Konzentration eines Metallelements auf der ersten Hauptfläche P1 5 μg/kg oder weniger beträgt.
  • Wie beispielsweise zuvor in dem Patentdokument PTD 1 beschrieben, wurde die Konzentration eines Metallelements in einem Material, mit dem ein Schutzfilm gebildet wird, in einem herkömmlichen Verfahren zur Herstellung eines Siliziumkarbid-Halbleitervorrichtung nicht definiert. Somit gab es Fälle, in denen ein Metallelement in dem ersten Schutzfilm 10 enthalten war. Dieses Metallelement diffundiert während des Glühens von dem ersten Schutzfilm 10 in das Siliziumkarbid-Substrat 100. Da jedoch ein Verunreinigungsdiffusionskoeffizient in dem Siliziumkarbid-Substrat 100 sehr niedrig ist, verbleibt das Metallelement in der Nähe einer Oberfläche des Siliziumkarbid-Substrats 100, ohne in das Siliziumkarbid-Substrat 100 zu diffundieren. Somit wird das Metallelement, das in der Nähe der Oberfläche verbleibt, in einem Gate-Isolierfilm 91, der in einem nachfolgenden Schritt gebildet wird, eingeschlossen. Der Einschluss des Metallelements in dem Gate-Isolierfilm 91 weist den Nachteil auf, dass sich das Metallelement innerhalb des Gate-Isolierfilms 91 bewegt, wodurch die Schwellenspannungsschwankungen erzeugt werden. Obwohl der Grund dafür herkömmlicherweise nicht bekannt ist, wird das Auftreten eines derartigen Nachteils auf eine Zunahme der Metallionenbeweglichkeit (bewegliche Ionen) in Hochtemperaturanwendungen einer Siliziumkarbid-Halbleitervorrichtung zurückgeführt.
  • In der vorliegenden Ausführungsform wird die Konzentration des Metallelements in dem Material, das zur Bildung des ersten Schutzfilms 10 verwendet wird, auf 5 μg/kg oder weniger festgelegt, so dass der Einschluss des Metallelements in dem Gate-Isolierfilm 91 verhindert werden kann. Auf diese Weise können Schwellenspannungsschwankungen in der Siliziumkarbid-Halbleitervorrichtung unterdrückt werden.
    • (2) Vorzugsweise beträgt die Dichte des Metallelements pro Flächeneinheit in einer Fläche des ersten Schutzfilms 1 E10 Atome/cm2 oder weniger. In der vorliegenden Ausführungsform ist die Konzentration des Metallelements in dem Material, das zur Bildung des ersten Schutzfilms 10 verwendet wird, auf 5 μg/kg, wie zuvor beschrieben, festgelegt. Indem die Dichte dieses Metallelements pro Flächeneinheit in der Oberfläche des ersten Schutzfilms 1 E10 Atome/cm2 oder weniger umfasst, nachdem der erste Schutzfilm 10 durch Backen des Materials gebildet wurde, können Schwellenspannungsschwankungen zuverlässiger unterdrückt werden.
    • (3) Vorzugsweise umfasst der erste Schutzfilm 10 einen organischen Film. Ein Material zur Bildung des organischen Films kann auf einfache Weise auf der ersten Fläche P1 aufgebracht werden, wodurch der mit diesem Schritt verbundene Aufwand verringert werden kann. Darüberhinaus kann der organische Film als Kohlenstofffilm ausgebildet werden, indem dieser in einem Glühschritt zur Aktivierung einer Verunreinigung bei steigender Temperatur karbonisiert wird (im Nachfolgenden auch als ”Aktivierungsglühen” bezeichnet). Dieser Kohlenstofffilm kann eine Wärmebeständigkeit aufweisen, um den Aktivierungsglühen zu widerstehen.
    • (4) Vorzugsweise umfasst das Metallelement Natrium (Na). Mit der Na-Konzentration, die auf einen geringen Wert begrenzte bewegliche Ionen bilden kann, ist es möglich, die Schwellenspannungsschwankungen noch zuverlässiger zu unterdrücken.
    • (5) Vorzugsweise umfasst das Verfahren ferner einen Schritt S4 zur Bildung eines zweiten Schutzfilms 20 auf der zweiten Hauptfläche P2 vor dem Aktivierungsschritt S5, wobei in dem Aktivierungsschritt S5 das Glühen unter Vorhandensein des ersten Schutzfilms 10 und auch unter Vorhandensein des zweiten Schutzfilms 20 durchgeführt wird.
    • Die Bildung des zweiten Schutzfilms 20 kann die Sublimation auf der zweiten Hauptfläche P2 unterdrücken, um dadurch die Bildung einer Oberflächenrauheit zu verhindern.
    • (6) Vorzugsweise umfasst der zweite Schutzfilm 20 einen organischen Film, einen diamantähnlichen Kohlenstofffilm oder eine Kohlenstoffschicht. Indem der gleiche organische Film wie für den ersten Schutzfilm 10 auch für den zweiten Schutzfilm 20 verwendet wird, können die Herstellungsschritte vereinfacht und die Kosten verringert werden.
  • Als zweiter Schutzfilm 20 kann ein diamantähnlicher Kohlenstofffilm (im Nachfolgenden auch als ”DLC Film” bezeichnet) oder eine Kohlenstoffschicht verwendet werden. Die Verwendung dieser Schichten kann wie in Falle des organischen Films ebenfalls die Sublimation auf der zweiten Hauptfläche P2 verhindern.
  • Hierin kann ein DLC Film durch ECR-Sputtern (Elektron-Zyklotron-Resonanzsputtern) gebildet werden. Eine Kohlenstoffschicht kann auch durch teilweises Entfernen von Silizium aus dem Siliziumkarbid-Substrat 100 gebildet werden.
    • (7) Vorzugsweise weist das Siliziumkarbid-Substrat 100 einen Durchmesser von 100 mm oder mehr auf (beispielsweise 4 Zoll oder mehr), und das Siliziumkarbid-Substrat 100 weist eine Dicke von 600 μm oder weniger auf.
  • Tritt in einem Substrat mit großem Durchmesser auf, das einen Durchmesser von 100 mm oder mehr und eine Dicke von 600 μm oder weniger aufweist, die Sublimation von der zweiten Hauptfläche P2 auf, verwölbt sich das Substrat deutlich, wodurch sich die Produktivität verringert. Das Bilden des zuvor beschriebenen zweiten Schutzfilms 20 kann diese Nachteile beseitigen, um die Produktivität für Substrate mit großem Durchmesser erheblich zu verbessern.
    • (8) Vorzugsweise wird eine Vielzahl von Siliziumkarbid-Substraten 100 in dem Herstellungsschritt S1 hergestellt, wobei in dem Aktivierungsschritt S5 die Vielzahl von Siliziumkarbid-Substraten 100 geglüht wird, während diese mit einem zwischen jedem der Substrate liegenden Abstand entlang einer Richtung, die sich mit der ersten Fläche P1 schneidet, gehalten werden.
  • Herkömmlicherweise wurde der Aktivierungsglühschritt durchgeführt, indem die zweite Hauptfläche P2 in engem Kontakt mit einem Suszeptor oder dergleichen gebracht wurde, um eine Verwölbung des Substrats und dergleichen, die mit der Sublimation von der zweiten Hauptfläche P2 in Verbindung gebracht wird, zu verhindern. Somit unterliegt der Durchsatz in dem Aktivierungsglühschritt bestimmten Beschränkungen. In der vorliegenden Ausführungsform kann die Sublimation auf der zweiten Hauptfläche P2 durch Bilden des zweiten Schutzfilms 20 verhindert werden, so dass die Siliziumkarbid-Substrate 100 mit einem Abstand dazwischen in der Richtung, die sich mit der ersten Hauptfläche P1 schneidet (beispielsweise eine Längsrichtung senkrecht zur ersten Hauptfläche P1), zur gemeinsamen Verarbeitung der Vielzahl von Substraten stabelbar sind. Dies kann die Produktivität der Siliziumkarbid-Halbleitervorrichtung erheblich verbessern.
  • [Detaillierte Beschreibung der Ausführungsformen der vorliegenden Erfindung]
  • Im Nachfolgenden wird das Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung der vorliegenden Ausführungsform detaillierter beschrieben, wobei jedoch die vorliegende Ausführungsform nicht darauf beschränkt ist.
  • <Erste Ausführungsform>
  • <Verfahren zur Herstellung der Siliziumkarbid-Halbleitervorrichtung>
  • 14 zeigt ein Flussdiagramm, das einen Umriss eines Verfahrens zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung gemäß der ersten Ausführungsform darstellt. Wie in 14 gezeigt, umfasst das Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung der ersten Ausführungsform die Schritte S1, S2, S3, S5, S6, S7 und S8. In einem Material, mit dem ein in Schritt S3 gebildeter erster Schutzfilm 10 gebildet wird, beträgt die Konzentration eines Metallelements 5 μg/kg oder weniger. Dadurch kann verhindert werden, dass sich das Metallelement aus diesem Material in einem Gate-Isolierfilm 91 einlagert, wodurch eine Schwellenspannung der Siliziumkarbid-Halbleitervorrichtung stabilisiert werden kann. Diese Schritte werden im Nachfolgenden beschrieben.
  • <Schritt S1>
  • 1 zeigt eine schematische Querschnittsansicht, die den Schritt S1 in dem Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung der vorliegenden Ausführungsform darstellt.
  • Bezug nehmend auf 1, wird zunächst ein Siliziumkarbid-Substrat 100 mit einer ersten Hauptfläche P1 und einer zweiten Hauptfläche P2, die gegenüber der ersten Hauptfläche P1 angeordnet ist, hergestellt. Das Siliziumkarbid-Substrat 100 umfasst ein Siliziumkarbid-Einkristallsubstrat 80 und eine Siliziumkarbid-Epitaxieschicht 81, die darauf epitaktisch gewachsen wird.
  • Das Siliziumkarbid-Einkristallsubstrat 80 ist beispielsweise aus hexagonalem Siliziumkarbid vom 4H-Polytyp gebildet. Das Siliziumkarbid-Einkristallsubstrat 80 wird beispielsweise durch Schneiden eines Ingots (nicht gezeigt) aus einem Siliziumkarbid-Einkristall hergestellt. Das Siliziumkarbid-Einkristallsubstrat 80 umfasst eine Verunreinigung, wie beispielsweise Stickstoff (N), und weist den n-Leitfähigkeitstyp auf.
  • Eine untere Fläche des Siliziumkarbid-Einkristallsubstrats 80 bildet die zweite Hauptfläche P2 des Siliziumkarbid-Substrats 100. Eine obere Fläche des Siliziumkarbid-Einkristallsubstrats 80 ist eine Fläche, auf der das epitaktische Wachstum durchgeführt wird. Die Siliziumkarbid-Epitaxieschicht 81 weist beispielsweise eine hexagonale Kristallstruktur vom 4H-Polytyp auf. Eine obere Fläche der Siliziumkarbid-Epitaxieschicht 81 bildet die erste Hauptfläche P1. Die Siliziumkarbid-Epitaxieschicht 81 weist beispielsweise den n-Leitfähigkeitstyp auf. Das epitaktische Wachsen der Siliziumkarbid-Epitaxieschicht 81 kann beispielsweise durch ein CVD-Verfahren (chemisches Dampfabscheidungsverfahren) unter Verwendung eines Mischgases aus Silan (SiH4) und Propan (C3H8) als Materialgas und unter Verwendung von Wasserstoff (H2) als Trägergas durchgeführt werden. Dabei wird vorzugsweise zum Beispiel Stickstoff (N) oder Phosphor (P) als Verunreinigung eingebracht. In diesem Fall wird eine Verunreinigungskonzentration in der Siliziumkarbid-Epitaxieschicht 81 vorzugsweise derart eingestellt, dass diese niedriger als eine Verunreinigungskonzentration in dem Siliziumkarbid-Einkristallsubstrat 80 ist.
  • <Schritt S2>
  • 2–7 zeigen schematische Querschnittsansichten, die den Schritt S2 darstellen. Bezug nehmend auf 2–7 wird eine Maskenschicht mit einer vorgegebenen Öffnung auf der ersten Hauptfläche P1 gebildet und eine Ionenimplantation selektiv durchgeführt, um die in 7 dargestellten dotierten Gebiete (eine p-Körperschicht 82, eine n+-Schicht 83 und ein p-Kontaktgebiet 84) zu bilden. Während die vorliegende Ausführungsform ein Verfahren zur Bildung der dotierten Gebiete mittels Ionenimplantationsverfahren beschreibt, können die dotierten Gebiete auch durch epitaktisches Aufwachsen, das ein Hinzufügen von Verunreinigungen umfasst, gebildet werden. Ferner ist die Anordnung der dotierten Gebiete, die in 7 gezeigt ist, lediglich beispielhaft und kann in geeigneter Weise geändert werden.
  • Zunächst wird mit Bezug auf 2 eine erste Maskenschicht 41 auf der ersten Hauptfläche P1 gebildet. Die erste Maskenschicht 41 ist beispielsweise aus Siliziumdioxid, Siliziumnitrid und Siliziumoxinitrid gebildet und kann mittels thermischem CVD-Verfahren und Photo-CVD-Verfahren hergestellt werden. Als thermisches CVD-Verfahren eignet sich ein thermisches CVD-Niederdruckverfahren. Eine Siliziumdioxidschicht kann beispielsweise durch Hinzufügen eines TEOS-(Tetraethylenorthosilikat)Gases in eine Kammer, in der das Siliziumkarbid-Substrat 100 angeordnet wurde, mit einer Strömungsrate von in etwa 60 sccm oder mehr und 100 sccm oder weniger, einer Temperatur von in etwa 600°C oder mehr und 800°C oder weniger und durch Einstellen des Drucks auf in etwa 0,8 Torr oder mehr und 1,4 Torr oder weniger gebildet werden.
  • Die erste Maskenschicht 41 kann eine Siliziumdioxid-Schicht (nicht gezeigt), die durch thermische Oxidation der ersten Hauptfläche P1 gebildet wird, eine Ätzstoppschicht (nicht gezeigt) aus Polysilizium und dergleichen umfassen. Enthält die ersten Maskenschicht 41 die Ätzstoppschicht, können während des anschließenden Ätzens der ersten Maskenschicht 41 Schäden am Substrat verringert werden.
  • Die Ätzstoppschicht kann beispielsweise aus Polysilizium gebildet werden, indem Silan (SH4) in die Kammer, in der das Siliziumkarbid-Substrat 100 angeordnet wurde, mit einer Strömungsrate von in etwa 800 sccm oder mehr und 1200 sccm oder weniger, einer Temperatur von in etwa 500°C oder mehr und 700°C oder weniger und durch Einstellen des Drucks auf etwa 0,4 Torr oder mehr und 0,8 Torr oder weniger eingebracht wird.
  • Bezug nehmend auf 3 wird eine erste Öffnung 51 in der ersten Maskenschicht 41 gebildet. Die erste Öffnung 51 wird durch Entfernen eines Abschnitts der ersten Maskenschicht 41 durch beispielsweise Ätzen unter Verwendung von CF4 oder CHF3 gebildet. Nach der Bildung der ersten Öffnung 51 wird zur Bildung der p-Körperschicht 82 eine Ionenimplantation durch die erste Maskenschicht 41 durchgeführt. Eine in diesem Fall implantierte Verunreinigung umfasst eine p-Verunreinigung, wie beispielsweise Aluminium (Al) oder Bor (B).
  • Anschließend wird mit Bezugnahme auf 4 eine zweite Maskenschicht 42 auf der ersten Maskenschicht 41 gebildet. Die zweite Maskenschicht 42 umfasst beispielsweise eine Siliziumdioxid-Schicht und kann durch ein CVD-Niederdruckverfahren gebildet werden. Anschließend wird ein Abschnitt der zweiten Maskenschicht 42 durch anisotropes Ätzen der zweiten Maskenschicht 42 zur Bildung einer zweiten Öffnung 52, die wie in 5 gezeigt, eine geringere Breite als die der ersten Öffnung 51 aufweist, entfernt. Anschließend wird zur Bildung der n+-Schicht 83 eine Ionenimplantation durch die erste Maskenschicht 41 und die zweite Maskenschicht 42 durchgeführt. Eine in diesem Fall implantierte Verunreinigung umfasst eine n-Verunreinigung, wie beispielsweise Phosphor (P) oder Stickstoff (N).
  • Anschließend wird mit Bezug auf 6 eine dritte Maskenschicht 43 mit einer dritten Öffnung 53, die eine geringere Breite als die zweite Öffnung 52 aufweist, durch Verwenden einer Kombination eines Schichtbildungsschritts und eines anisotropen Ätzschritts gebildet. Die dritte Maskenschicht 43 umfasst beispielsweise eine Siliziumdioxid-Schicht und kann durch ein CVD-Niederdruckverfahren gebildet werden. Anschließend wird zur Bildung des p-Kontaktgebiets 84 eine Ionenimplantation durch die erste Maskenschicht 41, die zweite Maskenschicht 42 und die dritte Maskenschicht 43 durchgeführt. Eine in diesem Fall implantierte Verunreinigung umfasst eine p-Verunreinigung, wie beispielsweise Aluminium (Al) oder Bor (B).
  • Anschließend werden mit Bezug auf 7 die erste Maskenschicht 41, die zweite Maskenschicht 42 und die dritte Maskenschicht 43 entfernt. In dem Fall, in dem die Maskenschichten Siliziumdioxid-Schichten umfassen, können die Maskenschichten beispielsweise durch Nassätzen unter Verwendung von Fluorwasserstoffsäure entfernt werden. Die Schicht aus Polysilizium kann beispielsweise mittels Trockenätzen entfernt werden.
  • <Schritt 3>
  • 8 zeigt eine schematische Querschnittsansicht, die den Schritt S3 darstellt.
  • Bezug nehmend auf 8 wird nach der Bildung der dotierten Gebiete in der Siliziumkarbid-Epitaxieschicht 81 der Schritt S3 zum Bilden der ersten Schutzschicht 10 auf den dotierten Gebieten auf der ersten Hauptfläche P1 durchgeführt. Wie in 8 gezeigt, bedeckt der erste Schutzfilm 10 vorzugsweise jedes dotierte Gebiet. Das heißt, dass der erste Schutzfilm 10 vorzugsweise den gesamten Abschnitt der ersten Hauptfläche P1, die als Vorrichtung verwendet wird, bedeckt. Dies liegt daran, dass die Sublimation tendenziell insbesondere in einem dotierten Gebiet auftritt. Noch bevorzugter bedeckt der erste Schutzfilm 10 im Wesentlichen die gesamte erste Hauptfläche P1. Der Schutzfilm 10 kann gebildet werden, indem zunächst ein Material, aus dem der erste Schutzfilm 10 gebildet wird, durch einen beliebigen Prozess, wie beispielsweise Aufbringen, auf der ersten Hauptfläche P1 angeordnet und anschließend das Material durch Backen oder dergleichen fixiert wird.
  • Vorzugsweise umfasst der erste Schutzfilm 10 einen organischen Film. Ein organischer Film, der Kohlenstoffatome (C) aufweist, kann als Kohlenstofffilm ausgebildet werden, indem dieser in einem Aktivierungsglühprozess mit zunehmender Temperatur karbonisiert wird. Dieser Kohlenstofffilm wird dann zu einem Schutzfilm, der dem Aktivierungsglühen, das bei einer Temperatur von 1500°C durchgeführt wird, widerstehen kann. Da darüberhinaus die Kohlenstoffatome in der Nähe der Oberfläche der Siliziumkarbid-Epitaxieschicht 81 und die Kohlenstoffatome in dem ersten Schutzfilm 10 miteinander verbunden werden können, verbessert sich eine Haftung zwischen der Siliziumkarbid-Epitaxieschicht 81 und dem ersten Schutzfilm 10, um dadurch die Sublimation der Atome aus der Siliziumkarbid-Epitaxieschicht 81 wirksam zu verhindern.
  • Als organischer Film können verschiedene Arten von Harzen, wie beispielsweise Acrylharz, Phenolharz, Harnstoffharz oder ein Epoxidharz verwendet werden. Alternativ kann auch ein Harz verwendet werden, das aus einem lichtempfindlichen Harz, das sich durch Einwirkung von Licht querverlinkt oder zersetzt, besteht. Als lichtempfindliches Harz kann ein positiver oder negativer Photolack, der im Allgemeinen zur Herstellung einer Halbleitervorrichtung verwendet wird, verwendet werden. Ein Photolack eignet sich deshalb, da sich das Verfahren zum Aufbringen eines Photolacks durch ein Spin-Coating-Verfahren bewährt hat und die Dicke eines Photolacks auf einfache Weise gesteuert werden kann. Bei Verwendung eines Photolacks wird vorzugsweise das Material auf der ersten Hauptfläche P1 abgeschieden und anschließend das Material bei einer Temperatur von 100°C bis 200°C gebacken, um beispielsweise ein Lösungsmittel zur Fixierung des Materials zu verdampfen.
  • Die vorliegende Ausführungsform unterscheidet sich jedoch von einem herkömmlichen Herstellungsverfahren dahingehend, dass die Konzentration des Metallelements in dem Material (beispielsweise dem Photolack), aus dem der erste Schutzfilm 10 gebildet wird, auf 5 μg/kg oder weniger beschränkt wird. Als Ergebnis der detaillierten Untersuchung über die Entstehung von Schwellenspannungsschwankungen stellten die Erfinder fest, dass sich ein Metallelement mit einem Schutzfilm zur Verhinderung der Sublimation vermischt hatte. Eine weitere detaillierte Untersuchung ergab, dass die Schwellenspannungsschwankungen dann auftreten, wenn die Metallelementkonzentration 5 μg/kg übersteigt. In der vorliegenden Ausführungsform wird somit die Metallelementkonzentration in dem Material, aus dem der erste Schutzfilm 10 gebildet wird, auf 5 μg/kg oder weniger beschränkt. Noch bevorzugter beträgt nach der Bildung des ersten Schutzfilms 10 die Dichte des Metallelements pro Flächeneinheit in der Fläche des ersten Schutzfilms 1 E10 Atome/cm2 oder weniger. Auf diese Weise können die Schwellenspannungsschwankungen zuverlässiger verhindert werden. Es sollte beachtet werden, dass der Begriff ”nach Bildung des ersten Schutzfilms 10” sich im Falle eines Photolacks auf einen Zustand bezieht, der nach dem Backen bei etwa 100°C bis 200°C erhalten wird.
  • Die Dicke des ersten Schutzfilms 10 beträgt mit Augenmerk auf die Verhinderung der Oberflächenrauheit der ersten Hauptfläche P1 vorzugsweise 0,5 μm oder mehr und mit Augenmerk auf die Verringerung der Beimengungshöhe des Metallelements vorzugsweise 10 μm oder weniger. Aus ähnlichen Gesichtspunkten beträgt die Dicke des ersten Schutzfilms 10 noch bevorzugter 1 μm oder mehr oder 5 μm oder weniger. Die Dicke des ersten Schutzfilms 10 beträgt beispielsweise in etwa 3 μm.
  • Es wird angenommen, dass das obige Problem bereits in einer herkömmlichen Silizium-Halbleitervorrichtung auftrat. Es wird jedoch angenommen, dass sich das Problem nicht gezeigt hat, da bei der Herstellung einer Silizium-Halbleitervorrichtung (i) die Dotierung durch ein thermisches Diffusionsverfahren anstelle eines Ionenimplantationsverfahrens hauptsächlich wegen eines hohen Verunreinigungsdiffusionskoeffizienten durchgeführt wurde, (ii) selbst dann, wenn sich ein Metallelement von einem Schutzfilm in ein Substrat mischt, das Metallelement nicht an einer Grenzfläche zwischen dem Substrat und dem Gate-Isolierfilm aufgrund eines hohen Diffusionskoeffizienten verbleibt, (iii) eine allgemeine Betriebstemperatur einer Silizium-Halbleitervorrichtung niedriger ist als eine Betriebstemperatur einer Siliziumkarbid-Halbleitervorrichtung, usw. In einer Siliziumkarbid-Halbleitervorrichtung verbleibt andererseits ein Metallelement aufgrund eines hohen Verunreinigungsdiffusionskoeffizienten tendenziell an der Grenzfläche zwischen einem Substrat und einem Gate-Isolierfilm. Darüberhinaus ist die Betriebstemperatur einer Siliziumkarbid-Halbleitervorrichtung erwartungsgemäß hoch. Die vorliegenden Erfinder stellten fest, dass im Verlauf detaillierter Untersuchungen über die Widerstandsfähigkeit einer Siliziumkarbid-Halbleitervorrichtung die Schwellenspannung bei einer hohen Temperatur (in etwa 200°C) schwankt.
  • Die Metallelementkonzentration in dem Material, aus dem der erste Schutzfilm 10 gebildet wird, kann beispielsweise mittels ICP-AES (induktiv gekoppelte Plasma-Atomemissionsspektroskopie), ICP-MS (ICP-Massenspektroskopie) oder dergleichen gemessen werden. Darüberhinaus kann die Dichte des Metallelements pro Flächeneinheit in der Fläche des ersten Schutzfilms 10 beispielsweise mittels TXRF (Totalreflexions-Röntgen-Fluoreszenzspektrometer) gemessen werden.
  • Beispiele eines Metallelements, die einen Faktor bei der Schwellenspannungsschwankung bilden, umfassen Natrium (Na), Kalium (Kristall), Kalzium (Ca), Eisen (Fe), Nickel (Ni), Kupfer (Cu) und Zink (Zn). Von diesen Elementen weist insbesondere Na einen großen Einfluss auf die Schwellenspannung auf. Somit beträgt die Na-Konzentration in dem Material, aus dem der erste Schutzfilm 10 gebildet wird, vorzugsweise 5 μg/kg oder weniger. Auf diese Weise können die Schwellenspannungsschwankungen zuverlässiger unterdrückt werden.
  • <Schritt S5>
  • Nach dem Schritt S3 werden die Verunreinigungen in den dotierten Gebieten unter Vorhandensein des ersten Schutzfilms 10 mittels Glühen aktiviert. Dabei werden die gewünschten Ladungsträger in den dotierten Gebieten gebildet. Eine Aktivierungsglühtemperatur beträgt vorzugsweise 1500°C oder mehr und 2000°C oder weniger, und beträgt beispielsweise in etwa 1800°C. Die Aktivierungsglühzeit beträgt beispielsweise in etwa 30 Minuten. Das Aktivierungsglühen wird vorzugsweise in einer Inertgas-Atmosphäre durchgeführt und kann beispielsweise in einer Argon-(Ar)-Atmosphäre durchgeführt werden.
  • <Schritt S6>
  • Nach Schritt S5 wird der erste Schutzfilm 10 entfernt. Der erste Schutzfilm 10 kann durch ein beliebiges Verfahren ohne bestimmte Beschränkungen entfernt werden. Umfasst der erste Schutzfilm 10 einen Photolack, kann dieser durch lichtangeregte Veraschung oder Plasma-Veraschung entfernt werden. Zudem kann auch eine Nassreinigung unter Verwendung einer vorgegebenen Reinigungslösung in Kombination mit der Veraschung verwendet werden.
  • <Schritt S7>
  • Anschließend wird mit Bezug auf 10 ein Gate-Isolierfilm 91 gebildet. Der Gate-Isolierfilm 91 umfasst beispielsweise einen Siliziumdioxid-Film und wird vorzugsweise durch thermische Oxidation gebildet. Der Gate-Isolierfilm 91, der ein Siliziumdioxid-Film sein kann, wird beispielsweise durch Erhitzen des Siliziumkarbid-Substrats 100 auf in etwa 1300°C in einer sauerstoffhaltigen Atmosphäre gebildet. Nach der Bildung des Gate-Isolierfilms 91 wird ein NO-Glühschritt unter Verwendung von Stickstoffmonoxid-(NO)-Gas als Atmosphärengas durchgeführt. Der NO-Glühschritt wird beispielsweise bei einer Temperatur von 1100°C oder mehr und 1300°C oder weniger für etwa eine Stunde durchgeführt.
  • <Schritt S8>
  • Anschließend wird mit Bezug auf 11 eine Gate-Elektrode 92 gebildet. Die Gate-Elektrode 92 wird auf dem Gate-Isolierfilm 91 gebildet. Die Gate-Elektrode 92 ist aus Polysilizium, das eine Verunreinigung wie Phosphor aufweist, gebildet und kann durch ein CVD-Niederdruckverfahren hergestellt werden. Die Gate-Elektrode 92 wird auf dem Gate-Isolierfilm 91 derart gebildet, dass sie der p-Körperschicht 82 und der n+-Schicht 83 zugewandt ist. Anschließend wird ein Zwischenschicht-Isolierfilm 93 mittels Plasma-CVD-Verfahren gebildet, so dass dieser in Kontakt mit der Gate-Elektrode 92 und dem Gate-Isolierfilm 91 ist und die Gate-Elektrode 92 umgibt. Der Zwischenschicht-Isolierfilm 93 ist beispielsweise aus Siliziumdioxid gebildet.
  • Im Folgenden wird ein Nachbearbeitungsverfahren mit Bezug auf 12 beschrieben. Der Gate-Isolierfilm 91 und der Zwischenschicht-Isolierfilm 93, die gegenüber der n+-Schicht 83 und dem p-Kontaktgebiet 84 ausgebildet wurden, werden beispielsweise durch Trockenätzen entfernt. Ferner wird ein Metallfilm, der Titan (Ti), Aluminium (Al) und Silizium (Si) aufweist, mittels Sputtern gebildet, so dass dieser in Kontakt mit der n+-Schicht 83, dem p-Kontaktgebiet 84 und dem Gate-Isolierfilm 91 ist. Anschließend wird das Siliziumkarbid-Substrat 100 mit dem darauf ausgebildeten Metallfilm auf beispielsweise etwa 1000°C erhitzt, um den Metallfilm zu legieren und dadurch eine Source-Elektrode 94 in ohmschen Kontakt mit dem Siliziumkarbid-Substrat 100 zu bilden. Ferner wird eine Source-Verdrahtungsschicht 95 gebildet, die mit der Source-Elektrode 94 elektrisch verbunden wird. Die Source-Verdrahtungsschicht 95 umfasst beispielsweise Aluminium und kann derart gebildet werden, dass sie den Zwischenschicht-Isolierfilm 93 bedeckt. Darüberhinaus wird eine Drain-Elektrode 96 in Kontakt mit der zweiten Hauptfläche P2 des Siliziumkarbid-Substrats 100 gebildet.
  • Auf diese Weise wird eine Siliziumkarbid-Halbleitervorrichtung mit einer stabilen Schwellenspannung gebildet.
  • Während in der vorliegenden Erfindung ein planarer MOSFET (Metalloxid-Halbleiterfeldeffekttransistor) als Beispiel für die Siliziumkarbid-Halbleitervorrichtung beschrieben wurde, kann die Siliziumkarbid-Halbleitervorrichtung auch einen Graben-MOSFET umfassen. Alternativ kann die Siliziumkarbid-Halbleitervorrichtung beispielsweise ein IGBT (Bipolar-Transistor mit isoliertem Gate) oder eine SBD (Schottky-Diode) sein.
  • <Zweite Ausführungsform>
  • Als nächstes wird ein Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung gemäß einer zweiten Ausführungsform beschrieben. Wie in 15 gezeigt, unterscheidet sich das Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung gemäß der zweiten Ausführungsform von dem Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung gemäß der ersten Ausführungsform dahingehend, dass es einen Schritt S4 zur Bildung eines zweiten Schutzfilms 20 umfasst. Die anderen Schritte S1, S2, S3, S5, S6, S7 und S8 sind gleich wie in der ersten Ausführungsform und werden somit nicht erneut wiederholt. In der zweiten Ausführungsform wird der zweite Schutzfilm 20 zusätzlich zum ersten Schutzfilm 10 gebildet, so dass die Schwellenspannung der Siliziumkarbid-Halbleitervorrichtung stabilisiert und die Nachteile, wie beispielsweise eine Substratverwölbung, unterdrückt werden können. Im Nachfolgenden wird der Schritt S4 beschrieben.
  • <Schritt S4>
  • 9 zeigt eine schematische Querschnittsansicht, die den Schritt S4 darstellt. Die zweite Ausführungsform umfasst den Schritt S4 zum Bilden des zweiten Schutzfilms 20 auf der zweiten Hauptfläche P2 vor dem Aktivierungsschritt S5, wobei, wie in 9 gezeigt, im Aktivierungsschritt S5 das Aktivierungsglühen unter Vorhandensein des ersten Schutzfilms 10 und unter Vorhandensein des zweiten Schutzfilms 20 durchgeführt wird. Während 15 ein Flussdiagramm darstellt, in dem der Schritt S4 nach dem Schritt S3 durchgeführt wird, kann der Schritt S4 zu jedem Zeitpunkt durchgeführt werden, solange er vor dem Schritt S5 erfolgt.
  • Besonders bevorzugt wird der zweite Schutzfilm 20 in dem Fall, in dem das Siliziumkarbid-Substrat 100 einen Durchmesser von 100 mm oder mehr (beispielsweise 4 Zoll oder mehr) aufweist und/oder in dem Fall, in dem das Siliziumkarbid-Substrat 100 eine Dicke von 600 μm oder weniger aufweist, gebildet. Im Verlauf der Untersuchung des Faktors, der die Schwellenspannungsschwankungen beeinflusst, stellten die vorliegenden Erfinder fest, dass die Sublimation von der Oberfläche, die ausschließlich auf der Seite der ersten Hauptfläche P1 vermutet wurde, auch auf der Seite der zweiten Hauptfläche P2 auftrat (das heißt, auf der Rückseitenfläche). Es zeigte sich, dass diese Erscheinung insbesondere in einem Substrat mit großem Durchmesser deutlich wurde, wobei eine weitere Verringerung der Dicke des Substrats zur Bildung einer Oberflächenrauheit durch die Sublimation führt, woraus sich nachteiligerweise eine Verwölbung des Substrats ergibt. In der vorliegenden Ausführungsform können diese Nachteile durch Bilden des zweiten Schutzfilms 20 beseitigt werden. Auf diese Weise kann ein Substrat mit großem Durchmesser gebildet werden. Der Durchmesser des Siliziumkarbid-Substrats 100 beträgt noch bevorzugter 125 mm oder mehr (beispielsweise 5 Zoll oder mehr), und beträgt besonders bevorzugt 150 mm oder mehr (beispielsweise 6 Zoll oder mehr). Darüberhinaus beträgt die Dicke des Siliziumkarbid-Substrats 100 noch bevorzugter 400 μm oder weniger, und besonders bevorzugt 300 μm oder weniger. Auf diese Weise können die Kosten für die Siliziumkarbid-Halbleitervorrichtung noch weiter verringert werden.
  • Die Dicke des zweiten Schutzfilms 20 beträgt mit Augenmerk auf die Verhinderung der Oberflächenrauheit der zweiten Hauptfläche P2 vorzugsweise 0,5 μm oder mehr und kann beispielsweise im Wesentlichen die gleiche Dicke wie der erste Schutzfilm 10 aufweisen.
  • Vorzugsweise umfasst der zweite Schutzfilm 20 einen organischen Film. Dies liegt daran, da der organische Film durch Karbonisieren desselben in einem Aktivierungsglühprozess mit zunehmender Temperatur zu einem Kohlenstofffilm ausgebildet werden kann, und dass der organische Film einen Wärmewiderstand aufweisen kann, um dem Aktivierungsglühen zu widerstehen. Insbesondere wird vorzugsweise der gleiche organische Film wie für den ersten Schutzfilm 10 verwendet. Dies ist im Hinblick auf die Herstellungskosten vorzuziehen, da der zweite Schutzfilm 20 ohne zusätzliche Komponenten gebildet werden kann.
  • Alternativ kann der zweite Schutzfilm 20 einen DLC Film umfassen. Ein DLC Film kann beispielsweise durch ECR-Sputtern gebildet werden. Alternativ kann der zweite Schutzfilm 20 eine Kohlenstoffschicht umfassen, die durch teilweises Entfernen von Silizium aus dem Siliziumkarbid-Substrat 100 gebildet wird. Eine Kohlenstoffschicht kann beispielsweise durch Durchführen eines thermischen Ätzschritts auf der zweiten Hauptfläche P2 bei einer Temperatur von 700°C oder mehr und 1000°C oder weniger in einer Atmosphäre aus reaktivem Gas, die Chlor (Cl2) umfasst, gebildet werden, um dabei teilweise (selektiv) Silizium aus der zweiten Hauptfläche P2 zu entfernen. Ungeachtet dessen, ob der zweite Schutzfilm 20 ein DLC Film oder eine Kohlenstoffschicht ist, kann die Oberflächenrauheit der zweiten Hauptfläche P2 unterdrückt werden, um die Nachteile, wie beispielsweise eine Substratverwölbung, zu verhindern.
  • Nach dem Aktivierungsglühschritt (Schritt S5) kann der zweite Schutzfilm 20 mit einem herkömmlich bekannten Verfahren, wie beispielsweise Veraschung, Ätzen und Nassreinigung, entfernt werden.
  • Während der Aktivierungsglühschritt (Schritt S5) in der Regel so durchgeführt wird, dass die zweite Hauptfläche P2 in engem Kontakt mit einem Suszeptor oder dergleichen ist, um die Bildung der Oberflächenrauheit der zweiten Hauptfläche P2 zu verhindern, kann durch Ausbilden des zweiten Schutzfilms 20 der Glühschritt auch dann durchgeführt werden, wenn die zweite Hauptfläche P2 freiliegt. Beispielsweise können mehrere Siliziumkarbid-Substrate 100 geglüht werden, während diese in einer vorgegebenen Spannvorrichtung, wie beispielsweise in 13 gezeigt, gestapelt und gehalten werden. Das heißt, dass die mehreren Siliziumkarbid-Substrate 100 in dem Herstellungsschritt S1 hergestellt werden, wobei die mehreren Siliziumkarbid-Substrate 100 in dem Aktivierungsschritt S5 geglüht werden, während diese mit einem zwischen jedem der Substrate angeordneten Abstand entlang einer Richtung, die die erste Hauptfläche P1 schneidet, gehalten werden. Dies kann die Verarbeitungseffizienz während des Aktivierungsglühens erheblich verbessern, wodurch die Herstellungskosten der Siliziumkarbid-Halbleitervorrichtung verringert werden können.
  • Während zuvor die vorliegende Ausführungsform beschrieben wurde, ist es auch von vornherein beabsichtigt, die Konfigurationen der zuvor beschriebenen Ausführungsformen miteinander zu verbinden.
  • Es sollte verstanden werden, dass die hierin offenbarten Ausführungsformen lediglich der Veranschaulichung dienen und in keinerlei Hinsicht als einschränkend zu erachten sind. Der Umfang der vorliegenden Erfindung wird vielmehr durch die Begriffe der Ansprüche als durch die obige Beschreibung definiert und soll alle Änderungen innerhalb des Umfangs und der Bedeutung entsprechend den Begriffen der Patentansprüche umfassen.
  • Bezugszeichenliste
    • 10
    erster Schutzfilm
    20
    zweiter Schutzfilm
    41
    erste Maskenschicht
    42
    zweite Maskenschicht
    43
    dritte Maskenschicht
    51
    erste Öffnung
    52
    zweite Öffnung
    53
    dritte Öffnung
    70
    Spannvorrichtung
    80
    Siliziumkarbid-Einkristallsubstrat
    91
    Siliziumkarbid-Epitaxieschicht
    82
    p-Körperschicht
    83
    n+-Schicht
    84
    p-Kontaktgebiet
    91
    Gate-Isolierfilm
    92
    Gate-Elektrode
    93
    Zwischenschicht-Isolierfilm
    94
    Source-Elektrode
    95
    Source-Verdrahtungsschicht
    96
    Drain-Elektrode
    100
    Siliziumkarbid-Substrat
    P1
    erste Hauptfläche
    P2
    zweite Hauptfläche

Claims (5)

  1. Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung, mit den folgenden Schritten: Herstellen eines Siliziumkarbid-Substrats, das eine erste Hauptfläche und eine zweite Hauptfläche, die der ersten Hauptfläche gegenüberliegt, aufweist; Bilden eines dotierten Gebiets in dem Siliziumkarbid-Substrat, indem die erste Hauptfläche mit einer Verunreinigung dotiert wird; Bilden eines ersten Schutzfilms auf dem dotierten Gebiet auf der ersten Hauptfläche; und Aktivieren der Verunreinigung in dem dotierten Gebiet mit dem darauf ausgebildeten ersten Schutzfilm durch Glühen, wobei der Schritt des Bildens eines ersten Schutzfilms den Schritt des Abscheidens eines Materials umfasst, aus dem der erste Schutzfilm bildet wird und das eine Metallelementkonzentration von 5 μg/kg oder weniger auf der ersten Hauptfläche aufweist.
  2. Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung nach Anspruch 1, wobei die Dichte des Metallelements pro Flächeneinheit in einer Fläche des ersten Schutzfilms 1 E10 Atome/cm2 oder weniger beträgt.
  3. Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung nach Anspruch 1 oder 2, wobei der erste Schutzfilm einen organischen Film umfasst.
  4. Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, wobei das Metallelement Natrium umfasst.
  5. Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, das vor dem Aktivierungsschritt ferner den Schritt des Bildens eines zweiten Schutzfilms auf der zweiten Hauptfläche umfasst, wobei in dem Aktivierungsschritt das Glühen unter Vorhandensein des ersten Schutzfilms und auch unter Vorhandensein des zweiten Schutzfilms durchgeführt wird.
DE112014004395.8T 2013-09-25 2014-08-05 Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung Withdrawn DE112014004395T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013198555A JP2015065316A (ja) 2013-09-25 2013-09-25 炭化珪素半導体装置の製造方法
JP2013-198555 2013-09-25
PCT/JP2014/070559 WO2015045628A1 (ja) 2013-09-25 2014-08-05 炭化珪素半導体装置の製造方法

Publications (1)

Publication Number Publication Date
DE112014004395T5 true DE112014004395T5 (de) 2016-06-09

Family

ID=52742784

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112014004395.8T Withdrawn DE112014004395T5 (de) 2013-09-25 2014-08-05 Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung

Country Status (5)

Country Link
US (1) US9653297B2 (de)
JP (1) JP2015065316A (de)
CN (1) CN105580112A (de)
DE (1) DE112014004395T5 (de)
WO (1) WO2015045628A1 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9716006B2 (en) * 2014-07-30 2017-07-25 Mitsubishi Electric Corporation Semiconductor device manufacturing method and semiconductor device
JP2016213419A (ja) * 2015-05-13 2016-12-15 住友電気工業株式会社 炭化珪素半導体装置
JP2017220653A (ja) * 2016-06-10 2017-12-14 昭和電工株式会社 炭化珪素半導体装置の製造方法
DE102016125316B4 (de) * 2016-12-22 2021-07-22 Infineon Technologies Austria Ag Herstellen von rekombinationszentren in einem halbleiterbauelement
US11222782B2 (en) * 2020-01-17 2022-01-11 Microchip Technology Inc. Self-aligned implants for silicon carbide (SiC) technologies and fabrication method

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0632814A (ja) * 1992-07-21 1994-02-08 Toshiba Corp 電子部品用樹脂中の不純物除去方法
JP3760688B2 (ja) * 1999-08-26 2006-03-29 富士電機ホールディングス株式会社 炭化けい素半導体素子の製造方法
US7462540B2 (en) 2004-02-06 2008-12-09 Panasonic Corporation Silicon carbide semiconductor device and process for producing the same
JP2005303010A (ja) * 2004-04-12 2005-10-27 Matsushita Electric Ind Co Ltd 炭化珪素素子及びその製造方法
JP2007115875A (ja) * 2005-10-20 2007-05-10 Sumitomo Electric Ind Ltd 炭化珪素半導体装置およびその製造方法
US7820534B2 (en) * 2007-08-10 2010-10-26 Mitsubishi Electric Corporation Method of manufacturing silicon carbide semiconductor device
JP4412411B2 (ja) * 2007-08-10 2010-02-10 三菱電機株式会社 炭化珪素半導体装置の製造方法
KR101327657B1 (ko) * 2009-04-16 2013-11-12 미쓰비시덴키 가부시키가이샤 탄화 규소 쇼트키 다이오드의 제조 방법
JP5220049B2 (ja) * 2010-03-09 2013-06-26 三菱電機株式会社 炭化珪素半導体装置の製造方法
JP5626037B2 (ja) * 2011-03-09 2014-11-19 住友電気工業株式会社 半導体装置の製造方法
WO2013011751A1 (ja) * 2011-07-20 2013-01-24 住友電気工業株式会社 炭化珪素基板、半導体装置およびこれらの製造方法
JP2013069964A (ja) * 2011-09-26 2013-04-18 Sumitomo Electric Ind Ltd 炭化珪素半導体装置
US9240476B2 (en) * 2013-03-13 2016-01-19 Cree, Inc. Field effect transistor devices with buried well regions and epitaxial layers
WO2014155651A1 (ja) * 2013-03-29 2014-10-02 株式会社日立製作所 炭化珪素半導体装置及びその製造方法
JP6053645B2 (ja) * 2013-09-10 2016-12-27 三菱電機株式会社 ＳｉＣ半導体装置の製造方法

Also Published As

Publication number Publication date
JP2015065316A (ja) 2015-04-09
US9653297B2 (en) 2017-05-16
WO2015045628A1 (ja) 2015-04-02
CN105580112A (zh) 2016-05-11
US20160225624A1 (en) 2016-08-04

Similar Documents

Publication Publication Date Title
DE112015004798B4 (de) Siliziumkarbid-Halbleitervorrichtung
DE102004046697B4 (de) Hochspannungsfestes Halbleiterbauelement mit vertikal leitenden Halbleiterkörperbereichen und einer Grabenstruktur sowie Verfahren zur Herstellung desselben
DE102013225320B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE112012002275T5 (de) SIC-Halbleitervorrichtung und Verfahren zu deren Herstellung
DE112014002647B4 (de) Siliziumkarbid-Substrat und Verfahren zur Herstellung desselben, Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung und Verwendung des Siliziumkarbid-Substrats für die Siliziumkarbid-Halbleitervorrichtung
DE102016124968B4 (de) Ausbilden von Siliziumoxidschichten durch Oxidation mit Radikalen
DE112013006438T5 (de) Siliziumkarbid-Halbleitervorrichtung
DE102017209017A1 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung
DE102007026365B4 (de) Halbleitervorrichtungen und Modul und Verfahren zur Herstellung derselben
DE102010063806B4 (de) Herstellungsverfahren für eine Halbleitervorrichtung
DE112014004395T5 (de) Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung
DE112014005494T5 (de) Verfahren zur Herstellung eines Halbleiter-Epitaxialwafers, ein Halbleiter-Epitaxialwafer und Verfahren zur Herstellung eines Festkörperbildsensors
DE112014005614T5 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE102018200237A1 (de) Verfahren zum herstellen einer halbleitervorrichtung
DE112013006468T5 (de) Verfahren für die Herstellung einer Siliziumkarbid-Halbleitervorrichtung
DE112014004717T5 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung
DE112012002603T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE112012007275T5 (de) Siliziumcarbid-Halbleitervorrichtung und Herstellungsverfahren dafür
DE112012005837T5 (de) Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung
DE112014001221T5 (de) Siliziumkarbid-Halbleitervorrichtung
DE102013224361A1 (de) Feldeffekttransistor und Verfahren zu seiner Herstellung
DE102014206572B4 (de) Siliziumcarbidhalbleitervorrichtung und herstellungsverfahren für dieselbe
DE112014005116T5 (de) Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung
DE102012211105A1 (de) Verfahren zur herstellung eines rückwärts sperrenden bipolaren transistorsmit isoliertem gate
DE112014004465T5 (de) Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung

Legal Events

Date Code Title Description
R005 Application deemed withdrawn due to failure to request examination