DE112012002603T5 - Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung - Google Patents

Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung Download PDF

Info

Publication number
DE112012002603T5
DE112012002603T5 DE112012002603.9T DE112012002603T DE112012002603T5 DE 112012002603 T5 DE112012002603 T5 DE 112012002603T5 DE 112012002603 T DE112012002603 T DE 112012002603T DE 112012002603 T5 DE112012002603 T5 DE 112012002603T5
Authority
DE
Germany
Prior art keywords
layer
semiconductor device
gate
area
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112012002603.9T
Other languages
English (en)
Other versions
DE112012002603B4 (de
Inventor
Shiro Hino
Naruhisa Miura
Akihiko Furukawa
Yukiyasu Nakao
Masayoshi Tarutani
Yuji Ebiike
Masayuki Imaizumi
Tomokatsu Watanabe
Sunao Aya
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE112012002603T5 publication Critical patent/DE112012002603T5/de
Application granted granted Critical
Publication of DE112012002603B4 publication Critical patent/DE112012002603B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7845—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being a conductive material, e.g. silicided S/D or Gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

Ein Ziel der vorliegenden Erfindung besteht in der Schaffung einer Halbleitervorrichtung, mit der sich zeitliche Änderungen einer Schwellenspannung unterdrücken lassen, sowie in der Schaffung eines Verfahrens zum Herstellen derselben. Eine Halbleitervorrichtung gemäß der vorliegenden Erfindung weist Folgendes auf: eine auf einem Halbleitersubstrat (20) gebildete Driftschicht (21), erste Wannenbereiche (41), die in einer Oberflächenschicht der Driftschicht (21) gebildet sind und voneinander beabstandet sind, eine Gateisolierschicht (30), die sich auf der Driftschicht (21) und jedem der ersten Wannenbereiche (41) erstreckend gebildet ist, eine Gateelektrode (50), die auf der Gateisolierschicht (30) selektiv gebildet ist, eine Sourcekontaktöffnung (61), die die Gateisolierschicht (30) durchsetzt und bis ins Innere von jedem der ersten Wannenbereiche (41) hineinreicht, sowie eine zumindest an einer Seitenfläche der Sourcekontaktöffnung (61) gebildete Druckeigenspannungsschicht (90), in der eine Druckspannung verbleibt.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung und ein Verfahren zum Herstellen derselben und befasst sich insbesondere mit einer Leistungshalbleitervorrichtung.
  • EINSCHLÄGIGER STAND DER TECHNIK
  • Halbleitervorrichtungen mit einer sogenannten MOS-(Metall-Oxid-Halbleiter-)Struktur, die eine mehrlagige Ausbildung bestehend aus einer Gateelektrode, einer Gateisolierschicht und einer Halbleiterschicht aufweisen, werden im Stand der Technik als Leistungshalbleitervorrichtungen häufig verwendet.
  • Wie z. B. im Patentdokument 1 offenbart ist, sind verschiedene Verbesserungen vorgenommen worden, wie z. B. eine Reduzierung des Klemmwiderstands eines Basisbereichs unterhalb eines Emitterbereichs durch Ausbilden einer Stickstoff enthaltenden Metall-Sperrschicht zwischen einer Emitterelektrode und einer Zwischenlagen-Isolierschicht und dergleichen.
  • DOKUMENTE DES STANDES DER TECHNIK
  • PATENTDOKUMENTE
    • Patentdokument 1: Japanische Patentanmeldungs-Offenlegungsschrift JP 2002-184 986 A .
  • OFFENBARUNG DER ERFINDUNG
  • VON DER ERFINDUNG ZU LÖSENDE PROBLEME
  • Die Erfinder der vorliegenden Erfindung haben jedoch festgestellt, dass bei Halbleitervorrichtungen, wie sie vorstehend beschrieben worden sind, insbesondere bei Siliciumcarbid-Halbleitervorrichtungen, eine nachteilige Änderung einer Schwellenspannung im Verlauf der Zeit auftritt, wenn eine Spannung, insbesondere eine negative Vorspannung, an die Gateelektrode angelegt wird. Dies wird bei der Beschreibung der Funktionsweise der vorliegenden Erfindung noch ausführlich erläutert.
  • Die vorliegende Erfindung soll das vorstehend geschilderte Problem lösen, und ein Ziel der vorliegenden Erfindung besteht in der Schaffung einer Halbleitervorrichtung, die in der Lage ist, eine im Laufe der Zeit auftretende Änderung einer Schwellenspannung zu unterdrücken, sowie in der Schaffung eines Verfahrens zum Herstellen derselben.
  • MITTEL ZUM LÖSEN DER PROBLEME
  • Gemäß einem Aspekt der vorliegenden Erfindung weist die Halbleitervorrichtung Folgendes auf: ein Siliciumcarbid-Halbleitersubstrat eines ersten Leitfähigkeitstyps; eine Driftschicht des ersten Leitfähigkeitstyps, die auf dem Siliciumcarbid-Halbleitersubstrat gebildet ist; erste Wannenbereiche eines zweiten Leitfähigkeitstyps, die jeweils in voneinander beabstandeter Weise in einer Oberflächenschicht der Driftschicht gebildet sind, um eine Vielzahl von Zelleneinheiten zu bilden; eine Gateisolierschicht, die sich zumindest auf der Gateisolierschicht und auf jedem der ersten Wannenbereiche erstreckend gebildet ist; eine Gateelektrode, die auf der Gateisolierschicht selektiv gebildet ist; eine Sourcekontaktöffnung, die die Gateisolierschicht durchsetzt und bis ins Innere von jedem der ersten Wannenbereiche hineinreicht; und eine zumindest an einer Seitenfläche der Sourcekontaktöffnung gebildete Druckeigenspannungsschicht, in der eine Druckspannung verbleibt.
  • Die vorliegende Erfindung soll auch ein Verfahren zum Herstellen einer Halbleitervorrichtung angeben. Gemäß einem weiteren Aspekt der vorliegenden Erfindung weist das Verfahren zum Herstellen einer Halbleitervorrichtung folgenden Schritt auf: Bilden der Sourcekontaktöffnung durch Ätzen derart, dass die Sourcekontaktöffnung bis auf eine größere Tiefe als 5 nm von der Oberflächenschicht der Driftschicht in den Sourcebereich hineinreicht.
  • WIRKUNGEN DER ERFINDUNG
  • Da die Halbleitervorrichtung der vorliegenden Erfindung das Siliciumcarbid-Halbleitersubstrat des ersten Leitfähigkeitstyps, die Driftschicht des ersten Leitfähigkeitstyps, die auf dem Siliciumcarbid-Halbleitersubstrat gebildet ist, die ersten Wannenbereiche jeweils des zweiten Leitfähigkeitstyps, die jeweils in voneinander beabstandeter Weise in der Oberflächenschicht der Driftschicht gebildet sind, um eine Vielzahl von Zelleneinheiten zu bilden, die Gateisolierschicht, die sich zumindest auf der Driftschicht und auf jedem der ersten Wannenbereiche erstreckend gebildet ist, die Gateelektrode, die auf der Gateisolierschicht selektiv gebildet ist, die Sourcekontaktöffnung, die die Gateisolierschicht durchsetzt und bis ins Innere von jedem der ersten Wannenbereiche hineinreicht, sowie die Druckeigenspannungsschicht aufweist, die zumindest an der Seitenfläche der Sourcekontaktöffnung gebildet ist und in der eine Druckspannung verbleibt, lassen sich im Laufe der Zeit auftretende Änderungen in der Schwellenspannung der Gateelektrode unterdrücken.
  • Da ferner das Verfahren zum Herstellen einer Halbleitervorrichtung gemäß der vorliegenden Erfindung den Schritt aufweist, in dem die Sourcekontaktöffnung durch Ätzen derart gebildet wird, dass die Sourcekontaktöffnung bis auf eine größere Tiefe als 5 nm von der Oberflächenschicht der Driftschicht ins Innere des Sourcebereichs hineinreicht, wird die Druckeigenspannungsschicht in einem Bereich einer oberen und einer unteren Schicht einer Kontaktfläche zwischen der Gateisolierschicht und einer Halbleiterfläche gebildet, und durch die darin vorhandene Druckeigenspannung bzw. Restspannung ist es möglich, die Gateisolierschicht und die Halbleiterfläche in einer zu einer Hauptfläche rechtwinkligen Richtung voneinander weg zu ziehen.
  • Diese und weitere Ziele, Merkmale, Aspekte und Vorteile der vorliegenden Erfindung werden anhand der nachfolgenden ausführlichen Beschreibung der vorliegenden Erfindung in Verbindung mit den Begleitzeichnungen noch deutlicher.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • In den Zeichnungen zeigen:
  • 1 eine schematische Draufsicht zur Erläuterung einer Halbleitervorrichtung gemäß einem ersten bevorzugten Ausführungsbeispiele der vorliegenden Erfindung;
  • 2 eine schematische Draufsicht zur Erläuterung der Halbleitervorrichtung gemäß dem ersten bevorzugten Ausführungsbeispiele der vorliegenden Erfindung;
  • 3 eine schematische Schnittdarstellung zur Erläuterung eines Teils der Halbleitervorrichtung gemäß dem ersten bevorzugten Ausführungsbeispiel der vorliegenden Erfindung;
  • 4 eine schematische Schnittdarstellung zur Erläuterung eines Teils der Halbleitervorrichtung gemäß dem ersten bevorzugten Ausführungsbeispiel der vorliegenden Erfindung;
  • 5 eine schematische Schnittdarstellung zur Erläuterung eines Teils einer Leistungshalbleitervorrichtung, die zur Erläuterung eines Prozesses zum Herstellen der Halbleitervorrichtung gemäß dem ersten bevorzugten Ausführungsbeispiel der vorliegenden Erfindung verwendet wird;
  • 6 eine schematische Schnittdarstellung zur Erläuterung eines Teils der Leistungshalbleitervorrichtung, die zur Erläuterung des Prozesses zum Herstellen der Halbleitervorrichtung gemäß dem ersten bevorzugten Ausführungsbeispiel der vorliegenden Erfindung verwendet wird;
  • 7 eine graphische Darstellung zur Erläuterung einer Beziehung zwischen einem Sputter-Druck und einer Spannungsbelastung einer gebildeten Ti-Schicht;
  • 8 eine modifizierte schematische Schnittdarstellung zur Erläuterung eines Teils einer Halbleitervorrichtung gemäß einem zweiten bevorzugten Ausführungsbeispiel der vorliegenden Erfindung;
  • 9 eine modifizierte schematische Schnittdarstellung zur Erläuterung eines Teils einer Halbleitervorrichtung gemäß einem dritten bevorzugten Ausführungsbeispiel der vorliegenden Erfindung;
  • 10 eine modifizierte schematische Schnittdarstellung zur Erläuterung eines Teils einer Halbleitervorrichtung gemäß einem vierten bevorzugten Ausführungsbeispiel der vorliegenden Erfindung;
  • 11 eine graphische Darstellung zur Erläuterung einer zeitlichen Änderung in der Schwellenspannung einer Halbleitervorrichtung; und
  • 12 eine graphische Darstellung zur Erläuterung von jeweiligen zeitlichen Änderungen in den Schwellenspannungen von Halbleitervorrichtungen.
  • AUSFÜHRUNGSFORMEN ZUM AUSFÜHREN DER ERFINDUNG
  • Erstes bevorzugtes Ausführungsbeispiel
  • A-1. Struktur
  • 1 zeigt eine schematische Draufsicht auf eine Halbleitervorrichtung gemäß der vorliegenden Erfindung bei Betrachtung von oben. Bei diesem bevorzugten Ausführungsbeispiel wird insbesondere als Leistungshalbleitervorrichtung ein MOSFET (Metall-Oxid-Halbleiter-Feldeffekttransistor) als Beispiel verwendet, bei dem ein Substrat aus Siliciumcarbid eingesetzt wird.
  • In 1 ist ein Sourceanschluss 10 in einem zentralen Bereich einer oberen Oberfläche einer Leistungshalbleitervorrichtung vorgesehen. Ein Gateanschluss 11 ist bei Betrachtung von oben an einer Seite des Sourceanschlusses 10 vorgesehen. Ferner ist eine Gateverdrahtungsleitung 12 derart vorgesehen, dass sie sich von dem Gateanschluss 11 weg erstreckt und den Sourceanschluss 10 umschließt.
  • Der Sourceanschluss 10 ist mit einer Sourceelektrode von jeder von einer Vielzahl von Zelleneinheiten (MOSFETs) elektrisch verbunden, die in einem Zellenbereich unterhalb des Sourceanschlusses 10 vorgesehen sind.
  • Der Gateanschluss 11 und die Gateverdrahtungsleitung 12 sind mit einer Gateelektrode von jeder Zelleneinheit elektrisch verbunden. Eine von einer externen Steuerschaltung zugeführte Gatespannung wird dann an die Gateelektrode der Zelleneinheit angelegt.
  • 2 zeigt eine schematische Draufsicht auf eine Schicht unterhalb einer weiteren Schicht, in der der Sourceanschluss 10 (mit gestrichelter Linie dargestellt), der Gateanschluss 11 (nicht gezeigt) und dergleichen der Leistungshalbleitervorrichtung der 1 vorgesehen sind, wie dies in der Perspektive von oben zu sehen ist.
  • In 2 sind um die Schicht unterhalb des Sourceanschlusses 10 der 1 herum Wannenkontaktöffnungen 62 gebildet, die eine nicht gezeigte Zwischenlagen-Isolierschicht durchsetzen. Weiter unterhalb der Wannenkontaktöffnungen 62 ist ein zweiter Wannenbereich 42 aus p-leitendem Siliciumcarbid gebildet.
  • In einem in der Draufsicht von den Wannenkontaktöffnungen 62 und dem zweiten Wannenbereich 42 umgebenen Innenbereich (d. h. der Schicht unterhalb des Sourceanschlusses 10) ist ein Zellenbereich vorgesehen, in dem eine Vielzahl von Zelleneinheiten in voneinander beabstandeter Weise gebildet sind, wie diese vorstehend erläutert worden sind. In dem Zellenbereich ist eine Vielzahl von Sourcekontaktöffnungen 61 in der nicht dargestellten Zwischenlagen-Isolierschicht gebildet, und ein erster Wannenbereich 41, der aus p-leitendem Siliciumcarbid gebildet ist, ist unterhalb jeder der Sourcekontaktöffnungen 61 vorgesehen.
  • Eine nicht gezeigte Gateelektrode ist in einem Teilbereich über dem zweiten Wannenbereich 42 gebildet, und Gatekontaktöffnungen 64, bei denen es sich jeweils um eine Öffnung handelt, die den Gateanschluss 11 (siehe 1) und die Gateverdrahtungsleitung 12 (siehe 1) mit der Gateelektrode elektrisch verbindet, sind die Zwischenlagen-Isolierschicht durchsetzend gebildet.
  • 3 zeigt eine schematische Schnittdarstellung eines Bereichs A-A' in der schematischen Draufsicht der 2, und 4 zeigt eine schematische Schnittdarstellung eines Bereichs B-B' in der schematischen Draufsicht der 2.
  • In 3 ist eine aus n-leitendem Siliciumcarbid gebildete Driftschicht 21 auf einem Halbleitersubstrat 20 gebildet, das aus n-leitendem Siliciumcarbid mit niedrigem Widerstand gebildet ist. Bei diesem n-leitenden Leitfähigkeitstyp handelt es sich um einen ersten Leitfähigkeitstyp.
  • Der aus p-leitendem Siliciumcarbid gebildete erste Wannenbereich 41 ist in einer Oberflächenschicht der Driftschicht 21 gebildet. Bei diesem p-leitenden Leitfähigkeitstyp handelt es sich um einen zweiten Leitfähigkeitstyp. In dem Zellenbereich ist eine Vielzahl von ersten Wannenbereichen 41 in voneinander beabstandeter Weise angeordnet (siehe 2).
  • Ein Sourcebereich 80 ist in einer Oberflächenschicht des ersten Wannenbereichs 41 partiell gebildet, und ein erster Wannenkontaktbereich 46 ist derart gebildet, dass er in der Draufsicht von dem Sourcebereich 80 umgeben ist.
  • Auf der Driftschicht 21, die den ersten Wannenbereich 41 und den Sourcebereich 80 enthält, ist eine Gateisolierschicht 30 gebildet. Die Gateisolierschicht 30 ist in einem Bereich mit Ausnahme des Bereichs auf dem ersten Wannenkontaktbereich 46 und eines diesen umgebenden Bereichs gebildet.
  • Ferner ist eine Gateelektrode 50 auf der Gateisolierschicht 30 über der Driftschicht 21 in einem Bereich gebildet, der einen Teil des Sourcebereichs 80 sowie des ersten Wannenbereichs 41 enthält. Die Gateisolierschicht 30 ist z. B. aus Siliciumdioxid gebildet.
  • Eine Zwischenlagen-Isolierschicht 32 ist derart gebildet, dass sie die Gateisolierschicht 30 und die Gateelektrode 50 bedeckt. Anschließend wird der Sourceanschluss 10 auf dem ersten Wannenkontaktbereich 46 sowie dem diesen umgebenden Bereich (dem sich über einen Teil des Sourcebereichs 80 erstreckenden Bereich) gebildet, um die Sourcekontaktöffnung 61 in die Zwischenlagen-Isolierschicht 32 durchsetzender Weise zu bilden.
  • Die Sourcekontaktöffnung 61 ist derart gebildet, dass sie sich in den Sourcebereich 80 sowie den ersten Wannenkontaktbereich 46 hineingräbt und bis ins Innere derselben vordringt, wobei eine ohmsche Elektrode 71 auf einer Bodenfläche der Sourcekontaktöffnung 61 gebildet ist.
  • Ferner ist eine Druckeigenspannungsschicht 90 an einer Seitenfläche der Sourcekontaktöffnung 61 gebildet, d. h. an einer Seitenfläche des Sourceanschlusses 10 oder einer Seitenfläche der Zwischenlagen-Isolierschicht 32. Bei der Druckeigenspannungsschicht 90 handelt es sich um eine Schicht, in der eine Druckspannung verbleibt, wobei eine durch die Spannungsbelastung verursachte Wirkung in der nachfolgenden Beschreibung ihrer Funktionsweise noch ausführlich beschrieben wird.
  • Andererseits ist auf einer rückwärtigen Oberfläche des Halbleitersubstrats 20 eine Drainelektrode 13 unter Zwischenanordnung einer ohmschen Rückseitenelektrode 72 gebildet.
  • In 4 handelt es sich bei einer Struktureinheit (Zelleneinheit) auf der rechten Seite (die dem Zellenbereich entspricht) um die gleiche Struktur wie in 3, und bei einer auf der linken Seite gezeigten Struktur handelt es sich um eine Struktur, die den Zellenbereich in der Draufsicht umgibt. Bei der Struktur auf der linken Seite handelt es sich nicht um ein wesentliches Element.
  • Auf dem Halbleitersubstrat 20, das aus einen niedrigen Widerstand aufweisendem, n-leitendem Siliciumcarbid, d. h. Siliciumcarbid des ersten Leitfähigkeitstyps gebildet ist, ist die Driftschicht 21 aus n-leitendem Siliciumcarbid gebildet.
  • Der zweite Wannenbereich 42, der aus p-leitendem Siliciumcarbid, d. h. Siliciumcarbid des zweiten Leitfähigkeitstyps, gebildet ist, wird in der Oberflächenschicht der Driftschicht 21 gebildet. Der zweite Wannenbereich 42 ist den Zellenbereich umschließend derart gebildet, dass er von dem ersten Wannenbereich 41 getrennt ist und eine vorbestimmte Beabstandung von diesem aufweist. Ein zweiter Wannenkontaktbereich 47 ist in einer Oberflächenschicht des zweiten Wannenbereichs 42 gebildet.
  • Ferner ist ein JTE-Bereich 40 (siehe 2) in der Oberflächenschicht der Driftschicht 21 derart gebildet, dass er den zweiten Wannenbereich 42 umschließt, und ein Feldstoppbereich 81 (siehe 2) ist den JTE-Bereich 40 in beabstandeter Weise umgebend ausgebildet.
  • Die Gateisolierschicht 30 ist auf dem Zellenbereich derart gebildet, dass sie sich bis zu einem teilweise auf dem zweiten Wannenbereich 42 liegenden Bereich erstreckt, und eine Feldisolierschicht 31 ist in einem Bereich, der von einem Bereich teilweise auf dem zweiten Wannenbereich 42 bis zu einem Bereich auf dem Feldstoppbereich 81 reicht, derart gebildet, dass sie die Gateisolierschicht 30 in der Draufsicht umschließt. Die Gateelektrode 50 ist auf einem Teil der Gateisolierschicht 30 gebildet und erstreckt sich bis zu einem Bereich teilweise auf der Feldisolierschicht 31.
  • Die Zwischenlagen-Isolierschicht 32 ist derart gebildet, dass sie sich von einem Bereich auf dem Zellenbereich zu einem weiteren Bereich auf dem Feldstoppbereich 81 mit Ausnahme der Sourcekontaktöffnung 61, der Wannenkontaktöffnung 62 sowie der Gatekontaktöffnung 64 erstreckt. Mit anderen Worten, die Öffnungen sind derart ausgebildet, dass sie die Zwischenlagen-Isolierschicht 32 durchsetzen.
  • Der Sourceanschluss 10 durchsetzt die Zwischenlagen-Isolierschicht 32 in der Sourcekontaktöffnung 61, die bis in den Sourcebereich 80 und den ersten Wannenkontaktbereich 46 hinein vordringt, wobei die ohmsche Elektrode 71 auf einer Bodenfläche derselben vorgesehen ist. Die Druckeigenspannungsschicht 90 ist an der Seitenfläche der Sourcekontaktöffnung 61, d. h. der Seitenfläche des Sourceanschlusses 10 gebildet.
  • Ferner durchsetzt der Sourceanschluss 10 die Zwischenlagen-Isolierschicht 32 in der Wannenkontaktöffnung 62, die bis in den zweiten Wannenkontaktbereich 47 vordringt, wobei die ohmsche Elektrode 71 an der Bodenfläche derselben vorgesehen ist. Die Druckeigenspannungsschicht 90 ist ebenfalls an einer Seitenfläche der Wannenkontaktöffnung 62 gebildet, d. h. der Seitenfläche des Sourceanschlusses 10.
  • Somit sind der erste Wannenbereich 41 und der zweite Wannenbereich 42 durch die Sourcekontaktöffnung 61 und die Wannenkontaktöffnung 62 elektrisch miteinander verbunden.
  • Die Gateverdrahtungsleitung 12 durchsetzt die Zwischenlagen-Isolierschicht 33 in der Gatekontaktöffnung 64 und ist mit der Gateelektrode 50 verbunden. Ferner kann die Druckeigenspannungsschicht 90 an einer Seitenfläche der Gatekontaktöffnung 64, d. h. einer Seitenfläche der Gateverdrahtungsleitung 12, gebildet werden, wobei es jedoch auch möglich ist, die Druckeigenspannungsschicht 90 an dieser Seitenfläche nicht vorzusehen.
  • Andererseits ist an der rückwärtigen Oberfläche des Halbleitersubstrats 20 die Drainelektrode 13 unter Zwischenanordnung der ohmschen Rückseitenelektrode 72 gebildet.
  • A-2. Herstellungsverfahren
  • Als nächstes wird unter Bezugnahme auf 5 und 6 ein Verfahren zum Herstellen der Halbleitervorrichtung der vorliegenden Erfindung erläutert. Die 5 und 6 zeigen schematische Schnittdarstellungen eines Teils einer Leistungshalbleitervorrichtung, wobei diese insbesondere zur Erläuterung eines Prozesses zum Herstellen der Leistungshalbleitervorrichtung dienen.
  • Dabei entsprechen die 5(a) und 6(a) dem Bereich A-A' der 2, und die 5(b) und 6(b) entsprechen dem Bereich B-B' der 2.
  • Als erstes erfolgt auf dem Halbleitersubstrat 20 (und zwar auf einer ersten Hauptfläche desselben) aus n-leitendem Siliciumcarbid mit niedrigem Widerstand ein epitaxiales Aufwachsen der Driftschicht 21 aus Siliciumcarbid in einer derartigen Weise, dass diese eine n-leitende Dotierstoffkonzentration im Bereich von 1 × 1013 cm–3 bis 1 × 1018 cm–3 und eine Dicke von 4 μm bis 200 μm aufweist, mittels eines CVD-Verfahrens (chemisches Abscheiden aus der Dampfphase).
  • Dabei wird für das vorstehend beschriebene Halbleitersubstrat 20 aus Siliciumcarbid ein Halbleitersubstrat verwendet, bei dem es sich bei der ersten Hauptfläche um einen 4H-Polytyp handelt, d. h. um eine (0001)-Ebene in Ebenenorientierung, die um 8 Grad oder weniger in Bezug auf die c-Achsen-Richtung geneigt ist, wobei jedoch auch ein Halbleitersubstrat verwendet werden kann, bei dem die erste Hauptfläche einen anderen Polytyp aufweist, der eine andere Ebenenorientierung als eine (0001)-Ebene aufweist, die in einem anderen Winkel geneigt ist oder nicht geneigt ist.
  • Wie in den 5(a) und 5(b) gezeigt ist, werden anschließend durch Ionenimplantation der p-leitende erste Wannenbereich 41, der p-leitende zweite Wannenbereich 42 und der p-leitende JTE-Bereich 40 gebildet, ferner werden der n-leitende Sourcebereich 80 und der n-leitende Feldstoppbereich 81 gebildet, und zusätzlich dazu werden der p-leitende erste Wannenkontaktbereich 46 und der p-leitende zweite Wannenkontaktbereich 47 an den jeweiligen vorbestimmten Stellen in der Oberflächenschicht der Driftschicht 21 gebildet.
  • Als p-leitender Dotierstoff, der durch Ionenimplantation einzubringen ist, sind Aluminium (Al) oder Bor (B) geeignet, und als n-leitender Dotierstoff, der durch Ionenimplantation einzubringen ist, sind Stickstoff (N) oder Phosphor (P) geeignet. Ferner kann das Halbleitersubstrat 20 bei dem Ionenimplantationsvorgang nicht aktiv erwärmt werden oder auf 200°C bis 800°C erwärmt werden.
  • Es ist notwendig, die jeweiligen Tiefen des ersten Wannenbereichs 41 und des zweiten Wannenbereichs 42 nicht tiefer vorzugeben als die Bodenfläche der Driftschicht 21, bei der es sich um eine epitaxiale Kristall-Wachstumsschicht handelt, so dass diese in einem Bereich von z. B. 0,3 μm bis 2 μm liegen. Ferner sind die jeweiligen p-leitenden Dotierstoffkonzentrationen des ersten Wannenbereichs 41 und des zweiten Wannenbereichs 42 höher vorgegeben als die Dotierstoffkonzentration der Driftschicht 21, und zwar in einem Bereich von 1 × 1015 cm–3 bis 1 × 1019 cm–3.
  • Die Tiefe des Sourcebereichs 80 ist derart vorgegeben, dass ihre Bodenfläche nicht tiefer liegen sollte als die Bodenfläche des ersten Wannenbereichs 41, und die n-leitende Dotierstoffkonzentration derselben ist derart vorgegeben, dass sie höher ist als die p-leitende Dotierstoffkonzentration des ersten Wannenbereichs 41 sowie in einem Bereich von 1 × 1017 cm–3 bis 1 × 1021 cm–3 liegt.
  • Der Feldstoppbereich 81 kann unter den gleichen Bedingungen wie der Sourcebereich 80 gebildet werden.
  • In der Nähe der äußersten Oberfläche der Driftschicht 21 können jedoch die jeweiligen p-leitenden Dotierstoffkonzentrationen des ersten Wannenbereichs 41 und des zweiten Wannenbereichs 42 niedriger sein als die n-leitende Dotierstoffkonzentration der Driftschicht 21, um dadurch die Leitfähigkeit in einem Kanalbereich des MOSFET zu erhöhen.
  • Der erste Wannenkontaktbereich 46 und der zweite Wannenkontaktbereich 47 sind derart vorgesehen, dass ein ausgezeichneter elektrischer Kontakt zwischen dem ersten Wannenbereich 41 und dem zweiten Wannenbereich 42 sowie mit dem Sourceanschluss 10 unter Zwischenanordnung der ohmschen Elektrode 71 hergestellt wird, wobei vorzugsweise die Dotierstoffkonzentrationen des ersten Wannenkontaktbereichs 46 und des zweiten Wannenkontaktbereichs 47 höher sein sollten als die p-leitenden Dotierstoffkonzentrationen des ersten Wannenbereichs 41 bzw. des zweiten Wannenbereichs 42.
  • Ferner ist es bei dem Vorgang der Ionenimplantation dieser Dotierstoffe mit hoher Konzentration bevorzugt, dass das Halbleitersubstrat 20 auf eine Temperatur von 150°C oder höher erwärmt wird, um die jeweiligen Widerstände des ersten Wannenkontaktbereichs 46 und des zweiten Wannenkontaktbereichs 47 niedriger zu machen.
  • Anschließend erfolgt in einer Inertgas-Atmosphäre aus Argon-(Ar-)Gas oder Stickstoffgas und dergleichen oder auch in einem Vakuum eine Temperbehandlung bei einer Temperatur in einem Bereich von 1500°C bis 2200°C für eine Zeitdauer von 0,5 bis 60 Minuten, um dadurch die durch Ionenimplantation eingebrachten Dotierstoffe elektrisch zu aktivieren. Die Temperbehandlung kann in einem Zustand durchgeführt werden, in dem das Halbleitersubstrat 20 und die darauf gebildeten Schichten mit einer Kohlenstoffschicht bedeckt sind.
  • Durch Ausführen der Temperbehandlung unter Verwendung der Kohlenstoffschicht zum Bedecken des Halbleitersubstrats 20 und der Schichten kann das Auftreten von Oberflächenrauheit auf der Siliciumcarbidoberfläche verhindert werden, die durch Restwasser, Restsauerstoff und/oder dergleichen in einer für die Temperbehandlung verwendeten Vorrichtung hervorgerufen wird.
  • Danach wird eine Opferoxidation auf der Oberfläche der Driftschicht 21 ausgeführt, die in der vorstehend beschriebenen Weise einer Ionenimplantation unterzogen wurde, um dadurch eine thermische Oxidschicht zu bilden, und anschließend wird die thermische Oxidschicht mittels Schwefelsäure entfernt, um dadurch eine eine veränderte Oberfläche aufweisende Schicht der Driftschicht 21, die der Ionenimplantation unterzogen worden ist, zu entfernen und eine reine Oberfläche derselben freizulegen.
  • Anschließend wird eine Siliciumdioxidschicht (Feldisolierschicht 31) mit einer Dicke von etwa 0,5 μm bis 2 μm in einem anderen Bereich als der Stelle, die in etwa dem vorstehend erläuterten Zellenbereich entspricht, durch ein CVD-Verfahren, eine photolithographische Technik oder dergleichen gebildet. Dabei kann z. B. nach dem Bilden der Feldisolierschicht 31 vollständig auf der Oberfläche die Feldisolierschicht 31 an der Stelle, die in etwa dem Zellenbereich entspricht, durch ein photolithographisches Verfahren, Ätzen oder dergleichen entfernt werden.
  • Im Anschluss daran wird die Gateisolierschicht 30 aus einer Siliciumdioxidschicht mit einer geringeren Dicke als der Dicke der Feldisolierschicht 31, beispielsweise mit einer Dicke von etwa einem Zehntel der Dicke der Feldisolierschicht 31, in einem aktiven Bereich zentriert auf den Zellenbereich durch ein thermisches Oxidationsverfahren oder ein Abscheideverfahren gebildet.
  • Die Dicke der Gateisolierschicht 30 braucht lediglich nicht kleiner als 30 nm und nicht größer als 300 nm zu sein und sollte vorzugsweise nicht kleiner als 50 nm und nicht größer als 150 nm sein. Der Wert der Dicke ist von der Gatespannung und dem gateelektrischen Feld zum Ansteuern des MOSFET (zum Ausführen eines Schaltvorgangs) abhängig, und vorzugsweise sollte das gateelektrische Feld (das an die Gateisolierschicht 30 anzulegende elektrische Feld) nicht größer sein als 3 MV/cm.
  • Danach wird, wie in den 6(a) und 6(b) gezeigt, die Gateelektrode 50 aus polykristallinen Siliciummaterial in einem vorbestimmten Bereich auf der Gateisolierschicht 30 und der Feldisolierschicht 31 durch ein CVD-Verfahren, ein photolithographisches Verfahren oder dergleichen gebildet. Vorzugsweise sollte das für die Gateelektrode verwendete polykristalline Silicium einen niedrigen Widerstand aufweisen und Phosphor (P) oder Bor (B) enthalten.
  • Phosphor (P) oder Bor (B) kann injiziert werden, während die Schicht aus polykristallinen Silicium gebildet wird, oder kann durch Ionenimplantation oder dergleichen nach dem Bilden der Schicht injiziert werden. Ferner kann es sich bei der Gateelektrode 50 um eine mehrlagige Schicht aus polykristallinen Silicium und Metall oder um eine mehrlagige Schicht aus polykristallinen Silicium und Metallsilicid handeln.
  • Eine äußerste Endfläche der Gateelektrode 50 kann auf der Feldisolierschicht 31 angeordnet werden. Mit dieser Anordnung ist es möglich, eine Beeinträchtigung der Qualität der an einer Endfläche freiliegenden Gateisolierschicht 30 durch Überätzen der Endfläche in einem Trockenätzvorgang zu verhindern.
  • Anschließend wird eine aus einer Siliciumdioxidschicht gebildete Zwischenlagen-Isolierschicht 32 auf der Gateelektrode 50 durch ein solches Abscheideverfahren, wie etwa CVD bzw. chemisches Abscheiden aus der Dampfphase gebildet. Anschließend wird die Zwischenlagen-Isolierschicht 32 in den jeweiligen Bereichen, die zu der Sourcekontaktöffnung 61 und der Wannenkontaktöffnung 62 werden, durch ein photolithographisches Verfahren sowie Trockenätzen entfernt.
  • Darüber hinaus erfolgt durch den Trockenätzvorgang ein Eingraben bzw. Vordringen in die Schicht unter der Sourcekontaktöffnung 61 (über dem ersten Wannenkontaktbereich 46 und dem umgebenden Bereich desselben). Dieser Verfahrensschritt kann unabhängig von dem Atzvorgang der Zwischenlagen-Isolierschicht 32 ausgeführt werden oder kann in der Abfolge unter Verwendung derselben Vorrichtung und desselben Ätzgases ausgeführt werden.
  • Wenn der Vorgang unabhängig ausgeführt wird und das zu verwendende Ätzgas gewechselt wird, können diejenigen Ätzgase und Ätzbedingungen ausgewählt werden, die für das Ätzen der Zwischenlagen-Isolierschicht 32 bzw. für das Ätzen der Schicht unter der Sourcekontaktöffnung 61 am besten geeignet sind, wobei erwartet wird, dass hierdurch eine Reduzierung der Ätzzeit sowie eine Verbesserung der Reproduzierbarkeit erzielt werden können. Andererseits kann bei Ausführung der Ätzvorgänge in der Abfolge die Zeit reduziert werden, die für das Einbringen in die Ätzvorrichtung und/oder das Entfernen aus der Ätzvorrichtung erforderlich ist.
  • Vorzugsweise sollte die Tiefe des Trockenätzvorgangs tiefer als 5 nm von der Oberflächenschicht der Halbleiterschicht sowie weniger tief als der Sourcebereich 80 und der erste Wannenkontaktbereich 46 sein. Der Grund dafür, dass die Tiefe vorzugsweise größer ist als 5 nm, besteht darin, dass eine Oberfläche des Silicids, das an der Bodenfläche der Sourcekontaktöffnung 61 als ohmsche Elektrode 71 gebildet wird, tiefer angeordnet sein sollte als eine Oberfläche des Kanalbereichs.
  • Zum Bilden von Silicid ist es im allgemeinen notwendig, Nickel mit einer Dicke von 10 nm oder mehr aufzubringen und anschließend eine Wärmebehandlung auszuführen. Da eine Silicid-Reaktion eine Reaktion ist, in der das aufgebrachte Nickelmaterial mit der darunter befindlichen Schicht (Siliciumcarbid) gemischt wird, wird eine Oberfläche aus Nickelsilicid an einer Stelle gebildet, die um die Hälfte der Schichtdicke des abgeschiedenen Nickels höher liegt als die Oberfläche des Siliciumcarbids vor der Abscheidung. Daher ist es bevorzugt, dass das Siliciumcarbid an dem Kontaktboden vorab auf eine größere Tiefe als 5 nm geätzt wird.
  • Der Grund, warum die Tiefe vorzugsweise geringer ist als die Tiefe des Sourcebereichs 80 und des ersten Wannenkontaktbereichs 46, besteht darin, einen Anstieg des Kontaktwiderstands zu verhindern, der durch das Nichtvorhandensein des Sourcebereichs 80 und des ersten Wannenkontaktbereichs 46 hervorgerufen wird.
  • Als nächstes wird eine Metallschicht, die in erster Linie aus Nickel (Ni) besteht, durch ein Sputter-Verfahren gebildet, und anschließend erfolgt eine Wärmebehandlung bei einer Temperatur in einem Bereich von 600°C bis 1100°C, um dadurch die in erster Linie aus Nickel (Ni) gebildete Metallschicht mit der Siliciumcarbidschicht reagieren zu lassen. Dabei wird Silicid zwischen der Siliciumcarbidschicht und der Metallschicht gebildet.
  • Anschließend wird die auf der Zwischenlagen-Isolierschicht 32 verbliebene Metallschicht, bei der sich nicht um das durch die Reaktion gebildete Silicid handelt, durch Naßätzen entfernt, und zwar unter Verwendung von Schwefelsäure, Salpetersäure oder Salzsäure, einer gemischten Lösung einer dieser Säuren und sauerstoffreichem Wasser oder dergleichen. Wie vorstehend erwähnt, wird die Oberfläche des im Inneren der Sourcekontaktöffnung 61 gebildeten Silicids tiefer angeordnet als die Siliciumcarbid-Oberfläche (Driftschicht) des Kanalbereichs.
  • Somit wird das im Inneren der Sourcekontaktöffnung 61 und der Wannenkontaktöffnung 62 gebildete Silicid zu der in den 3 und 4 gezeigten ohmschen Elektrode 71, und es tritt sowohl mit dem n-leitenden Siliciumcarbidbereich, wie z. B. dem Sourcebereich 80 und dergleichen, als auch mit dem p-leitenden Siliciumcarbidbereich, wie z. B. dem ersten Wannenbereich 41 und dergleichen, in ohmsche Verbindung.
  • Ferner wird die Zwischenlagen-Isolierschicht 32, die in dem Bereich gebildet ist, der zu der Gatekontaktöffnung 64 wird, durch ein photolithographisches Verfahren und Trockenätzen entfernt. Anschließend wird ein in erster Linie aus Nickel (Ni) bestehendes Metall auf eine rückwärtige Oberfläche (zweite Hauptfläche) eines Halbleitersubstrats 20 aufgebracht, und danach wird eine Wärmebehandlung ausgeführt, um dadurch die ohmsche Rückseitenelektrode 72 auf der rückwärtigen Oberfläche des Halbleitersubstrats 20 zu bilden.
  • Danach wird ein durch die Wärmbehandlung auf dem Silicid gebildetes Oxid durch Sputter-Rückätzen (Sputter-Rückätzvorgang) entfernt, um den Kontaktwiderstand zwischen dem im Inneren der Sourcekontaktöffnung 61 und der Wannenkontaktöffnung 62 gebildeten Silicid und einer später zu bildenden Metallelektrode zu reduzieren.
  • Um dabei eine Beschädigung an der Halbleitervorrichtung zum vermindern, sollte die Eingangsenergie pro Flächeneinheit beim Sputter-Rückätzen, d. h. ein durch Dividieren der Gesamteingangsenergie durch die Fläche der Sputter-Elektrode erzielter Wert, vorzugsweise 2 W/cm2 oder weniger und in weiter bevorzugter Weise 0,5 W/cm2 oder weniger betragen.
  • Anschließend wird Titan (Ti) aufgebracht, in dem die Druckspannung verbleibt. Dabei wird Titan (Ti) nicht nur auf eine obere Oberfläche der Zwischenlagen-Isolierschicht 32 aufgebracht, sondern unbedingt auch auf eine Seitenfläche derselben.
  • Vorzugsweise sollte die Dicke der an der Seitenfläche der Zwischenlagen-Isolierschicht 32 zu bildenden Schicht 20 nm oder mehr betragen, um eine ausreichende Kraft in einer Richtung rechtwinklig zu der Hauptfläche des Halbleitersubstrats 20 (Siliciumcarbid) auf die Zwischenlagen-Isolierschicht 32 aufzubringen.
  • Als ein exemplarisches Verfahren zum Aufbringen des Titans (Ti) auf die Seitenfläche der Zwischenlagen-Isolierschicht 32 wird ein Sputter-Verfahren verwendet. Dabei sollte der Sputter-Druck vorzugsweise niedrig sein, um zu bewirken, dass die Druckspannung in dem Titan (Ti) verbleibt. Wenn der Sputter-Druck hoch ist, wird Gas in die Titanschicht gemischt, und es kommt zu Entgasen und Kontraktion der Schicht bei Entnahme der Vorrichtung aus der Sputter-Einrichtung. Infolgedessen wird die Druckeigenspannung in dem Titan (Ti) vermindert und ferner entsteht die Wahrscheinlichkeit, dass eine Zugspannung verbleibt.
  • 7 zeigt eine graphische Darstellung, in der eine Restspannung (MPa) in der Titan-Dünnschicht, die aufgrund der Verformung des Halbleitersubstrats nach dem Aufbringen der Titan-Dünnschicht auf das Halbleitersubstrat entsteht, gegenüber dem Sputter-Druck (Pa) aufgetragen ist.
  • Wie in 7 gezeigt ist, hat es sich herausgestellt, dass bei einem Sputter-Druck von 1,2 Pa oder weniger die Druckspannung verbleibt und eine nützliche Druckeigenspannungsschicht 90 gebildet werden kann.
  • Anschließend wird durch Trockenätzen mit hoher Richtwirkung Titan (Ti) auf die obere Oberfläche der Zwischenlagen-Isolierschicht 32 aufgebracht, und die Bodenfläche der Sourcekontaktöffnung 61 wird entfernt, wobei ein Teil des auf die Seitenfläche der Zwischenlagen-Isolierschicht 32 aufgebrachten Titans (Ti) zurückbleibt.
  • Danach wird ein leitfähiges Material, aus dem der Sourceanschluss 10, der Gateanschluss 11 und die Gateverdrahtungsleitung 12 werden, auf die Oberfläche des Halbleitersubstrats 20 aufgebracht, und das leitfähige Material wird zum Bilden der jeweiligen Formgebungen des Sourceanschlusses 10, des Gateanschlusses 11 und der Gateverdrahtungsleitung 12 mittels eines photolithographischen Verfahrens und eines Ätzverfahrens bearbeitet.
  • Als ein exemplarisches leitfähiges Material wird Aluminium verwendet, das eine ausgezeichnete Leitfähigkeit aufweist und sich einfach Drahtbonden lässt. Außerdem ist auch Nickel geeignet, das mit dem Sourceanschluss direkt verlötet werden kann.
  • Zum Schluss wird eine Metallschicht auf der ohmschen Rückseitenelektrode 72 gebildet, die auf der rückwärtigen Oberfläche des Substrats vorsehen ist, um dadurch die Drainelektrode 13 zu bilden, so dass die in den 3 und 4 dargestellte Leistungshalbleitervorrichtung fertiggestellt ist.
  • Obwohl Titan (Ti) als Beispiel für das Material der auf die Seitenfläche der Zwischenlagen-Isolierschicht 32 aufzubringenden Druckeigenspannungsschicht 90 verwendet wird, kann auch ein beliebiges anderes Material als Titan (Ti) verwendet werden, solange das Material eine Druckspannung aufweist. Ferner ist bei dem vorliegenden bevorzugten Ausführungsbeispiel aufgrund der Tatsache, dass ein elektrisch leitender Zustand zwischen dem Sourceanschluss 10 und der ohmschen Elektrode 71 nicht durch die Druckeigenspannungsschicht 90 erzielt wird, die Leitfähigkeit der Druckeigenspannungsschicht 90 nicht von Belang. Mit anderen Worten, es kann sogar eine Isolierschicht verwendet werden, solange eine Druckspannung in dieser verbleibt.
  • Ferner wird zwar das Sputter-Verfahren als Beispiel für das Aufbringverfahren zum Bilden einer dünnen Schicht an der Seitenfläche der Zwischenlagen-Isolierschicht 32 verwendet, jedoch ist die Erfindung nicht auf das Sputter-Verfahren begrenzt. Es können auch ein Vakuum-Abscheideverfahren, ein CVD-Verfahren bzw. ein chemisches Abscheideverfahren aus der Dampfphase, ein galvanisches Beschichtungsverfahren oder dergleichen verwendet werden, solange es sich um ein Verfahren handelt, bei dem eine dünne Schicht an der Seitenfläche der Zwischenlagen-Isolierschicht 32 gebildet wird.
  • A-3. Funktionsweise
  • 11 zeigt einen zeitlichen Verlauf einer Schwellenspannung, die durch Anlegen einer Spannung von –20 V (negative Vorspannung) an die Gateelektrode in dem MOSFET sowie wiederholtes Messen der Schwellenspannung in diesem Zustand erzielt wird.
  • Bei diesem MOSFET wird als Elektrodenmaterial für den Sourceanschluss 10 Aluminium (Al) verwendet, das durch ein Sputter-Verfahren aufgebracht wird und in dem eine Zugspannung von 42 MPa verbleibt.
  • Wie in 11 gezeigt ist, stellt es sich heraus, dass die Schwellenspannung allmählich geringer wird und sich von dem ursprünglichen Zustand innerhalb von 1 Stunde auf etwa –7 V ändert. Man ist der Ansicht, dass positive Löcher in der Gateisolierschicht des Kanalbereichs eingeschlossen werden und eine Gatespannung, die zum Führen des äquivalenten Drain-Stroms erforderlich ist, durch die Spannung verändert wird, um die Ladungen der positiven Löcher zu kompensieren.
  • Solange die Erfinder und andere Forschungen angestellt haben, gibt es keinen Bericht dahingehend, dass eine nennenswerte Änderung in der Schwellenspannung, d. h. eine Änderung von etwa –7 V, durch Anlegen einer negativen Vorspannung an die Gateelektrode in dem Siliciumcarbid verwendenden MOSFET hervorgerufen wird, und es gibt auch keine Lösung für dieses Phänomen.
  • Da man der Ansicht ist, dass eine derartige Änderung der Schwellenspannung die Betriebsabläufe von Vorrichtungen stört, die mit den Halbleitervorrichtungen ausgestattet sind, ist dieses Problem sehr schwerwiegend.
  • Zum Verhindern der Entstehung des Haftterms (trap level) der eine derartige Änderung in der Schwellenspannung hervorruft, erfolgt nun als erstes eine Erläuterung des Mechanismus (für die Entstehung des Haftterms).
  • Zwischen der als Halbleiterschicht verwendeten Driftschicht 21 und der Gateisolierschicht 30 kommt es zu einer Verzerrung beispielsweise aufgrund Gitterfehlanpassung zwischen dem Siliciumcarbid und dem Material für eine Gateoxidschicht. Durch diese Gitterverzerrung wird der interatomare Abstand des Siliciumcarbids, das mit der Gateoxidschicht in Kontakt steht, zu einer Distanz, die von der interatomaren Distanz des Siliciumcarbids in einer Masse verschieden ist, wobei ein Energieniveau, das von dem in der Masse verschieden ist, aufgrund dieser anderen Distanz gebildet wird. Wenn dieses neue Energieniveau in einem verbotenen Band des Siliciumcarbids gebildet wird, hat das Energieniveau die Wirkung eines Grenzflächenzustands.
  • Da der Grenzflächenzustand elektrische Ladungen mit einer bestimmten Zeitkonstante einfängt, wenn ein solcher Grenzflächenzustand in dem Kanalbereich gebildet wird, führt dies zu der vorstehend geschilderten Änderung in der Schwellenspannung. Insbesondere da das Siliciumcarbid eine größere Bandlücke aufweist als Silicium und eine große Möglichkeit besteht, dass das in einer Grenzfläche zwischen der Gateoxidschicht und dem Siliciumcarbid gebildete Energieniveau die Wirkung eines Grenzflächenzustands hat, ist es wichtig, eine Gitterverzerrung in der Grenzfläche zu kontrollieren.
  • Andererseits ist bei einem Vergleich zwischen dem interatomaren Abstand von Siliciumcarbid und dem interatomaren Abstand eines Materials, das allgemein für die Gateoxidschicht verwendet wird, wie z. B. Siliciumdioxid, der interatomare Abstand von Siliciumcarbid um 5,6% größer, und aus diesem Grund verbleibt die Druckspannung in dem Siliciumcarbid, das mit dem Siliciumdioxid in Kontakt steht. Man ist der Ansicht, dass der interatomare Abstand des Siliciumcarbids in der Nähe des Silizumdioxids (des Siliciumcarbids in Kontakt mit dem Siliciumdioxid) in einer Richtung parallel zu der Hauptfläche des Halbleitersubstrats im Vergleich zu dem interatomaren Abstand in der Masse verschmälert wird und dies zur Entstehung eines Grenzflächenzustands führt.
  • Bei dem vorliegenden bevorzugten Ausführungsbeispiel wird daher in der Region, in der der Kanal gebildet wird, der Grenzfläche zwischen der Gateisolierschicht 30 und dem ersten Wannenbereich 41 sowie der Grenzfläche zwischen der Gateisolierschicht 30 und dem Sourcebereich 80, eine Kraft in einer Richtung aufgebracht, um die beiden Elemente voneinander weg zu ziehen.
  • Durch ein Ziehen der Gateisolierschicht 30 und der damit in Kontakt stehenden Halbleiterfläche in der zu der Hauptfläche rechtwinkligen Richtung voneinander weg wird die Kompression bzw. Druckkraft abgeschwächt, die auf die Halbleiterschicht aufgebracht wird, deren interatomarer Abstand in dem Kanalbereich vermindert ist, und der Zustand der Halbleiterschicht gelangt in die Nähe eines Zustands, in dem sie den ursprünglichen interatomaren Abstand aufweist. Dies vermindert den Haftterm und unterdrückt eine Änderung der Schwellenspannung.
  • Als ein Verfahren zum Ziehen der Gateisolierschicht 30 und der Halbleiterfläche voneinander weg ist ein Verfahren vorgesehen, bei dem als erstes die Bodenfläche der Sourcekontaktöffnung 61 tiefer vordringend eingebracht wird als die Oberflächenschicht der Driftschicht 21 und ferner die Druckeigenspannungsschicht 90 an der Seitenfläche der Sourcekontaktöffnung 61 gebildet wird.
  • Dabei wird die Druckeigenspannungsschicht 90 in einem Bereich der oberen und unteren Schichten der Kontaktfläche zwischen der Gateisolierschicht 30 und der Halbleiterfläche angeordnet, wobei es durch diese Druckeigenspannung möglich ist, die Gateisolierschicht 30 und die Halbleiterfläche in der zu der Hauptfläche rechtwinkligen Richtung voneinander weg zu ziehen.
  • Zum Demonstrieren der Wirkung dieser Struktur ist nachfolgende Untersuchung vorgenommen worden.
  • Als erstes werden die Verfahrensschritte unmittelbar vor dem Aufbringen des Sourceanschlusses 10 an drei Probenstücken (Probenstücke A bis C) ausgeführt. Beim Bilden der Sourcekontaktöffnung 61 wird das Siliciumcarbid an der Bodenfläche der Sourcekontaktöffnung 61 durch Trockenätzen um 30 nm geätzt.
  • Danach wird Aluminium (Al) mit einer Dicke von 3 μm auf das Probenstück A durch Sputtern aufgebracht und auf das Probenstück B durch Vakuum-Abscheidung aufgebracht. Dagegen wird Titan (Ti) mit einer Dicke von 50 nm auf das Probenstück C durch Sputtern aufgebracht, und darauf wiederum wird Aluminium (Al) mit einer Dicke von 3 μm durch Sputtern aufgebracht.
  • Als nächstes werden dieses Aluminium (Al) und Titan (Ti) mittels eines photolithographischen Verfahrens bearbeitet und in die jeweiligen Formgebungen des Sourceanschlusses 10, des Gateanschlusses 11 und der Gateanschlussleitung 12 gebracht.
  • Schließlich wird eine Metallschicht auf der ohmschen Rückseitenelektrode 72 gebildet, die an der rückwärtigen Oberfläche des Halbleitersubstrats vorhanden ist, um dadurch die Drainelektrode 13 zu bilden, wobei auf diese Weise die Bildung von drei MOSFETs abgeschlossen ist.
  • Durch Berechnen der jeweiligen Schichtspannungen in diesem Alumimium (Al) und Titan (Ti) aus der Verformung des Substrats ist festzustellen, dass eine Zugspannung von 42 MPa in dem Aluminum (Al) des Probenstücks A verbleibt, eine Druckspannung von 32 MPa in dem Aluminium (Al) des Probenstücks B verbleibt und eine Druckspannung von 180 MPa in dem Titan (Ti) des Probenstücks C verbleibt.
  • Unter Verwendung dieser MOSFETs wird eine Spannung von –20 V in der gleichen Weise an die Gateelektrode angelegt wie bei der vorstehend erläuterten Messung, und die Schwellenspannung wird wiederholt gemessen.
  • Wie in 12 gezeigt, wird als Resultat zwar eine beträchtliche Änderung in der Schwellenspannung, d. h. eine Änderung von 7 V, in dem Probenstück A mit dem darauf aufgebrachten Aluminium (Al) hervorgerufen, in dem die Zugspannung verbleibt, während eine geringere Änderung in der Schwellenspannung, d. h. eine Änderung von etwa 2 V, in dem Probenstück B mit dem darauf aufgebrachten Aluminium (Al) entsteht, in dem die Druckspannung von 32 MPa verbleibt, wobei ferner in dem Probenstück C, auf dem das Titan (Ti) aufgebracht ist, in dem die Druckspannung von 180 MPa verbleibt, und in dem anschließend das Aluminium (Al) durch Sputtern gebildet wird, die Änderung in der Schwellenspannung auf 0,1 V oder weniger reduziert ist.
  • Man glaubt, dass die Verbesserungen bei den Probenstücken B und C durch die jeweiligen Druckspannungen bedingt sind, die in den Materialien verbleiben, die an der Seitenfläche der Zwischenlagen-Isolierschicht gebildet werden. Ferner hat man anhand dieser Resultate festgestellt, dass eine Reduzierung der Änderung der Schwellenspannung auf 1 V oder weniger möglich ist, indem ein Verbleib der Druckspannung von 32 MPa oder mehr veranlasst wird.
  • Obwohl vorstehend der exemplarische Fall eines MOSFET erläutert worden ist, so ist auch im Fall der Verwendung eines IGBT aufgrund der Tatsache, dass die Struktur an der Seite der Hauptfläche die gleiche ist wie im Fall eines MOSFET, ohne weiteres zu erwarten, dass die gleichen Wirkungen hervorgerufen werden können.
  • Obwohl in den Darstellungen der Struktur des vorliegenden bevorzugten Ausführungsbeispiels die Seitenfläche jeder Kontaktöffnung, mit anderen Worten, die Seitenfläche der Zwischenlagen-Isolierschicht 32 (d. h. die Seitenfläche der Sourcekontaktöffnung 61) rechtwinklig zu der Hauptfläche des Halbleitersubstrats 20 dargestellt ist, braucht die Seitenfläche der Zwischenlagen-Isolierschicht 32 nicht unbedingt rechtwinklig (unter einem Winkel von 90°) zu der Hauptfläche des Halbleitersubstrats 20 zu sein, sondern sie kann auch einen Winkel von 10° oder mehr zu dieser aufweisen.
  • Ferner gibt es bei der Leistungshalbleitervorrichtung einen Fall, in dem eine Temperatursensorelektrode und eine Stromsensorelektrode in einem Teil der Leistungshalbleitervorrichtung gebildet sind. Diese Elektroden können in der Leistungshalbleitervorrichtung des vorliegenden bevorzugten Ausführungsbeispiels gebildet werden. Ob die Temperatursensorelektrode und die Stromsensorelektrode vorgesehen werden oder nicht, hat keinen Einfluss auf die Wirkungen der Halbleitervorrichtung dieses bevorzugten Ausführungsbeispiels.
  • A-4. Wirkungen
  • Da die Halbleitervorrichtung gemäß dem vorliegenden bevorzugten Ausführungsbeispiel der vorliegenden Erfindung die auf dem Halbleitersubstrat 20 gebildete Driftschicht 21, die in der Oberflächenschicht der Driftschicht 21 im Abstand voneinander gebildeten ersten Wannenbereiche 41, die Gateisolierschicht 30, die sich auf der Driftschicht 21 und jedem der ersten Wannenbereiche 41 erstreckend gebildet ist, die auf der Gateisolierschicht 30 selektiv gebildete Gateelektrode 50, die die Gateisolierschicht 30 durchsetzende Sourcekontaktöffnung 31, die bis ins Innere von jedem der ersten Wannenbereiche 41 reicht, sowie die zumindest an der Seitenfläche der Sourcekontaktöffnung 61 gebildete Druckeigenspannungsschicht 90 aufweist, in der die Druckspannung bleibt, ist es möglich, die Gitterfehlanpassung zwischen der Gateisolierschicht 30 (Siliciumdioxid) und der Halbleiterschicht zu vermindern sowie die Änderung in der Schwellenspannung zu reduzieren.
  • Ferner ist man der Ansicht, dass durch Reduzieren des Grenzflächen-Haftterms, der in der Grenzfläche zwischen der Halbleiterschicht und der Gateisolierschicht 30 auftritt, eine Verminderung der Gitterfehlanpassung zwischen der Gateisolierschicht 30 (Siliciumdioxid) und der Halbleiterschicht möglich ist.
  • Da die Halbleitervorrichtung gemäß dem vorliegenden bevorzugten Ausführungsbeispiel der vorliegenden Erfindung ferner den Sourcebereich 80 des ersten Leitfähigkeitstyps aufweist, der in der Oberflächenschicht von jedem der ersten Wannenbereiche 41 und in der Halbleitervorrichtung selektiv gebildet ist, die Gateisolierschicht 30 in sich auf dem Sourcebereich 80 erstreckender Weise gebildet wird und die Sourcekontaktöffnung 61 eine größere Tiefe erreicht als 5 nm von der Oberflächenschicht der Driftschicht 21 innerhalb des Sourcebereichs 80, und da die Druckeigenspannungsschicht 90 in einem Bereich der unteren und der oberen Schichten der Kontaktfläche zwischen der Gateisolierschicht 30 und der Halbleiterfläche gebildet wird, ist es aufgrund dieser Restspannung bzw. Eigenspannung möglich, die Gateisolierschicht 30 und die Halbleiterfläche in einer zu der Hauptfläche rechtwinkligen Richtung voneinander weg zu ziehen.
  • Da die Halbleitervorrichtung gemäß dem vorliegenden bevorzugten Ausführungsbeispiel der vorliegenden Erfindung ferner den ersten Wannenkontaktbereich 46 des zweiten Leitfähigkeitstyps aufweist, der in der Oberflächenschicht von jedem der ersten Wannenbereiche 41 selektiv gebildet ist, die in der Draufsicht der Halbleitervorrichtung von dem Sourcebereich 80 umgeben sind, da die Sourcekontaktöffnung 61 eine größere Tiefe als 5 nm von der Oberflächenschicht der Driftschicht 21 im Inneren des ersten Wannenkontaktbereichs 46 erreicht, und da die Druckeigenspannungsschicht 90 in einem Bereich der unteren und oberen Schichten der Kontaktfläche zwischen der Gateisolierschicht 40 und der Halbleiterfläche angeordnet ist, ist es aufgrund dieser Eigenspannung möglich, die Gateisolierschicht 30 und die Halbleiterfläche in der zu der Hauptfläche rechtwinkligen Richtung voneinander weg zu ziehen.
  • Da bei der Halbleitervorrichtung gemäß dem vorliegenden bevorzugten Ausführungsbeispiel der vorliegenden Erfindung die Druckeigenspannungsschicht 90 nicht an der Bodenfläche der Sourcekontaktöffnung 61 gebildet ist, wird die elektrisch leitende Verbindung zwischen dem Sourceanschluss 10 und der ohmschen Elektrode 71 nicht durch die Eigenspannungsschicht 90 erreicht, und aus diesem Grund ist die Leitfähigkeit der Eigenspannungsschicht 90 nicht von Bedeutung, und die Freiheit bei der Auswahl nimmt zu.
  • Da die Druckspannung von nicht weniger als 32 MPa in der Druckeigenspannungsschicht 90 in der Halbleitervorrichtung gemäß dem vorliegenden bevorzugten Ausführungsbeispiel der vorliegenden Erfindung verbleibt, lässt sich die Änderung in der Schwellenspannung auf 1 V oder weniger reduzieren.
  • Da das Verfahren zum Herstellen einer Halbleitervorrichtung gemäß dem vorliegenden bevorzugten Ausführungsbeispiel der vorliegenden Erfindung den Schritt beinhaltet, in dem die Sourcekontaktöffnung 61 durch Ätzen derart gebildet wird, dass die Sourcekontaktöffnung 61 eine größere Tiefe als 5 nm von der Oberflächenschicht der Driftschicht 21 im Inneren des Sourcebereichs 80 erreichen sollte, wird die Druckeigenspannungsschicht 90 in einem Bereich der unteren und oberen Schichten der Kontaktfläche zwischen der Gateisolierschicht 30 und der Halbleiterfläche angeordnet, wobei es aufgrund dieser Eigenspannung möglich ist, die Gateisolierschicht 30 und die Halbleiterfläche in der zu der Hauptfläche rechtwinkligen Richtung voneinander weg zu ziehen.
  • Da das Verfahren zum Herstellen einer Halbleitervorrichtung gemäß dem vorliegenden bevorzugten Ausführungsbeispiel der vorliegenden Erfindung den Schritt beinhaltet, in dem die Druckeigenspannungsschicht 90 durch ein Sputter-Verfahren unter Verwendung von Titan (Ti) aufgebracht wird und dabei der Sputter-Druck 1,2 Pa oder weniger beträgt, kann veranlasst werden, dass die Druckspannung in geeigneter Weise in der Druckeigenspannungsschicht 90 bleibt, und die zeitliche Änderung der Schwellenspannung der Gateelektrode 50 kann vermindert werden.
  • B. Zweites bevorzugtes Ausführungsbeispiel
  • B-1. Struktur
  • 8(a) zeigt eine modifizierte schematische Schnittdarstellung des Bereichs A-A' in der schematischen Draufsicht der 2, und 8(b) zeigt eine modifizierte schematische Schnittdarstellung des Bereichs B-B' in der schematischen Draufsicht der 2.
  • Bei dem zweiten bevorzugten Ausführungsbeispiel wird ein Stopfen 91 (versenkte Verdrahtung), in dem eine Druckspannung verbleibt, in jeder der Kontaktöffnungen gebildet, und zwar mit Ausnahme an der oberen Oberfläche der Zwischenlagen-Isolierschicht 32. Der Stopfen 91 wird bis zu der Bodenfläche der Kontaktöffnung gebildet.
  • In dem Fall, in dem der Kontakt durch den Stopfen 91 hergestellt wird, besteht keine Notwendigkeit, sowohl die an der Seitenfläche der Kontaktöffnung gebildete Druckeigenspannungsschicht als auch den Sourceanschluss (Metallelektrode) in der Kontaktöffnung vorzusehen, wie dies bei dem ersten bevorzugten Ausführungsbeispiel erläutert worden ist. Da die Druckspannung in dem Stopfen 91 bleibt, kann eine Schicht, in der die Druckspannung verbleibt, an der Seitenfläche der Kontaktöffnung, d. h. der Seitenfläche der Zwischenlagen-Isolierschicht 32, sogar in einer kleineren Kontaktöffnung gebildet werden.
  • B-2. Herstellungsverfahren
  • Nachfolgend wird ein Verfahren zum Herstellen zum Herstellen dieser Struktur beschrieben. Die Verfahrensschritte bis zu dem Schritt (Sputter-Rückätzvorgang), in dem ”das durch die Wärmebehandlung auf dem Silicid gebildete Oxid durch Sputter-Rückätzen entfernt wird, um den Kontaktwiderstand zwischen dem im Inneren der Sourcekontaktöffnung 61 und der Wannenkontaktöffnung 62 gebildeten Silicid und der später zu bildenden Metallelektrode zu reduzieren” sind die gleichen wie bei dem ersten bevorzugten Ausführungsbeispiele.
  • Anschließend wird Titan (Ti), in dem eine Druckspannung verbleibt, durch Sputtern aufgebracht. Die Dicke des Titans (Ti) sollte vorzugsweise die Hälfte der Dicke der Zwischenlagen-Isolierschicht 32 oder mehr betragen und sollte in weiter bevorzugter Weise gleich der oder größer als die Dicke der Zwischenlagen-Isolierschicht 32 sein.
  • Im Anschluss daran wird das auf die obere Oberfläche der Zwischenlagen-Isolierschicht 32 aufgebrachte Titan (Ti) durch CMP (chemisch mechanisches Polieren) entfernt. Anschließend wird der Stopfen 91 gebildet.
  • Danach wird, wie bei dem ersten bevorzugten Ausführungsbeispiel, ein leitfähiges Material, aus dem ein Sourceanschluss 101, ein Gateanschluss und eine Gateverdrahtungsleitung 103 gebildet werden sollen, auf die Oberfläche des Halbleitersubstrats 20 aufgebracht, und das leitfähige Material wird bearbeitet, um die jeweiligen Formgebungen des Sourceanschlusses 101, des Gatenschlusses sowie der Gateverdrahtungsleitung 103 durch photolithographische Technik und Ätztechnik zu bilden.
  • Schließlich wird eine Metallschicht auf der auf der rückwärtigen Oberfläche des Substrats gebildeten ohmschen Rückseitenelektrode 72 gebildet, um dadurch die Drainelektrode 13 zu bilden, und auf diese Weise wird die in der Schnittdarstellung der 8 dargestellte Leistungshalbleitervorrichtung fertiggestellt.
  • Ferner kann der Stopfen 91 aus Titan (Ti) im Inneren der Gatekontaktöffnung 64 gebildet werden, wobei dies jedoch nicht zwingend erforderlich ist.
  • In dem Fall, in dem der Stopfen 91 im Inneren der Gatekontaktöffnung 64 gebildet ist, kann der Stopfen 91 die Funktion einer Sperrschicht haben, um das Auftreten einer Reaktion zwischen der Gateverdrahtungsleitung 103 und der Gateelektrode 50 zu verhindern.
  • Andererseits kann dann, wenn der Stopfen 91 aus Titan (Ti) nicht im Inneren der Gatekontaktöffnung 64 gebildet ist, ein niedriger Kontaktwiderstand durch den direkten Kontakt zwischen der Gateverdrahtungsleitung 103 und der Gateelektrode 50 erzielt werden.
  • Einer dieser beiden Fälle kann selektiv vorgesehen werden, indem die Ausführungsreihenfolge des Verfahrensschritts zum Bilden der Gatekontaktöffnung 64, des Verfahrensschritts zum Aufbringen des Titans (Ti) sowie des Verfahrensschritts zum Ausführen des chemisch mechanischen Poliervorgangs geändert wird.
  • Mit anderen Worten, zum Bilden des Stopfens 91 aus Titan (Ti) im Inneren der Gatekontaktöffnung 64 kann der Stopfen 91 im Verlauf des vorstehend beschriebenen Herstellungsverfahrens in der gleichen Weise gebildet werden wie in dem Fall, in dem der Stopfen 91 im Inneren der Sourcekontaktöffnung 61 und der Wannenkontaktöffnung 62 gebildet wird.
  • Wenn dagegen der Stopfen 91 aus Titan (Ti) nicht im Inneren der Gatekontaktöffnung 64 gebildet werden soll, werden die Verfahrensschritte zum Aufbringen des Titans (Ti) sowie zum Ausführen des chemisch mechanischen Poliervorgangs vor dem Bilden der Gatekontaktöffnung 64 ausgeführt.
  • B-3. Wirkungen
  • Da der als Druckeigenspannungsschicht dienende Stopfen 91 bei der Halbleitervorrichtung gemäß diesem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung auf der Bodenfläche der Sourcekontaktöffnung 61 gebildet wird, besteht keine Notwendigkeit, eine mehrlagige Struktur im Inneren der Kontaktöffnung zu bilden, und die Schicht, in der die Druckspannung verbleibt, kann selbst bei einer kleineren Kontaktöffnung an der Seitenfläche der Kontaktöffnung, d. h. an der Seitenfläche der Zwischenlagen-Isolierschicht 32 gebildet werden.
  • C. Drittes bevorzugtes Ausführungsbeispiel
  • C-1. Struktur
  • 9(a) zeigt eine schematische modifizierte Schnittdarstellung des Bereichs A-A' in der schematischen Draufsicht der 2, und 9(b) zeigt eine schematische modifizierte Schnittdarstellung des Bereichs B-B' in der schematischen Draufsicht der 2.
  • Bei dem dritten bevorzugten Ausführungsbeispiel wird eine Metallelektrodenschicht (Einzelschicht 100), in der eine Druckspannung verbleibt, in kontinuierlicher Weise auf der Bodenfläche von jeder der Kontaktöffnungen, der Seitenfläche von jeder der Kontaktöffnungen, d. h. der Seitenfläche der Zwischenlagen-Isolierschicht 32, sowie auf der oberen Oberfläche der Zwischenlagen-Isolierschicht 32 gebildet, um die jeweiligen Funktionen eines Sourceanschlusses, eines Gateanschlusses und einer Gateverdrahtungsleitung zu übernehmen.
  • Durch das Ausbilden der Metallelektrodenschicht in einer derartigen Weise können die Anzahl der Verfahrensschritte zum Herstellen der Halbleitervorrichtung sowie die Kosten dafür vermindert werden.
  • Ferner ist es auch möglich, die Einzelschicht 100 nicht im Inneren der Gatekontaktöffnung 64 zu bilden.
  • C-2. Herstellungsverfahren
  • Im Folgenden wird nun ein Verfahren zum Herstellen dieser Struktur beschrieben. Die Verfahrensschritte bis zu dem Schritt (Sputter-Rückätzvorgang), in dem ”das durch die Wärmebehandlung auf dem Silicid gebildete Oxid durch Sputter-Rückätzen entfernt wird, um den Kontaktwiderstand zwischen dem im Inneren der Sourcekontaktöffnung 61 und der Wannenkontaktöffnung 62 gebildeten Silicid und der später zu bildenden Metallelektrode zu reduzieren” sind die gleichen wie bei dem ersten bevorzugten Ausführungsbeispiel.
  • Anschließend wird Titan (Ti), in dem eine Druckspannung bleibt, durch Sputtern aufgebracht. Dabei wird das Titan (Ti) nicht nur auf die obere Oberfläche der Zwischenlagen-Isolierschicht 32 aufgebracht, sondern notwendigerweise auch auf die Seitenfläche derselben aufgebracht. Vorzugsweise sollte die Dicke des an der Seitenfläche der Zwischenlagen-Isolierschicht 32 zu bildenden Titans (Ti) 20 nm oder mehr betragen, um eine ausreichende Spannung auf diese aufzubringen.
  • Danach wird das Titan (Ti) bearbeitet, um die jeweiligen Formgebungen des Sourceanschlusses, des Gateanschlusses und der Gateverdrahtungsleitung zu bilden, wobei dies mittels photolithographischer Technik und Ätztechnik erfolgt, um dadurch die Einzelschicht 100 zu bilden.
  • Schließlich wird eine Metallschicht auf der auf der rückwärtigen Oberfläche des Substrats vorgesehenen ohmschen Rückseitenelektrode 72 gebildet, um dadurch die Drainelektrode 13 zu bilden, wobei damit die Bildung der in der Schnittdarstellung der 9 dargestellten Leistungshalbleitervorrichtung abgeschlossen ist.
  • C-3. Wirkungen
  • Da die Halbleitervorrichtung gemäß diesem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung die Zwischenlagen-Isolierschicht 32 mit einer derartigen Ausbildung aufweist, dass diese die Gateisolierschicht 30 sowie die Gateelektrode 50 bedeckt, und bei dieser Halbleitervorrichtung ferner die Einzelschicht 100, die die Funktion der Druckeigenspannungsschicht hat, an der oberen Oberfläche der Zwischenlagen-Isolierschicht 32 gebildet ist, lässt sich die Anzahl der Verfahrensschritte zum Herstellen der Halbleitervorrichtung reduzieren, so dass sich auch die Kosten dafür reduzieren lassen.
  • D. Viertes bevorzugtes Ausführungsbeispiel
  • D-1. Struktur
  • 10(a) zeigt eine modifizierte schematische Schnittdarstellung des Bereichs A-A' in der schematischen Draufsicht der 2, und 10(b) zeigt eine modifizierte schematische Schnittdarstellung des Bereichs B-B' in der schematischen Draufsicht der 2.
  • Bei dem vierten bevorzugten Ausführungsbeispiel wird eine Druckeigenspannungsschicht 92 (Metallelektrode), in der eine Druckspannung verbleibt, in kontinuierlicher Weise auf der Bodenfläche von jeder der Kontaktöffnungen, der Seitenfläche von jeder der Kontaktöffnungen, d. h. der Seitenfläche der Zwischenlagen-Isolierschicht 32, sowie der oberen Oberfläche der Zwischenlagen-Isolierschicht 32 gebildet, und ferner wird ein anderes Elektrodenmaterial (ein Metallmaterial für einen Sourceanschluss 102 und dergleichen) als Schicht darauf aufgebracht.
  • Bei einer derartigen Ausbildung können die Druckeigenspannungsschicht 92 sowie jeder von dem Sourceanschluss 102, einem Gateanschluss sowie einer Gateverdrahtungsleitung 104 separat ausgewählt werden.
  • D-2. Herstellungsverfahren
  • Nachfolgend wird ein Verfahren zum Herstellen dieser Struktur beschrieben. Die Verfahrensschritte bis zu dem Schritt (Sputter-Rückätzvorgang), in dem ”das durch die Wärmebehandlung auf dem Silicid gebildete Oxid durch Sputter-Rückätzen entfernt wird, um den Kontaktwiderstand zwischen dem im Inneren der Sourcekontaktöffnung 61 und der Wannenkontaktöffnung 62 gebildeten Silicid und der später zu bildenden Metallelektrode zu reduzieren” sind die gleichen wie bei dem ersten bevorzugten Ausführungsbeispiele.
  • Anschließend wird Titan (Ti), in dem eine Druckspannung bleibt, durch Sputtern aufgebracht. Dabei wird das Titan (Ti) nicht nur auf die obere Oberfläche der Zwischenlagen-Isolierschicht 32 aufgebracht, sondern notwendigerweise auch auf die Seitenfläche derselben aufgebracht.
  • Vorzugsweise sollte die Dicke der an der Seitenfläche der Zwischenlagen-Isolierschicht 32 gebildeten Schicht 20 nm oder mehr betragen, um eine ausreichende Kraft in einer Richtung rechtwinklig zu der Hauptfläche des Halbleitersubstrats 20 auf die Zwischenlagen-Isolierschicht 32 aufzubringen.
  • Danach wird z. B. eine Elektrode aus Aluminium (Al) gebildet. Vorzugsweise sollte die Aluminiumelektrode eine Dicke von 1 μm oder mehr aufweisen, um eine Drahtbond-Verbindung mit einer ausreichenden Festigkeit zu erzielen.
  • Anschließend werden die Aluminiumelektrode und die Titanelektrode mittels photolithographischer Technik und Ätztechnik bearbeitet, um die jeweiligen Formgebungen des Sourceanschlusses 102, des Gateanschlusses sowie der Gateverdrahtungsleitung 104 zu bilden.
  • Das Aluminium (Al) und das Titan (Ti) können unter Verwendung derselben Resist-Struktur geätzt werden oder können unter Verwendung unterschiedlicher gebildeter Resist-Strukturen separat geätzt werden.
  • Schließlich wird eine Metallschicht auf der an der rückwärtigen Oberfläche des Substrats vorgesehenen ohmschen Rückseitenelektrode 72 gebildet, um dadurch die Drainelektrode 13 zu bilden, wobei damit die in der Schnittdarstellung der 10 dargestellte Halbleitervorrichtung fertiggestellt ist.
  • Wenn der Ätzvorgang unter Verwendung derselben Resist-Struktur ausgeführt wird, dann wird die Titanelektrode im Inneren der Gatekontaktöffnung 64 gebildet und dient als Sperrschicht, um das Auftreten einer Reaktion zwischen der Gateverdrahtungsleitung 104 und der Gateelektrode 50 zu verhindern.
  • Außerdem kann das Titan (Ti) im Inneren der Gatekontaktöffnung 64 gebildet werden, wobei dies jedoch auch unterbleiben kann.
  • In dem Fall, in dem das Titan (Ti) im Inneren der Gatekontaktöffnung 64 gebildet wird, kann das Titan (Ti) die Funktion einer Sperrschicht haben, um das Auftreten einer Reaktion zwischen der Gateverdrahtungsleitung 104 und der Gateelektrode 50 zu verhindern.
  • Wenn dagegen das Titan (Ti) nicht im Inneren der Gatekontaktöffnung 64 vorgesehen wird, kann ein niedriger Kontaktwiderstand durch den direkten Kontakt zwischen der Gateverdrahtungsleitung 104 und der Gateelektrode 50 erzielt werden.
  • Gemäß dem vorstehend beschriebenen Herstellungsverfahren wird eine Halbleitervorrichtung hergestellt, bei der Titan (Ti) im Inneren der Gatekontaktöffnung 64 gebildet ist. Andererseits wird nach dem Aufbringen des Titans (Ti) eine für das Freilegen des im Inneren der Gatekontaktöffnung 64 gebildeten Titans (Ti) vorgesehene Resist-Struktur gebildet, und mit dieser wird die Titanelektrode geätzt, und im Anschluss daran wird das Aluminium (Al) aufgebracht und unter Verwendung einer anderen Resist-Struktur geätzt. Auf diese Weise wird eine Halbleitervorrichtung gebildet, bei der das Titan (Ti) nicht im Inneren der Gatekontaktöffnung 64 gebildet wird.
  • Ferner kann durch Verwendung des Aluminiums (Al), in dem eine Zugspannung verbleibt, als Elektrodenmaterial auch die konvexe Verformung des Halbleitersubstrats aufgrund des auf einer oberen Schicht der Zwischenlagen-Isolierschicht 32 aufgebrachten Titans (Ti), in dem die Druckspannung verbleibt, reduziert werden und dadurch eine Rissbildung in dem Halbleitersubstrat verhindert werden.
  • D-3. Wirkungen
  • Da bei der Halbleitervorrichtung gemäß diesem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung die Druckeigenspannungsschicht 92 auf der Bodenfläche der Sourcekontaktöffnung 61 gebildet ist und der Sourceanschluss 102, der aus einem anderen Elektrodenmaterial als dem der Druckeigenspannungsschicht 92 gebildet ist, als Schicht auf die Druckeigenspannungsschicht 92 aufgebracht ist, können die Druckeigenspannungsschicht 92 sowie jeder von dem Sourceanschluss 102, dem Gateanschluss sowie der Gateverdrahtungsleitung 104 separat gewählt werden.
  • Da ferner bei der Halbleitervorrichtung gemäß diesem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung der Sourceanschluss 102 aus einem Material gebildet ist, in dem eine Zugspannung verbleibt, ist es auch möglich, die konvexe Verformung des Halbleitersubstrats aufgrund der auf die obere Oberflächenschicht der Zwischenlagen-Isolierschicht 32 aufgebrachten Druckeigenspannungsschicht 92, in der die Druckspannung verbleibt, zu reduzieren, wobei hierdurch eine Rissbildung in dem Halbleitersubstrat verhindert werden kann.
  • Bei den bevorzugten Ausführungsbeispielen der vorliegenden Erfindung sind die genannten Materialien sowie die Qualität der jeweiligen Bestandteile, die Bedingungen zum Ausführen der Erfindung und dergleichen lediglich als Beispiele genannt und nicht einschränkend zu verstehen.
  • Die Erfindung ist vorstehend zwar ausführlich veranschaulicht und beschrieben worden, jedoch dient die gesamte vorstehende Beschreibung nur der Erläuterung und ist nicht einschränkend zu verstehen. Daher versteht es sich, dass zahlreiche Modifikationen und Änderungen vorgenommen werden können, ohne dass man den Umfang der Erfindung verlässt.
  • Bezugszeichenliste
    • 10, 101, 102
    Sourceanschluss
    11
    Gateanschluss
    12, 103, 104
    Gateverdrahtungsleitung
    13
    Drainelektrode
    20
    Halbleitersubstrat
    21
    Driftschicht
    30
    Gateisolierschicht
    31
    Feldisolierschicht
    32
    Zwischenlagen-Isolierschicht
    40
    JTE-Bereich
    41
    erster Wannenbereich
    42
    zweiter Wannenbereich
    46
    erster Wannenkontaktbereich
    47
    zweiter Wannenkontaktbereich
    50
    Gateelektrode
    61
    Sourcekontaktöffnung
    62
    Wannenkontaktöffnung
    64
    Gatekontaktöffnung
    71
    ohmsche Elektrode
    72
    ohmsche Rückseitenelektrode
    80
    Sourcebereich
    81
    Feldstoppbereich
    90, 92
    Druckeigenspannungsschicht
    91
    Stopfen
    100
    Einzelschicht

Claims (12)

  1. Halbleitervorrichtung, die Folgendes aufweist: – ein Siliciumcarbid-Halbleitersubstrat (20) eines ersten Leitfähigkeitstyps; – eine Siliciumcarbid-Driftschicht (21) des ersten Leitfähigkeitstyps, die auf dem Siliciumcarbid-Halbleitersubstrat (20) gebildet ist; – erste Wannenbereiche (41) eines zweiten Leitfähigkeitstyps, die jeweils in voneinander beabstandeter Weise in einer Oberflächenschicht der Siliciumcarbid-Driftschicht (21) gebildet sind, um eine Vielzahl von Zelleneinheiten zu bilden; – eine Gateisolierschicht (30), die sich zumindest auf der Siliciumcarbid-Driftschicht (21) und jedem der ersten Wannenbereiche (41) erstreckend gebildet ist; – eine Gateelektrode (50), die auf der Gateisolierschicht (30) selektiv gebildet ist; – eine Sourcekontaktöffnung (61), die die Gateisolierschicht (30) durchsetzt und bis ins Innere von jedem der ersten Wannenbereiche (41) hineinreicht; und – eine zumindest an einer Seitenfläche der Sourcekontaktöffnung (61) gebildete Druckeigenspannungsschicht (90), in der eine Druckspannung verbleibt.
  2. Halbleitervorrichtung nach Anspruch 1, die weiterhin Folgendes aufweist: einen Sourcebereich (80) des ersten Leitfähigkeitstyps, der in einer Oberflächenschicht von jedem der ersten Wannenbereiche (41) selektiv gebildet ist, wobei die Gateisolierschicht (30) sich auf dem Sourcebereich (80) erstreckend gebildet ist, und wobei die Sourcekontaktöffnung (61) bis auf eine Tiefe von mehr als 5 nm von der Oberflächenschicht der Siliciumcarbid-Driftschicht (21) in den Sourcebereich (80) hineinreicht.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, die weiterhin Folgendes aufweist: einen Wannenkontaktbereich (46) des zweiten Leitfähigkeitstyps, der in der Oberflächenschicht von jedem der ersten Wannenbereiche (41) selektiv gebildet ist und in der Draufsicht von dem Sourcebereich (80) umgeben ist; wobei die Sourcekontaktöffnung (61) bis auf eine Tiefe von mehr als 5 nm von der Oberflächenschicht der Siliciumcarbid-Driftschicht (21) in den Wannenkontaktbereich (46) hineinreicht.
  4. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei die Druckeigenspannungsschicht (91, 92, 100) auf einer Bodenfläche der Sourcekontaktöffnung (61) gebildet ist.
  5. Halbleitervorrichtung nach Anspruch 1 oder 2, die weiterhin Folgendes aufweist: eine Zwischenlagen-Isolierschicht (32), die die Gateisolierschicht (30) und die Gateelektrode (50) überdeckend gebildet ist, wobei die Druckeigenspannungsschicht (92, 100) ebenfalls auf einer oberen Oberfläche der Zwischenlagen-Isolierschicht (32) gebildet ist.
  6. Halbleitervorrichtung nach Anspruch 5, wobei die Druckeigenspannungsschicht (92) auf einer Bodenfläche der Sourcekontaktöffnung (61) gebildet ist, und wobei ein von der Druckeigenspannungsschicht (92) verschiedenes Elektrodenmaterial (102) auf die Druckeigenspannungsschicht (92) geschichtet ist.
  7. Halbleitervorrichtung nach Anspruch 1 oder 2, die weiterhin Folgendes aufweist: einen Zellenbereich, in dem die Vielzahl von Zelleneinheiten angeordnet ist; und einen zweiten Wannenbereich (42) des zweiten Leitfähigkeitstyps, der in der Oberflächenschicht der Siliciumcarbid-Driftschicht (21) den Zellenbereich in der Draufsicht umgebend gebildet ist, wobei die Gateisolierschicht (30) sich auf dem zweiten Wannenbereich (42) erstreckend gebildet ist.
  8. Halbleitervorrichtung nach Anspruch 7, die weiterhin Folgendes aufweist: eine auf der Siliciumcarbid-Driftschicht (21) gebildete Feldisolierschicht (31), die die Gateisolierschicht (30) in der Draufsicht umgibt, wobei die Gateelektrode (50) sich auf der Feldisolierschicht (31) erstreckend gebildet ist, wobei die Halbleitervorrichtung ferner Folgendes aufweist: eine Gatekontaktöffnung (64), die bis zu der Gateelektrode (50) auf der Feldisolierschicht (31) reicht, wobei die Druckeigenspannungsschicht (90) in der gleichen Weise, in der diese in der Sourcekontaktöffnung (61) gebildet ist, auch in der Gatekontaktöffnung (64) gebildet ist.
  9. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei eine Druckspannung von nicht weniger als 32 MPa in der Druckeigenspannungsschicht (90) verbleibt.
  10. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei die Druckeigenspannungsschicht (90) aus einer laminierten Schicht gebildet ist, die aus einer Titan enthaltenden Schicht oder mehr gebildet ist.
  11. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei die Druckeigenspannungsschicht (90) aus einer laminierten Schicht gebildet ist, die eine Aluminium enthaltende Schicht sowie eine weitere, Titan enthaltende Schicht enthält.
  12. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 2, wobei das Verfahren folgenden Schritt aufweist: Bilden der Sourcekontaktöffnung (61) durch Ätzen in einer derartigen Weise, dass die Sourcekontaktöffnung (61) bis auf eine größere Tiefe als 5 nm von der Oberflächenschicht der Siliciumcarbid-Driftschicht (21) in den Sourcebereich (80) hineinreicht.
DE112012002603.9T 2011-06-23 2012-03-07 Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung Active DE112012002603B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-2011-139251 2011-06-23
JP2011139251 2011-06-23
JP2011-139251 2011-06-23
PCT/JP2012/055792 WO2012176503A1 (ja) 2011-06-23 2012-03-07 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
DE112012002603T5 true DE112012002603T5 (de) 2014-04-03
DE112012002603B4 DE112012002603B4 (de) 2017-02-02

Family

ID=47422354

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112012002603.9T Active DE112012002603B4 (de) 2011-06-23 2012-03-07 Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung

Country Status (5)

Country Link
US (1) US9093361B2 (de)
JP (1) JP5653519B2 (de)
CN (2) CN103548145B (de)
DE (1) DE112012002603B4 (de)
WO (1) WO2012176503A1 (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012063310A1 (ja) * 2010-11-08 2012-05-18 株式会社日立製作所 半導体装置
US9240476B2 (en) * 2013-03-13 2016-01-19 Cree, Inc. Field effect transistor devices with buried well regions and epitaxial layers
CN104966735A (zh) * 2015-05-26 2015-10-07 株洲南车时代电气股份有限公司 一种碳化硅mosfet器件及其制备方法
CN107112358B (zh) * 2015-07-16 2020-10-20 富士电机株式会社 半导体装置及半导体装置的制造方法
US10043903B2 (en) 2015-12-21 2018-08-07 Samsung Electronics Co., Ltd. Semiconductor devices with source/drain stress liner
CN108886055B (zh) * 2016-03-30 2021-06-04 三菱电机株式会社 半导体装置及其制造方法、电力变换装置
CN109716531B (zh) * 2016-09-23 2022-07-29 三菱电机株式会社 碳化硅半导体装置
JP6844228B2 (ja) * 2016-12-02 2021-03-17 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6797771B2 (ja) * 2017-09-15 2020-12-09 株式会社東芝 半導体装置
JP7100770B2 (ja) * 2018-12-21 2022-07-13 ヒタチ・エナジー・スウィツァーランド・アクチェンゲゼルシャフト Ｍｏｓ構造およびストレッサを有する炭化珪素パワーデバイス
EP3817066A1 (de) * 2019-10-30 2021-05-05 Infineon Technologies Austria AG Halbleitervorrichtungen

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2950569B2 (ja) 1990-03-01 1999-09-20 株式会社東芝 Ｍｏｓ型電界効果トランジスタ
JP2002184986A (ja) 2000-12-13 2002-06-28 Mitsubishi Electric Corp 電界効果型半導体装置
JP2004172389A (ja) 2002-11-20 2004-06-17 Renesas Technology Corp 半導体装置およびその製造方法
EP1775774A4 (de) * 2004-06-11 2008-10-22 Matsushita Electric Ind Co Ltd Power-element
US7173312B2 (en) * 2004-12-15 2007-02-06 International Business Machines Corporation Structure and method to generate local mechanical gate stress for MOSFET channel mobility modification
JP4880958B2 (ja) 2005-09-16 2012-02-22 株式会社東芝 半導体装置及びその製造方法
US8093598B2 (en) 2006-03-22 2012-01-10 Mitsubishi Electric Corporation Power semiconductor device
JP2008038346A (ja) * 2006-08-01 2008-02-21 Nishimura:Kk 扉の反り防止器具
WO2008038346A1 (fr) 2006-09-27 2008-04-03 Fujitsu Limited Dispositif semiconducteur et son procédé de fabrication
JP2008288364A (ja) 2007-05-17 2008-11-27 Sony Corp 半導体装置および半導体装置の製造方法
JP5529042B2 (ja) * 2008-12-25 2014-06-25 三菱電機株式会社 電力用半導体装置
JP2010238738A (ja) 2009-03-30 2010-10-21 Toshiba Corp 半導体装置および半導体装置の製造方法
JP2010282991A (ja) 2009-06-02 2010-12-16 Renesas Electronics Corp 半導体装置
JP5511308B2 (ja) * 2009-10-26 2014-06-04 三菱電機株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
CN103548145B (zh) 2016-08-31
CN106252416B (zh) 2019-04-23
CN106252416A (zh) 2016-12-21
US20140077232A1 (en) 2014-03-20
US9093361B2 (en) 2015-07-28
WO2012176503A1 (ja) 2012-12-27
JPWO2012176503A1 (ja) 2015-02-23
DE112012002603B4 (de) 2017-02-02
JP5653519B2 (ja) 2015-01-14
CN103548145A (zh) 2014-01-29

Similar Documents

Publication Publication Date Title
DE112012002603B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE10257902B4 (de) Siliziumkarbid-Halbleiterbauteil und sein Herstellverfahren
DE102005052731B4 (de) Siliziumkarbidhalbleitervorrichtung und Verfahren zur Herstellung derselben
DE112009005320B4 (de) Leistungshalbleiterbauteil und zugehöriges Verfahren
DE112013006715B4 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE2753613C3 (de) Isolierschicht-Feldeffekttransistor
DE112011101442B4 (de) Halbleitervorrichtung
DE3311635C2 (de)
DE102011123124B3 (de) SiC-Halbleitervorrichtung
DE102009056453B4 (de) Siliciumcarbidhalbleitervorrichtung und Herstellungsverfahren dafür
DE102011080841B4 (de) Verfahren zur Fertigung einer Siliciumcarbid-Halbleitervorrichtung
DE102006019950B4 (de) Halbleitervorrichtung mit dielektrischer Trennung
DE112015003970T5 (de) Halbleiterelement und Herstellungsverfahren
DE19649686A1 (de) Struktur und Herstellungsverfahren eines Hochspannungs-Metalloxid-Silizium-Feldeffekttransistors (MOSFET)
DE112009004277T5 (de) Leistungs-halbleitervorrichtung
DE10393777T5 (de) Halbleitervorrichtung und elektrischer Leistungswandler, Ansteuerungsinverter, Mehrzweckinverter und Höchstleistungs-Hochfrequenz-Kommunikationsgerät unter Verwendung der Halbleitervorrichtung
DE102007051176A1 (de) Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung
DE112013001641T5 (de) Solarzelle und Verfahren zum Herstellen einer Solarzelle
DE212019000027U1 (de) Halbleitervorrichtung
DE102013225320A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE102018216855A1 (de) Siliziumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung
DE2225374B2 (de) Verfahren zum herstellen eines mos-feldeffekttransistors
DE102018118875A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102005036551A1 (de) Siliziumkarbid-Halbleitervorrichtung und Herstellungsverfahren davon
DE102006025342B4 (de) Halbleitervorrichtung mit isoliertem Gate und Herstellungsverfahren dafür

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R084 Declaration of willingness to licence
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final