DE102006019950B4 - Halbleitervorrichtung mit dielektrischer Trennung - Google Patents

Halbleitervorrichtung mit dielektrischer Trennung Download PDF

Info

Publication number
DE102006019950B4
DE102006019950B4 DE102006019950A DE102006019950A DE102006019950B4 DE 102006019950 B4 DE102006019950 B4 DE 102006019950B4 DE 102006019950 A DE102006019950 A DE 102006019950A DE 102006019950 A DE102006019950 A DE 102006019950A DE 102006019950 B4 DE102006019950 B4 DE 102006019950B4
Authority
DE
Germany
Prior art keywords
region
dielectric
substrate
semiconductor region
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102006019950A
Other languages
English (en)
Other versions
DE102006019950A1 (de
Inventor
Hajime Akiyama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102006019950A1 publication Critical patent/DE102006019950A1/de
Application granted granted Critical
Publication of DE102006019950B4 publication Critical patent/DE102006019950B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7824—Lateral DMOS transistors, i.e. LDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05555—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0886—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/405—Resistive arrangements, e.g. resistive or semi-insulating field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)
  • Thin Film Transistor (AREA)

Abstract

Halbleitervorrichtung mit dielektrischer Trennung, welche ein Substrat mit dielektrischer Trennung (2) aufweist, wobei das Substrat mit dielektrischer Trennung (2) aufweist:
ein Stützsubstrat (3, 3B, 3C, 3D),
eine eingebettete dielektrische Schicht (5), die auf der gesamten Fläche einer ersten Hauptebene des Stützsubstrates (3) ausgebildet ist, und
ein Halbleitersubstrat (4, 4C, 4D) eines ersten Leitungstyps mit einer niedrigen Verunreinigungskonzentration, das auf das Stützsubstrat (3, 3B, 3C, 3D) über die eingebettete dielektrische Schicht (5) geschichtet ist,
wobei das Halbleitersubstrat (4, 4C, 4D) aufweist:
eine erste Halbleiterregion (8, 8C, 8D) eines ersten Leitungstyps mit einer hohen Verunreinigungskonzentration, die selektiv ausgebildet ist,
eine zweite Halbleiterregion (10) eines zweiten Leitungstyps mit einer hohen Verunreinigungskonzentration, die dergestalt angeordnet ist, daß sie die erste Halbleiterregion (8, 8C, 8D) ausgehend von einem äußeren Umfangsrand derselben mit einem vorbestimmten Abstand umgibt,
eine erste Hauptelektrode (12), die an eine Oberfläche der ersten Halbleiterregion...

Description

  • Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung mit dielektrischer Trennung mit einer Hochspannungsschaltung, die auf einem Substrat mit dielektrischer Trennung ausgebildet ist.
  • Die nachveröffentlichte ältere Anmeldung DE 10 2004 059 629 A1 beschreibt eine Halbleitervorrichtung mit dielektrischer Isolierung, bei der ein erster poröser Oxidschichtbereich in dem Halbleitersubstrat unterhalb einer ersten Hauptelektrode ausgebildet ist. Insbesondere ist die erste poröse Oxidschicht in einem Bereich ausgebildet, der sich von der Seite der Elektrode über einen Bereich von mehr als 40% einer Distanz zwischen der ersten und der zweiten Hauptelektrode erstreckt.
  • Bei einer bekannten Halbleitervorrichtung mit dielektrischer Trennung sind eine dielektrische Schicht und eine Rückseitenoberflächenelektrode auf einer oberen Oberfläche bzw. unteren Oberfläche eines Stützsubstrats ausgebildet und auf einer oberen Oberfläche der dielektrischen Schicht ist ein Halbleitersubstrat vorgesehen, so daß das Halbleitersubstrat und das Stützsubstrat dielektrisch voneinander getrennt sind mittels der dielektrischen Schicht. Eine Isolationsschicht bei dem Halbleitersubstrat dient dazu, eine n–-Typ-Halbleiterschicht in einem vorgeschriebenen Bereich zu definieren, die das Halbleitersubstrat bildet, wobei in diesem definierten vorgeschriebenen Bereich eine n+-Typ-Halbleiterregion mit einem Widerstand, der niedriger als jener der n–-Typ-Halbleiterschicht ist, auf einer oberen Oberfläche der n–-Typ-Halbleiterschicht ausgebildet ist und ebenfalls eine p+-Typ-Halbleiterregion dergestalt ausgebildet ist, daß sie die n+-Typ-Halbleiterregion umgibt. Zusätzlich sind eine Kathodenelektrode und eine Anodenelektrode mit der n+-Typ-Halbleiterregion bzw. der p+-Typ-Halbleiterregion verbunden und die Kathodenelektrode und die Anodenelektrode sind voneinander durch eine Feldoxidschicht isoliert.
  • Wenn sowohl die Anodenelektrode als auch die Rückseitenoberflächenelektrode auf 0 V gesetzt sind mit einer an der Kathodenelektrode zugeführten positiven Spannung, die allmählich anwächst, wird sich eine erste Verarmungsschicht entwickeln, die sich von einem pn-Übergang zwischen der n–-Typ-Halbleiterschicht und der p+-Typ-Halbleiterregion erstreckt. Da das Halbleitersubstrat durch die dielektrische Schicht hindurch als eine Feldplatte wirkt, entwickelt sich zusätzlich zu der ersten Verarmungsschicht eine zweite Verarmungsschicht dergestalt, daß sie sich in einer Richtung zu der oberen Oberfläche der n–-Typ-Halbleiterschicht ausgehend von einer Grenzfläche oder Begrenzungsoberfläche der n–-Typ-Halbleiterschicht und der dielektrischen Schicht erstreckt. Aufgrund der Ausdehnung der zweiten Verarmungsschicht wird es der ersten Verarmungsschicht möglich, sich auf einfache Weise von dem pn-Übergang zu der Kathodenelektrode hin zu erstrecken, wodurch ein elektrisches Feld an dem p-n-Übergang zwischen der n–-Typ-Halbleiterschicht und der p+-Typ-Halbleiterregion erniedrigt wird. Dieser Effekt wird im allgemeinen als RESURF(verringertes Oberflächenfeld)-Effekt bezeichnet.
  • Die elektrische Feldstärke in der Dickenrichtung der n–-Typ-Halbleiterschicht an einer Position, die hinreichend von der p+-Typ-Halbleiterregion entfernt ist, ist in einem Bereich von einer oberen Oberfläche der n–-Typ-Halbleiterschicht bis hinauf zu einer vorbestimmten Position Null, vergrößert sich linear von der vorbestimmten Position an, vergrößert sich weiter schrittweise an der Grenzfläche oder Begrenzungsoberfläche der n–-Typ-Halbleiterschicht und der dielektrischen Schicht, wird konstant in der dielektrischen Schicht und kehrt zu Null zurück an einer Grenze zwischen der dielektrischen Schicht und dem Stützsubstrat. Wenn x die Dicke der Verarmungsschicht darstellt, welche sich ausgehend von der Grenze zwischen der n–-Typ-Halbleiterschicht und der dielektrischen Schicht erstreckt, t0 die Dicke der dielektrischen Schicht darstellt, N(cm–3) die Verunreinigungskonzentration der n–-Typ-Halbleiterschicht darstellt, ε0(CxV–1xcm–1) die Dielektrizitätskonstante im Vakuum darstellt, ε2 die relative Dielektrizitätskonstante der n–-Typ-Halbleiterschicht darstellt und ε3 die relative Dielektrizitätskonstante der dielektrischen Schicht darstellt, dann kann der gesamte Spannungsabfall V in der Dickenrichtung der n–-Typ-Halbleiterschicht an einer Position, die hinreichend von der p+-Typ-Halbleiterregion entfernt ist, durch die folgende Gleichung (1) dargestellt werden. V = q·N/(ε2·ε0) × (x2/2 + ε2·t0·x/ε3) (1)
  • Ausgehend von dem obigen Ausdruck (1) wurde entdeckt, daß, wenn die Dicke t0 der dielektrischen Schicht erhöht wird, während der gesamte Spannungsabfall V unverändert gehalten wird, die Dicke x der zweiten Verarmungsschicht, die sich ausgehend von der Grenzfläche erstreckt, sich verringert. Dies bedeutet, der RESURF-Effekt wird schwächer.
  • Unter der Bedingung, daß Avalanche-Durchbrüche aufgrund der Konzentration des elektrischen Feldes an dem pn-Übergang zwischen der n–-Typ-Halbleiterschicht und der p+-Typ-Halbleiterregion und der Feldlinienkonzentration des elektrischen Feldes an der Grenzfläche zwischen der n–-Typ-Halbleiterschicht und der n+-Typ-Halbleiterregion nicht auftreten, wird die Spannungsfestigkeit der Halbleitervorrichtung mit dielektrischer Trennung letztendlich bestimmt durch den Avalanche-Durchbruch aufgrund der Feldlinienkonzentration des elektrischen Feldes an der Grenzfläche zwischen der n–-Typ-Halbleiterschicht und der dielektrischen Schicht an einem Ort direkt unterhalb der n+-Typ-Halbleiterregion. Zur Schaffung einer Halbleitervorrichtung mit dielektrischer Trennung, die eine derartige Bedingung erfüllt, müssen die p+-Typ-Halbleiterregion und die n+-Typ-Halbleiterregion lediglich hinreichend weit entfernt voneinander angeordnet werden, so daß die Dicke und die Verunreinigungskonzentration der n–-Typ-Halbleiterschicht optimiert werden können.
  • Es ist allgemein bekannt, daß die Bedingung für das Nichtauftreten von Avalanche-Durchbrüchen den Zustand im Sinn hat, in dem, wenn die Verarmung ausgehend von der Grenzfläche zwischen der n–-Typ-Halbleiterschicht und der dielektrischen Schicht bis zu der oberen Oberfläche der n–-Typ-Halbleiterschicht verursacht wird, die Feldlinienkonzentration des elektrischen Feldes an der Grenzfläche zwischen der n–-Typ-Halbleiterschicht und der dielektrischen Schicht die Avalanche-Durchbruch-Bedingung erfüllt.
  • Wenn unter solch einer Bedingung d die Dicke der n–-Typ-Halbleiterschicht darstellt und Ecr das kritische elektrische Feld darstellt, welches einen Avalanche-Durchbruch verursacht, wird die Spannungsfestigkeit V durch den folgenden Ausdruck (2) dargestellt, wobei die Dicke der n+-Typ-Halbleiterregion vernachlässigt wird. V = Ecr·(d/2 + ε2·t0/ε3) (2)
  • Hier wird die Spannungsfestigkeit V der Halbleitervorrichtung mit dielektrischer Trennung berechnet für eine n–-Typ-Halbleiterschicht, welche aus Silicium gebildet ist, und eine dielektrische Schicht, die aus einer Siliciumoxidschicht gebildet ist. Als allgemeine Werte für den Abstand d und die Dicke t0 werden d = 4 × 10–4 bzw. t0 = 2 × 10–4 angenommen. Die kritische elektrische Feldstärke Ecr liegt in diesem Fall bei ungefähr Ecr = 4 × 105, obwohl sie durch die Dicke d der n–-Typ-Halbleiterschicht beeinflußt wird. Durch Zuweisen der Zahlenwerte 11,7 und 3,9 an ε2 bzw. ε3 (d. h. ε2 = 11,7 und ε3 = 3,9), wird die Spannungsfestigkeit V zu 320 V berechnet.
  • Wenn die Dicke d der n–-Typ-Halbleiterschicht um 1 μm vergrößert wird, wächst die Spannungsfestigkeit um 20 V. Wenn die Dicke t0 der dielektrischen Schicht um 1 μm vergrößert wird, wächst die Spannungsfestigkeit um 120 V.
  • Somit wächst die Spannungsfestigkeit stärker, wenn die Dicke der dielektrischen Schicht vergrößert wird als wie wenn die Dicke der n–-Typ-Halbleiterschicht vergrößert wird. Deshalb ist es zum Zwecke der Erhöhung der Spannungsfestigkeit wirkungsvoller, die Dicke der dielektrischen Schicht zu erhöhen als jene der n–-Typ-Halbleiterschicht. Außerdem resultiert das Anwachsen der Dicke der n–-Typ-Halbleiterschicht in zunehmender Schwierigkeit bei der Ausbildung der Isolationsschicht und ist daher nicht wünschenswert.
  • Wenn andererseits die Dicke der dielektrischen Schicht vergrößert wird, wird die Ausdehnung der zweiten Verarmungsschicht kleiner, wie oben festgestellt wurde, was dadurch in einer Verringerung des RESURF-Effekts resultiert. Dies bedeutet, die Feldlinienkonzentration des elektrischen Feldes an dem pn-Übergang zwischen der p+-Typ-Halbleiterregion und der n–-Typ-Halbleiterschicht wächst an, wodurch die Spannungsfestigkeit aufgrund eines möglichen Avalanche-Durchbruchs an diesem pn-Übergang begrenzt wird.
  • Durch Ausbilden einer porösen Oxidschicht in einem Bereich des Stützsubstrats einschließlich einem Abschnitt direkt unterhalb der Kathodenelektrode, die auf der Deckfläche der n+-Typ-Halbleiterregion des Halbleitersubstrates angeordnet ist, wird die Feldlinienkonzentration des elektrischen Feldes in der n–-Typ-Halbleiterschicht in der Umgebung der Grenze zwischen der n+-Typ-Halbleiterregion und der n–-Typ-Halbleiterschicht vermindert und die Spannungsfestigkeit wird folglich verbessert.
  • Durch Ausbilden eines Durchgangsloches in einer Region des Stützsubstrates einschließlich eines Abschnittes direkt unterhalb einer Drainelektrode eines MOSFET, welcher auf dem Halbleitersubstrat ausgebildet ist, und Ausbilden einer dielektrischen Schicht aus einem Silikon-Leiterpolymer auf jenem Abschnitt der dielektrischen Schicht, der im Innern des Durchgangsloches erscheint, wird die Feldlinienkonzentration des elektrischen Feldes in der n–-Typ-Halbleiterschicht in der Umgebung der Grenze zwischen der n+-Typ-Halbleiterregion und der n–-Typ-Halbleiterschicht vermindert und die Spannungsfestigkeit verbessert (siehe beispielsweise als erstes Patentdokument die japanische Patentoffenlegungsschrift Nr. 2004-200 472 A ).
  • Wenn jedoch die Spannungsfestigkeit der Halbleitervorrichtung mit dielektrischer Trennung aufgrund der Ausbildung der porösen Oxidschicht anwächst, wird die Spannungsfestigkeit der Anschlußverdrahtung der Kathodenelektrode unter die Spannungsfestigkeit der Halbleitervorrichtung mit dielektrischer Trennung fallen. Durch die Verwendung einer Verdrahtung mit Draht für die Anschlußverdrahtung der Kathodenelektrode kann angesichts dessen die Spannungsfestigkeit dergestalt eingestellt werden, daß sie die Spannungsfestigkeit der Halbleitervorrichtung übersteigt.
  • Wenn jedoch unter Verwendung eines Ultraschall-Drahtbonders ein Draht mittels Drahtbondens auf der Kathodenelektrode befestigt wird, unter welcher unmittelbar die poröse Oxidschicht ausgebildet ist, gibt es das Problem, daß Ultraschallwellen der schwammartigen porösen Oxidschicht zugeführt werden, was Risse in ihr erzeugt.
  • In dem Fall, in dem das Durchgangsloch durch das Stützsubstrat hindurch ausgebildet ist, gibt es darüber hinaus das weitere Problem, daß eine Durchbiegung der Halbleitervorrichtung mit dielektrischer Trennung verursacht werden kann aufgrund einer Kraft, die durch den Kopf eines Ultraschall-Drahtbonders erzeugt wird zum Drücken des Drahtes gegen die Drainelektrode.
  • Folglich ist es die Aufgabe der vorliegenden Erfindung, eine Halbleitervorrichtung mit dielektrischer Trennung und ein Herstellungsverfahren derselben bereitzustellen, wobei die Spannungsfestigkeit der Vorrichtung aufrechterhalten werden kann und gleichzeitig die Verdrahtung einer Elektrode durch eine Verdrahtung mittels Draht mit einer hohen Spannungsfestigkeit bewerkstelligt wird.
  • Die Aufgabe wird gelöst durch eine Halbleitervorrichtung mit dielektrischer Trennung gemäß Anspruch 1.
  • Weiterbildungen der Erfindung sind in den Unteransprüchen beschrieben.
  • Eine Halbleitervorrichtung mit dielektrischer Trennung nach Anspruch 1 beinhaltet ein Substrat mit dielektrischer Trennung, welches zusammengesetzt ist aus: einem Stützsubstrat; einer eingebetteten dielektrischen Schicht, die auf einer gesamten Fläche einer ersten Hauptebene des Stützsubstrates ausgebildet ist, und einem Halbleitersubstrat eines ersten Leitungstyps mit einer niedrigen Verunreinigungskonzentration, das über die eingebettete dielektrische Schicht auf das Stützsubstrat geschichtet ist. Das Halbleitersubstrat beinhaltet: eine erste Halbleiterregion eines ersten Leitungstyps mit einer hohen Verunreinigungskonzentration, die selektiv ausgebildet ist; eine zweite Halbleiterregion eines zweiten Leitungstyps mit einer hohen Verunreinigungskonzentration, die dergestalt angeordnet ist, daß sie die erste Halbleiterregion mit einem vorgegebenen Abstand zu einem äußeren Umfangsrand derselben umgibt; einer ersten Hauptelektrode, die an eine Oberfläche der ersten Halbleiterregion angefügt ist; und eine zweite Hauptelektrode, die an eine Oberfläche der zweiten Halbleiterregion gefügt ist. Die Halbleitervorrichtung mit dielektrischer Trennung beinhaltet: einen ersten dielektrischen Abschnitt, der benachbart zu der eingebetteten dielektrischen Schicht in einem ringförmigen Bereich des Stützsubstrates (3, 3B, 3C, 3D) so angeordnet ist, daß er eine Region des Stützsubstrats umgibt, die der ersten Halbleiterregion in einer Richtung der Schichtung desselben überlagert ist; und einen Draht, der mit der ersten Hauptelektrode verbunden ist.
  • Die vorteilhaften Wirkungen der Halbleitervorrichtung mit dielektrischer Trennung gemäß der vorliegenden Erfindung sind folgende. Der erste dielektrische Abschnitt, der eine Region des Stützsubstrates umgibt, welche direkt unterhalb der ersten Halbleiterregion liegt, ist in dem Stützsubstrat dergestalt angeordnet, daß er in Kontakt zu der eingebetteten dielektrischen Schicht ist, so daß die Spannungsfestigkeit der Halbleitervorrichtung mit dielektrischer Trennung hochgehalten werden kann.
  • Wenn unter Verwendung eines Ultraschall-Drahtbonders ein Draht auf der ersten Hauptelektrode befestigt wird, wird eine Ultraschallschwingung, die von einem Kopf des Drahtbonders der ersten Hauptelektrode über den Draht zugeführt wird, an das Stützsubstrat weitergegeben, wobei sie die N-Wannenregion durchläuft. Da aber das durch die so weitergeleitete Ultraschallschwingung betroffene Stützsubstrat aus einem Silicium-Einkristall mit einer hohen mechanischen Festigkeit besteht, erleidet es keine mechanischen Schäden, wie z. B. Risse oder dergleichen, aufgrund der Ultraschallschwingung. Somit kann der Draht mittels des Ultraschall-Drahtbonders befestigt werden und die Verdrahtung der ersten Hauptelektrode kann unter Verwendung eines Drahtes, welcher eine große Spannungsfestigkeit aufweist, bewerkstelligt werden.
  • Weitere Merkmale und Zweckmäßigkeiten der vorliegenden Erfindung werden anhand von Ausführungsbeispielen unter Bezugnahme auf die beigefügten Zeichnungen erläutert. Von den Figuren zeigen:
  • 1 eine perspektivische Ansicht einschließlich eines Teilquerschnitts einer Halbleitervorrichtung mit dielektrischer Trennung gemäß einer ersten Ausführungsform der vorliegenden Erfindung,
  • 2 eine Querschnittsansicht, welche den elektrischen Fluß zeigt, wenn eine Spannung der Halbleitervorrichtung mit dielektrischer Trennung gemäß der ersten Ausführungsform eingeprägt wird,
  • 3 eine Teilquerschnittsansicht einer Halbleitervorrichtung mit dielektrischer Trennung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung,
  • 4 eine Querschnittsansicht einer Halbleitervorrichtung mit dielektrischer Trennung gemäß einer dritten Ausführungsform der vorliegenden Erfindung,
  • 5 eine Querschnittsansicht einer Halbleitervorrichtung mit dielektrischer Trennung gemäß einer vierten Ausführungsform der vorliegenden Erfindung,
  • Im folgenden werden Ausführungsformen der vorliegenden Erfindung beschrieben unter Bezugnahme auf die beigefügten Zeichnungen.
  • Ausführungsform 1
  • 1 ist eine perspektivische Ansicht einschließlich eines Teilquerschnitts einer Halbleitervorrichtung mit dielektrischer Trennung gemäß einer ersten Ausführungsform der vorliegenden Erfindung. 2 ist eine Querschnittsansicht, die den elektrischen Fluß zeigt, wenn der Halbleitervorrichtung mit dielektrischer Trennung gemäß der ersten Ausführungsform eine Spannung eingeprägt wird.
  • Die Halbleitervorrichtung mit dielektrischer Trennung, im allgemeinen mit dem Bezugszeichen 1 bezeichnet, gemäß der ersten Ausführungsform der vorliegenden Erfindung ist auf einem Substrat 2 mit dielektrischer Trennung eines SOI(Silicium-auf-Isolator)-Aufbaus ausgebildet, wie in 1 gezeigt. Das Substrat mit dielektrischer Trennung 2 ist als integraler Körper aufgebaut aus einem Stützsubstrat 3 aus Silicium, einem Halbleitersubstrat 4 aus Silicium mit einer darauf ausgebildeten Hochspannungsschaltung und einer eingebetteten Oxidschicht 5 als einer eingebetteten dielektrischen Schicht, die angrenzend an eine erste Hauptebene des Stützsubstrates 3 angeordnet ist.
  • Auf dem Halbleitersubstrat 4 ist ein MOSFET als ein Beispiel einer integrierten Schaltung mit hohem dielektrischem Widerstand ausgebildet. Weiterhin weist das Halbleitersubstrat 4 eine n-Typ-Siliciumschicht 6 eines ersten Leitungstyps mit einer niedrigen Verunreinigungskonzentration auf.
  • Durch eine Isolationsschicht 7 ist die n-Typ-Siliciumschicht 6 in einer ringförmigen Weise in einen vorbestimmten Bereich unterteilt. Eine N-Wannenregion 8 als eine erste Halbleiterregion eines ersten Leitungstyps mit einer hohen Verunreinigungskonzentration ist in dem Zentralbereich des vorbestimmten unterteilten Bereichs über ein Gebiet ausgebildet, das sich von einer Deckfläche der n-Typ-Siliciumschicht 6, d. h. ihrer einen Oberfläche gegenüber ihrer anderen Oberfläche in Kontakt zu der eingebetteten Oxidschicht 5, bis zu der eingebetteten Oxidschicht 5 erstreckt. Dabei ist ein ringförmiger Abschnitt der n-Typ-Siliciumschicht 6 mit einer vorbestimmten Breite um die N-Wannenregion 8 in einer Oberflächenrichtung der n-Typ-Siliciumschicht 6 herum belassen. Dieser ringförmige Abschnitt der n-Typ-Siliciumschicht 6 wird als eine n–-Region 9 bezeichnet. Eine P-Wannenregion 10 als eine ringförmige zweite Halbleiterregion eines zweiten Leitungstyps mit einer vorbestimmten Breite und hohen Verunreinigungskonzentration ist um die n–-Region 9 herum so ausgebildet, daß sie sich von der Deckfläche der n-Typ-Siliciumschicht 6 bis zu einer vorbestimmten Tiefe in einer Dickenrichtung derselben erstreckt. Weiterhin ist eine n+-Region 11 des ersten Leitungstyps mit einer hohen Verunreinigungskonzentration, die in der P-Wannenregion 10 enthalten ist, so ausgebildet, daß sie sich von der Deckfläche der n-Typ-Siliciumschicht 6 bis zu einer Tiefe erstreckt, die flacher ist als jene der P-Wannenregion 10.
  • Zusätzlich ist eine Drainelektrode 12 als eine erste Hauptelektrode auf einer Oberfläche der N-Wannenregion 8 entsprechend der Deckfläche der n-Typ-Siliciumschicht 6 ausgebildet und ein Draht 13 ist mit der Drainelektrode 12 verbunden.
  • Auf einer Deckfläche der n–-Region 9 ist eine Feldisolationsschicht 14 ausgebildet und auf einer Oberfläche der Feldisolationsschicht 14 ist wiederum eine Gateelektrode 15 ausgebildet.
  • Eine Sourceelektrode 16 als eine zweite Hauptelektrode ist auf einer Oberfläche der P-Wannenregion 10 entsprechend der Deckfläche der n-Typ-Siliciumschicht 6 ausgebildet.
  • Andererseits ist eine poröse Oxidschicht 17 als ein erster dielektrischer Abschnitt in einer ringförmigen Region des Stützsubstrates 3 ausgebildet, die sich von einem äußeren Umfang einer Region, welche die N-Wannenregion 8 überlagert, wenn die n-Typ-Siliciumschicht 6 mit dem darauf ausgebildeten MOSFET auf das Stützsubstrat 3 projiziert wird, bis zu einem Teil der P-Wannenregion 10 über eine vorbestimmte Tiefe ausgehend von der eingebetteten Oxidschicht 5 erstreckt.
  • Darüber hinaus ist auf einer Rückseitenoberfläche des Stützsubstrates 3, d. h. einer Oberfläche desselben gegenüber seiner anderen Oberfläche in Kontakt zu der eingebetteten Oxidschicht 5, eine Rückseitenoberflächenelektrode 18 ausgebildet.
  • Als nächstes wird Bezug genommen auf ein Verfahren des Herstellens einer Halbleitervorrichtung mit dielektrischer Trennung 2 gemäß der ersten Ausführungsform der vorliegenden Erfindung. Bei der Herstellung dieses Substrates mit dielektrischer Trennung 2 wird, wenn vorher das Halbleitersubstrat 4 dem Stützsubstrat 3 zum Ausbilden einer MOSFET-Schaltung überlagert wurde, die poröse Oxidschicht 17 eines vorbestimmten Musters auf einem unteren Abschnitt der N-Wannenregion 8 ausgebildet, während der Silicium-Einkristall so belassen wird, wie er ist. Das Silicium-Einkristallsubstrat, das ein Ausgangsmaterial des Stützsubstrates 3 ist, wird maskiert mit Ausnahme eines Abschnitts desselben, in dem die poröse Oxidschicht 17 gebildet werden soll. Danach wird es in eine Flußsäurelösung in einem Behälter für chemische Umsetzungen getaucht, die aus Flußsäure zusammengesetzt ist, welche in einem Lösungsmittel, wie beispielsweise Ethylalkohol, gelöst ist. Danach wird das Silicium-Einkristallsubstrat einem Anoxidierungsvorgang unterzogen, indem ein positives elektrisches Potential an das Silicium-Einkristallsubstrat angelegt wird und ein negatives Potential an eine in die Lösung getauchte Platinelektrode angelegt wird. Durch die Anodisierungsbehandlung wird das Silicium gelöst zum Ausbilden einer porösen Siliciumschicht. Nach dem Entfernen der Maskierung ist die poröse Siliciumschicht vorläufig oxidiert. Durch thermisches Oxidieren des Silicium-Einkristallsubstrats als Halbleitersubstrat 4 wird danach in dem Umfangsabschnitt des Silicium-Einkristallsubstrats eine thermische Oxidschicht ausgebildet, welche dann mit dem Stützsubstrat 3 mit der darauf ausgebildeten poröse Oxidschicht geschichtet wird und durch Unterziehen einer Wärmebehandlung damit integriert wird. Hieraufhin wird die Dicke des Halbleitersubstrates 4 verringert zum Bereitstellen des Substrates mit dielektrischer Trennung 2. Die auf dem Umfangsabschnitt des Halbleitersubstrates 4 ausgebildete thermische Oxidschicht verbleibt zwischen den Stützsubstraten 3 und dem Halbleitersubstrat 4, um zu der eingebetteten Oxidschicht 5 zu werden, durch welche die auf dem Halbleitersubstrat 4 ausgebildeten Schaltungen dielektrisch getrennt werden.
  • Wenn bei dieser Halbleitervorrichtung mit dielektrischer Trennung 1 gemäß der ersten Ausführungsform der Sourceelektrode 16 und der Rückseitenaberflächenelektrode 18 0 V eingeprägt wird, mit einer der Drainelektrode 12 eingeprägten positiven Spannung, verlaufen die elektrischen Flußlinien zwischen der Drainelektrode 12 und der Sourceelektrode 16 und zwischen der Drainelektrode 12 und der Rückseitenoberflächenelektrode 18 wie in 2 gezeigt. Die N-Wannenregion 8 reicht bis zu der eingebetteten Oxidschicht 5, so daß die elektrischen Flußlinien von der n–-Region 9 zu der n–-Region 9 durch die eingebettete Oxidschicht 5 reichen. Wenn man das Innere der n–-Region 9 betrachtet, wo eine kritische elektrische Feldstärke, die einen Avalanche-Durchbruch verursacht, niedrig ist und zu einem Problem wird, so verläuft hier ein Teil des elektrischen Flusses in der porösen Oxidschicht 17, so daß in der n–-Region 9 in der Umgebung einer Grenzfläche zwischen der N-Wannenregion 8 und der n–-Region 9 die elektrische Feldstärke sogar bei einem Vergleich zu dem Fall, bei dem die poröse Oxidschicht 17 auf dem Stützsubstrat 3 an einer Position unmittelbar unterhalb der N-Wannenregion 8 angeordnet ist, nicht anwächst.
  • In der Halbleitervorrichtung mit dielektrischer Trennung 1 ist die poröse Oxidschicht 17, welche eine Region des Stützsubstrates 3 umgibt, die unmittelbar unterhalb der N-Wannenregion 8 positioniert ist, in dem Stützsubstrat 3 so angeordnet, daß sie in Kontakt zu der eingebetteten Oxidschicht 5 steht. Dadurch kann die Spannungsfestigkeit der Halbleitervorrichtung mit dielektrischer Trennung 1 hoch gehalten werden.
  • Wenn der Draht 13 auf die Drainelektrode 12 unter Verwendung eines Ultraschall-Drahtbonders gebondet (befestigt) wird, wird die der Drainelektrode 12 über den Draht 13 durch einen Kopf des Drahtbonders zugeführte Ultraschallschwingung an das Stützsubstrat 3 weitergeleitet, wobei sie die N-Wannenregion 8 durchläuft. Allerdings besteht das Stützsubstrat 3, das durch die auf diese Weise weitergeleitete Ultraschallschwingung betroffen ist, aus dem Silicium-Einkristall mit einer hohen mechanischen Festigkeit. Daher erleidet es nicht mechanische Schäden, wie z. B. Risse oder dergleichen, aufgrund der Ultraschallschwingung. Somit kann der Draht 13 mittels des Ultraschall-Drahtbonders befestigt (gebondet) werden, so daß die Verdrahtung der Drainelektrode 12 unter Verwendung des Drahtes 13 mit einer großen Spannungsfestigkeit bewerkstelligt werden kann.
  • Ausführungsform 2
  • 3 ist eine Teilquerschnittsansicht einer Halbleitervorrichtung mit dielektrischer Trennung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung. Die Halbleitervorrichtung mit dielektrischer Trennung, allgemein mit 1B bezeichnet, gemäß der zweiten Ausführungsform unterscheidet sich von der oben erwähnten Halbleitervorrichtung mit dielektrischer Trennung 1 gemäß der ersten Ausführungsform darin, daß eine zweite eingebettete Oxidschicht 20 als eine erste elektrische Schicht zu einem Stützsubstrat 38 hinzugefügt ist, wie in 3 gezeigt. Der weitere Aufbau dieser Ausführungsform ist jedoch ähnlich zu jenem der ersten Ausführungsform und daher werden gleiche Komponenten oder Teile durch die gleichen Symbole gekennzeichnet, während eine detaillierte Erläuterung derselben unterlassen wird.
  • Diese zweite eingebettete Oxidschicht 20 wird bei dem Verfahren des Präparierens eines Substrats mit dielektrischer Trennung 2 im Vorhinein ausgebildet. Speziell wird die zweite eingebettete Oxidschicht 20 ausgebildet durch Einbringen von Sauerstoffionen in ein Silicium-Einkristallsubstrat als einem Ausgangsmaterial des Stützsubstrates 3B dergestalt, daß sie an einer vorbestimmten Position verbleiben, und Durchführen eines Hochtemperatur-Annealings (Hochtemperaturbehandlung) an dem so mit den Sauerstoffionen versehenen Silicium-Einkristallsubstrat. Die Tiefe des Silicium-Einkristallsubstrats, in der die Sauerstoffionen verbleiben, liegt innerhalb der Tiefe der porösen Oxidschicht 17. Danach wird die poröse Oxidschicht 17 in einer Weise ähnlich zu der ersten Ausführungsform ausgebildet und die Präparation des Stützsubstrates 3B ist abgeschlossen. Dann werden das so vorbereitete Stützsubstrat 3B und das Halbleitersubstrat 4 mit der über seinem gesamten Umfangsabschnitt ausgebildeten thermischen Oxidschicht miteinander integriert.
  • Die zweite eingebettete Oxidschicht 20 ist an einer Position innerhalb der Tiefe der porösen Oxidschicht 17 ausgebildet, so daß, wenn der Sourceelektrode 16 und der Rückseitenoberflächenelektrode 18 0 V eingeprägt wird, mit einer der Drainelektrode 12 eingeprägten positiven Spannung, die Linien des elektrischen Flusses zwischen der Drainelektrode 12 und der Sourceelektrode 16 und zwischen der Drainelektrode 12 und der Rückseitenoberflächenelektrode 18 gezogen sind, wie in 3 gezeigt. Die N-Wannenregion 8 erstreckt sich zu der eingebetteten Oxidschicht 5, so daß ein Teil der elektrischen Flußlinien von der n–-Region 9 zu der n–-Region 9 durch die eingebettete Oxidschicht 5 läuft. Demgegenüber erstreckt sich der verbleibende Teil der elektrischen Flußlinien von der n–-Region 9 zu der n–-Region 9 durch die eingebettete Oxidschicht 5, die poröse Oxidschicht 17, die zweite eingebettete Oxidschicht 20, die poröse Oxidschicht 17 und die eingebettete Oxidschicht 5.
  • Bei einer derartigen Halbleitervorrichtung mit dielektrischer Trennung 1B sind die beiden eingebetteten Oxidschichten 5, 20 in dem Stützsubstrat 3B an Positionen unmittelbar unterhalb der N-Wannenregion 8 ausgebildet, so daß das elektrische Feld den eingebetteten Oxidschichten 5, 20 zugewiesen ist. Mit einer derartigen Anordnung ist die elektrische Feldstärke der n–-Region 9 in der Umgebung der Grenze der N-Wannenregion 8 zu der n–-Region 9 gelindert oder verringert, so daß es möglich ist, eine Halbleiterschaltung einer hohen Spannungsfestigkeit auf dem Halbleitersubstrat 4 auszubilden.
  • Obwohl bei der zweiten Ausführungsform Sauerstoffionen eingebracht werden bevor die poröse Oxidschicht 17 in dem Stützsubstrat 3B ausgebildet wird, kann in dem Falle, in dem eine hohe Energieselektivität sichergestellt werden kann, das Einbringen der Sauerstoffionen vor dem Bonden bewerkstelligt werden.
  • Ausführungsform 3
  • 4 ist eine Querschnittsansicht einer Halbleitervorrichtung mit dielektrischer Trennung gemäß einer dritten Ausführungsform der vorliegenden Erfindung. Die Halbleitervorrichtung mit dielektrischer Trennung, allgemein mit 1C bezeichnet, gemäß der dritten Ausführungsform unterscheidet sich von jener der ersten Ausführungsform in dem Aufbau einer N-Wannenregion 8C. Der übrige Aufbau dieser Ausführungsform ist ähnlich zu der ersten Ausführungsform und daher werden gleiche Komponenten oder Teile mit gleichen Symbolen gekennzeichnet, wobei eine detaillierte Erläuterung derselben unterlassen wird.
  • Die N-Wannenregion 8C ist mit einer Grabenisolationsregion 22 in ihrem Inneren ausgebildet. Die Grabenisolationsregion 22 beinhaltet eine Seitenwandoxidschicht 24 auf einer Seitenwand einer Grabenrinne 23, Polysilicium 25, welches die Grabenrinne 23 mit der darauf gebildeten Seitenwandoxidschicht 24 füllt, und eine Feldoxidschicht 26, die die mit dem Polysilicium 25 gefüllte Grabenrinne 23 bedeckt.
  • Der kürzeste Abstand oder die kürzeste Weite W1 zwischen der äußeren Seitenwand der Grabenrinne 23 und der porösen Oxidschicht 17 ist größer als die Dicke DP der porösen Oxidschicht 17.
  • Weiterhin sind die N-Wannenregion 8C und die poröse Oxidschicht 17 so angeordnet, daß sie einander mit einer Breite W2, die im wesentlichen gleich der Breite W1 ist, überlappen.
  • Als nächstes wird Bezug genommen auf die Bildung der Grabenisolationsregion 22. zunächst wird die N-Wannenregion 8C ausgebildet durch Diffundieren einer Verunreinigung, die den ersten Leitungstyp zeigt, in das Halbleitersubstrat 4C des Substrats mit dielektrischer Trennung 2 von einer Deckflächenseite desselben mit einer hohen Feldlinienkonzentration, so daß sie die eingebettete Oxidschicht 5 erreicht. Danach wird das Halbleitersubstrat 4C mittels Trockenätzens Graben-geätzt, bis die eingebettete Oxidschicht 5 des Halbleitersubstrates 4C frei liegt, wodurch die Grabenrinne 23 ausgebildet wird. Nachfolgend wird mittels Gasphasenabscheidung oder thermischer Oxidation die Seitenwandoxidschicht 24 auf der Grabenseitenwand der Grabenrinne 23 ausgebildet, wonach Polysilicium mittels Gasphasenabscheidung derart abgeschieden wird, daß es die Grabenrinne 23 füllt. Danach wird mittels Rückätzens das auf anderen Abschnitten als der Grabenrinne 23 abgeschiedene Polysilicium entfernt. Schließlich werden die Grabentrennregion 22 und ein Teil der N-Wannenregion 8C, der in der Umgebung derselben liegt, mit der Feldoxidschicht 26 bedeckt. Weiterhin wird die Drainelektrode 12 ausgebildet, die die Feldoxidschicht 26 und die N-Wannenregion 8C bedeckt.
  • Mittels eines Ultraschall-Drahtbonders wird der Draht 13 auf die Drainelektrode 12 mit der in einem unteren Abschnitt derselben ausgebildeten Grabentrennregion 22 Draht-gebondet.
  • Bei einer derartigen Halbleitervorrichtung mit dielektrischer Trennung 1C ist die Grabentrennregion 22, deren Steifheit durch die Seitenwandoxidschicht 24 vergrößert ist, in dem unteren Abschnitt der Drainelektrode 12 ausgebildet, an welche der Draht 13 Draht-gebondet wird, so daß die Befestigungsstärke des Drahtes 13 auf der Drainelektrode 12 verbessert wird.
  • Zusätzlich ist der kürzeste Abstand W1 zwischen der Grabentrennregion 22 und der porösen Oxidschicht 17 größer als die Dicke DP der porösen Oxidschicht 17. Sogar wenn die Ultraschallschwingung nach unterhalb eines unteren Abschnitts der Grabentrennregion 22 weitergeleitet wird, ist es somit möglich, das Ausstrahlen der Ultraschallschwingung oder -welle zu der porösen Oxidschicht 17 zu verhindern, da die poröse Oxidschicht 17 unter einem Winkel von 45° oder mehr nach außen zurückgezogen ist. Deshalb wird niemals irgendein mechanischer Defekt, beispielsweise ein Riß, etc., in der porösen Oxidschicht 17 hervorgerufen werden.
  • Da die poröse Oxidschicht 17 und die N-Wannenregion 8C mit der Breite W2 ähnlich zu der Breite W1 einander überlappen bzw. aufeinandergeschichtet sind, ist beim Einprägen einer Spannung die Stärke des elektrischen Feldes in der n–-Region 9 in der Umgebung eines Dreifachpunktes der N-Wannenregion 8C, der n–-Region 9 und der eingebetteten Oxidschicht 5 auf einen Wert unterhalb einer kritischen elektrischen Feldstärke für einen Avalanche-Durchbruch verringert.
  • Bei der dritten Ausführungsform ist die Grabenrinne 23 in der Grabentrennregion 22 einfach bzw. eine Einfachstruktur. Die Grabentrennregion 22 wird jedoch in einer sich selbst vollendenden Weise ausgebildet, so daß die Grabenrinne 23 in einer Mehrfachstruktur ausgebildet werden kann.
  • Ausführungsform 4
  • 5 ist eine Querschnittsansicht einer Halbleitervorrichtung mit dielektrischer Trennung gemäß einer vierten Ausführungsform der vorliegenden Erfindung. Die Halbleitervorrichtung mit dielektrischer Trennung, allgemein mit 1D bezeichnet, gemäß der vierten Ausführungsform unterscheidet sich von der Halbleitervorrichtung mit dielektrischer Trennung 1C gemäß der dritten Ausführungsform darin, daß eine N-Wannenregion 8D vorgesehen ist, die in 5 gezeigt ist. Der übrige Aufbau dieser Ausführungsform ist ähnlich zu der vierten Ausführungsform und daher sind gleiche Komponenten oder Teile durch gleiche Symbole gekennzeichnet, während eine detaillierte Erläuterung derselben unterlassen wird.
  • Die N-Wannenregion 8D beinhaltet eine erste N-Wannenregion 28a, die ausgebildet ist durch Diffundieren von Verunreinigungen des ersten Leitungstyps von oben mit einer hohen Feldlinienkonzentration zu der Deckfläche der n-Typ-Siliciumschicht 6, sowie eine zweite N-Wannenregion 28b als eine dritte Halbleiterregion, die gebildet wird durch Diffundieren von Verunreinigungen des ersten Leitungstyps mit einer hohen Feldlinienkonzentration von der Grabenseitenwand zu der Grabenrinne 23.
  • Der kürzeste Abstand bzw. die kürzeste Breite W1 zwischen der äußeren Seitenwand der Grabenrinne 23 und der porösen Oxidschicht 17 ist größer als die Dicke DP der porösen Oxidschicht 17.
  • Die zweite N-Wannenregion 28b und die poröse Oxidschicht 17 sind so angeordnet, daß sie miteinander mit der vorbestimmten Breite W2 überlappen.
  • Die N-Wannenregion 8D wird wie folgt ausgebildet. Das Halbleitersubstrat 4D wird mittels Trockenätzens Graben-geätzt bis die eingebettete Oxidschicht 5 des Halbleitersubstrates 4D frei liegt. Dadurch wird die Grabenrinne 23 ausgebildet. Danach wird die erste N-Wannenregion 28a ausgebildet durch Diffundieren von Verunreinigungen, die den ersten Leitungstyp zeigen, zu dem Halbleitersubstrat 4D des Substrates mit dielektrischer Trennung 2 von dessen Deckflächenseite her mit einer hohen Feldlinienkonzentration. Danach wird die N-Wannenregion 28b ausgebildet durch Diffundieren von Verunreinigungen, die den ersten Leitungstyp zeigen, ausgehend von der Seitenwand der Grabenrinne 23 mit einer hohen Feldlinienkonzentration. Nachfolgend wird die Seitenwandoxidschicht 24 auf der Grabenseitenwand der Grabenrinne 23 mittels Gasphasenabscheidung oder thermischer Oxidation ausgebildet, wonach Polysilicium mittels Gasphasenabscheidung abgeschieden wird zum Füllen der Grabenrinne 23. Danach wird mittels Rückätzens das auf anderen Abschnitten als der Grabenrinne 23 abgeschiedene Polysilicium entfernt. Schließlich werden die Grabentrennregion 22 und ein Teil der ersten und zweiten N-Wannenregionen 28a, 28b, die in der Umgebung derselben liegen, mit der Feldoxidschicht 26 bedeckt und die Drainelektrode 12 wird ausgebildet, die die Feldoxidschicht 26 und die erste N-Wannenregion 28a bedeckt.
  • Bei einer derartigen Halbleitervorrichtung mit dielektrisoher Trennung 1D können die Verunreinigungen in der zweiten N-Wannenregion 28b direkt unterhalb der Drainelektrode 12 mit einer hohen Feldlinienkonzentration diffundieren, so daß der AN-Widerstand eines auf dem Halbleitersubstrat 4D ausgebildeten MOSFET verringert werden kann.
  • Obwohl bei dieser vierten Ausführungsform die Verunreinigung des ersten Leitungstyps mit einer hohen Dichte zu einer Region des Halbleitersubstrates 4D, die durch die Grabentrennregion 22 umgeben ist, diffundiert werden, wird es keinen Einfluß auf die Eigenschaft der Halbleitervorrichtung mit dielektrischer Trennung 1D geben, sogar wenn eine derartige Diffusion der Verunreinigungen des ersten Leitungstyps zu dieser Region nicht durchgeführt wird.

Claims (6)

  1. Halbleitervorrichtung mit dielektrischer Trennung, welche ein Substrat mit dielektrischer Trennung (2) aufweist, wobei das Substrat mit dielektrischer Trennung (2) aufweist: ein Stützsubstrat (3, 3B, 3C, 3D), eine eingebettete dielektrische Schicht (5), die auf der gesamten Fläche einer ersten Hauptebene des Stützsubstrates (3) ausgebildet ist, und ein Halbleitersubstrat (4, 4C, 4D) eines ersten Leitungstyps mit einer niedrigen Verunreinigungskonzentration, das auf das Stützsubstrat (3, 3B, 3C, 3D) über die eingebettete dielektrische Schicht (5) geschichtet ist, wobei das Halbleitersubstrat (4, 4C, 4D) aufweist: eine erste Halbleiterregion (8, 8C, 8D) eines ersten Leitungstyps mit einer hohen Verunreinigungskonzentration, die selektiv ausgebildet ist, eine zweite Halbleiterregion (10) eines zweiten Leitungstyps mit einer hohen Verunreinigungskonzentration, die dergestalt angeordnet ist, daß sie die erste Halbleiterregion (8, 8C, 8D) ausgehend von einem äußeren Umfangsrand derselben mit einem vorbestimmten Abstand umgibt, eine erste Hauptelektrode (12), die an eine Oberfläche der ersten Halbleiterregion (8, 8C, 8D) gefügt ist, und eine zweite Hauptelektrode (16), die an eine Oberfläche der zweiten Halbleiterregion (10) gefügt ist, wobei die Halbleitervorrichtung mit dielektrischer Trennung aufweist: einen ersten dielektrischen Abschnitt (17), der benachbart zu der eingebetteten dielektrischen Schicht (5) in einem ringförmigen Bereich des Stützsubstrates (3, 3B, 3C, 3D) so angeordnet ist, dass er eine Region des Stützsubstrates (3, 3B, 3C, 3D) umgibt, welche die erste Halbleiterregion (8, 8C, 8D) in einer Richtung der Schichtung derselben überlagert, und einen Draht (13), der mit der ersten Hauptelektrode (12) verbunden ist.
  2. Halbleitervorrichtung mit dielektrischer Trennung nach Anspruch 1, bei der die erste Halbleiterregion (8, 8C, 8D) in Kontakt zu der eingebetteten dielektrischen Schicht (5) ist.
  3. Halbleitervorrichtung mit dielektrischer Trennung nach Anspruch 1 oder 2, weiterhin aufweisend: eine erste dielektrische Schicht (20), die in einer Region des Stützsubstrates (3B) angeordnet ist, welche an einer Position, die mit einem vorbestimmten Abstand in der Richtung der Schichtung von der eingebetteten dielektrischen Schicht (5) beabstandet ist, in der Richtung der Schichtung der ersten Halbleiterregion (8) überlagert ist, wobei die erste dielektrische Schicht mit dem ersten dielektrischen Abschnitt (17) verbunden ist.
  4. Halbleitervorrichtung mit dielektrischer Trennung nach einem der Ansprüche 1 bis 3, weiterhin aufweisend: eine Grabentrennregion (22), die in der Halbleiterregion (8C, 8D) angeordnet ist zum Unterteilen der ersten Halbleiterregion (8C, 8D) in zwei konzentrische Bereiche.
  5. Halbleitervorrichtung mit dielektrischer Trennung nach Anspruch 4, bei der, wenn die erste Halbleiterregion (8C, 8D), der erste dielektrische Abschnitt (17) und die Grabentrennregion (22) auf die eingebettete dielektrische Schicht (5) projiziert werden, ein Abstand zwischen dem dielektrischen Abschnitt (17) und der Grabentrennregion (22) die Dicke in der Richtung der Schichtung des ersten dielektrischen Abschnitts (17) übersteigt und eine Breite des Überlapps zwischen der ersten Halbleiterregion (8C, 8D) und dem ersten dielektrischen Abschnitt (17) gleich dem Abstand zwischen dem ersten dielektrischen Abschnitt (17) und der Grabentrennregion (22) ist.
  6. Halbleitervorrichtung mit dielektrischer Trennung nach Anspruch 1, bei der die erste Halbleiterregion (8D) von der eingebetteten dielektrischen Schicht (5) beabstandet ist, und die Halbleitervorrichtung mit dielektrischer Trennung weiterhin aufweist: eine Grabentrennregion (22), die das Innere der ersten Halbleiterregion (8D) und das Innere einer Region des Halbleitersubstrates (4D), welches der ersten Halbleiterregion (8D) in der Richtung der Schichtung überlagert ist, in zwei konzentrische Bereiche unterteilt, und eine dritte Halbleiterregion (28b) eines ersten Leitungstyps mit einer hohen Verunreinigungskonzentration, die benachbart zu der Grabentrennregion (22) angeordnet ist, so daß sie diese umgibt und die erste Halbleiterregion (8) und die eingebettete dielektrische Schicht (5) kontaktiert.
DE102006019950A 2005-05-09 2006-04-28 Halbleitervorrichtung mit dielektrischer Trennung Active DE102006019950B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005-135967 2005-05-09
JP2005135967A JP4629490B2 (ja) 2005-05-09 2005-05-09 誘電体分離型半導体装置

Publications (2)

Publication Number Publication Date
DE102006019950A1 DE102006019950A1 (de) 2006-11-16
DE102006019950B4 true DE102006019950B4 (de) 2012-04-26

Family

ID=37137379

Family Applications (2)

Application Number Title Priority Date Filing Date
DE102006019950A Active DE102006019950B4 (de) 2005-05-09 2006-04-28 Halbleitervorrichtung mit dielektrischer Trennung
DE102006062855.1A Active DE102006062855B4 (de) 2005-05-09 2006-04-28 Halbleitervorrichtung mit dielektrischer Trennung und Herstellungsverfahren derselben

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE102006062855.1A Active DE102006062855B4 (de) 2005-05-09 2006-04-28 Halbleitervorrichtung mit dielektrischer Trennung und Herstellungsverfahren derselben

Country Status (7)

Country Link
US (2) US7485943B2 (de)
JP (1) JP4629490B2 (de)
KR (1) KR100739860B1 (de)
CN (3) CN100477253C (de)
DE (2) DE102006019950B4 (de)
FR (2) FR2885454B1 (de)
TW (1) TWI305058B (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI408808B (zh) * 2007-10-24 2013-09-11 Chun Chu Yang 同軸電晶體結構
US8097921B2 (en) 2007-11-09 2012-01-17 Denso Corporation Semiconductor device with high-breakdown-voltage transistor
JP5493435B2 (ja) * 2009-04-08 2014-05-14 富士電機株式会社 高耐圧半導体装置および高電圧集積回路装置
JP5499915B2 (ja) 2009-06-10 2014-05-21 富士電機株式会社 高耐圧半導体装置
JP5458809B2 (ja) 2009-11-02 2014-04-02 富士電機株式会社 半導体装置
JP5201169B2 (ja) * 2010-05-13 2013-06-05 三菱電機株式会社 誘電体分離型半導体装置の製造方法
JP5610930B2 (ja) 2010-08-30 2014-10-22 三菱電機株式会社 半導体装置
US8765609B2 (en) 2012-07-25 2014-07-01 Power Integrations, Inc. Deposit/etch for tapered oxide
US9343557B2 (en) * 2013-02-07 2016-05-17 Stmicroelectronics (Tours) Sas Vertical power component
US10280076B2 (en) 2016-04-15 2019-05-07 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
JP2020108087A (ja) * 2018-12-28 2020-07-09 セイコーエプソン株式会社 振動デバイス、電子機器および移動体
CN116387326A (zh) * 2019-12-06 2023-07-04 群创光电股份有限公司 电子装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004200472A (ja) * 2002-12-19 2004-07-15 Mitsubishi Electric Corp 誘電体分離型半導体装置およびその製造方法
DE102004059629A1 (de) * 2003-12-12 2005-07-14 Mitsubishi Denki K.K. Halbleitervorrichtung vom Typ mit dielektrischer Isolierung und Verfahren zu deren Herstellung

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2860089B2 (ja) * 1987-02-26 1999-02-24 株式会社東芝 高耐圧半導体素子
JPH03119733A (ja) * 1989-10-02 1991-05-22 Fujitsu Ltd 高耐電圧半導体装置
DE4231310C1 (de) 1992-09-18 1994-03-24 Siemens Ag Verfahren zur Herstellung eines Bauelementes mit porösem Silizium
JP2739018B2 (ja) * 1992-10-21 1998-04-08 三菱電機株式会社 誘電体分離半導体装置及びその製造方法
US5445974A (en) 1993-03-31 1995-08-29 Siemens Components, Inc. Method of fabricating a high-voltage, vertical-trench semiconductor device
JPH0945762A (ja) 1995-07-26 1997-02-14 Matsushita Electric Works Ltd 半導体素子基体およびその製造方法
JP3435930B2 (ja) 1995-09-28 2003-08-11 株式会社デンソー 半導体装置及びその製造方法
JPH09205210A (ja) * 1996-01-26 1997-08-05 Matsushita Electric Works Ltd 誘電体分離型半導体装置
JPH11191627A (ja) * 1997-12-26 1999-07-13 Matsushita Electric Works Ltd 半導体装置
JP3957417B2 (ja) * 1998-11-13 2007-08-15 三菱電機株式会社 Ｓｏｉ高耐圧電力デバイス
EP1111683A3 (de) * 1999-12-17 2005-02-02 Matsushita Electric Industrial Co., Ltd. Hochspannungshalbleiteranordnung
KR100535062B1 (ko) * 2001-06-04 2005-12-07 마츠시타 덴끼 산교 가부시키가이샤 고내압 반도체장치
JP2003051609A (ja) * 2001-08-03 2003-02-21 Tokyo Gas Co Ltd ダイヤモンド高輝度紫外線発光素子
US6900501B2 (en) * 2001-11-02 2005-05-31 Cree Microwave, Inc. Silicon on insulator device with improved heat removal

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004200472A (ja) * 2002-12-19 2004-07-15 Mitsubishi Electric Corp 誘電体分離型半導体装置およびその製造方法
DE102004059629A1 (de) * 2003-12-12 2005-07-14 Mitsubishi Denki K.K. Halbleitervorrichtung vom Typ mit dielektrischer Isolierung und Verfahren zu deren Herstellung

Also Published As

Publication number Publication date
TWI305058B (en) 2009-01-01
DE102006019950A1 (de) 2006-11-16
CN101369603B (zh) 2010-11-17
CN101369602B (zh) 2011-06-08
US7485943B2 (en) 2009-02-03
CN100477253C (zh) 2009-04-08
TW200727497A (en) 2007-07-16
CN101369603A (zh) 2009-02-18
JP4629490B2 (ja) 2011-02-09
CN1862826A (zh) 2006-11-15
DE102006062855B4 (de) 2019-05-16
US20060249807A1 (en) 2006-11-09
FR2991503A1 (fr) 2013-12-06
CN101369602A (zh) 2009-02-18
US8125045B2 (en) 2012-02-28
JP2006313828A (ja) 2006-11-16
US20090140377A1 (en) 2009-06-04
KR100739860B1 (ko) 2007-07-16
KR20060116149A (ko) 2006-11-14
FR2885454A1 (fr) 2006-11-10
FR2885454B1 (fr) 2013-08-16

Similar Documents

Publication Publication Date Title
DE102006019950B4 (de) Halbleitervorrichtung mit dielektrischer Trennung
DE2212049C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung und Verfahren zur Herstellung eines Transistors
DE4220497B4 (de) Halbleiterspeicherbauelement und Verfahren zu dessen Herstellung
DE10101568B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE102015204636B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
EP0001100A2 (de) Verfahren zum Herstellen von in Silicium eingelegten dielektrischen Isolationsbereichen mittels geladener und beschleunigter Teilchen
DE19535140A1 (de) Lateraler MOSFET mit hoher Stehspannung und einem Graben sowie Verfahren zu dessen Herstellung
DE102009002813B4 (de) Verfahren zur Herstellung eines Transistorbauelements mit einer Feldplatte
DE3834241A1 (de) Halbleitereinrichtung
DE2824419C2 (de) Feldeffekttransistor und Verfahren zu dessen Herstellung
DE2253702B2 (de) Verfahren zur Herstellung eines Halbleiterbauelementes
DE102014108790B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit Vorrichtungstrennungsstrukturen und Halbleitervorrichtung
DE19501557A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102014110450B4 (de) Integrierte Schaltung und Verfahren zum Herstellen einer integrierten Schaltung
DE2249832C3 (de) Verfahren zum Herstellen einer Verdrahtungsschicht und Anwendung des Verfahrens zum Herstellen von Mehrschichtenverdrahtungen
DE19709002A1 (de) Verfahren zur Erzeugung von überbrückten, dotierten Zonen
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE102021134457A1 (de) Verfahren und strukturen zum kontaktieren des abschirmleiters in einer halbleitervorrichtung
DE102004024885B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE4122712C2 (de) Halbleitervorrichtung mit einer Elektrode vom MIS-Typ
DE102009023417B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE112013002260B4 (de) Herstellungsverfahren einer integrierten Schaltung
DE10261600B4 (de) Halbleiterbauteil und Verfahren zu seiner Herstellung
DE102006002438A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE19853432A1 (de) Halbleiteranordnung und Verfahren zum Herstellen derselben

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8125 Change of the main classification

Ipc: H01L 27/12 AFI20060428BHDE

8172 Supplementary division/partition in:

Ref document number: 102006062855

Country of ref document: DE

Kind code of ref document: P

Q171 Divided out to:

Ref document number: 102006062855

Country of ref document: DE

Kind code of ref document: P

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20120727