FR2991503A1 - Dispositif a semiconducteur a separation dielectrique et procede de fabrication - Google Patents

Dispositif a semiconducteur a separation dielectrique et procede de fabrication Download PDF

Info

Publication number
FR2991503A1
FR2991503A1 FR1356653A FR1356653A FR2991503A1 FR 2991503 A1 FR2991503 A1 FR 2991503A1 FR 1356653 A FR1356653 A FR 1356653A FR 1356653 A FR1356653 A FR 1356653A FR 2991503 A1 FR2991503 A1 FR 2991503A1
Authority
FR
France
Prior art keywords
region
dielectric
support substrate
substrate
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
FR1356653A
Other languages
English (en)
Inventor
Hajime Akiyama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to FR1356653A priority Critical patent/FR2991503A1/fr
Publication of FR2991503A1 publication Critical patent/FR2991503A1/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7824—Lateral DMOS transistors, i.e. LDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05555—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0886—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/405—Resistive arrangements, e.g. resistive or semi-insulating field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)
  • Thin Film Transistor (AREA)

Abstract

Un dispositif à semiconducteur à séparation diélectrique comprend un substrat (2) dans lequel un substrat de support (3), une couche diélectrique enterrée (5) et un substrat semiconducteur d'un premier type de conductivité (4) à faible concentration en impuretés sont feuilletés l'un sur l'autre. Le substrat semiconducteur (4) comprend une première région de semiconducteur (8) du premier type de conductivité ayant une concentration en impuretés élevée, une deuxième région de semiconducteur (10) d'un deuxième type de conductivité, ayant une concentration en impuretés élevée, entourant la première région de semiconducteur, une première électrode principale (12) jointe à une surface de la première région de semiconducteur (8), et une deuxième électrode principale (16) jointe à une surface de la deuxième région de semiconducteur (10). Une première partie diélectrique (17) est disposée en position adjacente à la couche diélectrique enterrée (5) de façon à entourer une région du substrat de support juxtaposée à la première région de semiconducteur, et un fil (13) est connecté à la première électrode principale (12).

Description

DISPOSITIF A SEMICONDUCTEUR A SEPARATION DIELECTRIQUE ET PROCEDE DE FABRICATION La présente invention concerne un dispositif à semiconducteur du type à séparation diélectrique avec un circuit à haute tension formé sur un substrat du type à séparation diélectrique, ainsi qu'un procédé de fa- brication de celui-ci. Dans un dispositif à semiconducteur à séparation diélectrique connu, une couche diélectrique et une électrode de surface arrière sont respectivement disposées sur une surface supérieure et une surface infé- rieure d'un substrat de support, et un substrat semiconducteur est placé sur une surface supérieure de la couche diélectrique de façon que le substrat semiconducteur et le substrat de support soient mutuellement séparés de façon diélectrique au moyen de la couche diélectrique. Une pellicule isolante dans le substrat semiconducteur a pour fonction de défi- nir, dans une plage prescrite, une couche de semiconducteur de type n- qui constitue le substrat semiconducteur, et dans cette plage prescrite définie, une région de semiconducteur de type n+ ayant une résistance inférieure à celle de la couche de semiconducteur de type n- est formée sur une surface supérieure de la couche de semiconducteur de type n-, et une région de semiconducteur de type p+ est également formée de façon à entourer la région de semiconducteur de type n+. De plus, une électrode de cathode et une électrode d'anode sont respectivement connectées à la région de semiconducteur de type n+ et à la région de semiconducteur de type p+, et l'électrode de cathode et l'électrode d'anode sont mutuellement isolées par une pellicule d'oxyde de champ. Lorsque à la fois l'électrode d'anode et l'électrode de surface arrière sont fixées à 0 V tandis qu'une tension positive appliquée à l'électrode de cathode est progressivement augmentée, une première couche de déplétion se développera en s'étendant à partir d'une jonction p-n entre la couche de semiconducteur de type n- et la région de semiconducteur de type p+. A ce moment, du fait que le substrat semiconducteur fonctionne comme une plaque de champ à travers la couche diélectrique, une seconde couche de déplétion, en plus de la première couche de dé- plétion, se développe de façon à s'étendre en direction de la surface supérieure de la couche de semiconducteur de type n- à partir d'une interface ou surface frontière de la couche de semiconducteur de type n- et de la couche diélectrique. Du fait de l'extension de la seconde couche de dé- plétion, la première couche de déplétion devient apte à s'étendre aisé- ment à partir de la jonction p-n vers l'électrode de cathode, ce qui fait qu'un champ électrique à la jonction p-n entre la couche de semiconducteur de type n- et la région de semiconducteur de type p+ est atténué. Cet effet est ce qu'on appelle généralement un effet RESURF ("Reduced Sur- face Field", c'est-à-dire champ de surface réduit). L'intensité de champ électrique dans la direction de l'épaisseur de la couche de semiconducteur de type n- à une position suffisamment éloignée de la région de semiconducteur de type p+ est égale à zéro dans une plage allant d'une surface supérieure de la couche de semiconducteur de type n- jusqu'à une position prescrite, augmente de façon linéaire à partir de la position prescrite, augmente davantage en échelon à l'interface ou la surface frontière de la couche de semiconducteur de type n- et de la couche diélectrique, devient constante dans la couche diélectrique, et retourne à zéro à une frontière entre la couche diélectrique et le subs- trat de support. En désignant par x l'épaisseur de la couche de déplétion s'étendant à partir de la frontière entre la couche de semiconducteur de type n- et la couche diélectrique, par to l'épaisseur de la couche diélectrique, par N (cm-3) la concentration en impuretés de la couche de semiconducteur de type n-, par Eo (C x V-1 x cm-1) la constante diélectrique du vide, par E2 la constante diélectrique relative de la couche de semi- conducteur de type n-, et par 63 la constante diélectrique relative de la couche diélectrique, respectivement, une chute de tension totale V dans la direction de l'épaisseur de la couche de semiconducteur de type n- à une position suffisamment éloignée de la région de semiconducteur de type p+ est représentée par l'expression (1) suivante.
V = q . N/(62 . so) x (x2/2 + E2 . to . x/63) ... (1) D'après l'expression (1) ci-dessus, on trouve que lorsque l'épaisseur to de la couche diélectrique est augmentée tout en maintenant la chute de tension totale V inchangée, l'épaisseur x de la seconde cou- che de déplétion s'étendant à partir de l'interface est diminuée. Ceci si- gnifie que l'effet RESURF devient plus faible. D'autre part, dans la condition dans laquelle il ne se produit pas de claquages par avalanche dus à la concentration de champ électrique à la jonction p-n entre la couche de semiconducteur de type n- et la région de semiconducteur de type p+ et à la concentration de champ électrique à l'interface entre la couche de semiconducteur de type n- et la région de semiconducteur de type n+, la tension disruptive du dispositif à semiconducteur de type à séparation diélectrique est finalement déterminée par le claquage par avalanche dû à la concentration de champ électrique à l'interface entre la couche de semiconducteur de type n- et la couche diélectrique, à un emplacement situé exactement au-dessous de la région de semiconducteur de type n+. Pour construire le dispositif à semiconducteur de type à séparation diélectrique de façon à remplir une telle condition, la région de semiconducteur de type p+ et la région de semiconduc- teur de type n+ doivent seulement être disposées de manière suffisam- ment éloignée l'une de l'autre pour pouvoir optimiser l'épaisseur et la concentration en impuretés de la couche de semiconducteur de type n-. On sait de façon générale que la condition pour que des claquages par avalanche ne se produisent pas correspond à l'état dans le- quel lorsqu'une déplétion est occasionnée à partir de l'interface entre la couche de semiconducteur de type n- et la couche diélectrique, jusqu'à la surface supérieure de la couche de semiconducteur de type n-, la concentration de champ électrique à l'interface entre la couche de semiconducteur de type n- et la couche diélectrique satisfait à la condition de cla- quage par avalanche. Dans une telle condition, lorsqu'on désigne par d l'épaisseur de la couche de semiconducteur de type n- et par Ecr le champ électrique critique qui occasionne un claquage par avalanche, la tension disruptive V est donnée par l'expression (2) suivante, en négligeant l'épaisseur de la région de semiconducteur de type n+.
V = Ecr . (d/2 + E2 . to/63) ... (2) Ici, la tension disruptive V du dispositif à semiconducteur du type à séparation diélectrique est calculée avec la couche de semiconducteur de type n consistant en silicium, et la couche diélectrique constituée d'une pellicule d'oxyde de silicium. On adopte respectivement d = 4 x 10-4 et to = 2 x 10-4 en tant que valeurs générales pour la distance d et l'épaisseur to. Bien que l'intensité de champ électrique critique Ecr soit influencée par l'épaisseur d de la couche de semiconducteur de type n-, on la représente dans ce cas par environ Ecr = 4 x 105. Dans ces condi- tions, en assignant respectivement des valeurs numériques de 11,7 et 3,9 à E2 et E3 (c'est-à-dire E2 = 11,7 et E3 = 3,9), on calcule une valeur de 320 V pour la tension disruptive V. Lorsque l'épaisseur d de la couche de semiconducteur de type n- est augmentée de 1 pm, la tension disruptive augmente de 20 V, et lorsque l'épaisseur to de la couche diélectrique est augmentée de 1 pm, la tension disruptive augmente de 120 V. Par conséquent, la tension disruptive augmente plus fortement lorsqu'on augmente l'épaisseur de la couche diélectrique que lorsqu'on augmente l'épaisseur de la couche de semiconducteur de type n-, ce qui fait que dans le but d'augmenter la tension disruptive, il est plus efficace d'augmenter l'épaisseur de la couche diélectrique que celle de la couche de semiconducteur de type n-. En outre, le fait d'augmenter l'épaisseur de la couche de semiconducteur de type n- conduit à une difficulté accrue dans la formation de la pellicule isolante, et est donc indésirable.
D'autre part, lorsqu'on augmente l'épaisseur de la couche dié- lectrique, l'extension de la seconde couche de déplétion devient faible, comme indiqué ci-dessus, ce qui entraîne une réduction de l'effet RESURF. Ainsi, la concentration de champ électrique à la jonction p-n entre la région de semiconducteur de type p+ et la couche de semi- conducteur de type n- augmente, ce qui fait que la tension disruptive sera limitée par un claquage par avalanche possible à cette jonction p-n. Par conséquent, en formant une pellicule d'oxyde poreuse dans une région du substrat de support incluant une partie située directement au-dessous de l'électrode de cathode disposée sur la surface supérieure de la région de semiconducteur de type n+ du substrat semiconducteur, la concentration de champ électrique dans la couche de semiconducteur de type n- au voisinage de la frontière de la région de semiconducteur de type n+ et de la couche de semiconducteur de type n- est atténuée, et la tension disruptive est améliorée.
De plus, en formant un trou traversant dans une région du subs- trat de support incluant une partie située directement au-dessous d'une électrode de drain d'un transistor à effet de champ MOS (ou MOSFET) formé dans le substrat semiconducteur, et en formant une couche diélectrique constituée d'un polymère en échelle de type silicone sur la partie de la couche diélectrique qui apparaît à l'intérieur du trou traversant, la concentration de champ électrique dans la couche de semiconducteur de type n- au voisinage de la frontière de la région de semiconducteur de type n+ et de la couche de semiconducteur de type n- est atténuée, et la tension disruptive est améliorée (voir par exemple un premier document de brevet : demande de brevet du Japon ouverte à l'examen du public n° 2004-200472). Cependant, lorsque la tension disruptive du dispositif à semiconducteur du type à séparation diélectrique augmente sous l'effet de la formation de la pellicule d'oxyde poreuse, la tension disruptive de la con- nexion de sortie sous forme de métallisation partant de l'électrode de ca- thode tombera au-dessous de la tension disruptive du dispositif à semiconducteur du type à séparation diélectrique. Compte tenu de ceci, en adoptant une connexion par fil à la place de la connexion de sortie par métallisation partant de l'électrode de cathode, il est possible de faire en sorte que la tension disruptive dépasse la tension disruptive du dispositif à semiconducteur. Cependant, lorsqu'un fil est soudé en utilisant une machine de soudage de fils par ultrasons, il apparaît un problème consistant en ce qu'une onde ultrasonore est appliquée à la pellicule d'oxyde poreuse semblable à une éponge, ce qui occasionne des fissures à l'intérieur. En outre, dans le cas où le trou traversant est formé à travers le substrat de support, il y a un autre problème consistant en ce que le dispositif à semiconducteur du type à séparation diélectrique pourrait subir une flexion sous l'effet d'une force qui est générée par une tête de la ma- chine de soudage de fils par ultrasons pour appliquer le fil contre l'élec- trode de drain. Le but de la présente invention est donc de procurer un dispositif à semiconducteur du type à séparation diélectrique et un procédé de fabrication pour celui-ci, dans lesquels la tension disruptive du dispositif puisse être maintenue et, en même temps, une connexion à partir d'une électrode soit réalisée par connexion par fil à tension disruptive élevée. Un dispositif à semiconducteur du type à séparation diélectrique conforme à la présente invention comprend un substrat du type à séparation diélectrique qui est constitué des composants suivants : un substrat de support; une couche diélectrique enterrée formée sur une étendue en- tière d'un premier plan principal du substrat de support; et un substrat semiconducteur d'un premier type de conductivité ayant une faible concentration en impuretés qui est feuilleté sur le substrat de support avec interposition de la couche diélectrique enterrée. Le substrat semiconduc- teur comprend : une première région de semiconducteur d'un premier type de conductivité ayant une concentration en impuretés élevée, qui est formée sélectivement; une deuxième région de semiconducteur d'un deuxième type de conductivité ayant une concentration en impuretés élevée, qui est agencée de façon à entourer la première région de semiconducteur d'une manière espacée, à une distance prédéterminée d'un bord périphérique extérieur de celle-ci; une première électrode principale qui est jointe à une surface de la première région de semiconducteur; et une deuxième électrode principale qui est jointe à une surface de la deuxième région de semiconducteur. Le dispositif à semiconducteur du type à séparation dié- lectrique comprend : une première partie diélectrique qui est disposée en position adjacente à la couche diélectrique enterrée, de manière à entourer une région du substrat de support qui est juxtaposée à la première région de semiconducteur dans une direction de feuilletage ou de stratification de celle-ci; et un fil qui est connecté à la première électrode prin- cipale. Les effets avantageux du dispositif à semiconducteur du type à séparation diélectrique conforme à la présente invention sont les suivants. Ainsi, la première partie diélectrique qui entoure une région du substrat de support située directement au-dessous de la première région de semiconducteur est disposée de manière à être en contact avec la couche couche diélectrique enterrée, de façon que la tension disruptive du dispositif à semiconducteur du type à séparation diélectrique puisse être maintenue à une valeur élevée. De plus, lorsqu'un fil est soudé à la première électrode princi- pale en utilisant une machine de soudage de fils par ultrasons, une vibra- tion ultrasonore qu'une tête de la machine de soudage de fils applique à la première électrode principale par l'intermédiaire du fil, se propage vers le substrat de support en passant à travers la région de puits N, mais le substrat de support susceptible d'être affecté par la vibration ultrasonore se propageant ainsi, consiste en silicium monocristallin avec une résis- tance mécanique élevée, et par conséquent n'est pas sujet à la formation de défauts mécaniques tels que des fissures ou autres, sous l'effet de la vibration ultrasonore. Le fil peut donc être soudé au moyen de la machine de soudage de fils par ultrasons, ce qui fait que la connexion à partir de la première électrode principale peut être réalisée en utilisant le fil qui a une tension disruptive élevée. Selon diverses variantes de réalisation, un dispositif conforme à l'invention peut de plus présenter l'une et/ou l'autre des caractéristiques suivantes : - la première région de semiconducteur est en contact avec la couche diélectrique enterrée ; - le dispositif à semiconducteur comprend en outre une première couche diélectrique disposée dans une région du substrat de support qui est juxtaposée dans la direction de feuilletage de la première ré- gion de semiconducteur, à une position espacée d'une distance prédéter- minée par rapport à la couche diélectrique enterrée, dans la direction de feuilletage, la première couche diélectrique étant connectée à la première partie diélectrique ; - le dispositif à semiconducteur comprend en outre une région de séparation par tranchée qui est disposée dans la première région de semiconducteur pour séparer la première région de semiconducteur en deux zones concentriques ; - lorsque la première région de semiconducteur, la première partie diélectrique et la région de séparation par tranchée sont projetées sur la couche diélectrique enterrée, une distance entre la première partie diélectrique et la région de séparation par tranchée dépasse l'épaisseur de la première partie diélectrique dans la direction de feuilletage, et une largeur de chevauchement entre la première région de semiconducteur et la première partie diélectrique est égale à ladite distance entre la pre- mière partie diélectrique et la région de séparation par tranchée ; - la première région de semiconducteur est espacée vis-à-vis de la couche diélectrique enterrée; et le dispositif à semiconducteur du type à séparation diélectrique comprend en outre : une région de séparation par tranchée qui sépare en deux zones concentriques l'intérieur de la première région de semiconducteur et l'intérieur d'une région du substrat semiconducteur qui est juxtaposée à la première région de semiconducteur dans la direction de feuilletage; et une troisième région de semiconducteur d'un premier type de conductivité, ayant une concentration en impuretés élevée, disposée en position adjacente à la région de sépara- tion par tranchée, de façon à l'entourer et à venir en contact avec la pre- mière région de semiconducteur et la couche diélectrique enterrée. Selon un autre aspect de l'invention, un dispositif à semiconducteur du type à séparation diélectrique, conforme à l'invention, incluant un substrat du type à séparation diélectrique, est caractérisé en ce que le substrat du type à séparation diélectrique comprend : un substrat de sup- port ; une couche diélectrique enterrée formée sur une étendue entière d'un premier plan principal du substrat de support; et un substrat semiconducteur d'un premier type de conductivité, ayant une faible concentration en impuretés, qui est feuilleté sur le substrat de support avec inter- position de la couche diélectrique enterrée ; en ce que le substrat semi- conducteur comprend : une première région de semiconducteur d'un premier type de conductivité, ayant une concentration en impuretés élevée, qui est formée sélectivement; une deuxième région de semiconducteur d'un deuxième type de conductivité, ayant une concentration en impuretés élevée, qui est disposée de façon à entourer la première région de semi- conducteur d'une manière espacée d'une distance prédéterminée par rapport à un bord périphérique extérieur de celle-ci; une première électrode principale qui est jointe à une surface de la première région de semiconducteur; et une deuxième électrode principale qui est jointe à une sur- face de la deuxième région de semiconducteur ; en ce que le substrat de support comprend : un trou traversant qui est formé à un emplacement contenant à l'intérieur une région qui est juxtaposée à la première région de semiconducteur dans sa direction de feuilletage; une deuxième partie diélectrique qui est disposée en contact avec une région de la couche dié- lectrique enterrée qui apparaît dans une ouverture du trou traversant et est disposée; une électrode de surface arrière qui est disposée en contact avec la région de la couche diélectrique enterrée qui apparaît dans l'ouverture du trou traversant, une paroi latérale du trou traversant, la deuxième partie diélectrique, et une surface arrière du substrat de sup- port ; et une première brasure qui remplit un espace entouré par la région de la couche diélectrique enterrée qui apparaît dans l'ouverture du trou traversant, la paroi latérale du trou traversant et la deuxième partie diélectrique, de façon à aplanir ledit espace. Selon diverses variantes de réalisation, ce dispositif conforme à l'invention peut de plus présenter l'une et/ou l'autre des caractéristiques suivantes : - la première région de semiconducteur comprend une région de séparation par tranchée disposée à l'intérieur pour séparer la première région de semiconducteur en deux zones concentriques; et lorsque la première région de semiconducteur, la deuxième partie diélectrique et la région de séparation par tranchée sont projetées sur la couche diélectrique enterrée, une distance entre la deuxième partie diélectrique et la région de séparation par tranchée dépasse l'épaisseur dans la direction de feuilletage de la deuxième partie diélectrique, et une largeur de chevau- chement entre la première région de semiconducteur et la deuxième partie diélectrique est égale à ladite distance entre la deuxième partie diélectrique et la région de séparation par tranchée ; - la région de séparation par tranchée a une cavité ou une partie remplie de silicium polycristallin dans un intérieur du sillon de tran30 chée. Selon un autre aspect de l'invention, un dispositif à semiconducteur du type à séparation diélectrique, conforme à l'invention, incluant un substrat du type à séparation diélectrique est caractérisé en ce que le substrat du type à séparation diélectrique comprend : un substrat de sup- 35 port ; une couche diélectrique enterrée formée sur une étendue entière d'un premier plan principal du substrat de support ; et un substrat semiconducteur d'un premier type de conductivité ayant une faible concentration en impuretés, qui est feuilleté sur le substrat de support avec interposition de la couche diélectrique enterrée ; en ce que le substrat semi- conducteur comprend : une première région de semiconducteur d'un pre- mier type de conductivité, ayant une concentration en impuretés élevée, qui est formée sélectivement; une deuxième région de semiconducteur d'un deuxième type de conductivité, ayant une concentration en impuretés élevée, qui est disposée de façon à entourer la première région de semi- conducteur d'une manière espacée d'une distance prédéterminée par rap- port à un bord périphérique extérieur de celle-ci; une première électrode principale qui est jointe à une surface de la première région de semiconducteur ; une deuxième électrode principale qui est jointe à une surface de la deuxième région de semiconducteur ; et une région de sépara- tion par tranchée qui est disposée dans la première région de semi- conducteur pour séparer la première région de semiconducteur en deux zones concentriques; en ce que le substrat de support a un trou traversant formé à un emplacement contenant à l'intérieur une région qui est juxtaposée à la première région de semiconducteur, dans sa direction de feuilletage; ladite couche diélectrique enterrée a une région entourante qui s'étend à travers elle dans la direction de feuilletage, et qui entoure une région qui apparaît dans une ouverture du trou traversant et est juxtaposée à la région de séparation par tranchée, dans la direction de feuilletage; le substrat semiconducteur a une partie concave formée à l'inté- rieur à une position correspondant à la région entourante de la couche diélectrique enterrée ; le substrat semiconducteur comprend : une troisième partie diélectrique qui est formée dans la partie concave et dans la région entourante de la couche diélectrique enterrée qui s'étend; une électrode de surface arrière qui est disposée en contact avec la région de la couche diélectrique enterrée qui apparaît dans l'ouverture du trou tra- versant, une paroi latérale du trou traversant, la troisième partie diélectrique et une surface arrière du substrat de support; et une première brasure qui remplit un espace entouré par la région de la couche diélectrique enterrée qui apparaît dans l'ouverture du trou traversant, la paroi latérale du trou traversant et la troisième partie diélectrique, de façon à aplanir ledit espace. Selon un autre aspect de l'invention, l'invention concerne un procédé pour fabriquer un dispositif à semiconducteur du type à séparation diélectrique qui inclut un substrat du type à séparation diélectrique comprenant un substrat de support, une couche diélectrique enterrée for- mée sur une étendue entière du premier plan principal du substrat de support, et un substrat semiconducteur d'un premier type de conductivité, ayant une faible concentration en impuretés, qui est feuilleté sur le substrat de support avec interposition de la couche diélectrique enterrée, ce substrat semiconducteur comprenant une première région de semiconduc- teur d'un premier type de conductivité ayant une concentration en impuretés élevée, qui est formée sélectivement, une deuxième région de semiconducteur du deuxième type de conductivité, ayant une concentration en impuretés élevée, qui est disposée de façon à entourer la première région de semiconducteur d'une manière espacée d'une distance prédéterminée par rapport à un bord périphérique extérieur de celle-ci, une première électrode principale qui est jointe à une surface de la première région de semiconducteur, et une deuxième électrode principale qui est jointe à une surface de la deuxième région de semiconducteur, ce procédé étant ca- ractérisé en ce qu'il comprend : une étape de formation, à partir d'un côté opposé à la couche diélectrique enterrée, par gravure anisotrope, d'un trou traversant atteignant la couche diélectrique enterrée dans une région incluant une région du substrat de support qui est juxtaposée à la première région de semiconducteur dans une direction de feuilletage de celle-ci; une étape de pré-traitement, avec un liquide consistant en un primaire, d'une région de la couche diélectrique enterrée qui apparaît dans une ouverture du trou traversant ; une étape consistant à enduire avec une solution de polymère en échelle de type silicone la région de la couche diélectrique enterrée ainsi pré-traitée, en employant un procédé d'impression par jet d'encre, pour former ainsi une deuxième partie dié- lectrique ; une étape de formation d'une électrode de surface arrière sur la deuxième partie diélectrique, une paroi latérale du trou traversant, et une surface arrière du substrat de support; une étape consistant à enduire l'électrode de surface arrière avec un flux de brasage, par le procédé d'impression par jet d'encre; et une étape consistant à remplir avec une une brasure en billes un espace entouré par la deuxième partie diélectrique et la paroi latérale du trou traversant, et à faire fondre la brasure en billes avec laquelle le remplissage a ainsi été effectué, de façon à l'utiliser pour remplir ledit espace.
Selon diverses variantes de réalisation, ce procédé conforme à l'invention peut de plus présenter l'une et/ou l'autre des caractéristiques suivantes : - dans l'étape de formation du trou traversant, la paroi latérale du trou traversant est formée sous un angle d'inclinaison par rapport à la surface arrière du substrat de support au moyen d'une gravure anisotrope par voie humide, ou bien sa paroi latérale est formée perpendiculairement à la surface arrière du substrat de support au moyen d'une gravure anisotrope par voie sèche ; - le polymère en échelle de type silicone est un polymère en échelle de type silicone photosensible; et le procédé comprend en outre une étape d'enlèvement d'une région de la deuxième partie diélectrique qui est juxtaposée à une partie centrale de la première région de semiconducteur dans sa direction de feuilletage, au moyen d'un procédé lithographique ; - la brasure en billes comprend des billes de brasure ayant chacune un diamètre inférieur au dixième de l'épaisseur du substrat de support ; - dans l'étape d'aplanissement dudit espace avec la brasure, la brasure en billes est fondue dans un four à décompression.
Les buts, caractéristiques et avantages de la présente invention mentionnés ci-dessus, ainsi que d'autres, apparaîtront plus aisément à l'homme de l'art d'après la description détaillée suivante de modes de réalisation préférés de la présente invention, qui est à lire en se référant aux dessins annexés, dans lesquels : La figure 1 est une vue en perspective, incluant une coupe par- tielle, d'un dispositif à semiconducteur du type à séparation diélectrique conforme à un premier mode de réalisation de la présente invention. La figure 2 est une coupe montrant un flux électrique lorsqu'une tension est appliquée au dispositif à semiconducteur du type à séparation diélectrique conforme au premier mode de réalisation.
La figure 3 est une coupe partielle d'un dispositif à semiconducteur du type à séparation diélectrique conforme à un deuxième mode de réalisation de la présente invention. La figure 4 est une coupe partielle d'un dispositif à semiconduc- teur du type à séparation diélectrique conforme à un troisième mode de réalisation de la présente invention. La figure 5 est une coupe partielle d'un dispositif à semiconducteur du type à séparation diélectrique conforme à un quatrième mode de réalisation de la présente invention.
La figure 6 est une coupe partielle d'un dispositif à semiconduc- teur du type à séparation diélectrique conforme à un cinquième mode de réalisation de la présente invention. La figure 7 est une représentation montrant comment remplir un trou traversant avec de la brasure en billes, conformément au cinquième mode de réalisation de la présente invention. La figure 8 est une coupe d'un dispositif à semiconducteur du type à séparation diélectrique conforme à un sixième mode de réalisation de la présente invention. La figure 9 est une représentation montrant comment définir un motif dans une couche de polymère en échelle de type silicone, dans le sixième mode de réalisation de la présente invention. La figure 10 est une coupe d'un dispositif à semiconducteur du type à séparation diélectrique conforme à un septième mode de réalisation de la présente invention.
La figure 11 est une coupe d'un dispositif à semiconducteur du type à séparation diélectrique conforme à un huitième mode de réalisation de la présente invention. La figure 12 est une coupe d'un dispositif à semiconducteur du type à séparation diélectrique conforme à un neuvième mode de réalisa- tion de la présente invention. La figure 13 est une coupe du dispositif à semiconducteur du type à séparation diélectrique montrant comment graver une partie d'une pellicule d'oxyde enterrée et un substrat semiconducteur, conformément au neuvième mode de réalisation de la présente invention.
La figure 14 est une coupe du dispositif à semiconducteur à sé- paration diélectrique montrant comment former une couche de polymère en échelle de type silicone dans une partie concave, au moyen d'un procédé de jet d'encre, conformément au neuvième mode de réalisation de la présente invention.
La figure 15 est une coupe d'un dispositif à semiconducteur du type à séparation diélectrique conforme à un dixième mode de réalisation de la présente invention. La figure 16 est une coupe du dispositif à semiconducteur du type à séparation diélectrique montrant comment former un trou traver- sant, en forme de colonne, dans un substrat de support au moyen d'un procédé de gravure anisotrope par voie sèche, conformément au dixième mode de réalisation de la présente invention. La figure 17 est une coupe du dispositif à semiconducteur du type à séparation diélectrique montrant comment former une couche de polymère en échelle de type silicone au moyen d'un procédé de jet d'en- cre conformément au dixième mode de réalisation de la présente invention. La figure 18 est une représentation du dispositif à semiconducteur du type à séparation diélectrique montrant comment remplir un trou traversant avec de la brasure en billes, conformément au dixième mode de réalisation de la présente invention. La figure 19 est une coupe d'un dispositif à semiconducteur du type à séparation diélectrique conforme à un onzième mode de réalisation de la présente invention.
La figure 20 est une coupe du dispositif à semiconducteur du type à séparation diélectrique montrant comment graver une pellicule de polymère en échelle de type silicone photosensible, pour former ainsi une couche de polymère en échelle de type silicone en conformité avec le onzième mode de réalisation de la présente invention.
La figure 21 est une coupe d'un dispositif à semiconducteur du type à séparation diélectrique conforme à un douzième mode de réalisation de la présente invention. On va maintenant décrire ci-dessous des modes de réalisation préférés de la présente invention, en se référant aux dessins annexés.
Mode de Réalisation 1 La figure 1 est une vue en perspective, incluant une coupe partielle, d'un dispositif à semiconducteur du type à séparation diélectrique conforme à un premier mode de réalisation de la présente invention. La figure 2 est une coupe qui montre un flux électrique lorsqu'une tension est appliquée au dispositif à semiconducteur du type à séparation diélectrique conforme au premier mode de réalisation. Le dispositif à semiconducteur du type à séparation diélectrique conforme au premier mode de réalisation de la présente invention, désigné de façon générale par le numéro de référence 1, est formé sur un substrat du type à séparation diélectrique, 2, d'une structure "Silicium sur Isolant" ou SOI (Silicon On Insulator), comme représenté sur la figure 1. Le substrat du type à séparation diélectrique, 2, est constitué, en une seule pièce, d'un substrat de support 3 consistant en silicium, d'un substrat semiconducteur 4 consistant en silicium sur lequel est formé un circuit à haute tension, et d'une pellicule d'oxyde enterrée 5 sous la forme d'une couche diélectrique enterrée qui est disposée en position adjacente à un premier plan principal du substrat de support 3. Un transistor à effet de champ MOS, constituant un exemple d'un circuit intégré ayant une résistance élevée au claquage diélectrique, est formé sur le substrat semiconducteur 4, et le substrat semiconducteur 4 est constitué d'une couche de silicium de type n 6, d'un premier type de conductivité, avec une faible concentration en impuretés. La couche de silicium de type n 6 est divisée en une étendue prescrite de celle-ci par une pellicule isolante 7 avec une forme annulaire.
Une région de puits N 8 sous la forme d'une première région de semi- conducteur d'un premier type de conductivité ayant une concentration en impuretés élevée, est formée dans la partie centrale de la plage divisée prescrite, sur une étendue s'étendant jusqu'à la pellicule d'oxyde enterrée 5, à partir d'une surface supérieure de la couche de silicium de type n 6, c'est-à-dire sa surface opposée à son autre surface en contact avec la pellicule d'oxyde enterrée 5, tout en laissant une partie annulaire de la couche de silicium de type n 6, d'une largeur prédéterminée, autour de la région de puits N 8, dans une direction de surface de la couche de silicium de type n 6. Cette partie annulaire de la couche de silicium de type n 6 est appelée une région n- 9. Une région de puits P 10 sous la forme d'une deuxième région de semiconducteur annulaire d'un deuxième type de conductivité, ayant une largeur prédéterminée et une concentration en impuretés élevée, est formée autour de la région n- 9, de façon à s'étendre à partir de la surface supérieure de la couche de silicium de type n 6 jusqu'à une profondeur prédéterminée dans une direction d'épaisseur de cette couche. En outre, une région n+ 11 du premier type de conductivité, ayant une concentration en impuretés élevée, qui est contenue dans la région de puits P 10, est formée de façon à s'étendre à partir de la surface supérieure de la couche de silicium de type n 6 jusqu'à une profon- deur qui est inférieure à celle de la région de puits P 10. De plus, une électrode de drain 12 sous la forme d'une première électrode principale est formée sur une surface de la région de puits N 8 correspondant à la surface supérieure de la couche de silicium de type n 6, et un fil 13 est connecté à l'électrode de drain 12.
Une pellicule d'isolation de champ 14 est formée sur une sur- face supérieure de la région n- 9, et une électrode de grille 15 est formée à son tour sur une surface de la pellicule d'isolation de champ 14. Une électrode de source 16 sous la forme d'une deuxième électrode principale est formée sur une surface de la région de puits P 10 cor- respondant à la surface supérieure de la couche de silicium de type n 6. D'autre part, une pellicule d'oxyde poreuse 17 sous la forme d'une première partie diélectrique est formée dans une région annulaire du substrat de support 3 s'étendant à partir d'une périphérie extérieure d'une région qui est juxtaposée à la région de puits N 8 lorsque la couche de silicium de type n 6 avec le transistor à effet de champ MOS formé sur elle est appliquée sur le substrat de support 3, jusqu'à une partie de la région de puits P 10, sur une profondeur prédéterminée à partir de la pellicule d'oxyde enterrée 5. En outre, une électrode de surface arrière 18 est formée sur une surface arrière du substrat de support 3, c'est-à-dire sa surface opposée à son autre surface en contact avec la pellicule d'oxyde enterrée 5. On va maintenant envisager un procédé de fabrication d'un dispositif à semiconducteur du type à séparation diélectrique 2 conforme au premier mode de réalisation de la présente invention. Dans la fabrication de ce dispositif à semiconducteur du type à séparation diélectrique, 2, lorsque le substrat semiconducteur 4 est préalablement superposé sur le substrat de support 3 pour former un circuit MOSFET, la pellicule d'oxyde poreuse 17 ayant un motif prédéterminé est formée sur une partie située au-dessous de la région de puits N 8 tout en laissant intact le silicium monocristallin. Le substrat en silicium monocristallin, qui est un matériau de départ du substrat de support 3, est masqué à l'exception d'une partie de celui-ci dans lequel la pellicule d'oxyde poreuse 17 doit être formée, et il est ensuite immergé dans une solution d'acide fluorhydrique dans une cuve de conversion chimique, qui est composée d'acide fluorhydrique dis- sous dans un solvant tel que l'alcool éthylique, par exemple. Ensuite, le substrat en silicium monocristallin est soumis à un traitement d'anodisation par l'application d'un potentiel électrique positif au substrat en silicium monocristallin, et d'un potentiel négatif à une électrode en platine immergée dans la solution. Pendant le traitement d'anodisation, le silicium est dissous pour former une couche de silicium poreuse. Après enlève- ment du masque, la couche de silicium poreuse est soumise à une oxydation préliminaire. Ensuite, en effectuant une oxydation thermique du substrat en silicium monocristallin sous la forme du substrat semiconducteur 4, une pellicule d'oxyde thermique est formée dans la partie périphérique du substrat en silicium monocristallin, qui est ensuite feuilleté avec le subs- trat de support 3 sur lequel est formée la pellicule d'oxyde poreuse, et elle est intégrée à celui-ci par l'application d'un traitement thermique. Après ceci, l'épaisseur du substrat semiconducteur 4 est diminuée pour former le substrat du type à séparation diélectrique 2. La pellicule d'oxyde thermique formée sur la partie périphérique du substrat semiconducteur 4 reste entre le substrat de support 3 et le substrat semiconducteur 4 pour devenir la pellicule d'oxyde enterrée 5, par laquelle les circuits formés sur le substrat semiconducteur 4 sont séparés de façon diélectrique. Dans un tel dispositif à semiconducteur du type à séparation diélectrique, 1, conforme au premier mode de réalisation, lorsque 0 V est appliqué à l'électrode de source 16 et à l'électrode de surface arrière 18, tandis qu'une tension positive est appliquée à l'électrode de drain 12, les lignes de flux électrique entre l'électrode de drain 12 et l'électrode de source 16, et entre l'électrode de drain 12 et l'électrode de surface arrière 18 ont la configuration représentée sur la figure 2. La région de puits N 8 atteint la pellicule d'oxyde enterrée 5, ce qui fait que les lignes de flux électrique passent de la région n- 9 à la région n-9 à travers la pellicule d'oxyde enterrée 5. Ici, lorsqu'on observe que l'intérieur de la région n- 9 où une intensité de champ électrique critique qui occasionne un claquage par avalanche est faible, devient un problème, une partie du flux électri- que passe dans la pellicule d'oxyde poreuse 17, ce qui fait que dans la région n- 9 au voisinage d'une frontière entre la région de puits N 8 et la région n- 9, l'intensité de champ électrique n'augmente pas, même en comparaison avec le cas dans lequel la pellicule d'oxyde poreuse 17 est disposée sur le substrat de support 3 à un emplacement directement au- dessous de la région de puits N 8. De plus, dans le dispositif à semiconducteur du type à séparation diélectrique 1, la pellicule d'oxyde poreuse 17 entourant une région du substrat de support 3 placée directement au-dessous de la région de puits N 8 est disposée dans le substrat de support 3, de façon à être en contact avec la pellicule d'oxyde enterrée 5, grâce à quoi la tension disruptive du dispositif à semiconducteur du type à séparation diélectrique 1 peut être maintenue à une valeur élevée. De plus, lorsque le fil 13 est soudé à l'électrode de drain 12 en utilisant une machine de soudage de fils par ultrasons, une vibration ul- trasonore appliquée à partir d'une tête de la machine de soudage de fils à l'électrode de drain 12 par l'intermédiaire du fil 13 se propage vers le substrat de support 3 en traversant la région de puits N 8, mais le substrat de support 3 susceptible d'être affecté par la vibration ultrasonore se propageant ainsi, est constitué du silicium monocristallin avec une résis- tance mécanique élevée, et n'est donc pas sujet à la formation de défauts mécaniques tels que des fissures ou autres, sous l'effet de la vibration ultrasonore. Le fil 13 peut donc être soudé au moyen de la machine de soudage de fils par ultrasons, de façon que la connexion à partir de l'élec- trode de drain 12 puisse être réalisée en utilisant le fil 13 qui a une tension disruptive élevée. Mode de réalisation 2 La figure 3 est une coupe partielle d'un dispositif à semiconducteur du type à séparation diélectrique conforme à un deuxième mode de réalisation de la présente invention. Le dispositif à semiconducteur du type à séparation diélectrique désigné de façon générale par la référence 1B, conforme au deuxième mode de réalisation, diffère du dispositif à semiconducteur du type à séparation diélectrique 1 envisagé ci-dessus, conforme au premier mode de réalisation, par le fait qu'une deuxième pel- licule d'oxyde enterrée 20, sous la forme d'une première couche diélectri- que, est ajoutée à un substrat de support 3B, comme représenté sur la figure 3, mais la structure restante de ce mode de réalisation est similaire au premier mode de réalisation, et par conséquent des composants ou éléments semblables sont identifiés par des symboles semblables, tandis que leur explication détaillée est omise. Cette deuxième pellicule d'oxyde enterrée 20 est formée au préalable dans le processus de préparation d'un substrat du type à séparation diélectrique 2. De façon spécifique, la deuxième pellicule d'oxyde enterrée 20 est formée en injectant des ions d'oxygène dans un substrat en silicium monocristallin sous la forme d'un matériau de départ du substrat de support 3B, de manière qu'ils restent dans une position prescrite, et en appliquant un recuit à haute température au substrat en silicium mono-cristallin dans lequel les ions d'oxygène ont ainsi été injectés. La profondeur du substrat en silicium monocristallin à laquelle restent les ions d'oxygène est dans la limite de la profondeur de la pellicule d'oxyde po- reuse 17. Ensuite, la pellicule d'oxyde poreuse 17 est formée d'une manière similaire au premier mode de réalisation, et la préparation du substrat de support 3B est achevée. Ensuite, le substrat de support 3B ainsi préparé et le substrat semiconducteur 4 avec la pellicule d'oxyde thermi- que formée sur sa partie périphérique entière sont intégrés l'un à l'autre. La deuxième pellicule d'oxyde enterrée 20 est formée à un emplacement dans la limite de la profondeur de la pellicule d'oxyde poreuse 17, de façon que lorsque 0 V est appliqué à l'électrode de source 16 et à l'électrode de surface arrière 18, avec une tension positive appliquée à l'électrode de drain 12, les lignes de flux électrique entre l'électrode de drain 12 et l'électrode de source 16, et entre l'électrode de drain 12 et l'électrode de surface arrière 18, soient tracées comme représenté sur la figure 3. La région de puits N 8 atteint la pellicule d'oxyde enterrée 5, de façon qu'une partie des lignes de flux électrique passent de la région n- 9 à la région n- 9 à travers la pellicule d'oxyde enterrée 5, tandis que la partie restante des lignes de flux électrique s'étend de la région n- 9 à la région n- 9 à travers la pellicule d'oxyde enterrée 5, la pellicule d'oxyde poreuse 17, la deuxième pellicule d'oxyde enterrée 20, la pellicule d'oxyde poreuse 17 et la pellicule d'oxyde enterrée 5.
Dans un tel dispositif à semiconducteur du type à séparation diélectrique 1B, les deux pellicules d'oxyde enterrées 5, 20 sont formées dans le substrat de support 3B à des emplacements situés directement au-dessous de la région de puits N 8, ce qui fait que le champ électrique est réparti par les pellicules d'oxyde enterrées 5, 20. Avec un tel agence- ment, l'intensité de champ électrique de la région n- 9 au voisinage de la frontière de la région de puits N 8 et de la région n- 9 est atténuée ou réduite, ce qui fait qu'il est possible de former sur le substrat semiconducteur 4 un circuit à semiconducteur ayant une tension disruptive plus élevée.
Bien que dans le deuxième modes de réalisation des ions d'oxy- gène soient injectés avant que la pellicule d'oxyde poreuse 17 ne soit formée dans le substrat de support 3B, l'injection d'ions d'oxygène peut être effectuée avant l'assemblage dans le cas où il est possible de garantir une sélectivité d'énergie élevée.
Mode de Réalisation 3 La figure 4 est une coupe d'un dispositif à semiconducteur du type à séparation diélectrique conforme à un troisième mode de réalisation de la présente invention. Le dispositif à semiconducteur du type à séparation diélectrique, désigné de façon générale par la référence 10, conforme au troisième mode de réalisation diffère de celui du premier mode de réalisation par la configuration de la région de puits N 8C, mais la structure restante de ce mode de réalisation est similaire au premier mode de réalisation, et par conséquent des composants ou éléments semblables sont identifiés par des symboles semblables, tandis que leur explication détaillée est omise. Une région de séparation par tranchée 22 est formée à l'intérieur de la région de puits N 8C. La région de séparation par tranchée 22 comprend une pellicule d'oxyde de paroi latérale 24 sur une paroi latérale d'un sillon de tranchée 23, du silicium polycristallin 25 qui remplit le sillon de tranchée 23 sur lequel est formée la pellicule d'oxyde de paroi latérale 24, et une pellicule d'oxyde de champ 26 qui recouvre le sillon de tranchée 23 rempli par le silicium polycristallin 25. La plus courte distance ou largeur W1 entre la paroi latérale extérieure du sillon de tranchée 23 et la pellicule d'oxyde poreuse 17 est plus grande que l'épaisseur Dp de la pellicule d'oxyde poreuse 17. De plus, la région de puits N 8C et la pellicule d'oxyde poreuse 17 sont agencées de manière à se chevaucher sur une largeur W2 qui est pratiquement égale à la largeur W1. On considérera ensuite la formation de la région de séparation par tranchée 22. Premièrement, la région de puits N 8C est formée en dif- fusant une impureté qui présente le premier type de conductivité, dans le substrat semiconducteur 4C du substrat du type à séparation diélectrique 2, à partir de son côté de surface supérieure, avec une concentration élevée, de façon à atteindre la pellicule d'oxyde enterrée 5. Ensuite, une opération de gravure de tranchée est appliquée au substrat semiconduc- teur 4C, par gravure par voie sèche, jusqu'à ce que la pellicule d'oxyde enterrée 5 du substrat semiconducteur 4C soit mise à nu, ce qui a pour former le sillon de tranchée 23. Ensuite, la pellicule d'oxyde de paroi latérale 24 est formée sur la paroi latérale de tranchée du sillon de tranchée 23, en procédant par dépôt en phase vapeur ou oxydation thermique, après quoi du silicium polycristallin est déposé en phase vapeur de façon à remplir le sillon de tranchée 23. Ensuite, le silicium polycristallin déposé sur des parties autres que le sillon de tranchée 23 est enlevé par gravure de réduction d'épaisseur. Enfin, la région de séparation par tranchée 22 et une partie de la région de puits N 8C s'étendant à son voisinage sont recouvertes par la pellicule d'oxyde de champ 26, et l'électrode de drain 12 est formée de façon à recouvrir la pellicule d'oxyde de champ 26 et la région de puits N 8C. Le fil 13 est donc soudé à l'électrode de drain 12, au moyen d'une machine de soudage de fils par ultrasons, avec la région de sépara- tion par tranchée 22 formée au-dessous de l'électrode de drain 12. Dans un tel dispositif à semiconducteur du type à séparation diélectrique 10, la région de séparation par tranchée 22, dont la rigidité est augmentée par la pellicule d'oxyde de paroi latérale 24, est formée au- dessous de l'électrode de drain 12 à laquelle le fil 13 est soudé, ce qui améliore la force de soudage du fil 13 à l'électrode de drain 12. De plus, la plus courte distance W1 entre la région de séparation par tranchée 22 et la pellicule d'oxyde poreuse 17 est plus grande que l'épaisseur Dp de la pellicule d'oxyde poreuse 17, ce qui fait que même si une vibration ultrasonore se propage jusqu'au dessous d'une partie inférieure de la région de séparation par tranchée 22, il est possible d'éviter que la vibration ou l'onde ultrasonore ne soit irradiée vers la pellicule d'oxyde poreuse 17, du fait que la pellicule d'oxyde poreuse est disposée en retrait vers l'extérieur sous un angle de 45 degrés ou plus.
Par conséquent, un défaut mécanique quelconque, tel qu'une fissure, etc., ne sera jamais induit dans la pellicule d'oxyde poreuse 17. En outre, du fait que la pellicule d'oxyde poreuse 17 et la région de puits N 8C sont en superposition ou en chevauchement mutuel sur la largeur W2 similaire à la largeur W1, sous l'effet de l'application d'une tension, l'intensité de champ électrique dans la région n- 9 au voisinage d'un point triple de la région de puits N 8C, de la région n- 9 et de la pellicule d'oxyde enterrée 5, est réduite au-dessous d'une intensité de champ électrique critique pour le claquage par avalanche. Dans le troisième mode de réalisation, le sillon de tranchée 23 dans la région de séparation par tranchée 22 est constitué d'une structure unique, mais la région de séparation par tranchée 22 est formée d'une manière autonome, ce qui fait que le sillon de tranchée 23 peut être formé avec une structure multiple. Mode de Réalisation 4 La figure 5 est une coupe d'un dispositif à semiconducteur du type à séparation diélectrique conforme à un quatrième mode de réalisation de la présente invention. Le dispositif à semiconducteur du type à séparation diélectrique, désigné de façon générale par la référence 1D, conforme au quatrième mode de réalisation diffère du dispositif à semi- conducteur du type à séparation diélectrique 10 conforme au troisième mode de réalisation par l'incorporation d'une région de puits N 8D, représentée sur la figure 5, mais la structure restante de ce mode de réalisation est similaire au quatrième mode de réalisation, et par conséquent des composants ou éléments semblables sont identifiés par des symboles semblables, tandis que leur explication détaillée est omise.
La région de puits N 8D comprend une première région de puits N 28a qui est formée en diffusant une impureté du premier type de conductivité dans la surface supérieure de la couche de silicium de type n 6, à partir du dessus, avec une concentration élevée, et une deuxième région de puits N 28b sous la forme d'une troisième région de semi- conducteur qui est formée en diffusant une impureté du premier type de conductivité dans le sillon de tranchée 23, à partir de la paroi latérale de tranchée, avec une concentration élevée. La plus courte distance ou largeur W1 entre la paroi latérale ex- térieure du sillon de tranchée 23 et la pellicule d'oxyde poreuse 17 est plus grande que l'épaisseur Dp de la pellicule d'oxyde poreuse 17. De plus, la deuxième région de puits N 28b et la pellicule d'oxyde poreuse 17 sont disposées de manière à être en chevauchement mutuel sur la largeur prédéterminée W2.
La région de puits N 8D est formée de la façon suivante. Ainsi, une gravure de formation de tranchée est appliquée au substrat semiconducteur 4D par gravure par voie sèche, jusqu'à ce que la pellicule d'oxyde enterrée 5 du substrat semiconducteur 4D soit mise à nu, ce qui a pour effet de former le sillon de tranchée 23. Ensuite, la première région de puits N 28a est formée en diffusant une impureté qui présente le pre- mier type de conductivité, dans le substrat semiconducteur 4D du substrat du type à séparation diélectrique 2, à partir de son côté de surface supérieure, avec une concentration élevée. Ensuite, la région de puits N 28b est formée en diffusant une impureté qui présente le premier type de con- ductivité, à partir de la paroi latérale du sillon de tranchée 23, avec une concentration élevée. Ensuite, la pellicule d'oxyde de paroi latérale 24 est formée sur la paroi latérale de tranchée du sillon de tranchée 23, par dépôt en phase vapeur ou oxydation thermique, après quoi du silicium polycristallin est déposé en phase vapeur de façon à remplir le sillon de tran- chée 23. Le silicium polycristallin déposé sur des parties autres que le sillon de tranchée 23 est ensuite enlevé par gravure de réduction d'épaisseur. Enfin, la région de séparation par tranchée 22 et une partie des première et deuxième régions de puits N 28a, 28b s'étendant à son voisinage sont recouvertes avec la pellicule d'oxyde de champ 26, et l'élec- trode de drain 12 est formée en recouvrant la pellicule d'oxyde de champ 26 et la première région de puits N 28a. Dans un tel dispositif à semiconducteur du type à séparation diélectrique 1D, l'impureté dans la deuxième région de puits N 28b directement au-dessous de l'électrode de drain 12 est capable de diffuser avec une concentration élevée, ce qui permet de réduire la résistance à l'état conducteur d'un transistor à effet de champ MOS formé sur le substrat semiconducteur 4D. Bien que dans ce quatrième mode de réalisation l'impureté du premier type de conductivité soit diffusée avec une densité élevée dans une région du substrat semiconducteur 4D entourée par la région de sé- paration par tranchée 22, il n'y aura pas d'influence sur la caractéristique du dispositif à semiconducteur du type à séparation diélectrique 1D, même si une telle diffusion de l'impureté du premier type de conductivité dans cette région n'est pas effectuée.
Mode de Réalisation 5 La figure 6 est une coupe d'un dispositif à semiconducteur du type à séparation diélectrique conforme à un cinquième mode de réalisation de la présente invention, et la figure 7 est une représentation montrant comment remplir un trou traversant avec de la brasure en billes, conformément au cinquième mode de réalisation de la présente invention. Le dispositif à semiconducteur du type à séparation diélectrique, désigné de façon générale par la référence 1G, conforme au cinquième mode de réalisation diffère du dispositif à semiconducteur du type à séparation diélectrique 1 envisagé ci-dessus, conforme au premier mode de réalisation, par un substrat de support 3G et une région de puits N 8G formés dans un substrat semiconducteur 4G, comme représenté sur la figure 6, mais la structure restante de ce cinquième mode de réalisation est similaire au premier mode de réalisation, et par conséquent des composants ou éléments semblables sont identifiés par des symboles semblables, tandis que leur explication détaillée est omise. Dans la région de puits N 8 du premier mode de réalisation, l'impureté du premier type de conductivité est diffusée à partir de la surface supérieure de la couche de silicium de type n 6 au-dessus de la pellicule d'oxyde enterrée 5, mais dans la région de puits N 8G du cinquième mode de réalisation, une impureté du premier type de conductivité est diffusée à partir de la surface supérieure de la couche de silicium de type n 6, jusqu'à une profondeur prédéterminée. D'autre part, dans le substrat de support 3G, un trou traversant 30 est formé à travers le substrat de support 3G à un emplacement situé directement au-dessous de la région de puits N 8G. Le trou traversant 30 a une forme de pyramide quadrangulaire tronquée, avec une ouverture de celui-ci dans sa surface arrière plus large que l'autre ouverture faisant face à la pellicule d'oxyde enterrée 5, et il est formé de façon à atteindre la pellicule d'oxyde enterrée 5. Une couche de polymère en échelle de type silicone, 32, sous la forme d'une deuxième partie diélectrique, est disposée en position adjacente à l'autre ouverture du trou traversant 30, faisant fa ce à la pellicule d'oxyde enterrée 5 et une paroi latérale 31 du trou traversant 30, et une électrode de surface arrière 18G est formée sur une surface arrière du substrat de support 3G et une surface de la couche de polymère en échelle de type silicone 32. Le trou traversant 30, avec l'électrode de surface arrière 18G formée à l'intérieur, est rempli avec une première brasure 33, et l'électrode de surface arrière 18G et la première brasure 33 sont toutes deux recouvertes avec une seconde brasure 34. On considérera ensuite un processus de formation du trou traversant 30 dans le substrat de support 3G, et de remplissage de celui-ci avec les deux sortes de brasures 33, 34. Le trou traversant 30 est formé en effectuant une gravure anisotrope par voie humide sur la surface arrière du substrat de support 3G du substrat du type à séparation diélectrique 2, qui a un transistor à effet de champ MOS formé sur le substrat semiconducteur 4G, jusqu'à ce que la pellicule d'oxyde enterrée 5 apparaisse, en utilisant une solution alcaline telle que de l'hydroxyde de potassium. Ici, la paroi latérale 31 du trou traversant 30 a une inclinaison ou une pente d'environ 57 degrés par rapport à la surface arrière du substrat de support 3G. Ensuite, dans le but d'améliorer la force d'adhérence du poly- mère en échelle de type silicone, les surfaces du silicium et de l'oxyde de silicium sont pré-traitées avec un primaire liquide qui est obtenu en ajoutant un faible pourcentage d'agent de couplage de type silane à une solution d'alcool isopropylique. Ensuite, un polymère de type silicone d'un poids moléculaire moyen en poids de 150 000 (résine A) est dissous dans des solvants consistant en anisole, de façon à préparer un premier vernis avec un composant solide de 10% en poids dissous à l'intérieur, et un deuxième vernis avec un composant solide de 15% en poids dissous à l'intérieur, respectivement, et un processus d'enduction et un processus de matura- tion sont effectués de manière séquentielle en utilisant ces vernis. De fa- çon spécifique, le premier vernis, qui est composé d'une solution d'anisole à 10% en poids dans laquelle est dissous du polyvinylphénylsilsesquioxane (PVSQ) d'un poids moléculaire moyen en poids de 150 000, et le deuxième vernis, qui est composé d'une solution d'anisole à 15% en poids dans laquelle est dissous du PVSQ d'un poids moléculaire moyen en poids de 150 000, sont successivement utilisés dans des opérations d'enduction effectuées pendant 5 secondes à 100 t/min, pendant 10 secondes à 300 t/min et pendant 60 secondes à 100 t/min, après quoi un traitement thermique est effectué à une température de 350 degrés pendant 1 heure ou plus, et ensuite un processus de maturation avec refroidissement lent est effectué pour former la couche de polymère en échelle de type silicone 32. Il en résulte que la couche de polymère en échelle de type silicone 32, dans laquelle l'irrégularité de dépôt est effectivement réduite, peut être obtenue sur une surface de la pellicule d'oxyde enterrée 5 qui fait face à une ouverture du trou traversant 30. On note ici que l'épaisseur de la couche de polymère en échelle de type silicone 32 peut être commandée en optimisant la quantité d'un liquide d'enduction qu'on fait couler pendant qu'on effectue l'enduction par centrifugation.
Ensuite, on soumet à un processus de polissage la surface ar- rière entière du substrat de support 3G, ce qui fait que la couche de polymère en échelle de type silicone 32 formée sur la surface arrière du substrat de support 3G est enlevée, et on forme ainsi l'électrode de surface arrière 18G consistant en une couche de dépôt de métal (par exem- ple un dépôt de trois couches de Ti/Ni/Au, etc.). On applique ensuite un flux de brasage sur l'électrode de surface arrière 18G, par un procédé d'enduction par centrifugation. Ensuite, comme représenté sur la figure 7, on remplit le trou traversant 30 avec une quantité prédéterminée de brasure en billes 35 comprenant une grande quantité de billes de brasure ayant chacune un diamètre r, et on chauffe la brasure dans un four à décompression, pendant que la pression à l'intérieur est réduite, grâce à quoi une première brasure 33 dépourvue de vides est formée. Ensuite, on immerge l'électrode de surface arrière 18G et la première brasure 33 dans un bain de brasure pour former une seconde brasure 34 qui recouvre l'électrode de surface arrière entière 18G et la première brasure 33. Le diamètre r de chaque bille de brasure de la brasure en billes 35 utilisée ici est défini par rapport à l'épaisseur Dsub du substrat de support 3G, conformément à r < 0,1 x Dsub, ce qui fait qu'on utilise la brasure en billes 35 d'une dimension fine. Dans un tel dispositif à semiconducteur du type à séparation diélectrique 1G, la couche de polymère en échelle de type silicone 32 se trouvant directement au-dessous de l'électrode de drain 12 est supportée par la première brasure 33 dépourvue de vides, ce qui fait qu'une chute de tension est absorbée par la couche de polymère en échelle de type silicone 32, et la tension disruptive peut être maintenue à une valeur élevée. De plus, la première brasure 33, vers laquelle une vibration ultrasonore se propage pendant le soudage de fil, a une structure dépourvue de vides, et elle est donc capable d'éviter un endommagement sous l'effet de contraintes. En outre, l'assemblage après une étape de soudage de puce peut être effectué après qu'une concavité sur la surface arrière du substrat de support 3G due à la formation du trou traversant 30 a été éliminée par la première brasure 33 avec laquelle le trou a été rempli, de façon à pouvoir obtenir une structure de dispositif qui n'occasionne aucun obstacle à l'étape de traitement de soudage de fil. En outre, on utilise la brasure en billes 35, qui a pour fonction d'aplanir la concavité sur la surface arrière du substrat de support 3G, dans laquelle le diamètre r de chaque bille de brasure est défini par rapport à l'épaisseur Dsub du substrat de support 3G conformément à r < 0,1 x Dsub. Il est donc possible de remplir la concavité avec la brasure qui est dépourvue de vides après fusion. Mode de Réalisation 6 La figure 8 est une coupe d'un dispositif à semiconducteur du type à séparation diélectrique conforme à un sixième mode de réalisation de la présente invention, et la figure 9 est une représentation montrant comment définir un motif dans une couche de polymère en échelle de type silicone dans le sixième mode de réalisation de la présente invention. Le dispositif à semiconducteur du type à séparation diélectrique, désigné de façon générale par la référence 1H, conforme au sixième mode de réalisation, diffère du dispositif à semiconducteur du type à séparation diélectrique 1G envisagé ci-dessus, conforme au cinquième mode de réalisation, en ce qui concerne les positions auxquelles sont disposées une région de puits N 8 formée dans un substrat semiconducteur 4, et une couche de polymère en échelle de type silicone 32H sous la forme de la première partie diélectrique, comme représenté sur la figure 8, mais la structure restante de ce sixième mode de réalisation est similaire au cinquième mode de réalisation, et par conséquent des composants ou des éléments semblables sont identifiés par des symboles semblables, tandis que leur explication détaillée est omise. De plus, la région de puits N 8 du substrat semiconducteur 4 conforme au sixième mode de réalisation est similaire à la région de puits N 8 conforme au premier mode de réalisation, et par conséquent son explication détaillée est omise.
De plus, la couche de polymère en échelle de type silicone 32H conforme au sixième mode de réalisation est disposée à une position dans une ouverture du trou traversant 30 faisant face à la pellicule d'oxyde enterrée 5, à l'exception d'une zone de la pellicule d'oxyde enterrée 5 située directement au-dessous de la région de puits N 8H. On va maintenant considérer un procédé de formation de la couche de polymère en échelle de type silicone 32H dans une telle position sélective. Les étapes avant et après cette étape sont similaires à celles dans le cinquième mode de réalisation. De façon similaire au cinquième mode de réalisation, le trou traversant 30 ayant la forme d'une pyramide quadrangulaire tron- quée est formé dans le substrat de support 3H au moyen d'une gravure anisotrope par voie humide, et la surface de la pellicule d'oxyde enterrée 5 qui apparaît à l'intérieur du trou traversant 30 est pré-traitée. Ensuite, une solution de polymère en échelle de type silicone ayant une propriété photosensible est déposée de façon à enduire la sur- face arrière du substrat de support 3H, la paroi latérale du trou traversant 30 et la surface de la pellicule d'oxyde enterrée 5 apparaissant à l'intérieur du trou traversant 30, par un procédé d'enduction par centrifugation, un procédé d'enduction par pulvérisation ou un procédé à jet d'encre, et elle est soumise à un processus de maturation, ce qui a pour effet de former une pellicule de polymère en échelle de type silicone 36. Ensuite, comme représenté sur la figure 9, une partie de la pellicule de polymère en échelle de type silicone 36 devant être enlevée est enlevée par un procédé de lithographie, en étant par exemple soumise à une exposition de formation d'image directe, et elle est ensuite développée pour être enle- vée sélectivement, de façon que la couche de polymère en échelle de type silicone 32H reste seulement à une position prescrite. Après ceci, l'électrode de surface arrière 18H, la première brasure 33 et la deuxième brasure 34 sont formées d'une manière similaire au cinquième mode de réalisation.
Dans un tel dispositif à semiconducteur du type à séparation diélectrique 1H, la région de puits N 8H atteint la pellicule d'oxyde enterrée 5, ce qui fait que l'intensité de champ électrique dans la région n- 9 au voisinage d'une frontière entre la région de puits N 8H et la région n- 9 est atténuée ou réduite à cause de la disposition de la couche de poly- mère en échelle de type silicone 32H. Il en résulte qu'il est possible de maintenir une tension disruptive élevée pour le dispositif à semiconducteur du type à séparation diélectrique 1H. De plus, du fait que le trou traversant 30 est rempli avec la première brasure 33 qui est dépourvue de vides, la première brasure 33 ne subit pas des dommages mécaniques sous l'effet d'une vibration ultra- sonore générée par une machine de soudage de fils, ce qui fait que le fil 13 peut être connecté d'une manière fiable à l'électrode de drain 12. En outre, la couche de polymère en échelle de type silicone 32H est disposée seulement dans une position nécessaire pour maintenir une tension disruptive suffisante, et une partie de la pellicule d'oxyde enterrée 5 autre que cette position est liée ou couplée mécaniquement à la première brasure 33 à travers l'électrode de surface arrière 18H, ce qui fait que lorsqu'une opération de soudage de puce est effectuée à partir de la surface arrière du substrat de support 3H, la résistance thermique peut être réduite.
Mode de Réalisation 7 La figure 10 est une coupe d'un dispositif à semiconducteur du type à séparation diélectrique conforme à un septième mode de réalisation de la présente invention. Le dispositif à semiconducteur du type à séparation diélectrique, désigné de façon générale par la référence 1J, conforme au septième mode de réalisation, diffère du dispositif à semiconducteur du type à séparation diélectrique 1H conforme au sixième mode de réalisation par le fait qu'une région de séparation par tranchée 22 est ajoutée à une région de puits N 8C d'un substrat semiconducteur 4C, comme représenté sur la figure 10, mais la structure restante de ce mode de réalisation est similaire au sixième mode de réalisation, et par conséquent des composants ou éléments semblables sont identifiés par des symboles semblables, tandis que leur explication détaillée est omise. De plus, dans le substrat semiconducteur 4C conforme au sep- tième mode de réalisation, la région de puits N 8C avec la région de sépa- ration par tranchée 22 disposée à l'intérieur, est formée de façon similaire au troisième mode de réalisation. Dans un tel dispositif à semiconducteur du type à séparation diélectrique 1J, le substrat semiconducteur 4C conforme au troisième mode de réalisation et le substrat de support 3H conforme au sixième mode de réalisation sont combinés l'un à l'autre sous la forme des substrats correspondants 4C et 3G, respectivement, de ce septième mode de réalisation, ce qui fait qu'on peut obtenir leurs effets avantageux combinés. Ainsi, la région de séparation par tranchée 22, dont la rigidité est augmentée par la pellicule d'oxyde de paroi latérale 24, est formée au- dessous de l'électrode de drain 12 à laquelle le fil 13 est soudé, de façon à améliorer la force de soudage du fil 13 sur l'électrode de drain 12. De plus, la plus courte distance W3 entre la région de séparation par tranchée 22 et la couche de polymère en échelle de type silicone 32J, est plus grande que l'épaisseur Ds de la couche de polymère en échelle de type silicone 32J, ce qui fait que même si une vibration ultrasonore se propage au-dessous à partir d'une partie inférieure de la région de séparation par tranchée 22, il est possible d'éviter que la vibration ultrasonore ne soit irradiée ou émise vers la couche de polymère en échelle de type silicone 32J qui est placée à l'extérieur de la région de séparation par tranchée 22, avec un angle de 45 degrés ou plus. Par conséquent, un défaut mécanique quelconque, tel qu'une fissure, etc., ne sera jamais induit dans la couche de polymère en échelle de type silicone 32J. En outre, la région de puits N 8C atteint la pellicule d'oxyde en- terrée 5, ce qui fait que l'intensité de champ électrique dans la région n- 9 au voisinage d'une frontière entre la région de puits N 8C et la région n- 9 est atténuée ou réduite à cause de la disposition de la couche de polymère en échelle de type silicone 32J. Il en résulte qu'il est possible de maintenir une tension disruptive élevée du dispositif à semiconducteur du type à séparation diélectrique 1J. De plus, la couche de polymère en échelle de type silicone 32J est disposée seulement dans une position nécessaire pour maintenir une tension disruptive suffisante, et une partie de la pellicule d'oxyde enterrée 5 autre que cette position est liée ou couplée mécaniquement à la pre- mière brasure 33 à travers l'électrode de surface arrière 18J, de façon que lorsqu'une opération de soudage de puce est effectuée à partir de la surface arrière du substrat de support 3J la résistance thermique puisse être réduite. Mode de Réalisation 8 La figure 11 est une coupe d'un dispositif à semiconducteur du type à séparation diélectrique conforme à un huitième mode de réalisation de la présente invention. Le dispositif à semiconducteur du type à séparation diélectrique, désigné de façon générale par la référence 1K, conforme au huitième mode de réalisation diffère du dispositif à semiconducteur du type à séparation diélectrique 1J envisagé ci-dessus, conforme au septième mode de réalisation, en ce qui concerne une région de séparation par tranchée 22K formée dans le substrat semiconducteur 4K, comme représenté sur la figure 11, mais la structure restante de ce huitième mode de réalisation est similaire au septième mode de réalisa- tion, et par conséquent des composants ou éléments semblables sont identifiés par des symboles semblables, tandis que leur explication détaillée est omise. La région de séparation par tranchée 22K conforme au huitième mode de réalisation comprend une pellicule d'oxyde de paroi latérale 24 sur une paroi latérale d'un sillon de tranchée 23, et une pellicule d'oxyde de champ 26 qui recouvre le sillon de tranchée 23 sur lequel la pellicule d'oxyde de paroi latérale 24 est formée. Il en résulte qu'une cavité 38 est laissée dans une partie du sillon de tranchée 23. Dans un tel dispositif à semiconducteur du type à séparation diélectrique 1K, la cavité 38 est laissée à l'intérieur du sillon de tranchée 23, de façon que la propagation de la vibration ultrasonore qui est trans- mise à la pellicule d'oxyde de champ 26 soit arrêtée par la cavité 38. Par conséquent, il est possible d'éviter des dommages résultants qui pourraient être occasionnés à la structure de dispositif d'un transistor à effet de champ MOS du substrat semiconducteur 4K.
Mode de Réalisation 9 La figure 12 est une coupe d'un dispositif à semiconducteur du type à séparation diélectrique conforme à un neuvième mode de réalisation de la présente invention. La figure 13 est une coupe du dispositif à semiconducteur du type à séparation diélectrique montrant comment gra- ver une partie de la pellicule d'oxyde enterrée et un substrat semiconduc- teur conformément au neuvième mode de réalisation de la présente invention. La figure 14 est une coupe du dispositif à semiconducteur du type à séparation diélectrique, montrant comment former une couche de polymère en échelle de type silicone dans une partie concave au moyen d'un procédé de jet d'encre, conformément au neuvième mode de réalisation de la présente invention. Le dispositif à semiconducteur du type à séparation diélectrique, désigné de façon générale par la référence 1K, conforme au neuvième mode de réalisation diffère du dispositif à semiconducteur du type à séparation diélectrique 1J envisagé ci-dessus, conforme au septième mode de réalisation, en ce qui concerne la position de disposition d'une couche de polymère en échelle de type silicone 32L, sous la forme d'une première partie diélectrique, comme représenté sur la figure 12, mais la structure restante de ce neuvième mode de réalisation est similaire au septième mode de réalisation, et par conséquent des composants ou des éléments semblables sont identifiés par des symboles semblables, tandis que leur explication détaillée est omise. La couche de polymère en échelle de type silicone 32L conforme au neuvième mode de réalisation traverse la pellicule d'oxyde enterrée 5 en entrant même dans une partie de la région de puits N 8C et une partie de la région n- 9, comme représenté sur la figure 12.
On va maintenant envisager un procédé de formation de la couche de polymère en échelle de type silicone 32L. Le trou traversant 30 est formé en gravant une région du substrat de support 3L située directement au-dessous de l'électrode de drain 12 du substrat semiconducteur 4L, à partir de sa surface arrière, au moyen d'un procédé de gravure anisotrope par voie humide, jusqu'à ce que la pellicule d'oxyde enterrée 5 apparaisse. Une matière de réserve 41 est déposée, au moyen d'un procédé d'enduction par pulvérisation, sur la surface arrière entière du substrat de support 3L incluant la pellicule d'oxyde enterrée 5 qui fait face à une ou- verture du trou traversant 30, après quoi une région de la matière de réserve 41 dans laquelle la couche de polymère en échelle de type silicone 32L doit être formée est exposée par exposition de formation d'image directe, et elle est ensuite développée pour être enlevée de façon à faire apparaître la pellicule d'oxyde enterrée 5 dans la région dans laquelle le couche de polymère en échelle de type silicone 32L doit être formée. Ensuite, la pellicule d'oxyde enterrée 5 est gravée pour la faire apparaître dans la région dans laquelle la couche de polymère en échelle de type silicone 32L doit être formée, et le silicium de la région de puits N 8C et de la région n- 9 est ensuite gravé de façon à former la partie concave 42, comme représenté sur la figure 13. Après ceci, un pré-traitement est appliqué au silicium par enduction avec un primaire liquide sur la partie concave 42 et la région qui l'entoure, par un procédé de jet d'encre.
Ensuite, une solution de polymère en échelle de type silicone est injectée à partir d'une buse 43 d'un système à jet d'encre, pour remplir la partie concave 42 et, en même temps, pour enduire la région environnante de la partie concave 42, après quoi un traitement de maturation est effectué pour former la couche de polymère en échelle de type sili- cone 32L. Ensuite, l'électrode de surface arrière 18H, la première brasure 33 et la deuxième brasure 34 sont formées d'une manière similaire au cinquième mode de réalisation, ce qui a pour effet de réaliser le dispositif à semiconducteur du type à séparation diélectrique 1 L. Dans un tel dispositif à semiconducteur du type à séparation diélectrique 1 L, la couche de polymère en échelle de type silicone 32L sous la forme de la première partie diélectrique est formée directement, sans interposer la pellicule d'oxyde enterrée 5 à la frontière entre la région de puits N 8C et la région n- 9, ce qui fait que la constante diélectrique spécifique de la couche de polymère en échelle de type silicone 32L est inférieure à la constante diélectrique spécifique de la pellicule d'oxyde enterrée 5 obtenue à partir de la pellicule d'oxyde thermique, d'où il résulte que l'épaisseur de la couche de polymère en échelle de type silicone 32L peut être diminuée, et par conséquent sa résistance thermique peut être réduite.
De plus, la couche de polymère en échelle de type silicone 32L peut être formée sélectivement à une position exigée en effectuant le pré-traitement et l'enduction avec le liquide de polymère en échelle de type silicone conformément au procédé de jet d'encre. Mode de Réalisation 10 La figure 15 est une coupe d'un dispositif à semiconducteur du type à séparation diélectrique conforme à un dixième mode de réalisation de la présente invention. La figure 16 est une coupe du dispositif à semiconducteur du type à séparation diélectrique montrant comment former un trou traversant en forme de colonne dans un substrat de support, au moyen d'un procédé de gravure anisotrope par voie sèche, conformément au dixième mode de réalisation de la présente invention. La figure 17 est une coupe du dispositif à semiconducteur du type à séparation diélectrique montrant comment former une couche de polymère en échelle de type silicone au moyen d'un procédé de jet d'encre, conformément au dixième mode de réalisation de la présente invention. La figure 18 est une repré- sentation du dispositif à semiconducteur du type à séparation diélectrique montrant comment remplir un trou traversant avec une brasure en billes, conformément au dixième mode de réalisation de la présente invention. Le dispositif à semiconducteur du type à séparation diélectrique, désigné de façon générale par la référence 1M, conforme au dixième mode de ré- alisation diffère du dispositif à semiconducteur du type à séparation diélectrique 1G envisagé ci-dessus, conforme au cinquième mode de réalisation, en ce qui concerne un trou traversant 30M formé dans un substrat de support 3M, mais la structure restante de ce dixième mode de réalisation est similaire au cinquième mode de réalisation, et par conséquent des composants ou éléments semblables sont identifiés par des symboles semblables, tandis que leur explication détaillée est omise. La paroi latérale du trou traversant 30M formé dans le substrat de support 3M est formée parallèlement à la direction de l'épaisseur du substrat de support 3M. Ce trou traversant 30M peut être formé au moyen d'un procédé de gravure anisotrope par voie sèche, utilisant par exemple un processus de Boch ou similaire. Dans le procédé de gravure anisotrope par voie sèche, comme représenté sur la figure 16, la paroi latérale 31M est enduite avec une matière de réserve 45 chaque fois que la gravure avance dans la direction de l'épaisseur du substrat de support 3M, grâce à quoi les parties de la paroi latérale 31M qui ont déjà été gravées ne peuvent pas être gravées davantage. Il en résulte que la paroi latérale 31M est formée de façon à être parallèle à la direction de l'épaisseur du substrat de sup- port 3M. Par conséquent, la couche de polymère en échelle de type silicone 32M sous la forme d'une première partie diélectrique est formée sur la surface entière d'une pellicule d'oxyde enterrée 5 qui fait face à une ouverture du trou traversant 30M, avec sa paroi latérale 31M formée pa- rallèlement à la direction de l'épaisseur du substrat de support 3M. De plus, une électrode de surface arrière 18M est formée sur la surface de la couche de polymère en échelle de type silicone 32M, la paroi latérale 31M du trou traversant 30M et la surface arrière du substrat de support 3M. L'épaisseur de la couche de polymère en échelle de type silicone 32M est inférieure à l'épaisseur du substrat de support 3M, ce qui fait qu'il reste une cavité dans le trou traversant 30M, et la cavité est remplie avec une brasure en billes, qui est ensuite mise en fusion par chauffage, de façon que la cavité soit enterrée avec la première brasure 33, comme dans le cinquième mode de réalisation. En outre, la première brasure 33 et l'élec- trode de surface arrière 18M sur la surface arrière du substrat de support 3M sont recouvertes par une deuxième brasure 34. On va maintenant envisager les étapes depuis la formation du trou traversant 30M jusqu'au remplissage de la cavité avec la première brasure 33.
La matière de réserve 45 est tout d'abord déposée de façon à enduire la surface arrière du substrat de support 3M de manière que le trou traversant 30M, en forme de colonne, puisse être ouvert ou formé dans une région du substrat de support 3M située directement au-dessous d'une électrode de drain 12 formée sur un substrat semiconducteur 4M, et une partie de la matière de réserve 45 est ensuite enlevée de façon qu'une partie du substrat de support 3M dans cette région apparaisse. Ensuite, le substrat de support 3M est placé dans un appareil de gravure par voie sèche, et il est soumis à une gravure par plasma. Lorsque la gravure atteint une profondeur prédéterminée, la paroi latérale 31M est en- duite avec une matière de réserve 45, comme représenté sur la figure 16, et la gravure est ensuite recommencée. En répétant ces processus, la gravure est effectuée jusqu'à ce que la pellicule d'oxyde enterrée 5 soit atteinte. Après ceci, un pré-traitement est effectué de façon à augmenter l'affinité entre un polymère en échelle de type silicone devant être formé ultérieurement et la pellicule d'oxyde enterrée 5, en enduisant avec un primaire liquide la surface de la pellicule d'oxyde enterrée 5 qui est apparue sous l'effet de la gravure. Ensuite, comme représenté sur la figure 17, une solution de po- lymère en échelle de type silicone ajustée à une viscosité prédéterminée est injectée par une buse 43 d'un diamètre d'ouverture prédéterminé, de façon à enduire la surface de la pellicule d'oxyde enterrée 5, et cette solution est ensuite soumise à une maturation pour la solidifier, grâce à quoi la couche de polymère en échelle de type silicone 32M d'une épaisseur prédéterminée est formée. Ensuite, l'électrode de surface arrière 18M composée d'une couche de dépôt de métal (par exemple un dépôt à trois couches de Ti/Ni/Au, etc.) est formée, à partir du côté de surface arrière de substrat de support 3M, sur la couche de polymère en échelle de type silicone 32M, la paroi latérale 31M du trou traversant 30M, et la surface arrière du substrat de support 3M. Ensuite, un flux de brasage est appliqué sur l'électrode de surface arrière 18M par un procédé de jet d'encre, et ensuite, de façon similaire au cinquième mode de réalisation, une quantité prédéterminée de brasure en billes 35 comprenant une grande quantité de billes de brasure ayant chacune un diamètre r est introduite dans le trou traversant 30M, comme représenté sur la figure 18, et est chauffée dans un four à décompression pendant que la pression à l'intérieur est réduite, grâce à quoi la première brasure 33 dépourvue de vides est formée.
Ensuite, l'électrode de surface arrière 18M et la première bra- sure 33 sont immergées dans un bain de brasure pour former la deuxième brasure 34 avec laquelle l'électrode de surface arrière 18M entière et la première brasure 33 sont recouvertes. La paroi latérale 31 du trou traversant conforme au cinquième mode de réalisation est formée sous un angle d'inclinaison ou de pente de 57 degrés par rapport à la surface arrière du substrat de support 3G, au moyen d'un procédé de gravure anisotrope par voie humide, et par conséquent le trou traversant prend la forme d'une pyramide quadrangulaire tronquée. Par conséquent, pour que le trou traversant 30 ait son ouverture supérieure qui recouvre la région de la pellicule d'oxyde enterrée 5 située directement au-dessous de l'électrode de drain 12, l'ouverture inférieure du trou traversant 30 sur la surface arrière du substrat de support 3 doit être plus large. Cependant, contrairement à ceci, conformément à ce dixième mode de réalisation, le trou traversant 30M, qui est formé par gravure par voie sèche tout en pro- tégeant la paroi latérale 31M avec la matière de réserve 45, a une forme de colonne, ce qui fait que l'ouverture du trou traversant 30M contenant la région de la pellicule d'oxyde enterrée 5 située directement au-dessous de l'électrode de drain 12, a une aire égale à celle de son autre ouverture sur la surface arrière du substrat de support 3M.
Par conséquent, dans le dispositif à semiconducteur du type à séparation diélectrique 1M, le volume du trou traversant 30M du substrat de support 3M est petit, ce qui fait qu'une réduction de la rigidité du substrat de support 3M due à l'incorporation du trou traversant 30M est petite de façon correspondante, et le fil 13 peut donc être soudé à l'électrode de drain 12 par soudage de fil pendant l'application d'une force élevée à l'électrode de drain 12. De plus, le trou traversant 30M en forme de colonne peut être formé en adoptant un procédé de gravure anisotrope par voie sèche. En outre, en adoptant un procédé de jet d'encre, la couche de polymère en échelle de type silicone 32M peut être formée seulement sur la surface de la pellicule d'oxyde enterrée 5 se trouvant au bas du trou traversant 30M en forme de colonne. Mode de Réalisation 11 La figure 19 est une coupe d'un dispositif à semiconducteur du type à séparation diélectrique conforme à un onzième mode de réalisation de la présente invention. La figure 20 est une coupe du dispositif à semiconducteur du type à séparation diélectrique montrant comment graver une pellicule de polymère en échelle de type silicone photosensible, pour former ainsi une couche de polymère en échelle de type silicone, confor- mément au onzième mode de réalisation de la présente invention. Le dis- positif à semiconducteur du type à séparation diélectrique, désigné de façon générale par la référence 1N, conforme au onzième mode de réalisation diffère du dispositif à semiconducteur du type à séparation diélectrique 1H envisagé ci-dessus, conforme au sixième mode de réalisation, en ce qui concerne un trou traversant 30N formé dans un substrat de support 3N, mais la structure restante de ce onzième mode de réalisation est similaire au sixième mode de réalisation, et par conséquent des composants ou éléments semblables sont identifiés par des symboles semblables, et leur explication détaillée est omise.
La paroi latérale 31N du trou traversant 30N formé dans le substrat de support 3N est parallèle à la direction de l'épaisseur du substrat de support 3N. Ce trou traversant 30N est formé au moyen d'un procédé de gravure anisotrope par voie sèche, de façon similaire au trou traversant 30M dans le dixième mode de réalisation.
Ensuite, la surface d'une pellicule d'oxyde enterrée 5, apparais- sant à l'intérieur du trou traversant 30N, est enduite d'une solution de polymère en échelle de type silicone ayant une propriété photosensible, au moyen d'un procédé de jet d'encre, et cette solution est soumise à un traitement de maturation, ce qui a pour effet de former une pellicule de poly- mère en échelle de type silicone 36. Ensuite, comme représenté sur la figure 20, une partie de la pellicule de polymère en échelle de type silicone 36 devant être enlevée est soumise à une exposition de formation d'image directe, et elle est ensuite développée pour être enlevée sélectivement, de façon qu'une cou- che de polymère en échelle de type silicone 32N reste seulement à une position prescrite. Après ceci, une électrode de surface arrière 18N, une première brasure 33 et une deuxième brasure 34 sont formées d'une manière similaire au sixième mode de réalisation.
Par conséquent, dans le dispositif à semiconducteur du type à séparation diélectrique 1N, le volume du trou traversant 30N du substrat de support 3N est petit, ce qui fait qu'une réduction de la rigidité du substrat de support 3N sous l'effet de l'incorporation du trou traversant 30N est petite de façon correspondante, et par conséquent un fil 13 peut être soudé sur une électrode de drain 12 par une opération de soudage de fil, pendant qu'une force élevée est appliquée à l'électrode de drain 12. De plus, une région de puits N 8 atteint une pellicule d'oxyde enterrée 5, ce qui fait que l'intensité de champ électrique dans une région n- 9 au voisinage d'une frontière entre la région de puits N 8 et la région n- 9 est atténuée ou réduite à cause de la disposition de la couche de po- lymère en échelle de type silicone 32N. Il en résulte qu'il est possible de maintenir une tension disruptive élevée pour le dispositif à semiconducteur du type à séparation diélectrique 1N. En outre, du fait que le trou traversant 30N est rempli avec la première brasure 33 qui est dépourvue de vides, la première brasure 33 n'est pas soumise à un endommagement mécanique sous l'effet d'une vibration ultrasonore générée par une machine de soudage de fils, ce qui fait que le fil 13 peut être connecté d'une manière fiable à l'électrode de drain 12.
De plus, la couche de polymère en échelle de type silicone 32N est disposée seulement dans une position nécessaire pour maintenir une tension disruptive suffisante, et une partie de la pellicule d'oxyde enterrée 5 autre que cette position est reliée ou couplée mécaniquement à la première brasure 33 à travers l'électrode de surface arrière 18N, ce qui fait que lorsqu'une opération de soudage de puce est effectuée à partir de la surface arrière du substrat de support 3N, la résistance thermique peut être réduite. Mode de Réalisation 12 La figure 21 est une coupe d'un dispositif à semiconducteur du type à séparation diélectrique conforme à un douzième mode de réalisa- tion de la présente invention. Le dispositif à semiconducteur du type à séparation diélectrique, désigné de façon générale par la référence 1P, conforme au douzième mode de réalisation, diffère du dispositif à semiconducteur du type à séparation diélectrique 1N envisagé ci-dessus, conforme au onzième mode de réalisation, par le fait qu'une région de séparation par tranchée 22 est ajoutée à un substrat semiconducteur 4C, mais la structure restante de ce douzième mode de réalisation est similaire au onzième mode de réalisation, et par conséquent des composants ou éléments semblables sont identifiés par des symboles semblables, tandis que leur explication détaillée est omise. Dans un tel dispositif à semiconducteur du type à séparation diélectrique 1P, le substrat semiconducteur 4C conforme au troisième mode de réalisation et le substrat de support 3H conforme au sixième mode de réalisation, sont combinés l'un à l'autre sous la forme des subs- trats 4C et 3P correspondants de ce douzième mode de réalisation, ce qui fait que leurs effets avantageux combinés peuvent être obtenus. Ainsi, une région de séparation par tranchée 22, dont la rigidité est augmentée par la pellicule d'oxyde de paroi latérale 24, est formée dans une partie située au-dessous de l'électrode de drain 12 à laquelle un fil 13 est soudé, ce qui fait que la résistance de soudage du fil 13 sur l'électrode de drain 12 est améliorée. De plus, la plus courte distance W3 entre la région de séparation par tranchée 22 et une couche de polymère en échelle de type silicone 32P est plus grande que l'épaisseur Ds de la couche de polymère en échelle de type silicone 32P, ce qui fait que même si une vibration ultra- sonore se propage au-dessous à partir d'une partie inférieure de la région de séparation par tranchée 22, il est possible d'éviter que la vibration ultrasonore ne soit irradiée ou émise vers la couche de polymère en échelle de type silicone 32P qui est placée à l'extérieur de la région de séparation par tranchée 22 avec un angle de 45° ou plus. Par conséquent, un défaut mécanique quelconque, tel qu'une fissure, etc., ne sera jamais induit dans la couche de polymère en échelle de type silicone 32P. En outre, une région de puits N 8C atteint une pellicule d'oxyde enterrée 5, ce qui fait que l'intensité de champ électrique dans une région n- 9 au voisinage d'une frontière entre une région de puits N 8C et la région n- 9 est atténuée ou réduite à cause de la disposition de la couche de polymère en échelle de type silicone 32P. Il en résulte qu'il est possible de maintenir une tension disruptive élevée pour le dispositif à semi- conducteur du type à séparation diélectrique 1P. En outre, la couche de polymère en échelle de type silicone 32P est disposée seulement dans une position nécessaire pour maintenir une tension disruptive suffisante, et une partie de la pellicule d'oxyde enterrée 5 autre que cette position est reliée ou couplée mécaniquement à une première brasure 33 à travers une électrode de surface arrière 18P, ce qui fait que lorsqu'une opération de soudage de puce est accomplie à partir de la surface arrière du substrat de support 3P, la résistance thermique peut être réduite. Bien que l'invention ait été décrite en termes de modes de réali- sation préférés, l'homme de l'art reconnaîtra que l'invention peut être mise en pratique avec des modifications entrant dans l'esprit et le cadre des revendications annexées.

Claims (9)

  1. REVENDICATIONS1. Dispositif à semiconducteur du type à séparation diélectrique incluant un substrat du type à séparation diélectrique (2), caractérisé en ce que le substrat du type à séparation diélectrique (2) comprend : un substrat de support (3G, 3H, 3J, 3L, 3M, 3N, 3P); une couche diélectrique enterrée (5) formée sur une étendue entière d'un premier plan principal du substrat de support (3G, 3H, 3J, 3L, 3M, 3N, 3P); et un substrat semiconducteur (4C, 4G, 4K; 4L, 4M) d'un premier type de conductivité, ayant une faible concentration en impuretés, qui est feuilleté sur le substrat de support (3G, 3H, 3J, 3L, 3M, 3N, 3P) avec interposition de la couche diélectrique enterrée (5); en ce que le substrat semiconducteur (4C, 4G, 4K, 4L, 4M) comporte : - une première région de semiconducteur (8, 8C, 8G) d'un pre- mier type de conductivité, ayant une concentration en impuretés élevée, qui est formée sélectivement; une deuxième région de semiconducteur (10) d'un deuxième type de conductivité, ayant une concentration en impuretés élevée, qui est disposée de façon à entourer la première région de semiconducteur (8, 8C, 8G) d'une manière espacée d'une distance prédéterminée par rapport à un bord périphérique extérieur de celle-ci; - une première électrode principale (12) qui est jointe à une surface de la première région de semiconducteur (8, 8C, 8G); et - une deuxième électrode principale (16) qui est jointe à une surface de la deuxième région de semiconducteur (10); en ce que le substrat de support (3G, 3H, 3J, 3L, 3M, 3N, 3P) comprend : un trou traversant (30, 30M, 30N) qui est formé à un emplacement contenant à l'intérieur une région qui est juxtaposée à la première région de semiconducteur (8, 8C, 8G) dans sa direction de feuilletage;une deuxième partie diélectrique (32) qui est disposée en contact avec une région de la couche diélectrique enterrée (5) qui apparaît dans une ouverture du trou traversant (30, 30M, 30N) et est disposée; une électrode de surface arrière (18G, 18H, 18J, 18L, 18M, 18N, 18P) qui est disposée en contact avec la région de la couche diélectrique enterrée (5) qui apparaît dans l'ouverture du trou traversant (30, 30M, 30N), une paroi latérale (31, 31M, 31N) du trou traversant (30, 30M, 30N), la deuxième partie diélectrique (32), et une surface arrière du substrat de support (3G, 3H, 3J, 3L, 3M, 3N, 3P); et une première brasure (33) qui remplit un espace entouré par la région de la couche diélectrique enterrée (5) qui apparaît dans l'ouverture du trou traversant (30, 30M, 30N), la paroi latérale (31, 31M, 31N) du trou traversant (30, 30M, 30N) et la deuxième partie diélectrique (32), de façon à aplanir ledit espace.
  2. 2. Dispositif à semiconducteur du type à séparation diélectrique selon la revendication 1, caractérisé en ce que la première région de semiconducteur (8C) comprend une région de séparation par tranchée (22, 22K) disposée à l'intérieur pour séparer la première région de semiconducteur (8C) en deux zo- nes concentriques; et lorsque la première région de semiconducteur (8C), la deuxième partie diélectrique (32) et la région de séparation par tranchée (22, 22K) sont projetées sur la couche diélectrique enterrée (5), une distance entre la deuxième partie diélectrique (32) et la région de séparation par tranchée (22, 22K) dépasse l'épaisseur dans la direction de feuilletage de la deuxième partie diélectrique (32), et une largeur de chevauchement entre la première région de semiconducteur (8C) et la deuxième partie diélectrique (32) est égale à ladite distance entre la deuxième partie diélectrique (32) et la région de séparation par tranchée (22, 22K).
  3. 3. Dispositif à semiconducteur du type à séparation diélectrique selon la revendication 2, caractérisé en ce que la région de séparation par tranchée (22, 22K) a une cavité (38) ou une partie remplie de silicium polycristallin (25) dans un intérieur du sillon de tranchée (23).
  4. 4. Dispositif à semiconducteur du type à séparation diélectrique incluant un substrat du type à séparation diélectrique (2),caractérisé en ce que le substrat du type à séparation diélectrique (2) comprend : un substrat de support (3L); une couche diélectrique enterrée (5) formée sur une étendue entière d'un premier plan principal du substrat de support (3L); et un substrat semiconducteur (4L) d'un premier type de conductivité ayant une faible concentration en impuretés, qui est feuilleté sur le substrat de support (3L) avec interposition de la couche diélectrique enterrée (5); en ce que le substrat semiconducteur (4L) comporte : - une première région de semiconducteur (8C) d'un premier type de conductivité, ayant une concentration en impuretés élevée, qui est formée sélectivement; - une deuxième région de semiconducteur (10) d'un deuxième type de conductivité, ayant une concentration en impuretés élevée, qui est disposée de façon à entourer la première région de semiconducteur (8C) d'une manière espacée d'une distance prédéterminée par rapport à un bord périphérique extérieur de celle-ci; - une première électrode principale (12) qui est jointe à une surface de la première région de semiconducteur (8C); - une deuxième électrode principale (16) qui est jointe à une surface de la deuxième région de semiconducteur (10); et - une région de séparation par tranchée (22) qui est disposée dans la première région de semiconducteur (8C) pour séparer la première région de semiconducteur (8C) en deux zones concentriques; en ce que le substrat de support (3L) a un trou traversant (30) formé à un emplacement contenant à l'intérieur une région qui est juxtaposée à la première région de semiconducteur (8C), dans sa direction de feuilletage; ladite couche diélectrique enterrée (5) a une région entourante qui s'étend à travers elle dans la direction de feuilletage, et qui entoure une région qui apparaît dans une ouverture du trou traversant (30) et est juxtaposée à la région de séparation par tranchée (22), dans la direction de feuilletage; le substrat semiconducteur (4L) a une partie concave (42) formée à l'intérieur à une position correspondant à la région entourante de la couche diélectrique enterrée (5);le substrat semiconducteur (4L) comporte : - une troisième partie diélectrique qui est formée dans la partie concave (42) et dans la région entourante de la couche diélectrique enterrée (5) qui s'étend; - une électrode de surface arrière (18) qui est disposée en contact avec la région de la couche diélectrique enterrée (5) qui apparaît dans l'ouverture du trou traversant (30), une paroi latérale (31) du trou traversant (30), la troisième partie diélectrique et une surface arrière du substrat de support (3L); et - une première brasure (33) qui remplit un espace entouré par la région de la couche diélectrique enterrée (5) qui apparaît dans l'ouverture du trou traversant (30), la paroi latérale (31) du trou traversant (30) et la troisième partie diélectrique, de façon à aplanir ledit espace.
  5. 5. Procédé pour fabriquer un dispositif à semiconducteur du type à séparation diélectrique qui inclut un substrat du type à séparation diélectrique (2) comprenant un substrat de support (3L, 3M, 3N, 3P), une couche diélectrique enterrée (5) formée sur une étendue entière du premier plan principal du substrat de support (3L, 3M, 3N, 3P), et un substrat semiconducteur (4, 4C, 4L, 4M) d'un premier type de conductivité, ayant une faible concentration en impuretés, qui est feuilleté sur le substrat de support (3L, 3M, 3N, 3P) avec interposition de la couche diélectrique enterrée (5), ce substrat semiconducteur (4, 4C, 4L, 4M) comprenant une première région de semiconducteur (8, 8C, 8G) d'un premier type de conductivité ayant une concentration en impuretés élevée, qui est formée sé- lectivement, une deuxième région de semiconducteur (10) du deuxième type de conductivité, ayant une concentration en impuretés élevée, qui est disposée de façon à entourer la première région de semiconducteur (8, 8C, 8G) d'une manière espacée d'une distance prédéterminée par rapport à un bord périphérique extérieur de celle-ci, une première électrode prin- cipale (12) qui est jointe à une surface de la première région de semi- conducteur (8, 8C, 8G), et une deuxième électrode principale (16) qui est jointe à une surface de la deuxième région de semiconducteur (10), ce procédé étant caractérisé en ce qu'il comprend : - une étape de formation, à partir d'un côté opposé à la couche diélectrique enterrée (5), par gravure anisotrope, d'un trou traversant (30,30M, 30N) atteignant la couche diélectrique enterrée (5) dans une région incluant une région du substrat de support (3L, 3M, 3N, 3P) qui est juxtaposée à la première région de semiconducteur (8, 8C, 8G) dans une direction de feuilletage de celle-ci; - une étape de pré-traitement, avec un liquide consistant en un primaire, d'une région de la couche diélectrique enterrée (5) qui apparaît dans une ouverture du trou traversant (30, 30M, 30N); - une étape consistant à enduire avec une solution de polymère en échelle de type silicone la région de la couche diélectrique enterrée (5) ainsi pré-traitée, en employant un procédé d'impression par jet d'encre, pour former ainsi une deuxième partie diélectrique (32); - une étape de formation d'une électrode de surface arrière (18) sur la deuxième partie diélectrique (32), une paroi latérale (31, 31M, 31 N) du trou traversant (30, 30M, 30N), et une surface arrière du substrat de support (3L, 3M, 3N, 3P); - une étape consistant à enduire l'électrode de surface arrière (18) avec un flux de brasage, par le procédé d'impression par jet d'encre; et - une étape consistant à remplir avec une brasure en billes (35) un espace entouré par la deuxième partie diélectrique (32) et la paroi la- térale (31, 31M, 31N) du trou traversant (30, 30M, 30N), et à faire fondre la brasure en billes (35) avec laquelle le remplissage a ainsi été effectué, de façon à l'utiliser pour remplir ledit espace.
  6. 6. Procédé pour fabriquer un dispositif à semiconducteur du type à séparation diélectrique selon la revendication 5, caractérisé en ce que dans l'étape de formation du trou traversant (30, 30M, 30N), la paroi latérale (31, 31M, 31N) du trou traversant (30, 30M, 30N) est formée sous un angle d'inclinaison par rapport à la surface arrière du substrat de support (3G, 3H, 3J, 3L, 3M, 3N, 3P) au moyen d'une gravure anisotrope par voie humide, ou bien sa paroi latérale (31, 31M, 31N) est formée perpendiculairement à la surface arrière du substrat de support (3G, 3H, 3J, 3L, 3M, 3N, 3P) au moyen d'une gravure anisotrope par voie sèche.
  7. 7. Procédé de fabrication d'un dispositif à semiconducteur du type à séparation diélectrique selon l'une des revendications 5 ou 6, ca-ractérisé en ce que le polymère en échelle de type silicone est un polymère en échelle de type silicone photosensible; et le procédé comprend en outre une étape d'enlèvement d'une région de la deuxième partie diélectrique (32) qui est juxtaposée à une partie centrale de la première région de semiconducteur (8, 8C) dans sa direction de feuilletage, au moyen d'un procédé lithographique.
  8. 8. Procédé de fabrication d'un dispositif à semiconducteur du type à séparation diélectrique selon l'une quelconque des revendications 5 à 7, caractérisé en ce que la brasure en billes (35) comprend des billes de brasure ayant chacune un diamètre inférieur au dixième de l'épaisseur du substrat de support (3G, 3H, 3J, 3L, 3M, 3N, 3P).
  9. 9. Procédé pour fabriquer un dispositif à semiconducteur du type à séparation diélectrique selon l'une quelconque des revendications 5 à 8, caractérisé en ce que dans l'étape d'aplanissement dudit espace avec la brasure (33), la brasure en billes (35) est fondue dans un four à décompression.
FR1356653A 2005-05-09 2013-07-05 Dispositif a semiconducteur a separation dielectrique et procede de fabrication Withdrawn FR2991503A1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR1356653A FR2991503A1 (fr) 2005-05-09 2013-07-05 Dispositif a semiconducteur a separation dielectrique et procede de fabrication

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005135967A JP4629490B2 (ja) 2005-05-09 2005-05-09 誘電体分離型半導体装置
FR0604059A FR2885454B1 (fr) 2005-05-09 2006-05-05 Dispositif a semiconducteur a separation dielectrique et procede de fabrication
FR1356653A FR2991503A1 (fr) 2005-05-09 2013-07-05 Dispositif a semiconducteur a separation dielectrique et procede de fabrication

Publications (1)

Publication Number Publication Date
FR2991503A1 true FR2991503A1 (fr) 2013-12-06

Family

ID=37137379

Family Applications (2)

Application Number Title Priority Date Filing Date
FR0604059A Expired - Fee Related FR2885454B1 (fr) 2005-05-09 2006-05-05 Dispositif a semiconducteur a separation dielectrique et procede de fabrication
FR1356653A Withdrawn FR2991503A1 (fr) 2005-05-09 2013-07-05 Dispositif a semiconducteur a separation dielectrique et procede de fabrication

Family Applications Before (1)

Application Number Title Priority Date Filing Date
FR0604059A Expired - Fee Related FR2885454B1 (fr) 2005-05-09 2006-05-05 Dispositif a semiconducteur a separation dielectrique et procede de fabrication

Country Status (7)

Country Link
US (2) US7485943B2 (fr)
JP (1) JP4629490B2 (fr)
KR (1) KR100739860B1 (fr)
CN (3) CN101369603B (fr)
DE (2) DE102006062855B4 (fr)
FR (2) FR2885454B1 (fr)
TW (1) TWI305058B (fr)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI408808B (zh) * 2007-10-24 2013-09-11 Chun Chu Yang 同軸電晶體結構
US8097921B2 (en) * 2007-11-09 2012-01-17 Denso Corporation Semiconductor device with high-breakdown-voltage transistor
JP5493435B2 (ja) 2009-04-08 2014-05-14 富士電機株式会社 高耐圧半導体装置および高電圧集積回路装置
JP5499915B2 (ja) 2009-06-10 2014-05-21 富士電機株式会社 高耐圧半導体装置
JP5458809B2 (ja) 2009-11-02 2014-04-02 富士電機株式会社 半導体装置
JP5201169B2 (ja) * 2010-05-13 2013-06-05 三菱電機株式会社 誘電体分離型半導体装置の製造方法
JP5610930B2 (ja) 2010-08-30 2014-10-22 三菱電機株式会社 半導体装置
US8765609B2 (en) * 2012-07-25 2014-07-01 Power Integrations, Inc. Deposit/etch for tapered oxide
US9343557B2 (en) * 2013-02-07 2016-05-17 Stmicroelectronics (Tours) Sas Vertical power component
US10280076B2 (en) * 2016-04-15 2019-05-07 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
JP2020108087A (ja) * 2018-12-28 2020-07-09 セイコーエプソン株式会社 振動デバイス、電子機器および移動体
CN116387326A (zh) * 2019-12-06 2023-07-04 群创光电股份有限公司 电子装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2860089B2 (ja) * 1987-02-26 1999-02-24 株式会社東芝 高耐圧半導体素子
JPH03119733A (ja) * 1989-10-02 1991-05-22 Fujitsu Ltd 高耐電圧半導体装置
DE4231310C1 (de) 1992-09-18 1994-03-24 Siemens Ag Verfahren zur Herstellung eines Bauelementes mit porösem Silizium
JP2739018B2 (ja) * 1992-10-21 1998-04-08 三菱電機株式会社 誘電体分離半導体装置及びその製造方法
US5445974A (en) 1993-03-31 1995-08-29 Siemens Components, Inc. Method of fabricating a high-voltage, vertical-trench semiconductor device
JPH0945762A (ja) 1995-07-26 1997-02-14 Matsushita Electric Works Ltd 半導体素子基体およびその製造方法
JP3435930B2 (ja) 1995-09-28 2003-08-11 株式会社デンソー 半導体装置及びその製造方法
JPH09205210A (ja) * 1996-01-26 1997-08-05 Matsushita Electric Works Ltd 誘電体分離型半導体装置
JPH11191627A (ja) * 1997-12-26 1999-07-13 Matsushita Electric Works Ltd 半導体装置
JP3957417B2 (ja) * 1998-11-13 2007-08-15 三菱電機株式会社 Ｓｏｉ高耐圧電力デバイス
US6750506B2 (en) * 1999-12-17 2004-06-15 Matsushita Electric Industrial Co., Ltd. High-voltage semiconductor device
KR100535062B1 (ko) * 2001-06-04 2005-12-07 마츠시타 덴끼 산교 가부시키가이샤 고내압 반도체장치
JP2003051609A (ja) * 2001-08-03 2003-02-21 Tokyo Gas Co Ltd ダイヤモンド高輝度紫外線発光素子
US6900501B2 (en) * 2001-11-02 2005-05-31 Cree Microwave, Inc. Silicon on insulator device with improved heat removal
JP4020195B2 (ja) 2002-12-19 2007-12-12 三菱電機株式会社 誘電体分離型半導体装置の製造方法
JP4420196B2 (ja) * 2003-12-12 2010-02-24 三菱電機株式会社 誘電体分離型半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2006313828A (ja) 2006-11-16
CN101369603B (zh) 2010-11-17
DE102006019950B4 (de) 2012-04-26
TW200727497A (en) 2007-07-16
JP4629490B2 (ja) 2011-02-09
TWI305058B (en) 2009-01-01
CN100477253C (zh) 2009-04-08
US8125045B2 (en) 2012-02-28
CN1862826A (zh) 2006-11-15
KR100739860B1 (ko) 2007-07-16
CN101369602B (zh) 2011-06-08
CN101369602A (zh) 2009-02-18
DE102006062855B4 (de) 2019-05-16
DE102006019950A1 (de) 2006-11-16
US20090140377A1 (en) 2009-06-04
US20060249807A1 (en) 2006-11-09
KR20060116149A (ko) 2006-11-14
FR2885454A1 (fr) 2006-11-10
US7485943B2 (en) 2009-02-03
CN101369603A (zh) 2009-02-18
FR2885454B1 (fr) 2013-08-16

Similar Documents

Publication Publication Date Title
FR2991503A1 (fr) Dispositif a semiconducteur a separation dielectrique et procede de fabrication
EP0363256B1 (fr) Procédé de réalisation de connexions électriques à travers un substrat
FR2689314A1 (fr) Circuit intégré comprenant un film isolant intercouche et procédé pour sa production.
FR2897051A1 (fr) Transducteur a ultrasons micro-usine capacitif et procede pour sa fabrication
FR2682811A1 (fr) Dispositif a semiconducteurs de type empile et procede de fabrication.
EP0982770B1 (fr) Procédé d&#39;isolation physique de régions d&#39;une plaque de substrat
FR2903678A1 (fr) Microcomposant encapsule equipe d&#39;au moins un getter
EP2840589B1 (fr) Procédé améliore de séparation entre une zone activé d&#39;un substrat et sa face arrière ou une portion de sa face arrière
FR2913816A1 (fr) Procede de fabrication d&#39;une structure d&#39;interconnexions a cavites pour circuit integre
FR2794897A1 (fr) Plaquette a semi-conducteur et dispositif a semi-conducteur fabrique a partir d&#39;une telle plaquette
EP2965346A1 (fr) Procédé de réalisation d&#39;un collage direct métallique conducteur
US7585691B2 (en) Solid-state imaging device and method for producing the same
FR2955205A1 (fr) Dispositif microelectronique, en particulier capteur d&#39;image a illumination par la face arriere et procede de fabrication
FR2861500A1 (fr) Procede de liaison de plaquettes et dispositif pour la mise en oeuvre du procede
CA2409237A1 (fr) Procede de fabrication d&#39;un composant electronique incorporant un micro-composant inductif
FR2863770A1 (fr) Dispositif a semiconducteur du type a separation dielectrique et procede de fabrication
WO2004097945A1 (fr) Procede de realisation d&#39;un dispositif semi-conducteur a metallisations auto-alignees.
FR2855324A1 (fr) Procede de fabrication d&#39;une interconnexion pour un dispositif a semiconducteur
EP0793269B1 (fr) Dispositif semiconducteur incluant une puce munie d&#39;une ouverture de via et soudée sur un support, et procédé de réalisation de ce dispositif
FR2796758A1 (fr) Procede de correction des effets topographiques sur substrat en micro electronique
CA2856015C (fr) Machine adaptee pour metalliser une cavite d&#39;un substrat semi-conducteur ou conducteur telle qu&#39;une structure du type via traversant
EP2843693A1 (fr) Procédé de réalisation d&#39;un plot conducteur sur un élément conducteur
FR2958076A1 (fr) Procede de formation de vias electriques
CA2409232A1 (fr) Procede de fabrication d&#39;un composant electronique incorporant un micro-composant inductif
EP3772746A1 (fr) Procédé de fabrication de vias traversant un substrat

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 10

PLSC Publication of the preliminary search report

Effective date: 20161104

ST Notification of lapse

Effective date: 20170131