FR2794897A1 - Plaquette a semi-conducteur et dispositif a semi-conducteur fabrique a partir d'une telle plaquette - Google Patents
Plaquette a semi-conducteur et dispositif a semi-conducteur fabrique a partir d'une telle plaquette Download PDFInfo
- Publication number
- FR2794897A1 FR2794897A1 FR0006144A FR0006144A FR2794897A1 FR 2794897 A1 FR2794897 A1 FR 2794897A1 FR 0006144 A FR0006144 A FR 0006144A FR 0006144 A FR0006144 A FR 0006144A FR 2794897 A1 FR2794897 A1 FR 2794897A1
- Authority
- FR
- France
- Prior art keywords
- layer
- silicon layer
- wafer
- gas
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 141
- 229910021426 porous silicon Inorganic materials 0.000 title claims abstract description 128
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title abstract description 142
- 229910052710 silicon Inorganic materials 0.000 title abstract description 141
- 239000010703 silicon Substances 0.000 title abstract description 141
- 239000012535 impurity Substances 0.000 claims abstract description 72
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 34
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims abstract description 11
- 229910052698 phosphorus Inorganic materials 0.000 claims abstract description 11
- 239000011574 phosphorus Substances 0.000 claims abstract description 11
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims abstract description 8
- 229910052787 antimony Inorganic materials 0.000 claims abstract description 8
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 claims abstract description 8
- 229910052796 boron Inorganic materials 0.000 claims abstract description 8
- 229910052738 indium Inorganic materials 0.000 claims abstract description 8
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims abstract description 8
- 229910052785 arsenic Inorganic materials 0.000 claims abstract description 7
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims abstract description 7
- 230000007547 defect Effects 0.000 claims description 17
- 229920005591 polysilicon Polymers 0.000 claims description 16
- 239000013078 crystal Substances 0.000 claims description 13
- -1 a-- senic Chemical compound 0.000 claims description 6
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims 2
- 235000012431 wafers Nutrition 0.000 description 236
- 239000007789 gas Substances 0.000 description 110
- 238000004519 manufacturing process Methods 0.000 description 49
- 238000000034 method Methods 0.000 description 34
- 230000008569 process Effects 0.000 description 16
- 238000000137 annealing Methods 0.000 description 12
- 229910052739 hydrogen Inorganic materials 0.000 description 12
- 239000001257 hydrogen Substances 0.000 description 12
- 230000002000 scavenging effect Effects 0.000 description 12
- 229910001385 heavy metal Inorganic materials 0.000 description 10
- 238000000151 deposition Methods 0.000 description 8
- 238000005498 polishing Methods 0.000 description 8
- 230000006872 improvement Effects 0.000 description 7
- 238000000926 separation method Methods 0.000 description 7
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 238000002513 implantation Methods 0.000 description 6
- 239000000758 substrate Substances 0.000 description 5
- 238000002048 anodisation reaction Methods 0.000 description 4
- 238000007743 anodising Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 239000000356 contaminant Substances 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 101000767534 Arabidopsis thaliana Chorismate mutase 2 Proteins 0.000 description 2
- 101000986989 Naja kaouthia Acidic phospholipase A2 CM-II Proteins 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 101100043638 Solanum tuberosum SS3 gene Proteins 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
- H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/763—Polycrystalline semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/26—Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension
- Y10T428/263—Coating layer not in excess of 5 mils thick or equivalent
- Y10T428/264—Up to 3 mils
- Y10T428/265—1 mil or less
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Element Separation (AREA)
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
Abstract
L'invention se rapporte à une plaquette à semi-conducteur qui comprend un film d'oxyde (2) au-dessus d'une couche de silicium (3) et une couche de silicium poreuse (4) qui est située au-dessus du film d'oxyde (2) et qui sert comme une couche de fixation des gaz; la fixation des impuretés à partir de la couche de silicium (1) n'est pas interrompue par le film d'oxyde (2) car la couche de silicium poreuse (4) est placée au-dessus du film d'oxyde (2); la plaquette à semi-conducteur ayant la structure ci-dessus peut être produite par un procédé de liaison; la résistance de liaison par rapport au film d'oxyde (2) est assurée en disposant une couche de silicium (5) à croissance entre le film d'oxyde (2) et la couche de silicium poreuse (4) comparativement au cas dans lequel le film d'oxyde (2) et la couche de silicium poreuse (4) sont reliés directement.
Description
<U>Plaquette<B>à</B> semi-conducteur et dispositif<B>à</B></U> semi- conducteur <U>fabriqué<B>à</B> partir d'une telle plaquette.</U> La présente invention concerne de façon générale la technique de fixation des gaz appliquée<B>à</B> une plaquette<B>à</B> semi-conducteur ayant une structure SSI (dénommée ci- dessous plaquette SSI). La fixation des gaz est un procédé pour éliminer d'une région d'un dispositif les impuretés de métaux lourds comme Fe, Cu, Cr, Ni et Pt qui ont un effet nuisible sur les caractéristiques d'un dispositif<B>à</B> semi- conducteur.
En se référant<B>à</B> l'art antérieur sur la figure<B>58,</B> une plaquette de silicium brute est habituellement formée par dépôt sur le verso d'une plaquette formée d'une couche de silicium<B>1</B> et d'une couche de silicium polycristallin <B>9</B> servant de couche de fixation des gaz.
La plaquette SSI a attiré l'attention en tant que substrat de silicium de la nouvelle génération car le SSI est efficace pour empêcher l'effet de court canal et le verrouillage<B>à</B> l'état passant de transistor CMOS qui se sont révélés être problématiques lorsque le dispositif<B>à</B> semi-conducteur est en outre réduit en dimension, et elle permet une opération<B>à</B> vitesse élevée même dans la plage de basses tensions. En se référant<B>à</B> la figure<B>59,</B> la plaquette de SSI présente une structure dans laquelle un film d'oxyde 2 est placé entre une couche de silicium supérieure<B>1</B> où un dispositif<B>à</B> semi-conducteur est formé, et le substrat formé d'une couche de silicium inférieure<B>3</B> ou analogue. Le film d'oxyde 2 est désigné dans certains cas par film d'oxyde enfoui.
La technique de fixation des gaz a une importance accrue pour assurer la fiabilité du dispositif<B>à</B> semi- conducteur, et une amélioration de l'aptitude de fixation des gaz est donc souhaitable. Cependant la structure de la plaquette SSI n'est pas appropriée pour<B>y</B> appliquer la fixation des gaz, car le film d'oxyde 2 situé entre la couche de silicium supérieure <B>1</B> et la couche de fixation des gaz sur le verso empêche la diffusion des métaux lourds.
Il<B>y</B> a donc un problème pour la mise en #uvre de la fixation des gaz dans la plaquette SSI quel que soit le besoin d'amélioration de l'aptitude de fixation des gaz afin d'accroître la fiabilité du dispositif<B>à</B> semi- conducteur.
Un objet de la présente invention est de fournir une plaquette SSI ayant une aptitude de fixation des gaz améliorée et un procédé pour sa fabrication.
Afin d'atteindre le but ci-dessus, selon un aspect de la présente invention, une plaquette<B>à</B> semi-conducteur présente une couche de fixation des gaz qui comprend une couche de silicium poreuse.
La structure ci-dessus est utilisée pour permettre une partie de liaison balancée d'une lacune dans la couche de silicium poreuse afin d'agir comme un site de fixation des gaz.
La plaquette<B>à</B> semi-conducteur selon la présente invention comprend de préférence un film isolant.
La structure ci-dessus est utilisée pour mettre en #uvre une structure SSI ayant une couche de silicium sur le film isolant. Comme résultat, l'aptitude de fixation des gaz peut être améliorée dans la plaquette ayant la structure SSI.
Dans une plaquette<B>à</B> semi-conducteur selon l'invention, la couche de fixation des gaz est située de préférence au-dessus du film isolant.
En utilisant une telle structure, la fixation des gaz<B>à</B> partir de la couche de silicium n'est pas interrompue par un film d'oxyde servant comme film isolant, étant donné que la couche de fixation des gaz est située au-dessus du film d'oxyde. Par conséquent, bien qu'il soit difficile de réaliser la fixation des gaz dans la plaquette SSI, l'aptitude de fixation des gaz peut être améliorée de cette façon.
Conformément<B>à</B> la présente invention, la couche de silicium poreuse est de préférence en contact avec le côté supérieur du film isolant.
En utilisant une telle structure, le procédé de fabrication peut être simplifié car une étape de formation d'une couche de silicium entre le film d'oxyde et la couche de silicium poreuse peut être omise.
La couche de silicium poreuse servant de couche de fixation des gaz peut être disposée<B>à</B> distance de la surface supérieure où le dispositif<B>à</B> semi-conducteur est situé et, ainsi, l'influence des métaux lourds sur le dispositif<B>à</B> semi-conducteur peut être réduite.
La plaquette<B>à</B> semi-conducteur selon l'invention comprend de préférence une couche de silicium qui est en contact avec le côté inférieur de la couche de fixation des gaz et en contact avec le côté supérieur du film isolant.
En utilisant une telle structure, la couche de silicium et le film d'oxyde peuvent être reliés<B>à</B> la place de la couche de silicium poreuse, et le film d'oxyde et par conséquent la résistance de liaison peuvent être améliorés.
Selon un aspect préféré de l'invention, la plaquette<B>à</B> semi-conducteur comprend une structure<B>à</B> deux couches constituée d'une première couche de fixation des gaz formée d'une couche de silicium poreuse et d'une deuxième couche de fixation des gaz formée d'une couche de silicium polycristallin ayant une région d'impuretés<B>à</B> concentration élevée ou une région d'impuretés<B>à</B> faible concentration ou formée d'une couche renfermant un défaut cristallin, et la structure<B>à</B> deux couches est en contact avec le côté supérieur du film d'oxyde.
En utilisant une telle structure comme décrit ci- dessus, la fixation des gaz est mise en #uvre par une couche de fixation des gaz ayant la structure<B>à</B> deux couches et, ainsi, une plaquette SSI ayant son aptitude de fixation des gaz améliorée est obtenue.
Selon un autre aspect de la présente invention, dans la plaquette<B>à</B> semi-conducteur, la couche de fixation des gaz est située en dessous du film isolant.
En utilisant une telle structure comme décrit ci- dessus, l'aptitude de fixation des gaz peut être appliquée <B>à</B> un métal lourd qui est diffusé par l'intermédiaire du film d'oxyde comme un film isolant. En particulier, si le film d'oxyde a une épaisseur relativement petite, la fonction barrière du film d'oxyde par rapport au métal lourd n'est pas totalement exercée. Dans ce cas, la structure ayant la couche de fixation des gaz sous le film d'oxyde est particulièrement avantageuse. Par conséquent, l'aptitude de fixation des gaz peut être appliquée au métal lourd diffusé dans une plaquette SSI ayant un mince film d'oxyde.
Selon encore un autre aspect de la présente invention, la couche de fixation des gaz dans la plaquette <B>à</B> semi-conducteur présente une structure<B>à</B> deux couches constituée d'une première couche de fixation des gaz formée d'une couche de silicium poreuse et d'une seconde couche de fixation des gaz formée d'une couche de silicium polycristallin ayant une région d'impuretés<B>à</B> concentration élevée ou une région d'impuretés<B>à</B> faible concentration ou formée d'une couche renfermant un défaut cristallin, et la couche de fixation des gaz est en contact avec le côté inférieur du film d'oxyde. En utilisant une telle structure comme décrit ci- dessus, l'aptitude de fixation des gaz peut être appliquée au métal lourd qui est diffusé dans la plaquette SSI ayant un mince film d'oxyde. En outre, l'aptitude de fixation des gaz peut être améliorée car la couche de fixation des gaz a la structure<B>à</B> deux couches.
Selon un autre aspect préféré de l'invention, la couche de fixation des gaz est formée d'une couche d'impuretés<B>à</B> faible concentration et d'une couche de silicium polycristallin ou d'une couche de silicium<B>à</B> cristal unique qui est en contact avec le côté inférieur de la couche<B>à</B> impuretés<B>à</B> faible concentration et a une épaisseur d'environ<B>0,01</B> pm <B>à 3</B> pm. La couche de silicium polycristallin a une région d'impuretés<B>à</B> concentration élevée renfermant des impuretés de concentration élevée qui définissent un type n ou un type<B>p</B> comme le phosphore, l'arsenic, l'antimoine, le bore et l'indium ou une région d'impuretés de faible concentration renfermant des impuretés de faible concentration comme celles mentionnées ci-dessus. La couche de silicium<B>à</B> cristal unique renferme ces impuretés de concentration élevée. La couche de fixation des gaz est en contact avec le côté inférieur du film isolant.
En utilisant une telle structure comme décrit ci- dessus, la couche de silicium polycristallin ayant la région d'impuretés<B>à</B> concentration élevée renfermant des impuretés de concentration élevée qui définissent le type n ou le type<B>p</B> ou la région d'impuretés<B>à</B> concentration faible contenant ces impuretés de faible concentration ou la couche de silicium<B>à</B> cristal unique renfermant ces impuretés de concentration élevée a une épaisseur suffisamment petite d'environ<B>0,01</B> pm <B>à 3</B> pm. L'interface entre les couches agit comme un site de fixation des gaz. Par conséquent, particulièrement dans cette structure, l'interface entre ces couches agit efficacement comme un site de fixation des gaz car chaque couche est mince. De cette façon, cette structure peut améliorer l'aptitude de fixation des gaz.
La région d'impuretés de faible concentration est placée entre le film d'oxyde et la couche de silicium polycristallin ayant la région d'impuretés<B>à</B> concentration élevée ou la région d'impuretés<B>à</B> faible concentration ou la couche de silicium<B>à</B> cristal unique renfermant ces impuretés de concentration élevée. Par conséquent, l'influence des impuretés diffusées dans le procédé<B>à</B> température élevée sur la couche de silicium constituant le dispositif<B>à</B> semi-conducteur peut être empêchée.
Selon un autre aspect de la présente invention, la couche de fixation des gaz comporte une couche de silicium poreuse sur le côté verso, placée sur le côté verso de la plaquette<B>à</B> semi-conducteur.
En utilisant cette structure, on obtient une plaquette<B>à</B> semi-conducteur avec une aptitude améliorée de fixation des gaz.
Selon un autre aspect de la présente invention, la couche de fixation des gaz comprend une structure<B>à</B> deux couches sur le côté verso, placée sur le côté verso de la plaquette<B>à</B> semi-conducteur qui est constituée d'une première couche de fixation des gaz formée de la couche de silicium poreuse du côté verso et d'une deuxième couche de fixation des gaz formée d'une couche de silicium polycristallin ayant une région d'impuretés<B>à</B> concentration élevée renfermant des impuretés de concentration élevée qui définissent un type n ou un type<B>p</B> comme le phosphore, l'arsenic, l'antimoine, le bore et l'indium, ou ayant une région d'impuretés<B>à</B> faible concentration renfermant ces impuretés de faible concentration ou formée d'une couche contenant un défaut cristallin. En utilisant une telle structure, on peut obtenir une plaquette<B>à</B> semi-conducteur ayant une aptitude de fixation des gaz améliorée. En outre, la structure<B>à</B> deux couches de la couche de fixation des gaz améliore l'aptitude de fixation des gaz.
Selon un autre aspect de la présente invention, la couche de silicium poreuse est placée dans une région choisie.
En utilisant une telle structure, la résistance de liaison peut être renforcée entre la couche de silicium poreuse et le film d'oxyde, étant donné que la liaison est réalisée non seulement entre le film d'oxyde et la couche de silicium poreuse mais aussi entre le film d'oxyde et<B>à</B> la fois la couche de silicium et la couche de silicium poreuse.
Selon un autre aspect de la présente invention, la plaquette<B>à</B> semi-conducteur a une couche de fixation des gaz comprenant une couche de silicium polycristallin renfermant des impuretés de faible concentration de<B>1</B> x <B>1018</B> CM-3 <B>OU</B> MoinS# et a un film isolant. La couche de fixation des gaz est en contact avec le côté inférieur du film isolant.
En utilisant la structure ci-dessus, l'aptitude de fixation des gaz peut être améliorée et l'amélioration est obtenue en empêchant une fuite de jonction, par la fiabilité du film d'oxyde et un rendement comparativement<B>à</B> la plaquette de silicium selon la technique classique. En outre, l'épaisseur du film d'oxyde, ainsi que la capacité parasite, peuvent être réduites, bien que ceci soit impossible lorsque la couche d'impuretés<B>à</B> concentration élevée est prévue. Dans ce cas, aucune influence n'est exercée sur la surface de silicium où le dispositif<B>à</B> semi- conducteur est formé. Selon la présente invention, un dispositif<B>à</B> semi- conducteur est réalisé sur la plaquette<B>à</B> semi-conducteur comme décrit ci-dessus.
En utilisant la structure ci-dessus, le dispositif <B>à</B> semi-conducteur est mis en ceuvre en utilisant la plaquet-te SSI avec une aptitude de fixation des gaz améliorée, si bien qu'un dispositif<B>à</B> semi-conducteur de fiabilité élevée est obtenu.
Selon un aspect de la présente invention, on prévoit un procédé de fabrication d'une plaquette<B>à</B> semi- conducteur utilisant un procédé de liaison qui comprend les étapes de réalisation d'une plaquette supérieure en formant une couche de silicium poreuse sur la surface supérieure d'une couche de silicium, en tournant la plaquette supérieure tête-bêche et en la déposant sur une plaquette inférieure formée d'une couche de silicium avec un film isolant placé sur sa surface supérieure pour relier conjointement les plaquettes supérieure et inférieure et éliminer une partie supérieure de la couche de silicium qui constitue la plaquette supérieure, laissant une quantité souhaitée de celle-ci afin de réduire l'épaisseur de la plaquette supérieure.
En utilisant ces étapes, on forme une plaquette SSI avec des couches multiples ayant une aptitude améliorée de fixation des gaz de façon efficace.
Selon un autre aspect de la présente invention, on prévoit un procédé de fabrication d'une plaquette<B>à</B> semi- conducteur qui utilise un procédé de liaison comprenant les étapes de réalisation d'une plaquette supérieure a) en formant une couche de silicium poreuse sur la surface supérieure d'une couche de silicium et<B>b)</B> en formant une première couche de silicium épitaxiale sur la surface supérieure de la couche de silicium poreuse par croissance épitaxiale, en tournant tête-bêche la plaquette supérieure et en la déposant sur une plaquette inférieure formée d'une couche de silicium avec un film isolant placé sur sa surface supérieure et en retirant une partie supérieure de la couche de silicium qui constitue la plaquette supérieure, laissant une quantité souhaitée de celle-ci afin de réduire l'épaisseur de la plaquette supérieure.
En utilisant ces étapes, la résistance de liaison peut être améliorée car la liaison n'est pas réalisée entre la couche de silicium poreuse et le film d'oxyde mais entre la première couche de silicium épitaxiale et le film d'oxyde.
De préférence, l'invention décrite ci-dessus est caractérisée en ce que le procédé de liaison suit un procédé de séparation<B>à</B> implantation d'hydrogène.
En utilisant un tel agencement, le coût peut être réduit comparativement au procédé pour réduire l'épaisseur de la plaquette par polissage car la partie séparée du substrat de silicium peut être recyclée.
Selon encore un autre aspect de l'invention, on prévoit un procédé de fabrication d'une plaquette<B>à</B> semi- conducteur utilisant un procédé de liaison qui comprend l'étape de réalisation d'une plaquette supérieure a) en formant une première couche de silicium poreuse qui est en contact avec la surface supérieure d'une couche de silicium,<B>b)</B> en formant une première couche de silicium épitaxiale qui est en contact avec la surface supérieure de la première couche de silicium poreuse par croissance épitaxiale, c) en formant une deuxième couche de silicium poreuse qui est en contact avec la surface supérieure de la première couche de silicium épitaxiale et<B>d)</B> en formant un film d'oxyde sur la surface supérieure de la deuxième couche de silicium poreuse, en tournant tête-bêche la plaquette supérieure et en la déposant sur une plaquette inférieure formée d'une couche de silicium pour relier conjointement les plaquettes supérieure et inférieure et éliminer une partie supérieure de la plaquette supérieure, laissant une quantité souhaitée de celle-ci.
En utilisant ces étapes, on peut fabriquer facilement et efficacement une plaquette SSI formée de couches multiples avec une aptitude améliorée de fixation des gaz, même lorsqu'on utilise la plaquette inférieure formée seulement de la couche de silicium.
Selon un autre aspect de l'invention, on prévoit un procédé de fabrication d'une plaquette<B>à</B> semi-conducteur utilisant un procédé de liaison qui comprend les étapes de fabrication d'une plaquette supérieure a) en formant une première couche de silicium poreuse qui est en contact avec la surface supérieure d'une couche de silicium,<B>b)</B> en formant une première couche de silicium épitaxiale qui est en contact avec la surface supérieure de la première couche de silicium poreuse par croissance épitaxiale, c) en formant une deuxième couche de silicium poreuse qui est en contact avec la surface supérieure de la première couche de silicium épitaxiale, <B>d)</B> en formant une deuxième couche de silicium épitaxiale qui est en contact avec la surface supérieure de la deuxième couche de silicium poreuse par croissance épitaxiale et e) en formant un film d'oxyde sur la surface supérieure de la deuxième couche de silicium épitaxiale, en tournant la plaquette supérieure tête-bêche et en la déposant sur une plaquette inférieure formée d'une couche de silicium pour relier les plaquettes supérieure et inférieure conjointement e en éliminant une partie supérieure de la plaquette supérieure, en laissant une quantité souhaitée de celle-ci de façon<B>à</B> réduire l'épaisseur de la plaquette supérieure.
En utilisant ces étapes, on peut fabriquer facilement et de façon efficace une plaquette SSI ayant au moins deux couches de silicium formées par croissance épitaxiale pour améliorer l'aptitude de fixation des gaz.
De préférence, conformément<B>à</B> l'invention, dans l'étape de formation des première et deuxième couches de silicium poreuses respectivement, la densité des lacunes dans l'une des première et deuxième couches de silicium poreuses est rendue supérieure<B>à</B> celle de l'autre et dans l'étape d'élimination, on sépare l'une des première et deuxième couches de silicium poreuses ayant une densité de lacunes supérieure.
En utilisant ces étapes, la séparation est plus susceptible de se produire dans l'une des couches ayant une densité de lacunes supérieure que dans l'autre, si bien que la position où la séparation se produit peut être maîtrisée. Comme résultat, on peut fabriquer facilement et de façon efficace une plaquette SSI ayant une aptitude de fixation des gaz améliorée en raison du procédé de liaison.
Selon un autre aspect encore de la présente invention, le procédé de fabrication d'une plaquette<B>à</B> semi-conducteur est caractérisé en ce que la couche de silicium poreuse ou au moins l'une de la première couche et de la deuxième couche de silicium poreuse est placée dans une région choisie.
En utilisant une telle étape, non seulement la couche de silicium poreuse mais<B>à</B> la fois la couche de silicium poreuse et la couche de silicium sont réunies<B>à</B> la surface supérieure du film d'oxyde, si bien qu'on peut fabriquer sans détérioration de la résistance de liaison une plaquette SSI avec une aptitude améliorée de fixation des gaz.
Selon encore un autre aspect de l'invention, on prévoit un procédé de fabrication d'une plaquette<B>à</B> semi- conducteur utilisant un procédé de liaison qui comprend l'étape de fabrication d'une plaquette inférieure en formant une couche de silicium poreuse sur la surface supérieure d'une couche de silicium, en tournant tête-bêche une plaquette supérieure formée d'une couche de silicium avec un film d'oxyde placé sur sa surface supérieure et en déposant la plaquette supérieure sur la plaquette inférieure pour relier conjointement les plaquettes supérieure et inférieure et en éliminant une partie supérieure de la couche de silicium qui constitue la plaquette supérieure, laissant une quantité souhaitée de celle-ci afin de réduire l'épaisseur de la plaquette supérieure.
En utilisant ces étapes, on peut fabriquer facilement et de façon efficace une plaquette SSI formée de couches multiples ayant une aptitude améliorée de fixation des gaz.
Selon encore un autre aspect de l'invention, on prévoit un procédé de fabrication d'une plaquette<B>à</B> semi- conducteur utilisant un procédé de liaison qui comprend les étapes de fabrication d'une plaquette supérieure en réalisant, sur la surface supérieure d'une couche de silicium, une structure<B>à</B> deux couches constituée d'une première couche de fixation des gaz formée d'une couche de silicium poreuse et d'une deuxième couche de fixation des gaz formée d'une couche de silicium polycristallin qui a une région d'impuretés<B>à</B> concentration élevée ou une région d'impuretés<B>à</B> faible concentration ou formée d'une couche renfermant un défaut cristallin en tournant tête-bêche la plaquette supérieure et en la déposant sur une plaquette inférieure formée d'une couche de silicium ayant un film d'oxyde sur sa surface supérieure pour relier les plaquettes supérieure et inférieure conjointement, et en éliminant une partie supérieure de la plaquette supérieure en laissant une quantité souhaitée de celle-ci. En utilisant les étapes ci-dessus, on peut fabriquer de façon efficace une plaquette SSI ayant une aptitude améliorée de fixation des gaz du fait de la couche de fixation des gaz<B>à</B> structure<B>à</B> deux couches située au- dessus du film d'oxyde.
De préférence, selon l'invention, le procédé de liaison suit un procédé de séparation d'implantation d'hydrogène.
En utilisant l'agencement ci-dessus, la partie séparée du substrat de silicium peut être recyclée et, ainsi, le coût peut être réduit comparativement au procédé selon lequel la plaquette est réduite en épaisseur par polissage.
Selon un autre aspect encore de l'invention, on prévoit un procédé de fabrication d'une plaquette<B>à</B> semi- conducteur qui utilise un procédé de liaison qui comprend les étapes de tourner tête-bêche une plaquette supérieure formée d'une couche de silicium ayant un film d'oxyde sur sa surface supérieure et de déposer la couche supérieure sur la plaquette inférieure fabriquée en formant une couche de silicium par croissance épitaxiale afin de relier conjointement les plaquettes supérieure et inférieure et en retirant une partie supérieure de la couche de silicium<B>qui</B> constitue la plaquette supérieure, en laissant une quantité souhaitée de celle-ci de façon<B>à</B> réduire l'épaisseur de la plaquette supérieure.
En utilisant ces étapes, on peut fabriquer de façon efficace une plaquette SSI ayant une aptitude améliorée de fixation des gaz en raison de l'agencement dans lequel la couche de silicium formée par croissance épitaxiale est placée en dessous du film d'oxyde.
Divers avantages, objets et caractéristiques de la présente invention ressortiront de la description détaillée ci-après faite en liaison avec les dessins annexés, sur lesquels<B>:</B> La Figure<B>1</B> illustre une plaquette<B>à</B> semi- conducteur selon le premier mode de réalisation de l'invention.
Les Figures 2 et<B>3</B> illustrent les première et deuxième étapes de fabrication, respectivement, dans le premier mode de réalisation selon l'invention.
La Figure 4 illustre une plaquette inférieure utilisée dans le premier mode de réalisation de l'invention.
La Figure<B>5</B> illustre la troisième étape de fabrication dans le premier mode de réalisation de l'invention.
La Figure<B>6</B> illustre une plaquette<B>à</B> semi- conducteur selon le deuxième mode de réalisation de l'invention.
La Figure<B>7</B> illustre la deuxième étape de fabrication dans le deuxième mode de réalisation de l'invention.
La Figure<B>8</B> illustre une plaquette inférieure utilisée dans le deuxième mode de réalisation de l'invention.
La Figure<B>9</B> illustre la troisième étape de fabrication dans le deuxième mode de réalisation de l'invention.
Les Figures<B>10 à 13</B> illustrent, respectivement, les deuxième<B>à</B> cinquième étapes de fabrication dans le troisième mode de réalisation de l'invention.
La Figure 14 illustre une plaquette inférieure utilisée dans le troisième mode de réalisation de l'invention. Les Figures<B>15 à 17</B> illustrent, respectivement, les sixième<B>à</B> huitième étapes de fabrication dans le troisième mode de réalisation de l'invention.
Les Figures<B>18</B> et<B>19</B> illustrent, respectivement, les cinquième et sixième étapes de fabrication dans le quatrième mode de réalisation de l'invention.
La Figure 20 illustre une plaquette<B>à</B> semi- conducteur dans le cinquième mode de réalisation de l'invention.
Les Figures 21<B>à</B> 24 illustrent les deuxième<B>à</B> cinquième étapes de fabrication, respectivement, dans le cinquième mode de réalisation de l'invention.
La Figure<B>25</B> illustre une plaquette<B>à</B> semi- conducteur dans le sixième mode de réalisation de l'invention.
La Figure<B>26</B> illustre une autre modification de la plaquette<B>à</B> semi-conducteur dans le sixième mode de réalisation de l'invention.
La Figure<B>27</B> illustre une autre modification de la plaquette<B>à</B> semi-conducteur dans le sixième mode de réalisation de l'invention.
La Figure<B>28</B> est une vue en plan de la plaquette<B>à</B> semi-conducteur dans le sixième mode de réalisation de l'invention.
La Figure<B>29</B> illustre un dispositif<B>à</B> semi- conducteur dans le septième mode de réalisation de l'invention, dans lequel une couche d'épuisement n'est pas en contact avec l'interface entre la couche de silicium et une couche de silicium poreuse.
La Figure<B>30</B> illustre le dispositif<B>à</B> semi- conducteur dans le septième mode de réalisation de l'invention, dans lequel la couche d'épuisement atteint l'interface entre la couche de silicium et la couche de silicium poreuse. La Figure<B>31</B> est une vue agrandie illustrant partiellement une couche de silicium poreuse d'une plaquette<B>à</B> semi-conducteur selon l'invention.
La Figure<B>32</B> illustre une plaquette<B>à</B> semi- conducteur selon le huitième mode de réalisation de l'invention.
Les Figures<B>33</B> et 34 illustrent, respectivement, les deuxième et troisième étapes de fabrication dans le huitième mode de réalisation de l'invention.
La Figure<B>35</B> illustre une plaquette<B>à</B> semi- conducteur dans le neuvième mode de réalisation de l'invention.
Les Figures<B>36</B> et<B>37</B> illustrent, respectivement, les première et deuxième étapes de fabrication dans le neuvième mode de réalisation de l'invention.
La Figure<B>38</B> illustre une plaquette supérieure utilisée dans le neuvième mode de réalisation de l'invention.
La Figure<B>39</B> illustre la troisième étape de fabrication dans le neuvième mode de réalisation de l'invention.
Les Figures 40 et 41 illustrent les premier et deuxième exemples d'une plaquette<B>à</B> semi-conducteur ayant une structure<B>à</B> deux couches dans le neuvième mode de réalisation de l'invention.
Les Figures 42<B>à</B> 44 illustrent, respectivement, les deuxième<B>à</B> quatrième étapes de fabrication dans le dixième mode de réalisation de l'invention.
La Figure 45 illustre une plaquette inférieure utilisée dans le dixième mode de réalisation de l'invention.
Les Figures 46 et 47 illustrent les cinquième et sixième étapes de fabrication, respectivement, dans le dixième mode de réalisation de l'invention. Les Figures 48<B>à 50</B> illustrent les troisième<B>à</B> cinquième étapes de fabrication, respectivement, dans le onzième mode de réalisation de l'invention.
La Figure<B>51</B> illustre un exemple d'une plaquette supérieure dans le douzième mode de réalisation de l'invention.
La Figure<B>52</B> illustre une plaquette inférieure utilisée dans le douzième mode de réalisation de l'invention.
La Figure<B>53</B> illustre une plaquette<B>à</B> semi- conducteur dans le treizième mode de réalisation de l'invention.
La Figure 54 illustre une plaquette<B>à</B> semi- conducteur dans le quatorzième mode de réalisation de l'invention.
La Figure<B>55</B> illustre une plaquette<B>à</B> semi- conducteur dans le quinzième mode de réalisation de l'invention.
Les Figures<B>56</B> et<B>57</B> illustrent, respectivement, les premier et deuxième exemples d'une structure<B>à</B> deux couches de la plaquette<B>à</B> semi-conducteur dans le quinzième mode de réalisation de l'invention.
La Figure<B>58</B> illustre une plaquette de silicium entière selon l'art antérieur.
La Figure<B>59</B> illustre une plaquette SSI selon l'art antérieur.
La Figure<B>60</B> illustre une plaquette SSI ayant une aptitude de fixation des gaz améliorée selon l'art antérieur.
On décrit ci-après les modes de réalisation de la présente invention en liaison avec les dessins annexés.
On décrit le premier mode de réalisation.
Une plaquette<B>à</B> semi-conducteur selon l'invention, représentée sur la Figure<B>1,</B> comprend un film d'oxyde 2 sur une couche de silicium<B>3</B> et a une couche de silicium poreuse 4 qui est en contact avec le côté supérieur du film d'oxyde 2. La plaquette<B>à</B> semi-conducteur a, en outre, une couche de silicium<B>1</B> sur une couche de silicium poreuse 4.
La plaquette<B>à</B> semi-conducteur est donc celle ayant une structure SSI formée d'une couche de silicium<B>1</B> et d'un film d'oxyde 2 comprenant une couche de silicium poreuse 4 dans la structure SSI.
Les étapes du procédé de fabrication de la plaquette<B>à</B> semi-conducteur dans ce mode de réalisation sont décrites<B>à</B> présent en liaison avec les Figures 2<B>à 5.</B>
En se référant<B>à</B> la Figure<B>3,</B> il est formé selon une anodisation (voir l'ouvrage "Technique de Fabrication de Structure SSIII par Seijiro Furukawa, Librairie industrielle,<B>23</B> octobre<B>1987),</B> sur la surface supérieure de la couche de silicium<B>1</B> représentée sur la Figure 2, une couche de silicium poreuse 4 avec une épaisseur de<B>1</B> pm. Le produit résultant est désigné plaquette supérieure<B>101.</B>
En se référant<B>à</B> la Figure 4, une plaquette inférieure 102 est formée d'une couche de silicium<B>3</B> et d'un film d'oxyde 2 sur la surface supérieure d'une couche de silicium<B>3.</B>
En se référant<B>à</B> la Figure<B>5,</B> une plaquette supérieure<B>101</B> est tournée tête-bêche et déposée sur la plaquette inférieure 102 pour être reliée<B>à</B> celle-ci.<B>A</B> ce moment, la plaquette supérieure<B>101</B> et la plaquette inférieure 102 reliées sont soumises<B>à</B> un recuit<B>à</B> une température de<B>900'C à 1100'C</B> pendant environ<B>30</B> minutes pour fixer fermement les plaquettes supérieure et inférieure<B>101</B> et 102, conjointement. Il convient de remarquer que la durée de recuit n'est pas limitée<B>à</B> <B>30</B> minutes<U>-et</U> que n'importe quelle période de temps comprise dans la gamme de<B>10</B> minutes<B>à 3</B> heures peut être utilisée. Cette condition de durée est applicable<B>à</B> tous les modes de réalisation ci-après.
N'importe quelle partie non nécessaire de la couche de silicium<B>1</B> qui constitue la plaquette supérieure originelle<B>101</B> est ensuite polie<B>à</B> partir du côté supérieur pour réaliser la plaquette plus mince.
Par conséquent, la plaquette<B>à</B> semi-conducteur, comme représentée sur la Figure<B>1,</B> est terminée.
La couche de silicium poreuse 4 a des parties de liaison balancées correspondant aux lacunes qui permettent de réaliser la fixation des gaz et sert ainsi comme une couche de fixation des gaz. Etant donné que la couche de silicium poreuse 4 est située au-dessus du film d'oxyde 2, la fixation des impuretés de la couche de silicium<B>1</B> située bien au-dessus du film d'oxyde 2 n'est jamais interrompue par le film d'oxyde 2. L'aptitude de fixation des gaz peut, par conséquent, être améliorée dans la plaquette SSI, précisément<B>là</B> où la fixation des gaz a été difficile<B>à</B> réaliser de manière classique.
L'aptitude de fixation des gaz peut, en outre, être améliorée en augmentant la concentration des impuretés qui définissent le type n ou<B>p</B> de la couche de silicium poreuse 4, comme le phosphore, l'arsenic, l'antimoine, le bore et l'indium, si bien qu'elle se situe dans la gamme de<B>1</B> x <B>1018</B> CM-3 <B>à 1</B> X 1021 cm-3 afin d'augmenter la solubilité dans cette région des métaux lourds solides. On désigne dans l'invention par "concentration élevée" une gamme de<B>1</B> x 10111 CM-1 <B>à 1</B> X 1021 CM-1.
Conformément au mode de réalisation décrit ci- dessus, l'aptitude de fixation des gaz est favorisée pour obtenir les effets comme l'empêchement d'une fuite de jonction, améliorer la fiabilité du film d'oxyde et améliorer le rendement. Selon l'invention décrite dans le brevet japonais mis<B>à</B> l'inspection publique no <B>4-72631,</B> une couche renfermant un défaut cristallin est utilisée<B>à</B> la place de la couche de silicium poreuse 4 employée comme une couche de fixation de gaz dans la présente invention. Ici, la couche de silicium poreuse 4 est une couche de silicium formée en produisant des lacunes dans une couche de silicium<B>à</B> cristal unique. En outre, une couche de silicium <B>à</B> cristal unique peut croître sur la couche de silicium poreuse 4. Par conséquent, la couche de silicium poreuse 4 ne correspond pas<B>à</B> la couche renfermant un défaut cristallin comme dans le document cité ci-dessus. La couche renfermant un défaut cristallin est modifiée par un procédé de recuit et notamment lorsqu'elle est soumise<B>à</B> une température élevée, le défaut cristallin est remédié conduisant<B>à</B> la détérioration dans l'aptitude de fixation des gaz.
D'un autre côté, il n'y a pas fondamentalement de modifications dans la couche de silicium poreuse 4 lorsqu'elle est soumise au procédé de recuit. Ainsi, la plaquette<B>à</B> semi-conducteur selon la présente invention est supérieure dans l'aptitude de fixation des gaz<B>à</B> la plaquette<B>à</B> semi-conducteur selon l'invention décrite dans le document ci-dessus dans lequel la couche contenant le défaut cristallin est utilisée comme une couche de fixation de gaz.
On décrit le deuxième mode de réalisation.
Une plaquette<B>à</B> semi-conducteur dans ce mode de réalisation représenté sur la Figure<B>6</B> comprend un film d'oxyde 2 situé au-dessus de la couche de silicium<B>3</B> et une couche de silicium poreuse 4 située sur le film d'oxyde 2 par l'intermédiaire d'une couche de silicium<B>5</B> produite par croissance épitaxiale (désignée ci-après par "couche de silicium épitaxiale"). La plaquette<B>à</B> semi-conducteur comprend, en outre, une couche de silicium<B>1</B> sur la couche de silicium poreuse 4.
La plaquette<B>à</B> semi-conducteur est ainsi une plaquette SSI ayant la structure SSI constituée de la couche de silicium<B>1</B> et du film d'oxyde 2. Dans la couche SSI, on prévoit la couche de silicium poreuse 4.
Les étapes du procédé de fabrication de la plaquette<B>à</B> semi-conducteur dans ce mode de réalisation sont<B>à</B> présent décrites en liaison avec les Figures<B>7 à 9.</B>
En se référant<B>à</B> la Figure<B>7,</B> la couche de silicium poreuse 4 est formée par anodisation sur la surface supérieure de la couche de silicium<B>1,</B> comme représenté sur la Figure 2. La couche de silicium<B>5</B> est, en outre, formée sur la surface supérieure de la couche de silicium poreuse 4 par croissance épitaxiale <B>à</B> une température de<B>700 à</B> <B>900'C.</B> Le produit résultant est désigné par plaquette supérieure<B>103.</B>
En se référant<B>à</B> la Figure<B>8,</B> une plaquette inférieure 102 comprend une couche de silicium<B>3</B> et le film d'oxyde 2 sur sa surface supérieure. En se référant<B>à</B> la Figure<B>9,</B> la plaquette supérieure<B>103</B> est tournée tête- bêche et est déposée sur la plaquette inférieure 102 pour les relier conjointement.
<B>A</B> ce moment, la plaquette supérieure<B>103</B> et la plaquette inférieure 102 sont recuites<B>à</B> une température de <B>900 à 1100'C</B> pendant environ<B>30</B> minutes pour relier rigidement les plaquettes supérieure et inférieure<B>103</B> et 102. Après cela, n'importe quelle partie de couche de silicium non nécessaire<B>1,</B> qui constitue<B>à</B> l'origine la plaquette supérieure<B>103,</B> est retirée par polissage appliqué au côté supérieur.
De cette façon, la plaquette<B>à</B> semi-conducteur de la présente invention, comme représenté sur la Figure<B>6,</B> est terminée. Dans la structure décrite ci-dessus, la couche de silicium poreuse 4 sert comme une couche de fixation des gaz et la fixation des gaz n'est pas interrompue par le film d'oxyde 2 étant donné que la couche de silicium poreuse 4 est située au-dessus du film d'oxyde 2. Par conséquent, on obtient une amélioration de l'aptitude de fixation des gaz dans la plaquette SSI où, de façon classique, la fixation des gaz a été difficile.
La résistance de liaison entre le film d'oxyde 2 et la couche SSI disposée au-dessus peut, en outre, être améliorée en plaçant la couche de silicium<B>5</B> entre la couche de silicium poreuse 4 et le film d'oxyde 2, comparativement<B>à</B> la structure du premier mode de réalisation.
on décrit le troisième mode de réalisation.
On décrit dans ce mode de réalisation un autre procédé de fabrication de la plaquette<B>à</B> semi-conducteur selon le premier mode de réalisation représenté sur la Figure<B>1.</B>
Les étapes du procédé de fabrication d'une plaquette<B>à</B> semi-conducteur dans ce mode de réalisation sont décrites ci-après en liaison avec les Figures<B>10 à 17.</B>
En se référant<B>à</B> la Figure<B>10,</B> on utilise l'anodisation pour former une première couche de silicium poreuse 41 avec une épaisseur de<B>1</B> pm sur la surface supérieure de la couche de silicium<B>1</B> qui est analogue<B>à</B> celle représentée sur la Figure 2.
En se référant<B>à</B> la Figure<B>11,</B> on forme une couche de silicium épitaxiale <B>5</B> par croissance épitaxiale <B>à</B> une température de<B>700 à 900'C</B> sur la surface supérieure de la première couche de silicium poreuse 41.
En se référant<B>à</B> la Figure 12, une deuxième couche de silicium poreuse 42 est, en outre, formée sur la couche de silicium épitaxiale <B>5</B> par anodisation. <B>A</B> ce moment, la densité des lacunes dans la deuxième couche de silicium poreuse 42 est rendue inférieure<B>à</B> celle dans la première couche de silicium poreuse 41.
En se référant<B>à</B> la Figure<B>13,</B> on forme un film d'oxyde 2 sur la surface supérieure de la deuxième couche de silicium poreuse 42 et, ainsi, on produit une plaquette supérieure<B>106.</B>
En se référant<B>à</B> la Figure<B>15,</B> la plaquette supérieure<B>106</B> est tournée tête-bêche et est déposée sur une plaquette inférieure<B>105,</B> comme représenté sur la Figure 14, formée d'une couche de silicium pour relier conjointement les plaquettes supérieure et inférieure.<B>A</B> ce moment, les plaquettes supérieure et inférieure<B>106</B> et<B>105</B> subissent un recuit<B>à</B> une température de<B>900 à</B> 11000C pendant environ<B>30</B> minutes pour renforcer la liaison des plaquettes supérieure et inférieure<B>106</B> et<B>105.</B> Par conséquent, les plaquettes supérieure et inférieure<B>106</B> et <B>105</B> sont reliées conjointement pour produire une plaquette <B>à</B> semi-conducteur 112.
En se référant<B>à</B> la Figure<B>16,</B> la plaquette<B>à</B> semi- conducteur 112 est séparée au niveau de la première couche de silicium poreuse 41. La densité des lacunes dans la première couche de silicium 41 est supérieure<B>à</B> celle dans la deuxième couche de silicium poreuse 42, comme expliqué ci-dessus, et une séparation se produit donc aisément au niveau de cette couche.
La partie de la première couche de silicium poreuse 41 laissée sur la surface de la section inférieure de la plaquette séparée est gravée<B>à</B> distance. Un recuit<B>à</B> l'hydrogène<B>à</B> une température de<B>1000 à 1300'C</B> est appliqué <B>à</B> la plaquette<B>à</B> semi-conducteur 112 et, par conséquent, la couche de silicium épitaxiale <B>5</B> forme la surface supérieure, comme représenté sur la Figure<B>17.</B> De cette façon, la plaquette<B>à</B> semi-conducteur de la présente invention, comme représenté sur la Figure<B>1,</B> est terminée. La fonction et l'effet de la plaquette<B>à</B> semi-conducteur terminée sont analogues<B>à</B> ceux décrits en liaison avec le premier mode de réalisation.
On décrit le quatrième mode de réalisation.
Un autre procédé de fabrication de la plaquette<B>à</B> semi-conducteur selon le deuxième mode de réalisation illustré sur la Figure<B>6</B> est décrit ci-dessous conformément au quatrième mode de réalisation.
Les étapes du procédé de fabrication d'une plaquette<B>à</B> semi-conducteur dans ce mode de réalisation sont décrites ci-après en liaison avec les Figures<B>10 à</B> 12 et les Figures<B>18</B> et<B>19.</B>
Les étapes du procédé de fabrication, comine illustré sur les Figures<B>10 à</B> 12, sont également utilisées dans ce mode de réalisation.<B>A</B> des fins de facilité d'explication, la couche de silicium épitaxiale <B>5</B> représentée sur les Figures<B>11</B> et 12 est désignée par première couche de silicium épitaxiale <B>51</B> dans ce mode de réalisation.
En se référant<B>à</B> la Figure<B>18,</B> une couche de silicium épitaxiale <B>52</B> est formée par croissance épitaxiale <B>à</B> une température de<B>700 à 900'C</B> sur la plaquette<B>à</B> semi- conducteur représentée sur la Figure 12. En se référant<B>à</B> la Figure<B>19,</B> un film d'oxyde 2 est déposé sur la surface de la couche de silicium épitaxiale <B>52</B> et, par conséquent, une plaquette supérieure<B>107</B> est terminée.
La plaquette supérieure<B>107</B> est tournée tête-bêche et déposée sur une plaquette inférieure<B>105</B> formée d'une couche de silicium, comme représenté sur la Figure 14, pour relier les plaquettes supérieure et inférieure<B>107</B> et<B>105</B> conjointement (non représenté).<B>A</B> ce moment, la liaison des plaquettes supérieure et inférieure<B>107</B> et<B>105</B> est renforcée par un recuit<B>à</B> une température de<B>900 à</B> 11000C pendant environ<B>30</B> minutes. Les étapes subséquentes sont analogues<B>à</B> celles du troisième mode de réalisation représenté sur les Figures<B>16</B> et<B>17.</B>
Finalement, une plaquette<B>à</B> semi-conducteur ayant la même structure que celle du deuxième mode de réalisation représenté sur la Figure<B>6</B> est terminée. La structure, la fonction et l'effet de la plaquette<B>à</B> semi-conducteur terminée sont analogues<B>à</B> ceux discutés en liaison avec le deuxième mode de réalisation.
On décrit le cinquième mode de réalisation.
Une plaquette<B>à</B> semi-conducteur de la présente invention représentée sur la Figure 20 comprend un film d'oxyde 2 sur une couche de silicium<B>3</B> et une couche de silicium poreuse 4 qui est en contact avec le côté supérieur du film d'oxyde 2 et est placée en n'importe quelle région choisie. En outre, la plaquette<B>à</B> semi- conducteur comprend une couche de silicium<B>1</B> sur une couche de silicium poreuse 4.
Conformément<B>à</B> ce mode de réalisation, la plaquette <B>à</B> semi-conducteur ayant une couche de silicium poreuse 4 placée dans n'importe quelle région choisie est décrite conjointement avec un procédé de fabrication de celle-ci en liaison avec les Figures 21<B>à</B> 24.
En se référant<B>à</B> la Figure 21, on forme un film d'oxyde devant recevoir un motif et on produit donc un masque d'oxyde 21 sur une plaquette<B>à</B> semi-conducteur formée d'une couche de silicium<B>1</B> analogue<B>à</B> celle représentée sur la Figure 2. Le masque d'oxyde 21 sert comme un masque utilisé lorsque des ions hydrogène sont implantés. Le masque peut alternativement être constitué d'un résist ou de Si3N4/siO2.
En utilisant le masque d'oxyde 21, de l'hydrogène est implanté dans la couche de silicium<B>1</B> sous les conditions de<B>10 à 80</B> keV et<B>1</B> X 1011 <B>à 1</B> X<B>1016</B> CM-2. L'implantation des ions hydrogène génère des donneurs d'une couche 400 de type n dans le silicium. Une couche de type<B>p</B> est formée sous le masque d'oxyde 21.
En se référant<B>à</B> la Figure 22, le masque d'oxyde 21 est éliminé par du fluorure d'hydrogène (HF) liquide et l'anodisation est mise en #uvre pour réaliser sélectivement la couche de type<B>p</B> poreuse. Par cette étape, on forme la couche de silicium poreuse 4.
La plaquette<B>à</B> semi-conducteur résultante subit un recuit<B>à 700'C</B> ou plus et ainsi la couche 400 de type n disparaît, comme représenté sur la Figure<B>23.</B> La plaquette représentée sur la Figure<B>23</B> est désignée par plaquette supérieure<B>107.</B>
En se référant<B>à</B> la Figure 24, la plaquette supérieure<B>107</B> est tournée tête-bêche et déposée sur une plaquette inférieure 102 d'une façon analogue<B>à</B> celle représentée sur la Figure 4 pour les relier conjointement, et les plaquettes supérieure et inférieure reliées<B>107</B> et 102 subissent un recuit<B>à 900 à 1100'C</B> pendant environ <B>30</B> minutes pour renforcer la liaison entre les plaquettes supérieure et inférieure<B>107</B> et 102.
La plaquette est ensuite réduite en épaisseur par polissage du côté supérieur de n'importe quelle partie non nécessaire de la couche de silicium<B>1</B> qui constitue<B>à</B> l'origine la plaquette supérieure<B>107.</B> La plaquette<B>à</B> semi- conducteur, comme représenté sur la Figure 20, est par conséquent terminée.
On décrit le sixième mode de réalisation.
Une plaquette<B>à</B> semi-conducteur représentée sur la Figure<B>25</B> selon l'invention a un film d'oxyde 2 qui est en contact avec le côté supérieur d'une couche de silicium<B>3</B> et une couche de silicium poreuse 4 placée dans une région choisie et disposée au-dessus du film d'oxyde 2 par l'intermédiaire d'une couche de silicium<B>1.</B> La plaquette<B>à</B> semi-conducteur a, en outre, une couche de silicium<B>1</B> sur le côté supérieur de la couche de silicium poreuse 4.
Après les étapes du procédé de fabrication selon la modification<B>1,</B> on réalise l'étape de génération de la couche poreuse et l'étape d'élimination de la couche de type n, respectivement, comme représenté sur les Figures 22 et<B>23,</B> et la couche de silicium<B>1</B> est ensuite formée par croissance épitaxiale sur toute la surface supérieure. Par conséquent, la plaquette<B>à</B> semi-conducteur de la présente invention, comme représenté sur la Figure<B>25,</B> peut être fabriquée de façon analogue.
Une plaquette<B>à</B> semi-conducteur comme représenté sur la Figure<B>26</B> selon la présente invention peut être fabriquée en modifiant la région où la couche est rendue poreuse.
Dans les étapes de fabrication expliquées en liaison avec d'autres modes de réalisation, la couche de silicium poreuse 4 peut être formée dans n'importe quelle région choisie seulement par un procédé analogue<B>à</B> celui décrit en liaison avec ce mode de réalisation.
Si la plaquette<B>à</B> semi-conducteur de l'invention représentée sur la Figure 20 est utilisée, l'agencement de la région choisie peut être celui représenté sur la Figure <B>27 à</B> la place de celui représenté sur la Figure 20. Par exemple, comme représenté sur la vue en plan de la Figure <B>28,</B> la couche de silicium poreuse 4 peut être placée seulement dans la partie centrale, sans formation de la couche de silicium poreuse 4 sur le bord de la plaquette<B>à</B> semi-conducteur.
Si l'interface entière devant être reliée est celle entre la couche de silicium poreuse 4 et le film d'oxyde 2, la résistance de liaison peut être insuffisante. Selon le procédé de fabrication des cinquième et sixième modes de réalisation,<B>à</B> l'interface où se produit la liaison, non seulement la couche de silicium poreuse 4, mais une surface constituée d'une couche de silicium<B>1</B> et la couche de silicium poreuse 4 sont opposées au film d'oxyde 2. Par conséquent, la résistance de liaison satisfaisante est assurée.
La couche de silicium poreuse 4 est prévue dans n'importe quelle région choisie et agit comme une couche de fixation des gaz et, par conséquent, une plaquette SSI ayant une aptitude de fixation des gaz supérieure est obtenue.
Il convient de remarquer que si des impuretés comme du phosphore, de l'arsenic, de l'antimoine, du bore et de l'indium qui définissent le type n ou le type<B>p</B> de la couche de silicium poreuse 4 placée dans une région choisie sont accrues selon une concentration comprise dans la gamme de<B><I>1</I></B><I> X</I><B>10113</B> CM-3 <B>à 1</B> X 1021 CM-1 <B>.</B> la solubilité solide du métal lourd dans cette région augmente pour favoriser l'aptitude de fixation des gaz.
Conformément aux cinquième et sixième modes de réalisation décrits ci-dessus, l'aptitude de fixation des gaz est améliorée et, par conséquent, ces effets peuvent être obtenus comme l'empêchement d'une fuite de jonction, l'amélioration de la fiabilité du<I>film</I> d'oxyde et l'amélioration du rendement, comme cela est réalisé par le premier mode de réalisation.
On décrit le septième mode de réalisation.
On décrit ci-après, en liaison avec les Figures<B>29</B> <B>à 31,</B> un dispositif<B>à</B> semi-conducteur de la présente invention conformément<B>à</B> ce mode de réalisation. <U>Structure de la plaquette<B>à</B> semi-conducteur</U> En se référant aux Figures<B>29</B> et<B>30,</B> un transistor MOS est réalisé sur une couche de silicium<B>1</B> d'une plaquette<B>à</B> semi-conducteur, comme représenté dans le premier mode de réalisation illustré sur la Figure<B>1.</B>
Sur la Figure<B>29,</B> la couche de silicium<B>1</B> dans la structure SSI est suffisamment épaisse afin qu'une couche<B>à</B> épuisement 34 dans une région source<B>31</B> et une région drain <B>32</B> n'atteigne pas l'interface entre la couche de silicium<B>1</B> et une couche de silicium poreuse 4.
D'un autre côté, sur la Figure<B>30,</B> la couche<B>à</B> épuisement 34 d'une région source<B>31</B> et de la région drain <B>32</B> atteint la région de la couche de silicium poreuse 4.
Dans la structure représentée sur la Figure<B>29,</B> l'augmentation de la fuite de jonction peut être empêchée car la couche de silicium poreuse 4 n'est pas en contact avec la couche<B>à</B> épuisement 34 des régions source et drain <B>31</B> et<B>32.</B> La structure du transistor MOS est efficace pour le dispositif de puissance dans lequel la structure SSI est spécialement épaisse.
La couche de silicium poreuse 4 dans la structure représentée sur la Figure<B>30</B> est illustrée partiellement sur la Figure<B>31 à</B> une échelle agrandie. La couche de silicium poreuse 4 comprend non seulement une région 4a avec une constante diélectrique relative de<B>11,9</B> mais une région 4b avec une constante diélectrique relative de<B>1</B> correspondant<B>à</B> une lacune, si bien que la capacitance de jonction des régions source et drain<B>31</B> et<B>32</B> peut être réduite. Si la couche<B>à</B> épuisement 34 des régions source et drain<B>31</B> et<B>32</B> est en contact avec le film d'oxyde 2, la capacitance de jonction des régions source et drain<B>31</B> et <B>32</B> peut être réduite.
<B>A</B> la place de la couche<B>à</B> épuisement mentionnée ci- dessus, si la jonction de la région source<B>31</B> et de la région drain<B>32</B> est directement en contact avec le film d'oxyde, la capacitance de la jonction est apparemment réduite.
On décrit le huitième mode de réalisation.
Une plaquette<B>à</B> semi-conducteur dans ce mode de réalisation représenté sur la Figure<B>32</B> a un film d'oxyde 2 sur une couche de silicium<B>3</B> et une deuxième couche de fixation des gaz<B>7</B> qui est en contact avec le côté supérieur du film d'oxyde 2. La deuxième couche de fixation des gaz<B>7</B> est formée d'une couche de silicium polycristallin ayant une région d'impuretés ou formée d'une couche renfermant un défaut cristallin. Sur la deuxième couche de fixation des gaz, une couche de silicium poreuse 4 est placée en contact avec son côté supérieur et une couche de silicium<B>1</B> est, en outre, placée sur la couche de silicium poreuse 4.
La plaquette<B>à</B> semi-conducteur est donc la plaquette SSI ayant la structure SSI constituée d'une couche de silicium<B>1</B> et d'un film d'oxyde 2. On prévoit, dans la structure SSI, une couche de fixation des gaz d'une structure<B>à</B> deux couches<B>8</B> formée d'une couche de silicium poreuse 4 et de la deuxième couche de fixation des gaz<B>7.</B>
Bien que la couche de silicium poreuse 4 soit placée sur la deuxième couche de. fixation des gaz<B>7</B> constituée d'une couche de silicium polycristallin ayant une région d'impuretés ou formée d'une couche comprenant un défaut cristallin dans la structure<B>à</B> deux couches<B>8,</B> la relation de position peut être inversée.
On décrit<B>à</B> présent, en liaison avec les Figures 2, 4,<B>33</B> et 34, les étapes du procédé de fabrication de la plaquette<B>à</B> semi-conducteur de ce mode de réalisation.
En se référant<B>à</B> la Figure<B>33,</B> on utilise une anodisation pour produire la couche de silicium poreuse 4 avec une épaisseur de<B>1</B> pm sur la surface supérieure de la couche de silicium<B>1</B> analogue<B>à</B> celle représentée sur la Figure 2, et une couche de silicium polycristallin ayant une région d'impuretés ou une couche renfermant un défaut cristallin est formée sur la surface supérieure de la couche de silicium poreuse 4 en tant que la deuxième couche de fixation des gaz<B>7.</B> La plaquette résultante est appelée plaquette supérieure<B>110.</B>
En se référant<B>à</B> la Figure 34, la plaquette supérieure<B>110</B> est inversée et déposée sur une plaquette inférieure 102, qui est analogue<B>à</B> celle représentée sur la Figure 4, pour les relier conjointement.<B>A</B> ce moment, on met en #uvre un procédé de recuit<B>à</B> une température de<B>900</B> <B>à</B> 11000C pendant environ<B>30</B> minutes pour renforcer la liaison entre la plaquette supérieure<B>110</B> et la plaquette inférieure 102. N'importe quelle partie non nécessaire de la couche de silicium<B>1</B> qui constitue<B>à</B> l'origine la plaquette supérieure<B>110</B> est retirée en polissant son côté supérieur afin de réduire l'épaisseur de la plaquette.
La plaquette<B>à</B> semi-conducteur telle que représentée sur la Figure<B>32</B> est ainsi terminée.
La plaquette<B>à</B> semi-conducteur est donc réalisée afin que la couche de fixation des gaz située au-dessus du film d'oxyde 2 comporte la structure<B>à</B> deux couches<B>8</B> pour réaliser une plaquette SSI avec une aptitude de fixation des gaz améliorée comparativement<B>à</B> une plaquette ayant une couche de fixation des gaz formée sur seulement une couche.
Conformément<B>à</B> l'invention divulguée dans le brevet japonais mis<B>à</B> l'inspection publique no 8-116038, on utilise une couche de silicium polycristallin 14 avec du phosphore fortement dopé<B>à</B> la place de la couche de silicium poreuse 4 de la présente invention. Même si la couche de silicium polycristallin est fortement dopée avec du phosphore tout d'abord, le procédé de recuit subséquent pour produire tout dispositif semi-conducteur provoque la modification de la structure cristalline de la couche de silicium polycristallin conduisant éventuellement<B>à</B> la détérioration de l'aptitude de fixation des gaz de la couche de silicium polycristallin. D'un autre côté, conformément<B>à</B> ce mode de réalisation, l'aptitude de fixation des gaz est, en outre, favorisée par la prévision d'une structure<B>à</B> deux couches<B>8</B> formée de la couche de silicium polycristallin et de la couche de silicium poreuse 4 ayant son aptitude de fixation des gaz fondamentalement non modifiée par recuit.
On décrit le neuvième mode de réalisation.
Une plaquette<B>à</B> semi-conducteur dans ce mode de réalisation représenté sur la Figure<B>35</B> a un film d'oxyde 2 sur une couche de silicium<B>3</B> par l'intermédiaire d'une couche de silicium poreuse 4 et une couche de silicium<B>1</B> qui est en contact avec le côté supérieur du film d'oxyde 2.
La plaquette<B>à</B> semi-conducteur est donc une plaquette SSI ayant la structure SSI formée d'une couche de silicium<B>1</B> et d'un film d'oxyde 2. La couche de silicium poreuse 4 qui est prévue est en contact avec le côté inférieur de la structure SSI.
On décrit<B>à</B> présent, en liaison avec les Figures<B>36</B> <B>à 39,</B> les étapes du procédé de fabrication de la plaquette <B>à</B> semi-conducteur dans ce mode de réalisation.
En se référant<B>à</B> la Figure<B>37,</B> on forme la couche de silicium poreuse 4 avec une épaisseur de<B>1</B> pm par anodisation sur la surface supérieure de la couche de silicium<B>3,</B> comme représenté sur la Figure<B>36,</B> pour produire une plaquette inférieure<B>108.</B>
En se référant<B>à</B> la Figure<B>38,</B> une plaquette supérieure<B>109</B> est constituée d'une couche de silicium<B>1</B> et d'un film d'oxyde 2 formé sur sa surface supérieure. En se référant<B>à</B> la Figure<B>39,</B> la plaquette supérieure<B>109</B> est tournée tête-bêche et déposée sur la plaquette inférieure <B>108</B> pour les lier conjointement.<B>A</B> ce moment, un recuit est mis en #uvre <B>à</B> une température de<B>900 à 1100'C</B> pendant environ<B>30</B> minutes afin de renforcer la liaison. Après cela, nimporte quelle partie non nécessaire de la couche de silicium<B>1</B> qui constitue<B>à</B> l'origine la plaquette supérieure<B>109</B> est éliminée par polissage de son côté supérieur pour réduire l'épaisseur de la plaquette. Le semi-conducteur, dans ce mode de réalisation selon la présente invention, est terminé en conséquence comme représenté sur la Figure<B>35.</B>
L'aptitude de fixation des gaz peut être démontrée par rapport<B>à</B> un métal lourd qui est diffusé dans une plaquette SSI ayant le mince film d'oxyde 2 car la couche de silicium poreuse 4 placée sous le film d'oxyde 2 sert comme une couche de fixation des gaz. L'aptitude de fixation des gaz est donc améliorée dans la plaquette SSI.
L'aptitude de fixation des gaz peut être améliorée davantage si une couche de fixation des gaz ayant une structure<B>à</B> deux couches<B>8,</B> comme représenté sur la Figure <B>32</B> selon le huitième mode de réalisation, est utilisée<B>à</B> la place de la couche de silicium poreuse 4 si bien que la couche de fixation des gaz est en contact avec le côté inférieur du film d'oxyde 2, comme représenté sur les Figures 40 et 41.
L'effet de cette structure est amélioré davantage lorsqu'une quelconque structure selon les premier, deuxième, cinquième, sixième, septième ou huitième modes de réalisation est utilisée en combinaison avec elle et les couches de fixation des gaz sont placées<B>à</B> la fois sur les côtés supérieur et inférieur<B>du</B> film d'oxyde<I>2,</I> respectivement, comparativement<B>à</B> la structure unique du neuvième mode de réalisation. On décrit le dixième mode de réalisation.
On décrit<B>à</B> présent un procédé de fabrication du semi-conducteur de l'invention comme représenté sur la Figure<B>1,</B> conformément<B>à</B> ce mode de réalisation on utilise un procédé de séparation<B>à</B> implantation d'hydrogène en liaison avec les Figures 42<B>à</B> 47.
En se référant<B>à</B> la Figure 42, on forme une couche de silicium poreuse 4 avec une épaisseur de<B>1</B> pm par anodisation sur la surface supérieure d'une couche de silicium<B>1</B> d'une façon analogue<B>à</B> ce qui est représenté sur la Figure 2.
En se référant<B>à</B> la Figure 43, le film d'oxyde 2 est formé selon une épaisseur de 4000<B>À</B> par oxydation thermique sur la surface supérieure de la couche de silicium poreuse 4 pour produire une plaquette supérieure 104. Le film d'oxyde 2 peut être formé par dépôt de vapeur chimique connu en abrégé sous la dénomination CVD.
En se référant<B>à</B> la Figure 44, les ions hydrogène sont implantés dans la direction de la flèche<B>90.</B> Si l'épaisseur du film d'oxyde 2 est 4000<B>À</B> et l'épaisseur de la couche de silicium poreuse 4 est<B>1</B> pm, les conditions d'implantation d'ions hydrogène sont<B>190</B> keV et<B>1</B> x 10l'5 <B>à</B> <B>1</B> X<B>1017</B> CM-2 <B>.</B> En conséquence, on produit une couche renfermant un défaut<B>91</B> en dessous de la couche de silicium poreuse 4, comme représenté sur la Figure 44.
En se référant<B>à</B> la Figure 46, la plaquette supérieure 104 est tournée tête-bêche et déposée sur une plaquette inférieure<B>105</B> formée d'une couche de silicium, comme représenté sur la Figure 45, pour les relier conjointement. Les plaquettes reliées supérieure et inférieure 104 et<B>105</B> subissent un recuit<B>à</B> 6500C et la température est ensuite maintenue<B>à 1100'C</B> et la couche de silicium<B>1</B> est séparée au niveau de la position de la couche contenant un défaut<B>91,</B> comme illustré sur la Figure 47.
La surface supérieure restante de la couche de silicium<B>1</B> est polie par touche pour aplanir la surface. Par conséquent, la plaquette<B>à</B> semi-conducteur ayant la même structure que celle du premier mode de réalisation représenté sur la Figure<B>1</B> est terminée.
On décrit le onzième mode de réalisation.
On décrit un procédé de fabrication de la plaquette <B>à</B> semi-conducteur dans le deuxième mode de réalisation comme représenté sur la Figure<B>6,</B> qui utilise conformément <B>à</B> ce mode de réalisation le procédé de séparation<B>à</B> implantation d'hydrogène, en liaison avec les Figures 42, 48<B>à 50</B> et 45<B>à</B> 47. L'étape de fabrication représentée sur la Figure 42 est analogue<B>à</B> celle du premier mode de réalisation.
Dans les dixième et onzième modes de réalisation, en se référant<B>à</B> la Figure 48, on génère une couche de silicium épitaxiale <B>5</B> sur toute la surface, selon une épaisseur de<B>3000 A,</B> par croissance épitaxiale <B>à 700 à</B> <B>900'C</B> après que la couche a été rendue poreuse, comme représenté sur la Figure 42.
En se référant<B>à</B> la Figure 49, on forme un film d'oxyde 2 selon une épaisseur de 2000<B>À</B> par oxydation thermique sur la surface supérieure de la couche de silicium épitaxiale <B>5.</B> En se référant<B>à</B> la Figure<B>50,</B> des ions hydrogène sont implantés sur toute la surface de la plaquette<B>à</B> semi-conducteur. Le produit résultant est utilisé comme une plaquette supérieure devant être soumise aux étapes du procédé, comme représenté sur les Figures 45 <B>à</B> 47 dans le premier mode de réalisation.
Par conséquent, on obtient la plaquette<B>à</B> semi- conducteur ayant la même structure que celle dans le deuxième mode de réalisation, comme représenté sur la Figure<B>6.</B>
L'implantation d'ions hydrogène permet la produc tion de la couche contenant un défaut<B>91 à</B> une profondeur<B>à</B> distance de la surface supérieure.<B>A</B> une profondeur où la concentration d'hydrogène implanté est maximum, des fissures sont générées et les fissures sont utilisées pour séparer la couche de silicium<B>1.</B> Conformément<B>à</B> ce procédé, la partie séparée du substrat de silicium est réutilisable et ainsi le coût est réduit, ce qui ne peut pas être obtenu par le procédé qui réduit l'épaisseur par polissage.
De cette façon, on peut fabriquer<B>à</B> un faible coût une plaquette SSI ayant une aptitude améliorée de fixation des gaz.
On décrit le douzième mode de réalisation. Conformément<B>à</B> ce mode de réalisation, on utilise comme plaquette supérieure une plaquette<B>à</B> semi-conducteur ayant une structure multicouche arbitraire comprenant une couche de silicium épitaxiale générée par croissance épitaxiale et une couche de silicium poreuse.
En se référant<B>à</B> la Figure<B>51,</B> on utilise comme plaquette supérieure<B>111, à</B> titre d'exemple, une plaquette <B>à</B> semi-conducteur comprenant un film d'oxyde 2, des couches de silicium poreuses 41 et 42 et des couches de silicium épitaxiales <B>51</B> et<B>52</B> générées par croissance épitaxiale, et la plaquette supérieure<B>111</B> est tournée tête-bêche et déposée sur une plaquette inférieure<B>105</B> formée d'une couche de silicium<B>3,</B> comme représenté sur la Figure<B>52,</B> afin de relier conjointement les plaquettes supérieure et inférieure.
Après cela, n'importe quelle partie non nécessaire d'une couche de silicium<B>1</B> est éliminée par polissage de son côté supérieur pour produire une plaquette<B>à</B> semi- conducteur ayant une structure dans laquelle une couche de fixation des gaz désirée est placée en dessous du film d'oxyde 2.
Après la réalisation de la structure désirée dans la plaquette supérieure, la plaquette supérieure est reliée <B>à</B> la plaquette inférieure. Par conséquent, même si la plaquette inférieure disponible est formée seulement d'une couche de silicium, on peut fabriquer de façon efficace une plaquette SSI ayant une aptitude améliorée de fixation des gaz.
La structure multicouche arbitraire peut accroitre l'étendue des interfaces entre les couches. L'interface fonctionne généralement de façon efficace comme un site de fixation des gaz, et ainsi la plaquette SSI, dans ce mode de réalisation, ayant une étendue accrue des interfaces entre les couches en raison de la structure multicouche, est efficace comme une plaquette SSI ayant une aptitude de fixation des gaz.
On décrit le treizième mode de réalisation.
En se référant<B>à</B> la Figure<B>53,</B> une plaquette<B>à</B> semi-conducteur de l'invention a un film d'oxyde 2 disposé au-dessus d'une couche de silicium<B>3</B> par l'intermédiaire d'une couche de silicium polycristallin <B>13 à</B> faible concentration d'impuretés, ayant une épaisseur comprise dans la gamme de<B>0,01</B> pm <B>à 3</B> pm et une concentration d'impuretés de<B>1</B> x<B>101"</B> cm-3 ou moins et a une couche de silicium<B>1</B> qui est en contact avec le côté supérieur du film d'oxyde 2.
Dans la plaquette<B>à</B> semi-conducteur dans ce mode de réalisation, la couche de silicium polycristallin <B>à</B> faible concentration d'impuretés<B>13</B> située sous le film d'oxyde 2 sert comme une couche de fixation des gaz.
Selon l'invention décrite dans le brevet japonais mis<B>à</B> l'inspection publique no 8-116038, la couche de silicium polycristallin 14 fortement dopé avec du phosphore est utilisée comme représenté sur la Figure<B>60 à</B> la place de la couche de silicium polycristallin <B>à</B> faible concentration d'impuretés<B>13</B> de la présente invention afin d'améliorer l'aptitude de fixation des gaz. Les impuretés de concentration élevée qui sont en contact avec le côté inférieur du film d'oxyde 2 peuvent diffuser dans la couche de silicium qui constitue un dispositif<B>à</B> semi-conducteur par le recuit subséquent dans le procédé de fabrication du dispositif<B>à</B> semi-conducteur.
Dans ce cas, il apparait une influence sur la valeur de tension de seuil d'un transistor<B>à</B> produire, ce qui conduit<B>à</B> une variation et<B>à</B> une inconsistance des caractéristiques du dispositif. Afin d'empêcher la diffusion des impuretés, l'épaisseur du film d'oxyde doit être accrue, ce qui conduit<B>à</B> une souplesse insuffisante par rapport<B>à</B> l'épaisseur du film.
Dans le cas d'un circuit<B>à</B> radio-fréquence (RF), la concentration des impuretés en contact avec le côté inférieur du film d'oxyde doit être réduite afin de diminuer la capacité parasite.
Selon la présente invention, on peut obtenir un avantage qui ne peut pas être obtenu par la couche de silicium polycristallin <B>à</B> grande concentration d'impuretés, tout en maintenant l'amélioration de l'aptitude de fixation des gaz. De façon spécifique, il est possible de réaliser le film d'oxyde plus fin et de réduire la capacité parasite, et de ne pas avoir d'influence sur la couche de silicium où le dispositif<B>à</B> semi-conducteur est fabriqué.
En outre, comme résultat de l'amélioration de la capacité de fixation des gaz en raison de la structure dans ce mode de réalisation, on obtient un empêchement de fuite de jonction et des améliorations dans la fiabilité du film d'oxyde ainsi que dans le rendement, comparativement<B>à</B> la plaquette<B>à</B> semi-conducteur selon l'art antérieur. D'autres améliorations dans l'aptitude de fixation des gaz du dispositif<B>à</B> semi-conducteur sont possibles en plaçant la couche de fixation des gaz dans ce mode de réalisation sous le film d'oxyde 2 du dispositif<B>à</B> semi- conducteur dans les premier, deuxième, cinquième, sixième, septième ou huitième modes de réalisation.
On décrit le quatorzième mode de réalisation.
En se référant<B>à</B> la Figure 54, la plaquette<B>à</B> semi- conducteur dans ce mode de réalisation a une couche de silicium polycristallin <B>15</B> avec une épaisseur d'environ <B>0,01</B> pm <B>à 3</B> pm située en contact avec le côté supérieur d'une couche de silicium<B>3</B> et ayant une région d'impuretés <B>à</B> concentration élevée, une couche<B>à</B> faible concentration d'impuretés<B>13</B> avec une épaisseur d'environ<B>0,01</B> pm <B>à 3</B> pm, un film d'oxyde 2 en contact avec le côté supérieur de la couche<B>13</B> de faible concentration d'impuretés et une couche de silicium<B>1</B> qui est en contact avec le côté supérieur du film d'oxyde 2.
La couche de silicium polycristallin <B>15</B> peut comprendre une région d'impuretés de faible concentration<B>à</B> la place de la région d'impuretés de concentration élevée.
La couche de silicium polycristallin <B>15</B> ayant la région d'impuretés de concentration élevée ou la région d'impuretés de faible concentration est suffisamment mince, de même qu'elle a une épaisseur comprise dans la gamme d'environ<B>0,01</B> pm <B>à 3</B> gm, si bien que les interfaces<B>à</B> la fois sur ses côtés supérieur et inférieur peuvent être utilisées pour la fixation des gaz afin d'améliorer l'aptitude de fixation des gaz. En outre, la couche d'impuretés de faible concentration<B>13</B> est placée entre le film d'oxyde 2 et la couche de silicium polycristallin <B>15</B> ayant la région d'impuretés de concentration élevée ou la région d'impuretés de faible concentration, si bien qu'il est possible d'empêcher l'influence due<B>à</B> la diffusion des impuretés dans la couche de silicium<B>1</B> dans le procédé<B>à</B> température élevée pour fabriquer un dispositif<B>à</B> semi- conducteur.
On décrit le quinzième mode de réalisation.
En se référant<B>à</B> la Figure<B>55,</B> dans une plaquette<B>à</B> semi-conducteur selon ce mode de réalisation, on place une couche<B>de</B> silicium poreuse<B>6</B> sous une couche de silicium<B>3</B> qui se trouve sur le verso de la couche de silicium<B>3.</B> (La couche de silicium poreuse est désignée ci-après<B>:</B> "couche de silicium poreuse côté verso")<B>.</B> La couche de silicium poreuse<B>6</B> peut être formée par ces procédés décrits en liaison avec les modes de réalisation respectifs indiqués ci-dessus.
Il convient de remarquer que n'importe quelle structure arbitraire peut être utilisée en tant que structure placée sur la couche de silicium<B>3</B> (non représentée).
<B>A</B> la place de la couche de silicium poreuse<B>6</B> côté verso, située sous la couche de silicium<B>3,</B> on peut prévoir une structure<B>à</B> deux couches<B>16</B> analogue<B>à</B> la structure<B>à</B> deux couches<B>8</B> expliquée en liaison avec le huitième mode de réalisation et représentée sur la Figure<B>32.</B> (La structure<B>à</B> deux couches située sur le côté verso est désignée "structure<B>à</B> deux couches côté verso")<B>.</B> Une structure ayant la structure<B>à</B> deux couches côté verso<B>16</B> est illustrée sur les Figures<B>56</B> et<B>57.</B>
La couche de silicium poreuse côté verso<B>6</B> ou la structure<B>à</B> deux couches côté verso<B>16</B> peuvent être placées seulement dans une région choisie comme requis. Cette structure peut être réalisée par le procédé de fabrication décrit en liaison avec les cinquième et sixièmes modes de réalisation.
L'aptitude de fixation des gaz de la plaquette<B>à</B> semi-conducteur peut, en outre, être améliorée car la couche de silicium poreuse côté verso<B>6</B> ou la structure<B>à</B> deux couches côté verso<B>16</B> agissent comme une couche de fixation des gaz, quelle que soit l'existence de la structure située sur la couche de silicium<B>3.</B>
Cependant, si la couche de silicium poreuse côté verso<B>6</B> est exposée<B>à</B> la surface arrière de la plaquette, des substances contaminantes peuvent être générées<B>à</B> partir de la partie de silicium poreuse. Les substances contaminantes susceptibles d'être générées pendant le procédé pourraient conduire<B>à</B> une diminution du rendement. Par conséquent, lorsque la structure<B>à</B> deux couches côté verso<B>16</B> est réalisée, notamment dans la structure représentée sur la Figure<B>56,</B> il est possible d'empêcher la génération de substances contaminantes<B>à</B> partir de la couche de silicium poreuse côté verso<B>6</B> car la couche de silicium poreuse côté verso<B>6</B> n'est pas exposée<B>à</B> la surface arrière de la plaquette et, ainsi, cette structure est plus souhaitable, comparativement aux structures représentées sur les Figures<B>55</B> et<B>57.</B>
Bien que le film d'oxyde soit utilisé comme un film isolant dans les modes de réalisation ci-dessus, on peut utiliser un film isolant constitué d'un autre matériau ayant la même fonction.
Dans la plaquette<B>à</B> semi-conducteur selon la présente invention, les parties de liaison pendantes des lacunes dans la couche de silicium poreuse contribuent<B>à</B> la fixation des gaz. Par conséquent, la couche de silicium poreuse peut servir comme une couche de fixation des gaz. En outre, la fixation des gaz peut être réalisée sans être interrompue par le film doxyde en plaçant la couche de silicium poreuse au-dessus du film d'oxyde. Par conséquent, on obtient une plaquette SSI avec une aptitude élevée de fixation des gaz. En suivant le procédé de fabrication d'une plaquette<B>à</B> semi-conducteur selon l'invention, on peut fabriquer de façon efficace une plaquette SSI avec une aptitude élevée de fixation des gaz pour avoir le nombre requis de couches de silicium poreuses disposées dans des parties désirées comme l'emplacement au-dessus du film d'oxyde par le procédé de liaison ou analogue.
En outre, en utilisant la plaquette<B>à</B> semi- conducteur avec une aptitude améliorée de fixation des gaz selon la présente invention, il est possible d'empêcher la fuite de jonction et d'améliorer la fiabilité du film d'oxyde ainsi que le rendement, comparativement<B>à</B> la plaquette<B>à</B> semi-conducteur selon l'art antérieur.
Bien que l'invention ait été décrite et illustrée en détail, il est clair que diverses modifications et variantes peuvent être apportées<B>à</B> l'invention sans sortir de son cadre.
Claims (1)
- <U>REVENDICATIONS</U> <B>1.</B> Plaquette<B>à</B> semi-conducteur comprenant une couche de fixation des gaz qui comprend une couche de silicium poreuse (4). 2. Plaquette<B>à</B> semi-conducteur selon la revendication<B>1</B> comprenant, en outre, un film isolant (2). <B>3.</B> Plaquette<B>à</B> semi-conducteur selon la revendication 2, caractérisée en ce que ladite couche de fixation des gaz est placée au-dessus dudit film isolant (2). 4. Plaquette<B>à</B> semi-conducteur selon la revendication 2, caractérisée en ce que ladite couche de fixation des gaz comprend une structure<B>à</B> deux couches<B>(8)</B> comprenant<B>:</B> une première couche de fixation des gaz formée d'une couche de silicium poreuse (4)<B>;</B> et une deuxième couche de fixation des gaz<B>(7)</B> formée d'une couche de silicium polycristallin qui a une région d'impuretés renfermant des impuretés de concentration élevée qui définissent un type n ou<B>p</B> comme du phosphore, de l'a--senic, de l'antimoine, du bore et de l'indium, ou formée d'une couche renfermant un défaut cristallin, et ladite couche de fixation des gaz est en contact avec un côté supérieur dudit film isolant (2). <B>5.</B> Plaquette<B>à</B> semi-conducteur selon la revendication 2, caractérisée en ce que ladite couche de fixation des gaz est placée en dessous dudit film isolant (2). <B>6.</B> Plaquette<B>à</B> semi-conducteur selon la revendication 2, caractérisée en ce que ladite couche de fixation des gaz est formée d'une couche d'impuretés de faible concentration<B>(13)</B> et d'une couche de silicium polycristallin <B>(15) ou</B> d'une couche de silicium monocristallin qui est en contact avec un côté inférieur de ladite couche d'impuretés de faible concentration<B>(13)</B> et a une épaisseur d'environ<B>0, 01</B> pm <B>à 3</B> pm, ladite couche de silicium polycristallin <B>(15)</B> ayant une région d'impuretés renfermant des impuretés de concentration élevée qui définissent un type n ou<B>p</B> comme du phosphore, de l'arsenic, de l'antimoine, du bore et de l'indium, et ladite couche de silicium monocristallin renfermant lesdites impuretés de concentration élevée, et ladite couche de fixation des gaz est en contact avec un côté inférieur dudit film isolant (2). <B>7.</B> Plaquette<B>à</B> semi-conducteur selon la revendication<B>1,</B> caractérisée en ce que ladite couche de fixation des gaz comprend une couche de silicium poreuse <B>(6)</B> côté verso qui est placée sur le côté verso de ladite plaquette<B>à</B> semi-conducteur. <B>8.</B> Plaquette<B>à</B> semi-conducteur selon la revendication<B>7,</B> caractérisée en ce que ladite couche de fixation des gaz comprend une structure<B>à</B> deux couches côté verso<B>(16)</B> comprenant<B>:</B> une première couche de fixation des gaz formée de ladite couche de silicium poreuse<B>(6)</B> côté verso<B>;</B> et une deuxième couche de fixation des gaz formée d'une couche de silicium polycristallin qui a une région d'impuretés renfermant des impuretés de concentration élevée qui définissent un type n ou<B>p</B> comme du phosphore, de l'arsenic, de l'antimoine, du bore et de l'indium ou formée d'une couche renfermant un défaut cristallin. <B>9.</B> Plaquette<B>à</B> semi-conducteur comprenant<B>:</B> une couche de fixation des gaz comportant une couche de silicium polycristallin d'impuretés de faible concentration renfermant des impuretés avec une concentration au plus de<B>1</B> X<B>10113</B> CM-3 <B>;</B> et un film isolant (2), caractérisée en ce que ladite couche de fixation des gaz est en contact avec un côté inférieur dudit film isolant (2). <B>10.</B> Dispositif<B>à</B> semi-conducteur fabriqué sur une plaquette<B>à</B> semi-conducteur qui renferme une couche de fixation des gaz comprenant une couche de silicium poreuse (4).
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11165951A JP2000353797A (ja) | 1999-06-11 | 1999-06-11 | 半導体ウエハおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2794897A1 true FR2794897A1 (fr) | 2000-12-15 |
| FR2794897B1 FR2794897B1 (fr) | 2003-09-26 |
Family
ID=15822126
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR0006144A Expired - Fee Related FR2794897B1 (fr) | 1999-06-11 | 2000-05-15 | Plaquette a semi-conducteur et dispositif a semi-conducteur fabrique a partir d'une telle plaquette |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US6774435B1 (fr) |
| JP (1) | JP2000353797A (fr) |
| FR (1) | FR2794897B1 (fr) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2860341A1 (fr) * | 2003-09-26 | 2005-04-01 | Soitec Silicon On Insulator | Procede de fabrication de structure multicouche a pertes diminuees |
| FR3117668A1 (fr) * | 2020-12-16 | 2022-06-17 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Structure amelioree de substrat rf et procede de realisation |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2817395B1 (fr) * | 2000-11-27 | 2003-10-31 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede |
| JP4885426B2 (ja) * | 2004-03-12 | 2012-02-29 | ルネサスエレクトロニクス株式会社 | 半導体記憶装置、半導体装置及びその製造方法 |
| JP4814498B2 (ja) | 2004-06-18 | 2011-11-16 | シャープ株式会社 | 半導体基板の製造方法 |
| JP5124931B2 (ja) * | 2005-10-14 | 2013-01-23 | 信越半導体株式会社 | 多層ｓｏｉウエーハの製造方法 |
| JP4677331B2 (ja) | 2005-11-30 | 2011-04-27 | エルピーダメモリ株式会社 | 島状の分散構造を備えた半導体チップおよびその製造方法 |
| KR100841376B1 (ko) | 2007-06-12 | 2008-06-26 | 삼성에스디아이 주식회사 | 접합방법 및 그를 이용한 유기전계발광표시장치의 제조방법 |
| KR100891384B1 (ko) | 2007-06-14 | 2009-04-02 | 삼성모바일디스플레이주식회사 | 플렉서블 기판 접합 및 탈착장치 |
| KR101436313B1 (ko) * | 2007-07-04 | 2014-09-01 | 신에쯔 한도타이 가부시키가이샤 | 다층 실리콘 웨이퍼의 제작법 |
| KR100889625B1 (ko) | 2007-07-19 | 2009-03-20 | 삼성모바일디스플레이주식회사 | 접합방법 및 그를 이용한 유기전계발광표시장치의 제조방법 |
| US8128749B2 (en) * | 2007-10-04 | 2012-03-06 | International Business Machines Corporation | Fabrication of SOI with gettering layer |
| FR2926672B1 (fr) * | 2008-01-21 | 2010-03-26 | Soitec Silicon On Insulator | Procede de fabrication de couches de materiau epitaxie |
| US9245760B2 (en) * | 2010-09-30 | 2016-01-26 | Infineon Technologies Ag | Methods of forming epitaxial layers on a porous semiconductor layer |
| JP5673170B2 (ja) * | 2011-02-09 | 2015-02-18 | 信越半導体株式会社 | 貼り合わせ基板、貼り合わせ基板の製造方法、半導体デバイス、及び半導体デバイスの製造方法 |
| US9601624B2 (en) | 2014-12-30 | 2017-03-21 | Globalfoundries Inc | SOI based FINFET with strained source-drain regions |
| US10833175B2 (en) * | 2015-06-04 | 2020-11-10 | International Business Machines Corporation | Formation of dislocation-free SiGe finFET using porous silicon |
| DE102015211087B4 (de) * | 2015-06-17 | 2019-12-05 | Soitec | Verfahren zur Herstellung eines Hochwiderstands-Halbleiter-auf-Isolator-Substrates |
| US10181428B2 (en) * | 2015-08-28 | 2019-01-15 | Skyworks Solutions, Inc. | Silicon on porous silicon |
| CN110085550A (zh) * | 2018-01-26 | 2019-08-02 | 沈阳硅基科技有限公司 | 一种半导体产品用绝缘层结构及其制备方法 |
| US20230215869A1 (en) * | 2022-01-06 | 2023-07-06 | Globalfoundries U.S. Inc. | Ic structure including porous semiconductor layer in bulk substrate adjacent trench isolation |
| CN116516458B (zh) * | 2023-06-09 | 2024-04-16 | 中电科先进材料技术创新有限公司 | 本征吸杂硅片的制备方法及本征吸杂硅片 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3929529A (en) * | 1974-12-09 | 1975-12-30 | Ibm | Method for gettering contaminants in monocrystalline silicon |
| JPS60148128A (ja) * | 1984-01-13 | 1985-08-05 | Nec Corp | 半導体基板 |
| US5138421A (en) * | 1989-10-18 | 1992-08-11 | Kabushiki Kaisha Toshiba | Semiconductor substrate and method of producing the same, and semiconductor device |
| WO1994015359A1 (fr) * | 1992-12-18 | 1994-07-07 | Harris Corporation | Structure de circuit de silicium sur isolant en diamant et procede de fabrication |
| JPH08116038A (ja) * | 1994-10-13 | 1996-05-07 | Nec Corp | 半導体装置及びその製造方法 |
| EP0822588A2 (fr) * | 1996-08-01 | 1998-02-04 | Siemens Aktiengesellschaft | Substrat en silicium dopé |
| DE19757269A1 (de) * | 1996-12-24 | 1998-07-02 | Lg Semicon Co Ltd | Silicium-Auf-Isolator-Halbleitersubstrat und Herstellungsverfahren hierfür |
| WO1999026291A2 (fr) * | 1997-11-17 | 1999-05-27 | Telefonaktiebolaget Lm Ericsson (Publ) | Composant a semiconducteurs et procede de fabrication pour composants de ce type |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3934140A1 (de) * | 1989-10-12 | 1991-04-18 | Wacker Chemitronic | Verfahren zur die ausbildung von getterfaehigen zentren induzierenden oberflaechenbehandlung von halbleiterscheiben und dadurch erhaeltliche beidseitig polierte scheiben |
| JPH0472631A (ja) | 1990-07-13 | 1992-03-06 | Hitachi Ltd | 半導体基板およびその製造方法 |
| JP3416163B2 (ja) * | 1992-01-31 | 2003-06-16 | キヤノン株式会社 | 半導体基板及びその作製方法 |
| JPH05251292A (ja) * | 1992-03-06 | 1993-09-28 | Nec Corp | 半導体装置の製造方法 |
| US5298448A (en) * | 1992-12-18 | 1994-03-29 | Eastman Kodak Company | Method of making two-phase buried channel planar gate CCD |
| US5572040A (en) * | 1993-07-12 | 1996-11-05 | Peregrine Semiconductor Corporation | High-frequency wireless communication system on a single ultrathin silicon on sapphire chip |
| JP2755185B2 (ja) | 1994-11-07 | 1998-05-20 | 日本電気株式会社 | Ｓｏｉ基板 |
| US5726462A (en) * | 1996-02-07 | 1998-03-10 | Sandia Corporation | Semiconductor structures having electrically insulating and conducting portions formed from an AlSb-alloy layer |
| US5930642A (en) * | 1997-06-09 | 1999-07-27 | Advanced Micro Devices, Inc. | Transistor with buried insulative layer beneath the channel region |
| US6083324A (en) * | 1998-02-19 | 2000-07-04 | Silicon Genesis Corporation | Gettering technique for silicon-on-insulator wafers |
| US6423614B1 (en) * | 1998-06-30 | 2002-07-23 | Intel Corporation | Method of delaminating a thin film using non-thermal techniques |
| US6362027B1 (en) * | 1998-07-08 | 2002-03-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, active matrix substrate, method of manufacturing the semiconductor device and method of manufacturing the active matrix substrate |
| US20040229443A1 (en) * | 1998-12-31 | 2004-11-18 | Bower Robert W. | Structures, materials and methods for fabrication of nanostructures by transposed split of ion cut materials |
| JP2000307112A (ja) * | 1999-04-26 | 2000-11-02 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
-
1999
- 1999-06-11 JP JP11165951A patent/JP2000353797A/ja not_active Withdrawn
- 1999-11-24 US US09/448,482 patent/US6774435B1/en not_active Expired - Fee Related
-
2000
- 2000-05-15 FR FR0006144A patent/FR2794897B1/fr not_active Expired - Fee Related
-
2004
- 2004-07-14 US US10/890,108 patent/US20040253458A1/en not_active Abandoned
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3929529A (en) * | 1974-12-09 | 1975-12-30 | Ibm | Method for gettering contaminants in monocrystalline silicon |
| JPS60148128A (ja) * | 1984-01-13 | 1985-08-05 | Nec Corp | 半導体基板 |
| US5138421A (en) * | 1989-10-18 | 1992-08-11 | Kabushiki Kaisha Toshiba | Semiconductor substrate and method of producing the same, and semiconductor device |
| WO1994015359A1 (fr) * | 1992-12-18 | 1994-07-07 | Harris Corporation | Structure de circuit de silicium sur isolant en diamant et procede de fabrication |
| JPH08116038A (ja) * | 1994-10-13 | 1996-05-07 | Nec Corp | 半導体装置及びその製造方法 |
| EP0822588A2 (fr) * | 1996-08-01 | 1998-02-04 | Siemens Aktiengesellschaft | Substrat en silicium dopé |
| DE19757269A1 (de) * | 1996-12-24 | 1998-07-02 | Lg Semicon Co Ltd | Silicium-Auf-Isolator-Halbleitersubstrat und Herstellungsverfahren hierfür |
| WO1999026291A2 (fr) * | 1997-11-17 | 1999-05-27 | Telefonaktiebolaget Lm Ericsson (Publ) | Composant a semiconducteurs et procede de fabrication pour composants de ce type |
Non-Patent Citations (2)
| Title |
|---|
| PATENT ABSTRACTS OF JAPAN vol. 009, no. 315 (E - 365) 11 December 1985 (1985-12-11) * |
| PATENT ABSTRACTS OF JAPAN vol. 1996, no. 09 30 September 1996 (1996-09-30) * |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2860341A1 (fr) * | 2003-09-26 | 2005-04-01 | Soitec Silicon On Insulator | Procede de fabrication de structure multicouche a pertes diminuees |
| WO2005031853A1 (fr) * | 2003-09-26 | 2005-04-07 | S.O.I.Tec Silicon On Insulator Technologies | Procede pour fabriquer une structure multicouche constituee de materiaux semi-conducteurs |
| US7585748B2 (en) | 2003-09-26 | 2009-09-08 | S.O.I.Tec Silicon On Insulator Technologies | Process for manufacturing a multilayer structure made from semiconducting materials |
| FR3117668A1 (fr) * | 2020-12-16 | 2022-06-17 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Structure amelioree de substrat rf et procede de realisation |
| EP4016588A1 (fr) * | 2020-12-16 | 2022-06-22 | Commissariat à l'énergie atomique et aux énergies alternatives | Structure améliorée de substrat rf et procédé de réalisation |
Also Published As
| Publication number | Publication date |
|---|---|
| US20040253458A1 (en) | 2004-12-16 |
| FR2794897B1 (fr) | 2003-09-26 |
| JP2000353797A (ja) | 2000-12-19 |
| US6774435B1 (en) | 2004-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2794897A1 (fr) | Plaquette a semi-conducteur et dispositif a semi-conducteur fabrique a partir d'une telle plaquette | |
| EP1837916B1 (fr) | Procédé de réalisation d'un transistor à canal comprenant du germanium | |
| EP0996150B1 (fr) | Procédé de réalisation de composants passifs et actifs sur un même substrat isolant | |
| FR2825834A1 (fr) | Procede de fabrication d'un disositif a semi-conducteur | |
| FR2933234A1 (fr) | Substrat bon marche a structure double et procede de fabrication associe | |
| FR2744837A1 (fr) | Dispositif a semi-conducteur en carbure de silicium et son procede de fabrication | |
| FR2966283A1 (fr) | Procede pour realiser une structure de collage | |
| FR2524709A1 (fr) | Dispositif a semi-conducteur et procede pour sa fabrication | |
| EP1889296A1 (fr) | Transistor a canal a base de germanium enrobe par une electrode de grille et procede de fabrication d'un tel transistor | |
| FR2544916A1 (fr) | Procede de fabrication de transistors a effet de champ mos | |
| FR2806832A1 (fr) | Transistor mos a source et drain metalliques, et procede de fabrication d'un tel transistor | |
| FR2682534A1 (fr) | Dispositif a semiconducteurs comportant un empilement de sections d'electrode de grille, et procede de fabrication de ce dispositif. | |
| FR2910700A1 (fr) | PROCEDE DE FABRICATION D'UN SUBSTRAT SOI ASSOCIANT DES ZONES A BASE DE SILICIUM ET DES ZONES A BASE DE GaAs | |
| FR2685818A1 (fr) | Transistor a couches minces pour un dispositif formant memoire a semiconducteur et procede de fabrication de celui-ci. | |
| WO2015150257A1 (fr) | Procédé de fabrication d'une plaque de semi-conducteur adaptée pour la fabrication d'un substrat soi, et plaque de substrat soi ainsi obtenue | |
| FR2744566A1 (fr) | Dispositif a semiconducteurs comprenant deux dispositifs elementaires, et procede de fabrication | |
| WO2004027878A2 (fr) | Dispositif semiconducteur de puissance quasi-vertical sur substrat composite | |
| FR3051595A1 (fr) | Procede de fabrication d'un substrat de type semi-conducteur contraint sur isolant | |
| FR2785087A1 (fr) | Procede de formation dans une plaquette de silicium d'un caisson isole | |
| EP2337076A1 (fr) | Dispositif microélectronique, en particulier capteur d'image à illumination par la face arrière et procédé de fabrication. | |
| WO2003077321A2 (fr) | Diode schottky de puissance a substrat sicoi, et procede de realisation d'une telle diode | |
| FR2502399A1 (fr) | Dispositif a semi-conducteurs comportant un contact rapporte a faible resistance | |
| FR2731841A1 (fr) | Transistors a effet de champ du type a grille isolee et son procede de fabrication | |
| FR2728391A1 (fr) | Procede de fabrication d'un substrat soi et d'un transistor bipolaire l'utilisant | |
| EP4030467B1 (fr) | Procédé de collage direct hydrophile de substrats |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RU | Appeal formed before the court of appeals | ||
| JE | Final juridical decision affecting the existence or validity of an industrial property right | ||
| RP | Partial renunciation | ||
| ST | Notification of lapse |
Effective date: 20100129 |