JPH0472631A - 半導体基板およびその製造方法 - Google Patents
半導体基板およびその製造方法Info
- Publication number
- JPH0472631A JPH0472631A JP18391990A JP18391990A JPH0472631A JP H0472631 A JPH0472631 A JP H0472631A JP 18391990 A JP18391990 A JP 18391990A JP 18391990 A JP18391990 A JP 18391990A JP H0472631 A JPH0472631 A JP H0472631A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- thin film
- wafer
- film
- active region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 117
- 239000000758 substrate Substances 0.000 title claims abstract description 48
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 239000010408 film Substances 0.000 claims abstract description 60
- 238000005247 gettering Methods 0.000 claims abstract description 51
- 239000010409 thin film Substances 0.000 claims abstract description 37
- 238000000034 method Methods 0.000 claims abstract description 28
- 230000007547 defect Effects 0.000 claims abstract description 10
- 239000013078 crystal Substances 0.000 claims abstract description 9
- 235000012431 wafers Nutrition 0.000 claims description 40
- 238000005498 polishing Methods 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 39
- 229910052710 silicon Inorganic materials 0.000 abstract description 39
- 239000010703 silicon Substances 0.000 abstract description 39
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 21
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 21
- 238000010438 heat treatment Methods 0.000 abstract description 4
- 230000015572 biosynthetic process Effects 0.000 description 9
- 239000010410 layer Substances 0.000 description 9
- 229910001385 heavy metal Inorganic materials 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 6
- 230000006866 deterioration Effects 0.000 description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 229910052697 platinum Inorganic materials 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 239000010419 fine particle Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
- H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野コ
本発明は、半導体基板に関し、特にS○I (Sio
n 1nsulater) IIE造を有する半導体基
板に適用して有効な技術に関する。
n 1nsulater) IIE造を有する半導体基
板に適用して有効な技術に関する。
[従来の技術]
デバイスの高速化を1指して、寄ケ・2量の低減または
耐圧の向上など素子特性の向上を図るために、SOI技
術、即ち絶縁膜上に半導体薄膜を形成し、完全な素子分
離構造を形成する技術が有望視されている。また、デバ
イスの微細化による高集積化にも限界があり、その限界
を超えてさらに高集積化を図るためにも、デバイスを何
層にも積層し、かつ相互に接続して3次元デバイスを形
成し得るSOI技術が有望視されている。
耐圧の向上など素子特性の向上を図るために、SOI技
術、即ち絶縁膜上に半導体薄膜を形成し、完全な素子分
離構造を形成する技術が有望視されている。また、デバ
イスの微細化による高集積化にも限界があり、その限界
を超えてさらに高集積化を図るためにも、デバイスを何
層にも積層し、かつ相互に接続して3次元デバイスを形
成し得るSOI技術が有望視されている。
このSOI技術を適用した半導体装置の形成に用いられ
る半導体基板(以下、SoI基板とする)の構造を具体
的に説明すると、例えば支持基板となる下層シリコン半
導体ウェハ上に絶縁膜たる酸化シリコン膜が形成され、
さらにその上に、上層シリコン半導体薄膜が形成されて
いる。このS○I基板を用いて半導体装置を形成する際
には、上層シリコン半導体薄膜の上面近傍の素子活性領
域にトランジスタ等の素子を形成することになる。
る半導体基板(以下、SoI基板とする)の構造を具体
的に説明すると、例えば支持基板となる下層シリコン半
導体ウェハ上に絶縁膜たる酸化シリコン膜が形成され、
さらにその上に、上層シリコン半導体薄膜が形成されて
いる。このS○I基板を用いて半導体装置を形成する際
には、上層シリコン半導体薄膜の上面近傍の素子活性領
域にトランジスタ等の素子を形成することになる。
また、このSOI基板の一形成方法として、絶縁膜たる
酸化シリコン膜上に別のシリコン半導体ウェハを張り合
わせた後に、そのシリコン半導体ウェハを所望の厚さに
なるまで研磨して上層シリコン半導体薄膜を形成する、
という張り合わせ法が公知である。
酸化シリコン膜上に別のシリコン半導体ウェハを張り合
わせた後に、そのシリコン半導体ウェハを所望の厚さに
なるまで研磨して上層シリコン半導体薄膜を形成する、
という張り合わせ法が公知である。
[発明が解決しようとする課題]
しかしながら、単層シリコン半導体基板を用いて半導体
装置を形成する場合と同様に、上記SOI基板を用いて
半導体装置を形成する場合においても、下記のような問
題が生じることになる。
装置を形成する場合と同様に、上記SOI基板を用いて
半導体装置を形成する場合においても、下記のような問
題が生じることになる。
即ち、半導体装置の形成過程において、SOI基板を構
成する上層シリコン半導体薄膜の素子活性領域がFe、
Cu、Pt等の有害な重金属原子によって汚染されるこ
とにより、pn接合部(7)1れ電流や耐圧の劣化が生
じ、信頼度の低下や製造歩留まりの悪化が引き起こされ
る。
成する上層シリコン半導体薄膜の素子活性領域がFe、
Cu、Pt等の有害な重金属原子によって汚染されるこ
とにより、pn接合部(7)1れ電流や耐圧の劣化が生
じ、信頼度の低下や製造歩留まりの悪化が引き起こされ
る。
また、従来の公知技術であるエクストリンシック・ゲッ
タリング(extrinsic geLterjng)
法によりSol基板の裏面にゲッタリング・サイトを形
成しても、素子活性領域とSOI基板の裏面との間の絶
縁膜たる酸化シリコン膜内を重金属原子が拡散しにくい
ため、重金属原子がゲッタリング。
タリング(extrinsic geLterjng)
法によりSol基板の裏面にゲッタリング・サイトを形
成しても、素子活性領域とSOI基板の裏面との間の絶
縁膜たる酸化シリコン膜内を重金属原子が拡散しにくい
ため、重金属原子がゲッタリング。
サイトに到達することができず、重金属原子がゲッター
されない。
されない。
さらに、素子活性領域を有する上層シリコン半導体薄膜
の膜厚が非常に薄いため、公知であるイントリンシック
・ゲッタリング(intrinsic getteri
ng)法では、素子活性領域と絶縁膜たる酸化シリコン
膜との間にゲッタリング・サイトを形成することができ
ない。
の膜厚が非常に薄いため、公知であるイントリンシック
・ゲッタリング(intrinsic getteri
ng)法では、素子活性領域と絶縁膜たる酸化シリコン
膜との間にゲッタリング・サイトを形成することができ
ない。
なお、例えば、エクストリンシック・ゲッタリング法に
ついてはジャーナル・オン・ザ・エレクトロケミカル・
ソサエティ第112巻(1965年)第420頁(J、
Electrochem、Soc、 112 (196
5)420)に、またイントリンシック・ゲッタリング
法についてはアブライドフィジクスレターズ第30巻(
1977年)第175頁(Appl。
ついてはジャーナル・オン・ザ・エレクトロケミカル・
ソサエティ第112巻(1965年)第420頁(J、
Electrochem、Soc、 112 (196
5)420)に、またイントリンシック・ゲッタリング
法についてはアブライドフィジクスレターズ第30巻(
1977年)第175頁(Appl。
Phys、Letter、30 (1977) 17
5)に記載されている。
5)に記載されている。
本発明は、かかる点に鑑みなされたもので、半導体装置
の信頼度および製造歩留まりの向上を図り得る半導体基
板およびその製造方法を提供することを主たる目的とし
ている。
の信頼度および製造歩留まりの向上を図り得る半導体基
板およびその製造方法を提供することを主たる目的とし
ている。
この発明の前記ならびにそのほかの閂的と新規な特徴に
ついては、本明細書の記述および添附図面から明らかに
なるであろう。
ついては、本明細書の記述および添附図面から明らかに
なるであろう。
[課題を解決するための手段]
本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。
を説明すれば、下記のとおりである。
すなわち、この発明は、絶縁膜よに半導体薄膜が形成さ
れ、該半導体薄膜の上面近傍が素子活性領域とされてい
る半導体基板において、前記半導体薄膜内の前記素子活
性領域の下方領域にゲッタリング・サイトとして結晶欠
陥を有する層を設けたものである。
れ、該半導体薄膜の上面近傍が素子活性領域とされてい
る半導体基板において、前記半導体薄膜内の前記素子活
性領域の下方領域にゲッタリング・サイトとして結晶欠
陥を有する層を設けたものである。
第2の発明は、少なくとも一面に鏡面仕上げが施された
半導体ウェハおよび絶縁膜付き半導体ウェハを、両鏡面
同士が密着するよう接合させた状態で加熱処理して張り
合わせた後に、前記半導体ウェハの一方を所望の厚さに
なる−まで研磨して半導体薄膜を形成する半導体基板の
製造方法において、前記半導体ウェハ同士を密着させる
前に、同半導体薄膜の鏡面近傍に結晶欠陥を有する層を
形成するゲッタリング・サイト形成工程を設けるように
したものである。
半導体ウェハおよび絶縁膜付き半導体ウェハを、両鏡面
同士が密着するよう接合させた状態で加熱処理して張り
合わせた後に、前記半導体ウェハの一方を所望の厚さに
なる−まで研磨して半導体薄膜を形成する半導体基板の
製造方法において、前記半導体ウェハ同士を密着させる
前に、同半導体薄膜の鏡面近傍に結晶欠陥を有する層を
形成するゲッタリング・サイト形成工程を設けるように
したものである。
[作用]
上記手段によれば、このSo1基板を用いて形成する半
導体装置の素子活性領域と絶縁膜との間に、ゲッタリン
グ・サイトとなる結晶欠陥を有する層が形成されている
ため、素子活性領域とゲッタリング・サイトとの間には
重金JK原子の拡散しにくい層が存在しないことになる
。従って、半導体装置製造中に素子活性領域に侵入した
Fe、Cu、Ptなどの重金属原子が、素子活性領域を
有する半導体8M内を拡散して、ゲッタリング・サイト
に到達してゲッターされる。
導体装置の素子活性領域と絶縁膜との間に、ゲッタリン
グ・サイトとなる結晶欠陥を有する層が形成されている
ため、素子活性領域とゲッタリング・サイトとの間には
重金JK原子の拡散しにくい層が存在しないことになる
。従って、半導体装置製造中に素子活性領域に侵入した
Fe、Cu、Ptなどの重金属原子が、素子活性領域を
有する半導体8M内を拡散して、ゲッタリング・サイト
に到達してゲッターされる。
また、SOI基板の形成前に、予め素子活性領域を有す
る半導体ウェハにゲッタリング・サイトを形成しておい
てから、絶縁膜を形成するか、この半導体ウェハと絶縁
膜とを張り合わせるため、ゲッタリング・サイト形成時
に絶縁膜がダメージを受けないことになる。従って、絶
縁膜の特性の劣化を招くことなく、絶縁膜とその上の半
導体薄膜との界面の直上で素子活性領域の下方部分にゲ
ッタリング・サイトを形成することができる。
る半導体ウェハにゲッタリング・サイトを形成しておい
てから、絶縁膜を形成するか、この半導体ウェハと絶縁
膜とを張り合わせるため、ゲッタリング・サイト形成時
に絶縁膜がダメージを受けないことになる。従って、絶
縁膜の特性の劣化を招くことなく、絶縁膜とその上の半
導体薄膜との界面の直上で素子活性領域の下方部分にゲ
ッタリング・サイトを形成することができる。
[実施例コ
以下、本発明に係る半導体基板の実施例を図面に基づい
て説明する。
て説明する。
第1図には本実施例のSOI基板の部分拡大断面が示さ
れており、符号1は下層シリコン半導体ウェハであり、
支持基板として機能している。この下層シリコン半導体
ウェハl上には!!!縁膜たる酸化シリコンIIW2が
形成され、さらにその上に、上層シリコン半導体簿膜3
が形成されている。
れており、符号1は下層シリコン半導体ウェハであり、
支持基板として機能している。この下層シリコン半導体
ウェハl上には!!!縁膜たる酸化シリコンIIW2が
形成され、さらにその上に、上層シリコン半導体簿膜3
が形成されている。
ここで、下層シリコン半導体ウェハlの厚さは、半導体
装置形成後の特性によっては特に規定されず、形成され
た半導体装置の実装上の高さ制限により規定される。ま
た、酸化シリコン膜2の厚さは数千人程度である。
装置形成後の特性によっては特に規定されず、形成され
た半導体装置の実装上の高さ制限により規定される。ま
た、酸化シリコン膜2の厚さは数千人程度である。
上層シリコン半導体薄膜3の厚さは、数μm〜数十μm
程度である。この上層シリコン半導体薄膜3内の下方、
即ち酸化シリコン膜2との界面に近い側は、結晶欠陥、
例えばミスフィツト転位、格子欠陥、積層欠陥、転位ル
ープまたは転位網等の濃度が高くなるように形成されて
おり、ゲッタリング・サイト3aとされている。一方、
その上方は、このSOI基板を用いて半導体装置を形成
する際に、トランジスタ等の素子を形成するために設け
られた領域、即ち素子活性領域3bである。
程度である。この上層シリコン半導体薄膜3内の下方、
即ち酸化シリコン膜2との界面に近い側は、結晶欠陥、
例えばミスフィツト転位、格子欠陥、積層欠陥、転位ル
ープまたは転位網等の濃度が高くなるように形成されて
おり、ゲッタリング・サイト3aとされている。一方、
その上方は、このSOI基板を用いて半導体装置を形成
する際に、トランジスタ等の素子を形成するために設け
られた領域、即ち素子活性領域3bである。
ここで素子活性領域3bの厚さは数μm、例えば2〜3
μm程度である。一方、ゲッタリング・サイト3aの厚
さは、ゲッタリング・サイト3aの上方に位置する素子
活性領域3bに達しない程度であれば良い。
μm程度である。一方、ゲッタリング・サイト3aの厚
さは、ゲッタリング・サイト3aの上方に位置する素子
活性領域3bに達しない程度であれば良い。
次に、このSo1基板の製造プロセスについて、第2図
(A)〜(D)に基づいて、以下に説明する。
(A)〜(D)に基づいて、以下に説明する。
先ず、SOI基板形成後において上層シリコン半導体薄
膜3(第1図参照)となるべき半導体ウェハ、例えばシ
リコン半導体ウェハ3cの一面を鏡面仕上げした後に、
その鏡面側から公知であるエクストリンシック・ゲッタ
リング法によりゲッタリング・サイト3aを形成する。
膜3(第1図参照)となるべき半導体ウェハ、例えばシ
リコン半導体ウェハ3cの一面を鏡面仕上げした後に、
その鏡面側から公知であるエクストリンシック・ゲッタ
リング法によりゲッタリング・サイト3aを形成する。
ここまでの状態が第2図(A)に示されている。
次に、シリコン半導体ウェハ3cの鏡面を熱酸化して数
千人程度の酸化シリコン膜5を形成する。
千人程度の酸化シリコン膜5を形成する。
ここまでの状態が第2図(B)に示されている。
その後、支持基板となるべき下層シリコン半導体ウェハ
l上にシリコン半導体ウェハ3cを載設し、加熱処理し
て両者を張りあわせる。ここまでの状態が第2図(C)
に示されている。
l上にシリコン半導体ウェハ3cを載設し、加熱処理し
て両者を張りあわせる。ここまでの状態が第2図(C)
に示されている。
最後に、シリコン半導体ウェハ3cを所望の厚さ、例え
ば数μm〜数十μm程度になるまで研磨して、半導体薄
膜、即ち上層シリコン半導体薄膜3を形成する。この上
層シリコン半導体薄膜3内の下方はゲッタリング・サイ
ト3aであり、その上方は素子活性領域3bである。こ
のようにして第2図(D)に示すような、ゲッタリング
・サイトを有するSol基板が製造される。
ば数μm〜数十μm程度になるまで研磨して、半導体薄
膜、即ち上層シリコン半導体薄膜3を形成する。この上
層シリコン半導体薄膜3内の下方はゲッタリング・サイ
ト3aであり、その上方は素子活性領域3bである。こ
のようにして第2図(D)に示すような、ゲッタリング
・サイトを有するSol基板が製造される。
ここで、先にゲッタリング・サイト3aの形成にあたっ
ては公知の技術によるとしたが、特に図には示さないが
、その−例を説明すると、シリコン半導体ウェハ3cの
一面を鏡面仕上げした後に、その鏡面上に気相成長法に
より窒化シリコン膜を被着し、窒素ガス雰囲気下で熱処
理を施して、シリコン半導体ウェハ3Cの鏡面近傍に熱
応力によるミスフィツト転位等を発生させ、しかる後に
リン酸を用いて窒化シリコン膜を除去するわけである。
ては公知の技術によるとしたが、特に図には示さないが
、その−例を説明すると、シリコン半導体ウェハ3cの
一面を鏡面仕上げした後に、その鏡面上に気相成長法に
より窒化シリコン膜を被着し、窒素ガス雰囲気下で熱処
理を施して、シリコン半導体ウェハ3Cの鏡面近傍に熱
応力によるミスフィツト転位等を発生させ、しかる後に
リン酸を用いて窒化シリコン膜を除去するわけである。
この際、窒化シリコン膜の膜厚や熱処理等のゲッタリン
グ・サイト形成条件を制御することにより、シリコン半
導体ウェハ3cの鏡面から数μm、例えば1〜2μm程
度の浅い領域にゲッタリング・サイト3aを形成するこ
とができる。
グ・サイト形成条件を制御することにより、シリコン半
導体ウェハ3cの鏡面から数μm、例えば1〜2μm程
度の浅い領域にゲッタリング・サイト3aを形成するこ
とができる。
上記したSO■基板によれば下記の効果を得ることがで
きる。
きる。
即ち、本実施例のSOI基板を用いて形成する半導体装
置において、素子活性領域3bと酸化シリコンM2との
間に、ゲッタリング・サイト3aが形成されているため
、半導体装置製造中に素子活性領域3bに侵入したFe
%Cu、Ptなどの重金属原子が、上層シリコン半導体
薄膜内3内を拡散して、ゲッタリング・サイト3aに到
達してゲッターされる。従って、SOI基板を用いて形
成した半導体装置の信頼度の向上や製造歩留まりの向上
を図ることができる。
置において、素子活性領域3bと酸化シリコンM2との
間に、ゲッタリング・サイト3aが形成されているため
、半導体装置製造中に素子活性領域3bに侵入したFe
%Cu、Ptなどの重金属原子が、上層シリコン半導体
薄膜内3内を拡散して、ゲッタリング・サイト3aに到
達してゲッターされる。従って、SOI基板を用いて形
成した半導体装置の信頼度の向上や製造歩留まりの向上
を図ることができる。
また、Sol基板の形成前に、予めシリコン半導体ウェ
ハ3cにゲッタリング・サイト3aを形成しておいてか
ら、このシリコン半導体ウェハ3Cとシリコン半導体ウ
ェハとを張り合わせるため、ゲッタリング・サイト3a
の形成時に酸化シリコン膜2がダメージを受けないこと
になる。従って、酸化シリコン膜2の特性の劣化を招く
ことなく、酸化シリコン膜2とその上のシリコン半導体
膜3Cとの界面の直上で素子活性領域3bの下方部分に
ゲッタリング・サイト3aを形成することができる。
ハ3cにゲッタリング・サイト3aを形成しておいてか
ら、このシリコン半導体ウェハ3Cとシリコン半導体ウ
ェハとを張り合わせるため、ゲッタリング・サイト3a
の形成時に酸化シリコン膜2がダメージを受けないこと
になる。従って、酸化シリコン膜2の特性の劣化を招く
ことなく、酸化シリコン膜2とその上のシリコン半導体
膜3Cとの界面の直上で素子活性領域3bの下方部分に
ゲッタリング・サイト3aを形成することができる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
例えば、上記実施例によれば、ゲッタリング・サイト3
aを形成したシリコン半導体ウェハ3cの鏡面を熱酸化
して酸化シリコン膜2を形成するとしたが、これに限定
されることなく、支持基板たる下層シリコン半導体膜1
の鏡面を熱酸化しても良いし、ウェハ3cと半導体膜l
の両者共鏡面を熱酸化して酸化シリコン膜を形成しても
良い。
aを形成したシリコン半導体ウェハ3cの鏡面を熱酸化
して酸化シリコン膜2を形成するとしたが、これに限定
されることなく、支持基板たる下層シリコン半導体膜1
の鏡面を熱酸化しても良いし、ウェハ3cと半導体膜l
の両者共鏡面を熱酸化して酸化シリコン膜を形成しても
良い。
また、上記実施例によれば、ゲッタリング・サイト3a
の形成工程においてミスフィツト転位等の発生後リン酸
を用いて窒化シリコン膜を除去した後に1次工程におい
てSOI構造の絶縁膜たる酸化シリコン膜5を形成して
いるが、窒化シリコン膜を残存させ、この窒化シリコン
膜をSol構造の絶縁膜としても良い、このようにすれ
ば、窒化シリコン膜の除去および酸化シリコンg5の形
成をする必要がなくなるため、スルーブツトの向上およ
び製造コストの低減を図ることができる。
の形成工程においてミスフィツト転位等の発生後リン酸
を用いて窒化シリコン膜を除去した後に1次工程におい
てSOI構造の絶縁膜たる酸化シリコン膜5を形成して
いるが、窒化シリコン膜を残存させ、この窒化シリコン
膜をSol構造の絶縁膜としても良い、このようにすれ
ば、窒化シリコン膜の除去および酸化シリコンg5の形
成をする必要がなくなるため、スルーブツトの向上およ
び製造コストの低減を図ることができる。
さらに、上記実施例によれば、エクストリンシック・ゲ
ッタリング法によりゲッタリング・サイト3aを形成す
る方法として、その−例を説明したが、他の形成方法、
例えば、鏡面上に酸化シリコンの微粒子を吹き付けて歪
層を形成する方法、もしくは鏡面上にリンを高濃度に拡
散させてミスフィツト転位等を発生させる方法、または
鏡面上に不活性原子のイオンを注入した後に熱処理を行
い転位ループ等を発生させる方法等であっても良い、不
活性原子のイオンを注入する方法においては、シリコン
半導体ウェハ3cの鏡面が雰囲気で汚染されるのを防ぐ
ために熱酸化膜を形成した後にイオン注入を行い、その
熱酸化膜をSOI構造の絶縁膜としても良い。
ッタリング法によりゲッタリング・サイト3aを形成す
る方法として、その−例を説明したが、他の形成方法、
例えば、鏡面上に酸化シリコンの微粒子を吹き付けて歪
層を形成する方法、もしくは鏡面上にリンを高濃度に拡
散させてミスフィツト転位等を発生させる方法、または
鏡面上に不活性原子のイオンを注入した後に熱処理を行
い転位ループ等を発生させる方法等であっても良い、不
活性原子のイオンを注入する方法においては、シリコン
半導体ウェハ3cの鏡面が雰囲気で汚染されるのを防ぐ
ために熱酸化膜を形成した後にイオン注入を行い、その
熱酸化膜をSOI構造の絶縁膜としても良い。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるSOI構造を有する
半導体基板について説明したが、それに限定されるもの
ではなく、5O3(Sionsapphire or
5pinel) 411造を有する半導体基板にも応用
することができる。
をその背景となった利用分野であるSOI構造を有する
半導体基板について説明したが、それに限定されるもの
ではなく、5O3(Sionsapphire or
5pinel) 411造を有する半導体基板にも応用
することができる。
C発明の効果〕
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記のとおりである
。
て得られる効果を簡単に説明すれば下記のとおりである
。
即ち、絶縁膜上に半導体薄膜が形成され、該半導体薄膜
の上面近傍が素子活性領域とされている半導体基板にお
いて、前記半導体薄膜内の前記素子活性領域の下方領域
にゲッタリング・サイトとして結晶欠陥を有する層が形
成されているため、素子活性領域とゲッタリング・サイ
トとの間には重金属原子の拡散しにくい層が存在しない
ことになり、半導体装置製造中に素子活性領域に侵入し
たFe、Cu、Ptなどの重金属原子が、素子活性領域
を有する半導体薄膜内を拡散して、ゲッタリング・サイ
トに到達してゲッターされる。従って、So1基板を用
いて形成した半導体装置の信頼度の向上や製造歩留まり
の向上を図ることができる。
の上面近傍が素子活性領域とされている半導体基板にお
いて、前記半導体薄膜内の前記素子活性領域の下方領域
にゲッタリング・サイトとして結晶欠陥を有する層が形
成されているため、素子活性領域とゲッタリング・サイ
トとの間には重金属原子の拡散しにくい層が存在しない
ことになり、半導体装置製造中に素子活性領域に侵入し
たFe、Cu、Ptなどの重金属原子が、素子活性領域
を有する半導体薄膜内を拡散して、ゲッタリング・サイ
トに到達してゲッターされる。従って、So1基板を用
いて形成した半導体装置の信頼度の向上や製造歩留まり
の向上を図ることができる。
また、少なくとも一面に鏡面仕上げが施された半導体ウ
ェハおよび絶1&膜付きウェハを、両鏡面同士が密着す
るように接合させた状態で加熱処理して張り合わせた後
に、前記半導体ウェハの一方を所望の厚さになるまで研
磨して半導体薄膜を形成する半導体基板の製造方法にお
いて、前記半導体ウェハの鏡面上に絶縁膜を形成する前
に、同半導体ウェハの鏡面近傍に結晶欠陥を有する層を
形成するゲッタリング・サイト形成工程を設けたため、
ゲッタリング・サイト形成時に絶縁膜がダメージを受け
ることがない、従って、絶縁膜の特性の劣化を招くこと
なく、絶縁膜とその上の半導体薄膜との界面の直上で素
子活性領域の下方部分にゲッタリング・サイトを形成す
ることができる。
ェハおよび絶1&膜付きウェハを、両鏡面同士が密着す
るように接合させた状態で加熱処理して張り合わせた後
に、前記半導体ウェハの一方を所望の厚さになるまで研
磨して半導体薄膜を形成する半導体基板の製造方法にお
いて、前記半導体ウェハの鏡面上に絶縁膜を形成する前
に、同半導体ウェハの鏡面近傍に結晶欠陥を有する層を
形成するゲッタリング・サイト形成工程を設けたため、
ゲッタリング・サイト形成時に絶縁膜がダメージを受け
ることがない、従って、絶縁膜の特性の劣化を招くこと
なく、絶縁膜とその上の半導体薄膜との界面の直上で素
子活性領域の下方部分にゲッタリング・サイトを形成す
ることができる。
さらに、エクストリンシック・ゲッタリング法によるゲ
ッタリング・サイトの形成条件を適当に制御することに
より、絶縁膜とその上の半導体薄膜との界面の直上で素
子活性領域の下方部分にゲッタリング・サイトを形成す
ることができるため、何ら新規な形成方法および装置を
必要とせず、公知のゲッタリング・サイトの形成方法と
公知のSOI基板の形成方法とによって簡便にゲッタリ
ング・サイトを有するSOI基板を形成することができ
る。
ッタリング・サイトの形成条件を適当に制御することに
より、絶縁膜とその上の半導体薄膜との界面の直上で素
子活性領域の下方部分にゲッタリング・サイトを形成す
ることができるため、何ら新規な形成方法および装置を
必要とせず、公知のゲッタリング・サイトの形成方法と
公知のSOI基板の形成方法とによって簡便にゲッタリ
ング・サイトを有するSOI基板を形成することができ
る。
第1図は本発明に係る半導体基板の一実施例の部分拡大
断面図、 第2図(A)〜(D)は本発明に係る半導体基板の製造
プロセスを示す工程図である。 2.4.5・・・・酸化シリコン膜(絶縁膜)、3・・
・・上層シリコン半導体薄膜(半導体薄膜)、3a・・
・・ゲッタリング・サイト、3b・・・・素子活性領域
、3c・・・・シリコン半導体ウェハ(半導体ウェハ)
。 (こ) 第2図 (A) 第1図 (B)
断面図、 第2図(A)〜(D)は本発明に係る半導体基板の製造
プロセスを示す工程図である。 2.4.5・・・・酸化シリコン膜(絶縁膜)、3・・
・・上層シリコン半導体薄膜(半導体薄膜)、3a・・
・・ゲッタリング・サイト、3b・・・・素子活性領域
、3c・・・・シリコン半導体ウェハ(半導体ウェハ)
。 (こ) 第2図 (A) 第1図 (B)
Claims (1)
- 【特許請求の範囲】 1、絶縁膜上に半導体薄膜が形成され、該半導体薄膜の
上面近傍が素子活性領域とされている半導体基板におい
て、前記半導体薄膜内の前記素子活性領域の下方領域に
ゲッタリング・サイトとして結晶欠陥を有する層が形成
されていることを特徴とする半導体基板。 2、少なくとも一面に鏡面仕上げが施された半導体ウェ
ハおよび絶縁膜付き半導体ウェハを、両鏡面同士が密着
するよう接合させた状態で加熱処理して張り合わせた後
に、前記半導体ウェハの一方を所望の厚さになるまで研
磨して半導体薄膜を形成する半導体基板の製造方法にお
いて、前記半導体ウェハ同士を密着させる前に、同半導
体薄膜の鏡面近傍に結晶欠陥を有する層を形成するゲッ
タリング・サイト形成工程を設けたことを特徴とする半
導体基板の製造方法。 3、前記ゲッタリング・サイトの形成工程として、エク
ストリンシック・ゲッタリング法を適用することを特徴
とする請求項2記載の半導体基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18391990A JPH0472631A (ja) | 1990-07-13 | 1990-07-13 | 半導体基板およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18391990A JPH0472631A (ja) | 1990-07-13 | 1990-07-13 | 半導体基板およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0472631A true JPH0472631A (ja) | 1992-03-06 |
Family
ID=16144111
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18391990A Pending JPH0472631A (ja) | 1990-07-13 | 1990-07-13 | 半導体基板およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0472631A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6252294B1 (en) | 1999-05-07 | 2001-06-26 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and semiconductor storage device |
JP2002134721A (ja) * | 2000-10-23 | 2002-05-10 | Nec Kyushu Ltd | Soiウェーハおよびその製造方法 |
US6774435B1 (en) | 1999-06-11 | 2004-08-10 | Renesas Technology Corp. | Semiconductor wafer and semiconductor device comprising gettering layer |
JP2011082554A (ja) * | 1999-11-17 | 2011-04-21 | Denso Corp | 半導体基板およびその製造方法 |
-
1990
- 1990-07-13 JP JP18391990A patent/JPH0472631A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6252294B1 (en) | 1999-05-07 | 2001-06-26 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and semiconductor storage device |
US6774435B1 (en) | 1999-06-11 | 2004-08-10 | Renesas Technology Corp. | Semiconductor wafer and semiconductor device comprising gettering layer |
JP2011082554A (ja) * | 1999-11-17 | 2011-04-21 | Denso Corp | 半導体基板およびその製造方法 |
JP2002134721A (ja) * | 2000-10-23 | 2002-05-10 | Nec Kyushu Ltd | Soiウェーハおよびその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3237888B2 (ja) | 半導体基体及びその作製方法 | |
JPH05251292A (ja) | 半導体装置の製造方法 | |
JP2998724B2 (ja) | 張り合わせsoi基板の製造方法 | |
JP2806277B2 (ja) | 半導体装置及びその製造方法 | |
JPH0719738B2 (ja) | 接合ウェーハ及びその製造方法 | |
KR101340002B1 (ko) | Soi웨이퍼의 제조방법 | |
JP3217089B2 (ja) | Soiウェハおよびその製造方法 | |
JP2002184960A (ja) | Soiウェーハの製造方法及びsoiウェーハ | |
JP3456521B2 (ja) | Soi基板の製造方法 | |
JP3522482B2 (ja) | Soi基板の製造方法 | |
JP3412449B2 (ja) | Soi基板の製造方法 | |
JP3452123B2 (ja) | Soi基板の製造方法 | |
JPH0472631A (ja) | 半導体基板およびその製造方法 | |
JP3484961B2 (ja) | Soi基板の製造方法 | |
JPH11191617A (ja) | Soi基板の製造方法 | |
JP3452122B2 (ja) | Soi基板の製造方法 | |
KR101869641B1 (ko) | Soi 기판 및 그 제조방법 | |
JP3382092B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
JPH04199632A (ja) | Soiウエハ及びその製造方法 | |
KR20170103652A (ko) | Soi 기판 및 그 제조방법 | |
JPH04199608A (ja) | Soiウエハの製造方法 | |
JPH0212920A (ja) | 半導体装置の製造方法 | |
JP2001144273A (ja) | 半導体装置の製造方法 | |
JP3272908B2 (ja) | 半導体多層材料の製造方法 | |
JPH06338604A (ja) | 半導体基板の製造方法 |