JP3484961B2 - Ｓｏｉ基板の製造方法 - Google Patents
Ｓｏｉ基板の製造方法Info
- Publication number
- JP3484961B2 JP3484961B2 JP35875897A JP35875897A JP3484961B2 JP 3484961 B2 JP3484961 B2 JP 3484961B2 JP 35875897 A JP35875897 A JP 35875897A JP 35875897 A JP35875897 A JP 35875897A JP 3484961 B2 JP3484961 B2 JP 3484961B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- silicon
- layer
- silicon substrate
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
- H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、水素イオン注入技
術を用いて作製される絶縁膜上に半導体層を設けたＳＯ
Ｉ（Silicon On Insulator）基板の製造方法に関するも
のである。 【０００２】 【従来の技術】この種のＳＯＩ基板は将来の超高集積回
路（ＵＬＳＩ）基板として注目されてきている。このＳ
ＯＩ基板の製造方法には、シリコン基板同士を絶縁膜
を介して貼り合わせる方法、絶縁性基板又は絶縁性薄
膜を表面に有する基板の上にシリコン薄膜を堆積させる
方法、シリコン基板の内部に高濃度の酸素イオンを注
入した後、高温でアニール処理してこのシリコン基板表
面から所定の深さの領域に埋込みシリコン酸化層を形成
し、その表面側のＳｉ層を活性領域とするＳＩＭＯＸ法
などがある。また最近、半導体基板に水素イオン等の注
入を行った後に、この半導体基板をイオン注入面を重ね
合せ面として支持基板に重ね合せ、この積層体を５００
℃を越える温度に昇温して上記半導体基板を上記水素イ
オン等を注入した領域で支持基板から分離し、支持基板
の表面に半導体の薄膜を有する薄い半導体材料フィルム
の製造方法が提案されている（特開平５−２１１１２
８）。この方法では、イオンを半導体基板の内部に表面
から均一に注入できれば、均一な厚さの薄い半導体層を
有する半導体基板が得られる。また支持基板の表面に予
め酸化膜を設けておけば、この方法により支持基板とこ
の基板上に形成されて埋込み酸化膜として作用する酸化
膜とこの酸化膜上に形成された半導体層とを有するＳＯ
Ｉ基板を製造することができる。 【０００３】 【発明が解決しようとする課題】しかし、上記酸化膜上
に形成された上記半導体層がデバイスプロセス中に重金
属不純物により汚染された場合には、埋込み酸化膜がゲ
ッタリング能力を有するゲッタリング層となって重金属
不純物を捕捉した後で、熱処理の進行に伴って結晶化し
た酸化層が一旦捕捉した重金属不純物を上記半導体層中
に放出し再分布を生じ易く、これに起因して半導体層の
汚染による品質劣化が生じる問題がある。本発明の目的
は、水素イオン注入技術を用いて作製される半導体層が
酸化膜を介して半導体基板上に重ね合わされているＳＯ
Ｉ基板において、大きなゲッタリング能力を有し半導体
層を重金属不純物で汚染させないＳＯＩ基板の製造方法
を提供することにある。 【０００４】 【課題を解決するための手段】請求項１に係る発明は、
図１又は図２に示すように、ｐ型の第１シリコン基板１
１の表面に熱酸化により酸化膜１２を形成する工程と、
第１シリコン基板１１の表面から水素イオンを注入して
第１シリコン基板１１内部にイオン注入領域１１ａを形
成する工程と、支持基板となるｐ型の第２シリコン基板
１３の片面（図１）又は両面（図２）にＣＶＤ法により
ポリシリコン層１４を形成する工程と、このポリシリコ
ン層１４を鏡面研磨する工程と、酸化膜１２にポリシリ
コン層１４が密着するように第１シリコン基板１１に第
２シリコン基板１３を重ね合わせて密着させる工程と、
第１シリコン基板１１を第２シリコン基板１３に密着さ
せたまま所定の温度で熱処理して第１シリコン基板１１
を前記イオン注入した領域１１ａで第２シリコン基板１
３から分離して第２シリコン基板１３の表面にシリコン
層１１ｂを形成する工程と、表面にシリコン層１１ｂを
有する第２シリコン基板１３を更に熱処理する工程とを
含むＳＯＩ基板の製造方法である。 【０００５】図１に示すように、酸化膜１２の下側には
これに密着してポリシリコン層１４が形成されているた
め、シリコン層１１ｂがデバイスプロセス中に重金属不
純物により汚染されても、ポリシリコン層１４がゲッタ
リング層として作用する。即ちシリコン層１１ｂ中の重
金属不純物が酸化膜１２を通過してポリシリコン層１４
に捕捉され、熱処理が進行してもシリコン層１１ｂは重
金属不純物で汚染されない。図２に示すように、第２基
板１３の両面にポリシリコン層１４を形成した場合に
は、図１に基づくゲッタリング能力が更に強化され、ま
た第２基板１３の反りを防止できる。 【０００６】 【発明の実施の形態】次に本発明の実施の形態を図面に
基づいて説明する。図１に示すように、本発明の第１形
態のＳＯＩ基板を製造するには、先ずシリコンウェーハ
からなる第１半導体基板１１の表面に熱酸化により絶縁
層である酸化膜１２を形成する（図１（ａ））。この酸
化膜１２は０．１〜１μｍ、好ましくは０．１〜０．４
μｍの厚さになるように形成される。次いで、酸化膜１
２を有する第１基板１１の表面から水素イオンを４〜１
０×１０16／ｃｍ2のドーズ量及び４０〜６００ｋｅＶ
の加速エネルギーでイオン注入する。その結果、第１基
板１１内部にイオン注入領域１１ａが形成される（図１
（ｂ））。次いで上記基板１１と同一表面積を有するシ
リコンウエーハからなる第２半導体基板１３を用意し、
この第２基板１３の表面にＣＶＤ法によりポリシリコン
層１４を形成する（図１（ｃ））。このポリシリコン層
１４は０．５〜２．０μｍ、好ましくは０．５〜１．０
μｍの厚さになるように形成される。次いでポリシリコ
ン層１４を鏡面研磨した後、このポリシリコン層１４を
有する第２基板１３と酸化膜１２を有する第１基板１１
をＳＣ１洗浄液（Ｓｔａｎｄａｒｄ Ｃｌｅａｎｉｇ
１）で洗浄し、酸化膜１２にポリシリコン層１４が密着
するように第１基板１１に第２基板１３を重ね合わせて
密着させる（図１（ｄ））。第１基板１１を第２基板１
３に密着させたまま窒素雰囲気中で５００〜８００℃の
範囲に昇温し、５〜３０分保持して薄膜分離熱処理を行
う。これにより第１基板１１が水素イオンの注入ピーク
位置に相当するイオン注入領域１１ａのところで割れて
上部の厚肉部１１ｃと下部の薄い半導体層１１ｂに分離
する（図１（ｅ））。次に温度を下げて厚肉部１１ｃを
取除き（図１（ｆ））、表面にポリシリコン層１４、酸
化膜１２及び半導体層１１ｂが順次積層された第２基板
１３を酸素又は窒素雰囲気中において９００〜１２００
℃で３０〜１２０分間熱処理して半導体層１１ｂと第２
基板１３とをポリシリコン層１４及び酸化膜１２を介し
て強固に貼り合わせる（図１（ｇ））。更に半導体層１
１ｂの分離面及び厚肉部１１ｃの分離面をそれぞれ研磨
（タッチポリッシング）して平滑化する（図１（ｈ）及
び図１（ｉ））。これにより第２基板１３はＳＯＩ基板
となり、厚肉部１１ｃは新たな半導体基板として再びＳ
ＯＩ基板の製造に利用できる。 【０００７】図２に示すように、本発明の第２形態のＳ
ＯＩ基板を製造するには、図１に基づく第１形態の場合
と同じ工程を繰返して、先ずシリコンウェーハからなる
第１半導体基板１１の表面に酸化膜１２を形成する（図
２（ａ））。次いで、第１形態の場合と同様に酸化膜１
２を有する第１基板１１の表面から水素イオン注入し
て、第１基板１１内部にイオン注入領域１１ａを形成す
る（図２（ｂ））。次いで、上記基板１１と同一表面積
を有するシリコンウエーハからなる第２半導体基板１３
を用意し、この第２基板１３の表面及び裏面の両方にＣ
ＶＤ法によりポリシリコン層１４を形成する（図２
（ｃ））。このポリシリコン層１４は０．５〜２．０μ
ｍ、好ましくは０．５〜１．０μｍの厚さになるように
形成される。次いで第１形態の場合と同様にして第２基
板１３の表面のポリシリコン層１４を鏡面研磨した後、
第１基板１１と第２基板１３をＳＣ１洗浄液で洗浄し、
酸化膜１２に第２基板１３の表面のポリシリコン層１４
が密着するように第１基板１１に第２基板１３を重ね合
わせて密着させる（図２（ｄ））。次いで第１基板１１
を第２基板１３に密着させたまま第１形態と同様の薄膜
分離熱処理を行う。これにより第１半基板１１がイオン
注入領域１１ａのところで割れて上部の厚肉部１１ｃと
下部の薄い半導体層１１ｂに分離する（図２（ｅ））。
次に温度を下げて厚肉部１１ｃを取除き（図２
（ｆ））、表面にポリシリコン層１４、酸化膜１２及び
半導体層１１ｂが順次積層され、裏面にポリシリコン層
１４が形成された第２基板１３を第１形態の場合と同様
に熱処理して半導体層１１ｂと第２基板１３とをポリシ
リコン層１４及び酸化膜１２を介して強固に貼り合わせ
る（図２（ｇ））。最後に半導体層１１ｂの分離面及び
厚肉部１１ｃの分離面をそれぞれ研磨して平滑化する
（図２（ｈ）及び図２（ｉ））。これにより表面にポリ
シリコン層１４、酸化膜１２及び半導体層１１ｂが順次
積層され、裏面にポリシリコン層１４が形成された第２
基板１２からなるＳＯＩ基板を得る（図２（ｈ））。 【０００８】 【実施例】次に本発明の具体的態様を示すために、本発
明の実施例を比較例とともに説明する。 ＜実施例１＞図１（ａ）に示すように、第１シリコン基
板１１の表面に熱酸化により厚さ０．４μｍの酸化膜１
２を形成した。次いで第１シリコン基板１１に７０ｋｅ
Ｖの電圧を印加して水素イオンを７×１０16／ｃｍ2の
ドーズ量でイオン注入して第１基板１１内部にイオン注
入領域１１ａを形成した。次いで上記基板１１と同一表
面積を有するシリコンウエーハからなる第２半導体基板
１３を用意し、この第２基板１３の表面にＣＶＤ法によ
り厚さ１μｍのポリシリコン層１４を形成した（図１
（ｃ））。次いでポリシリコン層１４を鏡面研磨し、第
１基板１１と第２基板１３をＳＣ１洗浄液で洗浄した
後、酸化膜１２にポリシリコン層１４が密着するように
第１基板１１に第２基板１３を重ね合わせて密着させた
（図１（ｄ））。第１基板１１を第２基板１３に密着さ
せたまま窒素雰囲気中で６００℃の温度で３０分間熱処
理を行った。その結果、第１基板１１がイオン注入領域
１１ａのところで割れて上部の厚肉部１１ｃと下部の薄
い半導体層１１ｂに分離した（図１（ｅ））。次に温度
を下げて厚肉部１１ｃを取除き（図１（ｆ））、表面に
ポリシリコン層１４、酸化膜１２及び半導体層１１ｂが
順次積層された第２基板１３を窒素雰囲気中において１
１００℃で２時間熱処理した（図１（ｇ））。最後に半
導体層１１ｂの分離面を研磨して平滑化して実施例１の
ＳＯＩ基板を製造した（図１（ｈ））。 【０００９】＜実施例２＞図２（ａ）〜図２（ｂ）に示
すように、実施例１と同じ工程を繰返して、表面に厚さ
０．４μｍの酸化膜１２を有する第１シリコン基板１１
の内部にイオン注入領域１１ａを形成した。次いで上記
基板１１と同一表面積を有するシリコンウエーハからな
る第２半導体基板１３を用意し、この第２基板１３の表
面及び裏面の両方にＣＶＤ法により厚さ１μｍのポリシ
リコン層１４を形成した（図２（ｃ））。次いで第２基
板１３の表面のポリシリコン層１４を鏡面研磨し、第１
基板１１と第２基板１３をＳＣ１洗浄液で洗浄し、酸化
膜１２に第２基板１３の表面のポリシリコン層１４が密
着するように第１基板１１に第２基板１３を重ね合わせ
て密着させた（図２（ｄ））。第１基板１１を第２基板
１３に密着させたまま窒素雰囲気中で６００℃の温度で
３０分間熱処理を行った。その結果、第１基板１１がイ
オン注入領域１１ａのところで割れて上部の厚肉部１１
ｃと下部の薄い半導体層１１ｂに分離した（図２
（ｅ））。次に温度を下げて厚肉部１１ｃを取除き（図
２（ｆ））、表面にポリシリコン層１４、酸化膜１２及
び半導体層１１ｂが順次積層され、裏面にポリシリコン
層１４が形成された第２基板１３を窒素雰囲気中におい
て１１００℃で２時間熱処理した（図２（ｇ））。最後
に半導体層１１ｂの分離面を研磨して平滑化して実施例
２のＳＯＩ基板を製造した（図２（ｈ））。 【００１０】＜比較例１＞第２半導体基板１３の表面に
ポリシリコン層１４を形成しなかったことを除いては実
質的に実施例１の方法を繰返して比較例１のＳＯＩ基板
を製造した。 【００１１】＜比較評価＞実施例１、実施例２及び比較
例１のそれぞれのＳＯＩ基板において、１０００ｐｐｍ
の銅標準液を用いてスピンコート法によりその基板表面
を汚染し、窒素雰囲気中で９００℃、１時間の熱処理を
行った後、 ＳＯＩ層における銅濃度を原子吸光法によ
り調べた。その結果を図３に示す。 【００１２】図３から明らかなように実施例１及び２の
ＳＯＩ層中の銅濃度は比較例１に比べ低い。これは実施
例１及び２のＳＯＩ基板が大きなゲッタリング能力を有
するため、比較例１のＳＯＩ基板に比べＳＯＩ層１１ｂ
が重金属不純物で汚染され難いことを示している。 【００１３】 【発明の効果】以上述べたように、本発明によれば、ｐ
型の第１シリコン基板の表面に酸化膜を形成し、この第
１基板の表面から水素イオンを注入して第１基板内部に
イオン注入領域を形成し、支持基板となるｐ型の第２シ
リコン基板の片面又は両面にポリシリコン層を形成し、
上記酸化膜に上記ポリシリコン層が密着するように第１
基板に第２基板を重ね合わせて密着させ、第１基板を第
２基板に密着させたまま熱処理して第１基板を前記イオ
ン注入領域で第２基板から分離して第２基板の表面にシ
リコン層を形成し、第２基板を更に熱処理するようにし
たから、上記シリコン層がデバイスプロセス中に重金属
不純物により汚染されても、上記ポリシリコン層がゲッ
タリング層として作用して上記シリコン層中の重金属不
純物を捕捉し、その結果、熱処理が進行しても上記シリ
コン層が重金属不純物で汚染されず、ＳＯＩ基板の品質
劣化を防止できる。特に、第２基板の両面にポリシリコ
ン層を形成した場合には、上記ゲッタリング能力が更に
強化され、また第２基板の反りを防止できる効果があ
る。
術を用いて作製される絶縁膜上に半導体層を設けたＳＯ
Ｉ（Silicon On Insulator）基板の製造方法に関するも
のである。 【０００２】 【従来の技術】この種のＳＯＩ基板は将来の超高集積回
路（ＵＬＳＩ）基板として注目されてきている。このＳ
ＯＩ基板の製造方法には、シリコン基板同士を絶縁膜
を介して貼り合わせる方法、絶縁性基板又は絶縁性薄
膜を表面に有する基板の上にシリコン薄膜を堆積させる
方法、シリコン基板の内部に高濃度の酸素イオンを注
入した後、高温でアニール処理してこのシリコン基板表
面から所定の深さの領域に埋込みシリコン酸化層を形成
し、その表面側のＳｉ層を活性領域とするＳＩＭＯＸ法
などがある。また最近、半導体基板に水素イオン等の注
入を行った後に、この半導体基板をイオン注入面を重ね
合せ面として支持基板に重ね合せ、この積層体を５００
℃を越える温度に昇温して上記半導体基板を上記水素イ
オン等を注入した領域で支持基板から分離し、支持基板
の表面に半導体の薄膜を有する薄い半導体材料フィルム
の製造方法が提案されている（特開平５−２１１１２
８）。この方法では、イオンを半導体基板の内部に表面
から均一に注入できれば、均一な厚さの薄い半導体層を
有する半導体基板が得られる。また支持基板の表面に予
め酸化膜を設けておけば、この方法により支持基板とこ
の基板上に形成されて埋込み酸化膜として作用する酸化
膜とこの酸化膜上に形成された半導体層とを有するＳＯ
Ｉ基板を製造することができる。 【０００３】 【発明が解決しようとする課題】しかし、上記酸化膜上
に形成された上記半導体層がデバイスプロセス中に重金
属不純物により汚染された場合には、埋込み酸化膜がゲ
ッタリング能力を有するゲッタリング層となって重金属
不純物を捕捉した後で、熱処理の進行に伴って結晶化し
た酸化層が一旦捕捉した重金属不純物を上記半導体層中
に放出し再分布を生じ易く、これに起因して半導体層の
汚染による品質劣化が生じる問題がある。本発明の目的
は、水素イオン注入技術を用いて作製される半導体層が
酸化膜を介して半導体基板上に重ね合わされているＳＯ
Ｉ基板において、大きなゲッタリング能力を有し半導体
層を重金属不純物で汚染させないＳＯＩ基板の製造方法
を提供することにある。 【０００４】 【課題を解決するための手段】請求項１に係る発明は、
図１又は図２に示すように、ｐ型の第１シリコン基板１
１の表面に熱酸化により酸化膜１２を形成する工程と、
第１シリコン基板１１の表面から水素イオンを注入して
第１シリコン基板１１内部にイオン注入領域１１ａを形
成する工程と、支持基板となるｐ型の第２シリコン基板
１３の片面（図１）又は両面（図２）にＣＶＤ法により
ポリシリコン層１４を形成する工程と、このポリシリコ
ン層１４を鏡面研磨する工程と、酸化膜１２にポリシリ
コン層１４が密着するように第１シリコン基板１１に第
２シリコン基板１３を重ね合わせて密着させる工程と、
第１シリコン基板１１を第２シリコン基板１３に密着さ
せたまま所定の温度で熱処理して第１シリコン基板１１
を前記イオン注入した領域１１ａで第２シリコン基板１
３から分離して第２シリコン基板１３の表面にシリコン
層１１ｂを形成する工程と、表面にシリコン層１１ｂを
有する第２シリコン基板１３を更に熱処理する工程とを
含むＳＯＩ基板の製造方法である。 【０００５】図１に示すように、酸化膜１２の下側には
これに密着してポリシリコン層１４が形成されているた
め、シリコン層１１ｂがデバイスプロセス中に重金属不
純物により汚染されても、ポリシリコン層１４がゲッタ
リング層として作用する。即ちシリコン層１１ｂ中の重
金属不純物が酸化膜１２を通過してポリシリコン層１４
に捕捉され、熱処理が進行してもシリコン層１１ｂは重
金属不純物で汚染されない。図２に示すように、第２基
板１３の両面にポリシリコン層１４を形成した場合に
は、図１に基づくゲッタリング能力が更に強化され、ま
た第２基板１３の反りを防止できる。 【０００６】 【発明の実施の形態】次に本発明の実施の形態を図面に
基づいて説明する。図１に示すように、本発明の第１形
態のＳＯＩ基板を製造するには、先ずシリコンウェーハ
からなる第１半導体基板１１の表面に熱酸化により絶縁
層である酸化膜１２を形成する（図１（ａ））。この酸
化膜１２は０．１〜１μｍ、好ましくは０．１〜０．４
μｍの厚さになるように形成される。次いで、酸化膜１
２を有する第１基板１１の表面から水素イオンを４〜１
０×１０16／ｃｍ2のドーズ量及び４０〜６００ｋｅＶ
の加速エネルギーでイオン注入する。その結果、第１基
板１１内部にイオン注入領域１１ａが形成される（図１
（ｂ））。次いで上記基板１１と同一表面積を有するシ
リコンウエーハからなる第２半導体基板１３を用意し、
この第２基板１３の表面にＣＶＤ法によりポリシリコン
層１４を形成する（図１（ｃ））。このポリシリコン層
１４は０．５〜２．０μｍ、好ましくは０．５〜１．０
μｍの厚さになるように形成される。次いでポリシリコ
ン層１４を鏡面研磨した後、このポリシリコン層１４を
有する第２基板１３と酸化膜１２を有する第１基板１１
をＳＣ１洗浄液（Ｓｔａｎｄａｒｄ Ｃｌｅａｎｉｇ
１）で洗浄し、酸化膜１２にポリシリコン層１４が密着
するように第１基板１１に第２基板１３を重ね合わせて
密着させる（図１（ｄ））。第１基板１１を第２基板１
３に密着させたまま窒素雰囲気中で５００〜８００℃の
範囲に昇温し、５〜３０分保持して薄膜分離熱処理を行
う。これにより第１基板１１が水素イオンの注入ピーク
位置に相当するイオン注入領域１１ａのところで割れて
上部の厚肉部１１ｃと下部の薄い半導体層１１ｂに分離
する（図１（ｅ））。次に温度を下げて厚肉部１１ｃを
取除き（図１（ｆ））、表面にポリシリコン層１４、酸
化膜１２及び半導体層１１ｂが順次積層された第２基板
１３を酸素又は窒素雰囲気中において９００〜１２００
℃で３０〜１２０分間熱処理して半導体層１１ｂと第２
基板１３とをポリシリコン層１４及び酸化膜１２を介し
て強固に貼り合わせる（図１（ｇ））。更に半導体層１
１ｂの分離面及び厚肉部１１ｃの分離面をそれぞれ研磨
（タッチポリッシング）して平滑化する（図１（ｈ）及
び図１（ｉ））。これにより第２基板１３はＳＯＩ基板
となり、厚肉部１１ｃは新たな半導体基板として再びＳ
ＯＩ基板の製造に利用できる。 【０００７】図２に示すように、本発明の第２形態のＳ
ＯＩ基板を製造するには、図１に基づく第１形態の場合
と同じ工程を繰返して、先ずシリコンウェーハからなる
第１半導体基板１１の表面に酸化膜１２を形成する（図
２（ａ））。次いで、第１形態の場合と同様に酸化膜１
２を有する第１基板１１の表面から水素イオン注入し
て、第１基板１１内部にイオン注入領域１１ａを形成す
る（図２（ｂ））。次いで、上記基板１１と同一表面積
を有するシリコンウエーハからなる第２半導体基板１３
を用意し、この第２基板１３の表面及び裏面の両方にＣ
ＶＤ法によりポリシリコン層１４を形成する（図２
（ｃ））。このポリシリコン層１４は０．５〜２．０μ
ｍ、好ましくは０．５〜１．０μｍの厚さになるように
形成される。次いで第１形態の場合と同様にして第２基
板１３の表面のポリシリコン層１４を鏡面研磨した後、
第１基板１１と第２基板１３をＳＣ１洗浄液で洗浄し、
酸化膜１２に第２基板１３の表面のポリシリコン層１４
が密着するように第１基板１１に第２基板１３を重ね合
わせて密着させる（図２（ｄ））。次いで第１基板１１
を第２基板１３に密着させたまま第１形態と同様の薄膜
分離熱処理を行う。これにより第１半基板１１がイオン
注入領域１１ａのところで割れて上部の厚肉部１１ｃと
下部の薄い半導体層１１ｂに分離する（図２（ｅ））。
次に温度を下げて厚肉部１１ｃを取除き（図２
（ｆ））、表面にポリシリコン層１４、酸化膜１２及び
半導体層１１ｂが順次積層され、裏面にポリシリコン層
１４が形成された第２基板１３を第１形態の場合と同様
に熱処理して半導体層１１ｂと第２基板１３とをポリシ
リコン層１４及び酸化膜１２を介して強固に貼り合わせ
る（図２（ｇ））。最後に半導体層１１ｂの分離面及び
厚肉部１１ｃの分離面をそれぞれ研磨して平滑化する
（図２（ｈ）及び図２（ｉ））。これにより表面にポリ
シリコン層１４、酸化膜１２及び半導体層１１ｂが順次
積層され、裏面にポリシリコン層１４が形成された第２
基板１２からなるＳＯＩ基板を得る（図２（ｈ））。 【０００８】 【実施例】次に本発明の具体的態様を示すために、本発
明の実施例を比較例とともに説明する。 ＜実施例１＞図１（ａ）に示すように、第１シリコン基
板１１の表面に熱酸化により厚さ０．４μｍの酸化膜１
２を形成した。次いで第１シリコン基板１１に７０ｋｅ
Ｖの電圧を印加して水素イオンを７×１０16／ｃｍ2の
ドーズ量でイオン注入して第１基板１１内部にイオン注
入領域１１ａを形成した。次いで上記基板１１と同一表
面積を有するシリコンウエーハからなる第２半導体基板
１３を用意し、この第２基板１３の表面にＣＶＤ法によ
り厚さ１μｍのポリシリコン層１４を形成した（図１
（ｃ））。次いでポリシリコン層１４を鏡面研磨し、第
１基板１１と第２基板１３をＳＣ１洗浄液で洗浄した
後、酸化膜１２にポリシリコン層１４が密着するように
第１基板１１に第２基板１３を重ね合わせて密着させた
（図１（ｄ））。第１基板１１を第２基板１３に密着さ
せたまま窒素雰囲気中で６００℃の温度で３０分間熱処
理を行った。その結果、第１基板１１がイオン注入領域
１１ａのところで割れて上部の厚肉部１１ｃと下部の薄
い半導体層１１ｂに分離した（図１（ｅ））。次に温度
を下げて厚肉部１１ｃを取除き（図１（ｆ））、表面に
ポリシリコン層１４、酸化膜１２及び半導体層１１ｂが
順次積層された第２基板１３を窒素雰囲気中において１
１００℃で２時間熱処理した（図１（ｇ））。最後に半
導体層１１ｂの分離面を研磨して平滑化して実施例１の
ＳＯＩ基板を製造した（図１（ｈ））。 【０００９】＜実施例２＞図２（ａ）〜図２（ｂ）に示
すように、実施例１と同じ工程を繰返して、表面に厚さ
０．４μｍの酸化膜１２を有する第１シリコン基板１１
の内部にイオン注入領域１１ａを形成した。次いで上記
基板１１と同一表面積を有するシリコンウエーハからな
る第２半導体基板１３を用意し、この第２基板１３の表
面及び裏面の両方にＣＶＤ法により厚さ１μｍのポリシ
リコン層１４を形成した（図２（ｃ））。次いで第２基
板１３の表面のポリシリコン層１４を鏡面研磨し、第１
基板１１と第２基板１３をＳＣ１洗浄液で洗浄し、酸化
膜１２に第２基板１３の表面のポリシリコン層１４が密
着するように第１基板１１に第２基板１３を重ね合わせ
て密着させた（図２（ｄ））。第１基板１１を第２基板
１３に密着させたまま窒素雰囲気中で６００℃の温度で
３０分間熱処理を行った。その結果、第１基板１１がイ
オン注入領域１１ａのところで割れて上部の厚肉部１１
ｃと下部の薄い半導体層１１ｂに分離した（図２
（ｅ））。次に温度を下げて厚肉部１１ｃを取除き（図
２（ｆ））、表面にポリシリコン層１４、酸化膜１２及
び半導体層１１ｂが順次積層され、裏面にポリシリコン
層１４が形成された第２基板１３を窒素雰囲気中におい
て１１００℃で２時間熱処理した（図２（ｇ））。最後
に半導体層１１ｂの分離面を研磨して平滑化して実施例
２のＳＯＩ基板を製造した（図２（ｈ））。 【００１０】＜比較例１＞第２半導体基板１３の表面に
ポリシリコン層１４を形成しなかったことを除いては実
質的に実施例１の方法を繰返して比較例１のＳＯＩ基板
を製造した。 【００１１】＜比較評価＞実施例１、実施例２及び比較
例１のそれぞれのＳＯＩ基板において、１０００ｐｐｍ
の銅標準液を用いてスピンコート法によりその基板表面
を汚染し、窒素雰囲気中で９００℃、１時間の熱処理を
行った後、 ＳＯＩ層における銅濃度を原子吸光法によ
り調べた。その結果を図３に示す。 【００１２】図３から明らかなように実施例１及び２の
ＳＯＩ層中の銅濃度は比較例１に比べ低い。これは実施
例１及び２のＳＯＩ基板が大きなゲッタリング能力を有
するため、比較例１のＳＯＩ基板に比べＳＯＩ層１１ｂ
が重金属不純物で汚染され難いことを示している。 【００１３】 【発明の効果】以上述べたように、本発明によれば、ｐ
型の第１シリコン基板の表面に酸化膜を形成し、この第
１基板の表面から水素イオンを注入して第１基板内部に
イオン注入領域を形成し、支持基板となるｐ型の第２シ
リコン基板の片面又は両面にポリシリコン層を形成し、
上記酸化膜に上記ポリシリコン層が密着するように第１
基板に第２基板を重ね合わせて密着させ、第１基板を第
２基板に密着させたまま熱処理して第１基板を前記イオ
ン注入領域で第２基板から分離して第２基板の表面にシ
リコン層を形成し、第２基板を更に熱処理するようにし
たから、上記シリコン層がデバイスプロセス中に重金属
不純物により汚染されても、上記ポリシリコン層がゲッ
タリング層として作用して上記シリコン層中の重金属不
純物を捕捉し、その結果、熱処理が進行しても上記シリ
コン層が重金属不純物で汚染されず、ＳＯＩ基板の品質
劣化を防止できる。特に、第２基板の両面にポリシリコ
ン層を形成した場合には、上記ゲッタリング能力が更に
強化され、また第２基板の反りを防止できる効果があ
る。
【図面の簡単な説明】
【図１】本発明の実施形態の第１のＳＯＩ基板の製造方
法を工程順に示す図。 【図２】本発明の実施形態の第２のＳＯＩ基板の製造方
法を工程順に示す図。 【図３】実施例１、実施例２及び比較例１のＳＯＩ層中
の銅濃度を比較して示す図。 【符号の説明】 １１ 第１半導体基板 １１ａ イオン注入領域 １１ｂ 半導体層 １１ｃ 厚肉部１１ｃ １２ 酸化膜 １３ 第２半導体基板 １４ ポリシリコン層
法を工程順に示す図。 【図２】本発明の実施形態の第２のＳＯＩ基板の製造方
法を工程順に示す図。 【図３】実施例１、実施例２及び比較例１のＳＯＩ層中
の銅濃度を比較して示す図。 【符号の説明】 １１ 第１半導体基板 １１ａ イオン注入領域 １１ｂ 半導体層 １１ｃ 厚肉部１１ｃ １２ 酸化膜 １３ 第２半導体基板 １４ ポリシリコン層
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平９−237884（ＪＰ，Ａ)
特開 平９−162090（ＪＰ，Ａ)
特開 平５−211128（ＪＰ，Ａ)
特開 平２−260428（ＪＰ，Ａ)
特開 平７−29911（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/265
H01L 27/12
H01L 21/322
H01L 21/02
Claims (1)
- (57)【特許請求の範囲】 【請求項１】 ｐ型の第１シリコン基板(11)の表面に熱
酸化により酸化膜(12)を形成する工程と、 前記第１シリコン基板(11)の表面から水素イオンを注入
して前記第１シリコン基板(11)内部にイオン注入領域(1
1a)を形成する工程と、 支持基板となるｐ型の第２シリコン基板(13)の片面又は
両面にＣＶＤ法によりポリシリコン層(14)を形成する工
程と、 前記ポリシリコン層(14)を鏡面研磨する工程と、 前記酸化膜(12)に前記ポリシリコン層(14)が密着するよ
うに前記第１シリコン基板(11)に前記第２シリコン基板
(13)を重ね合わせて密着させる工程と、 前記第１シリコン基板(11)を第２シリコン基板(13)に密
着させたまま所定の温度で熱処理して前記第１シリコン
基板(11)を前記イオン注入した領域(11a)で前記第２シ
リコン基板(13)から分離して前記第２シリコン基板(13)
の表面にシリコン層(11b)を形成する工程と、 表面にシリコン層(11b)を有する前記第２シリコン基板
(13)を更に熱処理する工程とを含むＳＯＩ基板の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35875897A JP3484961B2 (ja) | 1997-12-26 | 1997-12-26 | Ｓｏｉ基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35875897A JP3484961B2 (ja) | 1997-12-26 | 1997-12-26 | Ｓｏｉ基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11191557A JPH11191557A (ja) | 1999-07-13 |
| JP3484961B2 true JP3484961B2 (ja) | 2004-01-06 |
Family
ID=18460967
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35875897A Expired - Fee Related JP3484961B2 (ja) | 1997-12-26 | 1997-12-26 | Ｓｏｉ基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3484961B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009054115A1 (ja) | 2007-10-22 | 2009-04-30 | Denso Corporation | ＳＯＩ（Silicon on insulator）構造の半導体装置およびその製造方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100549258B1 (ko) * | 2000-06-02 | 2006-02-03 | 주식회사 실트론 | 에스오아이 웨이퍼 제조 방법 |
| JP4730581B2 (ja) * | 2004-06-17 | 2011-07-20 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法 |
| JP5183958B2 (ja) * | 2006-04-24 | 2013-04-17 | 信越半導体株式会社 | Ｓｏｉウエーハの製造方法 |
| JP5096780B2 (ja) * | 2006-04-27 | 2012-12-12 | 信越半導体株式会社 | Ｓｏｉウエーハの製造方法 |
| FR2999801B1 (fr) * | 2012-12-14 | 2014-12-26 | Soitec Silicon On Insulator | Procede de fabrication d'une structure |
-
1997
- 1997-12-26 JP JP35875897A patent/JP3484961B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009054115A1 (ja) | 2007-10-22 | 2009-04-30 | Denso Corporation | ＳＯＩ（Silicon on insulator）構造の半導体装置およびその製造方法 |
| US8410573B2 (en) | 2007-10-22 | 2013-04-02 | Denso Corporation | SOI (silicon on insulator) structure semiconductor device and method of manufacturing the same |
| EP2800138A1 (en) | 2007-10-22 | 2014-11-05 | Denso Corporation | SOI (silicon on insulator) structure semiconductor device and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11191557A (ja) | 1999-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3395661B2 (ja) | Ｓｏｉウエーハの製造方法 | |
| JP5706391B2 (ja) | Ｓｏｉウエーハの製造方法 | |
| JPH05251292A (ja) | 半導体装置の製造方法 | |
| JP3412470B2 (ja) | Ｓｏｉ基板の製造方法 | |
| KR101340002B1 (ko) | Ｓｏｉ웨이퍼의 제조방법 | |
| JP3456521B2 (ja) | Ｓｏｉ基板の製造方法 | |
| US7141457B2 (en) | Method to form Si-containing SOI and underlying substrate with different orientations | |
| JP2002184960A (ja) | Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ | |
| JP3522482B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP2007318102A (ja) | Ｓｏｉウエーハの製造方法 | |
| JP3582566B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP3864495B2 (ja) | 半導体基板の製造方法 | |
| JP3484961B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP3412449B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP3452123B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP5292810B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JPH11297703A (ja) | 半導体装置の製造方法 | |
| JP2006165061A (ja) | Ｓｏｉウェーハの製造方法 | |
| JP3921823B2 (ja) | Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ | |
| JPH11191617A (ja) | Ｓｏｉ基板の製造方法 | |
| CN116613058A (zh) | 一种复合基底、复合薄膜及其制备方法 | |
| JP3452122B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JPH09326396A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH0472631A (ja) | 半導体基板およびその製造方法 | |
| JP5096780B2 (ja) | Ｓｏｉウエーハの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081024 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081024 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091024 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091024 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101024 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111024 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111024 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121024 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121024 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131024 Year of fee payment: 10 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |