JPH11191557A - Soi基板の製造方法 - Google Patents
Soi基板の製造方法Info
- Publication number
- JPH11191557A JPH11191557A JP35875897A JP35875897A JPH11191557A JP H11191557 A JPH11191557 A JP H11191557A JP 35875897 A JP35875897 A JP 35875897A JP 35875897 A JP35875897 A JP 35875897A JP H11191557 A JPH11191557 A JP H11191557A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- silicon substrate
- silicon
- layer
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 169
- 238000004519 manufacturing process Methods 0.000 title abstract description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 65
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 65
- 239000010703 silicon Substances 0.000 claims abstract description 65
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 43
- 229920005591 polysilicon Polymers 0.000 claims abstract description 43
- 238000010438 heat treatment Methods 0.000 claims abstract description 14
- 238000005468 ion implantation Methods 0.000 claims abstract description 14
- -1 hydrogen ions Chemical class 0.000 claims abstract description 10
- 239000001257 hydrogen Substances 0.000 claims abstract description 9
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 9
- 238000005498 polishing Methods 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 abstract description 46
- 229910001385 heavy metal Inorganic materials 0.000 abstract description 12
- 239000012535 impurity Substances 0.000 abstract description 12
- 238000005247 gettering Methods 0.000 abstract description 9
- 238000011109 contamination Methods 0.000 abstract description 2
- 239000012212 insulator Substances 0.000 abstract description 2
- 238000002513 implantation Methods 0.000 abstract 1
- 239000010408 film Substances 0.000 description 37
- 238000000034 method Methods 0.000 description 19
- 238000000926 separation method Methods 0.000 description 8
- 230000000052 comparative effect Effects 0.000 description 7
- 239000012299 nitrogen atmosphere Substances 0.000 description 7
- 239000010409 thin film Substances 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000005406 washing Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000010835 comparative analysis Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000012086 standard solution Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
- H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
Abstract
ね合わされているSOI基板において、大きなゲッタリ
ング能力を有し半導体層を重金属不純物で汚染させな
い。 【解決手段】 表面に酸化膜12を有するp型の第1シ
リコン基板11の表面から水素イオンを注入して第1シ
リコン基板内部にイオン注入領域11aを形成する。支
持基板となるp型の第2シリコン基板13の片面又は両
面にポリシリコン層14を形成する。ポリシリコン層1
4を鏡面研磨した後、酸化膜12にポリシリコン層14
が密着するように第1シリコン基板に第2シリコン基板
を重ね合わせて密着させ、熱処理して第1シリコン基板
をイオン注入領域11aで第2シリコン基板から分離し
て第2シリコン基板の表面にシリコン層11bを形成す
る。この第2シリコン基板を更に熱処理する。
Description
術を用いて作製される絶縁膜上に半導体層を設けたSO
I(Silicon On Insulator)基板の製造方法に関するも
のである。
路(ULSI)基板として注目されてきている。このS
OI基板の製造方法には、シリコン基板同士を絶縁膜
を介して貼り合わせる方法、絶縁性基板又は絶縁性薄
膜を表面に有する基板の上にシリコン薄膜を堆積させる
方法、シリコン基板の内部に高濃度の酸素イオンを注
入した後、高温でアニール処理してこのシリコン基板表
面から所定の深さの領域に埋込みシリコン酸化層を形成
し、その表面側のSi層を活性領域とするSIMOX法
などがある。また最近、半導体基板に水素イオン等の注
入を行った後に、この半導体基板をイオン注入面を重ね
合せ面として支持基板に重ね合せ、この積層体を500
℃を越える温度に昇温して上記半導体基板を上記水素イ
オン等を注入した領域で支持基板から分離し、支持基板
の表面に半導体の薄膜を有する薄い半導体材料フィルム
の製造方法が提案されている(特開平5−21112
8)。この方法では、イオンを半導体基板の内部に表面
から均一に注入できれば、均一な厚さの薄い半導体層を
有する半導体基板が得られる。また支持基板の表面に予
め酸化膜を設けておけば、この方法により支持基板とこ
の基板上に形成されて埋込み酸化膜として作用する酸化
膜とこの酸化膜上に形成された半導体層とを有するSO
I基板を製造することができる。
に形成された上記半導体層がデバイスプロセス中に重金
属不純物により汚染された場合には、埋込み酸化膜がゲ
ッタリング能力を有するゲッタリング層となって重金属
不純物を捕捉した後で、熱処理の進行に伴って結晶化し
た酸化層が一旦捕捉した重金属不純物を上記半導体層中
に放出し再分布を生じ易く、これに起因して半導体層の
汚染による品質劣化が生じる問題がある。本発明の目的
は、水素イオン注入技術を用いて作製される半導体層が
酸化膜を介して半導体基板上に重ね合わされているSO
I基板において、大きなゲッタリング能力を有し半導体
層を重金属不純物で汚染させないSOI基板の製造方法
を提供することにある。
図1又は図2に示すように、p型の第1シリコン基板1
1の表面に酸化膜12を形成する工程と、第1シリコン
基板11の表面から水素イオンを注入して第1シリコン
基板11内部にイオン注入領域11aを形成する工程
と、支持基板となるp型の第2シリコン基板13の片面
(図1)又は両面(図2)にポリシリコン層14を形成
する工程と、このポリシリコン層14を鏡面研磨する工
程と、酸化膜12にポリシリコン層14が密着するよう
に第1シリコン基板11に第2シリコン基板13を重ね
合わせて密着させる工程と、第1シリコン基板11を第
2シリコン基板13に密着させたまま所定の温度で熱処
理して第1シリコン基板11を前記イオン注入した領域
11aで第2シリコン基板13から分離して第2シリコ
ン基板13の表面にシリコン層11bを形成する工程
と、表面にシリコン層11bを有する第2シリコン基板
13を更に熱処理する工程とを含むSOI基板の製造方
法である。
これに密着してポリシリコン層14が形成されているた
め、シリコン層11bがデバイスプロセス中に重金属不
純物により汚染されても、ポリシリコン層14がゲッタ
リング層として作用する。即ちシリコン層11b中の重
金属不純物が酸化膜12を通過してポリシリコン層14
に捕捉され、熱処理が進行してもシリコン層11bは重
金属不純物で汚染されない。図2に示すように、第2基
板13の両面にポリシリコン層14を形成した場合に
は、図1に基づくゲッタリング能力が更に強化され、ま
た第2基板13の反りを防止できる。
基づいて説明する。図1に示すように、本発明の第1形
態のSOI基板を製造するには、先ずシリコンウェーハ
からなる第1半導体基板11の表面に熱酸化により絶縁
層である酸化膜12を形成する(図1(a))。この酸
化膜12は0.1〜1μm、好ましくは0.1〜0.4
μmの厚さになるように形成される。次いで、酸化膜1
2を有する第1基板11の表面から水素イオンを4〜1
0×1016/cm2のドーズ量及び40〜600keV
の加速エネルギーでイオン注入する。その結果、第1基
板11内部にイオン注入領域11aが形成される(図1
(b))。次いで上記基板11と同一表面積を有するシ
リコンウエーハからなる第2半導体基板13を用意し、
この第2基板13の表面にCVD法によりポリシリコン
層14を形成する(図1(c))。このポリシリコン層
14は0.5〜2.0μm、好ましくは0.5〜1.0
μmの厚さになるように形成される。次いでポリシリコ
ン層14を鏡面研磨した後、このポリシリコン層14を
有する第2基板13と酸化膜12を有する第1基板11
をSC1洗浄液(Standard Cleanig
1)で洗浄し、酸化膜12にポリシリコン層14が密着
するように第1基板11に第2基板13を重ね合わせて
密着させる(図1(d))。第1基板11を第2基板1
3に密着させたまま窒素雰囲気中で500〜800℃の
範囲に昇温し、5〜30分保持して薄膜分離熱処理を行
う。これにより第1基板11が水素イオンの注入ピーク
位置に相当するイオン注入領域11aのところで割れて
上部の厚肉部11cと下部の薄い半導体層11bに分離
する(図1(e))。次に温度を下げて厚肉部11cを
取除き(図1(f))、表面にポリシリコン層14、酸
化膜12及び半導体層11bが順次積層された第2基板
13を酸素又は窒素雰囲気中において900〜1200
℃で30〜120分間熱処理して半導体層11bと第2
基板13とをポリシリコン層14及び酸化膜12を介し
て強固に貼り合わせる(図1(g))。更に半導体層1
1bの分離面及び厚肉部11cの分離面をそれぞれ研磨
(タッチポリッシング)して平滑化する(図1(h)及
び図1(i))。これにより第2基板13はSOI基板
となり、厚肉部11cは新たな半導体基板として再びS
OI基板の製造に利用できる。
OI基板を製造するには、図1に基づく第1形態の場合
と同じ工程を繰返して、先ずシリコンウェーハからなる
第1半導体基板11の表面に酸化膜12を形成する(図
2(a))。次いで、第1形態の場合と同様に酸化膜1
2を有する第1基板11の表面から水素イオン注入し
て、第1基板11内部にイオン注入領域11aを形成す
る(図2(b))。次いで、上記基板11と同一表面積
を有するシリコンウエーハからなる第2半導体基板13
を用意し、この第2基板13の表面及び裏面の両方にC
VD法によりポリシリコン層14を形成する(図2
(c))。このポリシリコン層14は0.5〜2.0μ
m、好ましくは0.5〜1.0μmの厚さになるように
形成される。次いで第1形態の場合と同様にして第2基
板13の表面のポリシリコン層14を鏡面研磨した後、
第1基板11と第2基板13をSC1洗浄液で洗浄し、
酸化膜12に第2基板13の表面のポリシリコン層14
が密着するように第1基板11に第2基板13を重ね合
わせて密着させる(図2(d))。次いで第1基板11
を第2基板13に密着させたまま第1形態と同様の薄膜
分離熱処理を行う。これにより第1半基板11がイオン
注入領域11aのところで割れて上部の厚肉部11cと
下部の薄い半導体層11bに分離する(図2(e))。
次に温度を下げて厚肉部11cを取除き(図2
(f))、表面にポリシリコン層14、酸化膜12及び
半導体層11bが順次積層され、裏面にポリシリコン層
14が形成された第2基板13を第1形態の場合と同様
に熱処理して半導体層11bと第2基板13とをポリシ
リコン層14及び酸化膜12を介して強固に貼り合わせ
る(図2(g))。最後に半導体層11bの分離面及び
厚肉部11cの分離面をそれぞれ研磨して平滑化する
(図2(h)及び図2(i))。これにより表面にポリ
シリコン層14、酸化膜12及び半導体層11bが順次
積層され、裏面にポリシリコン層14が形成された第2
基板12からなるSOI基板を得る(図2(h))。
明の実施例を比較例とともに説明する。 <実施例1>図1(a)に示すように、第1シリコン基
板11の表面に熱酸化により厚さ0.4μmの酸化膜1
2を形成した。次いで第1シリコン基板11に70ke
Vの電圧を印加して水素イオンを7×1016/cm2の
ドーズ量でイオン注入して第1基板11内部にイオン注
入領域11aを形成した。次いで上記基板11と同一表
面積を有するシリコンウエーハからなる第2半導体基板
13を用意し、この第2基板13の表面にCVD法によ
り厚さ1μmのポリシリコン層14を形成した(図1
(c))。次いでポリシリコン層14を鏡面研磨し、第
1基板11と第2基板13をSC1洗浄液で洗浄した
後、酸化膜12にポリシリコン層14が密着するように
第1基板11に第2基板13を重ね合わせて密着させた
(図1(d))。第1基板11を第2基板13に密着さ
せたまま窒素雰囲気中で600℃の温度で30分間熱処
理を行った。その結果、第1基板11がイオン注入領域
11aのところで割れて上部の厚肉部11cと下部の薄
い半導体層11bに分離した(図1(e))。次に温度
を下げて厚肉部11cを取除き(図1(f))、表面に
ポリシリコン層14、酸化膜12及び半導体層11bが
順次積層された第2基板13を窒素雰囲気中において1
100℃で2時間熱処理した(図1(g))。最後に半
導体層11bの分離面を研磨して平滑化して実施例1の
SOI基板を製造した(図1(h))。
すように、実施例1と同じ工程を繰返して、表面に厚さ
0.4μmの酸化膜12を有する第1シリコン基板11
の内部にイオン注入領域11aを形成した。次いで上記
基板11と同一表面積を有するシリコンウエーハからな
る第2半導体基板13を用意し、この第2基板13の表
面及び裏面の両方にCVD法により厚さ1μmのポリシ
リコン層14を形成した(図2(c))。次いで第2基
板13の表面のポリシリコン層14を鏡面研磨し、第1
基板11と第2基板13をSC1洗浄液で洗浄し、酸化
膜12に第2基板13の表面のポリシリコン層14が密
着するように第1基板11に第2基板13を重ね合わせ
て密着させた(図2(d))。第1基板11を第2基板
13に密着させたまま窒素雰囲気中で600℃の温度で
30分間熱処理を行った。その結果、第1基板11がイ
オン注入領域11aのところで割れて上部の厚肉部11
cと下部の薄い半導体層11bに分離した(図2
(e))。次に温度を下げて厚肉部11cを取除き(図
2(f))、表面にポリシリコン層14、酸化膜12及
び半導体層11bが順次積層され、裏面にポリシリコン
層14が形成された第2基板13を窒素雰囲気中におい
て1100℃で2時間熱処理した(図2(g))。最後
に半導体層11bの分離面を研磨して平滑化して実施例
2のSOI基板を製造した(図2(h))。
ポリシリコン層14を形成しなかったことを除いては実
質的に実施例1の方法を繰返して比較例1のSOI基板
を製造した。
例1のそれぞれのSOI基板において、1000ppm
の銅標準液を用いてスピンコート法によりその基板表面
を汚染し、窒素雰囲気中で900℃、1時間の熱処理を
行った後、 SOI層における銅濃度を原子吸光法によ
り調べた。その結果を図3に示す。
SOI層中の銅濃度は比較例1に比べ低い。これは実施
例1及び2のSOI基板が大きなゲッタリング能力を有
するため、比較例1のSOI基板に比べSOI層11b
が重金属不純物で汚染され難いことを示している。
型の第1シリコン基板の表面に酸化膜を形成し、この第
1基板の表面から水素イオンを注入して第1基板内部に
イオン注入領域を形成し、支持基板となるp型の第2シ
リコン基板の片面又は両面にポリシリコン層を形成し、
上記酸化膜に上記ポリシリコン層が密着するように第1
基板に第2基板を重ね合わせて密着させ、第1基板を第
2基板に密着させたまま熱処理して第1基板を前記イオ
ン注入領域で第2基板から分離して第2基板の表面にシ
リコン層を形成し、第2基板を更に熱処理するようにし
たから、上記シリコン層がデバイスプロセス中に重金属
不純物により汚染されても、上記ポリシリコン層がゲッ
タリング層として作用して上記シリコン層中の重金属不
純物を捕捉し、その結果、熱処理が進行しても上記シリ
コン層が重金属不純物で汚染されず、SOI基板の品質
劣化を防止できる。特に、第2基板の両面にポリシリコ
ン層を形成した場合には、上記ゲッタリング能力が更に
強化され、また第2基板の反りを防止できる効果があ
る。
法を工程順に示す図。
法を工程順に示す図。
の銅濃度を比較して示す図。
Claims (1)
- 【請求項1】 p型の第1シリコン基板(11)の表面に酸
化膜(12)を形成する工程と、 前記第1シリコン基板(11)の表面から水素イオンを注入
して前記第1シリコン基板(11)内部にイオン注入領域(1
1a)を形成する工程と、 支持基板となるp型の第2シリコン基板(13)の片面又は
両面にポリシリコン層(14)を形成する工程と、 前記ポリシリコン層(14)を鏡面研磨する工程と、 前記酸化膜(12)に前記ポリシリコン層(14)が密着するよ
うに前記第1シリコン基板(11)に前記第2シリコン基板
(13)を重ね合わせて密着させる工程と、 前記第1シリコン基板(11)を第2シリコン基板(13)に密
着させたまま所定の温度で熱処理して前記第1シリコン
基板(11)を前記イオン注入した領域(11a)で前記第2シ
リコン基板(13)から分離して前記第2シリコン基板(14)
の表面にシリコン層(11b)を形成する工程と、 表面にシリコン層(11b)を有する前記第2シリコン基板
(14)を更に熱処理する工程とを含むSOI基板の製造方
法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP35875897A JP3484961B2 (ja) | 1997-12-26 | 1997-12-26 | Soi基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP35875897A JP3484961B2 (ja) | 1997-12-26 | 1997-12-26 | Soi基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11191557A true JPH11191557A (ja) | 1999-07-13 |
JP3484961B2 JP3484961B2 (ja) | 2004-01-06 |
Family
ID=18460967
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP35875897A Expired - Fee Related JP3484961B2 (ja) | 1997-12-26 | 1997-12-26 | Soi基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3484961B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005124865A1 (ja) * | 2004-06-17 | 2005-12-29 | Shin-Etsu Handotai Co., Ltd. | 貼り合わせウェーハの製造方法 |
KR100549258B1 (ko) * | 2000-06-02 | 2006-02-03 | 주식회사 실트론 | 에스오아이 웨이퍼 제조 방법 |
JP2007318102A (ja) * | 2006-04-24 | 2007-12-06 | Shin Etsu Handotai Co Ltd | Soiウエーハの製造方法 |
JP2007318097A (ja) * | 2006-04-27 | 2007-12-06 | Shin Etsu Handotai Co Ltd | Soiウエーハの製造方法 |
JP2016506619A (ja) * | 2012-12-14 | 2016-03-03 | ソイテックSoitec | 構造を作製するための方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5499455B2 (ja) | 2007-10-22 | 2014-05-21 | 株式会社デンソー | SOI(Silicononinsulator)構造の半導体装置およびその製造方法 |
-
1997
- 1997-12-26 JP JP35875897A patent/JP3484961B2/ja not_active Expired - Fee Related
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100549258B1 (ko) * | 2000-06-02 | 2006-02-03 | 주식회사 실트론 | 에스오아이 웨이퍼 제조 방법 |
WO2005124865A1 (ja) * | 2004-06-17 | 2005-12-29 | Shin-Etsu Handotai Co., Ltd. | 貼り合わせウェーハの製造方法 |
JP2006005127A (ja) * | 2004-06-17 | 2006-01-05 | Shin Etsu Handotai Co Ltd | 貼り合わせウェーハの製造方法 |
JP2007318102A (ja) * | 2006-04-24 | 2007-12-06 | Shin Etsu Handotai Co Ltd | Soiウエーハの製造方法 |
JP2007318097A (ja) * | 2006-04-27 | 2007-12-06 | Shin Etsu Handotai Co Ltd | Soiウエーハの製造方法 |
JP2016506619A (ja) * | 2012-12-14 | 2016-03-03 | ソイテックSoitec | 構造を作製するための方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3484961B2 (ja) | 2004-01-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6251754B1 (en) | Semiconductor substrate manufacturing method | |
JP3395661B2 (ja) | Soiウエーハの製造方法 | |
US7067386B2 (en) | Creation of high mobility channels in thin-body SOI devices | |
JP4730877B2 (ja) | 応力を低減して層転位を介して緩和シリコン−ゲルマニウムを絶縁体上に作製する方法 | |
JPH1041242A (ja) | 特に電子構成品を含む半導体材料薄膜の製法 | |
JPH05251292A (ja) | 半導体装置の製造方法 | |
JP3412470B2 (ja) | Soi基板の製造方法 | |
JP3456521B2 (ja) | Soi基板の製造方法 | |
US7141457B2 (en) | Method to form Si-containing SOI and underlying substrate with different orientations | |
WO2007125771A1 (ja) | Soiウエーハの製造方法 | |
JP3582566B2 (ja) | Soi基板の製造方法 | |
JP3522482B2 (ja) | Soi基板の製造方法 | |
JPH11121310A (ja) | 半導体基板の製造方法 | |
JP3864495B2 (ja) | 半導体基板の製造方法 | |
JP3484961B2 (ja) | Soi基板の製造方法 | |
JP3452123B2 (ja) | Soi基板の製造方法 | |
JP3412449B2 (ja) | Soi基板の製造方法 | |
JP3707200B2 (ja) | 半導体基板の製造方法 | |
JP2006165061A (ja) | Soiウェーハの製造方法 | |
JPH11297703A (ja) | 半導体装置の製造方法 | |
JPH11191617A (ja) | Soi基板の製造方法 | |
JP3921823B2 (ja) | Soiウェーハの製造方法およびsoiウェーハ | |
WO2007072624A1 (ja) | Soi基板の製造方法およびsoi基板 | |
JP3452122B2 (ja) | Soi基板の製造方法 | |
JP3810168B2 (ja) | 半導体基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081024 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081024 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091024 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091024 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101024 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111024 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111024 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121024 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121024 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131024 Year of fee payment: 10 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |