JP3707200B2

JP3707200B2 - 半導体基板の製造方法

Info

Publication number: JP3707200B2
Application number: JP11922897A
Authority: JP
Inventors: 大島　　久純; 正樹松井; 庄一山内; 邦広小野田
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 1997-05-09
Filing date: 1997-05-09
Publication date: 2005-10-19
Anticipated expiration: 2017-05-09
Also published as: JPH10308355A

Description

【０００１】
【発明の属する技術分野】
本発明は、ベース基板上に絶縁膜を介して素子形成用の半導体層を設けてなる半導体基板の製造方法に関する。
【０００２】
【発明が解決しようとする課題】
基板上に絶縁膜を介して素子形成用の単結晶の半導体層を形成してなる半導体基板としては、例えば、半導体層としてシリコン単結晶を設ける構成のＳＯＩ（Silicon On Insulator）基板がある。これは、基板となるシリコン基板上に酸化膜が形成され、その上にシリコン単結晶膜が形成された構造を有するもので、このような半導体基板を用いることにより、基板との絶縁分離工程を別途に実施する必要がなくなり、分離性能が良く、高い集積度でシリコン単結晶膜に素子を形成して集積回路を作り込むことができるものである。
【０００３】
この場合、ＳＯＩ基板に設けているシリコン単結晶膜の製造方法としては、従来より種々の方法があるが、その中で以下の３段階の工程を経て製造するようにした半導体薄膜製造技術が特開平５−２１１１２８に開示されている。以下に、その製造方法について図４を用いて説明する。
【０００４】
まず、第１段階として、半導体基板１中へ水素ガスもしくは希ガスをイオン化して所定の注入エネルギで加速して注入することにより（図４（ａ）参照）、半導体基板１の表面から所定深さに注入イオンが分布するようにしてイオン注入領域２を形成する。次に、第２段階として、この半導体基板１のイオン注入をした側の面１ａに、少なくとも１つの剛性材料から形成されたベース基板３を貼り合わせ法などにより結合させる（同図（ｂ）参照）。この場合のベース基板３は半導体製の基板を用いることが可能で最終的にＳＯＩ基板を形成させるという点では、酸化膜のような絶縁膜４を成膜させた状態としておくことが望ましい。
【０００５】
次に、第３段階として、半導体基板１およびベース基板４を結合させた状態で熱処理を施すことにより、イオン注入領域２に形成されるマイクロボイド（微小気泡）部分Ｐを境界として半導体基板１と薄膜部分が分離するように剥離し、ベース基板３上に絶縁膜４を介してシリコン単結晶膜５が接着された構造のＳＯＩ基板６が形成される（同図（ｃ）参照）。
【０００６】
実際には、この剥離された面には数ｎｍ程度の凹凸が存在するため、この剥離面Ｐに研磨処理およびエッチング処理などを施してシリコン単結晶膜５を平坦に仕上げると共に所定膜厚（例えば０．１μｍ）に調整してＳＯＩ基板６として形成されるものである（同図（ｄ）参照）。
【０００７】
ところで、上述の製造方法では、イオン注入工程において半導体基板１の表面にダメージが発生したり、ノックオン現象による酸素や重金属の混入が発生するので、このイオン注入工程を経てイオン注入層２の部分で剥離してその上部に形成されている部分をシリコン単結晶膜５として利用する場合に、素子形成用の単結晶膜としての結晶品質が劣化するという不具合がある。
【０００８】
本発明は、上記事情に鑑みてなされたもので、その目的は、イオン注入による剥離用欠陥層を形成して剥離することにより半導体基板を製造する場合においても、素子形成用の半導体層としてイオン注入によるダメージを受けない良好な結晶品質の半導体層を得ることができる半導体基板の製造方法を提供することにある。
【０００９】
【課題を解決するための手段】
請求項１の発明によれば、イオン注入工程（Ｐ１）を実施して半導体層用基板（１４）にイオン注入層（１５）を形成すると、イオン注入層（１５）よりも表面側に位置する部分は注入イオンが通過するときに受けたダメージやノックオン現象により酸素や重金属が混入しているが、続く半導体層形成工程（Ｐ２）にてそのダメージを受けた層の上に単結晶の半導体層（１３）を積層形成するので、ダメージがなくしかも酸素や重金属の混入していない品質の良好な半導体層（１３）を設けることができる。また、このとき、半導体層（１３）の形成に際しては、注入したイオンが脱離する温度よりも低い温度で行なうので、イオン注入層（１５）に悪影響を与えることがない。
【００１０】
そして、このように単結晶の半導体層（１３）を形成した状態で、貼り合わせ工程（Ｐ３）にて、この面に支持基板（１２）を貼り合わせると共に、剥離工程（Ｐ４）にてイオン注入層（１５）部分を剥離用欠陥層として剥離する。これにより、素子形成用の半導体層としてダメージを受けない状態で単結晶の半導体層（１３）を設けた半導体基板（１１）を得ることができる。
【００１１】
請求項２の発明によれば、剥離面研磨工程（Ｐ５）で、研磨処理によりダメージを受けた層を除去するので、半導体基板（１１）として素子形成用の半導体層（１３）を品質の良いものとすることができる。また、請求項３の発明によれば、剥離層研磨工程（Ｐ５）にて、単結晶の半導体層（１３）を露出するように研磨するので、半導体基板（１１）として素子形成用の半導体層（１３）を品質の良いものとすることができる。
【００１２】
請求項４の発明ないし請求項６の発明によれば、半導体層形成工程（Ｐ２）で、エピタキシャル成長法により成膜したエピタキシャル層を前記半導体層（１３）として設けるので、結晶性の良好な半導体基板（１１）を得ることができる。また、請求項５の発明ではエピタキシャル層をＭＢＥ法で形成し、請求項６の発明ではエピタキシャル層をＣＶＤ法で形成するので、そのときの成膜温度を注入イオンの脱離温度よりも低く設定することができ、良質な単結晶の半導体層（１３）を形成することができる。
【００１３】
請求項７の発明によれば、支持基板（１２）として、シリコン基板（１２）に酸化膜（１２ａ）を形成したものを用いるので、半導体層（１３）としてシリコンを用いる場合には熱膨張係数が同じで熱的特性が良く、しかも素子形成上での取り扱いについても通常のシリコンウエハを用いる場合と同様にすることができる。また、支持基板（１２）としては、半導体層（１３）を酸化膜（１２ａ）を介して支持する剛性を有することで十分機能を果すことができるので、高い結晶性を有する高価なものを用いる必要がない。
【００１４】
請求項８の発明によれば、半導体層用基板（１４）は、前記剥離工程（Ｐ４）にて剥離されて前記半導体基板（１１）として使用されない側の部分について、前記剥離面を研磨処理により仕上げて新たな半導体層用基板（１４）として利用するので、半導体層用基板（１４）は、剥離されたごく薄い層の分だけ厚さが薄くなるが、強度的に耐える厚さ寸法まで何度も繰り返し利用することができるので、総じてコストを低減することができるようになる。
【００１５】
【発明の実施の形態】
以下、本発明の一実施形態について図面を参照しながら説明する。
図２（ｂ）は本発明でいうところの半導体基板であるＳＯＩ基板１１を模式的断面で示すもので、その構造は、支持基板としてのベースシリコン基板１２上に素子形成用の半導体層としての単結晶シリコン膜１３が設けられたもので、この場合におけるベースシリコン基板１２には絶縁膜としてのシリコン酸化膜１２ａが形成されており、これによって、ＳＯＩ（Silicon On Insulator）構造として形成されたものである。また、単結晶シリコン膜１３は、後述するように、下地となる単結晶シリコン層にエピタキシャル成長法により形成されたエピタキシャル層からなるもので、ダメージを受けていない品質の良い単結晶シリコン層として形成されている。
【００１６】
このような構造のＳＯＩ基板１１は、この後、素子形成工程を経て単結晶シリコン膜１３に各種素子が形成され、全体としてベースシリコン基板１２とは絶縁された状態で回路を形成することができ、電気的特性に優れたものを得ることができる。また、このようにＳＯＩ構造となっていることから、素子形成工程に先だって、素子形成領域を設けるための絶縁分離拡散などの時間を要する加工工程が不要となる。
【００１７】
次に、上記構成のＳＯＩ基板１１を製造する方法について説明する。
図３はＳＯＩ基板１１を製造する場合の全体の工程の流れを概略的に示しており、まず、イオン注入工程Ｐ１にて半導体層用基板である単結晶シリコン基板１４の一方の面に水素イオンＨ^＋（プロトン）を所定の加速エネルギーで注入し、表面からごく浅い深さ（例えば、０．１μｍ以下）にイオン注入層１５を形成する。なお、使用する単結晶シリコン基板１４は、次工程Ｐ２で形成する単結晶シリコン膜１３の品質を考慮して、所定レベルの結晶性が確保されているものを用いる。
【００１８】
図１（ａ）は半導体層用基板である単結晶シリコン基板１４の断面を模式的に示すもので、この単結晶シリコン基板１４の表面にイオン注入を行なった状態を示している。上述の場合、単結晶シリコン基板１４の表面には、あらかじめ酸化膜（１２ａ）を形成した状態でイオン注入を行なって、イオン注入による汚染を防止するようにすることがより好ましい。
【００１９】
次に、半導体層形成工程Ｐ２にて、このシリコン基板１４の表面に単結晶シリコン膜１３を形成する。この場合、膜の形成方法としては、例えばＭＢＥ（Molecular Beam Epitaxy；分子線エピタキシャル）法により形成する（図１（ｂ）参照）。このときの成膜温度は５００℃以下で例えば４００℃程度であり、これは、イオン注入工程Ｐ１において注入した水素イオンが脱離する温度つまり脱離温度よりも低く設定されている。
【００２０】
換言すれば、低温成膜が可能なＭＢＥ法を用いることにより、注入した水素イオンを脱離させることなく単結晶シリコン膜を半導体層１３として形成することができるのである。また、単結晶シリコン膜１３となるエピタキシャル層形成に先だって、基板表面処理としてウエットエッチング処理によりイオン注入時の汚染を防ぐためのシリコン酸化膜（図示せず）を除去する。
【００２１】
なお、上述のＭＢＥ法に代えて、ＣＶＤ法によりエピタキシャル層である単結晶シリコン膜１３を形成することもできる。この場合には、ＣＶＤ装置としては、単結晶シリコン基板１４のエピタキシャル層を形成する面を内部にローディングした状態でクリーニングする機能を持ったものを用い、原料ガスとしては、例えばジシランやジクロルシランなどを用いる。
【００２２】
上述の工程Ｐ３においては、イオン注入によりダメージを受けた単結晶シリコン基板１４の表層部分（ダメージ層）１４ａを結晶格子のソースとしてエピタキシャル成長を行なうが、このとき表層部分１４ａに受けているダメージとしては、格子の点欠陥が主となるもので、これは直接にはエピタキシャル層の結晶性を低下させるものではない。つまり、エピタキシャル成長する場合に、単結晶シリコン膜１３の結晶の品質を左右する転位（ディスロケーション）などは、単結晶シリコン基板１４のもともとの品質に起因しているので、その品質をある程度の水準以上のものを用いることで、エピタキシャル成長により得られる単結晶シリコン膜１３も良質のものとすることができる。
【００２３】
続いて、貼り合わせ工程Ｐ３にて、単結晶シリコン基板１４の単結晶シリコン膜１３側の面とベースシリコン基板１２とを前処理により洗浄を行なった状態で貼り合わせを行ない、例えば５００℃程度の温度で熱処理を行なう（図１（ｃ）参照）。このとき、貼り合わせを行なうベースシリコン基板１２は、貼り合わせる面側にあらかじめ絶縁膜としてのシリコン酸化膜１２ａを形成しておく。
【００２４】
また、貼り合わせに際しては、例えば、硫酸（Ｈ_２ＳＯ_４）と過酸化水素水（Ｈ_２Ｏ_２）の混合液（Ｈ_２ＳＯ_４：Ｈ_２Ｏ_２＝４：１）による洗浄及び純水洗浄を順次施した後、スピン乾燥で基板表面に吸着する水分量を制御して、単結晶シリコン基板１４とベースシリコン基板１２との貼り合わせ面を密着させる。これにより、２枚のシリコン基板１４，１２はそれぞれの表面に形成されたシラノール基、及び表面に吸着した水分子の水素結合によって接着される。
【００２５】
続いて、剥離工程Ｐ４にて高温で熱処理を行なうことによりイオン注入層１４を剥離用欠陥層として剥離を行なう。このときの熱処理は、貼り合わせた基板１４，１２の接合強度を高めると共に、剥離を行なうためのもので、好ましくは、１１００℃以上で、より好ましくは１１５０℃程度で６０分程度行なう。これにより、ベースシリコン基板１２との接合とイオン注入領域１５に形成された剥離用欠陥層領域での剥離が生じる（図２（ａ）参照）。
【００２６】
なお、上述のように熱処理を２段階に分ける場合に加えて、工程を簡略化する目的で、貼り合わせ工程Ｐ３および剥離工程Ｐ４の熱処理を一度の熱処理で行なうこともできる。この場合には、熱処理温度は、例えば１１００℃以上が好ましく、より好ましくは１１５０℃程度で６０分程度行うことで、両基板１４，１２の接合および剥離用欠陥層領域での剥離を行なうことができる。
【００２７】
剥離面Ｐは、イオン注入工程Ｐ１において形成されたイオン注入層１５に対して、形成された剥離用欠陥層が非常に薄い範囲となることから面粗度数ｎｍ以下の状態で剥離するため、その後の剥離面研磨工程Ｐ５により容易に平坦な表面が形成可能である。この剥離面研磨工程Ｐ５では、剥離面Ｐを平坦化および平滑化することに加えて、単結晶シリコン膜１３が露出するまで研磨して単結晶シリコン基板１４の表層部１４ａを完全に除去する目的がある。
【００２８】
これは、前述のように、単結晶シリコン基板１４の表層部１４ａにイオン注入工程Ｐ１において発生したダメージを除去する目的であり、この表層部分１４ａは単結晶シリコン膜１３をエピタキシャル法により形成するための種としての機能を果しているもので、素子形成用の単結晶半導体層としては不適であることから除去するのである。この結果、シリコンベース基板１２上にシリコン酸化膜１２ａを介した状態でエピタキシャル法により形成した品質の優れた単結晶シリコン膜１３を所定厚さに形成したＳＯＩ基板１１が得られる。
【００２９】
さて、上述したイオン注入領域１５により剥離を行なう技術においては、単結晶シリコン基板１４中に注入された水素イオンは、結晶格子に欠陥を生じさせたりあるいは結晶格子を歪ませた状態で分布する。このとき、イオン注入の目標深さに対して注入された水素イオンの分布は、実際には広がっている。しかし、注入された水素イオンの量が一定量（しきい値）を超えている状態では、剥離直前の状態では熱処理を経ることによって、欠陥層領域が数１０ｎｍから数ｎｍ程度の厚さ寸法の非常に狭い領域に凝縮されるようになる。
【００３０】
さらに、本実施形態において形成するＳＯＩ基板１１を得るときに、単結晶シリコン基板１４は、単結晶シリコン膜１３の品質を確保するために、通常半導体装置を形成する場合のものと同様に不純物濃度が一定値に管理されると共に結晶性が確保された製品ウェハを用いることが望ましいのに対して、貼り合わせるベースシリコン基板１２は、酸化膜１２ａを介して単結晶シリコン膜１３を保持する基板としての機能を果すことで十分であるから、不純物濃度を特に管理していないダミーウェハを用いることで低コスト化を図ることができる。
【００３１】
これにより、単結晶シリコン基板１４は、１回のＳＯＩ基板１１を製造するために減少する厚さ寸法は、単結晶シリコン膜１３を形成する種となるために必要な厚さ寸法と剥離用欠陥層として用いられる厚さ寸法との和の厚さ寸法で済むので、実質的にごく薄い層が消費されるだけである。したがって、剥離後に残った部分の剥離面Ｐ側の表面を研磨等の平坦化処理を行うことで再び他のＳＯＩ基板１１を製造するためのものとして繰り返し何度も使用することができるようになり（リサイクル）、資源の有効活用ができると共に、総じてコストの低減を図ることができるものである。
【００３２】
このような本実施形態によれば、単結晶シリコン基板１４にイオン注入工程Ｐ１を実施した後に、その表層部分１４ａを利用してエピタキシャル法により単結晶シリコン膜１３としてのエピタキシャル層を形成し、剥離後にその表層部分１４ａを研磨により除去するので、イオン注入により発生するダメージや汚染を受けた層としての表層部分１４ａを使用することなく、品質の優れた単結晶シリコン膜１３を有する構成のＳＯＩ基板１１を得ることができるようになる。また、単結晶シリコン膜１３を形成する方法として、ＭＢＥ法を用いることにより、注入した水素イオンが脱離する脱離温度以下で品質の優れたものを得ることができるようになる。
【００３３】
また、本実施形態によれば、ＳＯＩ基板１１の単結晶シリコン膜１３を形成するための単結晶シリコン基板１４の１回に使用する厚さ寸法もごく薄くなるので、単結晶シリコン基板１４を何度も繰り返し使用することができるようになり、また、ＳＯＩ基板１１のベース基板１２としては高品質のものが必要ないので、総じてコストの低減を図ることができるようになる。
【００３４】
本発明は、上記実施形態にのみ限定されるものではなく、次のように変形また拡張できる。
ここでは水素イオンを用いているが、希ガスをイオン化したものを注入しても良いし、他の元素をイオン化して注入しても良い。また、この場合に、注入元素の脱離温度が高くなると、エピタキシャル層１３を形成する際に、熱処理温度を高くすることができるようになるが、あまり高温に設定すると、注入により生じたダメージ層領域からの汚染の悪影響を受けやすくなるので、エピタキシャル層１３の品質を考慮すると、自ずと適切な温度範囲が決まってくる。
【００３５】
半導体層用基板としては、シリコン以外の材料として、４族元素を主体とした単結晶であれば、例えば、Ｇｅ（ゲルマニウム），ＳｉＣ（炭化シリコン），ＳｉＧｅ（シリコンゲルマニウム）あるいはダイヤモンドなどの基板を用いることができる。この場合において、ＳｉＣ基板などを用いる場合には、基板自体が非常に高価なものであるので、剥離後に研磨して再生しすることにより、資源の有効活用およびコストダウンの効果が大きくなる。
【００３６】
支持基板としては、シリコンベース基板１２に限らず、他の半導体基板あるいはセラミック基板でも良いし、支持基板自体が絶縁性を有するものであっても良く、この場合には、支持基板そのものが絶縁性を有することから、本実施形態のように酸化膜１２ａなどを絶縁膜として別途に形成する必要はない。
【図面の簡単な説明】
【図１】本発明の一実施形態を示すＳＯＩ基板の各製造工程における模式的な縦断側面図（その１）
【図２】ＳＯＩ基板の各製造工程における模式的な縦断側面図（その２）
【図３】工程概略図
【図４】従来例を示すＳＯＩ基板の各製造工程における模式的な縦断側面図
【符号の説明】
１１はＳＯＩ基板（半導体基板）、１２はシリコンベース基板（支持基板）、１２ａは酸化膜（絶縁膜）、１３は単結晶シリコン膜（半導体層）、１４は単結晶シリコン基板（半導体層用基板）、１４ａは表層部分（ダメージ層）、１５はイオン注入層である。

Claims

素子形成用の半導体層（１３）を絶縁膜が表面に形成された支持基板（１２）もしくは絶縁性を有する支持基板上に設けてなる半導体基板（１１）の製造方法において、
前記半導体層（１３）を形成するための半導体層用基板（１４）の表面から所定深さにイオン注入を行なってイオン注入層（１５）を形成するイオン注入工程（Ｐ１）と、
前記イオン注入層が形成された前記半導体層用基板（１４）の表面に単結晶の半導体層（１３）を前記イオン注入工程にて注入されたイオンが脱離する温度よりも低い温度で成膜する半導体層形成工程（Ｐ２）と、
前記支持基板（１２）に対して前記単結晶の半導体層（１３）が成膜された前記半導体層用基板（１４）の単結晶の半導体層（１３）側を貼り合わせる貼り合わせ工程（Ｐ３）と、
前記貼り合わせ工程で貼り合わせた前記半導体層用基板（１４）および前記支持基板（１２）に熱処理を行なって前記イオン注入層（１５）により形成される剥離用欠陥層部分で前記半導体層用基板（１４）を剥離する剥離工程（Ｐ４）と、
この剥離工程（Ｐ４）による剥離面を研磨する剥離面研磨工程（Ｐ５）とを設けたことを特徴とする半導体基板の製造方法。
請求項１に記載の半導体基板の製造方法において、
前記剥離面研磨工程（Ｐ５）では、前記イオン注入工程（Ｐ１）において前記半導体層用基板（１４）の表面に形成されているダメージ領域（１４ａ）を除去するように研磨することを特徴とする半導体基板の製造方法。
請求項１または２に記載の半導体基板の製造方法において、
前記剥離面研磨工程（Ｐ５）では、前記半導体層形成工程（Ｐ２）で形成した単結晶の半導体膜（１３）が露出するまで研磨することを特徴とする半導体基板の製造方法。
請求項１ないし３のいずれかに記載の半導体基板の製造方法において、
前記半導体層形成工程（Ｐ２）では、エピタキシャル成長法により成膜したエピタキシャル層を前記単結晶半導体膜（１３）として設けることを特徴とする半導体基板の製造方法。
請求項４に記載の半導体基板の製造方法において、
前記半導体層形成工程（Ｐ２）では、前記エピタキシャル層の成膜を、ＭＢＥ（Molecular Beam Epitaxy）法を用いて行ない、このとき成膜温度は前記イオン注入工程（Ｐ１）にて注入したイオンが脱離する温度よりも低温で行なうことを特徴とする半導体基板の製造方法。
請求項４に記載の半導体基板の製造方法において、
前記半導体層形成工程（Ｐ２）では、前記エピタキシャル層の成膜を、ＣＶＤ（Chemical Vapour Deposition）法を用いて行ない、このとき成膜温度は前記イオン注入工程（Ｐ１）にて注入したイオンが脱離する温度よりも低温で行なうことを特徴とする半導体基板の製造方法。
請求項１ないし６のいずれかに記載の半導体基板の製造方法において、
前記支持基板（１２）は、シリコン基板に酸化膜を形成したものを用いることを特徴とする半導体基板の製造方法。
請求項１ないし７のいずれかに記載の半導体基板の製造方法において、
前記半導体層用基板（１４）は、前記剥離工程（Ｐ４）にて剥離されて前記半導体基板（１１）として使用されない側の部分について、前記剥離面を研磨処理により仕上げて新たな半導体層用基板（１４）として利用することを特徴とする半導体基板の製造方法。