JP2005109448A - 層転位によりガラス上に緩和したシリコンゲルマニウムを作製する方法 - Google Patents
層転位によりガラス上に緩和したシリコンゲルマニウムを作製する方法 Download PDFInfo
- Publication number
- JP2005109448A JP2005109448A JP2004247797A JP2004247797A JP2005109448A JP 2005109448 A JP2005109448 A JP 2005109448A JP 2004247797 A JP2004247797 A JP 2004247797A JP 2004247797 A JP2004247797 A JP 2004247797A JP 2005109448 A JP2005109448 A JP 2005109448A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- layer
- silicon germanium
- substrate
- germanium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/933—Germanium or silicon or Ge-Si on III-V
Abstract
【課題】 従来の製造技術から少なくとも1つのステップを排除すること。
【解決手段】 絶縁体上にシリコンゲルマニウム層を形成する方法は、シリコン基板を準備するステップと、シリコン/シリコンゲルマニウム部分を形成するステップと、シリコンゲルマニウム層に水素イオンを注入するステップと、絶縁体基板を準備するステップと、シリコンゲルマニウム層が絶縁体基板と接触して結合されたエンティティを形成するようにシリコン/シリコンゲルマニウム部分を絶縁体基板に結合するステップと、結合されたエンティティをキュアリングするステップと、結合されたエンティティを熱アニーリングし、結合されたエンティティをシリコン/シリコンゲルマニウム部分と絶縁体上に形成したシリコンゲルマニウム部分とに分割し、かつ、シリコンゲルマニウム層を緩和するステップとを包含する。
【選択図】 図1
【解決手段】 絶縁体上にシリコンゲルマニウム層を形成する方法は、シリコン基板を準備するステップと、シリコン/シリコンゲルマニウム部分を形成するステップと、シリコンゲルマニウム層に水素イオンを注入するステップと、絶縁体基板を準備するステップと、シリコンゲルマニウム層が絶縁体基板と接触して結合されたエンティティを形成するようにシリコン/シリコンゲルマニウム部分を絶縁体基板に結合するステップと、結合されたエンティティをキュアリングするステップと、結合されたエンティティを熱アニーリングし、結合されたエンティティをシリコン/シリコンゲルマニウム部分と絶縁体上に形成したシリコンゲルマニウム部分とに分割し、かつ、シリコンゲルマニウム層を緩和するステップとを包含する。
【選択図】 図1
Description
本発明は、高速CMOS集積回路に関し、より詳細には、ガラス絶縁体上に緩和したSiGe層を形成する効果的な製造方法に関する。
歪みシリコンCMOSでは、緩和したSiGe上の歪みシリコン層における二軸引っ張り歪みにより、キャリア伝達特性が向上する。絶縁体上に形成したSiGe(SGOI)基板上の歪みシリコンMOSFETは、歪みシリコンの高移動度と100nm以下のデバイスのSOI構造の利点との組み合わせを有することが実証されている。非特許文献1を参照されたい。
絶縁体上に形成したSiGe基板を製造する方法は、MITグループおよびIBMによって報告されている。絶縁体上に形成したSiGe基板の転位は、水素注入およびアニーリングによるスマートカット技術によって達成された。非特許文献2、非特許文献3、非特許文献4、非特許文献5、および非特許文献6を参照されたい。
従来技術では、傾斜のついたSiGeバッファ層およびゲルマニウム濃度が一定の緩和したSiGe層を含むシリコン基板上に、厚いSiGe層が堆積される。CMP等による表面の平坦化の後に、ウェハ分割を促進するために、SiGe層に水素が注入される。その後、Si/SiGeウェハは、酸化されたシリコン基板に結合される。酸化物上に形成したSiGeは、熱アニーリングによってカプレットの残りから分離され、ここで、水素注入により誘発された微小な割れ目に沿って、分割される。
さらに、絶縁体基板上にSiGeのない歪みシリコンを形成する技術は、非特許文献7に報告されている。この技術は、エピタキシャルシリコンの薄膜がウェハ結合の前にSiGe層上に堆積されることを除き、前述された技術と同じである。結合およびウェハ分割の後、SiGe層は、酸化およびHFエッチングによって除去され、これにより、酸化物表面上に非常に薄く、かつ、均一な歪みシリコンが形成され得る。
ビスカス層上への転位の後の歪みSiGeの緩和が報告されている。非特許文献8および非特許文献9を参照されたい。
K.Rimら、「Strained Si for sub−100nm MOSFETs」、Proceedings of the 3rd International Conference on SiGe Epitaxy and Heterostructures、Sante Fe、New Mexico、March 9−12、2002年、p125 M.Bruelら、「Smart−Cut: A New Silicon On Insulator Material Technology Based on Hydrogen Implantation and Wafer Bonding」、Jpn.J.Appl.Phys.、1997年、Vol.36、1636 Z.−Y. Chengら、「SiGe−on insulator(SGOI):Substrate Preparation and MOSFET Fabrication for Electron Mobility Evaluation」、2001 IEEE International SOI Conference Prodeedings、p13 Z.Chengら、「Relaxed Silicon−Germanium on Insulator Substrate by Layer Transfer、Journal of Electronics Materials、2001年、Vol.30、No.12、L37 G.Taraschiら、「Relaxed SiGe on Insulator Fabricated via Wafer Bonding and Layer Transfer: Etch−back and Smart−Cut Alternatives」、Electrochemical Society Proceedings、Vol.2001年3月、p27 L.−J. Huangら、Carrier Mobility Enhancement in Strained Si−on−Insulator Fabricated by Wafer Bonding」、2001 Symposium on VLSI Technology Digest of Technical Papers、p57 T.A.Langdoら、「Preparation of Novel SiGe−Free Strained Si on Insulator Substrates」、2002 IEEE International SOI Conference Proceedings、2001年10月、p211 P.D.Moranら、「Kinetics of Strain Relaxation in Semiconductor Films Grown on Borosilicate Glass−Bonded Substrates」、Journal of Electronics Materials、2001年、Vol.30、No.7、802 R.Huangら、「Relaxation of a Strained Elastic Film on a Viscous Layer」、Mat.Res.Soc.Symp.Proc.、2002年、Vol.695
K.Rimら、「Strained Si for sub−100nm MOSFETs」、Proceedings of the 3rd International Conference on SiGe Epitaxy and Heterostructures、Sante Fe、New Mexico、March 9−12、2002年、p125 M.Bruelら、「Smart−Cut: A New Silicon On Insulator Material Technology Based on Hydrogen Implantation and Wafer Bonding」、Jpn.J.Appl.Phys.、1997年、Vol.36、1636 Z.−Y. Chengら、「SiGe−on insulator(SGOI):Substrate Preparation and MOSFET Fabrication for Electron Mobility Evaluation」、2001 IEEE International SOI Conference Prodeedings、p13 Z.Chengら、「Relaxed Silicon−Germanium on Insulator Substrate by Layer Transfer、Journal of Electronics Materials、2001年、Vol.30、No.12、L37 G.Taraschiら、「Relaxed SiGe on Insulator Fabricated via Wafer Bonding and Layer Transfer: Etch−back and Smart−Cut Alternatives」、Electrochemical Society Proceedings、Vol.2001年3月、p27 L.−J. Huangら、Carrier Mobility Enhancement in Strained Si−on−Insulator Fabricated by Wafer Bonding」、2001 Symposium on VLSI Technology Digest of Technical Papers、p57 T.A.Langdoら、「Preparation of Novel SiGe−Free Strained Si on Insulator Substrates」、2002 IEEE International SOI Conference Proceedings、2001年10月、p211 P.D.Moranら、「Kinetics of Strain Relaxation in Semiconductor Films Grown on Borosilicate Glass−Bonded Substrates」、Journal of Electronics Materials、2001年、Vol.30、No.7、802 R.Huangら、「Relaxation of a Strained Elastic Film on a Viscous Layer」、Mat.Res.Soc.Symp.Proc.、2002年、Vol.695
本発明の1つの目的は、ガラス基板上に直接転位されたSiGeの緩和を提供することである。
本発明の別の目的は、絶縁体上に形成した緩和されたSiGe層を製造する方法を提供することである。
本発明のさらなる目的は、歪みSiGe層の転位の後、または、薄いエピタキシャルシリコン層で覆われた歪みSiGe層の転位の後に、緩和したSiGe層を提供することである。
本発明のさらなる別の目的は、後のアニーリングステップを必要とすることなく、膜転位ステップ時に緩和ステップを実施することである。
本発明の別の目的は、より簡便で、より安価なプロセスを提供することであり、結果として生じる膜が、従来技術により作製される膜よりも欠陥の少ない膜とすることである。
(本発明の要旨)
絶縁体上にシリコンゲルマニウムを形成する方法は、シリコン基板を準備するステップと、シリコン基板上にシリコンゲルマニウムの層を堆積して、シリコン/シリコンゲルマニウム部分を形成するステップと、シリコンゲルマニウム層に水素イオンを注入するステップと、絶縁体基板を準備するステップと、シリコンゲルマニウム層が絶縁体基板と接触する状態で、シリコン/シリコンゲルマニウム部分を絶縁体基板に結合し、結合されたエンティティを形成するステップと、結合されたエンティティをキュアリングするステップと、結合されたエンティティを熱アニーリングして、結合されたエンティティをシリコン/シリコンゲルマニウム部分と絶縁体上に形成されたシリコンゲルマニウム部分とに分割して、シリコンゲルマニウム層を緩和するステップとを包含する。
絶縁体上にシリコンゲルマニウムを形成する方法は、シリコン基板を準備するステップと、シリコン基板上にシリコンゲルマニウムの層を堆積して、シリコン/シリコンゲルマニウム部分を形成するステップと、シリコンゲルマニウム層に水素イオンを注入するステップと、絶縁体基板を準備するステップと、シリコンゲルマニウム層が絶縁体基板と接触する状態で、シリコン/シリコンゲルマニウム部分を絶縁体基板に結合し、結合されたエンティティを形成するステップと、結合されたエンティティをキュアリングするステップと、結合されたエンティティを熱アニーリングして、結合されたエンティティをシリコン/シリコンゲルマニウム部分と絶縁体上に形成されたシリコンゲルマニウム部分とに分割して、シリコンゲルマニウム層を緩和するステップとを包含する。
本発明のこの要旨および目的は、本発明の性質を迅速に理解するために提供される。本発明のより詳細な理解は、添付の図面とともに本発明の好ましい実施形態の以下の詳細な説明を参照することによって得られる。
本発明の絶縁体上にシリコンゲルマニウム層を形成する方法は、シリコン基板を準備するステップと、該シリコン基板上にシリコンゲルマニウムの層を堆積して、シリコン/シリコンゲルマニウム部分を形成するステップと、該シリコンゲルマニウム層に水素イオンを注入するステップと、絶縁体基板を準備するステップと、該シリコンゲルマニウム層が該絶縁体基板と接触して結合されたエンティティを形成するように、該シリコン/シリコンゲルマニウム部分を該絶縁体基板に結合するステップと、該結合されたエンティティをキュアリングするステップと、該結合されたエンティティを熱アニーリングして、該結合されたエンティティをシリコン/シリコンゲルマニウム部分と絶縁体上に形成したシリコンゲルマニウム部分とに分割し、かつ、該シリコンゲルマニウム層を緩和するステップとを包含し、それにより上記目的が達成される。
前記結合するステップの前に、前記水素の注入されたシリコンゲルマニウム層上にエピタキシャルシリコン層を堆積するステップと、前記熱アニーリングするステップの後に、前記絶縁体上に形成したシリコンゲルマニウム部分から該シリコンゲルマニウム層を除去して、絶縁体の上の緩和したシリコン部分を形成するステップとをさらに包含してもよい。
前記絶縁体基板を準備するステップは、ガラス基板を準備するステップを包含してもよい。
前記シリコン基板上にシリコンゲルマニウムの層を堆積するステップは、約10%から60%の間のゲルマニウム濃度で、二軸圧縮歪みの形式で、約20nmから100nmの間の厚さまでシリコンゲルマニウムの層を堆積するステップを包含し、該ゲルマニウム濃度は、均一な分布および傾斜のついた分布からなる分布の群から選択される層の分布で分布してもよい。
前記シリコンゲルマニウム層に水素イオンを注入するステップは、約1・1016cm−2から5・1017cm−2の間のイオン量で、約1keVから300keVの間のエネルギーで、H+イオンおよびH2 +イオンからなる水素イオンの群から選択される水素イオンを注入するステップを包含してもよい。
アルゴン、ヘリウム、およびボロンからなるイオンの群から選択されるイオンを注入するステップをさらに包含してもよい。
前記シリコンゲルマニウム層が絶縁体基板と接触して結合されたエンティティを形成するように、シリコン/シリコンゲルマニウム部分を絶縁体基板に結合するステップは、直接のウェハ結合によって結合するステップを包含してもよい。
前記結合されたエンティティをキュアリングするステップは、約150℃から250℃の間の温度で、約1時間から14時間、前記結合されたエンティティをキュアリングするステップを包含してもよい。
前記結合されたエンティティを熱アニーリングするステップは、約350℃から700℃の間の温度で、約30分から4時間の間、前記結合されたエンティティをアニーリングするステップを包含してもよい。
本発明のガラス基板上にシリコンゲルマニウム層を形成する方法は、シリコン基板を準備するステップと、該シリコン基板上にシリコンゲルマニウムの層を堆積して、シリコン/シリコンゲルマニウム部分を形成するステップと、該シリコンゲルマニウム層に水素イオンを注入するステップと、ガラス基板を準備するステップと、該シリコンゲルマニウム層が該ガラス基板と接触して結合されたエンティティを形成するように、直接のウェハ結合によって、該シリコン/シリコンゲルマニウム部分を該ガラス基板に結合するステップと、約150℃から250℃の間の温度で、約1時間から14時間、該結合されたエンティティをキュアリングするステップと、約350℃から700℃の間の温度で、約30分から4時間の間、該結合されたエンティティを熱アニーリングして、該結合されたエンティティをシリコン/シリコンゲルマニウム部分とガラス上に形成したシリコンゲルマニウム部分とに分割し、かつ、該シリコンゲルマニウム層を緩和するステップとを包含し、それにより上記目的が達成される。
前記結合するステップの前に、前記水素の注入されたシリコンゲルマニウム層上にエピタキシャルシリコン層を堆積するステップと、前記熱アニーリングするステップの後に、前記ガラス上に形成したシリコンゲルマニウム部分から該シリコンゲルマニウム層を除去して、ガラス上の緩和したシリコン部分を形成するステップとをさらに包含してもよい。
前記シリコン基板上にシリコンゲルマニウムの層を堆積するステップは、約10%から60%の間のゲルマニウム濃度で、二軸圧縮歪みの形式で、約20nmから100nmの間の厚さまでシリコンゲルマニウムの層を堆積するステップを包含し、該ゲルマニウム濃度は、均一な分布および傾斜のついた分布からなる分布の群から選択される層の分布で分布してもよい。
前記シリコンゲルマニウム層に水素イオンを注入するステップは、約1・1016cm−2から5・1017cm−2の間のイオン量で、約1keVから300keVの間のエネルギーで、H+イオンおよびH2 +イオンからなる水素イオンの群から選択される水素イオンを注入するステップを包含してもよい。
アルゴン、ヘリウム、およびボロンからなるイオンの群から選択されるイオンを注入するステップをさらに包含してもよい。
本発明により、膜転位ステップ時に緩和が生じ、ウェハ転位後の後のアニーリングが必要ではなく、従来の製造技術から少なくとも1つのステップを排除することができる。本発明のプロセスは、より簡便で、より安価であり、結果として、従来技術によって作製される膜よりも欠陥が少ない膜を提供することができる。
(本発明の詳細な説明)
本発明の方法は、ガラス基板などの絶縁体上に形成する緩和したSiGe層を製造する技術を開示する。転位される膜は、歪みSiGe層か、または、エピタキシャルシリコンで覆われた歪みSiGe層である。膜転位ステップ時に緩和が生じ、ウェハ転位後の後のアニーリングが必要ではなく、従来の製造技術から少なくとも1つのステップを排除する。このプロセスは、より簡便で、より安価であり、結果として生じる膜は、従来技術によって作製される膜よりも欠陥が少ない。結果として生じる絶縁体上に形成するSiGe層は、ガラス上に形成される様々な高速デバイスの製造に利用される。SiGe/Si部分は、SiGe膜の除去の後、ガラスデバイス上に形成した歪みシリコンを製造するために用いられ得る。
本発明の方法は、ガラス基板などの絶縁体上に形成する緩和したSiGe層を製造する技術を開示する。転位される膜は、歪みSiGe層か、または、エピタキシャルシリコンで覆われた歪みSiGe層である。膜転位ステップ時に緩和が生じ、ウェハ転位後の後のアニーリングが必要ではなく、従来の製造技術から少なくとも1つのステップを排除する。このプロセスは、より簡便で、より安価であり、結果として生じる膜は、従来技術によって作製される膜よりも欠陥が少ない。結果として生じる絶縁体上に形成するSiGe層は、ガラス上に形成される様々な高速デバイスの製造に利用される。SiGe/Si部分は、SiGe膜の除去の後、ガラスデバイス上に形成した歪みシリコンを製造するために用いられ得る。
Corning 1737 AMLCDガラス基板などのガラス上に歪みSiGe層を直接付加することによって、SiGe層の適切な緩和が、分割アニールステップにおいて生じる。歪みシリコン層は、傾斜のついたSiGe層であってもよいし、一定量のゲルマニウムを含有するSiGeのどちらかであり得る。
本発明の方法は、一般的に、図1の10で、ブロック図の形式で示され、以下の5つのステップを包含する。
1.シリコン基板を準備し、その上にSiGe層を堆積するステップ(ブロック12)
2.水素イオンを注入するステップ(ブロック14)
3.ガラス基板を準備するステップ(ブロック16)
4.ガラス基板を表面処理し、ガラス基板SiGe層を結合するステップ(ステップ18)
5.約350℃から700℃の間の温度で、約30分から4時間、結合された構造を熱アニーリングし、ウェハ分割を促進するステップ(ブロック20)
本発明の方法のある変形では、SiGe堆積のような適切なプロセスの後に、エピタキシャルシリコン層がSiGe上に堆積され得、CMPまたは酸化およびエッチングによってSiGe層の厚さを低減し、この表面を滑らかにする。
1.シリコン基板を準備し、その上にSiGe層を堆積するステップ(ブロック12)
2.水素イオンを注入するステップ(ブロック14)
3.ガラス基板を準備するステップ(ブロック16)
4.ガラス基板を表面処理し、ガラス基板SiGe層を結合するステップ(ステップ18)
5.約350℃から700℃の間の温度で、約30分から4時間、結合された構造を熱アニーリングし、ウェハ分割を促進するステップ(ブロック20)
本発明の方法のある変形では、SiGe堆積のような適切なプロセスの後に、エピタキシャルシリコン層がSiGe上に堆積され得、CMPまたは酸化およびエッチングによってSiGe層の厚さを低減し、この表面を滑らかにする。
図2は、シリコン基板22を準備し、シリコンウェハ22上にエピタキシャルSiGe層24を堆積するステップを示す。ゲルマニウム濃度は、約10%から60%の間の範囲にあり、SiGe層全体を通して傾斜をつけられてもよいし、均一な濃度であってもよい。SiGe層24は、約20nmから1000nmの間の厚さを有する。SiGe層24は、二軸圧縮歪みの下にあり、このとき、緩和されない。
図3は、水素イオン注入ステップを示し、ここで、H+またはH2 +イオンがSiGe層24に注入される。そのドーズ量は、約1x1016から5x1017の間の範囲にあり、エネルギーは、約1keVから300keVの間の範囲にある。注入ステップにおいて、アルゴン、ヘリウム、および/またはボロンのような他のガスもまた、利用されるか、または、追加され得る。水素は、領域25によって示されるSiGe層に注入される一方で、領域25の下に位置する残りのSiGe層24、および、層25の上に位置する層28は、比較的水素濃度が低い。このように、上述されたこの構造は、本明細書においてSi/SiGe部分と呼ばれる部分を含み、全体は、参照番号30によって識別される。
図4は、ガラス基板32を準備するステップを示す。このガラス基板は、希釈SC−1(H2O:H2O2:NH4OH=5:1:1)溶液により洗浄するように処理され、その後、ウェハのすすぎ洗いおよび乾燥が行われる。
図5は、ガラス基板32にSi/SiGe部分30を結合し、直接のウェハ結合によって結合されたエンティティ(もしくはカプレット)34を形成するステップを示す。直接のウェハ結合では、両方の部分の表面が、改変された(modified)SC−1洗浄溶液で洗浄され、蒸留水ですすぎ洗いされる。90℃より低い温度での乾燥後、両方の表面は、親水性になる。もう一方の部分と面する乾燥した親水性部分がさらされた部分は、周囲の温度で一定にされる。この結合は、ウェハを一緒にして加圧し閉じ込められた空気を圧迫することによって、接触ウェハの小さな領域で開始する。この結合領域は、数秒で接触表面全体を介して瞬時に広がる。ここで、結合されたエンティティは、約150℃から250℃の間の温度で、約1時間から14時間の間、キュアリングされる。
図6は、約350℃から700℃の間の温度で、約30分から4時間の間、熱アニーリングすることによって、結合されたエンティティ34を分割し、ガラス基板32およびSiGe層28からシリコンウェハ22およびSiGe層24部分を分離するステップを示す。本明細書中において、シリコンウェハ22およびSiGe層24部分は、シリコン基板部分と呼ばれる。ガラス基板32およびSiGe層28は、ガラス上に形成されたSiGe部分36を含む。この時点で、層24は、約100nmから500nmの間の厚さを有し、SiGe層28は、約10nmから500nmの間の厚さを有する。SiGe層は、熱アニールの結果、緩和される。カプレットは、高水素濃度のSiGe層25に形成された水素注入により誘発される微小な割れ目に沿って分割する。
歪みシリコンを形成する別の方法は、SiGe堆積の後、最初に、薄いエピタキシャルシリコン層を堆積することによる。結合および分割の後、シリコンおよびSiGe層の両方が、ガラス基板上に転位される。SiGe層は、適切な酸化およびエッチングステップによって除去され、ガラス上に薄い歪みシリコン層のみを残す。これは、絶縁体上に形成した歪みシリコン、すなわち高速デバイスの製造のために利用され得る。
図7は、シリコンウェハ40上にエピタキシャルに堆積したSiGe層42を示す。ゲルマニウム濃度は、約10%から60%の間の範囲にあり、傾斜をつけられてもよいし、一定であってもよい。エピタキシャルSiGe層の厚さは、約20nmから1000nmの間である。SiGeは、二軸圧縮歪みの下にあり、このとき、緩和されない。薄いエピタキシャルシリコン層44は、SiGe表面上に堆積される。本発明の方法による第1に説明された実施形態と同様に、ガラス基板46が準備される。
図8は、熱アニーリングの後の分割ウェハを示す。
図9は、SiGe層の除去後のガラス部分を示す。
(Corning 1737ガラスにおけるSiGeの結合の実験結果)
以下は、傾斜のついたSiGe層をガラスに取り付けた結果である。約80%の緩和が達成される。H2 +が注入されたSiGe層を有する3つのウェハは、Corning 1737ガラス基板に首尾よく結合された。例えば、約1時間から14時間、約150℃から250dpの間の長いキュアリングの後、約30分から1時間の間、ウェハ分割を促進するために、ウェハはアニーリングされた。
以下は、傾斜のついたSiGe層をガラスに取り付けた結果である。約80%の緩和が達成される。H2 +が注入されたSiGe層を有する3つのウェハは、Corning 1737ガラス基板に首尾よく結合された。例えば、約1時間から14時間、約150℃から250dpの間の長いキュアリングの後、約30分から1時間の間、ウェハ分割を促進するために、ウェハはアニーリングされた。
図10は、50倍で、第1のSiGe/ガラスカプレットからのガラス上に形成したSiGe部分を示す。このカプレットは、15秒のランプアップ時間の後、約600℃で、約60分間、RTPで分割された。
図11は、50倍で、第1のSiGe/ガラスカプレットのシリコン基板部分を示す。
図12は、50倍で、第2のSiGe/ガラスカプレットからのガラス上に形成したSiGe膜部分を示す。このカプレットは、5秒のランプアップ時間の後、約650℃で、約60分間、RTPで分割された。
図13は、50倍で、第2のSiGe/ガラスカプレットのシリコン基板部分を示す。
図14は、2000倍で、第1のSiGe/ガラスカプレットからのガラス上に形成したSiGe膜部分を示す。このカプレットは、15秒のランプアップ時間の後、約600℃で、約60分間、RTPで分割された。
図15は、2000倍で、第1のSiGe/ガラスカプレットのシリコン基板部分を示す。
図16は、2000倍で、第3のSiGe/ガラスカプレットからのガラス上に形成したSiGe膜部分を示す。このカプレットは、5秒のランプアップ時間の後、約650℃で、約60分間、RTPで分割された。
図17は、2000倍で、第3のSiGe/ガラスカプレットのシリコン基板部分を示す。
全ての例において、表面は、熱アニール分割の後、滑らかになる。分割カプレットの両方の面の粗さおよび表面特性は、非常に類似している。600℃のウェハカプレット分割のSEM顕微鏡写真は、図18〜20に示される。断面図SEMは、SiGe/ガラス界面が、空洞および割れなく、極めて無傷であることを示す。さらに、この表面は、比較的平坦である。
図18は、第1のSiGe/ガラスカプレットからのガラス上に形成したSiGe膜の表面を示す。図19は、第1のSiGe/ガラスカプレットのシリコン部分を示す。図20は、第1のSiGe/ガラスカプレットからのガラス上に形成したSiGe膜のSEM断面図である。
SiGe層の緩和の程度は、XRDマッピングによって判定された。その結果を図21〜22に示す。図21は、第1のSiGe/ガラスカプレットからのガラス上に形成したSiGe膜を示し、XRDピークのFWHM=0.31°(表面に沿って)であり、SiGe(224)ピークは、x=0.259、R=59%を与える。図22は、第2のSiGe/ガラスカプレットからのガラス上に形成したSiGe膜を示し、XRDピークのFWHM=0.274°(表面に沿って)であり、SiGe(004)ピークは、x=0.26、R〜78%を与える。
本発明の重要な特徴は、結合された構造をシリコンおよびガラス部分に分割するために利用される熱アニーリングステップが、歪みSiGe層の緩和を促進することである。
以上により、層転位によりガラス上に緩和したシリコンゲルマニウムを作製する方法が開示された。本発明のさらなる改変および修正は、添付の特許請求の範囲で規定される本発明の範囲内で行われ得る。
以上のように、本発明の好ましい実施形態を用いて本発明を例示してきたが、本発明は、この実施形態に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許出願および文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。
(要約)
絶縁体上にシリコンゲルマニウムを形成する方法は、シリコン基板を準備するステップと、シリコン基板上にシリコンゲルマニウムの層を堆積して、シリコン/シリコンゲルマニウム部分を形成するステップと、シリコンゲルマニウム層に水素イオンを注入するステップと、絶縁体基板を準備するステップと、シリコンゲルマニウム層が絶縁体基板と接触する状態で、シリコン/シリコンゲルマニウム部分を絶縁体基板に結合し、結合されたエンティティを形成するステップと、結合されたエンティティをキュアリングするステップと、結合されたエンティティを熱アニーリングして、結合されたエンティティをシリコン/シリコンゲルマニウム部分と絶縁体上に形成されたシリコンゲルマニウム部分とに分割して、シリコンゲルマニウム層を緩和するステップとを包含する。
絶縁体上にシリコンゲルマニウムを形成する方法は、シリコン基板を準備するステップと、シリコン基板上にシリコンゲルマニウムの層を堆積して、シリコン/シリコンゲルマニウム部分を形成するステップと、シリコンゲルマニウム層に水素イオンを注入するステップと、絶縁体基板を準備するステップと、シリコンゲルマニウム層が絶縁体基板と接触する状態で、シリコン/シリコンゲルマニウム部分を絶縁体基板に結合し、結合されたエンティティを形成するステップと、結合されたエンティティをキュアリングするステップと、結合されたエンティティを熱アニーリングして、結合されたエンティティをシリコン/シリコンゲルマニウム部分と絶縁体上に形成されたシリコンゲルマニウム部分とに分割して、シリコンゲルマニウム層を緩和するステップとを包含する。
22 シリコン基板
24 エピタキシャルSiGe層
28 SiGe層
30 Si/SiGe部分
32 ガラス基板
34 結合されたエンティティ
40 シリコン基板
42 エピタキシャルSiGe層
44 エピタキシャルシリコン層
46 ガラス基板
24 エピタキシャルSiGe層
28 SiGe層
30 Si/SiGe部分
32 ガラス基板
34 結合されたエンティティ
40 シリコン基板
42 エピタキシャルSiGe層
44 エピタキシャルシリコン層
46 ガラス基板
Claims (14)
- 絶縁体上にシリコンゲルマニウム層を形成する方法であって、
シリコン基板を準備するステップと、
該シリコン基板上にシリコンゲルマニウムの層を堆積して、シリコン/シリコンゲルマニウム部分を形成するステップと、
該シリコンゲルマニウム層に水素イオンを注入するステップと、
絶縁体基板を準備するステップと、
該シリコンゲルマニウム層が該絶縁体基板と接触して結合されたエンティティを形成するように、該シリコン/シリコンゲルマニウム部分を該絶縁体基板に結合するステップと、
該結合されたエンティティをキュアリングするステップと、
該結合されたエンティティを熱アニーリングして、該結合されたエンティティをシリコン/シリコンゲルマニウム部分と絶縁体上に形成したシリコンゲルマニウム部分とに分割し、かつ、該シリコンゲルマニウム層を緩和するステップと
を包含する、方法。 - 前記結合するステップの前に、前記水素の注入されたシリコンゲルマニウム層上にエピタキシャルシリコン層を堆積するステップと、前記熱アニーリングするステップの後に、前記絶縁体上に形成したシリコンゲルマニウム部分から該シリコンゲルマニウム層を除去して、絶縁体の上の緩和したシリコン部分を形成するステップとをさらに包含する、請求項1に記載の方法。
- 前記絶縁体基板を準備するステップは、ガラス基板を準備するステップを包含する、請求項1に記載の方法。
- 前記シリコン基板上にシリコンゲルマニウムの層を堆積するステップは、約10%から60%の間のゲルマニウム濃度で、二軸圧縮歪みの形式で、約20nmから100nmの間の厚さまでシリコンゲルマニウムの層を堆積するステップを包含し、該ゲルマニウム濃度は、均一な分布および傾斜のついた分布からなる分布の群から選択される層の分布で分布する、請求項1に記載の方法。
- 前記シリコンゲルマニウム層に水素イオンを注入するステップは、約1・1016cm−2から5・1017cm−2の間のイオン量で、約1keVから300keVの間のエネルギーで、H+イオンおよびH2 +イオンからなる水素イオンの群から選択される水素イオンを注入するステップを包含する、請求項1に記載の方法。
- アルゴン、ヘリウム、およびボロンからなるイオンの群から選択されるイオンを注入するステップをさらに包含する、請求項5に記載の方法。
- 前記シリコンゲルマニウム層が絶縁体基板と接触して結合されたエンティティを形成するように、シリコン/シリコンゲルマニウム部分を絶縁体基板に結合するステップは、直接のウェハ結合によって結合するステップを包含する、請求項1に記載の方法。
- 前記結合されたエンティティをキュアリングするステップは、約150℃から250℃の間の温度で、約1時間から14時間、前記結合されたエンティティをキュアリングするステップを包含する、請求項1に記載の方法。
- 前記結合されたエンティティを熱アニーリングするステップは、約350℃から700℃の間の温度で、約30分から4時間の間、前記結合されたエンティティをアニーリングするステップを包含する、請求項1に記載の方法。
- ガラス基板上にシリコンゲルマニウム層を形成する方法であって、
シリコン基板を準備するステップと、
該シリコン基板上にシリコンゲルマニウムの層を堆積して、シリコン/シリコンゲルマニウム部分を形成するステップと、
該シリコンゲルマニウム層に水素イオンを注入するステップと、
ガラス基板を準備するステップと、
該シリコンゲルマニウム層が該ガラス基板と接触して結合されたエンティティを形成するように、直接のウェハ結合によって、該シリコン/シリコンゲルマニウム部分を該ガラス基板に結合するステップと、
約150℃から250℃の間の温度で、約1時間から14時間、該結合されたエンティティをキュアリングするステップと、
約350℃から700℃の間の温度で、約30分から4時間の間、該結合されたエンティティを熱アニーリングして、該結合されたエンティティをシリコン/シリコンゲルマニウム部分とガラス上に形成したシリコンゲルマニウム部分とに分割し、かつ、該シリコンゲルマニウム層を緩和するステップと
を包含する、方法。 - 前記結合するステップの前に、前記水素の注入されたシリコンゲルマニウム層上にエピタキシャルシリコン層を堆積するステップと、前記熱アニーリングするステップの後に、前記ガラス上に形成したシリコンゲルマニウム部分から該シリコンゲルマニウム層を除去して、ガラス上の緩和したシリコン部分を形成するステップとをさらに包含する、請求項10に記載の方法。
- 前記シリコン基板上にシリコンゲルマニウムの層を堆積するステップは、約10%から60%の間のゲルマニウム濃度で、二軸圧縮歪みの形式で、約20nmから100nmの間の厚さまでシリコンゲルマニウムの層を堆積するステップを包含し、該ゲルマニウム濃度は、均一な分布および傾斜のついた分布からなる分布の群から選択される層の分布で分布する、請求項10に記載の方法。
- 前記シリコンゲルマニウム層に水素イオンを注入するステップは、約1・1016cm−2から5・1017cm−2の間のイオン量で、約1keVから300keVの間のエネルギーで、H+イオンおよびH2 +イオンからなる水素イオンの群から選択される水素イオンを注入するステップを包含する、請求項10に記載の方法。
- アルゴン、ヘリウム、およびボロンからなるイオンの群から選択されるイオンを注入するステップをさらに包含する、請求項13に記載の方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/674,369 US6852652B1 (en) | 2003-09-29 | 2003-09-29 | Method of making relaxed silicon-germanium on glass via layer transfer |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005109448A true JP2005109448A (ja) | 2005-04-21 |
Family
ID=34104788
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004247797A Pending JP2005109448A (ja) | 2003-09-29 | 2004-08-27 | 層転位によりガラス上に緩和したシリコンゲルマニウムを作製する方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6852652B1 (ja) |
JP (1) | JP2005109448A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005109447A (ja) * | 2003-09-30 | 2005-04-21 | Sharp Corp | 応力を低減して層転位を介して緩和シリコン−ゲルマニウムを絶縁体上に作製する方法 |
JP2009528673A (ja) * | 2006-01-03 | 2009-08-06 | コーニング インコーポレイテッド | ガラスおよびガラスセラミック上ゲルマニウム構造 |
JP2012501078A (ja) * | 2008-08-29 | 2012-01-12 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | アクティブ層の厚み減少を伴う歪トランジスタを形成するための構造歪を与えられた基板 |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6717213B2 (en) * | 2001-06-29 | 2004-04-06 | Intel Corporation | Creation of high mobility channels in thin-body SOI devices |
FR2844634B1 (fr) * | 2002-09-18 | 2005-05-27 | Soitec Silicon On Insulator | Formation d'une couche utile relaxee a partir d'une plaquette sans couche tampon |
US6992025B2 (en) * | 2004-01-12 | 2006-01-31 | Sharp Laboratories Of America, Inc. | Strained silicon on insulator from film transfer and relaxation by hydrogen implantation |
US7265030B2 (en) * | 2004-07-20 | 2007-09-04 | Sharp Laboratories Of America, Inc. | Method of fabricating silicon on glass via layer transfer |
US7241670B2 (en) * | 2004-09-07 | 2007-07-10 | Sharp Laboratories Of America, Inc | Method to form relaxed SiGe layer with high Ge content using co-implantation of silicon with boron or helium and hydrogen |
JP2006080314A (ja) * | 2004-09-09 | 2006-03-23 | Canon Inc | 結合基板の製造方法 |
KR100601976B1 (ko) * | 2004-12-08 | 2006-07-18 | 삼성전자주식회사 | 스트레인 실리콘 온 인슐레이터 구조체 및 그 제조방법 |
US7176072B2 (en) * | 2005-01-28 | 2007-02-13 | Sharp Laboratories Of America, Inc | Strained silicon devices transfer to glass for display applications |
US7456080B2 (en) * | 2005-12-19 | 2008-11-25 | Corning Incorporated | Semiconductor on glass insulator made using improved ion implantation process |
US7456057B2 (en) * | 2005-12-31 | 2008-11-25 | Corning Incorporated | Germanium on glass and glass-ceramic structures |
FR2902233B1 (fr) * | 2006-06-09 | 2008-10-17 | Soitec Silicon On Insulator | Procede de limitation de diffusion en mode lacunaire dans une heterostructure |
EP2009694A3 (en) * | 2007-06-29 | 2017-06-21 | Semiconductor Energy Laboratory Co, Ltd. | Semiconductor device and manufacturing method thereof |
FR2936904B1 (fr) * | 2008-10-03 | 2011-01-14 | Soitec Silicon On Insulator | Procedes et structures pour alterer la contrainte dans des materiaux nitrure iii. |
US8367520B2 (en) * | 2008-09-22 | 2013-02-05 | Soitec | Methods and structures for altering strain in III-nitride materials |
US20110207306A1 (en) * | 2010-02-22 | 2011-08-25 | Sarko Cherekdjian | Semiconductor structure made using improved ion implantation process |
US8196546B1 (en) | 2010-11-19 | 2012-06-12 | Corning Incorporated | Semiconductor structure made using improved multiple ion implantation process |
US8008175B1 (en) | 2010-11-19 | 2011-08-30 | Coring Incorporated | Semiconductor structure made using improved simultaneous multiple ion implantation process |
US8558195B2 (en) | 2010-11-19 | 2013-10-15 | Corning Incorporated | Semiconductor structure made using improved pseudo-simultaneous multiple ion implantation process |
RU2539789C1 (ru) * | 2013-06-14 | 2015-01-27 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования Кабардино-Балкарский государственный университет им. Х.М. Бербекова | Способ изготовления полупроводниковой структуры |
WO2017065692A1 (en) * | 2015-10-13 | 2017-04-20 | Nanyang Technological University | Method of manufacturing a germanium-on-insulator substrate |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001217430A (ja) * | 1999-11-26 | 2001-08-10 | Toshiba Corp | 半導体基板の製造方法およびこれにより製造された半導体基板 |
JP2001284558A (ja) * | 2000-03-31 | 2001-10-12 | Fujitsu Ltd | 積層半導体基板及びその製造方法並びに半導体装置 |
WO2002027783A1 (en) * | 2000-09-29 | 2002-04-04 | International Business Machines Corporation | PREPARATION OF A RELAXED SiGe LAYER ON AN INSULATOR |
JP2003168789A (ja) * | 2001-11-29 | 2003-06-13 | Shin Etsu Handotai Co Ltd | Soiウェーハの製造方法 |
JP2003524876A (ja) * | 1998-09-30 | 2003-08-19 | マックス−プランク−ゲゼルシャフト ツール フェルデルンク デル ヴィッセンシャフテン エー.ファウ. | 所望の基板への単結晶材料からなる薄層の移動方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5891769A (en) * | 1997-04-07 | 1999-04-06 | Motorola, Inc. | Method for forming a semiconductor device having a heteroepitaxial layer |
US6689211B1 (en) * | 1999-04-09 | 2004-02-10 | Massachusetts Institute Of Technology | Etch stop layer system |
US6750130B1 (en) * | 2000-01-20 | 2004-06-15 | Amberwave Systems Corporation | Heterointegration of materials using deposition and bonding |
US6602613B1 (en) * | 2000-01-20 | 2003-08-05 | Amberwave Systems Corporation | Heterointegration of materials using deposition and bonding |
-
2003
- 2003-09-29 US US10/674,369 patent/US6852652B1/en not_active Expired - Fee Related
-
2004
- 2004-08-27 JP JP2004247797A patent/JP2005109448A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003524876A (ja) * | 1998-09-30 | 2003-08-19 | マックス−プランク−ゲゼルシャフト ツール フェルデルンク デル ヴィッセンシャフテン エー.ファウ. | 所望の基板への単結晶材料からなる薄層の移動方法 |
JP2001217430A (ja) * | 1999-11-26 | 2001-08-10 | Toshiba Corp | 半導体基板の製造方法およびこれにより製造された半導体基板 |
JP2001284558A (ja) * | 2000-03-31 | 2001-10-12 | Fujitsu Ltd | 積層半導体基板及びその製造方法並びに半導体装置 |
WO2002027783A1 (en) * | 2000-09-29 | 2002-04-04 | International Business Machines Corporation | PREPARATION OF A RELAXED SiGe LAYER ON AN INSULATOR |
JP2003168789A (ja) * | 2001-11-29 | 2003-06-13 | Shin Etsu Handotai Co Ltd | Soiウェーハの製造方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005109447A (ja) * | 2003-09-30 | 2005-04-21 | Sharp Corp | 応力を低減して層転位を介して緩和シリコン−ゲルマニウムを絶縁体上に作製する方法 |
JP4730877B2 (ja) * | 2003-09-30 | 2011-07-20 | シャープ株式会社 | 応力を低減して層転位を介して緩和シリコン−ゲルマニウムを絶縁体上に作製する方法 |
JP2009528673A (ja) * | 2006-01-03 | 2009-08-06 | コーニング インコーポレイテッド | ガラスおよびガラスセラミック上ゲルマニウム構造 |
JP2012501078A (ja) * | 2008-08-29 | 2012-01-12 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | アクティブ層の厚み減少を伴う歪トランジスタを形成するための構造歪を与えられた基板 |
Also Published As
Publication number | Publication date |
---|---|
US6852652B1 (en) | 2005-02-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6852652B1 (en) | Method of making relaxed silicon-germanium on glass via layer transfer | |
US7067430B2 (en) | Method of making relaxed silicon-germanium on insulator via layer transfer with stress reduction | |
JP4919316B2 (ja) | 層の移転を介してシリコン・オン・グラスを製造する方法 | |
US6992025B2 (en) | Strained silicon on insulator from film transfer and relaxation by hydrogen implantation | |
US7235812B2 (en) | Method of creating defect free high Ge content (>25%) SiGe-on-insulator (SGOI) substrates using wafer bonding techniques | |
US7138309B2 (en) | Integration of biaxial tensile strained NMOS and uniaxial compressive strained PMOS on the same wafer | |
US6767802B1 (en) | Methods of making relaxed silicon-germanium on insulator via layer transfer | |
US6054363A (en) | Method of manufacturing semiconductor article | |
US6524935B1 (en) | Preparation of strained Si/SiGe on insulator by hydrogen induced layer transfer technique | |
JP5259954B2 (ja) | 基板上に歪層を製造する方法と層構造 | |
JP4602475B2 (ja) | 歪み半導体材料から成る層の転移方法 | |
JP2010016390A (ja) | グレーデッドエピタキシャル成長を用いた半導体品の製造プロセス | |
US7897480B2 (en) | Preparation of high quality strained-semiconductor directly-on-insulator substrates | |
US20030003679A1 (en) | Creation of high mobility channels in thin-body SOI devices | |
US6995427B2 (en) | Semiconductor structure for providing strained crystalline layer on insulator and method for fabricating same | |
JP2006524426A5 (ja) | ||
EP0843346A2 (en) | Method of manufacturing a semiconductor article | |
JP2002164520A (ja) | 半導体ウェーハの製造方法 | |
KR20070084075A (ko) | 반도체 웨이퍼의 제조방법 | |
JP3707200B2 (ja) | 半導体基板の製造方法 | |
JP2004343052A (ja) | 絶縁体上に歪み結晶層を製造する方法、前記方法による半導体構造及び製造された半導体構造 | |
US20050023610A1 (en) | Semiconductor-on-insulator structure having high-temperature elastic constraints |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060912 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101001 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101007 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110204 |