JP2003168789A - Ｓｏｉウェーハの製造方法 - Google Patents

Ｓｏｉウェーハの製造方法

Info

Publication number
JP2003168789A
JP2003168789A JP2001364907A JP2001364907A JP2003168789A JP 2003168789 A JP2003168789 A JP 2003168789A JP 2001364907 A JP2001364907 A JP 2001364907A JP 2001364907 A JP2001364907 A JP 2001364907A JP 2003168789 A JP2003168789 A JP 2003168789A
Authority
JP
Japan
Prior art keywords
layer
manufacturing
layers
single crystal
peeled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001364907A
Other languages
English (en)
Inventor
Kiyoshi Mitani
清 三谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2001364907A priority Critical patent/JP2003168789A/ja
Priority to PCT/JP2002/011166 priority patent/WO2003046992A1/ja
Publication of JP2003168789A publication Critical patent/JP2003168789A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Weting (AREA)

Abstract

(57)【要約】 （修正有） 【課題】 ＳＯＩ層の要求膜厚レベルが非常に小さい場
合においても、ウェーハ内の膜厚均一性及びウェーハ間
の膜厚均一性の双方を十分小さいレベルに軽減できるＳ
ＯＩウェーハの製造方法を提供する。 【解決手段】 ボンドウェーハ２上に多層エピタキシャ
ル層として、第二のＳｉ層２３、第一のＳｉＧｅ層２２
及び第一のＳｉ層２１をこの順序に形成し、水素イオン
打ち込みにより第二のＳｉ層２３内に水素高濃度層を形
成し、結合熱処理及び剥離を行う。すると、シリコン酸
化膜３上には被剥離エピタキシャル層部分として、第一
のＳｉ層２１、第一のＳｉＧｅ層２２及び剥離した第二
のＳｉ層２３ａの積層体が結合・一体化された状態とな
る。この剥離した第二のＳｉ層２３ａを、第一のＳｉＧ
ｅ層２２ａをエッチストップ層とする形で選択エッチン
グする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ＳＯＩウェーハの
製造方法に関する。
【０００２】
【従来の技術】携帯電話等の移動体通信においては、数
１００ＭＨｚ以上の高周波信号を取り扱うのが一般的と
なっており、高周波特性の良好な半導体デバイスが求め
られている。例えば、ＣＭＯＳ−ＩＣや高耐圧型ＩＣ等
の半導体デバイスには、シリコン単結晶基板（以下、ベ
ースウェーハともいう）上にシリコン酸化膜絶縁体層を
形成し、その上に別のシリコン単結晶層をＳＯＩ（Sili
con on Insulator）層として積層形成した、いわゆるＳ
ＯＩウェーハが使用されている。これを高周波用の半導
体デバイスに使用する場合、高周波損失低減のため、ベ
ースウェーハとして高抵抗率のシリコン単結晶を使用す
ることが必要である。
【０００３】ところで、ＳＯＩウェーハの代表的な製造
方法として貼り合わせ法がある。この貼り合わせ法は、
ベースウェーハとなる第一シリコン単結晶基板と、デバ
イス形成領域であるＳＯＩ層となる第二シリコン単結晶
基板（以下、ボンドウェーハともいう）とをシリコン酸
化膜を介して貼り合わせた後、ボンドウェーハを所望の
膜厚まで減厚し、薄膜化することによりボンドウェーハ
をＳＯＩ層とするものである。
【０００４】ボンドウェーハを減厚する方法としては、
以下のようなスマートカット法（商標名）が周知であ
る。これは、ボンドウェーハの貼り合わせ面（第一主表
面とする）に対し、一定深さ位置にイオン注入層（微小
気泡層）が形成されるように水素あるいは希ガスをイオ
ン注入し、貼り合わせ後に該イオン注入層にてボンドウ
ェーハを剥離するものである。
【０００５】
【発明が解決しようとする課題】しかし、上記の従来の
スマートカット法には、以下のような欠点がある。すな
わち、剥離後に得られるＳＯＩウェーハはＳＯＩ層の表
面に、イオン注入に伴うダメージ層が形成され、剥離面
そのものの粗さも通常製品レベルのＳｉウェーハの鏡面
と比べて大きくなる。従来、このダメージ層を除去する
ために、剥離後のＳＯＩ層の表面を、研磨代の小さい鏡
面研磨（タッチポリッシュと通称され、機械的化学的研
磨が用いられる）により鏡面化することが行なわれてき
た。この方法を用いると、得られるＳＯＩ層の膜厚の分
布が、同一ウェーハ内の標準偏差値σ１にて１．５〜２
ｎｍ程度生ずる。また、同一仕様ウェーハロットにおけ
るウェーハ間の、膜厚の標準偏差値σ２では３ｎｍ程度
以上の分布を生ずる。
【０００６】こうした膜厚のばらつきは、現状の鏡面研
磨技術の水準からすれば不可避的なものであり、ＳＯＩ
層の膜厚が１００ｎｍ程度以上の膜厚に留まる限りは、
特に大きな問題となるものではない。しかしながら、近
年、ＳＯＩウェーハの主要な用途であるＣＭＯＳ−ＬＳ
Ｉ等においては、素子の微細化及び高集積化の傾向はま
すます著しくなっており、１９９０年代は１００ｎｍ程
度で超薄膜と称されていたものも、今ではさして驚くに
値するものではなくなってしまった。現在、超薄膜ＳＯ
Ｉ層として求められている平均膜厚は１００ｎｍを大き
く下回り、数１０ｎｍ（例えば２０〜５０ｎｍ）から場
合により１０ｎｍ程度にもなっている。この場合、上記
のような膜厚不均一のレベルは、狙いとする平均膜厚の
１０〜数１０％にも及び、ＳＯＩウェーハを用いた半導
体デバイスの品質ばらつきや、製造歩留まり低下に直結
してしまうことはいうまでもない。
【０００７】本発明の課題は、ＳＯＩ層の要求膜厚レベ
ルが非常に小さい場合においても、ウェーハ内の膜厚均
一性及びウェーハ間の膜厚均一性の双方を十分小さいレ
ベルに軽減することが可能であり、ひいては超微細ある
いは高集積度のＣＭＯＳ−ＬＳＩ等に加工した場合にお
いても、品質ばらつきを抑制し製造歩留まりを向上させ
ることができるＳＯＩウェーハの製造方法を提供するこ
とにある。
【０００８】
【課題を解決するための手段及び作用・効果】上記課題
を解決するために、本発明のＳＯＩウェーハの製造方法
は、第二シリコン単結晶基板（ボンドウェーハに相当す
る）の第一主表面上に、各々ＳｉｘＧｅ１−ｘ（ただ
し、０≦ｘ≦１）からなる単位層を、隣接する単位層同
士の混晶比ｘが互いに相違するように積層した多層エピ
タキシャル層を形成するエピタキシャル成長工程と、多
層エピタキシャル層をなす単位層のうち、最表層部をな
す単位層から見て一層以上基板側に位置する単位層また
は前記第二シリコン単結晶基板内を剥離対象領域とし
て、多層エピタキシャル層の最表面側から水素イオンま
たは希ガスイオンの少なくとも一方を注入することによ
り、剥離対象領域内にイオン注入層を形成するイオン注
入層形成工程と、第二シリコン単結晶基板に形成された
多層エピタキシャル層の最表面と、該第二シリコン単結
晶基板とは別に用意された第一シリコン単結晶基板（ベ
ースウェーハに相当する）の第一主表面との少なくとも
いずれかに絶縁膜を形成し、該絶縁膜を介して多層エピ
タキシャル層と前記第二シリコン単結晶基板とを結合す
るとともに、イオン注入層において、多層エピタキシャ
ル層の当該イオン注入層よりも絶縁膜側に位置する部分
（以下、被剥離エピタキシャル層部分という）を、第一
シリコン単結晶基板に結合した状態で、第二シリコン単
結晶基板側の残余の部分から剥離する結合・剥離工程
と、第一シリコン単結晶基板に絶縁層を介して結合され
た被剥離エピタキシャル層部分のうち、絶縁層と接して
位置するものを含む１以上の単位層をＳＯＩ層として残
しつつ、それよりも剥離面側に位置する１以上の単位層
を、Ｇｅ含有率の差に基づいて選択エッチングするエッ
チング工程と、を含むことを特徴とする。なお、本明細
書において「ＳＯＩ層」とは、「絶縁層上のシリコン
層」という文字通りの概念に限定されるものではなく、
ＳｉｘＧｅ１−ｘ（０≦ｘ≦１）からなる単位層が絶縁
層上に形成されている場合も、ＳＯＩ層の概念に含まれ
るものとする。
【０００９】上記本発明の方法においては、第二シリコ
ン単結晶基板をＳＯＩ層に減厚するために、イオン注入
により形成されるイオン注入層にてＳＯＩ層を剥離す
る、いわゆるスマートカット法を採用する。この際、Ｓ
ｉｘＧｅ１−ｘ（ただし、０≦ｘ≦１）からなる単位層
が、隣接するもの同士の混晶比ｘが互いに相違するよう
に複数積層された多層エピタキシャル層として、第二シ
リコン単結晶基板上に形成する。この多層エピタキシャ
ル層には、ＳＯＩ層として残すべき部分よりも深層に
（つまり基板側に）位置する単位層または基板を剥離対
象領域として、最表面側から水素等によりイオン注入す
ることにより、該剥離対象領域にイオン注入層が形成さ
れる。この状態で、第二シリコン単結晶基板の多層エピ
タキシャル層を、絶縁層を介して第一シリコン単結晶基
板に結合し、イオン注入層にて剥離を行なうと、第一シ
リコン単結晶基板には、多層エピタキシャル層の当該イ
オン注入層よりも絶縁層側に位置する部分、つまりＳＯ
Ｉ層となるべき被剥離エピタキシャル層部分が該絶縁層
を介して結合される。
【００１０】剥離された被剥離エピタキシャル層部分の
剥離面には、水素イオン等の打ち込みによりダメージ層
が形成される。しかし、本発明によると、その後、被剥
離エピタキシャル層部分の剥離面側に位置する１以上の
層を、Ｇｅ含有率の差に基づいて選択エッチングするの
で、ダメージ層は問題なく除去される。そして、選択エ
ッチング後に残された単位層がＳＯＩ層として用いられ
るので、タッチポリッシュ工程が不要となり、ウェーハ
内のみならずウェーハ間においても、膜厚分布が極めて
良好なＳＯＩ層を得ることができる。
【００１１】なお、選択エッチングは、剥離面側の最上
層に位置する層のみを除去するように行ってもよいし、
２層以上の単位層に対し、選択エッチングを順次繰り返
すようにしてもよい。後者は膜厚均一性をさらに高める
上で有効である。
【００１２】上記本発明の方法によれば、得られるＳＯ
Ｉ層の膜厚均一性は、エピタキシャル層の膜厚均一性に
依存するので、同一ウェーハ内の膜厚の標準偏差値にて
例えば０．４ｎｍ以下に確保できる。また、同一仕様の
ウェーハ間の標準偏差値にて２ｎｍ以下に確保すること
もできる。その結果、ＳＯＩ層が２０ｎｍ以下に超薄膜
化される場合でも、ウェーハ内及びウェーハ間の膜厚バ
ラツキを、十分実用に耐える範囲にまで軽減することが
可能となる。
【００１３】なお、本発明は、例えば単一のＳｉ層から
なるＳＯＩ層を形成する場合に適用可能である。この場
合、被剥離エピタキシャル層部分は、絶縁層側から第一
のＳｉ層及び第一のＳｉＧｅ層の少なくとも２つの層か
らなり、エッチング工程は、第一のＳｉ層をエッチスト
ップ層として、第一のＳｉＧｅ層を選択エッチングする
工程を含むものとする。そして、第一のＳｉ層をＳＯＩ
層として残すことにより、単一のＳｉ層からなるＳＯＩ
層を容易に得ることができる。例えば、エッチング工程
において、第一のＳｉＧｅ層の選択エッチングのみを行
なう場合、イオン注入層に基づく剥離面を該第一のＳｉ
Ｇｅ層に形成すればよい。他方、２つ以上の層に対して
選択エッチングを順次繰り返す場合は、必要に応じて第
一のＳｉＧｅ層以降にさらにＳｉ層あるいはＳｉＧｅ層
を積層し、最初の選択エッチングを行なうべき領域にて
上記の剥離を行なうこととなる。
【００１４】一方、ＳＯＩ層は、Ｓｉ層とＳｉＧｅ層と
のヘテロ接合により形成されたものとすることもでき
る。この場合、絶縁層側にＳｉ層が位置する場合（第一
態様）と、その逆、つまりＳｉＧｅ層が位置する場合
（第二態様）の２通りがある。
【００１５】例えば、被剥離エピタキシャル層部分は、
絶縁層側からこの順序で積層される第一のＳｉ層、第一
のＳｉｘＧｅ１−ｘ（ただし、０≦ｘ＜１）層及び第二
のＳｉ層の少なくとも３つの層からなるものとすること
ができる。この場合、エッチング工程は、第一のＳｉｘ
Ｇｅ１−ｘ層をエッチストップ層として、第二のＳｉ層
を選択エッチングする工程を含む。第二のＳｉ層を選択
エッチングする工程で終了すれば、Ｓｉ層とＳｉＧｅ層
とのヘテロ接合からなる前記第一態様のＳＯＩ層が得ら
れるし、この後さらに第一のＳｉ層をエッチストップ層
として第一のＳｉｘＧｅ１−ｘ層を選択エッチングすれ
ば、第一のＳｉ層からなるＳＯＩ層を得ることができ
る。後者の場合、最低２回の選択エッチングが繰り返さ
れることで、膜厚均一性をより高めることができる。な
お、イオン注入層に基づく剥離面は、多層エピタキシャ
ル層中に形成された第二のＳｉ層か、又は第二Ｓｉ単結
晶基板の第二のＳｉ層となるべき表層部中に形成するこ
とができる。すなわち、第二のＳｉ層は、多層エピタキ
シャル層に含まれるものであってもよいし、イオン注入
層を第二シリコン単結晶基板内に形成し、該イオン注入
層にて第二シリコン単結晶基板の一部を剥離させること
により得られる剥離Ｓｉ層であっても、いずれでもよ
い。
【００１６】Ｓｉ層とＳｉＧｅ層とのヘテロ接合からな
る前記第二態様のＳＯＩ層は、引っ張り歪みを内在した
歪みＳｉ層を利用した高速ｎチャネルＭＯＳトランジス
タの製造に好適に使用できる。このようなＳＯＩ層を得
るためには、被剥離エピタキシャル層部分を、絶縁層側
からこの順序で積層される第一のＳｉＧｅ層、第一のＳ
ｉ層及び第二のＳｉＧｅ層の少なくとも３つの層からな
るものとして形成するようにする。この場合、エッチン
グ工程は、第一のＳｉ層をエッチストップ層として、第
二のＳｉＧｅ層を選択エッチングする工程を含むものと
する。そして、第一のＳｉ層と第一のＳｉＧｅ層とをＳ
ＯＩ層として残すことにより、Ｓｉ／ＳｉＧｅヘテロ接
合構造からなるＳＯＩ層を容易に得ることができる。例
えば、エッチング工程において、第二のＳｉＧｅ層の選
択エッチングのみを行なう場合、イオン注入層に基づく
剥離面を第二のＳｉＧｅ層に形成すればよい。他方、２
つ以上の層に対して選択エッチングを順次繰り返す場合
は、第二のＳｉＧｅ層以降にさらにＳｉ層あるいはＳｉ
Ｇｅ層を積層し、最初の選択エッチングを行なう領域中
にて上記の剥離を行なうこととなる。
【００１７】
【発明の実施の形態】以下に本発明の実施の形態につい
て述べる。図１は本発明に係るＳＯＩウェーハの製造方
法を、概略的に説明するものである。まず、工程（ａ）
に示す第一シリコン単結晶基板としてのベースウェーハ
１と、工程（ｂ）に示す第二シリコン単結晶基板として
のボンドウェーハ２とを用意する。図１の実施形態で
は、工程（ａ）に示すように、ベースウェーハ１の第一
主表面１ａに、絶縁膜としてのシリコン酸化膜３を形成
している。このシリコン酸化膜３の形成は、例えば、ウ
ェット酸化により形成することができるが、ＣＶＤ（Ch
emical Vapor Deposition）等の方法を採用することも
可能である。シリコン酸化膜の膜厚ｔｘは、例えば０．
０５〜２μｍ程度の周知の値とする。なお、絶縁膜とし
ては、シリコン酸化膜３に代えてサファイア薄膜やダイ
ヤモンド薄膜を採用することもできる。
【００１８】一方、ボンドウェーハ２には、工程（ｃ）
に示すように、第一のＳｉＧｅ層２２及び第一のＳｉ層
２１がこの順序で交互に積層された多層エピタキシャル
層が形成される。Ｓｉ層２１の成長は、シランを用いた
公知のＣＶＤ気相成長法により、また、ＳｉＧｅ層２２
の成長は、シラン及びゲルマンを用いたＣＶＤ気相成長
法により、実施することができる。なお、図１ではベー
スウェーハ１のみにシリコン酸化膜３を形成した例を示
しているが、１０〜数１０ｎｍ程度の薄い酸化膜であれ
ば、ボンドウェーハ２上のＳｉ層２１の表面にシリコン
酸化膜を形成することもできる。すなわち、通常行われ
る１０００℃以上の高温での酸化を行うと、ＳｉＧｅ層
の組成が変化してしまうため好ましくないが、薄い膜厚
に限定すれば酸化温度を十分に下げられるのでその心配
がない。酸化膜厚が不足する場合はベースウェーハにも
酸化膜を形成し、酸化膜同士の結合とすればよい。この
ように、Ｓｉ層２１の表面に若干でも酸化膜を形成すれ
ば、結合界面とＳＯＩ層とを離間することができ、結合
界面に生じやすい汚染や界面準位などのＳＯＩ層への悪
影響を排除することができる。
【００１９】次に、多層エピタキシャル層の最表面から
イオン打ち込み法により例えば水素イオン注入を行なう
ことにより、ボンドウェーハ２内に水素高濃度層（イオ
ン注入層）４を形成する。最終的に得るべきＳＯＩ層
は、第一のＳｉ層２１により構成される。
【００２０】また、スムーズで平滑な剥離を行なうに
は、水素イオンの注入量（ドーズ量）を１×１０１６個
／ｃｍ２〜１×１０１７個／ｃｍ２、とすることが望ま
しい。水素イオンの注入量が１×１０１６個／ｃｍ２未
満では正常な剥離が不能となり、１×１０１７個／ｃｍ
２を超えるとイオン打ち込み量が過度に増大するため工
程が長時間化し、製造能率の低下が避けがたくなる。
【００２１】次に、ベースウェーハ１及びボンドウェー
ハ２の各主表面を洗浄液にて洗浄した後、工程（ｅ）に
示すように、シリコン酸化膜３の形成側にて重ね合わせ
た後、４００〜６００℃程度の熱処理を加えることによ
って水素高濃度層４で剥離することができる（工程
（ｆ））。その後必要に応じて結合強度を高めるための
結合熱処理を行なう。この結合熱処理は、８００〜１０
００℃程度の範囲で行なうことが望ましい。温度が８０
０℃未満では結合力の確保が不十分となり、１０００℃
を超えると、多層エピタキシャル層をなすＳｉ層２１と
ＳｉＧｅ層２２との界面のＧｅ濃度プロファイルが、拡
散により急峻性を失い、選択エッチング後のＳＯＩ層の
表面が荒れたり、あるいはＳＯＩ層の膜厚分布が悪化し
たりする不具合につながる。尚、結合熱処理のみを行な
い、剥離熱処理を省略することもできる。
【００２２】工程（ｆ）に示すように、ボンドウェーハ
２の多層エピタキシャル層は、前記した水素高濃度層４
の概ね濃度ピーク位置において剥離するとともに、被剥
離エピタキシャル層部分、すなわち、シリコン酸化膜３
側から、第一のＳｉ層２１、第一のＳｉＧｅ層２２及び
剥離したボンドウェーハ２の一部からなるＳｉ層（第二
のＳｉ層に相当する：以下、剥離Ｓｉ層という）２３の
順で積層された積層体が、ベースウェーハ１上のシリコ
ン酸化膜３を介して結合・一体化される。
【００２３】このとき、剥離Ｓｉ層２３の最表面にはイ
オン注入に伴うダメージ層が形成されるが、本実施形態
では、このダメージ層８を除去するための、従来のよう
なタッチポリッシュを行なわない。これは、後述する選
択エッチング時にダメージ層８を化学的に除去できるた
めである。該選択エッチングにより、極めて良好なＳＯ
Ｉ層の膜厚分布が形成されるが、これを却って悪化させ
るようなタッチポリッシュは、むしろ実施しないことが
望ましいといえる。ただし、選択エッチング時のエッチ
ング代よりも研磨代の十分小さいポリッシュであれば、
その実施を妨げるものではない。
【００２４】次に、工程（ｇ）に示すように、剥離Ｓｉ
層２３を選択エッチングする。この選択エッチングは、
ＳｉとＳｉＧｅとのエッチング速度が異なるエッチング
液を用いて、剥離Ｓｉ層２３と第一のＳｉＧｅ層２２と
の界面付近でエッチングが止まるようにする。この時、
ＳｉＧｅに対してＳｉを選択的にエッチングするための
エッチング液（以下、第一型エッチング液という）とし
ては、ＫＯＨとＫ２Ｃｒ２Ｏ７とプロパノールとの混合
溶液が適当である（参考文献；Applied Physics Letter
s, 56 (1990), 373 - 375）。続いて、（ｈ）に示すよ
うに、ＳｉＧｅ層２２をエッチングすることにより、残
った第一のＳｉ層２１がＳＯＩ層７となる。このような
選択エッチングを用いてＳＯＩ層７を形成することによ
り、タッチポリッシュを主体にＳＯＩ層の減厚を行なう
従来の方法と比較して、ウェーハ内のみならずウェーハ
間においても、膜厚分布が極めて良好なＳＯＩ層を得る
ことができる。また、ＳＯＩ層の剥離のための水素イオ
ン打ち込みによるダメージ層８は、このエッチングによ
り問題なく除去される。具体的には、図２（ａ）に示す
ように、得られるＳＯＩ層７の膜厚ｔの均一性を、同一
ウェーハ内の膜厚の標準偏差値σ１にて例えば０．４ｎ
ｍ以下に確保でき、（ｂ）に示すように、同一仕様のウ
ェーハ間の膜厚ｔ（＝ｔ１，ｔ２，ｔ３）の標準偏差値
σ２にて２ｎｍ以下に確保することもできる。特に、Ｓ
ＯＩ層７が２０ｎｍ以下（例えば１０ｎｍ）に超薄膜化
される場合でも、ウェーハ内及びウェーハ間の膜厚バラ
ツキを、十分実用に耐える範囲にまで軽減することが可
能となる。
【００２５】なお、より簡便な方法としては、１回の選
択エッチングにより第一のＳｉ層２１からなるＳＯＩ層
７を得ることもできる。図３は、その一例を示してい
る。すなわち、（ａ）に示すように、ボンドウェーハ２
上に多層エピタキシャル層として第一のＳｉＧｅ層２２
及び第一のＳｉ層２１をこの順序に形成し、該多層エピ
タキシャル層の最表面から水素イオンを打ち込むことに
より、第一のＳｉＧｅ層２２内に水素高濃度層を形成し
て、（ｂ）に示すように結合熱処理及び剥離を行なう。
すると、（ｃ）に示すようにシリコン酸化膜３上には被
剥離エピタキシャル層部分として、第一のＳｉ層２１及
び剥離した第一のＳｉＧｅ層２２ａからなる積層体が結
合・一体化された状態となる。
【００２６】この被剥離エピタキシャル層部分に対し、
（ｄ）に示すように、剥離した第一のＳｉＧｅ層２２ａ
を、第一のＳｉ層２１との界面付近でエッチングが止ま
るように選択エッチングする。Ｓｉに対してＳｉＧｅを
選択エッチングするためのエッチング液（以下、第二型
エッチング液という）としては、ＨＦとＨ２Ｏ２とＣＨ
３ＣＯＯＨとの混合溶液が適当である（参考文献；Jour
nal of Electrochemical Society, 138 (1991) 202-20
4）。また、この時のエッチング方法として、ウェット
エッチング以外に、ドライエッチングを用いて選択エッ
チングを行なうことも可能である。これにより、第一の
Ｓｉ層２１なるＳＯＩ層７が得られる。
【００２７】また、上記の方法を応用して、Ｓｉ層とＳ
ｉＧｅ層とのヘテロ接合により形成されたＳＯＩ層を得
ることもできる。この場合、図４に示すように、被剥離
エピタキシャル層部分を、絶縁層３側からこの順序で積
層される第一のＳｉＧｅ層２２、第一のＳｉ層２１及び
第二のＳｉＧｅ層２４の少なくとも３つの層からなるも
のとして形成するようにする。エッチング工程は、第一
のＳｉ層２１をエッチストップ層として、第二のＳｉＧ
ｅ層２４を選択エッチングする工程を、少なくとも含む
ものとされる。そして、第一のＳｉ層２１と第一のＳｉ
Ｇｅ層２２とをＳＯＩ層として残すことにより、絶縁層
３側に第一のＳｉＧｅ層２２が形成されたＳｉ／ＳｉＧ
ｅヘテロ接合構造からなるＳＯＩ層７を容易に得ること
ができる。第一のＳｉ層２１は歪みＳｉとなり、高速ｎ
チャネルＭＯＳトランジスタ当に好適に使用できる。
【００２８】この実施形態では、図４の工程（ａ）に示
すように、被剥離エピタキシャル層部分には、第二のＳ
ｉＧｅ層２４の上に第２のＳｉ層をさらに積層する形で
形成している。ここでは、図１と類似の手法、すなわ
ち、ボンドウェーハ２の表層部にイオン注入層４を形成
し、結合後に該イオン注入層４にて剥離を行なうこと
で、第２のＳｉ層２３をボンドウェーハ２からの剥離Ｓ
ｉ層として形成している。そして、工程（ｂ）に示すよ
うに第２のＳｉ層２３を選択エッチングし、さらに工程
（ｃ）に示すように、第二のＳｉＧｅ層２３の選択エッ
チングを行なうことにより、Ｓｉ／ＳｉＧｅヘテロ接合
構造からなるＳＯＩ層７を得ている。一方、エッチング
工程において、第二のＳｉＧｅ層の選択エッチングのみ
を行なう場合、イオン注入層に基づく剥離面を第二のＳ
ｉＧｅ層２４内に形成すればよい。また、図４（ｃ）の
第一のＳｉ層２１を、第一のＳｉＧｅ層２２をエッチス
トップ層とする選択エッチングにより一旦除去した後、
改めて、そのＳｉＧｅ層２２上にＳｉ層をエピタキシャ
ル成長してもよい。この場合、図４（ｃ）において第一
のＳｉ層２１を、新たに成長したＳｉ層と見直せば、最
終的に得られる積層構造は類似のものとなる。このエピ
タキシャル成長により新規形成したＳｉ層は、より好適
な歪Ｓｉ層として活用することが可能である。
【図面の簡単な説明】
【図１】本発明によるＳＯＩウェーハの製造工程の説明
図。
【図２】図１における多層エピタキシャル層の厚さと水
素高濃度層の形成深さとの関係を示す図。
【図３】本発明によるＳＯＩウェーハの製造工程の第一
変形例を示す図。
【図４】同じく第二変形例を工程説明図。
【符号の説明】
１ ベースウェーハ（第一シリコン単結晶基板） ２ ボンドウェーハ（第二シリコン単結晶基板） ３ シリコン酸化膜（絶縁膜） ４ 水素高濃度層（イオン注入層） １ａ ベースウェーハの主表面 ２ａ ボンドウェーハの主表面 ２１ 第一のＳｉ層 ２２ 第一のＳｉＧｅ層 ２３ 第二のＳｉ層 ２４ 第二のＳｉＧｅ層

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 第二シリコン単結晶基板の第一主表面上
    に、各々ＳｉｘＧｅ １−ｘ（ただし、０≦ｘ≦１）から
    なる単位層を、隣接する単位層同士の混晶比ｘが互いに
    相違するように積層した多層エピタキシャル層を形成す
    るエピタキシャル成長工程と、 前記多層エピタキシャル層をなす単位層のうち、最表層
    部をなす単位層から見て一層以上基板側に位置する単位
    層または前記第二シリコン単結晶基板内を剥離対象領域
    として、前記多層エピタキシャル層の最表面側から水素
    イオンまたは希ガスイオンの少なくとも一方を注入する
    ことにより、前記剥離対象領域内にイオン注入層を形成
    するイオン注入層形成工程と、 前記第二シリコン単結晶基板に形成された前記多層エピ
    タキシャル層の最表面と、該第二シリコン単結晶基板と
    は別に用意された第一シリコン単結晶基板の第一主表面
    との少なくともいずれかに絶縁膜を形成し、該絶縁膜を
    介して前記多層エピタキシャル層と前記第二シリコン単
    結晶基板とを結合するとともに、前記イオン注入層にお
    いて、前記多層エピタキシャル層の当該イオン注入層よ
    りも前記絶縁膜側に位置する部分（以下、被剥離エピタ
    キシャル層部分という）を、前記第一シリコン単結晶基
    板に結合した状態で、前記第二シリコン単結晶基板側の
    残余の部分から剥離する結合・剥離工程と、 前記第一シリコン単結晶基板に前記絶縁層を介して結合
    された前記被剥離エピタキシャル層部分のうち、前記絶
    縁層と接して位置するものを含む１以上の単位層をＳＯ
    Ｉ層として残しつつ、それよりも剥離面側に位置する１
    以上の層を、Ｇｅ含有率の差に基づいて選択エッチング
    するエッチング工程と、 を含むことを特徴とするＳＯＩウェーハの製造方法。
  2. 【請求項２】 前記ＳＯＩ層の膜厚均一性が、同一ウェ
    ーハ内の膜厚の標準偏差値にて０．４ｎｍ以下とされ、
    同一仕様のウェーハ間の標準偏差値にて２ｎｍ以下とさ
    れることを特徴とする請求項１記載のＳＯＩウェーハの
    製造方法。
  3. 【請求項３】 前記多層エピタキシャル層は、Ｓｉ層と
    ＳｉｘＧｅ１−ｘ（ただし、０≦ｘ＜１）層とが交互に
    積層されたものであることを特徴とする請求項１又は２
    に記載のＳＯＩウェーハの製造方法。
  4. 【請求項４】 前記被剥離エピタキシャル層部分は、前
    記絶縁層側からこの順序で積層される第一のＳｉ層、第
    一のＳｉｘＧｅ１−ｘ（ただし、０≦ｘ＜１）層及び第
    二のＳｉ層の少なくとも３つの層からなり、 前記エッチング工程は、前記第一のＳｉｘＧｅ１−ｘ層
    をエッチストップ層として、前記第二のＳｉ層を選択エ
    ッチングする工程を含むものであることを特徴とする請
    求項３記載のＳＯＩウェーハの製造方法。
  5. 【請求項５】 前記イオン注入層に基づく剥離面が前記
    多層エピタキシャル層中に形成された前記第二のＳｉ層
    か、又は第二Ｓｉ単結晶基板の第二のＳｉ層となるべき
    表層部中に形成されることを特徴とする請求項４記載の
    ＳＯＩウェーハの製造方法。
  6. 【請求項６】 前記被剥離エピタキシャル層部分は、前
    記絶縁層側から第一のＳｉ層及び第一のＳｉｘＧｅ
    １−ｘ（ただし、０≦ｘ＜１）層の少なくとも２つの層
    からなり、 前記エッチング工程は、前記第一のＳｉ層をエッチスト
    ップ層として、前記第一のＳｉｘＧｅ１−ｘ層を選択エ
    ッチングする工程を含むことを特徴とする請求項３に記
    載のＳＯＩウェーハの製造方法。
  7. 【請求項７】 前記イオン注入層に基づく剥離面が前記
    第一のＳｉｘＧｅ１ −ｘ層に形成されることを特徴とす
    る請求項６記載のＳＯＩウェーハの製造方法。
  8. 【請求項８】 前記第一のＳｉ層を前記ＳＯＩ層として
    残すことを特徴とする請求項４ないし７のいずれか１項
    に記載のＳＯＩウェーハの製造方法。
  9. 【請求項９】 前記被剥離エピタキシャル層部分は、前
    記絶縁層側からこの順序で積層される第一のＳｉｘＧｅ
    １−ｘ（但し、０≦ｘ＜１）層、第一のＳｉ層及び第二
    のＳｉｘＧｅ１−ｘの少なくとも３つの層からなり、 前記エッチング工程は、前記第一のＳｉ層をエッチスト
    ップ層として、前記第二のＳｉｘＧｅ１−ｘを選択エッ
    チングする工程を含むものであることを特徴とする請求
    項３記載のＳＯＩウェーハの製造方法。
  10. 【請求項１０】 前記第二のＳｉｘＧｅ１−ｘを選択エ
    ッチングした後、前記第一のＳｉｘＧｅ１−ｘ層をエッ
    チストップ層とする選択エッチングにより前記第一のＳ
    ｉ層を一旦除去した後、改めて、前記第一のＳｉｘＧｅ
    １−ｘ層上にＳｉ層をエピタキシャル成長することを特
    徴とする請求項９記載のＳＯＩウェーハの製造方法。
JP2001364907A 2001-11-29 2001-11-29 Ｓｏｉウェーハの製造方法 Pending JP2003168789A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001364907A JP2003168789A (ja) 2001-11-29 2001-11-29 Ｓｏｉウェーハの製造方法
PCT/JP2002/011166 WO2003046992A1 (fr) 2001-11-29 2002-10-28 Procede de production d'une tranche de soi

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001364907A JP2003168789A (ja) 2001-11-29 2001-11-29 Ｓｏｉウェーハの製造方法

Publications (1)

Publication Number Publication Date
JP2003168789A true JP2003168789A (ja) 2003-06-13

Family

ID=19175028

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001364907A Pending JP2003168789A (ja) 2001-11-29 2001-11-29 Ｓｏｉウェーハの製造方法

Country Status (2)

Country Link
JP (1) JP2003168789A (ja)
WO (1) WO2003046992A1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005109448A (ja) * 2003-09-29 2005-04-21 Sharp Corp 層転位によりガラス上に緩和したシリコンゲルマニウムを作製する方法
JP2006032968A (ja) * 2004-07-20 2006-02-02 Sharp Corp 層の移転を介してシリコン・オン・グラスを製造する方法
JP2006140187A (ja) * 2004-11-10 2006-06-01 Shin Etsu Handotai Co Ltd 半導体ウェーハの製造方法
JP2006324530A (ja) * 2005-05-19 2006-11-30 Shin Etsu Chem Co Ltd Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ
JP2007507874A (ja) * 2003-09-30 2007-03-29 エス．オー．アイ．テック、シリコン、オン、インシュレター、テクノロジーズ ボンディング層が消滅する間接ボンディング
EP1839332A2 (fr) * 2005-01-19 2007-10-03 S.O.I.Tec Silicon on Insulator Technologies Formation et traitement d'une structure en sige
JP2008527752A (ja) * 2005-01-19 2008-07-24 エス．オー．アイ．テック、シリコン、オン、インシュレター、テクノロジーズ ＳｉＧｅ構造の形成および処理
JP2012191176A (ja) * 2011-03-11 2012-10-04 Soytec 真性半導体層を備えたウェーハ

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4617820B2 (ja) * 2004-10-20 2011-01-26 信越半導体株式会社 半導体ウェーハの製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5013681A (en) * 1989-09-29 1991-05-07 The United States Of America As Represented By The Secretary Of The Navy Method of producing a thin silicon-on-insulator layer
SG65697A1 (en) * 1996-11-15 1999-06-22 Canon Kk Process for producing semiconductor article
US5882987A (en) * 1997-08-26 1999-03-16 International Business Machines Corporation Smart-cut process for the production of thin semiconductor material films
JP3607194B2 (ja) * 1999-11-26 2005-01-05 株式会社東芝 半導体装置、半導体装置の製造方法、及び半導体基板
JP2001284558A (ja) * 2000-03-31 2001-10-12 Fujitsu Ltd 積層半導体基板及びその製造方法並びに半導体装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005109448A (ja) * 2003-09-29 2005-04-21 Sharp Corp 層転位によりガラス上に緩和したシリコンゲルマニウムを作製する方法
JP2007507874A (ja) * 2003-09-30 2007-03-29 エス．オー．アイ．テック、シリコン、オン、インシュレター、テクノロジーズ ボンディング層が消滅する間接ボンディング
JP4739213B2 (ja) * 2003-09-30 2011-08-03 エス．オー．アイ．テック、シリコン、オン、インシュレター、テクノロジーズ ボンディング層が消滅する間接ボンディング
JP2006032968A (ja) * 2004-07-20 2006-02-02 Sharp Corp 層の移転を介してシリコン・オン・グラスを製造する方法
JP2006140187A (ja) * 2004-11-10 2006-06-01 Shin Etsu Handotai Co Ltd 半導体ウェーハの製造方法
EP1839332A2 (fr) * 2005-01-19 2007-10-03 S.O.I.Tec Silicon on Insulator Technologies Formation et traitement d'une structure en sige
JP2008527752A (ja) * 2005-01-19 2008-07-24 エス．オー．アイ．テック、シリコン、オン、インシュレター、テクノロジーズ ＳｉＧｅ構造の形成および処理
JP2006324530A (ja) * 2005-05-19 2006-11-30 Shin Etsu Chem Co Ltd Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ
JP2012191176A (ja) * 2011-03-11 2012-10-04 Soytec 真性半導体層を備えたウェーハ

Also Published As

Publication number Publication date
WO2003046992A1 (fr) 2003-06-05

Similar Documents

Publication Publication Date Title
US7928436B2 (en) Methods for forming germanium-on-insulator semiconductor structures using a porous layer and semiconductor structures formed by these methods
US6426270B1 (en) Substrate processing method and method of manufacturing semiconductor substrate
JP4446656B2 (ja) Ｓｏｉ型基板の形成方法
JP3352340B2 (ja) 半導体基体とその製造方法
TWI297171B (en) Method for fabricating a germanium on insulator (geoi) type wafer
US7498229B1 (en) Transistor and in-situ fabrication process
EP0843345A2 (en) Method of manufacturing a semiconductor article
JP2005311367A (ja) ハイブリッド結晶方位上の歪みシリコンｃｍｏｓ
JP2010016390A (ja) グレーデッドエピタキシャル成長を用いた半導体品の製造プロセス
WO2002043153A1 (fr) Procede de fabrication de plaquette de semi-conducteur
TW200525765A (en) Strained dislocation-free channels for CMOS and method of manufacture
US20030049893A1 (en) Method for isolating semiconductor devices
TWI746555B (zh) 用於製作應變式絕緣體上半導體底材之方法
JP2901031B2 (ja) 半導体基材及びその作製方法
WO2006051730A1 (ja) 半導体ウェーハの製造方法
US11011410B2 (en) Substrate having two semiconductor materials on insulator
WO2004073043A2 (en) Semiconductor-on-insulator article and method of making same
JP2003168789A (ja) Ｓｏｉウェーハの製造方法
US7238973B2 (en) Semiconductor member, manufacturing method thereof, and semiconductor device
JP2006173354A (ja) Ｓｏｉ基板の製造方法
JP2003078116A (ja) 半導体部材の製造方法及び半導体装置の製造方法
JPH05206422A (ja) 半導体装置及びその作製方法
US9048286B2 (en) Substrate for integrated circuit and method for forming the same
JP4649918B2 (ja) 貼り合せウェーハの製造方法
JP4626133B2 (ja) 貼り合せウェーハの製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061102

A02 Decision of refusal

Effective date: 20070330

Free format text: JAPANESE INTERMEDIATE CODE: A02