JP2005311367A - ハイブリッド結晶方位上の歪みシリコンｃｍｏｓ - Google Patents

ハイブリッド結晶方位上の歪みシリコンｃｍｏｓ Download PDF

Info

Publication number
JP2005311367A
JP2005311367A JP2005119125A JP2005119125A JP2005311367A JP 2005311367 A JP2005311367 A JP 2005311367A JP 2005119125 A JP2005119125 A JP 2005119125A JP 2005119125 A JP2005119125 A JP 2005119125A JP 2005311367 A JP2005311367 A JP 2005311367A
Authority
JP
Japan
Prior art keywords
layer
strained
semiconductor
semiconductor layer
hybrid substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005119125A
Other languages
English (en)
Inventor
K Chan Kevin
ケビン・ケイ・チャン
Bruce B Doris
ブルース・ビー・ドリス
Kathryn W Guarini
キャスリン・ダブリュ・グアリニ
Meikei Leong
メイケイ・レオン
Shreesh Narasimha
シュリーシュ・ナラシムハ
Alexander Reznicek
アレクサンダー・レズニセク
Lim Kern
カーン・リム
Devendra K Sadana
デヴェンドラ・ケイ・サダナ
Leathen Shi
リーゼン・シー
Jeffrey W Sleight
ジェフリー・ダブリュ・スライト
Min Yang
ミン・ヤング
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2005311367A publication Critical patent/JP2005311367A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76275—Vertical isolation by bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H01L29/78687—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys with a multilayer structure or superlattice structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】 異なる結晶方位を有する基板上に形成された集積半導体デバイスを提供する。
【解決手段】 歪みＳｉ含有ハイブリッド基板を形成する方法、および、この方法によって形成する歪みＳｉ含有ハイブリッド基板を提供する。本発明の方法では、半導体材料、第２の半導体層、またはその双方の上に、歪みＳｉ層を形成する。本発明によれば、歪みＳｉ層は、再成長半導体層または第２の半導体層のいずれかと同じ結晶方位を有する。この方法は、デバイス層の少なくとも１つが歪みＳｉを含むハイブリッド基板を提供する。
【選択図】 図４

Description

本出願は、２００３年６月１７日に出願された同時係属中の本出願と共に本出願人に譲渡された米国特許出願連続番号第１０／２５０，２４１号、および、２００３年１０月２９日に出願された同時係属中の本出願と共に本出願人に譲渡された米国特許出願連続番号第１０／６９６，６３４号に関連し、前述の米国出願の各々の全内容が引用により本願に含まれるものとする。
本発明は、デジタルまたはアナログ用途のための高性能金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ：metal oxide semiconductor field effect transistor）に関し、更に具体的には、表面方位によってキャリア移動度の向上を利用するＭＯＳＦＥＴに関する。
現在の半導体技術において、ｎＦＥＴまたはｐＦＥＴ等のＣＭＯＳデバイスは、通常、単結晶方位を有するＳｉ等の半導体ウエハ上に製造される。具体的には、今日の半導体デバイスのほとんどは、（１００）結晶方位を有するＳｉ上に構築される。
電子は、（１００）Ｓｉ表面方位について高い移動度を有することが知られているが、ホールは、（１１０）表面方位について高い移動度を有する事が知られている。すなわち、（１００）Ｓｉ上のホール移動度の値は、この結晶方位についての対応する電子移動度よりもほぼ２ｘ〜４ｘ低い。この不一致を補償するため、ｐＦＥＴは、ｎＦＥＴプルダウン電流に対してプルアップ電流のバランスを取るため、および、均一な回路スイッチングを達成するため、広い幅を有するように設計される。幅の広いｐＦＥＴは、大きなチップ領域を占めるので、望ましくない。
一方、（１１０）Ｓｉ上のホール移動度は、（１００）Ｓｉ上よりも２ｘ大きい。従って（１１０）表面上に形成されたｐＦＥＴは、（１００）表面上に形成されたｐＦＥＴよりも著しく高い駆動電流を示す。しかしながら、（１１０）Ｓｉ表面上の電子移動度は、（１００）Ｓｉ表面に比べて大きく劣化する。
上述の考察から推定できるように、（１１０）Ｓｉ表面は、良好なホール移動度のためにｐＦＥＴデバイスに最適であるが、かかる結晶方位は、ｎＦＥＴデバイスには全く不適切である。その代わり、（１００）Ｓｉ表面は、その結晶方位が電子移動度に好都合であるので、ｎＦＥＴデバイスに最適である。
２００３年６月１７日に出願された同時係属中の本出願と共に本出願人に譲渡された米国特許出願連続番号第１０／２５０，２４１号は、（１１０）表面方位上にｐＦＥＴを形成し、（１００）表面方位上にｎＦＥＴデバイスを形成するというように、ハイブリッド方位上にＣＭＯＳデバイスを製造するための手法を提供する。ホール移動度は、（１００）方位上よりも（１１０）方位上の方が１５０％高いので、ｐＦＥＴの性能は従来のＣＭＯＳ技術から大きく向上する。この向上にもかかわらず、ｎＦＥＴは従来のＣＭＯＳと同じままである。
上述のことに鑑み、特定のタイプのデバイスについてデバイス性能を向上させる、異なる結晶方位を有する基板上に形成された集積半導体デバイスを提供することが求められている。デバイス性能の向上は、ｎＦＥＴおよびｐＦＥＴの双方にとって必要であり、これによって、同時係属中の本出願と共に本出願人に譲渡された米国特許出願連続番号第１０／２５０，２４１号に述べられた技術を改善する。
本発明の１つの目的は、ハイブリッド基板の特定の結晶方位上に、異なるタイプのデバイスを形成し、各タイプのデバイスの性能を向上させるように、半導体デバイスを集積する方法を提供することである。
本発明の別の目的は、ハイブリッド基板の（１１０）結晶面上にｐＦＥＴを配置し、（１００）結晶面上にｎＦＥＴを配置するように、半導体デバイスを集積する方法を提供することである。
本発明の更に別の目的は、ｎＦＥＴあるいはｐＦＥＴまたはその両方を製造することができる上部デバイス層として歪み（strained）Ｓｉを含むハイブリッド結晶方位基板を用いて、ｎＦＥＴのデバイス性能を向上させ、ｐＦＥＴのデバイス性能を更に向上させることである。
本発明の更に別の目的は、あるデバイスがバルクと同様の特性を有し、他のデバイスがＳＯＩと同様の特性を有する、異なる結晶方位を有する歪みＳｉ含有ハイブリッド基板を製造する方法を提供することである。
本発明の更に別の目的は、形成されるデバイスが各々ＳＯＩと同様の特性を有する、異なる結晶方位を有する歪みＳｉ含有ハイブリッド基板を製造する方法を提供することである。
これらおよび他の目的および利点を本発明において達成するために用いる方法では、異なる結晶方位を有する第１および第２の半導体層を含むハイブリッド基板を最初に設ける。異なる結晶方位を有するハイブリッド基板を設けた後、この基板に、パターニング、エッチング、および半導体層の再成長を行う。パターニング・ステップの前に歪みＳｉ層を形成して、歪みＳｉ層が第２の半導体層と同じ結晶方位を有するようにすること、あるいはこれを再成長の後に形成して、歪みＳｉ層が第１の半導体層と同じ結晶方位を有するようにすること、またはその両方とすることができる。これらのステップの後、分離領域を形成し、歪みＳｉ含有ハイブリッド基板の上に半導体デバイスを形成することができる。
広義には、本発明は、歪みＳｉ含有ハイブリッド基板を形成する方法を提供する。この方法は、
第１の結晶方位の第１の半導体層、この第１の半導体層の表面上に配置した埋め込み絶縁層、この埋め込み絶縁層上に配置し第１の結晶方位とは異なる第２の結晶方位の第２の半導体層を含むハイブリッド基板を設けるステップと、
第１の半導体層の表面まで延在する開口を設けるステップと、
半導体材料が第１の結晶方位を有し、第２の半導体層または再成長半導体材料の少なくとも１つの上にあるように歪みＳｉ層が形成されることを条件として、開口内で第１の半導体層上に半導体材料を再成長させるステップであって、前記Ｓｉ層が、下にある第２の半導体層または再成長半導体材料のものと一致する結晶方位を有する、ステップと、
を有する。
本発明のいくつかの実施形態では、開口内で、くぼんだ再成長半導体材料の上に、歪みＳｉ層を形成する。
本発明の他の実施形態では、歪みＳｉ層が第２の半導体層の上にあり、ハイブリッド基板内に開口を形成する前に、第２の半導体層の上に形成される。
本発明の更に別の実施形態では、歪みＳｉ層が、再成長半導体材料および第２の半導体層の双方の上にある。これらの実施形態では、ハイブリッド基板内に開口を形成する前に、第２の半導体層の上に第１の歪みＳｉ層を形成し、開口内で、くぼんだ再成長半導体材料の上に、第２の歪みＳｉ層を形成する。
本発明の更に別の実施形態では、歪みＳｉ層は、熱混合プロセスによって形成した緩和ＳｉＧｅ合金層の上に形成する。
また、本発明は、Ｓｉ含有ハイブリッド基板を提供する。この基板は、
第１の結晶方位の第１の半導体層、この第１の半導体層の表面上に配置した埋め込み絶縁層、埋め込み絶縁層上に配置し第１の結晶方位とは異なる第２の結晶方位の第２の半導体層を含むハイブリッド基板と、
第１の半導体層の表面部分上に配置した再成長半導体材料と、
再成長半導体層または第２の半導体層の少なくとも１つの上にある歪みＳｉ層であって、この歪みＳｉ層が、下にある再成長半導体材料または第２の半導体層の結晶方位と一致する結晶方位を有する、歪みＳｉ層と、
を有する。
いくつかの実施形態では、歪みＳｉ層は、再成長半導体材料のみの上にある。他の実施形態では、歪みＳｉ層は、第２の半導体層のみの上にある。更に別の実施形態では、歪みＳｉ層は、再成長半導体材料および第２の半導体層の双方の上にある。
本発明は、異なる結晶方位の第１および第２の半導体層を有する歪みＳｉ含有ハイブリッド基板上にＣＭＯＳデバイスを製造する方法を提供する。これより、本発明について、本出願に添付する図面を参照することによって、更に詳細に説明する。本出願に添付する図面は、歪みＳｉ含有ハイブリッド基板のみを示す。各図面内で、半導体デバイスおよびトレンチ分離領域の図示は、明確さのため省略している。この省略にもかかわらず、図面に示す歪みＳｉ含有ハイブリッド基板は、基板の最上層の上に半導体デバイスすなわちＣＭＯＳトランジスタを含むことができ、トレンチ分離領域もそこに形成することができる。
図面において、最終的なハイブリッド基板は、異なる結晶方位の上部同一平面領域を有する。同一平面領域は、例えば、第２の半導体層および歪みＳｉ層、歪みＳｉ層および再成長半導体材料、または第１の歪みＳｉ層および第２の歪みＳｉ層とすることができる。上述のように、各上部領域は、他のものとは異なる結晶方位を有する。
まず、本発明の第１の実施形態を示す図１〜４を参照する。この第１の実施形態（図４を参照のこと）では、ハイブリッド基板１０の第２の半導体層１６の表面上に形成された緩和ＳｉＧｅ層１８上に、歪みＳｉ層２０が配置されている。この実施形態では、歪みＳｉ層２０の上に形成されるデバイスは、ＳＯＩと同様である。なぜなら、下部に埋め込み絶縁層１４が配置されているからである。パターニング、エッチング、および再成長により、緩和ＳｉＧｅ層１８および歪みＳｉ層２０の形成後に、再成長半導体層２８を形成する。再成長は、ハイブリッド基板１０の第１の半導体層１２上で行われるので、再成長半導体層２８は、ハイブリッド基板１０の第１の半導体層１２と同じ結晶方位を有するが、歪みＳｉ層２０および緩和ＳｉＧｅ層１８は、ハイブリッド基板１０の第２の半導体層１６と同じ結晶方位を有する。図４に示すように、任意選択的なスペーサ２７の形態で、構造内に分離が存在する。
図１を参照すると、本発明の第１の実施形態において用いられるハイブリッド基板１０が示されている。ハイブリッド基板１０は、第１の半導体層１２、この第１の半導体層１２の表面上に配置された埋め込み絶縁層１４、および埋め込み絶縁層１４の表面上に配置された第２の半導体層１６を含む。本発明に従って、ハイブリッド基板１０の第１の半導体層１２は、第１の結晶方位を有する第１の半導体材料を含み、ハイブリッド基板１０の第２の半導体層１６は、第１の結晶方位とは異なる第２の結晶方位を有する第２の半導体材料を含む。
ハイブリッド基板１０の第１の半導体層１２は、例えば、Ｓｉ、ＳｉＣ、ＳｉＧｅ、ＳｉＧｅＣ、Ｇｅ、ＧａＡｓ、ＩｎＡｓ、ＩｎＰ、ならびに他のＩＩＩ／ＶまたはＩＩ／ＶＩ化合物半導体を含む、いずれかの半導体材料から成る。また、本明細書中では、前述の半導体材料の組み合わせも考えられる。第１の半導体層１２は、無歪み（unstrained）層、歪み層、または無歪み層および歪み層の組み合わせとすることができる。また、第１の半導体層１２は、（１１０）、（１１１）、または（１００）とすることができる第１の結晶方位を有すると特徴付けられる。第１の半導体層１２は、任意選択的に、ウエハの上部に形成することも可能である。
いくつかの例では、第１の半導体層１２はバルクウエハであり、その厚さはウエハの厚さである。
第２の半導体層１６は、第１の半導体層１２のものと同じまたは異なるものとすることができる、いずれかの半導体材料から成る。このため、第２の半導体層１６は、例えば、Ｓｉ、ＳｉＣ、ＳｉＧｅ、ＳｉＧｅＣ、Ｇｅ、ＧａＡｓ、ＩｎＡｓ、ＩｎＰ、ならびに他のＩＩＩ／ＶまたはＩＩ／ＶＩ化合物半導体を含むことができる。第２の半導体層１６は、無歪み層、歪み層、または歪み層および無歪み層の組み合わせとすることができる。また、第２の半導体層１６は、前述の半導体材料の組み合わせを含むことも可能である。
また、第２の半導体層１６は、第１の結晶方位とは異なる第２の結晶方位を有すると特徴付けられる。このため、第２の半導体層１６の結晶方位は、第２の半導体層１６の結晶方位が第１の半導体層１２の結晶方位と同じでないという条件で、（１００）、（１１１）、または（１１０）である。
第２の半導体層１６の厚さは、ハイブリッド基板１０を形成するために用いる初期開始ウエハによって様々であり得る。しかしながら、通常、第２の半導体層１６は、約１０ｎｍから約２００μｍまでの厚さを有し、より典型的には、約５０ｎｍから約２μｍまでの厚さを有する。
ハイブリッド基板１０の第１および第２の半導体層（１２および１６）間に配置される埋め込み絶縁層１４は、酸化物、窒化物、酸窒化物、またはこれらの絶縁材料のいずれかの組み合わせとすることができる。いくつかの実施形態では、埋め込み絶縁層１４は酸化物である。
図１に示すハイブリッド基板１０は、ボンディングを用いる層移送（layer transfer）プロセスを利用して形成される。
本発明のいくつかの実施形態では、ハイブリッド基板１０は、厚いＢＯＸ領域すなわち埋め込み酸化物を有するＳＯＩ基板である。かかる実施形態では、ＳＯＩの厚さは約５から１００ｎｍまでである。本発明の更に別の実施形態では、ハイブリッド基板１０は、半導体−半導体、特にＳｉ−Ｓｉの直接ウエハ・ボンディングによって形成された薄いＢＯＸを含む。この実施形態では、上部ＳＯＩ層は、約２００ｎｍから約２μｍまでの厚さを有し、ＢＯＸの厚さは約１０ｎｍ未満である。本発明の更に別の実施形態では、ハイブリッド基板１０は、厚いＳＯＩ層の下に形成された厚いＢＯＸを含む。その実施形態では、ＳＯＩ層は約２００ｎｍから約２μｍまでの厚さを有し、ＢＯＸの厚さは約１０ｎｍ以上である。この実施形態では、ハイブリッド基板は、絶縁体を有する少なくとも１つの半導体ウエハを、絶縁層を有する場合もあるし有さない場合もある別の半導体ウエハにボンディングすることによって形成される。
ハイブリッド基板１０を製造するために用いられる半導体層（１２および１６）は、２つのＳＯＩウエハを含むことがあり、この場合、そのウエハの１つが第１の半導体層１２を含み、他のウエハが第２の半導体層１６を含む。また、半導体層（１２および１６）は、ＳＯＩウエハおよびバルク半導体ウエハ、双方とも絶縁層を上に含む２つのバルク半導体ウエハ、または、ＳＯＩウエハおよびＨ2注入領域等のイオン注入領域を含むバルク・ウエハを含む場合もあり、このイオン注入領域は、ボンディングの間にウエハの少なくとも１つの一部を分割するために用いることができる。
ボンディングを達成するには、まず、２つの半導体ウエハを互いに密接に接触させ、接触したウエハに任意選択的に外部からの力をかけ、次いで２つの接触したウエハを共にボンディングすることができる条件下で、２つのウエハを加熱する。加熱ステップは、外部からの力を加えてまたは加えずに行うことができる。加熱ステップは、通常、約２００℃〜約１０５０℃の温度で約２〜約２０時間の時間期間、不活性雰囲気で行う。更に好ましくは、ボンディングは、約２００℃〜約４００℃の温度で、約２〜約２０時間の時間期間行う。「不活性雰囲気」という言葉は、本発明において、Ｈｅ、Ａｒ、Ｎ2、Ｘｅ、Ｋｒまたはその混合物等の不活性ガスを用いる雰囲気を示すために用いる。ボンディング・プロセス中に用いる好適な雰囲気はＮ2である。
直接半導体−半導体ウエハ・ボンディングを用いる実施形態では、ボンディングは、通常の室温（１５℃〜４０℃）で達成される。この直接ボンディング技法において用いる２つのウエハの表面に、表面処理ステップを施して、直接ボンディング用の表面の少なくとも１つ、好ましくは双方を、親水性または疎水性の表面に変更することができる。
疎水性表面は、例えば、S. Bengtsson等の「Interface charge control of directly bondedsilicon structures」、J. Appl. Phys.V66, p1231（１９８９年）に開示されたように、ＨＦディップ・プロセスを利用して達成可能である。親水性表面は、例えば、酸素プラズマ等の乾燥クリーン・プロセス（S. Farrens、「Chemical freeroom temperature wafer to wafer bonding」、J. Electrochem. Soc. Vol 142, p3949（１９９５年）を参照のこと）、アルゴン高エネルギ・ビーム表面エッチング、あるいはＨ2ＳＯ4またはＨＮＯ3溶液等のウエット化学酸化剤、またはその両方によって達成することができる。ウエット・エッチング・プロセスは、例えば、M. Shimbo等、「Silicon-to-silicondirect bonding method」J. Appl. Phys.V60, p2987（１９８６年）に開示されている。
いくつかの実施形態では、ボンディングの後に追加のアニーリング・ステップを行って、ボンディングしたウエハの結合強度を更に増大させる。追加のアニーリング・ステップを用いる場合、アニーリングは、不活性雰囲気で、１００℃〜約４００℃の温度で、約２〜約３０時間の時間期間行う。更に好適には、ボンディング・エネルギの増大が必要である場合、ボンディング後に行うアニーリング・ステップは、約２００℃〜約３００℃の温度で、約２〜約２０時間の時間期間行う。Ｈ2注入を行う場合は、ボンディングの後に、３５０℃〜５００℃のアニーリングの間、注入領域において層の分割が生じる。
２つのＳＯＩウエハを用いる実施形態では、ボンディングの後に、化学機械研磨（ＣＭＰ）またはグラインディングおよびエッチング等の平坦化プロセスを用いて、ＳＯＩウエハの少なくとも１つの一部の材料層を除去することも可能である。
ウエハの１つがイオン注入領域を含む実施形態では、イオン注入領域が、ボンディングの間に多孔性領域を形成し、これによってイオン注入領域上のウエハ部分が割れて、結合したウエハを離れる。注入領域は、通常、当業者に周知のイオン注入条件を用いてウエハの表面内に注入されるＨ2イオンから成る。
図１に示すハイブリッド基板１０を設けた後、従来のエピタキシャル成長プロセスを用いて、ハイブリッド基板１０の第２の半導体層１６の表面上に、緩和ＳｉＧｅ合金層１８を形成する。緩和ＳｉＧｅ合金層１８を含む構造を、例えば図２に示す。緩和ＳｉＧｅ合金層１８の厚さは、成長させるＳｉＧｅ合金層１８が緩和状態にあるならば、変動し得る。通常、緩和ＳｉＧｅ合金層１８は、約１０〜約２０００ｎｍの厚さを有し、更に典型的には約５０〜約１０００ｎｍの厚さを有する。
緩和ＳｉＧｅ合金層１８は、第２の半導体層１６の表面上にエピタキシャル成長させるので、緩和ＳｉＧｅ合金層１８は、第２の半導体層１６と同じ結晶方位を有する。
ハイブリッド基板１０の最上部に緩和ＳｉＧｅ合金層１８を形成した後、緩和ＳｉＧｅ合金層１８の上に歪みＳｉ層２０を形成する。歪みＳｉ層２０を含む構造も、図２に示す。歪みＳｉ層２０は、エピタキシャル成長方法を用いて、緩和ＳｉＧｅ合金層１８の上に形成する。
歪みＳｉ層２０は、下にある緩和ＳｉＧｅ合金層１８の厚さよりも概ね小さい厚さを有する。通常、歪みＳｉ層２０の厚さは、約５〜約５０ｎｍであり、より典型的には約１０〜約２０ｎｍの厚さである。歪みＳｉ層２０における歪みのレベルは、ＳｉＧｅ合金層１８のＧｅモル比の関数である。典型的には、Ｇｅの２０％を用いる。
歪みＳｉ層２０は緩和ＳｉＧｅ合金層１８の表面上に形成されるので、歪みＳｉ層２０は、緩和ＳｉＧｅ合金層１８と同じ結晶方位を有する（この結晶方位は、第２の半導体層１６によって決定する）。従って、本発明のこの実施形態では、歪みＳｉ層２０は、第２の半導体層１６と同じ結晶方位を有する。
例えば、化学気相付着（ＣＶＤ）、プラズマ・エンハンス化学気相付着（ＰＥＣＶＤ）、化学溶液付着、原子層付着、または物理気相付着等の付着プロセスを用いて、歪みＳｉ層２０の露出した上面上に、ハード・マスク層すなわちパッド・スタック２２を形成する。あるいは、ハード・マスク層２２は、熱酸化、窒化、または酸窒化プロセスを用いて形成することができる。
ハード・マスク層２２は、例えば、酸化物、窒化物、酸窒化物、またはそのスタック等の誘電材料から成る。図３に示す実施形態では、ハード・マスク層２２は、酸化物層２４および窒化物層２６を含む。ハード・マスク層２２の厚さは、マスク材料の組成およびこれを形成する際に用いた技法に応じて、様々に変わり得る。通常、ハード・マスク層２２は、約５〜約５００ｎｍの付着厚さを有する。
次いで、リソグラフィおよびエッチングにより、ハード・マスク層２２をパターニングして、パターニング・マスクを設ける。本発明では、これをエッチ・マスクとして用いて、ハイブリッド基板１０の歪みＳｉ層２０の露出部分、下にある緩和ＳｉＧｅ合金層１８の部分、下にある第２の半導体層１６の部分、および下にある埋め込み絶縁層１４の部分を除去し、第１の半導体層１２の上面または第１の半導体層１２内で停止させる。パターン転写および開口２５の形成後の構造を、例えば図３に示す。
ハード・マスク層２２のエッチングおよびパターン転写は、単一のエッチング・プロセスまたは多数のエッチング・ステップを用いて行うことができる。エッチングは、反応性イオン・エッチング、イオン・ビーム・エッチング、プラズマ・エッチング、またはレーザ・エッチング等のドライ・エッチング・プロセス、化学エッチング液を用いるウエット・エッチング・プロセス、またはそのいずれかの組み合わせを含むことができる。本発明の１つの好適な実施形態では、本発明のこのステップにおいて反応性イオン・エッチング（ＲＩＥ）を用いて、様々な層を選択的に除去し、下にある第１の半導体層１２を露出させる。
次に、上述の処理ステップによって設けられた露出側壁上で、開口２５内に、任意選択的なスペーサ２７を形成することができる。任意選択的なスペーサ２７は、付着およびエッチングによって形成する。任意選択的なスペーサ２７は、例えば、酸化物、窒化物、酸窒化物、またはそのいずれかの組み合わせ等の絶縁材料から成るものとすることができる。任意選択的なスペーサ２７は、図示のように単一のスペーサとすることができ、または、多数のスペーサを含むことも可能である。図３は、構造に任意選択的なスペーサ２７があることを示す。
次いで、第１の半導体層１２の露出表面上に、再成長半導体材料２８を形成する。本発明によると、半導体材料２８は、第１の半導体層１２の結晶方位と同じである結晶方位を有する。この再成長半導体材料２８は第１の半導体層１２と同じ表面方位を有するが、これは、第１の半導体層１２とは異なる半導体材料とすることも可能である。
再成長半導体材料２８は、選択的エピタキシャル成長方法を用いて形成することができる、Ｓｉ、歪みＳｉ、ＳｉＧｅ、ＳｉＣ、ＳｉＧｅＣ、またはその組み合わせ等のいずれかの半導体材料を含むことができる。再成長材料２８は、歪みありまたは無歪みとすることができる。この実施形態では、再成長半導体材料は、無歪み半導体材料である。
高品質の再成長半導体材料２８を達成するため、開口２５の外側のパターニング・マスクの上部にポリシリコンまたはアモルファス・シリコンを形成しない選択的エピタキシが推薦される。エピタキシの間のファセット形成を排除するため、再成長半導体材料２８は、いくつかの実施形態では、パターニング・マスクより高く成長させることができ、その後にパターニング・マスクの高さまで研磨する。
再成長半導体材料２８を形成した後、この構造にＣＭＰ等の従来の平坦化プロセスを施して、図４に示す歪みＳｉ含有ハイブリッド基板を設ける。図示のように、平坦化ステップによって、構造からパターニング・ハード・マスクを除去し、歪みＳｉ層２０が再成長半導体材料２８とほぼ同一平面である実質的に平坦な歪みＳｉ含有ハイブリッド基板１０を提供する。図４に示すハイブリッド基板は、異なる結晶方位の領域すなわち歪みＳｉ層２０および再成長半導体材料２８を有し、ここに半導体デバイスを形成することができる。
例えば、デバイス分離形成、ウエル領域形成、およびゲート領域形成を含む、標準的なＣＭＯＳ処理を行うことができる。具体的には、図４に示す構造を設けた後、デバイス領域を相互に分離するように、通常、浅いトレンチ分離領域等の分離領域を形成する。
分離領域は、例えば、トレンチ画定およびエッチング、拡散バリアによるトレンチの任意選択的なライニング、および酸化物等のトレンチ誘電体によるトレンチの充填を含む、当業者に周知の処理ステップを用いて形成する。トレンチ充填の後、この構造を平坦化し、任意選択的な高密度化プロセス・ステップを実行して、トレンチ誘電体を高密度化することができる。
露出した半導体層すなわち歪みＳｉ層２０および再成長半導体材料２８の上に、半導体デバイスすなわちｐＦＥＴおよびｎＦＥＴを形成する。本発明によれば、形成するデバイスのタイプは、下にある半導体層の結晶方位、すなわち、歪みＳｉ層２０の結晶方位および再成長半導体層２８の結晶方位に依存する。当業者に周知の標準的なＣＭＯＳ処理ステップを用いて、ｐＦＥＴおよびｎＦＥＴを形成する。各ＦＥＴは、ゲート誘電体、ゲート導体、ゲート導体上に配置した任意選択的なハード・マスク、少なくともゲート導体の側壁上に配置したスペーサ、およびソース／ドレイン拡散領域を含む。ｐＦＥＴは、（１１０）または（１１１）方位を有する半導体材料上に形成されるが、ｎＦＥＴは、（１００）または（１１１）方位を有する半導体材料上に形成されることに留意すべきである。
図５〜８は、本発明の第２の実施形態を示す。この実施形態では、図８に示すように、再成長半導体材料２８は、くぼんだ緩和ＳｉＧｅ合金層を含む。くぼんだ緩和ＳｉＧｅ材料２８の上に、歪みＳｉ層２０が形成されている。第２の実施形態では、歪みＳｉ層２０は、再結晶半導体材料２８と同じ結晶方位を有する。従って、再成長半導体材料２８は、第１の結晶方位の第１の半導体層１２の一部の上に形成され、くぼんだ再成長半導体材料２８および歪みＳｉ層２０は、第１の結晶方位を有する。
図５は、第１の半導体層１２、この第１の半導体層１２上に配置された埋め込み絶縁層１４、および埋め込み絶縁層１４に配置した第２の半導体層１６を含むハイブリッド基板１０を示す。図５に示すハイブリッド構造１０は、図１に示すものと同じである。従って、上記で用いた様々な要素およびプロセスに関する上述の記載は、この実施形態にも等しく当てはまる。
次に、図６に示す構造を設けるため、第２の半導体層１６の表面上に、酸化物層２４および窒化物層２６を含むハード・マスク層２２をまず形成する。下にある第１の半導体層１２の表面を露出させる開口２５を設ける。開口２５は、リソグラフィおよびエッチングによりハード・マスク層２２をまずパターニングすることによって形成する。次いで、上述のように、任意選択的なスペーサ２７を形成する。
次いで、第１の半導体層１２の露出表面上に選択的なエピタキシを行って、緩和ＳｉＧｅ合金層を含む再成長半導体材料２８を形成する。緩和ＳｉＧｅ合金層（すなわち再成長半導体材料２８）は、必要ならば、パターニング・ハード・マスク層２２の上面まで平坦化することができ、次いで、時間を指定したＲＩＥステップを用いてこれをくぼませて、例えば図７に示す構造を設ける。くぼみの深さは、続けて形成する歪みＳｉ層２０の所望の厚さに応じて、様々に異なるものとすることができる。
本発明のこの実施形態では、エピタキシによって形成される緩和ＳｉＧｅ合金層すなわち再成長半導体材料２８は、第１の半導体層１２のものと同じ結晶方位を有する。
次に、再成長緩和ＳｉＧｅ合金層２８のくぼんだ表面上に、ＣＶＤまたはエピタキシ等の従来の付着プロセスによって、歪みＳｉ層２０を形成する。次いで、平坦化プロセスによって、この構造からパターニング・ハード・マスク層２２を除去し、図８に示す歪みＳｉ含有ハイブリッド基板を設ける。この実施形態では、ＣＭＯＳデバイスを形成するためのデバイス領域の１つは第２の半導体層１６の露出表面であり、他のデバイス領域は歪みＳｉ層２０である。この実施形態では、歪みＳｉ層２０は、エピタキシャル再成長半導体材料２８の上に配置されているので、第１の半導体層１２と同じ結晶方位を有する。図８に示す構造上に、上述のような分離領域およびＣＭＯＳデバイスを形成することができる。
本発明の第３の実施形態は、プロセス・フローが、まず、図９に示す構造を設けることから開始する点で、上述の最初の２つの実施形態とわずかに異なる。この構造は、ウエハの表面上に直接形成した緩和ＳｉＧｅ合金層の形態で第１の半導体層１２を含む。ウエハは、いずれかの半導体または非半導体基板を含み、第１の半導体層１２は付着プロセスによって形成される。
次に、図９に示す構造を、埋め込み絶縁層１４および第２の半導体層１６を含む構造にボンディングして、図１０に示す構造を設ける。
次いで、上述のように、酸化物層２４および窒化物層２６を含むパターニング・ハード・マスク層２２を形成して、その後、パターニング・ハード・マスク層２２を貫通するように、緩和ＳｉＧｅ合金層すなわち第１の半導体層１２まで延在する開口を形成する。次いで、緩和ＳｉＧｅ合金層を含む露出した第１の半導体層１２上に、緩和ＳｉＧｅ合金を含む再成長半導体材料２８を再成長させて、図１１に示す構造を設ける。
次いで、緩和ＳｉＧｅ合金を含む再成長半導体材料２８を、上述のようにくぼませて、その上に歪みＳｉ層２０を形成する。次いで、この構造を平坦化して、図１２に示す歪みＳｉ含有ハイブリッド基板を設ける。
図１３〜１７は、歪みＳｉ含有ハイブリッド基板を形成するための本発明の第４の実施形態を示す。本発明の第４の実施形態は、図１３に示す初期構造を設けることから開始する。初期構造は、第１の半導体層１２、埋め込み絶縁層１４、犠牲第２半導体層１６’を含む。
次いで、犠牲第２半導体層１６’の上に、薄い（約１００ｎｍ以下の厚さを有する）ＳｉＧｅ合金層５０を形成し、図１４に示す構造を設ける。ＳｉＧｅ合金層５０は、ＣＶＤまたはエピタキシャル成長等のいずれかの従来の付着プロセスを用いて形成することができる。
次いで、図１４に示す構造に、熱混合ステップを施す。具体的には、熱混合ステップは、アニーリング・ステップであり、犠牲第２半導体層１６’およびＳｉＧｅ合金層５０の全体にＧｅを相互拡散させることができる温度で行われ、第２の半導体層１６として緩和ＳｉＧｅ合金層が形成される（図１５を参照のこと）。アニーリング・ステップの間に、層１６の上に酸化物層（図示せず）を形成することに留意すべきである。この酸化物層は、通常、アニーリング・ステップの後に、ＳｉＧｅに比べて酸化物の除去に高い選択性を有するＨＦ等の化学エッチング液を用いる従来のウエット・エッチ・プロセスによって、構造から除去する。
具体的には、本発明のアニーリング・ステップは、約９００℃〜約１３５０℃の温度で、より好ましくは約１２００℃〜約１３３５℃の温度で行われる。更に、本発明のアニーリング・ステップは、Ｏ2、ＮＯ、Ｎ2Ｏ、オゾン、空気等の少なくとも１つの酸素含有ガス、または他の同様の酸素含有ガス等を含む酸化雰囲気で行われる。酸素含有ガスは、相互に混合することができ（Ｏ2およびＮＯの混合物等）、またはガスを、Ｈｅ、Ａｒ、Ｎ2、Ｘｅ、Ｋｒ、またはＮｅ等の不活性ガスで希釈することができる。
アニーリング・ステップは、通常約１０〜約１８００分の範囲である様々な時間期間、より好ましくは約６０〜約６００分の時間期間、行うことができる。アニーリング・ステップは、単一の目標温度で行うことができ、または、様々なランプ・レート（ramp rate）および浸漬時間（soaktime）を用いた様々なランプおよび浸漬サイクルを用いることができる。
アニーリング・ステップは、酸化雰囲気のもとで行って、Ｇｅ原子に対する拡散バリアとして作用する表面酸化物層の存在を実現する。従って、いったん構造の表面上に酸化物層が形成されると、埋め込み絶縁層１４と表面酸化物層との間で、Ｇｅはトラップされる。表面酸化物の厚さが増すにつれて、Ｇｅは層１６’および５０の全体を通して更に均一に分布するが、侵入してくる酸化物層から連続的かつ効率的に退けられる。加熱ステップが、希釈酸素含有ガス内で、約１２００℃〜約１３２０℃の温度で行われると、本発明では効率的な熱混合が達成される。
また、本明細書中において、ＳｉＧｅ層の融点に基づいて、目的に合わせた熱サイクルを用いることも考えられる。かかる例では、ＳｉＧｅ層の融点より低い範囲まで温度を調節する。
ＳｉＧｅ合金層５０および犠牲第２半導体層１６’の熱混合によって、緩和ＳｉＧｅ合金から成る第２の半導体層１６を形成するアニーリング・ステップの後、第２の半導体層１６の上に歪みＳｉ層２０を形成する（すなわち熱混合ＳｉＧｅ合金層）。この構造を、例えば図１５に示す。歪みＳｉ層２０は、約２０ｎｍ以下の厚さを有する薄い層であり、当技術分野において周知の従来の付着プロセスによって形成される。歪みＳｉ層は、熱混合によって形成される半導体層１６と同じ結晶方位を有する。
次に、上述の図３に示す構造を形成する際に用いた手順を、図１５に示す構造上に用いて、図１６に示す構造を設ける。具体的には、まず、付着およびリソグラフィによって、酸化物層２４および窒化物層２６を含むパターニング・ハード・マスク層２２を形成し、次いで、第１の半導体層１２までエッチングすることによって開口２５を形成し、その後、付着およびエッチングによって任意選択的なスペーサ２７を形成し、第１の半導体層１２と同じ結晶方位を有する再成長半導体材料２８を開口内に形成する。
ハード・マスク層２２の除去および平坦化を含む、図４に示す構造を得る際の上述の処理ステップを用いて、図１７に示す歪みＳｉ含有ハイブリッド基板を得る。
図１８〜図２２に、本発明の第５の実施形態を示す。上述の実施形態とは異なり、図２２に示す最終的な歪みＳｉ含有ハイブリッド基板は、双方ともＳＯＩ同様のデバイス領域を有する。なぜなら、再成長半導体材料２８および第２の半導体層１６の下に埋め込み絶縁層が存在するからである。図１８は、本発明のこの実施形態の初期構造を示す。具体的には、図１８に示す初期構造は、ウエハ１００、底部絶縁層１０２、第１の犠牲半導体層１２’、およびＳｉＧｅ合金層５０を含む。ウエハ１００は、当技術分野において周知のいずれかの半導体または非半導体基板を含むことができる。底部絶縁層１０２は、埋め込み絶縁層１４に関して上述した絶縁体の１つから成る。ＳｉＧｅ合金層５０は、上述のように形成され、この層は、典型的に約１００ｎｍ以下の厚さを有する。
図１８に示す構造を設けた後、この構造に上述の熱混合ステップを施して、図１９に示す構造を設ける。この実施形態では、熱混合ステップによって、犠牲第１半導体層１２’およびＳｉＧｅ合金層５０を、熱混合および緩和したＳｉＧｅ合金を含む第１の半導体層１２に変換する。図示のように、この構造は、ウエハ１００、底部絶縁層１０２、および熱混合第１半導体層１２を含む。
次いで、図１９に示す構造を、上述のボンディング・プロセスを用いて、埋め込み絶縁層１４および第２の半導体層１６を含む別の構造にボンディングする。結果として得られるボンディングした構造を、例えば図２０に示す。
次いで、図２０に示す第２の半導体層１６の表面に、酸化物層２４および窒化物層２６を含むハード・マスク層２２を加えて、その後、リソグラフィおよびエッチングによってハード・マスク層２２をパターニングする。ハード・マスク層２２のパターニング後、エッチングにより、第１の半導体層１２の表面まで延在する開口を形成する。次いで、開口内に任意選択的なスペーサ２７を形成し、第１の半導体層１２の露出表面上に、ＳｉＧｅ合金を含む再成長半導体材料２８を成長させる。次いで、この構造に平坦化プロセスを施して、窒化物層２６の表面の上で停止する。上述の処理ステップを行った後に形成された構造を、例えば図２１に示す。本発明のこの実施形態では、再成長半導体材料２８は、第１の半導体層１２と同じである結晶方位を有する。
図２２が示す構造は、再成長半導体材料２８をくぼませ、くぼんだ再成長半導体材料２８上に歪みＳｉ層２０を付着させ、窒化物層２６および酸化物層２４を含むパターニング・ハード・マスク層２２を除去した後に形成される。
ここで、本発明の第６の実施形態を示す図２３〜２６を参照する。本発明の第６の実施形態では、ハイブリッド基板の全てのデバイス領域は、異なる結晶方位を有する歪みＳｉを含む。
図２３は、本発明において用いられる初期ハイブリッド基板１０を示す。図示のように、ハイブリッド基板１０は、第１の半導体層１２、第１の半導体層１２上に配置された埋め込み絶縁層１４、埋め込み絶縁層１４上に配置された第２の半導体層１６を含む。図２３に示すハイブリッド基板１０の要素、およびこれを形成する際に用いられるプロセスは、先に説明したものである。
次いで、エピタキシャル成長方法によって、第２の半導体層１６の表面上に、緩和ＳｉＧｅ合金層１８を形成し、その後、緩和ＳｉＧｅ層１８の上に、第１のひずみＳｉ層２０を形成する。緩和ＳｉＧｅ合金層１８および第１の歪みＳｉ層２０を含む構造を、例えば図２４に示す。
図２４に示す構造を設けた後、酸化物層２４および窒化物層２６を含むハード・マスク層２２を、図２４に示す第１の歪みＳｉ層２０の表面に加え、その後、リソグラフィおよびエッチングによってハード・マスク層２２をパターニングする。ハード・マスク層２２をパターニングした後、エッチングにより、第１の半導体層１２の表面まで延在する開口を形成する。次いで、開口内に任意選択的なスペーサ２７を形成し、第１の半導体層１２の露出表面上に、緩和ＳｉＧｅ合金を含む再成長半導体材料２８を成長させる。次いで、この構造に平坦化プロセスを施して、窒化物層２６の表面の上で停止する。上述の処理ステップを行った後に形成される構造を、例えば図２５に示す。本発明のこの実施形態では、再成長半導体材料２８は、第１の半導体層１２と同じである結晶方位を有する。
図２６が示す構造は、再成長半導体材料２８をくぼませ、くぼんだ再成長半導体材料２８上に歪みＳｉ層２１を付着させ、窒化物層２６および酸化物層２４を含むパターニング・ハード・マスク層２２を除去した後に形成される。図２６に示す歪みＳｉ含有ハイブリッド基板において、ＣＭＯＳデバイスは、異なる結晶方位を有する歪みＳｉ層２０および２１上に形成する。
ここで、本発明の第７の実施形態について、図２７〜３０を参照して詳細に説明する。本発明の第７の実施形態は、図２７に示す構造を設けることから開始する。図２７に示す構造は、ウエハ１００、ウエハ１００の上に形成した第１の半導体材料１２としての緩和ＳｉＧｅ層を含む。緩和ＳｉＧｅ層は、当業者には周知のエピタキシャル成長プロセスを用いて形成される。
次いで、図２８に示す構造を、埋め込み絶縁層１４および第２の半導体層１６を含む別の構造にボンディングする。ボンディングは、上述のボンディングを用いて行う。ボンディング・ステップ後に形成される構造を、例えば図２８に示す。
次に、第２の半導体層１６の露出表面上に、エピタキシにより、緩和ＳｉＧｅ合金層１８を形成し、次いで、緩和ＳｉＧｅ合金層１８の上に、第１の歪みＳｉ層２０を形成する。酸化物層２４および窒化物層２６を含むハード・マスク層２２を、第１の歪みＳｉ層２０の表面に加え、その後、リソグラフィおよびエッチングによってハード・マスク層２２をパターニングする。ハード・マスク層２２をパターニングした後、エッチングにより、第１の半導体層１２すなわち緩和ＳｉＧｅ層の表面まで延在する開口を形成する。次いで、開口内に任意選択的なスペーサ２７を形成し、第１の半導体層１２の露出表面上に、緩和ＳｉＧｅ合金を含む再成長半導体材料２８を成長させる。次いで、この構造に平坦化プロセスを施して、窒化物層２６の表面の上で停止する。上述の処理ステップを行った後に形成される構造を、例えば図２９に示す。本発明のこの実施形態では、再成長半導体材料２８は、第１の半導体層１２と同じである結晶方位を有する。
図３０が示す構造は、再成長緩和ＳｉＧｅ合金層２８をくぼませ、くぼんだ再成長半導体材料２８上に第２の歪みＳｉ層２１を付着させ、窒化物層２６および酸化物層２４を含むパターニング・ハード・マスク層２２を除去した後に形成される。図３０に示す歪みＳｉ含有ハイブリッド基板において、ＣＭＯＳデバイスは、異なる結晶方位を有する歪みＳｉ層上に形成する。
図３１〜３５は、本発明の第８の実施形態を示す。本発明の第８の実施形態では、図３１に示す構造を最初に設ける。図３１に示す構造は、ウエハ１００、底部絶縁層１０２、第１の犠牲半導体層１２’、およびＳｉＧｅ合金層５０を含む。ＳｉＧｅ合金層５０は、第１の犠牲半導体層１２’の表面上にエピタキシャル成長させる。
次いで、図３１に示す構造に上述の熱混合ステップを施して、底部絶縁層１０２上に熱混合緩和ＳｉＧｅ層を含む第１の半導体層１２を形成する。熱混合ステップの後に形成される構造を、例えば図３２に示す。
図３２に示す構造を、埋め込み絶縁層１４および第２の半導体層１６を含む第２の構造にボンディングする。ボンディングは、上述のように行う。ボンディングした構造を図３３に示す。
次に、第２の半導体層１６の表面上に、緩和ＳｉＧｅ合金層１８および第１の歪みＳｉ層２０を形成する。第１の歪みＳｉ層２０の表面に、酸化物層２４および窒化物層２６を含むハード・マスク層２２を加え、その後、リソグラフィおよびエッチングによってハード・マスク層２２をパターニングする。ハード・マスク層２２をパターニングした後、エッチングにより、熱混合緩和第１半導体層１２の表面まで延在する開口を形成する。次いで、開口内に任意選択的なスペーサ２７を形成し、熱混合および緩和ＳｉＧｅを含む第１の半導体層１２の露出表面上に、緩和ＳｉＧｅ合金を含む再成長半導体材料２８を成長させる。次いで、この構造に平坦化プロセスを施して、窒化物層２６の表面の上で停止する。上述の処理ステップを行った後に形成される構造を、例えば図３４に示す。本発明のこの実施形態では、再成長ＳｉＧｅ合金２８は、熱混合緩和ＳｉＧｅ層１２と同じである結晶方位を有する。
図３５が示す構造は、再成長緩和ＳｉＧｅ合金層２８をくぼませ、くぼんだ再成長半導体材料２８上に第２の歪みＳｉ層２１を付着させ、窒化物層２６および酸化物層２４を含むパターニング・ハード・マスク層２２を除去した後に形成される。図３５に示す歪みＳｉ含有ハイブリッド基板において、ＣＭＯＳデバイスは、異なる結晶方位を有する歪みＳｉ層上に形成する。
図３６〜４０は、本発明の第９の実施形態において用いる処理ステップを示す。図３６は、第１の半導体層１２、埋め込み絶縁層１４、および第２の犠牲半導体層１６’を含む初期構造を示す。
次いで、エピタキシによって、第２の犠牲半導体層１６’の表面上に、ＳｉＧｅ層５０を形成する。形成されるＳｉＧｅ層５０は、第２の犠牲半導体層１６’と同じ結晶方位を有する。ＳｉＧｅ合金層５０は、約１００ｎｍ以下の厚さを有する。結果として得られるＳｉＧｅ合金層５０を含む構造を、例えば図３７に示す。
次に、図３７に示す構造に上述の熱混合ステップを施して、埋め込み絶縁１４上に熱混合緩和ＳｉＧｅ合金を含む第２の半導体層１６を形成する。次いで、第２の半導体層１６の上に、第１の歪みＳｉ層２０を形成する。熱混合緩和ＳｉＧｅ層１６および歪みＳｉ層２０を含む、結果として得られる構造を、図３８に示す。
図３８に示す歪みＳｉ層２０の表面に、酸化物層２４および窒化物層２６を含むハード・マスク層２２を加え、その後、リソグラフィおよびエッチングによってハード・マスク層２２をパターニングする。ハード・マスク層２２をパターニングした後、エッチングにより、第１の半導体層１２の表面まで延在する開口を形成する。次いで、開口内に任意選択的なスペーサ２７を形成し、第１の半導体層１２の露出表面上に、緩和ＳｉＧｅ合金を含む再成長半導体材料２８を成長させる。次いで、この構造に平坦化プロセスを施して、窒化物層２６の表面の上で停止する。上述の処理ステップを行った後に形成される構造を、例えば図３９に示す。本発明のこの実施形態では、再成長ＳｉＧｅ合金２８は、第１の半導体層１２と同じである結晶方位を有する。
図４０が示す構造は、再成長半導体材料２８をくぼませ、くぼんだ再成長半導体材料２８上に第２の歪みＳｉ層２１を付着させ、窒化物層２６および酸化物層２４を含むパターニング・ハード・マスク層２２を除去した後に形成される。図４０に示す歪みＳｉ含有ハイブリッド基板において、ＣＭＯＳデバイスは、異なる結晶方位を有する歪みＳｉ層上に形成する。
図４１〜４６に、本発明の第１０の実施形態を示す。本発明のこの実施形態は、図４１に見られるように、ウエハ１００の表面上に第１の半導体層１２としてＳｉＧｅ層を成長させることから開始する。この構造を、埋め込み絶縁層１４および第２の犠牲半導体層１６’を含む構造にボンディングする。ボンディングは、上述のように行う。結果として得られる構造を、図４２に示す。
次いで、第２の犠牲半導体層１６’の上に、第２の犠牲半導体層１６’と同じ結晶方位を有するＳｉＧｅ層５０を形成し、例えば図４３に示す構造を設ける。次いで、図４３に示す構造に上述の熱混合プロセスを施して、埋め込み絶縁層１４上に、第２の半導体層１６としての熱混合緩和ＳｉＧｅ合金層を形成する。
次いで、熱混合第２半導体層１６の上に、第１の歪みＳｉ層２０を形成して、図４４に示す構造を設ける。歪みＳｉ層２０は、第２の半導体層１６と同じ結晶方位を有する。
図４４に示す歪みＳｉ層２０の表面に、酸化物層２４および窒化物層２６を含むハード・マスク層２２を加え、その後、リソグラフィおよびエッチングによってハード・マスク層２２をパターニングする。ハード・マスク層２２をパターニングした後、エッチングにより、第１の半導体層１２の表面まで延在する開口を形成する。次いで、開口内に任意選択的なスペーサ２７を形成し、第１の半導体層１２の露出表面上に、緩和ＳｉＧｅ合金を含む再成長半導体材料２８を成長させる。次いで、この構造に平坦化プロセスを施して、窒化物層２６の表面の上で停止する。上述の処理ステップを行った後に形成される構造を、例えば図４５に示す。本発明のこの実施形態では、再成長半導体材料２８は、第１の半導体層１２と同じである結晶方位を有する。
図４６が示す構造は、再成長半導体材料２８をくぼませ、くぼんだ再成長半導体材料２８上に第２の歪みＳｉ層２１を付着させ、窒化物層２６および酸化物層２４を含むパターニング・ハード・マスク層２２を除去した後に形成される。図４６に示す歪みＳｉ含有ハイブリッド基板において、ＣＭＯＳデバイスは、異なる結晶方位を有する歪みＳｉ層上に形成する。
ここで、図４７〜５３を参照して、本発明の第１１の実施形態について詳しく説明する。図４７は、ウエハ１００、底部絶縁層１０２、第１の犠牲半導体層１２’、およびＳｉＧｅ合金層５０を含む初期構造を示す。ＳｉＧｅ合金層５０は、エピタキシャル成長方法によって形成される。
次いで、図４７に示す構造に上述の熱混合プロセスを施し、これによって第１の半導体層１２を形成する。熱混合の後の構造を図４８に示す。
次いで、図４８に示す構造を、埋め込み絶縁層１４および第２の犠牲半導体層１６’を含む別の構造にボンディングして、図４９に示す構造を設ける。図４９に示すボンディングした構造は、上述のボンディング・プロセスを用いて形成する。
次いで、第２の犠牲半導体層１６’上に、約１００ｎｍ以下の厚さを有する薄いＳｉＧｅ合金層５０を形成し、図５０に示す構造を設ける。次いで、ＳｉＧｅ合金層５０を含むこの構造に、別の熱混合ステップを施し、これによって、ＳｉＧｅ合金層５０および第２の犠牲半導体層１６’を熱的に混合して、第２の半導体材料１６に変換する。次いで、熱混合第２半導体層１６上に、第１の歪みＳｉ層２０を形成する。これらの２つのステップ後に形成される構造を、図５１に示す。
図５１に示す第１の歪みＳｉ層２０の表面に、酸化物層２４および窒化物層２６を含むハード・マスク層２２を加え、その後、リソグラフィおよびエッチングによってハード・マスク層２２をパターニングする。ハード・マスク層２２をパターニングした後、エッチングにより、第１の半導体層１２の表面まで延在する開口を形成する。次いで、開口内に任意選択的なスペーサ２７を形成し、第１の半導体層１２の露出表面上に、緩和ＳｉＧｅ合金を含む再成長半導体材料２８を成長させる。次いで、この構造に平坦化プロセスを施して、窒化物層２６の表面の上で停止する。上述の処理ステップを行った後に形成される構造を、例えば図５２に示す。本発明のこの実施形態では、再成長半導体２８は、第１の半導体層１２と同じである結晶方位を有する。
図５３が示す構造は、再成長半導体材料２８をくぼませ、くぼんだ再成長半導体材料２８上に第２の歪みＳｉ層２１を付着させ、窒化物層２６および酸化物層２４を含むパターニング・ハード・マスク層２２を除去した後に形成される。図５３に示す歪みＳｉ含有ハイブリッド基板において、ＣＭＯＳデバイスは、異なる結晶方位を有する歪みＳｉ層上に形成する。
本発明についで、その好適な実施形態に関連付けて具体的に図示し説明してきたが、本発明の精神および範囲から逸脱することなく、形態および詳細において前述およびその他の変更を行い得ることは、当業者には理解されよう。従って、本発明は、説明し図示した形態および詳細に限定されるものではなく、特許請求の範囲内に該当することを意図するものである。
本発明の第１の実施形態の処理ステップを示す図（断面図）である。 本発明の第１の実施形態の処理ステップを示す図（断面図）である。 本発明の第１の実施形態の処理ステップを示す図（断面図）である。 本発明の第１の実施形態の処理ステップを示す図（断面図）である。 本発明の第２の実施形態の処理ステップを示す図（断面図）である。 本発明の第２の実施形態の処理ステップを示す図（断面図）である。 本発明の第２の実施形態の処理ステップを示す図（断面図）である。 本発明の第２の実施形態の処理ステップを示す図（断面図）である。 本発明の第３の実施形態の処理ステップを示す図（断面図）である。 本発明の第３の実施形態の処理ステップを示す図（断面図）である。 本発明の第３の実施形態の処理ステップを示す図（断面図）である。 本発明の第３の実施形態の処理ステップを示す図（断面図）である。 本発明の第４の実施形態の処理ステップを示す図（断面図）である。 本発明の第４の実施形態の処理ステップを示す図（断面図）である。 本発明の第４の実施形態の処理ステップを示す図（断面図）である。 本発明の第４の実施形態の処理ステップを示す図（断面図）である。 本発明の第４の実施形態の処理ステップを示す図（断面図）である。 本発明の第５の実施形態の処理ステップを示す図（断面図）である。 本発明の第５の実施形態の処理ステップを示す図（断面図）である。 本発明の第５の実施形態の処理ステップを示す図（断面図）である。 本発明の第５の実施形態の処理ステップを示す図（断面図）である。 本発明の第５の実施形態の処理ステップを示す図（断面図）である。 本発明の第６の実施形態の処理ステップを示す図（断面図）である。 本発明の第６の実施形態の処理ステップを示す図（断面図）である。 本発明の第６の実施形態の処理ステップを示す図（断面図）である。 本発明の第６の実施形態の処理ステップを示す図（断面図）である。 本発明の第７の実施形態の処理ステップを示す図（断面図）である。 本発明の第７の実施形態の処理ステップを示す図（断面図）である。 本発明の第７の実施形態の処理ステップを示す図（断面図）である。 本発明の第７の実施形態の処理ステップを示す図（断面図）である。 本発明の第８の実施形態の処理ステップを示す図（断面図）である。 本発明の第８の実施形態の処理ステップを示す図（断面図）である。 本発明の第８の実施形態の処理ステップを示す図（断面図）である。 本発明の第８の実施形態の処理ステップを示す図（断面図）である。 本発明の第８の実施形態の処理ステップを示す図（断面図）である。 本発明の第９の実施形態の処理ステップを示す図（断面図）である。 本発明の第９の実施形態の処理ステップを示す図（断面図）である。 本発明の第９の実施形態の処理ステップを示す図（断面図）である。 本発明の第９の実施形態の処理ステップを示す図（断面図）である。 本発明の第９の実施形態の処理ステップを示す図（断面図）である。 本発明の第１０の実施形態の処理ステップを示す図（断面図）である。 本発明の第１０の実施形態の処理ステップを示す図（断面図）である。 本発明の第１０の実施形態の処理ステップを示す図（断面図）である。 本発明の第１０の実施形態の処理ステップを示す図（断面図）である。 本発明の第１０の実施形態の処理ステップを示す図（断面図）である。 本発明の第１０の実施形態の処理ステップを示す図（断面図）である。 本発明の第１１の実施形態の処理ステップを示す図（断面図）である。 本発明の第１１の実施形態の処理ステップを示す図（断面図）である。 本発明の第１１の実施形態の処理ステップを示す図（断面図）である。 本発明の第１１の実施形態の処理ステップを示す図（断面図）である。 本発明の第１１の実施形態の処理ステップを示す図（断面図）である。 本発明の第１１の実施形態の処理ステップを示す図（断面図）である。 本発明の第１１の実施形態の処理ステップを示す図（断面図）である。
符号の説明
１０ ハイブリッド基板
１２ 第１の半導体層
１２’ 第１の犠牲半導体層
１４ 埋め込み絶縁層
１６ 第２の半導体層
１６’ 犠牲第2半導体層
１８ 緩和ＳｉＧｅ層
２０ 歪みＳｉ層
２１ 第２の歪みＳｉ層
２２ ハード・マスク層
２４ 酸化物層
２５ 開口
２６ 窒化物層
２７ スペーサ
２８ 再成長半導体層
５０ ＳｉＧｅ合金層
１００ ウエハ
１０２ 底部絶縁層

Claims (30)

  1. 歪みＳｉ含有ハイブリッド基板を製造する方法であって、
    第１の結晶方位の第１の半導体層、前記第１の半導体層の表面上に配置した埋め込み絶縁層、前記埋め込み絶縁層上に配置し前記第１の結晶方位とは異なる第２の結晶方位の第２の半導体層を含むハイブリッド基板を設けるステップと、
    前記第１の半導体層の表面まで延在する開口を設けるステップと、
    半導体材料が前記第１の結晶方位を有し、前記第２の半導体層または前記再成長半導体材料の少なくとも１つの上にあるように歪みＳｉ層が形成されることを条件として、前記開口内で前記第１の半導体層上に半導体材料を再成長させるステップであって、前記Ｓｉ層が、前記下にある第２の半導体層または前記再成長半導体材料のものと一致する結晶方位を有する、ステップと、
    を有する、方法。
  2. 前記ハイブリッド基板を設ける前記ステップが層移送技法およびボンディングを含む、請求項１に記載の方法。
  3. 前記ボンディングを、２つの半導体ウエハを互いに密接に接触させること、および、任意選択的に、前記接触させたウエハに外部からの力を加えることおよび加熱によって行う、請求項２に記載の方法。
  4. 前記第１または第２の半導体層の少なくとも１つを、犠牲半導体層および上にあるＳｉＧｅ合金層を熱混合緩和ＳｉＧｅ合金層に変換する熱混合プロセスによって形成する、請求項１に記載の方法。
  5. 前記第１および第２の半導体層の双方を前記熱混合によって形成する、請求項４に記載の方法。
  6. 前記熱混合を、酸素含有雰囲気において、約９００℃から約１３５０℃の温度で行う、請求項５に記載の方法。
  7. 前記開口を設けるステップの前に、前記第２の半導体層の上に緩和ＳｉＧｅ合金層および歪みＳｉ層を形成する、請求項１に記載の方法。
  8. 前記開口を設ける前記ステップが、前記ハイブリッド基板上でのパターニングしたハード・マスクの形成およびエッチングを含む、請求項１に記載の方法。
  9. 前記再成長半導体が再成長後にくぼんでいない、請求項１に記載の方法。
  10. 前記再成長半導体材料が再成長後にくぼんでおり、その上に歪みＳｉ層を形成する、請求項１に記載の方法。
  11. 前記歪みＳｉ層を前記第２の半導体層の上に設ける、請求項１に記載の方法。
  12. 前記歪みＳｉ層を前記再成長半導体材料の上に設ける、請求項１に記載の方法。
  13. 前記歪みＳｉ層を第２の半導体層の上および前記再成長半導体材料の上に設ける、請求項１に記載の方法。
  14. 再成長の前に前記開口内に任意選択的なスペーサを形成する、請求項１に記載の方法。
  15. 前記歪みＳｉ含有ハイブリッド基板においてデバイス分離領域を形成するステップを更に有する、請求項１に記載の方法。
  16. 前記歪みＳｉ含有ハイブリッド基板上にＣＭＯＳデバイスを形成するステップを更に有する、請求項１に記載の方法。
  17. 前記ＣＭＯＳデバイスがｎＦＥＴであり、前記ｎＦＥＴが、（１００）表面方位を有する歪みＳｉ層の上に形成される、請求項１６に記載の方法。
  18. Ｓｉ含有ハイブリッド基板であって、
    第１の結晶方位の第１の半導体層、前記第１の半導体層の表面上に配置した埋め込み絶縁層、前記埋め込み絶縁層上に配置し前記第１の結晶方位とは異なる第２の結晶方位の第２の半導体層を含むハイブリッド基板と、
    前記第１の半導体層の表面部分上に配置した再成長半導体材料と、
    前記再成長半導体層または前記第２の半導体層の少なくとも１つの上にある歪みＳｉ層であって、前記歪みＳｉ層が、前記下にある再成長半導体材料または前記第２の半導体層の結晶方位と一致する結晶方位を有する、歪みＳｉ層と、
    を有する、Ｓｉ含有ハイブリッド基板。
  19. 前記歪みＳｉ層が前記第２の半導体層の上に配置されている、請求項１８に記載のＳｉ含有ハイブリッド基板。
  20. 前記歪みＳｉ層が前記再成長半導体材料の上に配置されている、請求項１８に記載のＳｉ含有ハイブリッド基板。
  21. 前記歪みＳｉ層が第２の半導体層の上および前記再成長半導体材料の上に配置されている、請求項１８に記載のＳｉ含有ハイブリッド基板。
  22. 前記第１または前記第２の半導体層の少なくとも１つが熱混合緩和ＳｉＧｅ合金から成る、請求項１８に記載のＳｉ含有ハイブリッド基板。
  23. 前記第１および第２の半導体層の双方が熱混合緩和ＳｉＧｅ合金から成る、請求項１８に記載のＳｉ含有ハイブリッド基板。
  24. 前記歪みＳｉが緩和ＳｉＧｅ合金層の上に配置されている、請求項１８に記載のＳｉ含有ハイブリッド基板。
  25. 前記ハイブリッド基板内に配置した分離領域を更に有する、請求項１８に記載のＳｉ含有ハイブリッド基板。
  26. 前記歪みＳｉ含有ハイブリッド基板上にＣＭＯＳデバイスを更に有する、請求項１８に記載のＳｉ含有ハイブリッド基板。
  27. 前記ＣＭＯＳデバイスがｎＦＥＴであり、前記ｎＦＥＴが、（１００）表面方位を有する歪みＳｉ層の上に形成される、請求項２６に記載のＳｉ含有ハイブリッド基板。
  28. 前記歪みＳｉ層が、前記第２の半導体層の上にあるＳｉＧｅ合金層の上に配置されている、請求項１８に記載のＳｉ含有ハイブリッド基板。
  29. 前記歪みＳｉ層が、くぼんだＳｉＧｅを含む前記半導体材料上に配置されている、請求項１８に記載のＳｉ含有ハイブリッド基板。
  30. 前記第１の半導体層の下に追加の埋め込み絶縁層およびウエハがある、請求項１８に記載のＳｉ含有ハイブリッド基板。
JP2005119125A 2004-04-22 2005-04-18 ハイブリッド結晶方位上の歪みシリコンｃｍｏｓ Pending JP2005311367A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/830,347 US7087965B2 (en) 2004-04-22 2004-04-22 Strained silicon CMOS on hybrid crystal orientations

Publications (1)

Publication Number Publication Date
JP2005311367A true JP2005311367A (ja) 2005-11-04

Family

ID=35135583

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005119125A Pending JP2005311367A (ja) 2004-04-22 2005-04-18 ハイブリッド結晶方位上の歪みシリコンｃｍｏｓ

Country Status (4)

Country Link
US (3) US7087965B2 (ja)
JP (1) JP2005311367A (ja)
CN (1) CN100378917C (ja)
TW (1) TW200539288A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006041516A (ja) * 2004-07-23 2006-02-09 Internatl Business Mach Corp <Ibm> パターン形成した歪み半導体基板およびデバイス
JP2007158323A (ja) * 2005-11-30 2007-06-21 Internatl Business Mach Corp <Ibm> 活性半導体領域の下全面に存在し、応力を発生する誘電体エレメントを有するトランジスタ
JP2011097062A (ja) * 2009-10-30 2011-05-12 Imec 半導体素子およびその製造方法
JP2013508951A (ja) * 2009-10-16 2013-03-07 ナショナル セミコンダクター コーポレーション ＨＯＴ（ｈｙｂｒｉｄｏｒｉｅｎｔａｔｉｏｎｔｅｃｈｎｏｌｏｇｙ）を選択的エピタキシーに関連して用いて移動度を改善する方法およびそれに関連する装置
JP2019521510A (ja) * 2016-05-17 2019-07-25 ソワテク 歪みセミコンダクタ・オン・インシュレータ（ｓｔｒａｉｎｅｄ ｓｅｍｉｃｏｎｄｕｃｔｏｒ−ｏｎ−ｉｎｓｕｌａｔｏｒ）基板の製造方法
JP2019521509A (ja) * 2016-05-17 2019-07-25 ソワテク 歪みセミコンダクタ・オン・インシュレータ（ｓｔｒａｉｎｅｄ ｓｅｍｉｃｏｎｄｕｃｔｏｒ−ｏｎ−ｉｎｓｕｌａｔｏｒ）基板の製造方法

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6627515B1 (en) 2002-12-13 2003-09-30 Taiwan Semiconductor Manufacturing Company Method of fabricating a non-floating body device with enhanced performance
US7329923B2 (en) * 2003-06-17 2008-02-12 International Business Machines Corporation High-performance CMOS devices on hybrid crystal oriented substrates
US7087965B2 (en) * 2004-04-22 2006-08-08 International Business Machines Corporation Strained silicon CMOS on hybrid crystal orientations
US7291886B2 (en) * 2004-06-21 2007-11-06 International Business Machines Corporation Hybrid substrate technology for high-mobility planar and multiple-gate MOSFETs
US7172930B2 (en) * 2004-07-02 2007-02-06 International Business Machines Corporation Strained silicon-on-insulator by anodization of a buried p+ silicon germanium layer
US7253034B2 (en) * 2004-07-29 2007-08-07 International Business Machines Corporation Dual SIMOX hybrid orientation technology (HOT) substrates
US20060113603A1 (en) * 2004-12-01 2006-06-01 Amberwave Systems Corporation Hybrid semiconductor-on-insulator structures and related methods
US7393733B2 (en) 2004-12-01 2008-07-01 Amberwave Systems Corporation Methods of forming hybrid fin field-effect transistor structures
US9153645B2 (en) 2005-05-17 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US8324660B2 (en) 2005-05-17 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US20070010070A1 (en) * 2005-07-05 2007-01-11 International Business Machines Corporation Fabrication of strained semiconductor-on-insulator (ssoi) structures by using strained insulating layers
KR100655437B1 (ko) * 2005-08-09 2006-12-08 삼성전자주식회사 반도체 웨이퍼 및 그 제조방법
US7524707B2 (en) * 2005-08-23 2009-04-28 Freescale Semiconductor, Inc. Modified hybrid orientation technology
US8530355B2 (en) * 2005-12-23 2013-09-10 Infineon Technologies Ag Mixed orientation semiconductor device and method
US7531392B2 (en) * 2006-02-27 2009-05-12 International Business Machines Corporation Multi-orientation semiconductor-on-insulator (SOI) substrate, and method of fabricating same
WO2007112066A2 (en) 2006-03-24 2007-10-04 Amberwave Systems Corporation Lattice-mismatched semiconductor structures and related methods for device fabrication
US20080124847A1 (en) * 2006-08-04 2008-05-29 Toshiba America Electronic Components, Inc. Reducing Crystal Defects from Hybrid Orientation Technology During Semiconductor Manufacture
US8173551B2 (en) 2006-09-07 2012-05-08 Taiwan Semiconductor Manufacturing Co., Ltd. Defect reduction using aspect ratio trapping
WO2008039534A2 (en) 2006-09-27 2008-04-03 Amberwave Systems Corporation Quantum tunneling devices and circuits with lattice- mismatched semiconductor structures
WO2008039495A1 (en) 2006-09-27 2008-04-03 Amberwave Systems Corporation Tri-gate field-effect transistors formed by aspect ratio trapping
US8502263B2 (en) 2006-10-19 2013-08-06 Taiwan Semiconductor Manufacturing Company, Ltd. Light-emitter-based devices with lattice-mismatched semiconductor structures
US7482209B2 (en) * 2006-11-13 2009-01-27 International Business Machines Corporation Hybrid orientation substrate and method for fabrication of thereof
US20080169535A1 (en) * 2007-01-12 2008-07-17 International Business Machines Corporation Sub-lithographic faceting for mosfet performance enhancement
US8016941B2 (en) * 2007-02-05 2011-09-13 Infineon Technologies Ag Method and apparatus for manufacturing a semiconductor
US7879663B2 (en) * 2007-03-08 2011-02-01 Freescale Semiconductor, Inc. Trench formation in a semiconductor material
US7825328B2 (en) 2007-04-09 2010-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Nitride-based multi-junction solar cell modules and methods for making the same
US8304805B2 (en) 2009-01-09 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor diodes fabricated by aspect ratio trapping with coalesced films
US8237151B2 (en) 2009-01-09 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Diode-based devices and methods for making the same
US9508890B2 (en) 2007-04-09 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Photovoltaics on silicon
FR2915318B1 (fr) * 2007-04-20 2009-07-17 St Microelectronics Crolles 2 Procede de realisation d'un circuit electronique integre a deux portions de couches actives ayant des orientations cristallines differentes
US7790528B2 (en) * 2007-05-01 2010-09-07 Freescale Semiconductor, Inc. Dual substrate orientation or bulk on SOI integrations using oxidation for silicon epitaxy spacer formation
US8329541B2 (en) 2007-06-15 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. InP-based transistor fabrication
US7989306B2 (en) * 2007-06-29 2011-08-02 International Business Machines Corporation Method of forming alternating regions of Si and SiGe or SiGeC on a buried oxide layer on a substrate
US8803195B2 (en) * 2007-08-02 2014-08-12 Wisconsin Alumni Research Foundation Nanomembrane structures having mixed crystalline orientations and compositions
US20090057780A1 (en) * 2007-08-27 2009-03-05 International Business Machines Corporation Finfet structure including multiple semiconductor fin channel heights
CN101884117B (zh) 2007-09-07 2013-10-02 台湾积体电路制造股份有限公司 多结太阳能电池
US20090072312A1 (en) * 2007-09-14 2009-03-19 Leland Chang Metal High-K (MHK) Dual Gate Stress Engineering Using Hybrid Orientation (HOT) CMOS
EP2073267A1 (en) * 2007-12-19 2009-06-24 INTERUNIVERSITAIR MICROELEKTRONICA CENTRUM vzw (IMEC) Method of fabricating multi-gate semiconductor devices and devices obtained
US8211786B2 (en) 2008-02-28 2012-07-03 International Business Machines Corporation CMOS structure including non-planar hybrid orientation substrate with planar gate electrodes and method for fabrication
KR100944339B1 (ko) * 2008-02-29 2010-03-02 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
US8183667B2 (en) 2008-06-03 2012-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Epitaxial growth of crystalline material
US8274097B2 (en) 2008-07-01 2012-09-25 Taiwan Semiconductor Manufacturing Company, Ltd. Reduction of edge effects from aspect ratio trapping
US8981427B2 (en) 2008-07-15 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Polishing of small composite semiconductor materials
US20100072515A1 (en) 2008-09-19 2010-03-25 Amberwave Systems Corporation Fabrication and structures of crystalline material
CN102160145B (zh) 2008-09-19 2013-08-21 台湾积体电路制造股份有限公司 通过外延层过成长的元件形成
US8253211B2 (en) 2008-09-24 2012-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor sensor structures with reduced dislocation defect densities
JP5705207B2 (ja) 2009-04-02 2015-04-22 台湾積體電路製造股▲ふん▼有限公司Ｔａｉｗａｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｍａｎｕｆａｃｔｕｒｉｎｇ Ｃｏｍｐａｎｙ，Ｌｔｄ． 結晶物質の非極性面から形成される装置とその製作方法
US8093084B2 (en) 2009-04-30 2012-01-10 Freescale Semiconductor, Inc. Semiconductor device with photonics
CN101609800B (zh) * 2009-06-19 2010-12-29 上海新傲科技股份有限公司 一种制备混合晶向半导体衬底的方法
FR2954584B1 (fr) * 2009-12-22 2013-07-19 Commissariat Energie Atomique Substrat hybride a isolation amelioree et procede de realisation simplifie d'un substrat hybride
US8124470B1 (en) 2010-09-29 2012-02-28 International Business Machines Corporation Strained thin body semiconductor-on-insulator substrate and device
US8492237B2 (en) * 2011-03-08 2013-07-23 International Business Machines Corporation Methods of fabricating a bipolar junction transistor with a self-aligned emitter and base
CN102790004B (zh) * 2011-05-16 2014-06-11 中国科学院上海微系统与信息技术研究所 一种全隔离混合晶向soi的制备方法
CN102956497B (zh) * 2011-08-30 2015-04-29 中芯国际集成电路制造(上海)有限公司 晶体管及其形成方法
CN102820305B (zh) * 2012-07-16 2015-07-01 西安电子科技大学 一种混合晶面应变Si垂直沟道CMOS集成器件及制备方法
CN102751291B (zh) * 2012-07-16 2015-09-30 西安电子科技大学 一种混合晶面双应变硅基cmos集成器件及制备方法
CN102751289B (zh) * 2012-07-16 2016-04-13 西安电子科技大学 一种基于晶面选择的三应变SOI Si基BiCMOS集成器件及制备方法
CN102738155B (zh) * 2012-07-16 2015-08-12 西安电子科技大学 一种混合晶面双多晶BiCMOS集成器件及制备方法
CN103021927B (zh) * 2012-12-26 2015-03-18 中国科学院上海微系统与信息技术研究所 混合共平面soi衬底结构及其制备方法
US9330959B2 (en) * 2014-04-13 2016-05-03 Texas Instruments Incorporated Isolated semiconductor layer in bulk wafer by localized silicon epitaxial seed formation
US9601576B2 (en) * 2014-04-18 2017-03-21 International Business Machines Corporation Nanowire FET with tensile channel stressor
US9490161B2 (en) * 2014-04-29 2016-11-08 International Business Machines Corporation Channel SiGe devices with multiple threshold voltages on hybrid oriented substrates, and methods of manufacturing same
US10014255B2 (en) * 2016-03-14 2018-07-03 International Business Machines Corporation Contacts having a geometry to reduce resistance

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04372166A (ja) 1991-06-21 1992-12-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
DE69318879T2 (de) * 1992-04-03 1998-10-08 Matsushita Electric Ind Co Ltd Keramisches Mehrschicht-Substrat für hohe Frequenzen
US6160597A (en) * 1993-02-17 2000-12-12 Rolic Ag Optical component and method of manufacture
JP3372158B2 (ja) 1996-02-09 2003-01-27 株式会社東芝 半導体装置及びその製造方法
US6399970B2 (en) * 1996-09-17 2002-06-04 Matsushita Electric Industrial Co., Ltd. FET having a Si/SiGeC heterojunction channel
JP3311940B2 (ja) 1996-09-17 2002-08-05 株式会社東芝 半導体装置及びその製造方法
DE59707274D1 (de) * 1996-09-27 2002-06-20 Infineon Technologies Ag Integrierte CMOS-Schaltungsanordnung und Verfahren zu deren Herstellung
US5894152A (en) 1997-06-18 1999-04-13 International Business Machines Corporation SOI/bulk hybrid substrate and method of forming the same
JP2001338988A (ja) * 2000-05-25 2001-12-07 Hitachi Ltd 半導体装置及びその製造方法
US6586819B2 (en) * 2000-08-14 2003-07-01 Nippon Telegraph And Telephone Corporation Sapphire substrate, semiconductor device, electronic component, and crystal growing method
US6830976B2 (en) * 2001-03-02 2004-12-14 Amberwave Systems Corproation Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits
US20030015709A1 (en) * 2001-07-17 2003-01-23 Motorola, Inc. Structure and method for fabricating semiconductor structures, devices, and packaging utilizing the formation of a compliant substrates for materials used to form the same
JP4322453B2 (ja) 2001-09-27 2009-09-02 株式会社東芝 半導体装置およびその製造方法
US6515335B1 (en) * 2002-01-04 2003-02-04 International Business Machines Corporation Method for fabrication of relaxed SiGe buffer layers on silicon-on-insulators and structures containing the same
JP2003209259A (ja) * 2002-01-17 2003-07-25 Fujitsu Ltd 半導体装置の製造方法及び半導体チップ
US6995430B2 (en) * 2002-06-07 2006-02-07 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
US6841457B2 (en) 2002-07-16 2005-01-11 International Business Machines Corporation Use of hydrogen implantation to improve material properties of silicon-germanium-on-insulator material made by thermal diffusion
US7329923B2 (en) * 2003-06-17 2008-02-12 International Business Machines Corporation High-performance CMOS devices on hybrid crystal oriented substrates
US7023557B2 (en) * 2003-08-05 2006-04-04 Agilent Technologies, Inc. Parallel interferometric measurements using an expanded local oscillator signal
US7023055B2 (en) * 2003-10-29 2006-04-04 International Business Machines Corporation CMOS on hybrid substrate with different crystal orientations using silicon-to-silicon direct wafer bonding
JP2005244020A (ja) 2004-02-27 2005-09-08 Toshiba Corp 半導体装置及びその製造方法
US7087965B2 (en) * 2004-04-22 2006-08-08 International Business Machines Corporation Strained silicon CMOS on hybrid crystal orientations
US7271043B2 (en) * 2005-01-18 2007-09-18 International Business Machines Corporation Method for manufacturing strained silicon directly-on-insulator substrate with hybrid crystalline orientation and different stress levels
US7605429B2 (en) * 2005-04-15 2009-10-20 International Business Machines Corporation Hybrid crystal orientation CMOS structure for adaptive well biasing and for power and performance enhancement
US7274072B2 (en) * 2005-04-15 2007-09-25 International Business Machines Corporation Hybrid bulk-SOI 6T-SRAM cell for improved cell stability and performance
US20070040235A1 (en) * 2005-08-19 2007-02-22 International Business Machines Corporation Dual trench isolation for CMOS with hybrid orientations
US7230557B1 (en) 2005-12-13 2007-06-12 Sigmatel, Inc. Audio codec adapted to dual bit-streams and methods for use therewith

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006041516A (ja) * 2004-07-23 2006-02-09 Internatl Business Mach Corp <Ibm> パターン形成した歪み半導体基板およびデバイス
US9053970B2 (en) 2004-07-23 2015-06-09 International Business Machines Corporation Patterned strained semiconductor substrate and device
US9515140B2 (en) 2004-07-23 2016-12-06 Globalfoundries Inc. Patterned strained semiconductor substrate and device
JP2007158323A (ja) * 2005-11-30 2007-06-21 Internatl Business Mach Corp <Ibm> 活性半導体領域の下全面に存在し、応力を発生する誘電体エレメントを有するトランジスタ
JP2013508951A (ja) * 2009-10-16 2013-03-07 ナショナル セミコンダクター コーポレーション ＨＯＴ（ｈｙｂｒｉｄｏｒｉｅｎｔａｔｉｏｎｔｅｃｈｎｏｌｏｇｙ）を選択的エピタキシーに関連して用いて移動度を改善する方法およびそれに関連する装置
JP2011097062A (ja) * 2009-10-30 2011-05-12 Imec 半導体素子およびその製造方法
JP2019521510A (ja) * 2016-05-17 2019-07-25 ソワテク 歪みセミコンダクタ・オン・インシュレータ（ｓｔｒａｉｎｅｄ ｓｅｍｉｃｏｎｄｕｃｔｏｒ−ｏｎ−ｉｎｓｕｌａｔｏｒ）基板の製造方法
JP2019521509A (ja) * 2016-05-17 2019-07-25 ソワテク 歪みセミコンダクタ・オン・インシュレータ（ｓｔｒａｉｎｅｄ ｓｅｍｉｃｏｎｄｕｃｔｏｒ−ｏｎ−ｉｎｓｕｌａｔｏｒ）基板の製造方法
US11728207B2 (en) 2016-05-17 2023-08-15 Soitec Method for fabricating a strained semiconductor-on-insulator substrate

Also Published As

Publication number Publication date
US7691688B2 (en) 2010-04-06
US7087965B2 (en) 2006-08-08
US20080254594A1 (en) 2008-10-16
CN100378917C (zh) 2008-04-02
US20060275961A1 (en) 2006-12-07
US7402466B2 (en) 2008-07-22
US20050236687A1 (en) 2005-10-27
TW200539288A (en) 2005-12-01
CN1722363A (zh) 2006-01-18

Similar Documents

Publication Publication Date Title
JP2005311367A (ja) ハイブリッド結晶方位上の歪みシリコンｃｍｏｓ
US9355887B2 (en) Dual trench isolation for CMOS with hybrid orientations
US7023057B2 (en) CMOS on hybrid substrate with different crystal orientations using silicon-to-silicon direct wafer bonding
JP4317500B2 (ja) Ｃｍｏｓデバイスの製造方法
JP5044808B2 (ja) 集積半導体構造の形成方法（二重ｓｉｍｏｘハイブリッド配向技術（ｈｏｔ）基板）
JP4931211B2 (ja) ハイブリッド結晶配向基板上の高性能ｃｍｏｓｓｏｉデバイス
JP4243671B2 (ja) 集積回路構造及び形成方法
US7393732B2 (en) Double silicon-on-insulator (SOI) metal oxide semiconductor field effect transistor (MOSFET) structures
US7393738B1 (en) Subground rule STI fill for hot structure
US7611937B2 (en) High performance transistors with hybrid crystal orientations
JP4328708B2 (ja) Ｃｍｏｓデバイスの製造方法及びｃｍｏｓデバイスを備える構造
TW200425293A (en) A method for fabricating a strained crystalline layer on an insulator, a semiconductor structure therefor, and a fabricated semiconductor structure
KR20090073032A (ko) 반도체 장치의 제조 방법
JP2001007341A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081125

RD12 Notification of acceptance of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7432

Effective date: 20081211

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20081211

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090223

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090227

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090325

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090512

RD14 Notification of resignation of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7434

Effective date: 20090623