JP2005244020A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2005244020A
JP2005244020A JP2004053394A JP2004053394A JP2005244020A JP 2005244020 A JP2005244020 A JP 2005244020A JP 2004053394 A JP2004053394 A JP 2004053394A JP 2004053394 A JP2004053394 A JP 2004053394A JP 2005244020 A JP2005244020 A JP 2005244020A
Authority
JP
Japan
Prior art keywords
layer
semiconductor
semiconductor layer
substrate
strained
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004053394A
Other languages
English (en)
Inventor
Koji Usuda
宏治 臼田
Shinichi Takagi
信一 高木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2004053394A priority Critical patent/JP2005244020A/ja
Priority to US11/064,943 priority patent/US7229892B2/en
Publication of JP2005244020A publication Critical patent/JP2005244020A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76275—Vertical isolation by bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Element Separation (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】 高性能化が要求される論理素子と高品質かつ集積化が求められるメモリー素子とを同一基板上に集積化する技術の実現を図ると共に、更なるコスト低減、工程数削減などに寄与する。
【解決手段】 部分ＳＯＩ構造を有する半導体装置において、半導体基板１０上の一部に第１の絶縁層１１を介して接着された第１の半導体層１２と、基板上１０の第１の半導体層１２が接着された領域以外に、該半導体層１２と同じ高さまで成長形成された第２の半導体層１４とを備えた。
【選択図】 図１

Description

本発明は、半導体基板の一部を絶縁層で分離した構造を有する半導体装置及びその製造方法に関する。
Ｓｉ−ＬＳＩ半導体素子、とりわけＭＯＳＦＥＴの性能は、ＬＳＩの進歩と共に年々向上している。しかしながら、近年のプロセス技術の観点からはリソグラフィ技術の限界、素子物理の観点からは移動度の飽和などが指摘され、高性能化への困難度が増している。
Ｓｉ−ＭＯＳＦＥＴの高性能化の指標の一つである電子移動度を向上させる方法として、素子形成のための活性層に歪みを印加する技術が注目されている。活性層に歪みを印加すると、そのバンド構造が変化し、チャネル中のキャリアの散乱が抑制されるため、移動度の向上が期待できる。具体的には、Ｓｉ基板上にＳｉよりも格子定数の大きな材料からなる混晶層、例えばＧｅ濃度２０％の歪み緩和ＳｉＧｅ混晶層（以下、単にＳｉＧｅ層と記す）を形成し、このＳｉＧｅ層上にＳｉ層を形成すると、格子定数の差によって歪みが印加された歪みＳｉ層が形成される。このような歪みＳｉ層を半導体デバイスのチャネルに用いると、無歪みＳｉチャネルを用いた場合の約１．７６倍と大幅な電子移動度の向上を達成できることが報告されている（例えば、非特許文献１参照）。
本発明者らは、上述の歪みＳｉチャネルをＳＯＩ構造上に形成するため、埋め込み酸化層上の歪み緩和ＳｉＧｅ層上に歪みＳｉ層を作製する方法でデバイス構造を実現した（例えば、非特許文献２参照）。この構造のトランジスタは、ショートチャネル効果（Short Channel Effect：ＳＣＥ）、寄生容量などの低減が期待でき、高性能な素子を実現可能である。
しかしながら、更なる微細化を進めると、将来的に、例えば３５ｎｍノードの素子を作製する場合、歪みＳｉチャネルの厚さは、経験的にゲート長の１／３〜１／４、即ち数ｎｍ程度と薄くなり、結晶層の劣化が懸念される。例えば、上記の歪みＳｉを例にすると、歪みを印加するために下地の結晶と上地の歪み印加層との格子間隔は％オーダとなり、結晶中に歪みによる結晶欠陥が生じる。
また、歪みＳｉチャネルがＳｉとは異なる半導体材料と接している場合、例えば歪みＳｉチャネルが下地のＳｉＧｅ層と接していると、ＳｉＧｅ層から歪みＳｉ層へＧｅの拡散が生じるおそれがある。これによって、歪みの変化，キャリア輸送の変化，或いは界面準位の増大などが、素子作製プロセス中やデバイス動作時に生じる可能性があり、素子特性劣化が懸念される。
一方、次世代コンピュータシステムに適用される論理演算素子製造の必要技術として、例えばＤＲＡＭ混載プロセスに代表される１チップ化技術の開発が重要である。このような混載素子は、論理回路と前記ＤＲＡＭのようなメモリー素子とを同一基板上に形成し、高速動作を維持しながら消費電力とコスト低減をも両立する技術として注目されている。この場合、論理回路にはより処理速度の速い高性能な素子が要求され、一方、メモリー素子の形成には歩留まりを念頭に置いて高品質の半導体装置を作製する必要がある。
J.Welser, J.L.Hoyl,S.Tagkagi, and J.F.Gibbons, IEDM 94-373 T.Mizuno et al., 11-3, 2002 Symposia on VLSI Tech.
このように、高性能な論理素子と高品質なメモリー素子とを同一基板上に集積化する技術においては、微細化限界に伴う論理素子の高性能化の限界を打破しつつ、かつ従来技術のように単一基板上に高品質なメモリー素子を集積化する方法には自ずと限界がある。そして、例えば微細化が進むにつれて素子性能の向上効果の減少、コスト向上、製造工程数増大、集積化に伴う駆動力低下による回路設計の困難度増大といった様々な課題が複合化して、世代と共に益々集積化が困難になっていく問題があった。
本発明は、上記事情を考慮して成されたもので、その目的とするところは、更なる高性能化が要求される論理素子と高品質かつ集積化が求められるメモリー素子とを同一基板上に集積化する技術の実現を図ると共に、更なるコスト低減、工程数削減などに対応し得る半導体装置及びその製造方法を提供することにある。
上記課題を解決するために本発明は、次のような構成を採用している。
即ち本発明は、半導体チャネルを利用する半導体装置において、半導体基板上の一部に第１の絶縁層を介して接着された第１の半導体層と、前記基板上の第１の半導体層が接着された領域以外に、該半導体層と同じ高さまで成長形成された第２の半導体層と、を具備してなることを特徴とする。
また本発明は、上記構成の半導体装置の製造方法において、半導体基板上の一部に、第１の絶縁層を介して第１の半導体層を接着する工程と、第１の半導体層の側面に第２の絶縁層を形成する工程と、前記基板上の第１の半導体層が接着されていない領域に第２の半導体層をエピタキシャル成長する工程と、を含むことを特徴とする。
本発明によれば、半導体基板上の一部に第１の絶縁層を介して第１の半導体層を接着し、半導体基板上の第１の半導体層が接着された領域以外に、該半導体層と同じ高さまで第２の半導体層を成長形成することにより、半導体基板の一部を絶縁層で分離した、いわゆる部分ＳＯＩ構造を実現することができる。そして、第１の半導体層と第２の半導体層との面方位，組成，格子歪みなどの物理的特性を異ならせることにより、同一基板上に異なる特性の半導体領域を形成することができる。
従って、高性能な論理素子と高品質なメモリー素子とを同一基板上に集積化する技術において、論理素子をＳＯＩ部分（第１の半導体層側）に形成し、メモリー素子を基板部分（第２の半導体層側）に形成することにより、高性能論理素子と高品質かつ高集積メモリー素子とを同一基板上に集積化できると共に、コスト低減、工程数削減などに対応することが可能となる。
以下、本発明の詳細を図示の実施形態によって説明する。
（第１の実施形態）
図１は、本発明の第１の実施形態に係わる半導体装置の素子構造を示す断面図である。
単結晶Ｓｉ基板（半導体基板）１０上の一部（図の左側の領域）にＳｉＯ2 からなる絶縁層（第１の絶縁層）１１を介して面方位（００１）の歪みＳｉ層（第１の半導体層）１２が接着されている。これにより、図の左側の領域は、ＳＯＩ（Silicon on insulator）構造に近い構造上に形成されている。歪みＳｉ層１２の側面には、ＳｉＯ2 からなる絶縁層（第２の絶縁層）１３が形成されている。そして、Ｓｉ基板１０の歪みＳｉ層１２が存在しない領域（図の右側の領域）上には、再成長層としてのＳｉ層（第２の半導体層）１４が成長形成されている。なお、図では絶縁層１３は歪みＳｉ層１２と再成長層１４との間にしか配置されていないが、実際には絶縁層１３は歪みＳｉ層１２の周り全体を囲むように形成されている。
図１の右側の領域には、ゲート絶縁層２１を介してゲート電極層２２が形成され、さらにソース・ドレイン２３を形成することによりＭＯＳＦＥＴが構成されている。一方、図１の左側の領域には、ゲート絶縁層３１を介してゲート電極層３２が形成され、さらにソース・ドレイン３３を形成することによりＭＯＳＦＥＴが構成されている。なお、図中の２４，３４は層間絶縁膜、２５，３５は配線電極を示している。
ここで、本実施形態の特徴は、Ｓｉ基板１０上の一部に絶縁層１１を介して歪みＳｉ層１２を接着した部分ＳＯＩ構造を採用したことである。また、従来の部分ＳＯＩ構造では絶縁層は基板表面と平行に形成されているのに対し、本実施形態においては絶縁層の端部が基板表面に向かって形成されていることも特徴である。即ち、従来構造では絶縁層１１しかないが、本実施形態では絶縁層１３を新たに設けたことが特徴である。
絶縁層１３が絶縁層１１の底部と基板表面とを完全に結んでいる場合が図１に示され、この場合は絶縁層１１，１３によって、Ｓｉ基板１０の一部が完全に基板から絶縁されたＳｉ分離層構造となっている。一方、図２に示すように、絶縁層１３が絶縁層１１の端部から基板表面側に向かって形成され、基板表面に達しないように形成することも可能である。何れの場合でも、従来のＳＯＩ素子の利点である図中の２つの素子間の干渉が低減でき、ラッチアップ動作や寄生トランジスタ効果の排除などの効果が得られる上、単体素子としても寄生容量の低減、ＳＣＥ（short-channel-effect）の低減などのメリットがある。図１、図２のどちらの形態を選択するかは、回路設計などによって決められる。
本実施形態における素子形成用基板の形成方法を、歪み（００１）Ｓｉ層１２の形成を例として、図３にて説明する。歪み（００１）Ｓｉ層１２は、図３に示すように、ＳＯＩ基板を用いて実現する。本実施形態の場合は、図３（ａ）に示すように、Ｓｉ基板１０と歪み（００１）Ｓｉ層１２とを絶縁膜１１を介して直接貼り合わせる。
より具体的には、歪み（００１）Ｓｉ層１２上に絶縁層１１を形成した基板をＳｉ基板１０と直接接着により貼り合わせる。この場合、絶縁膜１１を介しているので、下地となる基板１０の格子情報を引き継ぐことなく所望の層を貼り合わせが実現できることが特徴である。貼り合わせた後の歪み（００１）Ｓｉ層１２はその下の絶縁層１１と共に、トランジスタなどの半導体装置を形成する部分を残して、エッチングなどによって除去される。最後に、図３（ｂ）に示したように、除去した部分に再成長層１４を形成して所望の基板と成す。
なお、再成長層１４はエピタキシャル成長により形成するが、成長表面をＳｉ層１２と面一にした方が望ましい。このための成長条件は、次のようになる。
即ち、再成長層１４の厚みは典型的に、５０ｎｍから５０００ｎｍ程度であるので、この厚み分の結晶成長が行えれば良い。結晶成長速度は、基板表面温度、ガス分圧、ガス種によって異なり、Ｓｉ層のＣＶＤ成長の場合であれば、ＳｉＨ4（シラン）、Ｓｉ2Ｈ6（ジシラン）、Ｓｉ3Ｈ8（トリシラン）や、ＳｉＨｓＣｌ2（ジクロルシラン）などが用いられる。このとき、基板温度を６５０℃に維持すると、例えば５torrの圧力にて毎分１０ｎｍ程度の結晶成長が見込まれるので、所望の厚みが３００ｎｍであれば、約３０分程度の結晶成長時間が必要である。成長速度は、ガスの流れ、基板回転の有無などの条件に敏感で、それらにより大きく変化する。
ガス圧は加圧から１０-6Torr位迄の減圧まで使用可能であり、ガス種に依っては成長温度は４００℃から１０００℃程度で成長できる。また、ＳｉＧｅ層の成長などは、ＧｅＨ4（ゲルマン）とシランガスなどの組み合わせが用いられ、一般にＳｉ単層の成長よりも数倍程度成長速度が速い場合がある。この他にも、所望の領域以外にマスクを併用してのＭＢＥ法や、プラズマ成長、液相成長なども利用できる場合がある。
ここで、再成長界面は、もともとの基板の面であるので、エピタキシャル成長が可能である。従って、基板１０の上に直接エピタキシャル成長された再成長層１４は結晶欠陥の少ない良質な結晶であり、例えばＤＲＡＭなどの信頼性が要求される素子を形成するのに適している。一方、歪み（００１）Ｓｉ層１２は、通常よりも移動度の高いＭＯＳＦＥＴの作製が可能であるから、論理素子などの高性能トランジスタが必要な半導体装置を形成するのに適している。
また、歪みＳｉ層１２及び再成長層１４上にＭＯＳトランジスタを製造するには、通常のＭＯＳＦＥＴ製造工程と同様に、基板表面上にＳｉＯ2 等の酸化膜を形成し、その上に多結晶シリコン膜を形成した後、これらをゲート電極形状にパターニングする。そして、ゲート電極をマスクとして歪みＳｉ層１２及び再成長層１４内にソース・ドレイン形成のためのイオン注入を行った後に、層間絶縁膜を堆積する。さらに、層間絶縁膜にゲート電極，ソース・ドレインとのコンタクトのためのコンタクトホールを形成した後に、Ａｌ等の配線層を形成する。ここで、ゲート絶縁膜２１，３１、ゲート電極２２，３２、層間絶縁膜２４，３４、配線電極２５，３５はそれぞれ同一層であり、歪みＳｉ層１２及び再成長層１４上に同時にＭＯＳトランジスタが作製できる。
このように本実施形態によれば、Ｓｉ基板１０上に部分ＳＯＩ構造による歪みＳｉ層１３を形成することができ、歪みＳｉ層１３と再成長Ｓｉ層１４とにそれぞれ適した半導体素子を形成することができる。従って、高性能化が要求される論理素子と高品質かつ集積化が求められるメモリー素子とを同一基板上に集積化することができ、更なるコスト低減、工程数削減などに寄与することが可能となる。
（第２の実施形態）
図４は、本発明の第２の実施形態に係わる半導体装置の素子構造を示す断面図である。なお、図１と同一部分には同一符号を付して、その詳しい説明は省略する。
本実施形態では、左側の素子領域において、絶縁層１１，１３で囲まれた領域に歪み（１１０）Ｓｉ層１５が形成されている。第１の実施形態と異なる点は、部分ＳＯＩ構造として、Ｓｉ基板１０とは異なる結晶方位を有する歪みＳｉ層１５が形成されていることにある。
このような構造が適用できることによって、ＭＯＳＦＥＴのチャネルを所望の結晶方位に選ぶことができ、移動度の結晶方位依存性を有効に活用した半導体装置を実現することが可能になる。また、結晶方位に限らず、Ｓｉ基板１０に対して、結晶軸の傾きの選択も可能である。さらに、第１の実施形態に記載した歪み印加層で、任意の結晶方位を選択した層を形成することも可能である。
（第３の実施形態）
図５は、本発明の第３の実施形態に係わる半導体装置の素子構造を示す断面図である。なお、図１と同一部分には同一符号を付して、その詳しい説明は省略する。
本実施形態では、左側の素子領域において、絶縁層１１，１３で囲まれた領域に第１の実施形態で説明した貼り合わせ法による格子緩和ＳｉＧｅ層１６が形成され、さらにその上に追加の歪みＳｉ層３６が形成されていることが特徴である。
この場合、歪みＳｉ層３６内にソース・ドレインが形成されることになり、歪みＳｉ層３６がチャネルとなる。また、歪みＳｉ層３６は、該層３６を成長する成長表面（ＳｉＧｅ層１６の表面）の格子定数に比べて｜Δｄ｜＜±４０％の範囲で異なり、より望ましくは｜Δｄ｜＜±２％で異なる層であればよい。
なお、緩和ＳｉＧｅ層１６上に形成する歪み半導体層は必ずしもＳｉに限るものではなく、ＳｉＧｅ層１６上にエピタキシャル成長が可能な結晶であれば任意の層の形成が可能となる。図６に、歪みＳｉ層３６の代わりに歪みＧｅ層３７を形成した例を示す。
このように本実施形態では、組成と歪みを制御することが可能であるため、半導体装置の目的に合わせた最適化が可能である点も特徴である。
（第４の実施形態）
図７は、本発明の第４の実施形態に係わる半導体装置の素子構造を示す断面図である。なお、図１と同一部分には同一符号を付して、その詳しい説明は省略する。
本実施形態では、右側の素子領域に直接再成長した再成長層１４上に、第３の実施形態と同様にして追加で歪みＳｉＧｅ層２６が成長形成されている。この場合、歪みＳｉＧｅ層２６内にソース・ドレインが形成されることになり、歪みＳｉＧｅ層２６がチャネルとなる。また、歪みＳｉＧｅ層２６は、該層２６を成長する成長表面の格子定数に比べて｜Δｄ｜＜±４０％の範囲で異なり、より望ましくは｜Δｄ｜＜±２％で異なる層であればよい。
（第５の実施形態）
図８は、本発明の第５の実施形態に係わる半導体装置の素子構造を示す断面図である。なお、図１と同一部分には同一符号を付して、その詳しい説明は省略する。
本実施形態では、左側の素子領域においては第３の実施形態と同様に、絶縁層１１，１３で囲まれた領域に格子緩和ＳｉＧｅ層１６が形成され、その上に追加の歪みＳｉ層３６が形成されている。また、右側の素子領域においては、再成長層１４上に格子緩和ＳｉＧｅ層２７が成長形成され、その上に歪みＳｉ層２８が形成されている。
このような構成であれば、左側と右側の両方において素子形成用基板を歪みＳｉにすることができ、半導体装置の更なる高性能化を実現することが可能である。
（変形例）
なお、本発明は上述した各実施形態に限定されるものではない。実施形態では、半導体基板としてＳｉ基板を用いたが、これに限らず他の半導体材料を用いることができる。即ち、半導体基板としては、Ｓｉ，Ｇｅ，Ｇａ，Ａｓ，Ｐ，Ｂ，Ｎ，Ｓｂ，Ｃ，Ｗ，Ｔｉ，Ｎｉ，Ｃｅ，Ｓｒ，Ｐｒ，Ｉｎ，Ａｌ，Ｎ，Ｏの少なくとも一つを含む単層、或いは複数の層から形成されるものであればよい。より具体的には、ＳｉＧｅ，ＳｉＧｅＣ，ＳｉＣ，ＩｎＧａＡｓ，ＡｌＧａＡｓ，ＧａＮ，ＧａＡｓ，ＩｎＡｓ，ＳｉＮ等を用いることができる。さらに、追加の半導体層としても同様に、Ｓｉ，Ｇｅ，Ｇａ，Ａｓ，Ｐ，Ｂ，Ｎ，Ｓｂ，Ｃ，Ｗ，Ｔｉ，Ｎｉ，Ｃｅ，Ｓｒ，Ｐｒ，Ｉｎ，Ａｌ，Ｎ，Ｏの少なくとも一つを含む単層、或いは複数の層から形成されるものを用いることが可能である。
また、第１及び第２の絶縁層は必ずしもＳｉＯ2 に限るものではなく、他の酸化絶縁膜、更には窒化絶縁膜や結晶絶縁膜を用いることも可能である。また、再成長層としての歪み緩和ＳｉＧｅ層や歪みＳｉ層の厚さ等は、結晶成長条件を変えることによって、仕様に応じて適宜変更可能である。さらに、メモリー素子としては、ＤＲＡＭに限らず、ＳＲＡＭ，ＥＥＰＲＯＭ，ＭＲＡＭ，ＦＲＡＭ，ＯＵＭなどを用いることができる。
その他、本発明の要旨を逸脱しない範囲で、種々変形して実施することができる。
第１の実施形態に係わる半導体装置の素子構造を示す断面図。 第１の実施形態に係わる半導体装置の素子構造を示す断面図。 第１の実施形態に用いる素子形成用基板の製造方法を示す断面図。 第２の実施形態に係わる半導体装置の素子構造を示す断面図。 第３の実施形態に係わる半導体装置の素子構造を示す断面図。 第３の実施形態に係わる半導体装置の他の素子構造を示す断面図。 第４の実施形態に係わる半導体装置の素子構造を示す断面図。 第５の実施形態に係わる半導体装置の素子構造を示す断面図。
符号の説明
１０…Ｓｉ基板
１１…絶縁層（第１の絶縁層）
１２…歪みＳｉ層（第１の半導体層）
１３…絶縁層（第２の絶縁層）
１４…再成長層
１５…歪みＳｉ層（第１の半導体層）
１６…緩和ＳｉＧｅ層（第１の半導体層）
２１，３１…ゲート絶縁膜
２２，３２…ゲート電極
２３，３３…ソース・ドレイン
２４，３４…層間絶縁膜
２５，３５…配線電極
２６…歪みＳｉＧｅ層（第４の半導体層）
２７…緩和ＳｉＧｅ層（第４の半導体層）
２８…歪みＳｉ層
３６…歪みＳｉ層（第３の半導体層）
３７…歪みＧｅ層（第３の半導体層）

Claims (9)

  1. 半導体基板上の一部に第１の絶縁層を介して接着された第１の半導体層と、
    前記基板上の第１の半導体層が接着された領域以外に成長形成された第２の半導体層と、
    第１の半導体層の側面に形成され、該層を第２の半導体層と電気的に分離するための第２の絶縁層と、
    を具備してなることを特徴とする半導体装置。
  2. 半導体基板上の一部に第１の絶縁層を介して接着された、該基板とは面方位が異なる第１の半導体層と、
    前記基板上の第１の半導体層が接着された領域以外に成長形成された第２の半導体層と、
    を具備してなることを特徴とする半導体装置。
  3. 第２の半導体層は、第１の半導体層と同じ高さまで成長形成されていることを特徴とする請求項１又は２記載の半導体装置。
  4. 第１の半導体層は、前記基板とは組成が異なるものであることを特徴とする請求項１又は３記載の半導体装置。
  5. 第１の半導体層は、格子歪みを有するものであることを特徴とする請求項１又は３記載の半導体装置。
  6. 第１の半導体層は格子歪みが緩和されたものであり、第１の半導体層上に格子歪みを有する第３の半導体層が形成されていることを特徴とする請求項１又は３記載の半導体装置。
  7. 第２の半導体層上に格子歪みを有する第４の半導体層が形成されていることを特徴とする請求項１〜６の何れかに記載の半導体装置。
  8. 第１の半導体層側と第２の半導体層側には、異なる種類の半導体素子が形成されていることを特徴とする請求項１〜７の何れかに記載の半導体装置。
  9. 半導体基板上の一部に、第１の絶縁層を介して第１の半導体層を接着する工程と、
    第１の半導体層の側面に第２の絶縁層を形成する工程と、
    前記基板上の第１の半導体層が接着されていない領域に第２の半導体層をエピタキシャル成長する工程と、
    を含むことを特徴とする半導体装置の製造方法。
JP2004053394A 2004-02-27 2004-02-27 半導体装置及びその製造方法 Pending JP2005244020A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004053394A JP2005244020A (ja) 2004-02-27 2004-02-27 半導体装置及びその製造方法
US11/064,943 US7229892B2 (en) 2004-02-27 2005-02-25 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004053394A JP2005244020A (ja) 2004-02-27 2004-02-27 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2005244020A true JP2005244020A (ja) 2005-09-08

Family

ID=34879699

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004053394A Pending JP2005244020A (ja) 2004-02-27 2004-02-27 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US7229892B2 (ja)
JP (1) JP2005244020A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007207815A (ja) * 2006-01-31 2007-08-16 Seiko Epson Corp 半導体装置、及び半導体装置の製造方法
JP2007305942A (ja) * 2006-05-15 2007-11-22 Seiko Epson Corp 半導体装置及びその製造方法
JP2007318125A (ja) * 2006-05-15 2007-12-06 Toshiba Corp Ｓｏｉおよびｈｏｔ半導体装置上のｌｏｃｏｓおよびその製造方法
JP2008503872A (ja) * 2004-06-16 2008-02-07 インターナショナル・ビジネス・マシーンズ・コーポレーション Ｓｏｉおよびバルク・シリコン領域を含む半導体デバイス内のｓｔｉ形成
JP2009510751A (ja) * 2005-09-28 2009-03-12 コミサリヤ・ア・レネルジ・アトミク 薄膜要素の作製方法
US7691688B2 (en) 2004-04-22 2010-04-06 International Business Machines Corporation Strained silicon CMOS on hybrid crystal orientations
JP2010206097A (ja) * 2009-03-05 2010-09-16 Toshiba Corp 半導体素子及び半導体装置

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4177775B2 (ja) * 2004-03-16 2008-11-05 株式会社東芝 半導体基板及びその製造方法並びに半導体装置
DE102006062979B3 (de) 2006-03-31 2019-03-28 Advanced Micro Devices, Inc. Halbleiterbauelement mit SOI-Transistoren und Vollsubstrattransistoren und ein Verfahren zur Herstellung
DE102006015076B4 (de) * 2006-03-31 2014-03-20 Advanced Micro Devices, Inc. Halbleiterbauelement mit SOI-Transistoren und Vollsubstrattransistoren und ein Verfahren zur Herstellung
WO2007126907A1 (en) * 2006-03-31 2007-11-08 Advanced Micro Devices, Inc. Semiconductor device comprising soi transistors and bulk transistors and a method of forming the same
US7285480B1 (en) * 2006-04-07 2007-10-23 International Business Machines Corporation Integrated circuit chip with FETs having mixed body thicknesses and method of manufacture thereof
US20100102393A1 (en) * 2008-10-29 2010-04-29 Chartered Semiconductor Manufacturing, Ltd. Metal gate transistors
US8324665B2 (en) * 2009-04-21 2012-12-04 Texas Instruments Incorporated SRAM cell with different crystal orientation than associated logic
US8616740B2 (en) * 2009-06-12 2013-12-31 Federal-Mogul Corporation Distributed lighting assembly
JP5903818B2 (ja) * 2011-09-26 2016-04-13 富士通株式会社 化合物半導体装置及びその製造方法
KR102021765B1 (ko) * 2013-06-17 2019-09-17 삼성전자 주식회사 반도체 장치
US20150263040A1 (en) * 2014-03-17 2015-09-17 Silicon Storage Technology, Inc. Embedded Memory Device With Silicon-On-Insulator Substrate, And Method Of Making Same
DE102014221371B4 (de) * 2014-10-21 2018-04-19 Globalfoundries Inc. Verfahren zum Bilden eines Halbleiterschaltungselements und Halbleiterschaltungselement
US9472671B1 (en) * 2015-10-31 2016-10-18 International Business Machines Corporation Method and structure for forming dually strained silicon
CN111863943A (zh) * 2020-07-31 2020-10-30 上海华力微电子有限公司 一种sonos存储器及其制造方法
FR3116151A1 (fr) * 2020-11-10 2022-05-13 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de formation d’une structure de piegeage d’un substrat utile

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3478170D1 (en) * 1983-07-15 1989-06-15 Toshiba Kk A c-mos device and process for manufacturing the same
JPS6276645A (ja) * 1985-09-30 1987-04-08 Toshiba Corp 複合半導体結晶体構造
JPH01179342A (ja) * 1988-01-05 1989-07-17 Toshiba Corp 複合半導体結晶体
JPH04372166A (ja) 1991-06-21 1992-12-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2526786B2 (ja) * 1993-05-22 1996-08-21 日本電気株式会社 半導体装置及びその製造方法
JP2669368B2 (ja) * 1994-03-16 1997-10-27 日本電気株式会社 Ｓｉ基板上化合物半導体積層構造の製造方法
US5399507A (en) * 1994-06-27 1995-03-21 Motorola, Inc. Fabrication of mixed thin-film and bulk semiconductor substrate for integrated circuit applications
JP2806286B2 (ja) * 1995-02-07 1998-09-30 日本電気株式会社 半導体装置
JP3372158B2 (ja) 1996-02-09 2003-01-27 株式会社東芝 半導体装置及びその製造方法
JPH11204541A (ja) 1998-01-13 1999-07-30 Sony Corp 貼り合わせ基板の製造方法及び半導体装置の製造方法
JP4258034B2 (ja) 1998-05-27 2009-04-30 ソニー株式会社 半導体装置及び半導体装置の製造方法
US6214694B1 (en) * 1998-11-17 2001-04-10 International Business Machines Corporation Process of making densely patterned silicon-on-insulator (SOI) region on a wafer
JP2000277715A (ja) 1999-03-25 2000-10-06 Matsushita Electric Ind Co Ltd 半導体基板，その製造方法及び半導体装置
JP2001044425A (ja) 1999-07-30 2001-02-16 Hitachi Ltd 半導体装置
US6690043B1 (en) 1999-11-26 2004-02-10 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
US6555891B1 (en) * 2000-10-17 2003-04-29 International Business Machines Corporation SOI hybrid structure with selective epitaxial growth of silicon
US6558994B2 (en) * 2001-03-01 2003-05-06 Chartered Semiconductors Maufacturing Ltd. Dual silicon-on-insulator device wafer die
JP3678661B2 (ja) 2001-03-08 2005-08-03 シャープ株式会社 半導体装置
JP2003318110A (ja) 2002-04-23 2003-11-07 Hitachi Ltd 半導体基板とその製法，半導体装置の製法
US6767802B1 (en) * 2003-09-19 2004-07-27 Sharp Laboratories Of America, Inc. Methods of making relaxed silicon-germanium on insulator via layer transfer
US20050070070A1 (en) * 2003-09-29 2005-03-31 International Business Machines Method of forming strained silicon on insulator

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7691688B2 (en) 2004-04-22 2010-04-06 International Business Machines Corporation Strained silicon CMOS on hybrid crystal orientations
JP2008503872A (ja) * 2004-06-16 2008-02-07 インターナショナル・ビジネス・マシーンズ・コーポレーション Ｓｏｉおよびバルク・シリコン領域を含む半導体デバイス内のｓｔｉ形成
JP2009510751A (ja) * 2005-09-28 2009-03-12 コミサリヤ・ア・レネルジ・アトミク 薄膜要素の作製方法
JP2007207815A (ja) * 2006-01-31 2007-08-16 Seiko Epson Corp 半導体装置、及び半導体装置の製造方法
JP2007305942A (ja) * 2006-05-15 2007-11-22 Seiko Epson Corp 半導体装置及びその製造方法
JP2007318125A (ja) * 2006-05-15 2007-12-06 Toshiba Corp Ｓｏｉおよびｈｏｔ半導体装置上のｌｏｃｏｓおよびその製造方法
JP2010206097A (ja) * 2009-03-05 2010-09-16 Toshiba Corp 半導体素子及び半導体装置
US8013396B2 (en) 2009-03-05 2011-09-06 Kabushiki Kaisha Toshiba Semiconductor component and semiconductor device

Also Published As

Publication number Publication date
US7229892B2 (en) 2007-06-12
US20050191797A1 (en) 2005-09-01

Similar Documents

Publication Publication Date Title
US7229892B2 (en) Semiconductor device and method of manufacturing the same
KR101183273B1 (ko) 집적회로 및 그의 제조방법
US9343302B2 (en) Silicon germanium and germanium multigate and nanowire structures for logic and multilevel memory applications
US7435639B2 (en) Dual surface SOI by lateral epitaxial overgrowth
US8653599B1 (en) Strained SiGe nanowire having (111)-oriented sidewalls
CN103094089B (zh) 鳍式场效应晶体管栅极氧化物
US9461174B2 (en) Method for the formation of silicon and silicon-germanium fin structures for FinFET devices
US20050040444A1 (en) Strained-channel fin field effect transistor (FET) with a uniform channel thickness and separate gates
JP2005175495A (ja) 半導体構造およびその製造方法
US10177169B2 (en) Semiconductor device structure with 110-PFET and 111-NFET current flow direction
JP2020202391A (ja) 異なる歪み状態を有するフィン構造を含む半導体構造を作製するための方法及び関連する半導体構造
US10658391B2 (en) Hybrid substrate engineering in CMOS finFET integration for mobility improvement
CN102751229A (zh) 浅沟槽隔离结构、其制作方法及基于该结构的器件
US11521902B2 (en) Vertical field-effect transistor (VFET) devices and methods of forming the same
US8088674B2 (en) Method of growing, on a dielectric material, nanowires made of semi-conductor materials connecting two electrodes
JP2007142401A (ja) 基板、方法（１つまたは複数のｓｏｉ領域またはバルク半導体領域あるいはその両方を有するハイブリッド結晶表面配向基板）
US8912055B2 (en) Method for manufacturing a hybrid MOSFET device and hybrid MOSFET obtainable thereby
JP4322706B2 (ja) 半導体装置の製造方法
TW202315018A (zh) 半導體結構及其形成方法
JPH04373121A (ja) 結晶基材の製造方法
US20070045657A1 (en) Semiconductor substrate, semiconductor device, manufacturing method thereof, and method for designing semiconductor substrate

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060314

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060508

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070710