JP3678661B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3678661B2 JP3678661B2 JP2001064950A JP2001064950A JP3678661B2 JP 3678661 B2 JP3678661 B2 JP 3678661B2 JP 2001064950 A JP2001064950 A JP 2001064950A JP 2001064950 A JP2001064950 A JP 2001064950A JP 3678661 B2 JP3678661 B2 JP 3678661B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- silicon
- substrate
- sige
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 65
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 54
- 239000000758 substrate Substances 0.000 claims description 49
- 229910052710 silicon Inorganic materials 0.000 claims description 40
- 239000010703 silicon Substances 0.000 claims description 40
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 39
- 229910052799 carbon Inorganic materials 0.000 claims description 15
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 14
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 9
- 230000000295 complement effect Effects 0.000 claims description 8
- 239000013078 crystal Substances 0.000 claims description 7
- 229910052732 germanium Inorganic materials 0.000 claims description 6
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 4
- 238000000034 method Methods 0.000 description 20
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 229910004298 SiO 2 Inorganic materials 0.000 description 7
- 238000002513 implantation Methods 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 5
- 239000010410 layer Substances 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000002955 isolation Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- CETPSERCERDGAM-UHFFFAOYSA-N ceric oxide Chemical compound O=[Ce]=O CETPSERCERDGAM-UHFFFAOYSA-N 0.000 description 2
- 229910000422 cerium(IV) oxide Inorganic materials 0.000 description 2
- 230000006835 compression Effects 0.000 description 2
- 238000007906 compression Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910008065 Si-SiO Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910006405 Si—SiO Inorganic materials 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- -1 arsenic ions Chemical class 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
- H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
- H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置に関し、より詳細には、半導体基板上にシリコンゲルマニウム膜、炭素添加シリコン膜及びシリコン膜が形成されてなる半導体装置に関する。
【０００２】
【従来の技術】
近年、シリコンＭＯＳトランジスタの高速化を図るため、これまでのＳｉ−ＳｉＯ2からなるＭＯＳ界面をチャネルとする従来型のトランジスタに代えて、Ｓｉ基板と格子定数の異なる材料膜をＳｉ基板上にエピタキシャル成長させることによってヘテロ界面を作製し、その形成した膜における水平方向の圧縮又は引っ張り歪みやバンド構造の不連続性を利用して、高移動度トランジスタを作成する技術研究が最近活発に行われている。
【０００３】
例えば、１９９４年ＩＥＤＭ（International Electron Device Meeting）、ｐ．３７３には、図２に示すように、ｐ型Ｓｉ基板上２１に厚さ２．１μｍの０％から２０％のＧｅの濃度勾配をもつＳｉＧｅ膜２２が形成され、その上に厚さ０．６μｍのＧｅ濃度２０％のＳｉＧｅ膜２３が形成され、さらにその上に厚さ１３ｎｍのＳｉ膜２４がエピタキシャル成長により形成され、その上には通常のＭＯＳと同様にゲート酸化膜となるＳｉＯ2膜２５、ゲート電極となる多結晶Ｓｉ膜２６が形成されたトランジスタが提案されている。このような構造のトランジスタにおいては、厚膜の濃度勾配を有するＳｉＧｅ膜２２及びＧｅ濃度２０％のＳｉＧｅ膜２３は、歪み緩和のために形成されている。よって、ＳｉＧｅ膜２３の上面では完全に歪み緩和された状態になっており、このＳｉＧｅ膜２３の上に薄いＳｉ膜２４を形成することにより引っ張り歪みを内在するＳｉ膜２３が実現される。これにより、ｎチャネルＭＯＳにおける電子の有効移動度を、ひずみのないＳｉに対して約５０％向上させることができる。
【０００４】
また、ｐＭＯＳの移動度の向上については、１９９４年ＩＥＤＭ、ｐ．７３５において、図３に示すように、ｎ型Ｓｉ基板３１上に厚さ１０ｎｍのＧｅ濃度３０％のＳｉＧｅ膜３２、厚さ７ｎｍのＳｉ膜３３が順次エピタキシャル成長により形成され、さらにその上には通常のＭＯＳと同様にゲート酸化膜となるＳｉＯ2膜３４、ゲート電極となる多結晶Ｓｉ膜３５が形成されたトランジスタが提案されている。この構造のトランジスタにおいては、圧縮歪みを内在するＳｉＧｅ膜３２が薄いＳｉ膜３３の下に形成されており、その中にチャネルを形成することにより、無歪みのＳｉに対し、約１．２倍の正孔の移動度向上が得られている。
【０００５】
さらに、ｎＭＯＳとｐＭＯＳとの両方を同時に作製する技術として、特開平１０−３２１７３３号公報に、図４に示すように、ｐＭＯＳ及びｎＭＯＳを、ｎウェル及びｐウェルが形成されたＳｉ基板４１上に、それぞれＳｉＧｅ膜４２及びＳｉ膜４３が順次形成されており、さらにその上に、ゲート絶縁膜４４及びゲート電極４５が形成されたトランジスタが提案されている。ここでは、ｎＭＯＳのチャネルは引っ張り歪みのあるＳｉ膜４３に、ｐＭＯＳのチャネルは圧縮歪みのあるＳｉＧｅ膜４２にチャネルを形成するようにしている。
【０００６】
また、特開平９−２１９５２４号公報には、図５に示すように、Ｓｉ基板５１上に、埋め込み酸化膜５２及びＳＯＩ膜５３が形成されたＳＯＩ（Silicon On Insulator）基板を用いたトランジスタが提案されている。このトランジスタは、ＳＯＩ基板におけるｐＭＯＳ領域のＳＯＩ膜５３及び埋め込み酸化膜５２を除去した後、ＳＯＩ基板上全面にＧｅ濃度３０％の厚さ３０ｎｍのＳｉＧｅ膜５４をエピタキシャル成長させ、高温アニールすることにより、ｎＭＯＳ領域におけるＳＯＩ膜５３上のＳｉＧｅ膜５４を歪み緩和した状態にし、その後、厚さ３０ｎｍ程度のＳｉ膜５５をエピタキシャル成長させ、さらに、その上にゲート絶縁膜５６及びゲート電極５７を形成する。これにより、ｎＭＯＳは、チャネルとしてＳＯＩ膜５３上の引っ張り歪みを内在するＳｉ膜５５を、ｐＭＯＳは、チャネルとしてＳｉ基板５１上に圧縮歪みを内在するＳｉＧｅ膜５４を利用している。
【０００７】
【発明が解決しようとする課題】
上記のトランジスタのうち、図２に示すトランジスタでは、順次Ｇｅ濃度高くしたＳｉＧｅ膜２２、２３を形成し、ＳｉＧｅ膜２３上面では、圧縮歪みが緩和された状態にするとともに、格子定数を大きくすることにより、その上に形成されるＳｉ膜２４に強い引っ張り歪みをもたせて移動度を向上させているが、このトランジスタでは、厚いＳｉＧｅ膜２２、２３を形成することが必要となり、製造コストが増大するという課題がある。
【０００８】
また、図４に示すＣＭＯＳトランジスタでは、ＳｉＧｅ膜４２として、Ｇｅ濃度２５〜５０％で厚さ５〜１０ｎｍのＳｉＧｅ膜を形成し、その上にＳｉ膜４３を形成することにより、ｎＭＯＳとｐＭＯＳとを同一の構成にしている。よって、Ｓｉ膜４３下のＳｉＧｅ膜４２は、圧縮歪みを内在した状態なので、特にｎＭＯＳにおいて電子の移動度の向上が十分でない。
【０００９】
つまり、ＣＭＯＳにおいて、ｎＭＯＳでの電子の移動度を上げるために、歪み緩和させたＳｉＧｅ膜４２上に引っ張り歪みを内在するＳｉ膜４３を形成しているが、そのためには厚いＳｉＧｅ膜４２を形成し、歪み緩和を行う必要があり、ｐＭＯＳのチャネル構造とｎＭＯＳのチャネルの構造とはその構造が大きく異なるため、有効な電子及び正孔の移動度の高いＣＭＯＳを同時に作りこむことが困難であった。
【００１０】
そこで、図５に示したトランジスタのように、ＳＯＩ基板を用い、ｎＭＯＳは埋め込み酸化膜５２の上方に薄い膜厚で、歪み緩和したＳｉＧｅ膜５４を形成している。しかし、基板としてＳＯＩ基板が必要であり、ｐＭＯＳのチャネル部分の埋め込み酸化膜５２及びＳＯＩ層５３を除去するために、ｎＭＯＳとｐＭＯＳとの間に段差ができて、製造上好ましくない。また、段差上にエピタキシャル成長する場合には、そこでの結晶性が悪くなり、やはり、有効な電子及び正孔の移動度の高いＣＭＯＳを同時に作りこむことが困難であった。
【００１１】
【課題を解決するための手段】
本発明によれば、圧縮歪を有するシリコンゲルマニウム膜、０．１から１ａｔｏｍ％未満の炭素を含有し引張歪を有する炭素添加シリコン膜及びシリコン膜がこの順に形成された半導体基板上に、ゲート酸化膜を介してゲート電極が形成され、前記引張歪を有する炭素添加シリコン膜がチャネル領域として機能することからなるｎチャネル型半導体装置が提供される。
また、本発明によれば、圧縮歪を有するシリコンゲルマニウム膜、０．１から１ａｔｏｍ％未満の炭素を含有し引張歪を有する炭素添加シリコン膜及びシリコン膜がこの順に形成された半導体基板上に、ゲート酸化膜を介してゲート電極が形成され、前記圧縮歪を有するシリコンゲルマニウム膜がチャネル領域として機能することからなるｐチャネル型半導体装置が提供される。
【００１２】
さらに、本発明によれば、上記ｎチャネル型及びｐチャネル型を同一基板に備えた相補型半導体装置が提供される。
【００１３】
【発明の実施の形態】
本発明の半導体装置は、主として、シリコンゲルマニウム（ＳｉＧｅ）膜、炭素（Ｃ）添加シリコン膜及びシリコン膜がこの順に形成された半導体基板上に、ゲート酸化膜を介してゲート電極が形成された、いわゆるＭＯＳトランジスタを構成するものであり、ｎ型、ｐ型又は相補型のいずれのＭＯＳトランジスタとしても利用することができる。なお、相補型の半導体装置の場合には、通常、同一の半導体基板上に形成される。
【００１４】
本発明の半導体装置において使用することができる半導体基板としては、シリコン、ゲルマニウム等の元素半導体、ＧａＡｓ等の化合物半導体による基板等が挙げられるが、シリコンからなる基板が好ましい。また、シリコンとしては、アモルファス、多結晶、単結晶等が挙げられるが、単結晶シリコンであることが好ましい。なお、半導体基板としては、表面半導体層が上記の半導体により形成されるＳＯＩ基板でもよい。
【００１５】
ＳｉＧｅ膜は、ｐ型又は相補型半導体装置において使用される場合には、特にゲルマニウムが１０から４０ａｔｏｍ％程度含有される膜が好ましい。また、膜厚は、５から５０ｎｍ程度であることが好ましい。なお、ｎ型半導体装置において使用される場合には、上記のゲルマニウム濃度及び膜厚の範囲を超えるものであってもよい。ＳｉＧｅ膜は、公知の方法、例えば、エピタキシャル成長により形成することが好ましい。
【００１６】
Ｃ添加シリコン膜は、ｎ型又は相補型半導体装置において使用される場合には、特に炭素が０．１から１ａｔｏｍ％程度含有される膜が好ましい。また、膜厚は、５から５０ｎｍ程度であることが好ましい。なお、ｐ型半導体装置において使用される場合には、上記の炭素濃度及び膜厚の範囲を超えるものであってもよい。Ｃ添加シリコン膜は、公知の方法、例えば、シリコン及び炭素を含む原料を用いたエピタキシャル成長により形成してもよいし、シリコンを含む原料を用いたエピタキシャル成長によりシリコン膜を形成した後、固相拡散、気相拡散、イオン注入により炭素をドーピングすることにより形成してもよい。
【００１７】
シリコン膜は、膜厚５から２０ｎｍ程度で、エピタキシャル成長により形成することが好ましい。
【００１８】
ゲート酸化膜及びゲート電極は、通常ＭＯＳトランジスタ等の半導体装置を形成するために使用される膜厚、材料等により、通常形成される方法により形成することができる。
【００１９】
以下に本発明の半導体装置を、図面に基づいて詳しく説明する。
【００２０】
本発明の半導体装置は、図１（ｄ）に示すように、ｐ型Ｓｉ基板１上にｐ型にドーピングされた深さ１μｍ程度のｐウエル２と、ｎ型にドーピングされた深さ１μｍ程度のｎウエル３が形成されており、これらｐウェル２及びｎウェル３とは、埋め込み素子分離領域７により分離されている。
【００２１】
ｐウェル２及びｎウェル３上には、エピタキシャルＳｉＧｅ膜４、エピタキシャルＣ添加Ｓｉ膜５、エピタキシャルＳｉ膜６がこの順に形成されており、ＳｉＯ2膜からなるゲート酸化膜８を介して、多結晶シリコン膜によるゲート電極１１が形成され、ｎＭＯＳ及びｐＭＯＳが同一基板上に形成されている。
【００２２】
ｐ型Ｓｉ基板１上に成長したＳｉＧｅ膜４は、Ｓｉと同じ結晶構造をもつが、その格子定数がＳｉよりも数％大きいために水平方向に圧縮歪みが発生している。また、その上に成長したＣ添加Ｓｉ膜５は基板Ｓｉよりも格子定数が小さいために水平方向に引っ張り歪みが発生する。
【００２３】
ｎＭＯＳは引っ張り歪みをもつＣ添加Ｓｉ膜５にチャネルを形成することにより、電子の移動度を向上させ、ｐＭＯＳは圧縮歪みを内在するＳｉＧｅ層４中にチャネルを形成することにより、正孔の移動度を向上させることができる。具体的には、ＳｉＧｅ膜４のＧｅ濃度２０％でｐＭＯＳにおいて約５０％の移動度の向上、ＳｉＧｅ膜４の膜厚が５ｎｍ（これ以上薄くできない臨界膜厚のため）、Ｇｅ濃度４０％で約１００％の移動度の向上が得られ、ＭＯＳ駆動電流を約２倍とすることができる。
【００２４】
上記半導体装置は、以下のように作成することができる。
【００２５】
比抵抗５Ω・ｃｍから２０Ω・ｃｍのボロンをドーピングしたｐ型Ｓｉ基板１上を用いる。このＳｉ基板１のｎＭＯＳ領域に、公知のフォト技術により形成したレジストマスク（図示せず）を用いて、公知のイオン注入技術により、ｐウエル２を形成する。レジストマスクを除去した後、同様の技術で、ｐＭＯＳ領域にｎウエル３を形成する。このときのイオン注入条件は、トランジスタの設計ルールにより異なるが、例えば０．３５μｍルールの場合は、ｐウエル２はボロンイオン注入エネルギー２００ｋｅＶ、注入量５×１０12ｃｍ-2と１００ｋｅＶ、２×１０12ｃｍ-2を用い、ｎウエル３はリンイオン注入エネルギー４００ｋｅＶ、注入量５×１０12ｃｍ-2と２００ｋｅＶ２×１０12ｃｍ-2を用いる。
【００２６】
次に、活性化アニールとして拡散炉で７５０℃程度、１時間程度の処理を行う。その後、表面の自然ＳｉＯ2膜（図示せず）を希ＨＦ液で除去し、公知のエピタキシャル成長技術により、ＳｉＨ4とＧｅＨ4との混合ガスを用いてＧｅ濃度１０％から４０％、厚さ５ｎｍから５０ｎｍのＳｉＧｅ膜４をＳｉ基板１上全面にヘテロエピタキシャル成長させる。このときＧｅ濃度を高くすればＳｉＧｅ中に内在する圧縮歪み量を大きくすることができるが、その場合欠陥が発生し始める臨界の膜厚は薄くなるので、その関係で濃度と膜厚を設定する。例えば、Ｇｅ濃度４０％の時の膜厚は１０ｎｍ以下に設定する。
【００２７】
その後、同一装置内で成長ガスを変更し、ＳｉＨ4とＳｉ（ＣＨ3）Ｈ3との混合ガスを用い、Ｃ濃度０．１から２％、膜厚１０から５０ｎｍのＣ添加Ｓｉ膜５をエピタキシャル成長させる。
【００２８】
さらに、同一装置内で成長ガスを変更し、ＳｉＨ4ガスを用いてエピタキシャルＳｉ膜６を、膜厚５から２０ｎｍに成長させる。ここで、Ｓｉ膜６の膜厚は、ｎＭＯＳのチャネルをＣ添加Ｓｉ膜５中に作るために上限が決まっているが、ゲート酸化膜８の膜厚、Ｓｉ膜６中のドーパント濃度、Ｃ添加Ｓｉ膜５及びＳｉ膜６の伝導帯エネルギーのオフセット値を考慮して、適宜調整する。例えば、ゲート酸化膜８の膜厚が２．５ｎｍ、Ｃ濃度が０．５％、ドーパント濃度が３×１０17ｃｍ-3の場合、Ｓｉ膜６の膜厚はゲート酸化時の膜減りを考慮して２〜６．５ｎｍ程度が好ましい。
【００２９】
次に、公知のＲＴＯ（Rapid Thermal Oxidation）法を用いてゲート酸化膜８の形成を行い、その後、公知のＣＶＤ法によりＳｉＨ4ガスを用いて５５０℃で、厚さ１００ｎｍ程度の多結晶Ｓｉ膜９を形成する（図１（ａ））。
【００３０】
続いて、公知のフォト技術により形成したレジストマスク（図示せず）を用いて、公知のＲＩＥ（Reactive Ion Etching）法により、ＳＦ6ガスを用い、多結晶Ｓｉ膜９、ゲート酸化膜８も含めて素子分離領域に深さ３００から５００ｎｍの溝を掘り、公知のＣＶＤ法によりＳｉＨ4、Ｏ2ガスを用いて溝をＳｉＯ2で埋め込み、公知のＣＭＰ（Chemical Mechanical Polish）法で素子分離領域以外のＳｉＯ2膜を除去して平坦化を行う。この場合、ＣＭＰは多結晶Ｓｉ膜９表面で止めるために、研磨剤として、ＳｉＯ2の多結晶Ｓｉに対する研磨レートの選択比が高いものを用いることが好ましい。例えば、シリカ（ＳｉＯ2）、セリア（ＣｅＯ2）、ジルコニア（ＺｒＯ2）、アルミナ（ＡｌＯ3）等が挙げられるが、なかでも、セリアスラリーを用いると、その選択比は５００以上が得られる。得られたＳｉ基板１上に多結晶Ｓｉ膜１０を公知のＣＶＤ法で形成し、図１（ｂ）に示すように、その表面を平坦化する。
【００３１】
その後、図２（ｃ）に示すように、公知のフォト技術により形成したレジストマスク（図示せず）を用いて、公知のＲＩＥ法でＳＦ6ガスを用いて、多結晶Ｓｉ膜１０と多結晶Ｓｉ膜９とをゲート電極１１に加工する。
【００３２】
続いて、図２（ｄ）に示すように、公知のフォト技術によりｎＭＯＳ領域以外の部分にレジストマスク（図示せず）を形成し、公知のイオン注入法で砒素イオンを注入エネルギー４０ｋｅＶ、注入量３×１０15ｃｍ-2で注入し、ゲート電極１１の両側に自己整合的にＮ+拡散層からなるソース／ドレイン領域１２を形成する。同様に、公知のフォト技術によりｐＭＯＳ領域以外の部分にレジストマスク（図示せず）を形成し、ＢＦ2イオンを注入エネルギー４０ｋｅＶ、注入量３×１０15ｃｍ-2で注入し、Ｐ+拡散層からなるｐＭＯＳトランジスタのソース／ドレイン領域１３を形成する。
【００３３】
その後、公知の技術を用いて上部配線との絶縁をするための層間絶縁膜形成、上部配線と接続するためのホール形成、上部配線形成工程を行い、ＬＳＩ集積回路で用いられるＣＭＯＳ（Complimentary ＭＯＳ）を完成させる。
【００３４】
【発明の効果】
本発明によれば、ＳｉＧｅ膜、Ｃ添加シリコン膜及びシリコン膜がこの順に形成された半導体基板上に、ゲート酸化膜を介してゲート電極が形成された半導体装置であって、Ｃ添加シリコン膜がチャネル領域として機能するため、電子の移動度を向上させることができる。つまり、ヘテロエピタキシャルにおける結晶の格子定数の差が大きく、引っ張り歪みの量が大きい程、電子の移動度は大きくなるため、ＳｉＧｅ＞Ｓｉ＞ＳｉＣの関係にある格子定数の違いを利用して、シリコン膜／Ｃ添加シリコン膜／ＳｉＧｅ膜／半導体基板の構造とすることにより、引っ張り歪みをより大きくすることができ、ｎ型半導体装置における電子の移動度を向上し、現在高速化が達成困難で、バイポーラトランジスタでしか達成できていなかった高周波用ＬＳＩを実現可能とする。しかも、上記構成により、圧縮歪みを緩和するための厚膜のＳｉＧｅ膜が不要となり、製造コストの大幅な低減が可能となる。
【００３５】
また、本発明によれば、ＳｉＧｅ膜、Ｃ添加シリコン膜及びシリコン膜がこの順に形成された半導体基板上に、ゲート酸化膜を介してゲート電極が形成された半導体装置であって、ＳｉＧｅ膜がチャネル領域として機能するため、正孔の移動度を向上させることができる。つまり、ヘテロエピタキシャルにおける結晶の格子定数の差が大きく、圧縮歪みの量が大きい程、正孔の移動度は大きくなるため、ＳｉＧｅ＞Ｓｉ＞ＳｉＣの関係にある格子定数の違いを利用して、シリコン膜／Ｃ添加シリコン膜／ＳｉＧｅ膜／半導体基板の構造とすることにより、大きな圧縮歪みを利用することができ、ｐ型半導体装置における正孔の移動度を向上させ、より高速化を実現した半導体装置を得ることができる。
【００３６】
特に、ＳｉＧｅ膜が１０から４０ａｔｏｍ％のＧｅを含有し、５から５０ｎｍの膜厚を有する場合、Ｃ添加シリコン膜が０．１から１ａｔｏｍ％の炭素を含有し、５から５０ｎｍの膜厚を有する場合には、ｎ型半導体装置においては十分な引っ張り歪を得ることができ、ｐ型半導体装置においては十分な圧縮歪を得ることができ、電子又は正孔の移動度を最大限に向上させることが可能となるとともに、ＳｉＧｅ膜又はＣ添加シリコン膜の成膜時における制御を行いながら、Ｇｅ又はＣの含有量を確保することができる。
【００３７】
また、半導体基板がシリコン単結晶基板である場合には、その上に形成されるＳｉＧｅ膜及びＣ添加シリコン膜を単結晶として得ることができ、電子又は正孔の移動度を向上させることができる。
【００３８】
さらに、半導体基板がＳＯＩ基板である場合には、半導体装置を構成するソース／ドレイン間の寄生容量を低減することができるため、より高速動作を実現する半導体装置を提供することができる。
【００３９】
また、同一半導体基板上に、上記ｎ型及びｐ型の半導体装置が形成されてなる場合には、電子は引っ張り歪みを内在するＣ添加Ｓｉ膜、正孔は圧縮歪みを内在するＳｉＧｅ膜によりチャネル領域を形成することができるため同一構造で相補型の半導体装置を形成することができ、電子及び正孔の双方の移動度を、従来の半導体装置の約２倍向上させることを可能としながら、従来問題となっていた段差等の発生を生じさせることなく、シンプルな構造の半導体装置を提供することができる。また、ｎ型半導体装置における電子の移動度を向上できることで現在高速化が達成困難で、バイポーラトランジスタでしか達成できていなかった高周波用ＬＳＩが相補型の半導体装置、例えば、ＣＭＯＳで製造可能となり、製造コストの大幅な低減が可能となる。
【図面の簡単な説明】
【図１】本発明の半導体装置の製造方法を説明するための要部の概略断面工程図である。
【図２】従来のｎＭＯＳトランジスタの構成を説明するための要部の概略断面図である。
【図３】従来のｐＭＯＳトランジスタの構成を説明するための要部の概略断面図である。
【図４】従来のＣＭＯＳトランジスタの構成を説明するための要部の概略断面図である。
【図５】従来のＣＭＯＳトランジスタの構成を説明するための要部の概略断面図である。
【符号の説明】
１ ｐ型Ｓｉ基板
２ ｐウエル
３ ｎウエル
４ ＳｉＧｅ膜
５ Ｃ添加Ｓｉ膜
６ Ｓｉ膜
７ 埋め込み素子分離領域
８ ゲート酸化膜
９、１０ 多結晶Ｓｉ膜
１１ ゲート電極
１２、１３ ソース／ドレイン領域
【発明の属する技術分野】
本発明は半導体装置に関し、より詳細には、半導体基板上にシリコンゲルマニウム膜、炭素添加シリコン膜及びシリコン膜が形成されてなる半導体装置に関する。
【０００２】
【従来の技術】
近年、シリコンＭＯＳトランジスタの高速化を図るため、これまでのＳｉ−ＳｉＯ2からなるＭＯＳ界面をチャネルとする従来型のトランジスタに代えて、Ｓｉ基板と格子定数の異なる材料膜をＳｉ基板上にエピタキシャル成長させることによってヘテロ界面を作製し、その形成した膜における水平方向の圧縮又は引っ張り歪みやバンド構造の不連続性を利用して、高移動度トランジスタを作成する技術研究が最近活発に行われている。
【０００３】
例えば、１９９４年ＩＥＤＭ（International Electron Device Meeting）、ｐ．３７３には、図２に示すように、ｐ型Ｓｉ基板上２１に厚さ２．１μｍの０％から２０％のＧｅの濃度勾配をもつＳｉＧｅ膜２２が形成され、その上に厚さ０．６μｍのＧｅ濃度２０％のＳｉＧｅ膜２３が形成され、さらにその上に厚さ１３ｎｍのＳｉ膜２４がエピタキシャル成長により形成され、その上には通常のＭＯＳと同様にゲート酸化膜となるＳｉＯ2膜２５、ゲート電極となる多結晶Ｓｉ膜２６が形成されたトランジスタが提案されている。このような構造のトランジスタにおいては、厚膜の濃度勾配を有するＳｉＧｅ膜２２及びＧｅ濃度２０％のＳｉＧｅ膜２３は、歪み緩和のために形成されている。よって、ＳｉＧｅ膜２３の上面では完全に歪み緩和された状態になっており、このＳｉＧｅ膜２３の上に薄いＳｉ膜２４を形成することにより引っ張り歪みを内在するＳｉ膜２３が実現される。これにより、ｎチャネルＭＯＳにおける電子の有効移動度を、ひずみのないＳｉに対して約５０％向上させることができる。
【０００４】
また、ｐＭＯＳの移動度の向上については、１９９４年ＩＥＤＭ、ｐ．７３５において、図３に示すように、ｎ型Ｓｉ基板３１上に厚さ１０ｎｍのＧｅ濃度３０％のＳｉＧｅ膜３２、厚さ７ｎｍのＳｉ膜３３が順次エピタキシャル成長により形成され、さらにその上には通常のＭＯＳと同様にゲート酸化膜となるＳｉＯ2膜３４、ゲート電極となる多結晶Ｓｉ膜３５が形成されたトランジスタが提案されている。この構造のトランジスタにおいては、圧縮歪みを内在するＳｉＧｅ膜３２が薄いＳｉ膜３３の下に形成されており、その中にチャネルを形成することにより、無歪みのＳｉに対し、約１．２倍の正孔の移動度向上が得られている。
【０００５】
さらに、ｎＭＯＳとｐＭＯＳとの両方を同時に作製する技術として、特開平１０−３２１７３３号公報に、図４に示すように、ｐＭＯＳ及びｎＭＯＳを、ｎウェル及びｐウェルが形成されたＳｉ基板４１上に、それぞれＳｉＧｅ膜４２及びＳｉ膜４３が順次形成されており、さらにその上に、ゲート絶縁膜４４及びゲート電極４５が形成されたトランジスタが提案されている。ここでは、ｎＭＯＳのチャネルは引っ張り歪みのあるＳｉ膜４３に、ｐＭＯＳのチャネルは圧縮歪みのあるＳｉＧｅ膜４２にチャネルを形成するようにしている。
【０００６】
また、特開平９−２１９５２４号公報には、図５に示すように、Ｓｉ基板５１上に、埋め込み酸化膜５２及びＳＯＩ膜５３が形成されたＳＯＩ（Silicon On Insulator）基板を用いたトランジスタが提案されている。このトランジスタは、ＳＯＩ基板におけるｐＭＯＳ領域のＳＯＩ膜５３及び埋め込み酸化膜５２を除去した後、ＳＯＩ基板上全面にＧｅ濃度３０％の厚さ３０ｎｍのＳｉＧｅ膜５４をエピタキシャル成長させ、高温アニールすることにより、ｎＭＯＳ領域におけるＳＯＩ膜５３上のＳｉＧｅ膜５４を歪み緩和した状態にし、その後、厚さ３０ｎｍ程度のＳｉ膜５５をエピタキシャル成長させ、さらに、その上にゲート絶縁膜５６及びゲート電極５７を形成する。これにより、ｎＭＯＳは、チャネルとしてＳＯＩ膜５３上の引っ張り歪みを内在するＳｉ膜５５を、ｐＭＯＳは、チャネルとしてＳｉ基板５１上に圧縮歪みを内在するＳｉＧｅ膜５４を利用している。
【０００７】
【発明が解決しようとする課題】
上記のトランジスタのうち、図２に示すトランジスタでは、順次Ｇｅ濃度高くしたＳｉＧｅ膜２２、２３を形成し、ＳｉＧｅ膜２３上面では、圧縮歪みが緩和された状態にするとともに、格子定数を大きくすることにより、その上に形成されるＳｉ膜２４に強い引っ張り歪みをもたせて移動度を向上させているが、このトランジスタでは、厚いＳｉＧｅ膜２２、２３を形成することが必要となり、製造コストが増大するという課題がある。
【０００８】
また、図４に示すＣＭＯＳトランジスタでは、ＳｉＧｅ膜４２として、Ｇｅ濃度２５〜５０％で厚さ５〜１０ｎｍのＳｉＧｅ膜を形成し、その上にＳｉ膜４３を形成することにより、ｎＭＯＳとｐＭＯＳとを同一の構成にしている。よって、Ｓｉ膜４３下のＳｉＧｅ膜４２は、圧縮歪みを内在した状態なので、特にｎＭＯＳにおいて電子の移動度の向上が十分でない。
【０００９】
つまり、ＣＭＯＳにおいて、ｎＭＯＳでの電子の移動度を上げるために、歪み緩和させたＳｉＧｅ膜４２上に引っ張り歪みを内在するＳｉ膜４３を形成しているが、そのためには厚いＳｉＧｅ膜４２を形成し、歪み緩和を行う必要があり、ｐＭＯＳのチャネル構造とｎＭＯＳのチャネルの構造とはその構造が大きく異なるため、有効な電子及び正孔の移動度の高いＣＭＯＳを同時に作りこむことが困難であった。
【００１０】
そこで、図５に示したトランジスタのように、ＳＯＩ基板を用い、ｎＭＯＳは埋め込み酸化膜５２の上方に薄い膜厚で、歪み緩和したＳｉＧｅ膜５４を形成している。しかし、基板としてＳＯＩ基板が必要であり、ｐＭＯＳのチャネル部分の埋め込み酸化膜５２及びＳＯＩ層５３を除去するために、ｎＭＯＳとｐＭＯＳとの間に段差ができて、製造上好ましくない。また、段差上にエピタキシャル成長する場合には、そこでの結晶性が悪くなり、やはり、有効な電子及び正孔の移動度の高いＣＭＯＳを同時に作りこむことが困難であった。
【００１１】
【課題を解決するための手段】
本発明によれば、圧縮歪を有するシリコンゲルマニウム膜、０．１から１ａｔｏｍ％未満の炭素を含有し引張歪を有する炭素添加シリコン膜及びシリコン膜がこの順に形成された半導体基板上に、ゲート酸化膜を介してゲート電極が形成され、前記引張歪を有する炭素添加シリコン膜がチャネル領域として機能することからなるｎチャネル型半導体装置が提供される。
また、本発明によれば、圧縮歪を有するシリコンゲルマニウム膜、０．１から１ａｔｏｍ％未満の炭素を含有し引張歪を有する炭素添加シリコン膜及びシリコン膜がこの順に形成された半導体基板上に、ゲート酸化膜を介してゲート電極が形成され、前記圧縮歪を有するシリコンゲルマニウム膜がチャネル領域として機能することからなるｐチャネル型半導体装置が提供される。
【００１２】
さらに、本発明によれば、上記ｎチャネル型及びｐチャネル型を同一基板に備えた相補型半導体装置が提供される。
【００１３】
【発明の実施の形態】
本発明の半導体装置は、主として、シリコンゲルマニウム（ＳｉＧｅ）膜、炭素（Ｃ）添加シリコン膜及びシリコン膜がこの順に形成された半導体基板上に、ゲート酸化膜を介してゲート電極が形成された、いわゆるＭＯＳトランジスタを構成するものであり、ｎ型、ｐ型又は相補型のいずれのＭＯＳトランジスタとしても利用することができる。なお、相補型の半導体装置の場合には、通常、同一の半導体基板上に形成される。
【００１４】
本発明の半導体装置において使用することができる半導体基板としては、シリコン、ゲルマニウム等の元素半導体、ＧａＡｓ等の化合物半導体による基板等が挙げられるが、シリコンからなる基板が好ましい。また、シリコンとしては、アモルファス、多結晶、単結晶等が挙げられるが、単結晶シリコンであることが好ましい。なお、半導体基板としては、表面半導体層が上記の半導体により形成されるＳＯＩ基板でもよい。
【００１５】
ＳｉＧｅ膜は、ｐ型又は相補型半導体装置において使用される場合には、特にゲルマニウムが１０から４０ａｔｏｍ％程度含有される膜が好ましい。また、膜厚は、５から５０ｎｍ程度であることが好ましい。なお、ｎ型半導体装置において使用される場合には、上記のゲルマニウム濃度及び膜厚の範囲を超えるものであってもよい。ＳｉＧｅ膜は、公知の方法、例えば、エピタキシャル成長により形成することが好ましい。
【００１６】
Ｃ添加シリコン膜は、ｎ型又は相補型半導体装置において使用される場合には、特に炭素が０．１から１ａｔｏｍ％程度含有される膜が好ましい。また、膜厚は、５から５０ｎｍ程度であることが好ましい。なお、ｐ型半導体装置において使用される場合には、上記の炭素濃度及び膜厚の範囲を超えるものであってもよい。Ｃ添加シリコン膜は、公知の方法、例えば、シリコン及び炭素を含む原料を用いたエピタキシャル成長により形成してもよいし、シリコンを含む原料を用いたエピタキシャル成長によりシリコン膜を形成した後、固相拡散、気相拡散、イオン注入により炭素をドーピングすることにより形成してもよい。
【００１７】
シリコン膜は、膜厚５から２０ｎｍ程度で、エピタキシャル成長により形成することが好ましい。
【００１８】
ゲート酸化膜及びゲート電極は、通常ＭＯＳトランジスタ等の半導体装置を形成するために使用される膜厚、材料等により、通常形成される方法により形成することができる。
【００１９】
以下に本発明の半導体装置を、図面に基づいて詳しく説明する。
【００２０】
本発明の半導体装置は、図１（ｄ）に示すように、ｐ型Ｓｉ基板１上にｐ型にドーピングされた深さ１μｍ程度のｐウエル２と、ｎ型にドーピングされた深さ１μｍ程度のｎウエル３が形成されており、これらｐウェル２及びｎウェル３とは、埋め込み素子分離領域７により分離されている。
【００２１】
ｐウェル２及びｎウェル３上には、エピタキシャルＳｉＧｅ膜４、エピタキシャルＣ添加Ｓｉ膜５、エピタキシャルＳｉ膜６がこの順に形成されており、ＳｉＯ2膜からなるゲート酸化膜８を介して、多結晶シリコン膜によるゲート電極１１が形成され、ｎＭＯＳ及びｐＭＯＳが同一基板上に形成されている。
【００２２】
ｐ型Ｓｉ基板１上に成長したＳｉＧｅ膜４は、Ｓｉと同じ結晶構造をもつが、その格子定数がＳｉよりも数％大きいために水平方向に圧縮歪みが発生している。また、その上に成長したＣ添加Ｓｉ膜５は基板Ｓｉよりも格子定数が小さいために水平方向に引っ張り歪みが発生する。
【００２３】
ｎＭＯＳは引っ張り歪みをもつＣ添加Ｓｉ膜５にチャネルを形成することにより、電子の移動度を向上させ、ｐＭＯＳは圧縮歪みを内在するＳｉＧｅ層４中にチャネルを形成することにより、正孔の移動度を向上させることができる。具体的には、ＳｉＧｅ膜４のＧｅ濃度２０％でｐＭＯＳにおいて約５０％の移動度の向上、ＳｉＧｅ膜４の膜厚が５ｎｍ（これ以上薄くできない臨界膜厚のため）、Ｇｅ濃度４０％で約１００％の移動度の向上が得られ、ＭＯＳ駆動電流を約２倍とすることができる。
【００２４】
上記半導体装置は、以下のように作成することができる。
【００２５】
比抵抗５Ω・ｃｍから２０Ω・ｃｍのボロンをドーピングしたｐ型Ｓｉ基板１上を用いる。このＳｉ基板１のｎＭＯＳ領域に、公知のフォト技術により形成したレジストマスク（図示せず）を用いて、公知のイオン注入技術により、ｐウエル２を形成する。レジストマスクを除去した後、同様の技術で、ｐＭＯＳ領域にｎウエル３を形成する。このときのイオン注入条件は、トランジスタの設計ルールにより異なるが、例えば０．３５μｍルールの場合は、ｐウエル２はボロンイオン注入エネルギー２００ｋｅＶ、注入量５×１０12ｃｍ-2と１００ｋｅＶ、２×１０12ｃｍ-2を用い、ｎウエル３はリンイオン注入エネルギー４００ｋｅＶ、注入量５×１０12ｃｍ-2と２００ｋｅＶ２×１０12ｃｍ-2を用いる。
【００２６】
次に、活性化アニールとして拡散炉で７５０℃程度、１時間程度の処理を行う。その後、表面の自然ＳｉＯ2膜（図示せず）を希ＨＦ液で除去し、公知のエピタキシャル成長技術により、ＳｉＨ4とＧｅＨ4との混合ガスを用いてＧｅ濃度１０％から４０％、厚さ５ｎｍから５０ｎｍのＳｉＧｅ膜４をＳｉ基板１上全面にヘテロエピタキシャル成長させる。このときＧｅ濃度を高くすればＳｉＧｅ中に内在する圧縮歪み量を大きくすることができるが、その場合欠陥が発生し始める臨界の膜厚は薄くなるので、その関係で濃度と膜厚を設定する。例えば、Ｇｅ濃度４０％の時の膜厚は１０ｎｍ以下に設定する。
【００２７】
その後、同一装置内で成長ガスを変更し、ＳｉＨ4とＳｉ（ＣＨ3）Ｈ3との混合ガスを用い、Ｃ濃度０．１から２％、膜厚１０から５０ｎｍのＣ添加Ｓｉ膜５をエピタキシャル成長させる。
【００２８】
さらに、同一装置内で成長ガスを変更し、ＳｉＨ4ガスを用いてエピタキシャルＳｉ膜６を、膜厚５から２０ｎｍに成長させる。ここで、Ｓｉ膜６の膜厚は、ｎＭＯＳのチャネルをＣ添加Ｓｉ膜５中に作るために上限が決まっているが、ゲート酸化膜８の膜厚、Ｓｉ膜６中のドーパント濃度、Ｃ添加Ｓｉ膜５及びＳｉ膜６の伝導帯エネルギーのオフセット値を考慮して、適宜調整する。例えば、ゲート酸化膜８の膜厚が２．５ｎｍ、Ｃ濃度が０．５％、ドーパント濃度が３×１０17ｃｍ-3の場合、Ｓｉ膜６の膜厚はゲート酸化時の膜減りを考慮して２〜６．５ｎｍ程度が好ましい。
【００２９】
次に、公知のＲＴＯ（Rapid Thermal Oxidation）法を用いてゲート酸化膜８の形成を行い、その後、公知のＣＶＤ法によりＳｉＨ4ガスを用いて５５０℃で、厚さ１００ｎｍ程度の多結晶Ｓｉ膜９を形成する（図１（ａ））。
【００３０】
続いて、公知のフォト技術により形成したレジストマスク（図示せず）を用いて、公知のＲＩＥ（Reactive Ion Etching）法により、ＳＦ6ガスを用い、多結晶Ｓｉ膜９、ゲート酸化膜８も含めて素子分離領域に深さ３００から５００ｎｍの溝を掘り、公知のＣＶＤ法によりＳｉＨ4、Ｏ2ガスを用いて溝をＳｉＯ2で埋め込み、公知のＣＭＰ（Chemical Mechanical Polish）法で素子分離領域以外のＳｉＯ2膜を除去して平坦化を行う。この場合、ＣＭＰは多結晶Ｓｉ膜９表面で止めるために、研磨剤として、ＳｉＯ2の多結晶Ｓｉに対する研磨レートの選択比が高いものを用いることが好ましい。例えば、シリカ（ＳｉＯ2）、セリア（ＣｅＯ2）、ジルコニア（ＺｒＯ2）、アルミナ（ＡｌＯ3）等が挙げられるが、なかでも、セリアスラリーを用いると、その選択比は５００以上が得られる。得られたＳｉ基板１上に多結晶Ｓｉ膜１０を公知のＣＶＤ法で形成し、図１（ｂ）に示すように、その表面を平坦化する。
【００３１】
その後、図２（ｃ）に示すように、公知のフォト技術により形成したレジストマスク（図示せず）を用いて、公知のＲＩＥ法でＳＦ6ガスを用いて、多結晶Ｓｉ膜１０と多結晶Ｓｉ膜９とをゲート電極１１に加工する。
【００３２】
続いて、図２（ｄ）に示すように、公知のフォト技術によりｎＭＯＳ領域以外の部分にレジストマスク（図示せず）を形成し、公知のイオン注入法で砒素イオンを注入エネルギー４０ｋｅＶ、注入量３×１０15ｃｍ-2で注入し、ゲート電極１１の両側に自己整合的にＮ+拡散層からなるソース／ドレイン領域１２を形成する。同様に、公知のフォト技術によりｐＭＯＳ領域以外の部分にレジストマスク（図示せず）を形成し、ＢＦ2イオンを注入エネルギー４０ｋｅＶ、注入量３×１０15ｃｍ-2で注入し、Ｐ+拡散層からなるｐＭＯＳトランジスタのソース／ドレイン領域１３を形成する。
【００３３】
その後、公知の技術を用いて上部配線との絶縁をするための層間絶縁膜形成、上部配線と接続するためのホール形成、上部配線形成工程を行い、ＬＳＩ集積回路で用いられるＣＭＯＳ（Complimentary ＭＯＳ）を完成させる。
【００３４】
【発明の効果】
本発明によれば、ＳｉＧｅ膜、Ｃ添加シリコン膜及びシリコン膜がこの順に形成された半導体基板上に、ゲート酸化膜を介してゲート電極が形成された半導体装置であって、Ｃ添加シリコン膜がチャネル領域として機能するため、電子の移動度を向上させることができる。つまり、ヘテロエピタキシャルにおける結晶の格子定数の差が大きく、引っ張り歪みの量が大きい程、電子の移動度は大きくなるため、ＳｉＧｅ＞Ｓｉ＞ＳｉＣの関係にある格子定数の違いを利用して、シリコン膜／Ｃ添加シリコン膜／ＳｉＧｅ膜／半導体基板の構造とすることにより、引っ張り歪みをより大きくすることができ、ｎ型半導体装置における電子の移動度を向上し、現在高速化が達成困難で、バイポーラトランジスタでしか達成できていなかった高周波用ＬＳＩを実現可能とする。しかも、上記構成により、圧縮歪みを緩和するための厚膜のＳｉＧｅ膜が不要となり、製造コストの大幅な低減が可能となる。
【００３５】
また、本発明によれば、ＳｉＧｅ膜、Ｃ添加シリコン膜及びシリコン膜がこの順に形成された半導体基板上に、ゲート酸化膜を介してゲート電極が形成された半導体装置であって、ＳｉＧｅ膜がチャネル領域として機能するため、正孔の移動度を向上させることができる。つまり、ヘテロエピタキシャルにおける結晶の格子定数の差が大きく、圧縮歪みの量が大きい程、正孔の移動度は大きくなるため、ＳｉＧｅ＞Ｓｉ＞ＳｉＣの関係にある格子定数の違いを利用して、シリコン膜／Ｃ添加シリコン膜／ＳｉＧｅ膜／半導体基板の構造とすることにより、大きな圧縮歪みを利用することができ、ｐ型半導体装置における正孔の移動度を向上させ、より高速化を実現した半導体装置を得ることができる。
【００３６】
特に、ＳｉＧｅ膜が１０から４０ａｔｏｍ％のＧｅを含有し、５から５０ｎｍの膜厚を有する場合、Ｃ添加シリコン膜が０．１から１ａｔｏｍ％の炭素を含有し、５から５０ｎｍの膜厚を有する場合には、ｎ型半導体装置においては十分な引っ張り歪を得ることができ、ｐ型半導体装置においては十分な圧縮歪を得ることができ、電子又は正孔の移動度を最大限に向上させることが可能となるとともに、ＳｉＧｅ膜又はＣ添加シリコン膜の成膜時における制御を行いながら、Ｇｅ又はＣの含有量を確保することができる。
【００３７】
また、半導体基板がシリコン単結晶基板である場合には、その上に形成されるＳｉＧｅ膜及びＣ添加シリコン膜を単結晶として得ることができ、電子又は正孔の移動度を向上させることができる。
【００３８】
さらに、半導体基板がＳＯＩ基板である場合には、半導体装置を構成するソース／ドレイン間の寄生容量を低減することができるため、より高速動作を実現する半導体装置を提供することができる。
【００３９】
また、同一半導体基板上に、上記ｎ型及びｐ型の半導体装置が形成されてなる場合には、電子は引っ張り歪みを内在するＣ添加Ｓｉ膜、正孔は圧縮歪みを内在するＳｉＧｅ膜によりチャネル領域を形成することができるため同一構造で相補型の半導体装置を形成することができ、電子及び正孔の双方の移動度を、従来の半導体装置の約２倍向上させることを可能としながら、従来問題となっていた段差等の発生を生じさせることなく、シンプルな構造の半導体装置を提供することができる。また、ｎ型半導体装置における電子の移動度を向上できることで現在高速化が達成困難で、バイポーラトランジスタでしか達成できていなかった高周波用ＬＳＩが相補型の半導体装置、例えば、ＣＭＯＳで製造可能となり、製造コストの大幅な低減が可能となる。
【図面の簡単な説明】
【図１】本発明の半導体装置の製造方法を説明するための要部の概略断面工程図である。
【図２】従来のｎＭＯＳトランジスタの構成を説明するための要部の概略断面図である。
【図３】従来のｐＭＯＳトランジスタの構成を説明するための要部の概略断面図である。
【図４】従来のＣＭＯＳトランジスタの構成を説明するための要部の概略断面図である。
【図５】従来のＣＭＯＳトランジスタの構成を説明するための要部の概略断面図である。
【符号の説明】
１ ｐ型Ｓｉ基板
２ ｐウエル
３ ｎウエル
４ ＳｉＧｅ膜
５ Ｃ添加Ｓｉ膜
６ Ｓｉ膜
７ 埋め込み素子分離領域
８ ゲート酸化膜
９、１０ 多結晶Ｓｉ膜
１１ ゲート電極
１２、１３ ソース／ドレイン領域
Claims (7)
- 圧縮歪を有するシリコンゲルマニウム膜、０．１から１ａｔｏｍ％未満の炭素を含有し引張歪を有する炭素添加シリコン膜及びシリコン膜がこの順に形成された半導体基板上に、ゲート酸化膜を介してゲート電極が形成され、前記引張歪を有する炭素添加シリコン膜がチャネル領域として機能することからなるｎチャネル型半導体装置。
- 圧縮歪を有するシリコンゲルマニウム膜、０．１から１ａｔｏｍ％未満の炭素を含有し引張歪を有する炭素添加シリコン膜及びシリコン膜がこの順に形成された半導体基板上に、ゲート酸化膜を介してゲート電極が形成され、前記圧縮歪を有するシリコンゲルマニウム膜がチャネル領域として機能することからなるｐチャネル型半導体装置。
- シリコンゲルマニウム膜が、１０から４０ａｔｏｍ％のゲルマニウムを含有し、５から５０ｎｍの膜厚を有する請求項１又は２に記載の半導体装置。
- 炭素添加シリコン膜が、５から５０ｎｍの膜厚を有する請求項１〜３のいずれか１つに記載の半導体装置。
- 半導体基板が、シリコン単結晶基板である請求項１〜４のいずれか１つに記載の半導体装置。
- 半導体基板が、ＳＯＩ基板である請求項１〜４のいずれか１つに記載の半導体装置。
- 同一半導体基板上に、請求項１、３〜４のいずれか１つに記載のｎチャネル型半導体装置と、請求項２〜４のいずれか１つに記載のｐチャネル型半導体装置が形成されてなることを特徴とする相補型の半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001064950A JP3678661B2 (ja) | 2001-03-08 | 2001-03-08 | 半導体装置 |
| US10/092,729 US6774409B2 (en) | 2001-03-08 | 2002-03-08 | Semiconductor device with NMOS including Si:C channel region and/or PMOS including SiGe channel region |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001064950A JP3678661B2 (ja) | 2001-03-08 | 2001-03-08 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002270826A JP2002270826A (ja) | 2002-09-20 |
| JP3678661B2 true JP3678661B2 (ja) | 2005-08-03 |
Family
ID=18923696
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001064950A Expired - Fee Related JP3678661B2 (ja) | 2001-03-08 | 2001-03-08 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6774409B2 (ja) |
| JP (1) | JP3678661B2 (ja) |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6627515B1 (en) * | 2002-12-13 | 2003-09-30 | Taiwan Semiconductor Manufacturing Company | Method of fabricating a non-floating body device with enhanced performance |
| EP1439570A1 (en) * | 2003-01-14 | 2004-07-21 | Interuniversitair Microelektronica Centrum ( Imec) | SiGe strain relaxed buffer for high mobility devices and a method of fabricating it |
| US7037770B2 (en) * | 2003-10-20 | 2006-05-02 | International Business Machines Corporation | Method of manufacturing strained dislocation-free channels for CMOS |
| US7303949B2 (en) * | 2003-10-20 | 2007-12-04 | International Business Machines Corporation | High performance stress-enhanced MOSFETs using Si:C and SiGe epitaxial source/drain and method of manufacture |
| US7247534B2 (en) * | 2003-11-19 | 2007-07-24 | International Business Machines Corporation | Silicon device on Si:C-OI and SGOI and method of manufacture |
| US7545001B2 (en) * | 2003-11-25 | 2009-06-09 | Taiwan Semiconductor Manufacturing Company | Semiconductor device having high drive current and method of manufacture therefor |
| US7005333B2 (en) * | 2003-12-30 | 2006-02-28 | Infineon Technologies Ag | Transistor with silicon and carbon layer in the channel region |
| US7002224B2 (en) * | 2004-02-03 | 2006-02-21 | Infineon Technologies Ag | Transistor with doped gate dielectric |
| JP2005244020A (ja) | 2004-02-27 | 2005-09-08 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP4177775B2 (ja) * | 2004-03-16 | 2008-11-05 | 株式会社東芝 | 半導体基板及びその製造方法並びに半導体装置 |
| US7094671B2 (en) * | 2004-03-22 | 2006-08-22 | Infineon Technologies Ag | Transistor with shallow germanium implantation region in channel |
| US7791107B2 (en) * | 2004-06-16 | 2010-09-07 | Massachusetts Institute Of Technology | Strained tri-channel layer for semiconductor-based electronic devices |
| TWI463526B (zh) | 2004-06-24 | 2014-12-01 | Ibm | 改良具應力矽之ｃｍｏｓ元件的方法及以該方法製備而成的元件 |
| US7227205B2 (en) * | 2004-06-24 | 2007-06-05 | International Business Machines Corporation | Strained-silicon CMOS device and method |
| US20060068556A1 (en) * | 2004-09-27 | 2006-03-30 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
| US20060105533A1 (en) * | 2004-11-16 | 2006-05-18 | Chong Yung F | Method for engineering hybrid orientation/material semiconductor substrate |
| US7279406B2 (en) * | 2004-12-22 | 2007-10-09 | Texas Instruments Incorporated | Tailoring channel strain profile by recessed material composition control |
| US7348248B2 (en) * | 2005-07-12 | 2008-03-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | CMOS transistor with high drive current and low sheet resistance |
| US7326601B2 (en) * | 2005-09-26 | 2008-02-05 | Advanced Micro Devices, Inc. | Methods for fabrication of a stressed MOS device |
| US20100102393A1 (en) * | 2008-10-29 | 2010-04-29 | Chartered Semiconductor Manufacturing, Ltd. | Metal gate transistors |
| DE102010040061B4 (de) * | 2010-08-31 | 2012-03-22 | GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG | Erhöhte Ladungsträgerbeweglichkeit in p-Kanal Transistoren durch Vorsehen eines verspannungsinduzierenden schwellwerteinstellenden Halbleitermaterials im Kanal |
| DE102010040064B4 (de) * | 2010-08-31 | 2012-04-05 | Globalfoundries Inc. | Verringerte Schwellwertspannungs-Breitenabhängigkeit in Transistoren, die Metallgateelektrodenstrukturen mit großem ε aufweisen |
| US8962417B2 (en) | 2010-10-15 | 2015-02-24 | International Business Machines Corporation | Method and structure for pFET junction profile with SiGe channel |
| US8659054B2 (en) * | 2010-10-15 | 2014-02-25 | International Business Machines Corporation | Method and structure for pFET junction profile with SiGe channel |
| US20130099318A1 (en) | 2011-10-25 | 2013-04-25 | International Business Machines Corporation | Thin semiconductor-on-insulator mosfet with co-integrated silicon, silicon germanium and silicon doped with carbon channels |
| US9876110B2 (en) * | 2014-01-31 | 2018-01-23 | Stmicroelectronics, Inc. | High dose implantation for ultrathin semiconductor-on-insulator substrates |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3372158B2 (ja) | 1996-02-09 | 2003-01-27 | 株式会社東芝 | 半導体装置及びその製造方法 |
| JP3262747B2 (ja) | 1996-09-17 | 2002-03-04 | 松下電器産業株式会社 | 半導体装置及びその製造方法 |
| JPH1093076A (ja) | 1996-09-18 | 1998-04-10 | Oki Electric Ind Co Ltd | Ｍｏｓ型電界効果トランジスタおよびｍｏｓ型電界効果トランジスタの製造方法 |
| JPH1092952A (ja) | 1996-09-18 | 1998-04-10 | Toshiba Corp | 半導体記憶装置 |
| DE19720008A1 (de) | 1997-05-13 | 1998-11-19 | Siemens Ag | Integrierte CMOS-Schaltungsanordnung und Verfahren zu deren Herstellung |
| JP3443343B2 (ja) * | 1997-12-03 | 2003-09-02 | 松下電器産業株式会社 | 半導体装置 |
-
2001
- 2001-03-08 JP JP2001064950A patent/JP3678661B2/ja not_active Expired - Fee Related
-
2002
- 2002-03-08 US US10/092,729 patent/US6774409B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20020125502A1 (en) | 2002-09-12 |
| US6774409B2 (en) | 2004-08-10 |
| JP2002270826A (ja) | 2002-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3678661B2 (ja) | 半導体装置 | |
| US7029994B2 (en) | Strained channel on insulator device | |
| EP1685584B1 (en) | SILICON DEVICE ON Si:C-OI and SGOI AND METHOD OF MANUFACTURE | |
| US7781800B2 (en) | Embedded silicon germanium using a double buried oxide silicon-on-insulator wafer | |
| US7902008B2 (en) | Methods for fabricating a stressed MOS device | |
| US7425751B2 (en) | Method to reduce junction leakage current in strained silicon on silicon-germanium devices | |
| US6583000B1 (en) | Process integration of Si1-xGex CMOS with Si1-xGex relaxation after STI formation | |
| JP3372158B2 (ja) | 半導体装置及びその製造方法 | |
| EP1178532A2 (en) | NMOS and PMOS with strained channel layer | |
| KR101600553B1 (ko) | 에피택셜 성장된 스트레스-유도 소오스 및 드레인 영역들을 가지는 ｍｏｓ 디바이스들의 제조 방법 | |
| US20040061178A1 (en) | Finfet having improved carrier mobility and method of its formation | |
| KR100540018B1 (ko) | 반도체 기판의 제조 방법 | |
| US20040026765A1 (en) | Semiconductor devices having strained dual channel layers | |
| WO2000060671A1 (fr) | Dispositif a semi-conducteur et substrat de semi-conducteur | |
| JP2005175495A (ja) | 半導体構造およびその製造方法 | |
| JP2006019727A (ja) | 勾配付き組み込みシリコン−ゲルマニウムのソース−ドレイン及び／又は延長部をもつ、歪みｐ型ｍｏｓｆｅｔの構造及びこれを製造する方法 | |
| US20070170507A1 (en) | STRUCTURE AND METHOD FOR MANUFACTURING PLANAR STRAINED Si/SiGe SUBSTRATE WITH MULTIPLE ORIENTATIONS AND DIFFERENT STRESS LEVELS | |
| JP2006165480A (ja) | 半導体装置 | |
| JPH11163343A (ja) | 半導体装置およびその製造方法 | |
| JP3901957B2 (ja) | 半導体基板の製造方法及びその方法により製造された半導体装置 | |
| JP2004055943A (ja) | 半導体装置とその製造方法 | |
| US6905923B1 (en) | Offset spacer process for forming N-type transistors | |
| KR100760912B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| JP2002184962A (ja) | 半導体基板及びその製造方法、並びに半導体装置 | |
| JP2004296744A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040109 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040120 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040316 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041012 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041210 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050222 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050414 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050506 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050510 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080520 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090520 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100520 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110520 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110520 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120520 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120520 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130520 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140520 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |