JP4739213B2 - ボンディング層が消滅する間接ボンディング - Google Patents

ボンディング層が消滅する間接ボンディング Download PDF

Info

Publication number
JP4739213B2
JP4739213B2 JP2006530756A JP2006530756A JP4739213B2 JP 4739213 B2 JP4739213 B2 JP 4739213B2 JP 2006530756 A JP2006530756 A JP 2006530756A JP 2006530756 A JP2006530756 A JP 2006530756A JP 4739213 B2 JP4739213 B2 JP 4739213B2
Authority
JP
Japan
Prior art keywords
layer
bonding
relaxed
sige
upper layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006530756A
Other languages
English (en)
Other versions
JP2007507874A (ja
Inventor
ニコラス、ダバル
ブリュノ、ギスレン
セシール、オルネット
オリビエ、ライサック
イアン、ケイルフルク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of JP2007507874A publication Critical patent/JP2007507874A/ja
Application granted granted Critical
Publication of JP4739213B2 publication Critical patent/JP4739213B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/933—Germanium or silicon or Ge-Si on III-V

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)

Description

本発明の適用分野は、エレクトロニクス、光学、及びオプトエレクトロニクスのための基板としての機能を果たすセミコンダクタ・オン・インシュレータ（ＳｅＯＩ）構造を製造するための方法についての分野である。
本発明の非限定的な一適用は、支持基板の表面上に存在する熱酸化物層に対する半導体材料層の間接ボンディングによる、ＳｅＯＩ構造の製造に関する。
以下にさらに詳細に説明しているように、この用語「間接ボンディング」は、共に接着すべき２層の材料の間に挿入されるボンディング層を使用するボンディングのことを意味する。
ボンディング層の使用は、ある種の半導体材料のある層（例えば、酸化物層）に対する直接ボンディングを実現することが難しいときに、特に効果的である。
この困難については、特にシリコン・ゲルマニウム・オン・インシュレータ（ＳＧＯＩ）構造を製造するために、シリコン−ゲルマニウムＳｉＧｅの層が支持基板の表面上の酸化物層に直接に接着されることになるときに観察される。
この困難は、ＳｉＧｅ層中のゲルマニウムの濃度が高いときになお一層顕著となることに留意されたい。
ＳｉＧｅ層の支持基板に対する直接ボンディングを実行するために、ボンディングに先立って、接着すべきこれらの表面を処理するためのいくつかの方法が提案されてきている。とりわけ、共に接着すべきこれらの表面の洗浄は、一般にボンディングの前に、これらの表面の接着を妨げる可能性がある（粗さ、粒子状汚染など）異なる諸要因を制御するために実行される。
一例として、「疎水性ボンディング」として知られている方法について言及されることもあるが、この方法では、接着すべき表面は、ボンディングに先立って（例えば、ＨＦ化学洗浄漕にこれらの表面を浸漬することにより）前処理をしてこれらの表面を疎水性にする。
しかし、この前処理は、これらの表面に厳しい粒子状汚染を引き起こしてしまう傾向があり、ボンディング中に欠陥を生成するという特別な結果を伴う。
親水性ボンディング法についても提案されてきており、この方法では、接着すべきＳｉＧｅ層の表面は、親水性シリコン表面、又はシリコン酸化膜ＳｉＯ２の表面とこの表面を接触させるのに先立って、この表面を親水性にするために処理が行われる。
ある層を親水性にするための最も良く知られている処理のうちの１つは、化学ＳＣ１タイプの溶液（ＮＨ４ＯＨ／Ｈ２Ｏ２／Ｈ２Ｏ）中にこの層を浸漬することである。
しかし、この溶液は、このＳｉＧｅ層をエッチングし、その粗さを増大させる傾向があり、その結果、不満足な品質の結合となってしまう。
このエッチング・レートは、このＳｉＧｅ層中のゲルマニウムの濃度の関数として指数関数的に変化することに留意されたい。
この理由のために、低濃度（例えば２０％）のゲルマニウムを有するＳｉＧｅ層中における制御されたエッチングは可能で（それによってボンディングを想定することも可能で）あるが、高濃度（例えば５０％）のゲルマニウムを有するＳｉＧｅ層中における制御されたエッチングは困難である。
最終的には、低濃度（例えば２０％）のゲルマニウムを有するＳｉＧｅ層の親水性ボンディングは、比較的満足できるように実行することができるが、高濃度（例えば５０％）のゲルマニウムを有するＳｉＧｅ層の親水性ボンディングは、満足できるようには実行することができない。
より正確には、Ｓｉ又はＳｉＯ２の支持基板にＳｉＧｅ層を直接に接着するための表面処理方法は、例えばボンディングの品質が本発明の適用分野における現行の仕様からして一般的に許容することができないような短所を有する。
さらに、良好な品質のボンディングは、転写すべきＳｉＧｅ層中のゲルマニウム濃度が高いときには、実現することがさらに困難にさえなる。
ＳｉＧｅ層のボンディングに関する前述の直接ボンディングの短所には、他の材料で製造される層の直接ボンディングの状況で現れることもあることに留意されたい。
従って、支持基板の表面に直接に接着することができるボンディング層と呼ばれる層（例えば、酸化物層又はシリコン層）を用いて、（特に、このボンディング層の表面処理を実施して、その表面を清浄にし、その結果、満足できる品質のボンディングを実施することができるようにすることが可能であるので）、支持基板の表面に直接に接着することができない層（例えば、Ｇｅ層）をコーティングすることは、特に効果的であるように思われる。
このようにして、ボンディング層が支持基板の表面とコンタクトさせられるときには、この清浄化されたボンディング層の良好なボンディング特性が利用され、良好な品質のボンディングを達成することができる。
この場合には、間接ボンディングは、前述の直接ボンディング法と対照的なボンディング層を介したボンディングである。
間接ボンディングを実行するためには、例えば、支持基板の表面上の酸化物層ＳｉＯ２上のシリコン層や、支持基板の表面上の酸化物層ＳｉＯ２、又は、シリコン支持基板上の酸化物層の良好なボンディング特性を利用することができる。
表面が例えば第１の技法におけるＳｉ又はＳｉＯ２から形成することができる支持基板に対するＳｉＧｅ層の間接ボンディングの例に戻ると、酸化物層は、前記ＳｉＧｅ層を酸化することにより、ＳｉＧｅ層上に直接に形成することができるものと考えることができる。
しかし、ＳｉＧｅ層の酸化中に、前記層中に存在するゲルマニウムは、形成されつつある酸化物層から離れたその領域中へと押しやられる。このようにして、ゲルマニウムがＳｉＧｅ／酸化物境界面において析出されることが観察される。
最終的には、ゲルマニウムの全体的な濃度が増大しているこの酸化膜に対向したゾーンが形成される。それ故に、このゲルマニウム濃度はＳｉＧｅ層を介することによりもはや一様ではない。
このゲルマニウム析出現象は、とりわけ低温での酸化を実行することにより、最小にすることができるが、この形成される酸化物は熱的に不安定なものである。
従って、この第１の技法は良好な品質のＳＧＯＩ構造を形成するときには使用することができない。
ＳｉＧｅ層を酸化してボンディング層を取得することに頼る代わりに、間接ボンディングのさらに知られている方法は、ＳｉＧｅ層上に酸化物層を直接に堆積させることである。次いでこの堆積させられた酸化物層はシリコン支持基板に対するボンディングに先立って研磨される必要がある。
しかしこの場合には、ＳｉＧｅ層上に堆積させられた酸化物層は、この得られたＳＧＯＩ構造の埋込み酸化物層を構成し、これは不利をもたらす。
酸化物層の密度とその電気的性能は、半導体業界における現行の仕様を満たす酸化膜／半導体境界面を形成するために（特に、熱酸化膜の密度と性能と比べて）不十分であることが判明することもある。
さらに、堆積させられた酸化膜を用いると、一般にこのＳＧＯＩ構造における埋込み酸化物層の厚みの均一性が悪くなることもある。
さらにまた、前記均一性の不足により、半導体業界におけるＳｅＯＩ構造の意図された使用と不適合であることが判明することもある。
さらにまた、前記酸化物層を堆積させることが電気的欠陥をもたらすこともある汚染を引き起こすこともある。
ある層を間接的に接着するためのさらなる技法は、ＳｉＧｅ層の表面上に歪んだシリコン層をエピタキシャル成長することである。次いで、このシリコン層は完全に酸化されて、それでシリコン酸化物層ＳｉＯ２の代用をさせ、また次いで酸化されたシリコン支持基板との酸化膜／酸化膜ボンディングを実行する。
ＳｉＧｅ層上にエピタキシャル成長されたシリコン層の全面的酸化により、接着すべき構造の表面上に酸化物層が効果的に形成される。
しかし、このエピタキシャル成長されたシリコン層とＳｉＧｅ層との間のまさしく境界面において、このエピタキシャル成長されたＳｉ層の酸化の進行を停止させることは、達成することが非常に難しい。
それ故にこの酸化の進行は、一般にＳｉ／ＳｉＧｅ境界面の後に停止させられる（これは、「過剰酸化」と名付けられる）。
このような場合には、ＳｉＧｅが酸化され、この場合には複合酸化膜ＳｉｙＧｅｔＯ２（ｙ及びｔは、前記複合酸化膜中におけるシリコンとゲルマニウムの各濃度を表している）が形成される。
この場合には、この酸化膜／ＳｉＧｅ境界面は、電荷キャリアに対する電気トラップを構成する可能性がある。結局、その品質は満足できるものではない。
最終的には、かかる技法は良好な酸化膜／酸化膜ボンディングを可能にするが、この酸化の進行を制御することの困難さの影響（特に、過剰酸化の場合における低品質の酸化膜／ＳｉＧｅ境界面）は、望ましくない。
本発明の一目的は、前述の制限を克服するＳｅＯＩ構造を製造することである。
より詳細には、特定の一態様において本発明は、ボンディング層を介して半導体材料層の支持基板に対する間接ボンディングを可能にすることを目指しており、この支持基板に対するボンディングは、このボンディング層の全面的な酸化に頼ることなく適切に実現され、それによってこの酸化の進行を停止させることの問題を克服する。
この目的を達成するために、本発明は、支持基板上に半導体材料の薄層を備える構造を製造する方法を提供しており、半導体材料の上部層を備えるドナー基板から前記薄層が得られ、前記方法が、前記上部層の前記材料の元素の拡散を受け入れる材料のボンディング層を前記上部層上に形成する工程と、そのボンディング接着を確実に行うために前記ボンディング層を洗浄する工程と、あらかじめ前記上部層上に形成され洗浄された前記ボンディング層の側から、前記支持基板に対して前記ドナー基板を接着する工程と、前記上部層から前記元素を前記ボンディング層中に拡散して、前記ボンディング層及び前記上部層中における前記元素の濃度を均一化し、前記ボンディング層及び前記上部層を用いて前記構造の前記薄層を構成する工程とを備えることを特徴とする。
本発明の第１の態様のこの方法についての好ましいけれども非限定的な態様は、以下のようなものである。
前記拡散工程中に、前記ボンディング層が前記上部層中に混合して前記構造の前記薄層を形成することにより、前記ボンディング層が消滅する。
ボンディングに続いて、そして、拡散に先立って、前記方法は、前記ドナー基板の一部分を除去して、前記上部層の一部分だけを保持して、前記支持基板と、前記ボンディング層と、前記上部層の残りによって形成される薄層とを備える中間構造を得ることを目指した薄層化工程をさらに備えてもよい。
前記上部層の層中にボンディングに先立って形成される脆弱ゾーンにおける前記ドナー基板からの剥離によって薄層化が実行されてもよい。
前記上部層中に化学種を注入することによって前記脆弱ゾーンが形成されてもよい。
注入に先立って、前記ボンディング層上に保護層が堆積されてもよく、前記ボンディング工程の前に前記保護層が除去される。
前記薄層化工程が少なくとも１つのエッチング工程を備えてもよい。
薄層化の後に得られる前記中間構造に対して熱処理を加えることにより前記拡散工程が実行されてもよい。
薄層化の後に得られる前記構造のボンディング境界面を安定化させるための熱処理中に前記拡散工程が実行されてもよい。
前記熱処理が１０００°Ｃと１１００°Ｃの間で約２時間実行されてもよい。
前記上部層がシリコン−ゲルマニウムＳｉＧｅの場合、前記拡散工程は前記上部層から前記ボンディング層中に前記元素Ｇｅを拡散することである。
前記ボンディング層を堆積する工程が前記ＳｉＧｅ上部層上に歪んだシリコンＳｉの膜を堆積させる工程を備えてもよい。
前記歪んだ単結晶シリコン膜がエピタキシャル成長によって堆積されてもよい。
前記歪んだエピタキシャル成長されたＳｉ膜の厚みが約５ナノメータ（ｎｍ）であると好ましい。
ボンディングが酸化された支持基板上に実行されて良好な品質のＳｉ／酸化膜結合を生じさせてもよい。
前記歪んだＳｉ膜の形成に続いて、そして、洗浄に先立って、部分熱酸化工程が行われて前記歪んだＳｉ膜の表面上に熱酸化物層を形成してもよい。
酸化された支持基板上に直接にボンディングが実行されて良好な品質の酸化膜／酸化膜結合を生じさせてもよい。
シリコン支持基板上に直接にボンディングが実行されて良好な品質の酸化膜／Ｓｉ結合を生じさせてもよい。
前記ボンディング層の前記洗浄がＳＣ１タイプの溶液を用いて実施されてもよい。
酸化物層に対して前記ＳｉＧｅ膜の直接ボンディングが確実に行われるように、前記ボンディング層を形成する前記工程が、あるゲルマニウム濃度を有するＳｉＧｅの膜を前記ＳｉＧｅ上部層上に形成させる工程を備えてもよい。
前記堆積させられたＳｉＧｅ膜中の前記ゲルマニウムの濃度は例えば２０％未満である。
良好な品質のＳｉＧｅ／酸化膜結合が実現できるように、酸化された支持基板に対して直接にボンディングが実行されてもよい。
前記ＳｉＧｅ上部層と前記ボンディング層の同化作用によって均一な濃度のゲルマニウムを有する層が得られるように、前記拡散工程中に、前記ボンディング層中（又は、ボンディングに先だって、前記ボンディング層を部分酸化させる工程が既に行われている場合は、少なくとも前記ボンディング層の酸化されていない部分）に前記元素Ｇｅが拡散する。
ＳｉＧｅボンディング層の前記洗浄工程がＲＣＡタイプの処理に従って実施されてよい。
前記洗浄工程が前記ボンディング層に接着すべき前記支持基板の面の洗浄工程も備えてもよい。
より一般的な態様においては、本発明は、半導体材料の第１のウェーハと第２のウェーハとを共に接着する方法であって、前記第１のウェーハが上部層を備え、前記第２のウェーハが自由面を備え、前記方法が、前記第１のウェーハの前記上部層上に、前記上部層の前記材料の元素の拡散を受け入れる材料のボンディング層を形成する工程と、そのボンディング接着を確実に行うために前記ボンディング層を洗浄する工程と、あらかじめ前記上部層上に形成され、そして、洗浄された前記ボンディング層の側から、前記前記第２のウェーハの前記自由面に対して前記第１のウェーハを接着する工程と、前記ウェーハが共に接着され、前記第１のウェーハの前記上部層が前記第２のウェーハの前記自由面に結合されるように、前記上部層の前記元素を前記ボンディング層中に拡散させて前記ボンディング層及び前記上部層中における前記元素の濃度を均一化させ、そして、前記ボンディング層を前記上部層との混合によって消滅させる工程とを備えることを特徴とする方法である。
本発明のさらなる特徴、目的、及び利点については、非限定的な例として提供される添付図面を参照して行われる以降の詳細な説明から明らかになる。
本発明は、一般にドナー基板上に形成された上部層を基板支持材上に接着することに関する。
より詳細には、本発明は、この支持基板上に直接に接着することができない材料から形成される上部層に関する。
従って、ボンディングは、この上部層上に形成されるボンディング層を介して間接的に実行される。
一般的に、本発明に関連して使用されるボンディング層は、材料層、すなわち、この支持基板に対するボンディングを確実に行うための、また、この上部層を構成する材料の元素の拡散を受け入れる材料層である。
ある層のボンディングについては、ボンディングの前に表面処理工程中にこの層の洗浄が実施されて、この表面の接着を妨げる可能性のある（粗さ、親水性、粒子状汚染などの）要因を制御できるときに確実に行うことができるものと考えられることに留意されたい。
図１ａから１ｅは、本発明による方法における様々な工程を示す図である。
図１ａを参照すると、下部層１及び上部層２を備えるドナー基板１０が使用される。
前記上部層２は、一般的に（やはり図１ａに示される）支持基板２０の自由表面４に対して満足できるように直接に接着することができない半導体材料から形成される。
図１ｂを参照すると、本発明の方法は、ドナー基板１０の上部層２上に前述の特性を有するボンディング層３を形成する工程を備えている。
本発明による方法は、ボンディングの前にボンディング層３の表面の洗浄工程（例えば、親水性処理）を備えて、特に良好なボンディング強度を保証し、それによって基板支持材の自由面４とのボンディング層３のボンディングを確実に行う。
もちろん、共に接着すべき各表面（ボンディング層３及び基板支持材の自由面４）の洗浄を実行することが好ましい。このようにして同じ洗浄処理が、共に接着すべき両方の表面上で実施される。
図１ｃを参照すると、本発明の方法は、ドナー基板１０とボンディング層３とを備える構造を支持基板２０に接着する工程を備えており、ボンディング層３は前記支持基板２０の自由面４と密着させられる。
図１ｃ及び１ｄを参照すると、本発明の方法は、ドナー基板１０の一部分を除去してその上部層２の部分だけを保持し、それによってこの上部層の残り（すなわち、上部層２と同じ材料の層２’）と、ボンディング層３と、支持基板２０とを備える中間構造を取得する薄層化工程を含むことができる。
最終的に、本発明の方法は、ボンディング層３中に層２’の材料の元素を拡散して、前記ボンディング層３がこの層と前記薄層とを同化させることにより消滅するようにすることを目指した工程を備えている。
従って均一な薄層２”が支持基板２０の表面上に形成される。
前記薄層２”の材料は、層２’とボンディング層３の材料に由来することに留意されたい。
より正確には、層２’の材料とボンディング層３の材料との間で行われている拡散のために、前記２つの層は、その材料が均一である単一の薄層２”を構成している。
この態様については、本発明の一実施形態を参照して以下でさらに説明している。
ボンディング層３が層２’中に「消滅」して、薄層２”を形成するようにするためには、前記ボンディング層３の厚みは十分な程度まで減少させることができるように調整されることに留意されたい。
最終的に、ドナー基板２０上に薄層２”を備える構造が得られる。
薄層２”の材料の特性は、開始されるドナー基板１０の上部層２の材料の特性に似ている。
使用されたボンディング層３は消滅しており、もはやこの最終構造においては姿が見えなくなっている。
本発明の１つの非限定的な用途は、（例えば、シリコンから成る）支持基板上にＳｉＧｅ上部層を備える任意の構造を接着することに関する。
ＳｉＧｅ上部層を備える構造は歪んだＳｉＧｅの上部層を含んでいてもよい。
例えばこの場合には、単結晶シリコンのウェーハと、この下にあるＳｉウェーハによって歪まされたＳｉＧｅ上部層とを備えるドナー基板が使用される。このような場合には、歪んだＳｉＧｅの前記上部層上に形成されたＳｉのボンディング層は、このＳｉウェーハと同じ格子パラメータを有し、それ故に歪んではいないことに留意されたい。
ＳｉＧｅ上部層を備える構造はまた、緩和されたＳｉＧｅの上部層を備えることもできる。
この場合には、例えば単結晶シリコンのウェーハを備えるドナー基板が使用され、この単結晶シリコンのウェーハ上に、緩和されたＳｉＧｅの前記上部層がバッファ層を介して形成され、このバッファ層中において、この格子パラメータは、これらの２つの材料、すなわちＳｉとＳｉＧｅとの間に存在する格子パラメータの違いにもかかわらず変化している。
Ｓｉウェーハと緩和されたＳｉＧｅ層の間に挿入されたバッファ層は、一般にこのＳｉウェーハから緩和されたＳｉＧｅの上部層に向かってゲルマニウムの割合が徐々に増大するＳｉＧｅから形成される。
この構造のさらなる例は、Ｓｉ膜がその上に成長され、最終的には比較的薄いＳｉＧｅ層が前記Ｓｉ膜の表面上に存在しているＳｉＧｅ層を備える構造に関する。
特に、前記Ｓｉ膜は、Ｓｉ上のＳｉＧｅの選択的エッチングを実行するときのエッチング停止層を構成する。
明らかに本発明は、ＳｉＧｅ上部層と、１つ又は複数のエッチング停止層とを備えるもっと複雑な構造も包含している。
シリコン支持基板は、この表面において従来から前記Ｓｉ支持基板の熱酸化によって得られるシリコン酸化物ＳｉＯ２層を備えることができる。
本発明の第１の実施形態においては、ボンディング層はシリコン層とすることができる。
Ｓｉ層は、単結晶Ｓｉから形成されることが好ましいが、これは多結晶又はアモルファスのＳｉから形成されてもよい。
前記第１の実施形態の変形形態においては、ボンディングに先立って、Ｓｉ層の部分的な酸化が実行されて、前記Ｓｉ層の表面上に熱酸化物層が形成される。
前記変形形態の場合においては、Ｓｉ層の酸化によって形成される酸化物層ＳｉＯ２が、ボンディング層としての機能を果たす。
酸化は部分的なものにすぎないので、酸化の進行は、この酸化が前記ボンディング層の下にあるこのＳｉＧｅ層に到達する前に停止されることが可能となり、これが前述の制限を克服することに留意されたい。
前記第１の実施形態においては、以下のボンディング特性、すなわち、（Ｓｉ支持基板が酸化される場合に）Ｓｉ支持基板の表面のＳｉＯ２層上のＳｉボンディング層と、前述の変形形態の場合における、（Ｓｉ支持基板が酸化される場合に）Ｓｉ支持基板の表面上のＳｉＯ２層上のＳｉＯ２から形成されるボンディング層と、（Ｓｉ支持基板が酸化されない場合には）Ｓｉ支持基板上のＳｉＯ２のボンディング層とのボンディング特性が利用される。
本発明の第２の実施形態においては、ボンディング層は、酸化されたＳｉ基板に対するそのボンディングが確実に行われることを可能にするようなゲルマニウム濃度を有するシリコン−ゲルマニウム層（すなわち、例えば前述のように一般的には２０％未満の低濃度のゲルマニウムを有するＳｉＧｅ層）とすることができる。このような場合には、ＳｉＧｅ層は、そのボンディングを確実に行うことができるように、特にこのＳｉＧｅ層の表面処理を実施して、その表面を清浄化し、それによって満足できるボンディング強度を達成できるようにすることが可能なようにボンディング層としての機能を果たす。
図２ａから２ｆは、酸化されたシリコンの支持基板に対して緩和されたＳｉＧｅ層の間接ボンディングと、ＳＧＯＩ構造の製造についての本発明の一例を示している。
より詳細には、本発明のこの実施形態は、ＳＭＡＲＴＣＵＴ（登録商標）タイプの転写方法に関連して実行される。
ＳＭＡＲＴＣＵＴ（登録商標）法に関するさらなる詳細については、Jean-Pierre Colingeによる文献「Silicon-on Insulator Technology: Materials to VLSI, 2nd Edition」、Kluwer Academic Publishers、50及び51頁中に見出すことができる。
図２ａを参照すると、ドナー基板３０は、その上に緩和されたＳｉＧｅ上部層３２２がバッファ層３２１の仲介手段を介して形成されている単結晶シリコン３１のウェーハを備える。
緩和されたＳｉＧｅ層３２２は、バッファ層３２１の表面上にエピタキシャル成長によって効果的に形成される。
このＳｉＧｅ層の厚みは、状況に応じて大幅に異なる可能性があり、この厚みは、一般的に０．５ミクロン（μｍ）から１μｍの範囲にある。
図２ａにおいて、参照番号３２は、バッファ層３２１と緩和されたＳｉＧｅ層３２２によって構成される構造を示している。
酸化されたシリコンから形成される支持基板４０もまた、図２ａに示されている。この支持基板は、シリコン・ウェーハ４５と、熱酸化物層４６と、ドナー基板３０の上部層３２２がその上に接着されることになる（酸化物層４６の面上の）自由表面４４とを備える。
図２ｂを参照すると、ボンディング層を構成することになる歪んだ単結晶シリコン膜３３が、緩和されたＳｉＧｅの上部層３２１上に成長される。
この膜３３中に備えられるシリコンは、緩和されたＳｉＧｅ層によってその公称格子パラメータを増大させるように効果的に強いられて、その公称格子パラメータが成長基板の公称格子パラメータと実質的に同じになるようにし、それ故に内部引張応力を有するようになる。
歪んだ単結晶Ｓｉ膜３３は、ＣＶＤ（化学的気相成長）やＭＢＥ（分子線エピタキシ）などの知られている技法を使用してエピタキシャル成長によって効果的に形成される。
単結晶の歪んだボンディング層３３のエピタキシャル成長は、その場で、下にあるＳｉＧｅ層３２２の形成を継続することによって直接に、又は、例えばＣＭＰ（化学的機械研磨）による、下にあるＳｉＧｅ層の表面仕上げの容易な工程に続いて実行することができる。
Ｓｉ膜３３の厚みは、非常に薄く、臨界厚みを下回っており、その結果、膜３３中のシリコンの公称格子パラメータ及び／又は欠陥の生成に向かう緩和されたＳｉＧｅ層３２２によって課される応力の膜３３の層内においては緩和は生じない。
前記臨界厚みは、明らかにこの応力を課すＳｉＧｅ層中のゲルマニウムの濃度に依存する。簡単に言えば、この濃度が高くなればなるほど、この臨界厚みは薄くなる。
以下でより詳細に説明するように、Ｓｉ膜の膜内におけるゲルマニウムの拡散により、前記膜３３から構成されることになるボンディング層がＳｉＧｅ層３２２と同化され均一化されて、ボンディングの後に消滅する可能性があるようにＳｉ膜の厚みが選択される。
膜３３に課される応力は、ＳｉＧｅ層３２２との均一化のためにボンディング層中におけるゲルマニウムの前記拡散を促進するファクタであることに留意されたい。
２０％程度のゲルマニウム濃度を有するＳｉＧｅ層３２２を考慮すれば、膜３３の厚みは、一般的に緩和の応力への影響を防止するために２０ｎｍよりも薄くする必要がある。
ＳｉＧｅ層３２２に含まれるゲルマニウムの拡散中にＳｉＧｅ層３２２との同化作用により歪んだ膜３３が完全に消滅するように歪んだ膜３３は約５ｎｍの厚みであることが好ましい。
代わりに、歪んだ単結晶Ｓｉ膜ではなくて、ＳｉＧｅ上部層３２２上に多結晶又はアモルファスのＳｉ層を堆積させることも可能である。
この代替形態においては、このＳｉ層中には、ほとんど又は全く応力が観察されない。それ故に、特に前記Ｓｉ層の部分酸化がボンディングに先立って考えられるときには、厚みに関して制限のない所望の厚みの多結晶又はアモルファスのＳｉ層を堆積させることが可能である。
図２ｃを参照すると、原子化学種又はイオン化学種が、それ自体知られている方法で、単結晶シリコン膜３３を介してＳｉＧｅ上部層３２２中に注入されて、前記ＳｉＧｅ上部層３２２の層内に（破線で示されるような）脆弱ゾーンが形成される。
本発明の特定の実施形態においては、この注入工程に先立ってこのボンディング層上に保護層を堆積させる工程が実行される。
前記保護層は、とりわけ、注入の影響からボンディング層の表面を保護することが可能である。
より詳細には、前記保護層の堆積は、このボンディング層が上部酸化物層を含んでいないときに効果的である（前記上部酸化物層は、以下で説明する代替形態の場合のように、例えばボンディング層の部分酸化によって得られる）。
明らかに、この保護層はドナー構造を支持基板に接着することに先立って除去される。
シリコン膜３３の表面と自由表面４４は、ボンディングに先立って、それ自体従来からの方法で前処理されて、酸化されたシリコンの支持基板４０と、このドナー基板のボンディング強度が強化される。
このようにしてこのボンディング層（Ｓｉ膜３３）の洗浄が実行されて、例えば親水性処理、とりわけＳＣ１タイプの溶液中における処理を実行することにより、そのボンディングが確実に行われる。
図２ｄを参照すると、上部に清浄化されたＳｉ膜３３を備える注入されたドナー構造が、酸化された支持基板４０の自由表面４４と密着させられる。これにより、Ｓｉ／酸化膜ボンディングが首尾良く行われる。
本発明のこの実施形態に対する異なる代替形態についても考えることができる（注、前述の本発明の第１の実施形態に対する変形形態）。
第１の代替形態においては、歪んだＳｉ膜３３は、ボンディングに先立って部分的に酸化して、膜３３の表面領域に熱酸化物層を形成することができる。
次いでこの酸化物層をボンディング層として使用して、酸化された支持基板上に結合が生じる。
第２の代替形態においては、歪んだＳｉ膜３３は部分的に酸化することもできる。次いで、形成された熱酸化物層をボンディング層として使用して、Ｓｉ支持基板に対して直接に接着させ、この場合にはこの熱酸化物層は、最終的なＳＧＯＩ構造の埋込み酸化物層を構成する。
これらの２つの代替形態は、このボンディング層が多結晶又はアモルファスＳｉから形成されるときに実施することもできることに留意されたい。
本発明の実施形態の説明に戻ると、間接ボンディング工程に続いて、ドナー基板を薄層化する工程が実行されて、このドナー基板の一部分を除去し、一部分（及び特にこの最終構造の有用な層を構成することになるＳｉＧｅの上部層３２２の一部分）だけが保持される。
ここで説明されているこのＳＭＡＲＴＣＵＴ（登録商標）タイプの転写方法の場合には、前記薄層化工程は、前述の注入工程中に形成される脆弱ゾーンの所でこのドナー基板を切り離すための、それ自体は従来からの工程である。
図２ｅを参照すると、前記薄層化工程に続いて、ドナー基板の一部分が支持基板に対して転写され、注入ゾーンに関してＳｉ膜３３の側のＳｉＧｅ上部層３２２の一部分であるドナー基板のこの一部分しか保持されない。
酸化された支持基板４０と、Ｓｉ膜３３と、上部層３２２に由来する前記部分に対応するＳｉＧｅから形成された薄層３２’とを備える中間構造が得られる。
T. A. Langdo等による文献「SiGe-free strained Si in insulator by wafer bonding and layer transfer」、Applied Phisics Letters、volume 82 number 24、2003年6月16日は、本発明のこの例に関連し、図２ａから２ｅに示されるここに説明される方法と同様な方法における熱酸化物層上の歪んだシリコン層のボンディングについて開示していることをここで言及しておくべきである。
しかし、T. A. Langdo等によるこの文献に開示されたこのボンディングの目的は、その目的がｓＳＯＩ（strained silicon on insulator structure）の製造に関連し、このＳｉ層中の歪みがその下にある緩和されたＳｉＧｅ層によって確実にされている点で本発明の目的とは異なっている。
この上に挙げた文献は、ＳＧＯＩ構造の製造について教示しておらず、なおのこと、酸化された支持基板に対して緩和されたＳｉＧｅ層を接着するためのどのような解決方法も提案しておらず、また緩和されたＳｉＧｅ層から歪んだＳｉ層へのゲルマニウムの拡散を認識してはいない。
さらにこの文献においては、転写される歪んだシリコン層は故意に厚くされており、その結果このシリコン層は、保持され、また最終的なｓＳＯＩ構造の活性化された電気的層を構成する可能性がある。
さらに、また特に、以下でもっと詳細に説明しているように、歪みＳｉ層内へのゲルマニウムを拡散させ、このＳｉ層をＳｉＧｅ層と同化させ均一化させることにより前記歪んだＳｉ層が消滅するという本発明によって課される制約条件と比べるときに、この厚みは、あまりにも厚すぎる。
本発明の実施形態の説明に戻ると、薄層化工程に続いて、また図２ｆを参照すれば、前記ＳｉＧｅの薄層３２’からこのボンディング層（この場合には歪んだ単結晶シリコン膜３３）へとゲルマニウムを拡散する工程が実施される。
また以上から分かるように、ＳｉＧｅ層によって前記膜３３上に課される歪みは、膜３３を介したゲルマニウムの拡散を促進し、前記膜３３と前記ＳｉＧｅ層の格子パラメータは、ほぼ同じになる。
それ故に、この拡散工程は、Ｓｉ層３３をＳｉＧｅ層３２’と同化させることにより、このＳｉ層３３を消滅させ、均一なゲルマニウム濃度を有するＳｉＧｅ層３２”を得ることを可能にする。
特にＳｉＧｅ層３２’とボンディング層のそれぞれの厚み（これらの図に示された層の厚みは縮尺してはいない）の間の比率のために、ＳｉＧｅ層３２”中のゲルマニウムの濃度は、以前からＳｉＧｅ層３２’中に存在する濃度に比べてほとんど変わらないことに留意されたい。
前記拡散工程は、ボンディングと薄層化の後に得られた構造についての例えば１０００°Ｃと１１００°Ｃの間で約２時間、実行される熱処理を備える。
前記熱処理は、特にＳＭＡＲＴＣＵＴ（登録商標）タイプの転写方法の場合における従来の安定化工程中に効果的に実行して、薄層と支持基板の間の境界面を強化することができることに留意されたい。
最終的には、Ｓｉウェーハ４５と、埋込み酸化物層４６と、薄いＳｉＧｅ層３２”とから構成されるＳＧＯＩ構造が得られ、このＳＧＯＩ構造は、ＳｉＧｅ層３２”と酸化物層４６との間の良好な結合品質からの恩恵を受ける。
さらに、埋込み酸化膜の品質は、熱酸化膜の品質であることに留意されたい。どのような変形形態が使用されようとも、前記埋込み酸化膜は、Ｓｉ基板４５の熱酸化及び／又はＳｉ膜３３の部分熱酸化によって得られる。
以前に述べたように、従来技術のＳｉＧｅ上への酸化膜の堆積技法は、ボンディングに先立って前記堆積させられた酸化物層を研磨する必要があり、この研磨がこの厚みの均一性不足を引き起こしてしまう可能性がある。
本発明は、接触させられる表面のうちの少なくとも一方についての事前の研磨工程を必要としないボンディングを可能にしている。それ故に、埋込み酸化物層は厚みに関して良好な一様性を持つことになる。
明らかであるが、本発明の実施形態は、ここに提示されたバッファ層を備える構造だけには限定されず、特にＳｉＧｅ上部層を備えるどのような構造にも適用することができることを理解されたい。
ボンディング層の材料はシリコンだけには限定されないことについても理解されたい。本発明の第２の実施形態に関してすでに以上で述べたように、酸化された支持基板に対して接着するときには、ボンディング層の材料はＳｉＧｅとすることが可能である。
より正確には、あるゲルマニウムの含有率（一般的には２０％未満）を有するＳｉＧｅボンディング層が使用され、その結果、酸化物層ＳｉＯ２に対する前記ＳｉＧｅ層のボンディングを満足できるように実行することが可能である。
より正確には、ＳｉＧｅ層のボンディングを確実に行うためには、このＳｉＧｅ層の洗浄が、ボンディングの前に実施される。かかる洗浄工程は、ボンディング強度を強化する助けをし、この得られたボンディングは、一般的に約２０％未満のゲルマニウム含有率を提示するＳｉＧｅボンディング層について満足できる品質であることが判明している。かかる洗浄は、親水性処理、とりわけ（順にＳＣ１溶液中とＳＣ２溶液とによる処理を備える）ＲＴＡタイプの処理であってもよい。
それ故に、低いゲルマニウム含有率を有するかかるＳｉＧｅ層を用いることにより、接着すべき酸化された支持基板に対して前記ＳｉＧｅ層の直接ボンディングを実行できるためにはあまりにも高すぎるゲルマニウム含有率を有するＳｉＧｅ層も仕様可能となる。
低濃度ｘのＧｅを有するＳｉ１−ｘＧｅｘボンディング層が、より高い濃度ｙのゲルマニウム（ｙ＞ｘ）を有するＳｉ１−ｙＧｅｙ上部層の間接ボンディングのために使用されるときには、前記Ｓｉ１−ｘＧｅｘボンディング層は、前記Ｓｉ１−ｙＧｅｙ上部層によって歪みを受けることに留意されたい。
歪んだ単結晶Ｓｉ膜から構成されるボンディング層に関して以上で説明したのと同様にして、Ｓｉ１−ｘＧｅｘボンディング層上に課される歪みは、Ｓｉ１−ｙＧｅｙ上部層とのこのＳｉ１−ｘＧｅｘボンディング層の均一化のために、前記ボンディング層を介したゲルマニウムの拡散を促進する一ファクタである。
このＳｉ１−ｘＧｅｘボンディング層の厚みは、その層全体を通して歪みの緩和がないように、また前記ボンディング層が、その層を介してのゲルマニウムの拡散によってボンディング後に消滅することができるように選択される。
前述の注入し、脆弱性ゾーンの所で切り離す工程については、ボンディングの後に得られる構造の、このドナー基板側で薄層化をもたらすことが可能な工程の例として述べられているにすぎないことにも留意されたい。
薄層化技法の他の例については、以下で述べられている。前記例は、どのような場合にも限定するものとなることはなく、本発明は、本発明の方法に従ってこのドナー基板を薄層化することができるどのようなタイプの技法をも包含することに留意されたい。
例えば、一技法は、少なくとも１層の多孔質層を形成することにより脆弱化させられているゾーンにおいてこのドナー基板を「切断する」ためのエネルギーを供給することにより材料を除去することであってもよい。
他の技法は、例えばラッピング及び／又は化学的機械研磨ＣＭＰによる、機械的又は化学的機械的な作用である。
プラズマ・エッチングやスプレー・エッチングなどのドライ・エッチング技法についても言及することができる。
最終的に、特にエッチングすべき構造がエッチング停止層を備えるときには、選択的な化学エッチング技法を実行することができる。
これは、特にＳｉＧｅ上部層の下にあるＳｉエッチング停止層を備えるドナー基板を有する場合に当てはまり、この場合には、選択的なエッチングによるボンディングに続いて、前記Ｓｉエッチング停止層を使用して、前記ドナー基板を薄くすることができる。
最後に、本発明は、ＳｉＧｅ層の間接ボンディングに関するだけでなく、本発明の方法を使用して、ボンディング層の仲介手段を介して支持基板に対して転写することができる任意の半導体材料層の間接ボンディングにも関する。
本発明の可能な実施形態による方法の一工程を示す図である。 本発明の可能な実施形態による方法の一工程を示す図である。 本発明の可能な実施形態による方法の一工程を示す図である。 本発明の可能な実施形態による方法の一工程を示す図である。 本発明の可能な実施形態による方法の一工程を示す図である。 緩和されたＳｉＧｅ層の酸化されたシリコン支持基板に対する間接ボンディングとＳＧＯＩ構造を形成するＳＭＡＲＴＣＵＴ（登録商標）タイプの転写方法に関連する本発明の方法の一実施形態を示す図である。 緩和されたＳｉＧｅ層の酸化されたシリコン支持基板に対する間接ボンディングとＳＧＯＩ構造を形成するＳＭＡＲＴＣＵＴ（登録商標）タイプの転写方法に関連する本発明の方法の一実施形態を示す図である。 緩和されたＳｉＧｅ層の酸化されたシリコン支持基板に対する間接ボンディングとＳＧＯＩ構造を形成するＳＭＡＲＴＣＵＴ（登録商標）タイプの転写方法に関連する本発明の方法の一実施形態を示す図である。 緩和されたＳｉＧｅ層の酸化されたシリコン支持基板に対する間接ボンディングとＳＧＯＩ構造を形成するＳＭＡＲＴＣＵＴ（登録商標）タイプの転写方法に関連する本発明の方法の一実施形態を示す図である。 緩和されたＳｉＧｅ層の酸化されたシリコン支持基板に対する間接ボンディングとＳＧＯＩ構造を形成するＳＭＡＲＴＣＵＴ（登録商標）タイプの転写方法に関連する本発明の方法の一実施形態を示す図である。 緩和されたＳｉＧｅ層の酸化されたシリコン支持基板に対する間接ボンディングとＳＧＯＩ構造を形成するＳＭＡＲＴＣＵＴ（登録商標）タイプの転写方法に関連する本発明の方法の一実施形態を示す図である。

Claims (18)

  1. 支持基板上に半導体材料の薄層を備える構造を製造する方法であって、支持基板と緩和された半導体材料の上部層を備えるドナー基板とをボンディングすることによって前記薄層が得られ、前記方法が、
    前記緩和された上部層の前記材料の元素の拡散を受ける歪みボンディング層を前記緩和された上部層上に形成する工程と、
    そのボンディング接着を確実に行うために前記歪みボンディング層を洗浄する工程と、
    あらかじめ前記緩和された上部層上に形成されかつ洗浄された前記歪みボンディング層の側から、前記支持基板上に前記ドナー基板を接着する工程と、
    前記緩和された上部層から前記元素を前記歪みボンディング層中に拡散して、前記歪みボンディング層及び前記緩和された上部層中における前記元素の濃度を均一化し、前記歪みボンディング層及び前記緩和された上部層を用いて前記構造の前記薄層を構成する工程と、
    を備えることを特徴とする方法。
  2. 前記緩和された上部層から前記歪みボンディング層中に前記元素を拡散する工程中に、前記歪みボンディング層が前記緩和された上部層中に混合して前記構造の前記薄層を形成することにより、前記歪みボンディング層が消滅することを特徴とする、請求項１に記載の方法。
  3. ボンディングに続いて、そして、拡散に先立って、前記ドナー基板の一部分を除去して、前記緩和された上部層の一部分だけを保持して、前記支持基板と、前記歪みボンディング層と、前記歪みボンディング層と一体になって残存する前記緩和された上部層の残りによって形成される薄層とを備える中間構造を得ることを目指した薄層化工程をさらに備えることを特徴とする、請求項２に記載の方法。
  4. 前記緩和された上部層の層中にボンディングに先立って形成される脆弱ゾーンにおける前記ドナー基板からの剥離によって薄層化が実行されることを特徴とする、請求項３に記載の方法。
  5. 前記緩和された上部層中に化学種を注入することによって前記脆弱ゾーンが形成されることを特徴とする、請求項４に記載の方法。
  6. 注入に先立って、前記歪みボンディング層上に保護層を堆積させることを目指した工程を備え、前記ボンディング工程の前に前記保護層が除去されることを特徴とする、請求項５に記載の方法。
  7. 前記薄層化工程が少なくとも１つのエッチング工程を備えることを特徴とする、請求項３から６のいずれか一項に記載の方法。
  8. 薄層化の後に得られる前記中間構造に対して熱処理を加えることにより前記拡散工程が実行されることを特徴とする、請求項３から７のいずれか一項に記載の方法。
  9. 薄層化の後に得られる前記構造のボンディング境界面を安定化させるための熱処理中に前記拡散工程が実行されることを特徴とする、請求項８に記載の方法。
  10. 前記熱処理が１０００°Ｃと１１００°Ｃの間で２時間実行されることを特徴とする、請求項８又は９に記載の方法。
  11. 前記緩和された上部層がシリコン−ゲルマニウムＳｉＧｅから形成され、前記拡散工程が前記緩和された上部層から前記歪みボンディング層中に前記元素Ｇｅを拡散することを特徴とする、請求項１から１０のいずれか一項に記載の方法。
  12. 酸化物層に対して前記堆積させられたＳｉＧｅ膜のボンディングが確実に行われるように、前記歪みボンディング層を形成する前記工程が、緩和されたＳｉＧｅの膜を前記緩和されたＳｉＧｅ上部層上に堆積させる工程を備えることを特徴とする、請求項１１に記載の方法。
  13. 前記堆積させられ緩和されたＳｉＧｅ膜中の前記ゲルマニウムの濃度が２０％未満であることを特徴とする、請求項１２に記載の方法。
  14. 酸化された支持基板に対して直接にボンディングが実行されて、良好な品質のＳｉＧｅ／酸化膜結合を実現することを特徴とする、請求項１２又は１３に記載の方法。
  15. 前記緩和されたＳｉＧｅ上部層と前記歪みボンディング層の同化作用によって均一な濃度のゲルマニウムを有する層が得られるように、前記拡散工程中に、前記元素Ｇｅが前記歪みボンディング層中に拡散することを特徴とする、請求項１４に記載の方法。
  16. 前記ＳｉＧｅボンディング層の前記洗浄がＲＣＡタイプの処理に従って実施されることを特徴とする、請求項１２から１５のいずれか一項に記載の方法。
  17. 前記洗浄工程が前記歪みボンディング層に接着すべき前記支持基板の面の洗浄工程も備えることを特徴とする、請求項１から１６のいずれか一項に記載の方法。
  18. 半導体材料の第１のウェーハと第２のウェーハとを共に接着する方法であって、前記第１のウェーハが緩和された上部層を備え、前記第２のウェーハが自由面を備え、前記方法が、
    前記第１のウェーハの前記緩和された上部層上に、前記緩和された上部層の前記材料の元素の拡散を受ける歪みボンディング層を形成する工程と、
    そのボンディング接着を確実に行うために前記歪みボンディング層を洗浄する工程と、
    あらかじめ前記緩和された上部層上に形成されかつ洗浄された前記歪みボンディング層の側から、前記支持基板に対して前記ドナー基板を接着する工程と、
    前記ウェーハが共に接着され、前記第１のウェーハの前記緩和された上部層が前記第２のウェーハの前記自由面に結合されるように、前記緩和された上部層の前記元素を前記歪みボンディング層中に拡散させて前記歪みボンディング層及び前記緩和された上部層中における前記元素の濃度を均一化させ、そして、前記歪みボンディング層を前記緩和された上部層との混合によって消滅させる工程と、
    を備えることを特徴とする方法。
JP2006530756A 2003-09-30 2004-09-30 ボンディング層が消滅する間接ボンディング Expired - Fee Related JP4739213B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0311418A FR2860340B1 (fr) 2003-09-30 2003-09-30 Collage indirect avec disparition de la couche de collage
FR03/11418 2003-09-30
PCT/IB2004/003324 WO2005031852A1 (en) 2003-09-30 2004-09-30 Indirect bonding with disappearance of the bonding layer

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011005104A Division JP2011109125A (ja) 2003-09-30 2011-01-13 ボンディング層が消滅する間接ボンディング

Publications (2)

Publication Number Publication Date
JP2007507874A JP2007507874A (ja) 2007-03-29
JP4739213B2 true JP4739213B2 (ja) 2011-08-03

Family

ID=34307262

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2006530756A Expired - Fee Related JP4739213B2 (ja) 2003-09-30 2004-09-30 ボンディング層が消滅する間接ボンディング
JP2011005104A Withdrawn JP2011109125A (ja) 2003-09-30 2011-01-13 ボンディング層が消滅する間接ボンディング

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2011005104A Withdrawn JP2011109125A (ja) 2003-09-30 2011-01-13 ボンディング層が消滅する間接ボンディング

Country Status (7)

Country Link
US (1) US7078353B2 (ja)
EP (1) EP1668693A1 (ja)
JP (2) JP4739213B2 (ja)
KR (1) KR100834200B1 (ja)
CN (1) CN100590838C (ja)
FR (1) FR2860340B1 (ja)
WO (1) WO2005031852A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7176072B2 (en) * 2005-01-28 2007-02-13 Sharp Laboratories Of America, Inc Strained silicon devices transfer to glass for display applications
US8007675B1 (en) * 2005-07-11 2011-08-30 National Semiconductor Corporation System and method for controlling an etch process for a single crystal having a buried layer
DE102005061263B4 (de) * 2005-12-20 2007-10-11 Infineon Technologies Austria Ag Halbleiterwafersubstrat für Leistungshalbleiterbauelemente sowie Verfahren zur Herstellung desselben
FR2912550A1 (fr) * 2007-02-14 2008-08-15 Soitec Silicon On Insulator Procede de fabrication d'une structure ssoi.
FR2912841B1 (fr) * 2007-02-15 2009-05-22 Soitec Silicon On Insulator Procede de polissage d'heterostructures
KR100867924B1 (ko) * 2007-03-07 2008-11-10 삼성에스디아이 주식회사 도너기판, 그의 제조방법 및 유기전계발광소자
FR2932108B1 (fr) 2008-06-10 2019-07-05 Soitec Polissage de couches de germanium
FR2951869A1 (fr) * 2009-10-26 2011-04-29 Commissariat Energie Atomique Procede de realisation d'une structure a couche enterree par implantation et transfert
US8822817B2 (en) 2010-12-03 2014-09-02 The Boeing Company Direct wafer bonding
FR2972567B1 (fr) * 2011-03-09 2013-03-22 Soitec Silicon On Insulator Méthode de formation d'une structure de ge sur iii/v sur isolant
CN106548972B (zh) * 2015-09-18 2019-02-26 胡兵 一种将半导体衬底主体与其上功能层进行分离的方法
US10541172B2 (en) 2016-08-24 2020-01-21 International Business Machines Corporation Semiconductor device with reduced contact resistance
US9799618B1 (en) 2016-10-12 2017-10-24 International Business Machines Corporation Mixed UBM and mixed pitch on a single die
US10930793B2 (en) * 2017-04-21 2021-02-23 International Business Machines Corporation Bottom channel isolation in nanosheet transistors
CN109545766B (zh) * 2018-11-14 2020-08-21 长江存储科技有限责任公司 三维存储器及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002305293A (ja) * 2001-04-06 2002-10-18 Canon Inc 半導体部材の製造方法及び半導体装置の製造方法
JP2003031495A (ja) * 2001-07-12 2003-01-31 Hitachi Ltd 半導体装置用基板の製造方法および半導体装置の製造方法
JP2003168789A (ja) * 2001-11-29 2003-06-13 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4891329A (en) * 1988-11-29 1990-01-02 University Of North Carolina Method of forming a nonsilicon semiconductor on insulator structure
US6521041B2 (en) 1998-04-10 2003-02-18 Massachusetts Institute Of Technology Etch stop layer system
JP3385972B2 (ja) * 1998-07-10 2003-03-10 信越半導体株式会社 貼り合わせウェーハの製造方法および貼り合わせウェーハ
US6602613B1 (en) * 2000-01-20 2003-08-05 Amberwave Systems Corporation Heterointegration of materials using deposition and bonding
US20020030227A1 (en) 2000-01-20 2002-03-14 Bulsara Mayank T. Strained-silicon diffused metal oxide semiconductor field effect transistors
JP3580358B2 (ja) 2000-06-23 2004-10-20 信越化学工業株式会社 熱伝導性シリコーン組成物及び半導体装置
US6573126B2 (en) * 2000-08-16 2003-06-03 Massachusetts Institute Of Technology Process for producing semiconductor article using graded epitaxial growth
US6890835B1 (en) * 2000-10-19 2005-05-10 International Business Machines Corporation Layer transfer of low defect SiGe using an etch-back process
US6724008B2 (en) * 2001-03-02 2004-04-20 Amberwave Systems Corporation Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits
JP4628580B2 (ja) * 2001-04-18 2011-02-09 信越半導体株式会社 貼り合せ基板の製造方法
US6746902B2 (en) * 2002-01-31 2004-06-08 Sharp Laboratories Of America, Inc. Method to form relaxed sige layer with high ge content
US6793731B2 (en) * 2002-03-13 2004-09-21 Sharp Laboratories Of America, Inc. Method for recrystallizing an amorphized silicon germanium film overlying silicon
US6841457B2 (en) * 2002-07-16 2005-01-11 International Business Machines Corporation Use of hydrogen implantation to improve material properties of silicon-germanium-on-insulator material made by thermal diffusion
US20040192067A1 (en) * 2003-02-28 2004-09-30 Bruno Ghyselen Method for forming a relaxed or pseudo-relaxed useful layer on a substrate

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002305293A (ja) * 2001-04-06 2002-10-18 Canon Inc 半導体部材の製造方法及び半導体装置の製造方法
JP2003031495A (ja) * 2001-07-12 2003-01-31 Hitachi Ltd 半導体装置用基板の製造方法および半導体装置の製造方法
JP2003168789A (ja) * 2001-11-29 2003-06-13 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの製造方法

Also Published As

Publication number Publication date
EP1668693A1 (en) 2006-06-14
JP2007507874A (ja) 2007-03-29
CN1860604A (zh) 2006-11-08
JP2011109125A (ja) 2011-06-02
US7078353B2 (en) 2006-07-18
FR2860340A1 (fr) 2005-04-01
FR2860340B1 (fr) 2006-01-27
WO2005031852A1 (en) 2005-04-07
US20050070078A1 (en) 2005-03-31
CN100590838C (zh) 2010-02-17
KR20060064061A (ko) 2006-06-12
KR100834200B1 (ko) 2008-05-30

Similar Documents

Publication Publication Date Title
JP2011109125A (ja) ボンディング層が消滅する間接ボンディング
JP5185284B2 (ja) 半導体オンインシュレータ構造体を製造する方法
US7396734B2 (en) Substrate manufacturing method
US7018910B2 (en) Transfer of a thin layer from a wafer comprising a buffer layer
JP2008021971A (ja) 電子工学、光学または光電子工学に使用される２つの基板を直接接合する方法
JP2018509002A (ja) 半導体オン・インシュレータ構造の製造において使用するための熱的に安定した電荷トラップ層
US20050196937A1 (en) Methods for forming a semiconductor structure
US20040248380A1 (en) Method of producing a semiconductor structure having at least one support substrate and an ultrathin layer
JP5368996B2 (ja) 半導体オンインシュレータ構造体を製造する方法
JP3453544B2 (ja) 半導体部材の作製方法
FR2842349A1 (fr) Transfert d'une couche mince a partir d'une plaquette comprenant une couche tampon
JPH05217826A (ja) 半導体基体及びその作製方法
KR100829644B1 (ko) 스트레인된 반도체 재료층의 전달 방법
JPH09331049A (ja) 貼り合わせｓｏｉ基板の作製方法及びｓｏｉ基板
FR2923079A1 (fr) Substrats soi avec couche fine isolante enterree
WO2008031980A1 (fr) Procede de transfert d'une couche a haute temperature
FR2907966A1 (fr) Procede de fabrication d'un substrat.
WO2009095380A1 (en) Method for manufacturing heterostructures
TWI325153B (en) Relaxation of layers
FR2918792A1 (fr) Procede de traitement de defauts d'interface dans un substrat.
JP2000349265A (ja) 半導体部材の作製方法
US20050023610A1 (en) Semiconductor-on-insulator structure having high-temperature elastic constraints
JP2006196614A (ja) 半導体基板の製造方法
EP3890003A1 (fr) Procédé basse température de transfert et de guérison d'une couche semiconductrice
CN118633150A (zh) 用于制造双绝缘体上半导体结构的方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100511

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100803

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100914

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110113

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110308

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110329

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110427

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140513

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees