JPH05217826A - 半導体基体及びその作製方法 - Google Patents
半導体基体及びその作製方法Info
- Publication number
- JPH05217826A JPH05217826A JP4046300A JP4630092A JPH05217826A JP H05217826 A JPH05217826 A JP H05217826A JP 4046300 A JP4046300 A JP 4046300A JP 4630092 A JP4630092 A JP 4630092A JP H05217826 A JPH05217826 A JP H05217826A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- silicon
- porous
- layer
- single crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 35
- 238000004519 manufacturing process Methods 0.000 title claims description 26
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 74
- 239000010703 silicon Substances 0.000 claims abstract description 74
- 238000000034 method Methods 0.000 claims abstract description 67
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims abstract description 18
- 229910052698 phosphorus Inorganic materials 0.000 claims abstract description 18
- 239000011574 phosphorus Substances 0.000 claims abstract description 18
- 239000012535 impurity Substances 0.000 claims abstract description 13
- 239000011521 glass Substances 0.000 claims abstract description 7
- 150000001875 compounds Chemical class 0.000 claims abstract description 4
- 239000000758 substrate Substances 0.000 claims description 228
- 239000010410 layer Substances 0.000 claims description 112
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 72
- 239000013078 crystal Substances 0.000 claims description 45
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 42
- 238000005530 etching Methods 0.000 claims description 28
- 238000010438 heat treatment Methods 0.000 claims description 28
- 229910021426 porous silicon Inorganic materials 0.000 claims description 26
- 239000012212 insulator Substances 0.000 claims description 22
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 18
- 229910052796 boron Inorganic materials 0.000 claims description 18
- 239000010409 thin film Substances 0.000 claims description 15
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 13
- 238000002048 anodisation reaction Methods 0.000 claims description 9
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims description 8
- 239000007789 gas Substances 0.000 claims description 7
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 claims description 6
- 239000002344 surface layer Substances 0.000 claims description 5
- 230000001590 oxidative effect Effects 0.000 claims description 4
- 239000002245 particle Substances 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 16
- 238000000151 deposition Methods 0.000 abstract description 7
- 239000010453 quartz Substances 0.000 abstract description 7
- 239000011800 void material Substances 0.000 abstract description 5
- 238000005468 ion implantation Methods 0.000 abstract description 4
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 abstract description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 2
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052732 germanium Inorganic materials 0.000 abstract description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 abstract description 2
- 238000001179 sorption measurement Methods 0.000 abstract description 2
- 238000005979 thermal decomposition reaction Methods 0.000 abstract description 2
- 239000012808 vapor phase Substances 0.000 abstract description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 abstract 1
- 229910052731 fluorine Inorganic materials 0.000 abstract 1
- 239000011737 fluorine Substances 0.000 abstract 1
- 239000010408 film Substances 0.000 description 73
- 239000000243 solution Substances 0.000 description 22
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 16
- 239000005380 borophosphosilicate glass Substances 0.000 description 15
- 230000001737 promoting effect Effects 0.000 description 15
- 238000005516 engineering process Methods 0.000 description 13
- 229910052581 Si3N4 Inorganic materials 0.000 description 10
- 239000000463 material Substances 0.000 description 10
- 230000003647 oxidation Effects 0.000 description 10
- 238000007254 oxidation reaction Methods 0.000 description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 10
- 230000000694 effects Effects 0.000 description 8
- 230000008569 process Effects 0.000 description 8
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- 238000005498 polishing Methods 0.000 description 6
- 125000004429 atom Chemical group 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 5
- 238000011160 research Methods 0.000 description 5
- 229910052594 sapphire Inorganic materials 0.000 description 5
- 239000010980 sapphire Substances 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 239000011259 mixed solution Substances 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 235000012431 wafers Nutrition 0.000 description 4
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- OKKJLVBELUTLKV-UHFFFAOYSA-N Methanol Chemical compound OC OKKJLVBELUTLKV-UHFFFAOYSA-N 0.000 description 3
- 238000004854 X-ray topography Methods 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- QOSATHPSBFQAML-UHFFFAOYSA-N hydrogen peroxide;hydrate Chemical compound O.OO QOSATHPSBFQAML-UHFFFAOYSA-N 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 238000001953 recrystallisation Methods 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 3
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 2
- 238000007743 anodising Methods 0.000 description 2
- 239000012298 atmosphere Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 239000005350 fused silica glass Substances 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- -1 oxygen ions Chemical class 0.000 description 2
- 239000012071 phase Substances 0.000 description 2
- 239000007790 solid phase Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000005728 strengthening Methods 0.000 description 2
- 239000004094 surface-active agent Substances 0.000 description 2
- 238000005406 washing Methods 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- 150000001298 alcohols Chemical class 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000001534 heteroepitaxy Methods 0.000 description 1
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- BDERNNFJNOPAEC-UHFFFAOYSA-N propan-1-ol Chemical compound CCCO BDERNNFJNOPAEC-UHFFFAOYSA-N 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000010532 solid phase synthesis reaction Methods 0.000 description 1
- 238000003756 stirring Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/012—Bonding, e.g. electrostatic for strain gauges
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/96—Porous semiconductor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Element Separation (AREA)
- Recrystallisation Techniques (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】
【目的】 本発明は、貼り合わせ法によって得られる半
導体基体とその作製方法に関し、貼り合わせる基体表面
の凹凸に起因する微小なボイドの発生を抑制した半導体
基体及びその作製方法を提供することを目的とする。ま
た同時に半導体と熱膨張係数の異なる基体上に半導体単
結晶膜を形成する際の基体にかかる応力の緩和した半導
体基体及びその作製方法を提供することを目的とする。 【構成】 基体表面に形成された絶縁層の表面にのみ、
ほう素または燐の内少なくとも１種を付与した第１の基
体を、第２の基体に接触させた後、加熱処理することに
より、合体せしめることを特徴とする。
導体基体とその作製方法に関し、貼り合わせる基体表面
の凹凸に起因する微小なボイドの発生を抑制した半導体
基体及びその作製方法を提供することを目的とする。ま
た同時に半導体と熱膨張係数の異なる基体上に半導体単
結晶膜を形成する際の基体にかかる応力の緩和した半導
体基体及びその作製方法を提供することを目的とする。 【構成】 基体表面に形成された絶縁層の表面にのみ、
ほう素または燐の内少なくとも１種を付与した第１の基
体を、第２の基体に接触させた後、加熱処理することに
より、合体せしめることを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、半導体基体及びその作
製方法に係わり、貼り合わせ法による半導体基体及びそ
の作製方法に関する。本発明は、特に微小機械技術、誘
電体分離技術，ＳＯＩ技術、センサー、高電力素子、通
信用高周波帯集積回路技術等に好適に応用される。
製方法に係わり、貼り合わせ法による半導体基体及びそ
の作製方法に関する。本発明は、特に微小機械技術、誘
電体分離技術，ＳＯＩ技術、センサー、高電力素子、通
信用高周波帯集積回路技術等に好適に応用される。
【０００２】
【従来の技術】絶縁物上の単結晶Ｓｉ半導体層の形成
は、Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ（ＳＯ
Ｉ）技術として広く知られ、通常のＳｉ集積回路を作製
するバルクＳｉ基体では到達しえない数々の優位点をこ
の基体が有することから、多くの研究が成されてきた。
すなわち、ＳＯＩ技術を利用することで、 １．誘電体分離が容易で高集積化が可能、 ２．対放射線耐性に優れている、 ３．浮遊容量が低減され高速化が可能、 ４．ウエル工程が省略できる、 ５．ラッチアップを防止できる、 ６．薄膜化による完全空乏型電界効果トランジスタが可
能、 等の優位点が得られる。上記したようなのデバイス特性
上の多くの利点を実現するために、ここ数十年に渡りＳ
ＯＩ構造の形成方法について研究されてきている。この
内容は、例えば Special Issue: "Single-crystal sil
icon on non-single-crystal insulators"; edited by
G.W.Cullen, Journal of Crystal Growth,volume 63, n
o 3, pp 429〜590 (1983). 等の文献にまとめられてい
る。
は、Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ（ＳＯ
Ｉ）技術として広く知られ、通常のＳｉ集積回路を作製
するバルクＳｉ基体では到達しえない数々の優位点をこ
の基体が有することから、多くの研究が成されてきた。
すなわち、ＳＯＩ技術を利用することで、 １．誘電体分離が容易で高集積化が可能、 ２．対放射線耐性に優れている、 ３．浮遊容量が低減され高速化が可能、 ４．ウエル工程が省略できる、 ５．ラッチアップを防止できる、 ６．薄膜化による完全空乏型電界効果トランジスタが可
能、 等の優位点が得られる。上記したようなのデバイス特性
上の多くの利点を実現するために、ここ数十年に渡りＳ
ＯＩ構造の形成方法について研究されてきている。この
内容は、例えば Special Issue: "Single-crystal sil
icon on non-single-crystal insulators"; edited by
G.W.Cullen, Journal of Crystal Growth,volume 63, n
o 3, pp 429〜590 (1983). 等の文献にまとめられてい
る。
【０００３】多くのＳＯＩ技術の中でシリコン層が単結
晶であって、ある程度の集積回路を形成できるレベルま
で研究が進められた例としては、古くは単結晶サファイ
ア基体上にシリコン膜をＣＶＤ（化学気相法）でヘテロ
エピタキシ−させて形成するＳＯＳ（Ｓｉｌｉｃｏｎ
ｏｎ Ｓａｐｐｈｉｒｅ）が知られており、最も成熟
したＳＯＩ技術として一応の成功を収めている。しかし
この技術に於いてはシリコン層と下地サファイア基体界
面の格子不整合により大量の結晶欠陥が生じたり、サフ
ァイア基体からアルミニウムがシリコン層へ混入した
り、そして何よりも基体の高価格と大面積化への対応が
遅れている、などの理由によりその応用の広がりが妨げ
られている。
晶であって、ある程度の集積回路を形成できるレベルま
で研究が進められた例としては、古くは単結晶サファイ
ア基体上にシリコン膜をＣＶＤ（化学気相法）でヘテロ
エピタキシ−させて形成するＳＯＳ（Ｓｉｌｉｃｏｎ
ｏｎ Ｓａｐｐｈｉｒｅ）が知られており、最も成熟
したＳＯＩ技術として一応の成功を収めている。しかし
この技術に於いてはシリコン層と下地サファイア基体界
面の格子不整合により大量の結晶欠陥が生じたり、サフ
ァイア基体からアルミニウムがシリコン層へ混入した
り、そして何よりも基体の高価格と大面積化への対応が
遅れている、などの理由によりその応用の広がりが妨げ
られている。
【０００４】比較的近年には、サファイア基体を使用せ
ずにシリコン基体をもとにしてＳＯＩ構造を実現しよう
という試みが行なわれている。この試みは、次の三つに
大別される。
ずにシリコン基体をもとにしてＳＯＩ構造を実現しよう
という試みが行なわれている。この試みは、次の三つに
大別される。
【０００５】（１）シリコン単結晶基体の表面を酸化
後、酸化膜の一部に窓を開けてシリコン基体を部分的に
露出させ、その部分をシ−ドとして横方向へエピタキシ
ャル成長させ、ＳｉＯ2 上へシリコン単結晶層を形成す
るもの。
後、酸化膜の一部に窓を開けてシリコン基体を部分的に
露出させ、その部分をシ−ドとして横方向へエピタキシ
ャル成長させ、ＳｉＯ2 上へシリコン単結晶層を形成す
るもの。
【０００６】（２）シリコン単結晶基体そのものを活性
層として使用し、その下部になんらかの方法によってＳ
ｉＯ2 の埋め込み層を形成するもの。
層として使用し、その下部になんらかの方法によってＳ
ｉＯ2 の埋め込み層を形成するもの。
【０００７】（３）シリコン基体を絶縁性の基体と貼り
合わせた後、シリコン基体を研磨、或いはエッチングし
て、任意の厚みの単結晶層を残すもの。
合わせた後、シリコン基体を研磨、或いはエッチングし
て、任意の厚みの単結晶層を残すもの。
【０００８】上記（１）を実現する手段として、基本的
に三種類の方法がある。ＣＶＤにより直接、単結晶層シ
リコンを横方向エピタキシャル成長させる方法（気相
法）、非晶質シリコンを堆積して、熱処理により固相横
方向エピタキシャル成長させる方法（固相法）、非晶質
あるいは、多結晶シリコン層に電子線、レ−ザ−光等の
エネルギ−ビ−ムを収束して照射し、溶融再結晶により
単結晶シリコン層をＳｉＯ2 上に成長させるか、または
棒状ヒ−タ−により帯状に溶融領域を走査する方法（Zo
ne Melting Recrystallization）（液相法）である。
に三種類の方法がある。ＣＶＤにより直接、単結晶層シ
リコンを横方向エピタキシャル成長させる方法（気相
法）、非晶質シリコンを堆積して、熱処理により固相横
方向エピタキシャル成長させる方法（固相法）、非晶質
あるいは、多結晶シリコン層に電子線、レ−ザ−光等の
エネルギ−ビ−ムを収束して照射し、溶融再結晶により
単結晶シリコン層をＳｉＯ2 上に成長させるか、または
棒状ヒ−タ−により帯状に溶融領域を走査する方法（Zo
ne Melting Recrystallization）（液相法）である。
【０００９】これらの方法にはそれぞれ一長一短がある
が、その制御性、生産性、均一性、品質に多大の問題を
残しており、いまだに工業的に実用化したものは少な
い。例えばＣＶＤ法は平坦薄膜化するには、制御性の良
い研磨技術や犠牲酸化が必要となるし、固相成長法にお
いてはその結晶性が悪い。またビ−ムアニ−ル法では、
収束ビ−ム走査による処理時間と、ビ−ムの重なり具
合、焦点調整などの制御性に問題がある。このうち、Zo
ne Melting Recrystallization法がもっとも成熟してお
り、比較的大規模な集積回路も試作されてはいるが、依
然として亜粒界等の結晶欠陥が多数残留しており、少数
キャリヤ−デバイスを作製できるにいたってない。
が、その制御性、生産性、均一性、品質に多大の問題を
残しており、いまだに工業的に実用化したものは少な
い。例えばＣＶＤ法は平坦薄膜化するには、制御性の良
い研磨技術や犠牲酸化が必要となるし、固相成長法にお
いてはその結晶性が悪い。またビ−ムアニ−ル法では、
収束ビ−ム走査による処理時間と、ビ−ムの重なり具
合、焦点調整などの制御性に問題がある。このうち、Zo
ne Melting Recrystallization法がもっとも成熟してお
り、比較的大規模な集積回路も試作されてはいるが、依
然として亜粒界等の結晶欠陥が多数残留しており、少数
キャリヤ−デバイスを作製できるにいたってない。
【００１０】上記（２）を実現する手段として現在最も
多くの研究機関で研究開発が進められている技術は、サ
イモックス（ＳＩＭＯＸ：Seperation by ion implant-
ed oxygen ）と称されるシリコン単結晶基体中に酸素の
イオン注入によりＳｉＯ2 層を形成する方法である。こ
の技術はシリコンプロセスと整合性が良いため現在もっ
とも成熟した手法である。しかしながら、ＳｉＯ2 層を
形成をするためには酸素イオンを１０18 ions/cm2 以上
も注入する必要があるが、その注入時間は長大であり生
産性は高いとはいえず、またウエハ−コストは高い。更
に結晶欠陥は多く残存し、工業的に見て少数キャリヤ−
デバイスを作製できる充分な品質に至っていない。
多くの研究機関で研究開発が進められている技術は、サ
イモックス（ＳＩＭＯＸ：Seperation by ion implant-
ed oxygen ）と称されるシリコン単結晶基体中に酸素の
イオン注入によりＳｉＯ2 層を形成する方法である。こ
の技術はシリコンプロセスと整合性が良いため現在もっ
とも成熟した手法である。しかしながら、ＳｉＯ2 層を
形成をするためには酸素イオンを１０18 ions/cm2 以上
も注入する必要があるが、その注入時間は長大であり生
産性は高いとはいえず、またウエハ−コストは高い。更
に結晶欠陥は多く残存し、工業的に見て少数キャリヤ−
デバイスを作製できる充分な品質に至っていない。
【００１１】ＳＩＭＯＸの他に、多孔質シリコンの酸化
による誘電体分離によりＳＯＩ構造を形成するものも知
られている。この方法は、Ｐ型シリコン単結晶基体表面
にＮ型シリコン層をプロトンイオン注入、（イマイ他,
J.Crystal Growth,vol 63, 547(1983)）、もしくは、エ
ピタキシャル成長とパタ−ニングによって島状に形成
し、表面よりシリコン島を囲むようにＨＦ溶液中の陽極
化成法によりＰ型シリコン基体のみを多孔質化したの
ち、増速酸化によりＮ型シリコン島を誘電体分離する方
法である。上記方法では、分離されているシリコン領域
はデバイス工程のまえに決定されており、デバイス設計
の自由度を制限する場合があるという問題点がある。
による誘電体分離によりＳＯＩ構造を形成するものも知
られている。この方法は、Ｐ型シリコン単結晶基体表面
にＮ型シリコン層をプロトンイオン注入、（イマイ他,
J.Crystal Growth,vol 63, 547(1983)）、もしくは、エ
ピタキシャル成長とパタ−ニングによって島状に形成
し、表面よりシリコン島を囲むようにＨＦ溶液中の陽極
化成法によりＰ型シリコン基体のみを多孔質化したの
ち、増速酸化によりＮ型シリコン島を誘電体分離する方
法である。上記方法では、分離されているシリコン領域
はデバイス工程のまえに決定されており、デバイス設計
の自由度を制限する場合があるという問題点がある。
【００１２】上記（３）を実現する手段としては、少な
くとも一方が酸化等により絶縁膜が形成されている２枚
のウェハーの鏡面同士を密着させ、熱処理を施して密着
界面の結合を強力なものとした後、どちらか一方側から
基体を研磨、或いはエッチングすることによって絶縁膜
上に任意の厚みを持ったシリコン単結晶薄膜を残すとい
う技術がある。これを通称「貼り合わせＳＯＩ」と呼ん
でいるが、この技術においても解決すべき課題が多く残
されている。最も重要な課題はシリコン基体を均一に薄
膜化する工程である。即ち通常数百μｍもの厚さのシリ
コン基体を均一に数μｍ、もしくは１μｍ以下の厚さま
で研磨、或いはエッチングしなければならず、その制御
性や均一性の面で技術的に極めて困難である。この膜厚
制御の困難さ故、ＳＯＩ技術の中でも最も良質な単結晶
薄膜を提供できる可能性を持っていながら、未だ生産さ
れるに至ってない。
くとも一方が酸化等により絶縁膜が形成されている２枚
のウェハーの鏡面同士を密着させ、熱処理を施して密着
界面の結合を強力なものとした後、どちらか一方側から
基体を研磨、或いはエッチングすることによって絶縁膜
上に任意の厚みを持ったシリコン単結晶薄膜を残すとい
う技術がある。これを通称「貼り合わせＳＯＩ」と呼ん
でいるが、この技術においても解決すべき課題が多く残
されている。最も重要な課題はシリコン基体を均一に薄
膜化する工程である。即ち通常数百μｍもの厚さのシリ
コン基体を均一に数μｍ、もしくは１μｍ以下の厚さま
で研磨、或いはエッチングしなければならず、その制御
性や均一性の面で技術的に極めて困難である。この膜厚
制御の困難さ故、ＳＯＩ技術の中でも最も良質な単結晶
薄膜を提供できる可能性を持っていながら、未だ生産さ
れるに至ってない。
【００１３】また別の重要な課題は、支持体にシリコン
以外の絶縁性基体を用いた場合の両基体の熱膨張係数の
違いに起因する応力の発生である。支持体となる基体側
にシリコン基体を用いる場合（即ちシリコン基体同士の
貼り合わせ）には殆ど問題にならないが、支持体となる
基体側にガラスのようなシリコン以外の絶縁性基体を用
いる場合には、二枚の基体を貼り合わせた後、その界面
の結合を強力なものにするための１０００℃前後の熱処
理工程の際に、両基体の熱膨張係数の違いから、貼り合
ったまま基体が反ってしまったり、または基体が割れて
しまったり、または両基体がはがれてしまう場合があ
る。熱膨張係数がシリコンと近い材料を合成して支持基
体に用いた例もあるが、そのような材料は知られている
限りでは耐熱性が悪く、結合を強めるための熱処理やデ
バイスを形成するためのプロセス温度に耐えられない。
以外の絶縁性基体を用いた場合の両基体の熱膨張係数の
違いに起因する応力の発生である。支持体となる基体側
にシリコン基体を用いる場合（即ちシリコン基体同士の
貼り合わせ）には殆ど問題にならないが、支持体となる
基体側にガラスのようなシリコン以外の絶縁性基体を用
いる場合には、二枚の基体を貼り合わせた後、その界面
の結合を強力なものにするための１０００℃前後の熱処
理工程の際に、両基体の熱膨張係数の違いから、貼り合
ったまま基体が反ってしまったり、または基体が割れて
しまったり、または両基体がはがれてしまう場合があ
る。熱膨張係数がシリコンと近い材料を合成して支持基
体に用いた例もあるが、そのような材料は知られている
限りでは耐熱性が悪く、結合を強めるための熱処理やデ
バイスを形成するためのプロセス温度に耐えられない。
【００１４】またこれらの課題の他に、ボイド（貼り合
わせ界面に発生する空隙）の発生をいかにして抑制する
かという問題点が挙げられている。このボイドの発生原
因についてはいろいろな説があるが、主には貼り合わせ
る基体の表面を覆っていた酸素原子や水酸基が脱水縮合
して水蒸気となり、これが寄り集まってボイドとなる説
がある。このようにして発生したボイドは更なる高温熱
処理によって水蒸気を拡散させることで消滅させること
が可能である。一方基体の表面に付着していた塵や傷な
どの凹凸はほぼ確実にボイドを発生させる原因となる
が、このような基体表面の凹凸に起因するボイドは消滅
させることは非常に困難である。
わせ界面に発生する空隙）の発生をいかにして抑制する
かという問題点が挙げられている。このボイドの発生原
因についてはいろいろな説があるが、主には貼り合わせ
る基体の表面を覆っていた酸素原子や水酸基が脱水縮合
して水蒸気となり、これが寄り集まってボイドとなる説
がある。このようにして発生したボイドは更なる高温熱
処理によって水蒸気を拡散させることで消滅させること
が可能である。一方基体の表面に付着していた塵や傷な
どの凹凸はほぼ確実にボイドを発生させる原因となる
が、このような基体表面の凹凸に起因するボイドは消滅
させることは非常に困難である。
【００１５】基体の貼り合わせ技術の応用は広く、例え
ば、The first international symposium on semicondu
ctor wafer bonding science,technology, and applica
tions, Extended Abstract of Fall meeting of Electr
ochemical Society, Phoenis, Arizona,October13-17,1
991, pp674-pp749. に記載されているように，ＳＯＩに
限らずその他、微小機械機構、センサー等様々な分野で
注目され、ボイドの発生を抑え、熱膨張係数の異なる基
体間の貼り合わせ時に発生する応力を緩和し、反りを防
ぐことが可能な基体貼り合わせ技術が強く望まれてい
る。
ば、The first international symposium on semicondu
ctor wafer bonding science,technology, and applica
tions, Extended Abstract of Fall meeting of Electr
ochemical Society, Phoenis, Arizona,October13-17,1
991, pp674-pp749. に記載されているように，ＳＯＩに
限らずその他、微小機械機構、センサー等様々な分野で
注目され、ボイドの発生を抑え、熱膨張係数の異なる基
体間の貼り合わせ時に発生する応力を緩和し、反りを防
ぐことが可能な基体貼り合わせ技術が強く望まれてい
る。
【００１６】
【発明が解決しようとしている課題】以上述べたよう
に、高性能電子デバイスを作製するに足るＳＯＩ基体を
生産性よく提供できる技術は、未だ達成するに至ってい
ない。
に、高性能電子デバイスを作製するに足るＳＯＩ基体を
生産性よく提供できる技術は、未だ達成するに至ってい
ない。
【００１７】本発明では、貼り合わせ法によって特に高
性能ＳＯＩ基体を作製するにあたって、貼り合わせ基体
表面の凹凸に起因する微小なボイドの発生を抑制した半
導体基体及びその作製方法を提供することを目的とす
る。また同時にシリコンと熱膨張係数の異なる基体上に
シリコン単結晶膜を形成する際の基体にかかる応力の緩
和をも目的とする。
性能ＳＯＩ基体を作製するにあたって、貼り合わせ基体
表面の凹凸に起因する微小なボイドの発生を抑制した半
導体基体及びその作製方法を提供することを目的とす
る。また同時にシリコンと熱膨張係数の異なる基体上に
シリコン単結晶膜を形成する際の基体にかかる応力の緩
和をも目的とする。
【００１８】
【課題を解決するための手段】本発明の第１の要旨は、
基体表面に形成された絶縁層の表面にのみ、ほう素また
は燐の内少なくとも１種を付与した第一の基体を、第二
の基体に接触させた後、加熱処理することにより、合体
せしめることを特徴とする半導体基体の作製方法に存在
する。
基体表面に形成された絶縁層の表面にのみ、ほう素また
は燐の内少なくとも１種を付与した第一の基体を、第二
の基体に接触させた後、加熱処理することにより、合体
せしめることを特徴とする半導体基体の作製方法に存在
する。
【００１９】本発明の第２の要旨は、基体表面に形成さ
れた絶縁層の表面にのみ、ほう素または燐の内少なくと
も１種を付与した第一及び第二の基体を前記絶縁層同士
を接触させた後、加熱処理することにより、合体せしめ
ることを特徴とする半導体基体の作製方法に存在する。
れた絶縁層の表面にのみ、ほう素または燐の内少なくと
も１種を付与した第一及び第二の基体を前記絶縁層同士
を接触させた後、加熱処理することにより、合体せしめ
ることを特徴とする半導体基体の作製方法に存在する。
【００２０】本発明の第３の要旨は、第１の基体たるシ
リコン単結晶基体の全体を陽極化成により多孔質化する
工程と、該多孔質化した一表面上にシリコン単結晶薄膜
をエピタキシャル成長する工程と、該シリコン単結晶薄
膜の表面を酸化する工程と、該酸化した面に熱処理によ
って軟化現象を生ずる絶縁物層を形成する工程と、該第
１の基体の前記絶縁物層を、任意の第２の基体と密着さ
せる工程と、密着した前記第１及び第２の基体に熱処理
を施した後、前記多孔質化した部分を選択的にエッチン
グする工程とを少なくとも有することを特徴とする半導
体基体の作製方法に存在する。
リコン単結晶基体の全体を陽極化成により多孔質化する
工程と、該多孔質化した一表面上にシリコン単結晶薄膜
をエピタキシャル成長する工程と、該シリコン単結晶薄
膜の表面を酸化する工程と、該酸化した面に熱処理によ
って軟化現象を生ずる絶縁物層を形成する工程と、該第
１の基体の前記絶縁物層を、任意の第２の基体と密着さ
せる工程と、密着した前記第１及び第２の基体に熱処理
を施した後、前記多孔質化した部分を選択的にエッチン
グする工程とを少なくとも有することを特徴とする半導
体基体の作製方法に存在する。
【００２１】本発明の第４の要旨は、第１の基体たるシ
リコン単結晶基体の片方の面の表層を陽極化成により多
孔質化する工程と、該多孔質化した表面上にシリコン単
結晶薄膜をエピタキシャル成長する工程と、該シリコン
単結晶薄膜の表面を酸化する工程と、該酸化した面に熱
処理によって軟化現象を生ずる絶縁物層を形成する工程
と、該第１の基体の前記絶縁物層を、任意の第２の基体
と密着させる工程と、密着した前記代１及び第２の基体
に熱処理を施した後、前記第１の基体の多孔質化されて
いない単結晶基体部分を除去した後前記多孔質化した部
分を選択的にエッチングする工程とを有することを特徴
とする半導体基体の作製方法に存在する。
リコン単結晶基体の片方の面の表層を陽極化成により多
孔質化する工程と、該多孔質化した表面上にシリコン単
結晶薄膜をエピタキシャル成長する工程と、該シリコン
単結晶薄膜の表面を酸化する工程と、該酸化した面に熱
処理によって軟化現象を生ずる絶縁物層を形成する工程
と、該第１の基体の前記絶縁物層を、任意の第２の基体
と密着させる工程と、密着した前記代１及び第２の基体
に熱処理を施した後、前記第１の基体の多孔質化されて
いない単結晶基体部分を除去した後前記多孔質化した部
分を選択的にエッチングする工程とを有することを特徴
とする半導体基体の作製方法に存在する。
【００２２】また、本発明の第５の要旨は、以上の方法
で作製される半導体基体に存在する。
で作製される半導体基体に存在する。
【００２３】
【作用】本発明の半導体基体作製法は、貼り合わせ界面
近傍に不純物を導入することによって、該界面の温度に
たいする粘性特性を変化させる。これより、貼り合わせ
界面に存在する微視的な凹凸を界面近傍物質の粘性流動
の促進によって埋め尽くすことで、減少、根絶皆無にす
ることができ、ウェハー貼り合わせ技術にとって最も重
要な課題である貼り合わせ界面に誘起される、未接着領
域、それによって形成される空隙を減滅することが初め
て可能となる。
近傍に不純物を導入することによって、該界面の温度に
たいする粘性特性を変化させる。これより、貼り合わせ
界面に存在する微視的な凹凸を界面近傍物質の粘性流動
の促進によって埋め尽くすことで、減少、根絶皆無にす
ることができ、ウェハー貼り合わせ技術にとって最も重
要な課題である貼り合わせ界面に誘起される、未接着領
域、それによって形成される空隙を減滅することが初め
て可能となる。
【００２４】半導体集積回路製造技術の平坦化手法の一
つとして、ボロン・リンガラスのリフローが知られてい
る（R.A.Levy, K.Nassau, pp69-pp71 Solid state tech
nology 日本版、November 1986)。また最近、今井の報
告（Japanese Journal of Applied Physics,vol.30,No.
6,June,1991,pp1154-1157) によると段差の存在する基
体どうしにおいてもボロン・リンガラスを介在させるこ
とにより、空隙が減少することが開示されている。しか
しながら我々の長期に渡る鋭意努力の研究結果による
と、該報告のように化学気相法によって堆積された該ガ
ラスの表面は、凹凸が激しくそのままではとうていはり
つくものではないことが判明したのである。さらにま
た、大量のアクセプター、ドナーになりうるほう素、燐
が接合界面近傍に残存することは、電子素子、光学素
子、微小機関を作製する上に於いて、多大なる問題とな
りうるのである。
つとして、ボロン・リンガラスのリフローが知られてい
る（R.A.Levy, K.Nassau, pp69-pp71 Solid state tech
nology 日本版、November 1986)。また最近、今井の報
告（Japanese Journal of Applied Physics,vol.30,No.
6,June,1991,pp1154-1157) によると段差の存在する基
体どうしにおいてもボロン・リンガラスを介在させるこ
とにより、空隙が減少することが開示されている。しか
しながら我々の長期に渡る鋭意努力の研究結果による
と、該報告のように化学気相法によって堆積された該ガ
ラスの表面は、凹凸が激しくそのままではとうていはり
つくものではないことが判明したのである。さらにま
た、大量のアクセプター、ドナーになりうるほう素、燐
が接合界面近傍に残存することは、電子素子、光学素
子、微小機関を作製する上に於いて、多大なる問題とな
りうるのである。
【００２５】そこで本発明は、原子レベルの平坦性が維
持される熱酸化膜のごく表面にのみ、該絶縁層の粘性が
変化するような不純物を小量、加速された荷電粒子とし
て制御性よく付与することを採用し、極めて平坦性の優
れた粘性流動促進介在層を形成することができ、そこで
はじめて当初の目的である無空隙貼り合わせ工程の完成
をみることができたのである。
持される熱酸化膜のごく表面にのみ、該絶縁層の粘性が
変化するような不純物を小量、加速された荷電粒子とし
て制御性よく付与することを採用し、極めて平坦性の優
れた粘性流動促進介在層を形成することができ、そこで
はじめて当初の目的である無空隙貼り合わせ工程の完成
をみることができたのである。
【００２６】また支持基体となる第２の基体にシリコン
以外の材料、例えば石英等を用いた場合、シリコン基体
との熱膨張係数の違いにより基体全体が大きく反った
り、シリコン膜が剥がれたり、または破壊する為に、直
接異種材料基体同士を貼り合わせて熱処理を行うのは極
めて困難である。しかし粘性流動促進介在層が２つの材
料間にあって熱処理で軟化している状態では、異種材料
間に作用する応力が緩和されるので基体の反り等がかな
り抑えられ、異種材料間の貼り合わせが可能になる。
以外の材料、例えば石英等を用いた場合、シリコン基体
との熱膨張係数の違いにより基体全体が大きく反った
り、シリコン膜が剥がれたり、または破壊する為に、直
接異種材料基体同士を貼り合わせて熱処理を行うのは極
めて困難である。しかし粘性流動促進介在層が２つの材
料間にあって熱処理で軟化している状態では、異種材料
間に作用する応力が緩和されるので基体の反り等がかな
り抑えられ、異種材料間の貼り合わせが可能になる。
【００２７】本発明の絶縁層の表面に付与するほう素ま
たは燐の好ましい濃度は、拡散による場合、ＳｉＯ2中
でＰ2Ｏ5は２０％程度以上、Ｂ2Ｏ3は１０％程度以上で
ある。これらの濃度付加することにより、絶縁層の表面
はプロセス温度内（１１００℃）で軟化する。また、上
記濃度のＰ2Ｏ5，Ｂ2Ｏ3がある場合（ＢＰＳＧ）には、
７００℃程度で軟化する。
たは燐の好ましい濃度は、拡散による場合、ＳｉＯ2中
でＰ2Ｏ5は２０％程度以上、Ｂ2Ｏ3は１０％程度以上で
ある。これらの濃度付加することにより、絶縁層の表面
はプロセス温度内（１１００℃）で軟化する。また、上
記濃度のＰ2Ｏ5，Ｂ2Ｏ3がある場合（ＢＰＳＧ）には、
７００℃程度で軟化する。
【００２８】一方、イオン注入により、ほう素、燐を付
加する場合の好ましい注入量は、１ｘ１０20ｃｍ-3〜５
ｘ１０21ｃｍ-3である。
加する場合の好ましい注入量は、１ｘ１０20ｃｍ-3〜５
ｘ１０21ｃｍ-3である。
【００２９】さらに、本発明の半導体基体の作製方法
は、一部もしくは全部が多孔質化されたシリコン基体の
一多孔質表面上に単結晶シリコン層をエピタキシャル成
長し、次いで該エピタキシャル成長面の表面を酸化し、
次いで酸化面上に熱軟化性絶縁物層を形成して第１の基
体を作製する。第１の基体の表面は、熱処理を施し絶縁
物層がフローすることにより平坦化しておく。一方支持
基体となる第２の基体を用意し、第１の基体と密着させ
る。密着後高温で熱処理を行ない、次いで多孔質シリコ
ン層を選択的にエッチングすることにより第２の基体上
に熱軟化性絶縁物、シリコン酸化膜を介したシリコン単
結晶薄膜（ＳＯＩ）を得る。このシリコン単結晶薄膜は
元々エピタキシャル層を用いるために、膜厚の制御性が
非常に良い。また第１の基体におけるエピタキシャル層
の酸化表面は、通常では下地の多孔質層の凹凸やエピタ
キシャル層の結晶欠陥の増速酸化に起因する凹凸などが
発生し、完全な平坦でない場合が多い。しかしエピタキ
シャル層の酸化表面上に堆積する熱軟化性絶縁物は界面
の凹凸を埋め、なおかつフローすることで表面の平坦性
を得ることができる効果がある。
は、一部もしくは全部が多孔質化されたシリコン基体の
一多孔質表面上に単結晶シリコン層をエピタキシャル成
長し、次いで該エピタキシャル成長面の表面を酸化し、
次いで酸化面上に熱軟化性絶縁物層を形成して第１の基
体を作製する。第１の基体の表面は、熱処理を施し絶縁
物層がフローすることにより平坦化しておく。一方支持
基体となる第２の基体を用意し、第１の基体と密着させ
る。密着後高温で熱処理を行ない、次いで多孔質シリコ
ン層を選択的にエッチングすることにより第２の基体上
に熱軟化性絶縁物、シリコン酸化膜を介したシリコン単
結晶薄膜（ＳＯＩ）を得る。このシリコン単結晶薄膜は
元々エピタキシャル層を用いるために、膜厚の制御性が
非常に良い。また第１の基体におけるエピタキシャル層
の酸化表面は、通常では下地の多孔質層の凹凸やエピタ
キシャル層の結晶欠陥の増速酸化に起因する凹凸などが
発生し、完全な平坦でない場合が多い。しかしエピタキ
シャル層の酸化表面上に堆積する熱軟化性絶縁物は界面
の凹凸を埋め、なおかつフローすることで表面の平坦性
を得ることができる効果がある。
【００３０】本発明を実施するにあたって、多孔質シリ
コンが有する重要な物理的効果が二点ある。一つには多
孔質シリコンのエッチング特性である。通常シリコンは
フッ酸では殆どエッチングされないが、多孔質化するこ
とによってフッ酸でのエッチングが可能となる。しかも
フッ酸、過酸化水素水、アルコールの混合エッチング液
を用いると、非多孔質と多孔質では約１０の５乗倍以上
ものエッチング速度比が得られる。従って１μｍ前後の
薄層でも均一に制御性よく選択エッチングが可能にな
る。
コンが有する重要な物理的効果が二点ある。一つには多
孔質シリコンのエッチング特性である。通常シリコンは
フッ酸では殆どエッチングされないが、多孔質化するこ
とによってフッ酸でのエッチングが可能となる。しかも
フッ酸、過酸化水素水、アルコールの混合エッチング液
を用いると、非多孔質と多孔質では約１０の５乗倍以上
ものエッチング速度比が得られる。従って１μｍ前後の
薄層でも均一に制御性よく選択エッチングが可能にな
る。
【００３１】もう一つの効果はエピタキシャル成長特性
である。多孔質シリコンは結晶構造としては単結晶構造
を保っており、表面から内部にわたって数十〜数百オン
グストローム径の孔が高密度に存在するものである。こ
の表面に成長するエピタキシャル層は、非多孔質の単結
晶基体上のエピタキシャル層と同等の結晶性が得られる
という特性を有する。従って活性層として信頼性の高い
単結晶シリコン基体上のエピタキシャル層と同等の単結
晶薄膜を用いるので、従来のＳＯＩ基体に比べて優れた
結晶性を有するＳＯＩ基体が提供できる。
である。多孔質シリコンは結晶構造としては単結晶構造
を保っており、表面から内部にわたって数十〜数百オン
グストローム径の孔が高密度に存在するものである。こ
の表面に成長するエピタキシャル層は、非多孔質の単結
晶基体上のエピタキシャル層と同等の結晶性が得られる
という特性を有する。従って活性層として信頼性の高い
単結晶シリコン基体上のエピタキシャル層と同等の単結
晶薄膜を用いるので、従来のＳＯＩ基体に比べて優れた
結晶性を有するＳＯＩ基体が提供できる。
【００３２】
【実施態様例】以下に、本発明の実施態様例と共に、発
明の構成を図を参照して詳細に説明する。
明の構成を図を参照して詳細に説明する。
【００３３】（実施態様例１）図１において、第１の基
体１００及び第２の基体１１０はシリコン、ゲルマニウ
ム等の単元素半導体、ガリウムひ素、インジウムリン等
の化合物半導体、あるいは透明絶縁物である石英等のガ
ラスである。
体１００及び第２の基体１１０はシリコン、ゲルマニウ
ム等の単元素半導体、ガリウムひ素、インジウムリン等
の化合物半導体、あるいは透明絶縁物である石英等のガ
ラスである。
【００３４】第１の基体表面にまず平坦な絶縁層１０２
を形成する。シリコンの場合には、絶縁層１０２は熱酸
化膜が最適であり、その平坦性を原子間力顕微鏡で定量
的に評価すると数ナノメーター程度の極めて平坦なる表
面が形成される。しかしながら、従来例にも記述したこ
とであるが、貼り合わせ界面には、種々の理由により、
微小な未接着領域が存在しており、完全な貼り合わせ界
面特性が得難い。主なる不完全貼り合わせ界面あるいは
未接着領域、界面近傍の空隙の起因するところは、局在
する表面汚染、傷、結晶面段差、反り、等が考えられる
が、未だ特定するに至ってはいない。化合物半導体のよ
うにその表面に安定なる熱酸化層が得られない場合に
は、化学気相法特に減圧堆積によって、あるいはスパッ
ター法等によって形成する。
を形成する。シリコンの場合には、絶縁層１０２は熱酸
化膜が最適であり、その平坦性を原子間力顕微鏡で定量
的に評価すると数ナノメーター程度の極めて平坦なる表
面が形成される。しかしながら、従来例にも記述したこ
とであるが、貼り合わせ界面には、種々の理由により、
微小な未接着領域が存在しており、完全な貼り合わせ界
面特性が得難い。主なる不完全貼り合わせ界面あるいは
未接着領域、界面近傍の空隙の起因するところは、局在
する表面汚染、傷、結晶面段差、反り、等が考えられる
が、未だ特定するに至ってはいない。化合物半導体のよ
うにその表面に安定なる熱酸化層が得られない場合に
は、化学気相法特に減圧堆積によって、あるいはスパッ
ター法等によって形成する。
【００３５】次に、該絶縁層１０２のごく表面（好まし
くは約１００ｎｍ以下 ）に酸化物の粘性流動を促進す
る不純物を添加する。酸化珪素に対してはほう素や燐が
好ましい。添加する方法は、加速された荷電粒子による
注入法、すなわちイオン注入法、あるいは、熱分解、気
相からの吸着、堆積を用いる。このようにして絶縁層表
面に粘性流動促進層１０３がその平坦性を損なわずに形
成される。
くは約１００ｎｍ以下 ）に酸化物の粘性流動を促進す
る不純物を添加する。酸化珪素に対してはほう素や燐が
好ましい。添加する方法は、加速された荷電粒子による
注入法、すなわちイオン注入法、あるいは、熱分解、気
相からの吸着、堆積を用いる。このようにして絶縁層表
面に粘性流動促進層１０３がその平坦性を損なわずに形
成される。
【００３６】もう一方の第２基体１１０を用意して、両
者の基体を注意深く洗浄し、乾燥させてのち接合させ、
粘性流動促進層１０３の粘性が低下する温度以上にし強
固に結合させる。もともと平坦性はきわめて良好ではあ
るが、原子面に匹敵するステップに起因するような、極
微少な空隙も本粘性流動促進介在層の粘性流動により消
滅する。
者の基体を注意深く洗浄し、乾燥させてのち接合させ、
粘性流動促進層１０３の粘性が低下する温度以上にし強
固に結合させる。もともと平坦性はきわめて良好ではあ
るが、原子面に匹敵するステップに起因するような、極
微少な空隙も本粘性流動促進介在層の粘性流動により消
滅する。
【００３７】（実施態様例２）図２に示す本発明の実施
態様は、第１及び第２基体２００、２１０の両者に絶縁
層２０２、２１２とその表面に粘性流動促進層２０３、
２１３を設けたものである。この場合さらに大きな表面
凹凸による空隙さえも消滅する効果がある。
態様は、第１及び第２基体２００、２１０の両者に絶縁
層２０２、２１２とその表面に粘性流動促進層２０３、
２１３を設けたものである。この場合さらに大きな表面
凹凸による空隙さえも消滅する効果がある。
【００３８】（実施態様例３）本発明の他の実施態様例
を図３及び図７を用いて説明する。
を図３及び図７を用いて説明する。
【００３９】図３（ａ）に示すように、単結晶シリコン
基体３００を陽極化成して多孔質シリコン３０１を形成
する。このとき多孔質化する領域は、基体の片側表面層
のみでも基体全体でもかまわない。片側表面層のみを多
孔質化する場合には、その領域は１０〜１００μｍの厚
みでよい。
基体３００を陽極化成して多孔質シリコン３０１を形成
する。このとき多孔質化する領域は、基体の片側表面層
のみでも基体全体でもかまわない。片側表面層のみを多
孔質化する場合には、その領域は１０〜１００μｍの厚
みでよい。
【００４０】多孔質シリコンの形成方法については、図
７を用いて説明する。まず基体としてＰ型の単結晶シリ
コン基体７００を用意する。Ｎ型でも不可能ではない
が、その場合は低抵抗の基体に限定される。基体７００
を図７（ａ）に示すような装置にセッティングする。即
ち基体の片側がフッ酸系の溶液７０４に接していて、溶
液側に負の電極７０６がとられており、逆側は正の金属
電極７０５に接している。図７（ｂ）に示すように、正
電極側７０５’も溶液７０４’を介して電位をとっても
かまわない。いずれにせよフッ酸系溶液に接している負
の電極側から多孔質化が起こる。
７を用いて説明する。まず基体としてＰ型の単結晶シリ
コン基体７００を用意する。Ｎ型でも不可能ではない
が、その場合は低抵抗の基体に限定される。基体７００
を図７（ａ）に示すような装置にセッティングする。即
ち基体の片側がフッ酸系の溶液７０４に接していて、溶
液側に負の電極７０６がとられており、逆側は正の金属
電極７０５に接している。図７（ｂ）に示すように、正
電極側７０５’も溶液７０４’を介して電位をとっても
かまわない。いずれにせよフッ酸系溶液に接している負
の電極側から多孔質化が起こる。
【００４１】フッ酸系溶液７０４としては、一般的には
濃フッ酸（４９％ＨＦ）を用いる。純水（Ｈ2Ｏ）で希
釈していくと、流す電流値にもよるが、ある濃度からエ
ッチングが起こってしまうので好ましくない。また陽極
化成中に基体７００の表面から気泡が発生するため、こ
の気泡を効率よく取り除く目的から、界面活性剤として
アルコールを加える場合がある。アルコールとしてメタ
ノール、エタノール、プロパノール、イソプロパノール
等が用いられる。また界面活性剤の代わりに攪はん器を
用いて、溶液を攪はんしながら陽極化成を行ってもよ
い。
濃フッ酸（４９％ＨＦ）を用いる。純水（Ｈ2Ｏ）で希
釈していくと、流す電流値にもよるが、ある濃度からエ
ッチングが起こってしまうので好ましくない。また陽極
化成中に基体７００の表面から気泡が発生するため、こ
の気泡を効率よく取り除く目的から、界面活性剤として
アルコールを加える場合がある。アルコールとしてメタ
ノール、エタノール、プロパノール、イソプロパノール
等が用いられる。また界面活性剤の代わりに攪はん器を
用いて、溶液を攪はんしながら陽極化成を行ってもよ
い。
【００４２】負電極７０６に関しては、フッ酸溶液に対
して侵食されないような材料、例えば金（Ａｕ）、白金
（Ｐｔ）等が用いられる。正側の電極７０５の材質は一
般に用いられる金属材料でかまわないが、陽極化成が基
体７００すべてになされた時点で、フッ酸系溶液７０４
が正電極７０５に達するので、正電極７０５の表面にも
耐フッ酸溶液性の金属膜をコーティングしておくとよ
い。
して侵食されないような材料、例えば金（Ａｕ）、白金
（Ｐｔ）等が用いられる。正側の電極７０５の材質は一
般に用いられる金属材料でかまわないが、陽極化成が基
体７００すべてになされた時点で、フッ酸系溶液７０４
が正電極７０５に達するので、正電極７０５の表面にも
耐フッ酸溶液性の金属膜をコーティングしておくとよ
い。
【００４３】陽極化成を行う電流値は最大数百ｍＡ／ｃ
ｍ2であり、最小値は零でなければよい。この値は多孔
質化したシリコンの表面に良質のエピタキシャル成長が
できる範囲内で決定される。通常電流値が大きいと陽極
化成の速度が増すと同時に、多孔質シリコン層の密度が
小さくなる。即ち孔の占める体積がおおきくなる。これ
によってエピタキシャル成長の条件が変わってくるので
ある。
ｍ2であり、最小値は零でなければよい。この値は多孔
質化したシリコンの表面に良質のエピタキシャル成長が
できる範囲内で決定される。通常電流値が大きいと陽極
化成の速度が増すと同時に、多孔質シリコン層の密度が
小さくなる。即ち孔の占める体積がおおきくなる。これ
によってエピタキシャル成長の条件が変わってくるので
ある。
【００４４】以上のようにして形成した多孔質シリコン
基体、もしくは多孔質層３０１上に、非多孔質の単結晶
シリコン層３０２をエピタキシャル成長する（図３
（ｂ））。エピタキシャル成長は一般的な熱ＣＶＤ、減
圧ＣＶＤ、プラズマＣＶＤ、分子線エピタキシー、スパ
ッタ法等で行われる。成長する膜厚はＳＯＩ層の設計値
と同じくすれば良い。
基体、もしくは多孔質層３０１上に、非多孔質の単結晶
シリコン層３０２をエピタキシャル成長する（図３
（ｂ））。エピタキシャル成長は一般的な熱ＣＶＤ、減
圧ＣＶＤ、プラズマＣＶＤ、分子線エピタキシー、スパ
ッタ法等で行われる。成長する膜厚はＳＯＩ層の設計値
と同じくすれば良い。
【００４５】上記成長したエピタキシャル層３０２の表
面を酸化しＳｉＯ2 層３０３を形成する（図３
（ｃ））。この酸化工程には２つの意味がある。１つは
出来上がったＳＯＩ基体にデバイスを形成する際に、活
性層であるエピタキシャル層３０２の下地絶縁物界面と
の界面準位密度を低下させる効果である。もう１つには
次の工程で、この上に形成する熱軟化性絶縁物（粘性流
動促進層）からの不純物拡散を抑える効果である。また
エピタキシャル層３０２への不純物の拡散を更に抑止す
る場合には、エピ酸化膜３０３上にシリコン窒化膜３０
３’を堆積するとより一層の効果が得られる。この際、
エピ酸化膜の厚みは上記２つの効果を得るために０．５
〜１．０μｍの厚さにするのが好ましいが、シリコン窒
化膜等の拡散防止膜と組み合わせて用いる場合には、も
う少々薄くてもかまわない。またシリコン窒化膜３０
３’の厚みは０．１〜０．５μｍ程度が好ましい。これ
は薄すぎると拡散防止効果が小さくなり、膜厚が厚すぎ
ると膜自体の内部応力のために膜に亀裂が生じてしまう
ためである。
面を酸化しＳｉＯ2 層３０３を形成する（図３
（ｃ））。この酸化工程には２つの意味がある。１つは
出来上がったＳＯＩ基体にデバイスを形成する際に、活
性層であるエピタキシャル層３０２の下地絶縁物界面と
の界面準位密度を低下させる効果である。もう１つには
次の工程で、この上に形成する熱軟化性絶縁物（粘性流
動促進層）からの不純物拡散を抑える効果である。また
エピタキシャル層３０２への不純物の拡散を更に抑止す
る場合には、エピ酸化膜３０３上にシリコン窒化膜３０
３’を堆積するとより一層の効果が得られる。この際、
エピ酸化膜の厚みは上記２つの効果を得るために０．５
〜１．０μｍの厚さにするのが好ましいが、シリコン窒
化膜等の拡散防止膜と組み合わせて用いる場合には、も
う少々薄くてもかまわない。またシリコン窒化膜３０
３’の厚みは０．１〜０．５μｍ程度が好ましい。これ
は薄すぎると拡散防止効果が小さくなり、膜厚が厚すぎ
ると膜自体の内部応力のために膜に亀裂が生じてしまう
ためである。
【００４６】酸化層３０３または窒化膜３０３’の表面
に熱軟化性絶縁物（粘性流動促進層）３０７を堆積する
（図３（ｄ））。堆積方法としては一般的にＳｉＨ4 、
Ｓｉ2Ｈ6、ＳｉＨ2Ｃｌ2等のＳｉソースガスを酸化分解
すると同時に、ＰＨ3 、Ｂ2Ｈ6等の不純物ガスを導入す
る熱ＣＶＤやプラズマＣＶＤなどによって得られる。こ
のようにして得られる熱軟化性絶縁物３０７は、リン
（Ｐ）またはボロン（Ｂ）もしくはこの両方を多量に含
んだＳｉＯ2 膜であり、これらはそれぞれＰＳＧ，ＢＳ
Ｇ，ＢＰＳＧと呼ばれる。ＳｉＯ2中の不純物、即ちリ
ンやボロン濃度が高いほどＳｉＯ2 膜の軟化開始温度が
低くなる。熱軟化性絶縁物３０７の膜厚は任意に決定す
ればよいが、通常のプロセスで容易に作成できる範囲と
して０．１〜１．０μｍ程度が好ましい。
に熱軟化性絶縁物（粘性流動促進層）３０７を堆積する
（図３（ｄ））。堆積方法としては一般的にＳｉＨ4 、
Ｓｉ2Ｈ6、ＳｉＨ2Ｃｌ2等のＳｉソースガスを酸化分解
すると同時に、ＰＨ3 、Ｂ2Ｈ6等の不純物ガスを導入す
る熱ＣＶＤやプラズマＣＶＤなどによって得られる。こ
のようにして得られる熱軟化性絶縁物３０７は、リン
（Ｐ）またはボロン（Ｂ）もしくはこの両方を多量に含
んだＳｉＯ2 膜であり、これらはそれぞれＰＳＧ，ＢＳ
Ｇ，ＢＰＳＧと呼ばれる。ＳｉＯ2中の不純物、即ちリ
ンやボロン濃度が高いほどＳｉＯ2 膜の軟化開始温度が
低くなる。熱軟化性絶縁物３０７の膜厚は任意に決定す
ればよいが、通常のプロセスで容易に作成できる範囲と
して０．１〜１．０μｍ程度が好ましい。
【００４７】またＣＶＤにて得られる絶縁膜の表面には
かなりの凹凸が存在する場合がある。基体の貼り合わせ
を行う際には基体表面の平坦性が重要であるので、この
凹凸を平坦化するために基体に熱処理を施すとよい。熱
処理の温度は堆積した熱軟化性絶縁物３０７の軟化点
（フロー温度）以上で行えばよい。
かなりの凹凸が存在する場合がある。基体の貼り合わせ
を行う際には基体表面の平坦性が重要であるので、この
凹凸を平坦化するために基体に熱処理を施すとよい。熱
処理の温度は堆積した熱軟化性絶縁物３０７の軟化点
（フロー温度）以上で行えばよい。
【００４８】以上の工程により第１の基体を作製する。
【００４９】次に、第１の基体と、別に用意された第２
の基体３１０を互いの鏡面で貼り合わせ、引き続き貼り
合った基体に熱処理を施す（図３（ｅ））。熱処理温度
は第１の基体に堆積した熱軟化性絶縁物のフロー温度以
上で行う。第２の基体３１０は全く任意であり、シリコ
ン基体、石英基体、その他のセラミックス基体等から選
択すればよい。
の基体３１０を互いの鏡面で貼り合わせ、引き続き貼り
合った基体に熱処理を施す（図３（ｅ））。熱処理温度
は第１の基体に堆積した熱軟化性絶縁物のフロー温度以
上で行う。第２の基体３１０は全く任意であり、シリコ
ン基体、石英基体、その他のセラミックス基体等から選
択すればよい。
【００５０】次に第１の基体側から、エピタキシャル成
長層３０２を残して多孔質部分３０１他を選択的に除去
する（図３（ｆ））。このとき除去される部分が全体に
わたって多孔質である場合には、貼り合わせた基体ごと
フッ酸系溶液中に浸しておけば、多孔質部分３０１は全
て選択的にエッチングされる。エッチングされる部分に
単結晶シリコン基体３００のままの領域を含む場合に
は、シリコン基体３００の領域のみを研磨して除去する
のが好ましい。そして多孔質部分３０１が露出した時点
で研磨を終了し、後はフッ酸系溶液中で選択エッチング
を行える。いづれの場合にせよ多孔質でない単結晶のエ
ピタキシャル成長部分３０２は殆どフッ酸と反応しない
ので薄膜として残る。また当然のことながら第２の基体
３１０がＳｉＯ2 を主成分とする場合にはフッ酸系溶液
に反応し易いので、予め貼り合わせ面と反対側の面にＣ
ＶＤ等でシリコン窒化膜や他のフッ酸と反応しにくい物
質を堆積しておくと良い。またはエッチング液に基体を
浸す前に多孔質部分３０１をある程度薄くしておけば、
多孔質の選択エッチングに要する時間が短くてすむの
で、第２の基体もあまり反応させることなしに済む。も
ちろん第２の基体がＳｉのようなフッ酸と反応しないも
のであれば問題ない。
長層３０２を残して多孔質部分３０１他を選択的に除去
する（図３（ｆ））。このとき除去される部分が全体に
わたって多孔質である場合には、貼り合わせた基体ごと
フッ酸系溶液中に浸しておけば、多孔質部分３０１は全
て選択的にエッチングされる。エッチングされる部分に
単結晶シリコン基体３００のままの領域を含む場合に
は、シリコン基体３００の領域のみを研磨して除去する
のが好ましい。そして多孔質部分３０１が露出した時点
で研磨を終了し、後はフッ酸系溶液中で選択エッチング
を行える。いづれの場合にせよ多孔質でない単結晶のエ
ピタキシャル成長部分３０２は殆どフッ酸と反応しない
ので薄膜として残る。また当然のことながら第２の基体
３１０がＳｉＯ2 を主成分とする場合にはフッ酸系溶液
に反応し易いので、予め貼り合わせ面と反対側の面にＣ
ＶＤ等でシリコン窒化膜や他のフッ酸と反応しにくい物
質を堆積しておくと良い。またはエッチング液に基体を
浸す前に多孔質部分３０１をある程度薄くしておけば、
多孔質の選択エッチングに要する時間が短くてすむの
で、第２の基体もあまり反応させることなしに済む。も
ちろん第２の基体がＳｉのようなフッ酸と反応しないも
のであれば問題ない。
【００５１】選択エッチングに用いるフッ酸系溶液とい
うのは、フッ酸のほかに過酸化水素水（Ｈ2Ｏ2）やアル
コール類を混合したものが用いられる。フッ酸と硝酸、
もしくはこれに酢酸を加えた混合溶液でも多孔質シリコ
ンの選択エッチングは可能だが、この場合残されるべき
エピタキシャルシリコン膜３０２も多少エッチングされ
るので、精密に時間等の制御をする必要がある。
うのは、フッ酸のほかに過酸化水素水（Ｈ2Ｏ2）やアル
コール類を混合したものが用いられる。フッ酸と硝酸、
もしくはこれに酢酸を加えた混合溶液でも多孔質シリコ
ンの選択エッチングは可能だが、この場合残されるべき
エピタキシャルシリコン膜３０２も多少エッチングされ
るので、精密に時間等の制御をする必要がある。
【００５２】以上の工程を経ることにより、第２の基体
３１０上に熱軟化性絶縁物３０７、シリコン酸化膜３０
３、エピタキシャルシリコン層３０２を順次備えたＳＯ
Ｉ基体が得られる。
３１０上に熱軟化性絶縁物３０７、シリコン酸化膜３０
３、エピタキシャルシリコン層３０２を順次備えたＳＯ
Ｉ基体が得られる。
【００５３】
【実施例】実施例を挙げて本発明をさらに詳細に説明す
るが、本発明がこれら実施例に限定されないことはいう
までもない。
るが、本発明がこれら実施例に限定されないことはいう
までもない。
【００５４】（実施例１）５インチＰ型（１００）単結
晶シリコン基体（０．１〜０．２Ωｃｍ）の表面に０．
５μｍの熱酸化膜を形成し、ほう素と燐を該熱酸化膜表
面にイオン注入によって表面より０．１μｍの表層に各
々１ｘ１０20ａｔｏｍ／ｃｍ3添加した粘性流動促進層
を形成した。この基体を塩酸／過酸化水素水／水の混合
液で洗浄し、乾燥させた後に同じ洗浄方法にて洗浄した
５インチの単結晶シリコン基体と室温で密着させた。そ
して貼り合わせた基体を１０００℃で２０分間、窒素中
にて熱処理を行った。本結合基体をＸ線トポグラフィで
観察したところ空隙は観察されず、引っ張り強度試験に
よると１０００ｋｇｆ／ｃｍ2以上の接合強度があっ
た。
晶シリコン基体（０．１〜０．２Ωｃｍ）の表面に０．
５μｍの熱酸化膜を形成し、ほう素と燐を該熱酸化膜表
面にイオン注入によって表面より０．１μｍの表層に各
々１ｘ１０20ａｔｏｍ／ｃｍ3添加した粘性流動促進層
を形成した。この基体を塩酸／過酸化水素水／水の混合
液で洗浄し、乾燥させた後に同じ洗浄方法にて洗浄した
５インチの単結晶シリコン基体と室温で密着させた。そ
して貼り合わせた基体を１０００℃で２０分間、窒素中
にて熱処理を行った。本結合基体をＸ線トポグラフィで
観察したところ空隙は観察されず、引っ張り強度試験に
よると１０００ｋｇｆ／ｃｍ2以上の接合強度があっ
た。
【００５５】また研削、研磨により、第１基体を１μｍ
の厚みまで薄層化し、光学顕微鏡で微少（１０μｍ以
下）な空隙をさがしたところ検出不能であった。
の厚みまで薄層化し、光学顕微鏡で微少（１０μｍ以
下）な空隙をさがしたところ検出不能であった。
【００５６】（実施例２）抵抗率０．０１Ω・ｃｍのＰ
型（１００）シリコン単結晶基体上に、エピタキシャル
層を１．５μｍ形成した。実施例１と同様に表面を０．
５μｍ酸化した後燐を１x１０21ａｔｏｍ／ｃｍ3、該熱
酸化層表面０．１μｍにイオン注入した。第２の基体と
して、熱酸化により１μｍの熱酸化膜を形成し、かつ表
面にほう素を１ｘ１０20ａｔｏｍ／ｃｍ3注入したシリ
コン基体を用意して、両基体を塩酸／過酸化水素水／水
の混合液で洗浄し、乾燥させた後に室温で密着させた。
そして貼り合わせた基体を１１００℃で６０分間、窒素
中にて熱処理を行った。
型（１００）シリコン単結晶基体上に、エピタキシャル
層を１．５μｍ形成した。実施例１と同様に表面を０．
５μｍ酸化した後燐を１x１０21ａｔｏｍ／ｃｍ3、該熱
酸化層表面０．１μｍにイオン注入した。第２の基体と
して、熱酸化により１μｍの熱酸化膜を形成し、かつ表
面にほう素を１ｘ１０20ａｔｏｍ／ｃｍ3注入したシリ
コン基体を用意して、両基体を塩酸／過酸化水素水／水
の混合液で洗浄し、乾燥させた後に室温で密着させた。
そして貼り合わせた基体を１１００℃で６０分間、窒素
中にて熱処理を行った。
【００５７】本結合基体をＸ線トポグラフィで観察した
ところ空隙は観察されず、引っ張り強度試験によると１
２００ｋｇｆ／ｃｍ2以上の接合強度があった。
ところ空隙は観察されず、引っ張り強度試験によると１
２００ｋｇｆ／ｃｍ2以上の接合強度があった。
【００５８】（実施例３）抵抗率０．０１Ω・ｃｍのＰ
型（１００）シリコン単結晶基体を上にエピタキシャル
層を１．５μｍの厚みに形成した。表面を０．５μｍ酸
化した後、ほう素、燐をそれぞれ１ｘ１０21ａｔｏｍ／
ｃｍ3、熱酸化層表面０．１μｍ にイオン注入した。第
２の基体として、表面０．１μｍにほう素、燐を１ｘ１
０20ａｔｏｍ／ｃｍ3注入した溶融石英基体を用意し
て、両基体を塩酸／過酸化水素水／水の混合液で洗浄
し、乾燥させた後に室温で密着させた。そして貼り合わ
せた基体を２００℃で６時間、窒素中にて熱処理を行っ
た。本結合基体をＸ線トポグラフィで観察したところ空
隙は観察されず、引っ張り強度試験によると５００ｋｇ
ｆ／ｃｍ2以上の接合強度があった。 （実施例４）図３及び図７を用いて本発明の第４実施例
の詳細を説明する。
型（１００）シリコン単結晶基体を上にエピタキシャル
層を１．５μｍの厚みに形成した。表面を０．５μｍ酸
化した後、ほう素、燐をそれぞれ１ｘ１０21ａｔｏｍ／
ｃｍ3、熱酸化層表面０．１μｍ にイオン注入した。第
２の基体として、表面０．１μｍにほう素、燐を１ｘ１
０20ａｔｏｍ／ｃｍ3注入した溶融石英基体を用意し
て、両基体を塩酸／過酸化水素水／水の混合液で洗浄
し、乾燥させた後に室温で密着させた。そして貼り合わ
せた基体を２００℃で６時間、窒素中にて熱処理を行っ
た。本結合基体をＸ線トポグラフィで観察したところ空
隙は観察されず、引っ張り強度試験によると５００ｋｇ
ｆ／ｃｍ2以上の接合強度があった。 （実施例４）図３及び図７を用いて本発明の第４実施例
の詳細を説明する。
【００５９】２００μｍの厚みを持った４インチＰ型
（１００）単結晶シリコン基体（０．１〜０．２Ωｃ
ｍ）を用意し、これを図７（ａ）に示すような装置にセ
ットして陽極化成を行ない、多孔質シリコン３０１を得
た（図３（ａ））。
（１００）単結晶シリコン基体（０．１〜０．２Ωｃ
ｍ）を用意し、これを図７（ａ）に示すような装置にセ
ットして陽極化成を行ない、多孔質シリコン３０１を得
た（図３（ａ））。
【００６０】この時の溶液７０４は４９％ＨＦ溶液を用
い、電流密度は１００ｍＡ／ｃｍ2であった。そしてこ
の時の多孔質化速度は８．４μｍ／ｍｉｎ．であり、２
００μｍの厚みを持ったＰ型（１００）シリコン基体は
２４分で全体が多孔質化された。
い、電流密度は１００ｍＡ／ｃｍ2であった。そしてこ
の時の多孔質化速度は８．４μｍ／ｍｉｎ．であり、２
００μｍの厚みを持ったＰ型（１００）シリコン基体は
２４分で全体が多孔質化された。
【００６１】該Ｐ型（１００）多孔質シリコン基体３０
１上にＣＶＤ法により、単結晶シリコン層３０２を１．
０μｍエピタキシャル成長した（図３（ｂ））。堆積条
件は以下のとおりである。
１上にＣＶＤ法により、単結晶シリコン層３０２を１．
０μｍエピタキシャル成長した（図３（ｂ））。堆積条
件は以下のとおりである。
【００６２】使用ガス： ＳｉＨ4 ／Ｈ2 ガス流量： ０．６２／１４０ （ｌ／ｍｉｎ） 温度： ７５０℃ 圧力： ８０Ｔｏｒｒ 成長速度： ０．１２μｍ／ｍｉｎ． エピタキシャル成長層３０２の表面を１０００℃の水蒸
気雰囲気中で酸化し、０．５μｍのＳｉＯ2 膜３０３を
得た（図３（ｃ））。
気雰囲気中で酸化し、０．５μｍのＳｉＯ2 膜３０３を
得た（図３（ｃ））。
【００６３】酸化膜３０３上に、ＳｉＨ4 、Ｏ2 、ＰＨ
3（Ｎ2希釈）、Ｂ2Ｈ6（Ｎ2希釈）の混合気体から、熱
ＣＶＤによりＢＰＳＧ膜３０７を０．７μｍの厚みに堆
積した（図３（ｄ））。さらにＢＰＳＧ膜表面の微細な
凹凸を平坦化するために、基体を酸素雰囲気中、１００
０℃で３０分間熱処理した。このようにして形成された
基体を第１の基体とした。
3（Ｎ2希釈）、Ｂ2Ｈ6（Ｎ2希釈）の混合気体から、熱
ＣＶＤによりＢＰＳＧ膜３０７を０．７μｍの厚みに堆
積した（図３（ｄ））。さらにＢＰＳＧ膜表面の微細な
凹凸を平坦化するために、基体を酸素雰囲気中、１００
０℃で３０分間熱処理した。このようにして形成された
基体を第１の基体とした。
【００６４】第２の基体として４インチのシリコン基体
３１０を用意し、第１の基体と共にＨＣｌ：Ｈ2Ｏ2：Ｈ
2Ｏ 溶液中で洗浄した。十分に水洗後第１、第２の基体
の鏡面同士を貼り合わせた。更にこの基体を窒素雰囲気
中、１１００℃で２時間の熱処理を行い、貼り合わせた
基体の界面の結合力を強めた（図３（ｅ））。
３１０を用意し、第１の基体と共にＨＣｌ：Ｈ2Ｏ2：Ｈ
2Ｏ 溶液中で洗浄した。十分に水洗後第１、第２の基体
の鏡面同士を貼り合わせた。更にこの基体を窒素雰囲気
中、１１００℃で２時間の熱処理を行い、貼り合わせた
基体の界面の結合力を強めた（図３（ｅ））。
【００６５】熱処理後に密着した基体を選択エッチング
溶液中に浸し、多孔質部分３０１のみを選択的にエッチ
ングした（図３（ｆ））。このときエッチング溶液の組
成と多孔質シリコンに対するエッチング速度は、 ＨＦ：Ｈ2Ｏ2：Ｃ2Ｈ5ＯＨ ＝ ５：２５：６ エッチング速度： １．６μｍ／ｍｉｎ． であった。従って２００μｍの多孔質部分は、約１２５
分間で全てエッチングされた。ちなみにこのときの単結
晶シリコン層３０２のエッチング速度は０．０００６μ
ｍ／ｈｏｕｒであり、殆どエッチングされずに残った。
溶液中に浸し、多孔質部分３０１のみを選択的にエッチ
ングした（図３（ｆ））。このときエッチング溶液の組
成と多孔質シリコンに対するエッチング速度は、 ＨＦ：Ｈ2Ｏ2：Ｃ2Ｈ5ＯＨ ＝ ５：２５：６ エッチング速度： １．６μｍ／ｍｉｎ． であった。従って２００μｍの多孔質部分は、約１２５
分間で全てエッチングされた。ちなみにこのときの単結
晶シリコン層３０２のエッチング速度は０．０００６μ
ｍ／ｈｏｕｒであり、殆どエッチングされずに残った。
【００６６】以上の工程により、シリコン基体３１０上
にＢＰＳＧ膜３０７、シリコン酸化膜３０３、エピタキ
シャル層３０２を順次備えたＳＯＩ基体を得た。
にＢＰＳＧ膜３０７、シリコン酸化膜３０３、エピタキ
シャル層３０２を順次備えたＳＯＩ基体を得た。
【００６７】（実施例５）図４を用いて本発明の第５実
施例の詳細を説明する。
施例の詳細を説明する。
【００６８】４００μｍの厚みを持った抵抗率０．０１
Ω・ｃｍのＰ型（１００）シリコン基体４００を用意
し、その全体を実施例４と同様にして多孔質４０１とし
た（図４（ａ））。
Ω・ｃｍのＰ型（１００）シリコン基体４００を用意
し、その全体を実施例４と同様にして多孔質４０１とし
た（図４（ａ））。
【００６９】得られた基体の一表面に実施例４と同様に
してエピタキシャル層４０２を０．５μｍの厚みに形成
した（図４（ｂ））。
してエピタキシャル層４０２を０．５μｍの厚みに形成
した（図４（ｂ））。
【００７０】エピタキシャル層４０２の表面に０．５μ
ｍの酸化膜４０３を成長した（図４（ｃ））。即ちこの
酸化によってエピタキシャル層４０２は、約０．２５μ
ｍの膜厚になったことになる。
ｍの酸化膜４０３を成長した（図４（ｃ））。即ちこの
酸化によってエピタキシャル層４０２は、約０．２５μ
ｍの膜厚になったことになる。
【００７１】上記方法にて作成した酸化膜４０３上に実
施例４と同様のＢＰＳＧ膜４０７を堆積した（図４
（ｄ））。またＢＰＳＧ膜表面の平坦化も実施例４と同
様に行い、これを第１の基体とした。
施例４と同様のＢＰＳＧ膜４０７を堆積した（図４
（ｄ））。またＢＰＳＧ膜表面の平坦化も実施例４と同
様に行い、これを第１の基体とした。
【００７２】第２の基体として４インチの溶融石英基体
４１０を用意し、洗浄後に第１、第２の基体の鏡面同士
を貼り合わせた。引き続き貼り合った基体を５００℃で
３０分間の熱処理を行った。熱処理後に石英基体４１０
側に、次の選択エッチング工程の保護膜として、プラズ
マＣＶＤでシリコン窒化膜４０８を０．３μｍ堆積し
た。窒化膜４０８の組成は、フッ酸に対するエッチング
耐性を高めるために、通常の比率よりもシリコンが多い
Ｓｉ：Ｎ＝３．７：４とした（図４（ｅ））。
４１０を用意し、洗浄後に第１、第２の基体の鏡面同士
を貼り合わせた。引き続き貼り合った基体を５００℃で
３０分間の熱処理を行った。熱処理後に石英基体４１０
側に、次の選択エッチング工程の保護膜として、プラズ
マＣＶＤでシリコン窒化膜４０８を０．３μｍ堆積し
た。窒化膜４０８の組成は、フッ酸に対するエッチング
耐性を高めるために、通常の比率よりもシリコンが多い
Ｓｉ：Ｎ＝３．７：４とした（図４（ｅ））。
【００７３】実施例４と同様なエッチング方法で、多孔
質シリコン部分４０１を選択的にエッチングした。この
とき保護膜であるシリコン窒化膜４０８は、多孔質シリ
コン４０１が全てエッチングされるのとほぼ同時に消失
し、石英基体４１０は数μｍエッチングされただけにと
どまった（図４（ｆ））。
質シリコン部分４０１を選択的にエッチングした。この
とき保護膜であるシリコン窒化膜４０８は、多孔質シリ
コン４０１が全てエッチングされるのとほぼ同時に消失
し、石英基体４１０は数μｍエッチングされただけにと
どまった（図４（ｆ））。
【００７４】最後に基体全体をＢＰＳＧのフロー温度以
上の１１００℃で１時間の熱処理を行い、貼り合わせ界
面の結合力を強めた。
上の１１００℃で１時間の熱処理を行い、貼り合わせ界
面の結合力を強めた。
【００７５】以上の工程により、石英基体４１０上にＢ
ＰＳＧ膜４０７、シリコン酸化膜４０３、エピタキシャ
ル層４０２を順次備えたＳＯＩ基体を得た。
ＰＳＧ膜４０７、シリコン酸化膜４０３、エピタキシャ
ル層４０２を順次備えたＳＯＩ基体を得た。
【００７６】（実施例６）図５を用いて本発明の第６実
施例の詳細を説明する。４００μｍの厚みを持った抵抗
率０．０１Ω・ｃｍのＰ型（１００）シリコン基体５０
０を用意し、その表面から２０μｍの厚みだけ多孔質層
５０１を形成した（図５（ａ））。
施例の詳細を説明する。４００μｍの厚みを持った抵抗
率０．０１Ω・ｃｍのＰ型（１００）シリコン基体５０
０を用意し、その表面から２０μｍの厚みだけ多孔質層
５０１を形成した（図５（ａ））。
【００７７】得られた基体の多孔質表面に実施例４と同
様にしてエピタキシャル層５０２を０．５μｍの厚みに
形成した（図５（ｂ））。
様にしてエピタキシャル層５０２を０．５μｍの厚みに
形成した（図５（ｂ））。
【００７８】エピタキシャル層５０２の表面に０．５μ
ｍの酸化膜５０３を成長した（図５（ｃ））。即ちこの
酸化によってエピタキシャル層５０２は、約０．２５μ
ｍの膜厚になったことになる。更に酸化膜５０２の表面
にシリコン窒化膜５０３’を０．２μｍの膜厚でＬＰＣ
ＶＤにより堆積した。
ｍの酸化膜５０３を成長した（図５（ｃ））。即ちこの
酸化によってエピタキシャル層５０２は、約０．２５μ
ｍの膜厚になったことになる。更に酸化膜５０２の表面
にシリコン窒化膜５０３’を０．２μｍの膜厚でＬＰＣ
ＶＤにより堆積した。
【００７９】シリコン窒化膜５０３’上にプラズマＣＶ
ＤによりＢＰＳＧ膜５０７を０．５μｍの厚みに堆積し
た（図５（ｄ））。ＢＰＳＧ表面の微細な凹凸は、実施
例４と同様にフローさせる方法で平坦化した。
ＤによりＢＰＳＧ膜５０７を０．５μｍの厚みに堆積し
た（図５（ｄ））。ＢＰＳＧ表面の微細な凹凸は、実施
例４と同様にフローさせる方法で平坦化した。
【００８０】第２の基体として４インチのシリコン基体
５１０を用意し、洗浄後に第１、第２の基体の鏡面同士
を貼り合わせた。引き続き貼り合せた基体を１１００℃
で２時間の熱処理を行った（図５（ｅ））。
５１０を用意し、洗浄後に第１、第２の基体の鏡面同士
を貼り合わせた。引き続き貼り合せた基体を１１００℃
で２時間の熱処理を行った（図５（ｅ））。
【００８１】機械的研磨によって第１の基体の単結晶シ
リコン基体部分５００を全て研磨し、多孔質部分５０１
を露出させた。そして実施例４と同様なエッチング方法
で、多孔質シリコン部分５０１を選択的にエッチングし
た。このときエッチングする多孔質シリコン５０１の厚
みは２０μｍ弱だったので、１０分間程度の時間で全て
エッチングされ、シリコン基体５１０上にＢＰＳＧ膜５
０７、シリコン窒化膜５０３’、シリコン酸化膜５０
３、エピタキシャル層５０２を順次備えたＳＯＩ基体を
得た（図５（ｆ））。
リコン基体部分５００を全て研磨し、多孔質部分５０１
を露出させた。そして実施例４と同様なエッチング方法
で、多孔質シリコン部分５０１を選択的にエッチングし
た。このときエッチングする多孔質シリコン５０１の厚
みは２０μｍ弱だったので、１０分間程度の時間で全て
エッチングされ、シリコン基体５１０上にＢＰＳＧ膜５
０７、シリコン窒化膜５０３’、シリコン酸化膜５０
３、エピタキシャル層５０２を順次備えたＳＯＩ基体を
得た（図５（ｆ））。
【００８２】（実施例７）図６を用いて本発明の第７実
施例の詳細を説明する。
施例の詳細を説明する。
【００８３】４００μｍの厚みを持った抵抗率０．０１
Ω・ｃｍのＰ型（１００）シリコン基体６００を用意
し、その表面から２０μｍの厚みだけ多孔質層６０１を
形成した（図６（ａ））。得られた基体の多孔質表面に
実施例４と同様にしてエピタキシャル層６０２を０．５
μｍの厚みに形成した（図６（ｂ））。
Ω・ｃｍのＰ型（１００）シリコン基体６００を用意
し、その表面から２０μｍの厚みだけ多孔質層６０１を
形成した（図６（ａ））。得られた基体の多孔質表面に
実施例４と同様にしてエピタキシャル層６０２を０．５
μｍの厚みに形成した（図６（ｂ））。
【００８４】エピタキシャル層６０２表面を１０００℃
の水蒸気中で酸化し、０．５μｍの厚みの酸化膜６０３
を得た。この結果エピタキシャル層のシリコン単結晶部
分６０２が０．２５μｍの膜厚になった（図６
（ｃ））。
の水蒸気中で酸化し、０．５μｍの厚みの酸化膜６０３
を得た。この結果エピタキシャル層のシリコン単結晶部
分６０２が０．２５μｍの膜厚になった（図６
（ｃ））。
【００８５】酸化膜６０３上にプラズマＣＶＤによって
ＢＰＳＧ膜６０７を０．２μｍの厚みに堆積し、更に熱
処理による表面のフローで平坦化を行った（図６
（ｄ））。第２の基体として４インチのシリコン基体６
１０を用意し、基体６１０表面にもＢＰＳＧ膜６０７’
をプラズマＣＶＤにより０．２μｍ堆積した。このＢＰ
ＳＧ膜６０７’も表面をフローすることにより平坦化し
た。そして第１と第２の基体の両ＢＰＳＧ面同士を貼り
合わせ、１１００℃で２時間の熱処理を行った（図６
（ｅ））。
ＢＰＳＧ膜６０７を０．２μｍの厚みに堆積し、更に熱
処理による表面のフローで平坦化を行った（図６
（ｄ））。第２の基体として４インチのシリコン基体６
１０を用意し、基体６１０表面にもＢＰＳＧ膜６０７’
をプラズマＣＶＤにより０．２μｍ堆積した。このＢＰ
ＳＧ膜６０７’も表面をフローすることにより平坦化し
た。そして第１と第２の基体の両ＢＰＳＧ面同士を貼り
合わせ、１１００℃で２時間の熱処理を行った（図６
（ｅ））。
【００８６】機械的研磨によって第１の基体の単結晶シ
リコン基体部分６００を全て研磨し、多孔質部分６０１
を露出させた。そして実施例４と同様なエッチング方法
で、多孔質シリコン部分６０１を選択的にエッチングし
た。このときエッチングする多孔質シリコン６０１の厚
みは２０μｍ弱だったので、１０分間程度の時間で全て
エッチングされ、シリコン基体６１０上にＢＰＳＧ膜６
０７、６０７’、シリコン酸化膜６０３、エピタキシャ
ル層６０２を順次備えたＳＯＩ基体を得た（図６
（ｆ））。
リコン基体部分６００を全て研磨し、多孔質部分６０１
を露出させた。そして実施例４と同様なエッチング方法
で、多孔質シリコン部分６０１を選択的にエッチングし
た。このときエッチングする多孔質シリコン６０１の厚
みは２０μｍ弱だったので、１０分間程度の時間で全て
エッチングされ、シリコン基体６１０上にＢＰＳＧ膜６
０７、６０７’、シリコン酸化膜６０３、エピタキシャ
ル層６０２を順次備えたＳＯＩ基体を得た（図６
（ｆ））。
【００８７】
【発明の効果】以上詳述したように、請求項１または２
の発明により、即ち界面近傍に粘性流動促進介在層を導
入することにより、空隙のない良好な接合界面をもった
貼り合わせ基体が達成され、種々の応用に供することが
可能となる。
の発明により、即ち界面近傍に粘性流動促進介在層を導
入することにより、空隙のない良好な接合界面をもった
貼り合わせ基体が達成され、種々の応用に供することが
可能となる。
【００８８】また、請求項６または７の発明により、即
ち多孔質シリコン上に単結晶のエピタキシャル成長層、
その酸化層、熱軟化性絶縁物層と順次形成し、これを第
２の任意基体と貼り合わせ、熱処理を行い、多孔質シリ
コンを選択的に除去する工程からなる貼り合わせＳＯＩ
基体の作製方法により、微細な凹凸に起因するボイド
（未接着部分）の発生を防ぎ、熱処理時に貼り合わせ界
面に発生する基体の応力を緩和して反りのないＳＯＩ基
体を提供することが可能となる。
ち多孔質シリコン上に単結晶のエピタキシャル成長層、
その酸化層、熱軟化性絶縁物層と順次形成し、これを第
２の任意基体と貼り合わせ、熱処理を行い、多孔質シリ
コンを選択的に除去する工程からなる貼り合わせＳＯＩ
基体の作製方法により、微細な凹凸に起因するボイド
（未接着部分）の発生を防ぎ、熱処理時に貼り合わせ界
面に発生する基体の応力を緩和して反りのないＳＯＩ基
体を提供することが可能となる。
【図１】本発明の半導体基体の作製工程を示す模式的断
面である。
面である。
【図２】本発明の半導体基体の他の作製工程を示す模式
的断面である。
的断面である。
【図３】本発明の第４実施例を示す模式的断面図であ
る。
る。
【図４】本発明の第５実施例を示す模式的断面図であ
る。
る。
【図５】本発明の第６実施例を示す模式的断面図であ
る。
る。
【図６】本発明の第７実施例を示す模式的断面図であ
る。
る。
【図７】シリコン基体を多孔質化するための装置を示す
概念図である。
概念図である。
１００、２００、３００、４００、５００、６００、７
００ 第１の基体（単結晶シリコン基体） １０１、２０１ 単結晶 １０２、２０２、２１２ 絶縁層 １０３、２０３、２１３ 粘性流動促進層 １１０、２１０、３１０、４１０、５１０、６１０ 第
２の基体（任意基体） ３０１、４０１、５０１、６０１ 多孔質化したシリコ
ン基体 ３０２、４０２、５０２、６０２ エピタキシャル成長
層 ３０３、４０３、５０３、６０３ エピタキシャル層の
酸化膜 ３０３’、５０３’ シリコン窒化膜 ３０７、４０７、５０７、６０７、６０７’ 粘性流動
促進層（熱軟化性絶縁物） ５０８ 保護膜 ７０４、７０４’ エッチング液 ７０５、７０５’ 正電極 ７０６、７０６’ 負電極
００ 第１の基体（単結晶シリコン基体） １０１、２０１ 単結晶 １０２、２０２、２１２ 絶縁層 １０３、２０３、２１３ 粘性流動促進層 １１０、２１０、３１０、４１０、５１０、６１０ 第
２の基体（任意基体） ３０１、４０１、５０１、６０１ 多孔質化したシリコ
ン基体 ３０２、４０２、５０２、６０２ エピタキシャル成長
層 ３０３、４０３、５０３、６０３ エピタキシャル層の
酸化膜 ３０３’、５０３’ シリコン窒化膜 ３０７、４０７、５０７、６０７、６０７’ 粘性流動
促進層（熱軟化性絶縁物） ５０８ 保護膜 ７０４、７０４’ エッチング液 ７０５、７０５’ 正電極 ７０６、７０６’ 負電極
Claims (12)
- 【請求項１】 基体表面に形成された絶縁層の表面にの
み、ほう素または燐の内少なくとも１種を付与した第１
の基体を、第２の基体に接触させた後、加熱処理するこ
とにより、合体せしめることを特徴とする半導体基体の
作製方法。 - 【請求項２】 基体表面に形成された絶縁層の表面にの
み、ほう素または燐の内少なくとも１種を付与した第１
及び第２の基体を前記絶縁層同士を接触させた後、加熱
処理することにより、合体せしめることを特徴とする半
導体基体の作製方法。 - 【請求項３】 前記ほう素または燐は、加速された荷電
粒子として前記絶縁層の表面に付与されることを特徴と
する請求項１または２に記載の半導体基体の作製方法。 - 【請求項４】 前記ほう素または燐は、気相からの吸着
粒子として前記絶縁層の表面に付与されることを特徴と
する請求項１または２に記載の半導体基体の作製方法。 - 【請求項５】 前記第１及び第２の基体は、単元素半導
体、化合物半導体またはガラスであることを特徴とする
請求項１〜４のいずれか１項に記載の半導体基体の製造
方法。 - 【請求項６】 第１の基体たるシリコン単結晶基体の全
体を陽極化成により多孔質化する工程と、該多孔質化し
た一表面上にシリコン単結晶薄膜をエピタキシャル成長
する工程と、該シリコン単結晶薄膜の表面を酸化する工
程と、該酸化した面に熱処理によって軟化現象を生ずる
絶縁物層を形成する工程と、該第１の基体の前記絶縁物
層を、任意の第２の基体と密着させる工程と、密着した
前記第１及び第２の基体に熱処理を施した後、前記多孔
質化した部分を選択的にエッチングする工程とを少なく
とも有することを特徴とする半導体基体の作製方法。 - 【請求項７】 第１の基体たるシリコン単結晶基体の片
方の面の表層を陽極化成により多孔質化する工程と、該
多孔質化した表面上にシリコン単結晶薄膜をエピタキシ
ャル成長する工程と、該シリコン単結晶薄膜の表面を酸
化する工程と、該酸化した面に熱処理によって軟化現象
を生ずる絶縁物層を形成する工程と、該第１の基体の前
記絶縁物層を、任意の第２の基体と密着させる工程と、
密着した前記代１及び第２の基体に熱処理を施した後、
前記第１の基体の多孔質化されていない単結晶基体部分
を除去した後、多孔質シリコン部分を選択的にエッチン
グする工程とを少なくとも有することを特徴とする半導
体基体の作製方法。 - 【請求項８】 前記第１の基体と前記第２の基体を密着
する前に、前記第１の基体に予め熱処理を施し、前記第
１の基体の表面に形成されている前記絶縁物層を一担軟
化させることにより表面平坦性を高めておくことを特徴
とする請求項６または７に記載の半導体基体の作製方
法。 - 【請求項９】 前記第１の基体における熱処理によって
軟化現象を生ずる前記絶縁物層は、不純物を高濃度に含
むＳｉＯ2 或いは不純物を高濃度に含むＳｉＯ2 とＳｉ
x Ｎy（ｘ，ｙ≠０）の二層構造であることを特徴とす
る請求項６〜８のいずれか１項に記載の半導体基体の作
製方法。 - 【請求項１０】 前記不純物は、ほう素または隣である
ことを特徴とする請求項９記載の半導体基体の作製方
法。 - 【請求項１１】 前記多孔質シリコン部の選択エッチン
グは、フッ酸及び過酸化水素水を含む混合エッチング液
もしくは該エッチング液にアルコールを加えた混合エッ
チング液により行うことを特徴とする請求項６〜１０の
いずれか１項に記載の半導体基体の作製方法。 - 【請求項１２】 請求項１〜１１のいずれか１項に記載
の半導体基体の作製方法により作製された半導体基体。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04630092A JP3237888B2 (ja) | 1992-01-31 | 1992-01-31 | 半導体基体及びその作製方法 |
| US08/010,296 US5453394A (en) | 1992-01-31 | 1993-01-28 | Process for preparing semiconductor substrate by bringing first and second substrates in contact |
| DE69332511T DE69332511T2 (de) | 1992-01-31 | 1993-01-29 | Verfahren zur Herstellung eines Halbleitersubstrats |
| EP93101421A EP0553860B1 (en) | 1992-01-31 | 1993-01-29 | Process for preparing a semiconductor substrate |
| US08/444,015 US5670411A (en) | 1992-01-31 | 1995-05-18 | Process of making semiconductor-on-insulator substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04630092A JP3237888B2 (ja) | 1992-01-31 | 1992-01-31 | 半導体基体及びその作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05217826A true JPH05217826A (ja) | 1993-08-27 |
| JP3237888B2 JP3237888B2 (ja) | 2001-12-10 |
Family
ID=12743358
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04630092A Expired - Fee Related JP3237888B2 (ja) | 1992-01-31 | 1992-01-31 | 半導体基体及びその作製方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US5453394A (ja) |
| EP (1) | EP0553860B1 (ja) |
| JP (1) | JP3237888B2 (ja) |
| DE (1) | DE69332511T2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5773352A (en) * | 1994-03-24 | 1998-06-30 | Nec Corporation | Fabrication process of bonded total dielectric isolation substrate |
| JP2007329470A (ja) * | 2006-05-18 | 2007-12-20 | Soi Tec Silicon On Insulator Technologies | 半導体オンインシュレータ型ウエハを製造する方法及び半導体オンインシュレータウエハ |
| WO2008117509A1 (ja) * | 2007-03-26 | 2008-10-02 | Shin-Etsu Handotai Co., Ltd. | Ｓｏｉウエーハの製造方法 |
| JP2009099900A (ja) * | 2007-10-19 | 2009-05-07 | Semiconductor Energy Lab Co Ltd | 半導体基板及び半導体基板の製造方法 |
| JP2021061413A (ja) * | 2016-03-07 | 2021-04-15 | グローバルウェーハズ カンパニー リミテッドＧｌｏｂａｌＷａｆｅｒｓ Ｃｏ．，Ｌｔｄ． | 低温流動性酸化物層を含む半導体オンインシュレータ構造およびその製造方法 |
Families Citing this family (305)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6121112A (en) * | 1905-08-29 | 2000-09-19 | Canon Kabushiki Kaisha | Fabrication method for semiconductor substrate |
| JPH0799295A (ja) * | 1993-06-07 | 1995-04-11 | Canon Inc | 半導体基体の作成方法及び半導体基体 |
| US6004865A (en) * | 1993-09-06 | 1999-12-21 | Hitachi, Ltd. | Method of fabricating multi-layered structure having single crystalline semiconductor film formed on insulator |
| JPH1027893A (ja) * | 1993-10-29 | 1998-01-27 | Amer Fib Inc | 電荷シンク又は電位ウェルとして設けられた絶縁層の下の基板内に電気的に結合され別に形成されたドープされた領域を有するｓｏｉウエーハ上に設けられた集積回路（ｉｃ）装置 |
| JP3293736B2 (ja) | 1996-02-28 | 2002-06-17 | キヤノン株式会社 | 半導体基板の作製方法および貼り合わせ基体 |
| US20030087503A1 (en) * | 1994-03-10 | 2003-05-08 | Canon Kabushiki Kaisha | Process for production of semiconductor substrate |
| US7148119B1 (en) | 1994-03-10 | 2006-12-12 | Canon Kabushiki Kaisha | Process for production of semiconductor substrate |
| JP3257580B2 (ja) * | 1994-03-10 | 2002-02-18 | キヤノン株式会社 | 半導体基板の作製方法 |
| JP3542376B2 (ja) * | 1994-04-08 | 2004-07-14 | キヤノン株式会社 | 半導体基板の製造方法 |
| US6008110A (en) * | 1994-07-21 | 1999-12-28 | Kabushiki Kaisha Toshiba | Semiconductor substrate and method of manufacturing same |
| DE4427515C1 (de) * | 1994-08-03 | 1995-08-24 | Siemens Ag | Verfahren zur Herstellung einer dreidimensionalen Schaltungsanordnung |
| EP0742598B1 (en) * | 1995-05-08 | 2000-08-02 | Matsushita Electric Industrial Co., Ltd. | Method of manufacturing a composite substrate and a piezoelectric device using the substrate |
| EP0755068B1 (en) * | 1995-07-21 | 2003-06-04 | Canon Kabushiki Kaisha | Semiconductor substrate and process for production thereof |
| JP3250721B2 (ja) * | 1995-12-12 | 2002-01-28 | キヤノン株式会社 | Ｓｏｉ基板の製造方法 |
| KR970052024A (ko) * | 1995-12-30 | 1997-07-29 | 김주용 | 에스 오 아이 기판 제조방법 |
| JP3378135B2 (ja) * | 1996-02-02 | 2003-02-17 | 三菱電機株式会社 | 半導体装置とその製造方法 |
| JPH09331049A (ja) * | 1996-04-08 | 1997-12-22 | Canon Inc | 貼り合わせｓｏｉ基板の作製方法及びｓｏｉ基板 |
| US8058142B2 (en) * | 1996-11-04 | 2011-11-15 | Besang Inc. | Bonded semiconductor structure and method of making the same |
| CA2225131C (en) | 1996-12-18 | 2002-01-01 | Canon Kabushiki Kaisha | Process for producing semiconductor article |
| KR100234541B1 (ko) * | 1997-03-07 | 1999-12-15 | 윤종용 | 반도체장치 제조용 웨이퍼의 세정을 위한 세정조성물 및 그를 이용한 세정방법 |
| JP3492142B2 (ja) * | 1997-03-27 | 2004-02-03 | キヤノン株式会社 | 半導体基材の製造方法 |
| FR2766620B1 (fr) * | 1997-07-22 | 2000-12-01 | Commissariat Energie Atomique | Realisation de microstructures ou de nanostructures sur un support |
| JPH1197377A (ja) * | 1997-09-24 | 1999-04-09 | Nec Corp | Ｓｏｉ基板の製造方法 |
| US6306729B1 (en) * | 1997-12-26 | 2001-10-23 | Canon Kabushiki Kaisha | Semiconductor article and method of manufacturing the same |
| JP3501642B2 (ja) * | 1997-12-26 | 2004-03-02 | キヤノン株式会社 | 基板処理方法 |
| JP3218564B2 (ja) * | 1998-01-14 | 2001-10-15 | キヤノン株式会社 | 多孔質領域の除去方法及び半導体基体の製造方法 |
| DE19803013B4 (de) * | 1998-01-27 | 2005-02-03 | Robert Bosch Gmbh | Verfahren zum Ablösen einer Epitaxieschicht oder eines Schichtsystems und nachfolgendem Aufbringen auf einen alternativen Träger |
| JP2000012864A (ja) * | 1998-06-22 | 2000-01-14 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| US6423614B1 (en) * | 1998-06-30 | 2002-07-23 | Intel Corporation | Method of delaminating a thin film using non-thermal techniques |
| TW444266B (en) | 1998-07-23 | 2001-07-01 | Canon Kk | Semiconductor substrate and method of producing same |
| FR2781928B1 (fr) | 1998-07-28 | 2000-12-08 | Opsis | Dispositif comprenant une puce semi-conductrice a substrat originel isolant et transparent |
| CN1249531A (zh) * | 1998-09-04 | 2000-04-05 | 佳能株式会社 | 半导体衬底的制造工艺 |
| JP4476390B2 (ja) * | 1998-09-04 | 2010-06-09 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2000156544A (ja) * | 1998-09-17 | 2000-06-06 | Matsushita Electric Ind Co Ltd | 窒化物半導体素子の製造方法 |
| JP2000124092A (ja) * | 1998-10-16 | 2000-04-28 | Shin Etsu Handotai Co Ltd | 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ |
| US20040229443A1 (en) * | 1998-12-31 | 2004-11-18 | Bower Robert W. | Structures, materials and methods for fabrication of nanostructures by transposed split of ion cut materials |
| US6534381B2 (en) * | 1999-01-08 | 2003-03-18 | Silicon Genesis Corporation | Method for fabricating multi-layered substrates |
| JP4313874B2 (ja) * | 1999-02-02 | 2009-08-12 | キヤノン株式会社 | 基板の製造方法 |
| US6277765B1 (en) * | 1999-08-17 | 2001-08-21 | Intel Corporation | Low-K Dielectric layer and method of making same |
| US6350623B1 (en) * | 1999-10-29 | 2002-02-26 | California Institute Of Technology | Method of forming intermediate structures in porous substrates in which electrical and optical microdevices are fabricated and intermediate structures formed by the same |
| US7232742B1 (en) * | 1999-11-26 | 2007-06-19 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device that includes forming a material with a high tensile stress in contact with a semiconductor film to getter impurities from the semiconductor film |
| GB9929521D0 (en) * | 1999-12-15 | 2000-02-09 | Secr Defence | Bonded products and methods of fabrication therefor |
| JP3975634B2 (ja) * | 2000-01-25 | 2007-09-12 | 信越半導体株式会社 | 半導体ウェハの製作法 |
| US6287891B1 (en) * | 2000-04-05 | 2001-09-11 | Hrl Laboratories, Llc | Method for transferring semiconductor device layers to different substrates |
| US6563133B1 (en) * | 2000-08-09 | 2003-05-13 | Ziptronix, Inc. | Method of epitaxial-like wafer bonding at low temperature and bonded structure |
| US6699770B2 (en) * | 2001-03-01 | 2004-03-02 | John Tarje Torvik | Method of making a hybride substrate having a thin silicon carbide membrane layer |
| DE10124030A1 (de) * | 2001-05-16 | 2002-11-21 | Atmel Germany Gmbh | Verfahren zur Herstellung eines Silizium-Wafers |
| DE10124038A1 (de) | 2001-05-16 | 2002-11-21 | Atmel Germany Gmbh | Verfahren zur Herstellung vergrabener Bereiche |
| DE10124032B4 (de) * | 2001-05-16 | 2011-02-17 | Telefunken Semiconductors Gmbh & Co. Kg | Verfahren zur Herstellung von Bauelementen auf einem SOI-Wafer |
| KR100944886B1 (ko) * | 2001-10-30 | 2010-03-03 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치의 제조 방법 |
| CN100403543C (zh) * | 2001-12-04 | 2008-07-16 | 信越半导体株式会社 | 贴合晶片及贴合晶片的制造方法 |
| DE10161202C1 (de) * | 2001-12-13 | 2003-05-08 | Bosch Gmbh Robert | Verfahren zur Reduktion der Dicke eines Silizium-Substrates |
| US20030134486A1 (en) * | 2002-01-16 | 2003-07-17 | Zhongze Wang | Semiconductor-on-insulator comprising integrated circuitry |
| TWI226139B (en) | 2002-01-31 | 2005-01-01 | Osram Opto Semiconductors Gmbh | Method to manufacture a semiconductor-component |
| US20070128742A1 (en) * | 2002-05-22 | 2007-06-07 | Jung-Il Lee | Method of forming silicon-on-insulator (soi) semiconductor substrate and soi semiconductor substrate formed thereby |
| KR100476901B1 (ko) * | 2002-05-22 | 2005-03-17 | 삼성전자주식회사 | 소이 반도체기판의 형성방법 |
| WO2003103057A1 (en) * | 2002-05-31 | 2003-12-11 | Advanced Micro Devices, Inc. | Diffusion barrier layer in semiconductor substrates to reduce copper contamination from the back side |
| TWI272641B (en) * | 2002-07-16 | 2007-02-01 | Semiconductor Energy Lab | Method of manufacturing a semiconductor device |
| EP1396883A3 (en) * | 2002-09-04 | 2005-11-30 | Canon Kabushiki Kaisha | Substrate and manufacturing method therefor |
| JP2004134672A (ja) * | 2002-10-11 | 2004-04-30 | Sony Corp | 超薄型半導体装置の製造方法および製造装置、並びに超薄型の裏面照射型固体撮像装置の製造方法および製造装置 |
| KR100481181B1 (ko) * | 2002-11-08 | 2005-04-07 | 삼성전자주식회사 | 반도체소자의 다공성 물질막을 형성하는 방법 |
| WO2004068567A1 (de) * | 2003-01-31 | 2004-08-12 | Osram Opto Semiconductors Gmbh | Dünnfilmhalbleiterbauelement und verfahren zu dessen herstellung |
| KR101247727B1 (ko) | 2003-01-31 | 2013-03-26 | 오스람 옵토 세미컨덕터스 게엠베하 | 반도체 소자 제조 방법 |
| US7018909B2 (en) * | 2003-02-28 | 2006-03-28 | S.O.I.Tec Silicon On Insulator Technologies S.A. | Forming structures that include a relaxed or pseudo-relaxed layer on a substrate |
| US7256104B2 (en) * | 2003-05-21 | 2007-08-14 | Canon Kabushiki Kaisha | Substrate manufacturing method and substrate processing apparatus |
| US7091108B2 (en) * | 2003-09-11 | 2006-08-15 | Intel Corporation | Methods and apparatuses for manufacturing ultra thin device layers for integrated circuit devices |
| FR2860341B1 (fr) * | 2003-09-26 | 2005-12-30 | Soitec Silicon On Insulator | Procede de fabrication de structure multicouche a pertes diminuees |
| US20070032040A1 (en) * | 2003-09-26 | 2007-02-08 | Dimitri Lederer | Method of manufacturing a multilayer semiconductor structure with reduced ohmic losses |
| US7244659B2 (en) * | 2005-03-10 | 2007-07-17 | Micron Technology, Inc. | Integrated circuits and methods of forming a field effect transistor |
| US7358164B2 (en) * | 2005-06-16 | 2008-04-15 | International Business Machines Corporation | Crystal imprinting methods for fabricating substrates with thin active silicon layers |
| US7473985B2 (en) * | 2005-06-16 | 2009-01-06 | International Business Machines Corporation | Hybrid oriented substrates and crystal imprinting methods for forming such hybrid oriented substrates |
| US7767541B2 (en) * | 2005-10-26 | 2010-08-03 | International Business Machines Corporation | Methods for forming germanium-on-insulator semiconductor structures using a porous layer and semiconductor structures formed by these methods |
| US7598153B2 (en) * | 2006-03-31 | 2009-10-06 | Silicon Genesis Corporation | Method and structure for fabricating bonded substrate structures using thermal processing to remove oxygen species |
| DE102006028921A1 (de) * | 2006-06-23 | 2007-12-27 | Robert Bosch Gmbh | Verfahren zur Herstellung eines Siliziumsubstrats mit veränderten Oberflächeneigenschaften sowie ein derartiges Siliziumsubstrat |
| US7609932B1 (en) * | 2006-07-06 | 2009-10-27 | Hewlett-Packard Development Company, L.P. | Slot waveguide structure |
| US7557002B2 (en) * | 2006-08-18 | 2009-07-07 | Micron Technology, Inc. | Methods of forming transistor devices |
| US7989322B2 (en) * | 2007-02-07 | 2011-08-02 | Micron Technology, Inc. | Methods of forming transistors |
| JP5220335B2 (ja) * | 2007-04-11 | 2013-06-26 | 信越化学工業株式会社 | Ｓｏｉ基板の製造方法 |
| KR101447048B1 (ko) * | 2007-04-20 | 2014-10-06 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Ｓｏｉ 기판 및 반도체장치의 제조방법 |
| KR101443580B1 (ko) * | 2007-05-11 | 2014-10-30 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Soi구조를 갖는 기판 |
| JP5367330B2 (ja) * | 2007-09-14 | 2013-12-11 | 株式会社半導体エネルギー研究所 | Ｓｏｉ基板の作製方法及び半導体装置の作製方法 |
| US8236668B2 (en) * | 2007-10-10 | 2012-08-07 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
| JP5464843B2 (ja) * | 2007-12-03 | 2014-04-09 | 株式会社半導体エネルギー研究所 | Ｓｏｉ基板の作製方法 |
| TWI457984B (zh) * | 2008-08-06 | 2014-10-21 | Soitec Silicon On Insulator | 應變層的鬆弛方法 |
| EP2151856A1 (en) * | 2008-08-06 | 2010-02-10 | S.O.I. TEC Silicon | Relaxation of strained layers |
| EP2151852B1 (en) | 2008-08-06 | 2020-01-15 | Soitec | Relaxation and transfer of strained layers |
| EP2159836B1 (en) | 2008-08-25 | 2017-05-31 | Soitec | Stiffening layers for the relaxation of strained layers |
| US9509313B2 (en) | 2009-04-14 | 2016-11-29 | Monolithic 3D Inc. | 3D semiconductor device |
| US8669778B1 (en) | 2009-04-14 | 2014-03-11 | Monolithic 3D Inc. | Method for design and manufacturing of a 3D semiconductor device |
| US8395191B2 (en) | 2009-10-12 | 2013-03-12 | Monolithic 3D Inc. | Semiconductor device and structure |
| US8405420B2 (en) | 2009-04-14 | 2013-03-26 | Monolithic 3D Inc. | System comprising a semiconductor device and structure |
| US7986042B2 (en) | 2009-04-14 | 2011-07-26 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
| US9711407B2 (en) | 2009-04-14 | 2017-07-18 | Monolithic 3D Inc. | Method of manufacturing a three dimensional integrated circuit by transfer of a mono-crystalline layer |
| US8362482B2 (en) | 2009-04-14 | 2013-01-29 | Monolithic 3D Inc. | Semiconductor device and structure |
| US8427200B2 (en) | 2009-04-14 | 2013-04-23 | Monolithic 3D Inc. | 3D semiconductor device |
| US9577642B2 (en) | 2009-04-14 | 2017-02-21 | Monolithic 3D Inc. | Method to form a 3D semiconductor device |
| US8754533B2 (en) | 2009-04-14 | 2014-06-17 | Monolithic 3D Inc. | Monolithic three-dimensional semiconductor device and structure |
| US8058137B1 (en) | 2009-04-14 | 2011-11-15 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
| US8373439B2 (en) | 2009-04-14 | 2013-02-12 | Monolithic 3D Inc. | 3D semiconductor device |
| US8384426B2 (en) | 2009-04-14 | 2013-02-26 | Monolithic 3D Inc. | Semiconductor device and structure |
| US8362800B2 (en) | 2010-10-13 | 2013-01-29 | Monolithic 3D Inc. | 3D semiconductor device including field repairable logics |
| US8378715B2 (en) | 2009-04-14 | 2013-02-19 | Monolithic 3D Inc. | Method to construct systems |
| US8294159B2 (en) | 2009-10-12 | 2012-10-23 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
| US10157909B2 (en) | 2009-10-12 | 2018-12-18 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US8742476B1 (en) | 2012-11-27 | 2014-06-03 | Monolithic 3D Inc. | Semiconductor device and structure |
| US11984445B2 (en) | 2009-10-12 | 2024-05-14 | Monolithic 3D Inc. | 3D semiconductor devices and structures with metal layers |
| US10043781B2 (en) | 2009-10-12 | 2018-08-07 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US10910364B2 (en) | 2009-10-12 | 2021-02-02 | Monolitaic 3D Inc. | 3D semiconductor device |
| US8476145B2 (en) | 2010-10-13 | 2013-07-02 | Monolithic 3D Inc. | Method of fabricating a semiconductor device and structure |
| US9099424B1 (en) | 2012-08-10 | 2015-08-04 | Monolithic 3D Inc. | Semiconductor system, device and structure with heat removal |
| US8581349B1 (en) | 2011-05-02 | 2013-11-12 | Monolithic 3D Inc. | 3D memory semiconductor device and structure |
| US10354995B2 (en) | 2009-10-12 | 2019-07-16 | Monolithic 3D Inc. | Semiconductor memory device and structure |
| US8450804B2 (en) | 2011-03-06 | 2013-05-28 | Monolithic 3D Inc. | Semiconductor device and structure for heat removal |
| US11018133B2 (en) | 2009-10-12 | 2021-05-25 | Monolithic 3D Inc. | 3D integrated circuit |
| US10366970B2 (en) | 2009-10-12 | 2019-07-30 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11374118B2 (en) | 2009-10-12 | 2022-06-28 | Monolithic 3D Inc. | Method to form a 3D integrated circuit |
| US12027518B1 (en) | 2009-10-12 | 2024-07-02 | Monolithic 3D Inc. | 3D semiconductor devices and structures with metal layers |
| US10388863B2 (en) | 2009-10-12 | 2019-08-20 | Monolithic 3D Inc. | 3D memory device and structure |
| US8536023B2 (en) | 2010-11-22 | 2013-09-17 | Monolithic 3D Inc. | Method of manufacturing a semiconductor device and structure |
| US20110180896A1 (en) * | 2010-01-25 | 2011-07-28 | International Business Machines Corporation | Method of producing bonded wafer structure with buried oxide/nitride layers |
| JP5926887B2 (ja) * | 2010-02-03 | 2016-05-25 | 株式会社半導体エネルギー研究所 | Ｓｏｉ基板の作製方法 |
| US8492886B2 (en) | 2010-02-16 | 2013-07-23 | Monolithic 3D Inc | 3D integrated circuit with logic |
| US8373230B1 (en) | 2010-10-13 | 2013-02-12 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
| US9099526B2 (en) | 2010-02-16 | 2015-08-04 | Monolithic 3D Inc. | Integrated circuit device and structure |
| US8541819B1 (en) | 2010-12-09 | 2013-09-24 | Monolithic 3D Inc. | Semiconductor device and structure |
| US8026521B1 (en) | 2010-10-11 | 2011-09-27 | Monolithic 3D Inc. | Semiconductor device and structure |
| US8461035B1 (en) | 2010-09-30 | 2013-06-11 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
| US8642416B2 (en) | 2010-07-30 | 2014-02-04 | Monolithic 3D Inc. | Method of forming three dimensional integrated circuit devices using layer transfer technique |
| US9219005B2 (en) | 2011-06-28 | 2015-12-22 | Monolithic 3D Inc. | Semiconductor system and device |
| US10217667B2 (en) | 2011-06-28 | 2019-02-26 | Monolithic 3D Inc. | 3D semiconductor device, fabrication method and system |
| US9953925B2 (en) | 2011-06-28 | 2018-04-24 | Monolithic 3D Inc. | Semiconductor system and device |
| US8901613B2 (en) | 2011-03-06 | 2014-12-02 | Monolithic 3D Inc. | Semiconductor device and structure for heat removal |
| US8163581B1 (en) | 2010-10-13 | 2012-04-24 | Monolith IC 3D | Semiconductor and optoelectronic devices |
| US11482440B2 (en) | 2010-12-16 | 2022-10-25 | Monolithic 3D Inc. | 3D semiconductor device and structure with a built-in test circuit for repairing faulty circuits |
| US8273610B2 (en) | 2010-11-18 | 2012-09-25 | Monolithic 3D Inc. | Method of constructing a semiconductor device and structure |
| US10497713B2 (en) | 2010-11-18 | 2019-12-03 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
| US11158674B2 (en) | 2010-10-11 | 2021-10-26 | Monolithic 3D Inc. | Method to produce a 3D semiconductor device and structure |
| US8114757B1 (en) | 2010-10-11 | 2012-02-14 | Monolithic 3D Inc. | Semiconductor device and structure |
| US11018191B1 (en) | 2010-10-11 | 2021-05-25 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11257867B1 (en) | 2010-10-11 | 2022-02-22 | Monolithic 3D Inc. | 3D semiconductor device and structure with oxide bonds |
| US10290682B2 (en) | 2010-10-11 | 2019-05-14 | Monolithic 3D Inc. | 3D IC semiconductor device and structure with stacked memory |
| US11469271B2 (en) | 2010-10-11 | 2022-10-11 | Monolithic 3D Inc. | Method to produce 3D semiconductor devices and structures with memory |
| US11315980B1 (en) | 2010-10-11 | 2022-04-26 | Monolithic 3D Inc. | 3D semiconductor device and structure with transistors |
| US10896931B1 (en) | 2010-10-11 | 2021-01-19 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11024673B1 (en) | 2010-10-11 | 2021-06-01 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11600667B1 (en) | 2010-10-11 | 2023-03-07 | Monolithic 3D Inc. | Method to produce 3D semiconductor devices and structures with memory |
| US11227897B2 (en) | 2010-10-11 | 2022-01-18 | Monolithic 3D Inc. | Method for producing a 3D semiconductor memory device and structure |
| US11163112B2 (en) | 2010-10-13 | 2021-11-02 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with electromagnetic modulators |
| US11437368B2 (en) | 2010-10-13 | 2022-09-06 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with oxide bonding |
| US12094892B2 (en) | 2010-10-13 | 2024-09-17 | Monolithic 3D Inc. | 3D micro display device and structure |
| US10679977B2 (en) | 2010-10-13 | 2020-06-09 | Monolithic 3D Inc. | 3D microdisplay device and structure |
| US11855114B2 (en) | 2010-10-13 | 2023-12-26 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
| US10833108B2 (en) | 2010-10-13 | 2020-11-10 | Monolithic 3D Inc. | 3D microdisplay device and structure |
| US11327227B2 (en) | 2010-10-13 | 2022-05-10 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with electromagnetic modulators |
| US11133344B2 (en) | 2010-10-13 | 2021-09-28 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors |
| US10943934B2 (en) | 2010-10-13 | 2021-03-09 | Monolithic 3D Inc. | Multilevel semiconductor device and structure |
| US12080743B2 (en) | 2010-10-13 | 2024-09-03 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
| US9197804B1 (en) | 2011-10-14 | 2015-11-24 | Monolithic 3D Inc. | Semiconductor and optoelectronic devices |
| US10998374B1 (en) | 2010-10-13 | 2021-05-04 | Monolithic 3D Inc. | Multilevel semiconductor device and structure |
| US8379458B1 (en) | 2010-10-13 | 2013-02-19 | Monolithic 3D Inc. | Semiconductor device and structure |
| US11404466B2 (en) | 2010-10-13 | 2022-08-02 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors |
| US11929372B2 (en) | 2010-10-13 | 2024-03-12 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
| US11869915B2 (en) | 2010-10-13 | 2024-01-09 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
| US10978501B1 (en) | 2010-10-13 | 2021-04-13 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with waveguides |
| US11063071B1 (en) | 2010-10-13 | 2021-07-13 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with waveguides |
| US11855100B2 (en) | 2010-10-13 | 2023-12-26 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with oxide bonding |
| US11605663B2 (en) | 2010-10-13 | 2023-03-14 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
| US11043523B1 (en) | 2010-10-13 | 2021-06-22 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors |
| US11984438B2 (en) | 2010-10-13 | 2024-05-14 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with oxide bonding |
| US11694922B2 (en) | 2010-10-13 | 2023-07-04 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with oxide bonding |
| US11164898B2 (en) | 2010-10-13 | 2021-11-02 | Monolithic 3D Inc. | Multilevel semiconductor device and structure |
| US11610802B2 (en) | 2010-11-18 | 2023-03-21 | Monolithic 3D Inc. | Method for producing a 3D semiconductor device and structure with single crystal transistors and metal gate electrodes |
| US12100611B2 (en) | 2010-11-18 | 2024-09-24 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers |
| US11804396B2 (en) | 2010-11-18 | 2023-10-31 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers |
| US11031275B2 (en) | 2010-11-18 | 2021-06-08 | Monolithic 3D Inc. | 3D semiconductor device and structure with memory |
| US11211279B2 (en) | 2010-11-18 | 2021-12-28 | Monolithic 3D Inc. | Method for processing a 3D integrated circuit and structure |
| US11094576B1 (en) | 2010-11-18 | 2021-08-17 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor memory device and structure |
| US11164770B1 (en) | 2010-11-18 | 2021-11-02 | Monolithic 3D Inc. | Method for producing a 3D semiconductor memory device and structure |
| US11355381B2 (en) | 2010-11-18 | 2022-06-07 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
| US12068187B2 (en) | 2010-11-18 | 2024-08-20 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding and DRAM memory cells |
| US11355380B2 (en) | 2010-11-18 | 2022-06-07 | Monolithic 3D Inc. | Methods for producing 3D semiconductor memory device and structure utilizing alignment marks |
| US11443971B2 (en) | 2010-11-18 | 2022-09-13 | Monolithic 3D Inc. | 3D semiconductor device and structure with memory |
| US11901210B2 (en) | 2010-11-18 | 2024-02-13 | Monolithic 3D Inc. | 3D semiconductor device and structure with memory |
| US11107721B2 (en) | 2010-11-18 | 2021-08-31 | Monolithic 3D Inc. | 3D semiconductor device and structure with NAND logic |
| US11784082B2 (en) | 2010-11-18 | 2023-10-10 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding |
| US11521888B2 (en) | 2010-11-18 | 2022-12-06 | Monolithic 3D Inc. | 3D semiconductor device and structure with high-k metal gate transistors |
| US11482439B2 (en) | 2010-11-18 | 2022-10-25 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor memory device comprising charge trap junction-less transistors |
| US11004719B1 (en) | 2010-11-18 | 2021-05-11 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor memory device and structure |
| US12033884B2 (en) | 2010-11-18 | 2024-07-09 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers |
| US11735462B2 (en) | 2010-11-18 | 2023-08-22 | Monolithic 3D Inc. | 3D semiconductor device and structure with single-crystal layers |
| US11018042B1 (en) | 2010-11-18 | 2021-05-25 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
| US11508605B2 (en) | 2010-11-18 | 2022-11-22 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
| US11121021B2 (en) | 2010-11-18 | 2021-09-14 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11615977B2 (en) | 2010-11-18 | 2023-03-28 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
| US11482438B2 (en) | 2010-11-18 | 2022-10-25 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor memory device and structure |
| US11495484B2 (en) | 2010-11-18 | 2022-11-08 | Monolithic 3D Inc. | 3D semiconductor devices and structures with at least two single-crystal layers |
| US11923230B1 (en) | 2010-11-18 | 2024-03-05 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding |
| US11862503B2 (en) | 2010-11-18 | 2024-01-02 | Monolithic 3D Inc. | Method for producing a 3D semiconductor device and structure with memory cells and multiple metal layers |
| US11569117B2 (en) | 2010-11-18 | 2023-01-31 | Monolithic 3D Inc. | 3D semiconductor device and structure with single-crystal layers |
| US11854857B1 (en) | 2010-11-18 | 2023-12-26 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers |
| US9287353B2 (en) * | 2010-11-30 | 2016-03-15 | Kyocera Corporation | Composite substrate and method of manufacturing the same |
| US8975670B2 (en) | 2011-03-06 | 2015-03-10 | Monolithic 3D Inc. | Semiconductor device and structure for heat removal |
| JP5853389B2 (ja) * | 2011-03-28 | 2016-02-09 | ソニー株式会社 | 半導体装置及び半導体装置の製造方法。 |
| US10388568B2 (en) | 2011-06-28 | 2019-08-20 | Monolithic 3D Inc. | 3D semiconductor device and system |
| US8687399B2 (en) | 2011-10-02 | 2014-04-01 | Monolithic 3D Inc. | Semiconductor device and structure |
| US9029173B2 (en) | 2011-10-18 | 2015-05-12 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
| CN102437087B (zh) * | 2011-12-14 | 2015-02-18 | 中国科学院微电子研究所 | 抗辐照加固的soi结构及其制作方法 |
| US9000557B2 (en) | 2012-03-17 | 2015-04-07 | Zvi Or-Bach | Semiconductor device and structure |
| US11164811B2 (en) | 2012-04-09 | 2021-11-02 | Monolithic 3D Inc. | 3D semiconductor device with isolation layers and oxide-to-oxide bonding |
| US11594473B2 (en) | 2012-04-09 | 2023-02-28 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
| US10600888B2 (en) | 2012-04-09 | 2020-03-24 | Monolithic 3D Inc. | 3D semiconductor device |
| US11476181B1 (en) | 2012-04-09 | 2022-10-18 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
| US11410912B2 (en) | 2012-04-09 | 2022-08-09 | Monolithic 3D Inc. | 3D semiconductor device with vias and isolation layers |
| US8557632B1 (en) | 2012-04-09 | 2013-10-15 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
| US11881443B2 (en) | 2012-04-09 | 2024-01-23 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
| US11735501B1 (en) | 2012-04-09 | 2023-08-22 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
| US11088050B2 (en) | 2012-04-09 | 2021-08-10 | Monolithic 3D Inc. | 3D semiconductor device with isolation layers |
| US11694944B1 (en) | 2012-04-09 | 2023-07-04 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
| US11616004B1 (en) | 2012-04-09 | 2023-03-28 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
| US8946052B2 (en) * | 2012-09-26 | 2015-02-03 | Sandia Corporation | Processes for multi-layer devices utilizing layer transfer |
| US8686428B1 (en) | 2012-11-16 | 2014-04-01 | Monolithic 3D Inc. | Semiconductor device and structure |
| US8574929B1 (en) | 2012-11-16 | 2013-11-05 | Monolithic 3D Inc. | Method to form a 3D semiconductor device and structure |
| US11961827B1 (en) | 2012-12-22 | 2024-04-16 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
| US11309292B2 (en) | 2012-12-22 | 2022-04-19 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
| US8674470B1 (en) | 2012-12-22 | 2014-03-18 | Monolithic 3D Inc. | Semiconductor device and structure |
| US11967583B2 (en) | 2012-12-22 | 2024-04-23 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
| US11063024B1 (en) | 2012-12-22 | 2021-07-13 | Monlithic 3D Inc. | Method to form a 3D semiconductor device and structure |
| US12051674B2 (en) | 2012-12-22 | 2024-07-30 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
| US11217565B2 (en) | 2012-12-22 | 2022-01-04 | Monolithic 3D Inc. | Method to form a 3D semiconductor device and structure |
| US11018116B2 (en) | 2012-12-22 | 2021-05-25 | Monolithic 3D Inc. | Method to form a 3D semiconductor device and structure |
| US11784169B2 (en) | 2012-12-22 | 2023-10-10 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
| US11916045B2 (en) | 2012-12-22 | 2024-02-27 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
| US11087995B1 (en) | 2012-12-29 | 2021-08-10 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US10903089B1 (en) | 2012-12-29 | 2021-01-26 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11177140B2 (en) | 2012-12-29 | 2021-11-16 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US9871034B1 (en) | 2012-12-29 | 2018-01-16 | Monolithic 3D Inc. | Semiconductor device and structure |
| US10600657B2 (en) | 2012-12-29 | 2020-03-24 | Monolithic 3D Inc | 3D semiconductor device and structure |
| US11430667B2 (en) | 2012-12-29 | 2022-08-30 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding |
| US11004694B1 (en) | 2012-12-29 | 2021-05-11 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11430668B2 (en) | 2012-12-29 | 2022-08-30 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding |
| US10892169B2 (en) | 2012-12-29 | 2021-01-12 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US9385058B1 (en) | 2012-12-29 | 2016-07-05 | Monolithic 3D Inc. | Semiconductor device and structure |
| US10651054B2 (en) | 2012-12-29 | 2020-05-12 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US10115663B2 (en) | 2012-12-29 | 2018-10-30 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11935949B1 (en) | 2013-03-11 | 2024-03-19 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and memory cells |
| US12094965B2 (en) | 2013-03-11 | 2024-09-17 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and memory cells |
| US8902663B1 (en) | 2013-03-11 | 2014-12-02 | Monolithic 3D Inc. | Method of maintaining a memory state |
| US11869965B2 (en) | 2013-03-11 | 2024-01-09 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and memory cells |
| US10325651B2 (en) | 2013-03-11 | 2019-06-18 | Monolithic 3D Inc. | 3D semiconductor device with stacked memory |
| US12100646B2 (en) | 2013-03-12 | 2024-09-24 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
| US11923374B2 (en) | 2013-03-12 | 2024-03-05 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
| US8994404B1 (en) | 2013-03-12 | 2015-03-31 | Monolithic 3D Inc. | Semiconductor device and structure |
| US11088130B2 (en) | 2014-01-28 | 2021-08-10 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US10840239B2 (en) | 2014-08-26 | 2020-11-17 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11398569B2 (en) | 2013-03-12 | 2022-07-26 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US10224279B2 (en) | 2013-03-15 | 2019-03-05 | Monolithic 3D Inc. | Semiconductor device and structure |
| US9117749B1 (en) | 2013-03-15 | 2015-08-25 | Monolithic 3D Inc. | Semiconductor device and structure |
| US11720736B2 (en) | 2013-04-15 | 2023-08-08 | Monolithic 3D Inc. | Automation methods for 3D integrated circuits and devices |
| US9021414B1 (en) | 2013-04-15 | 2015-04-28 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
| US11030371B2 (en) | 2013-04-15 | 2021-06-08 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
| US11487928B2 (en) | 2013-04-15 | 2022-11-01 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
| US11574109B1 (en) | 2013-04-15 | 2023-02-07 | Monolithic 3D Inc | Automation methods for 3D integrated circuits and devices |
| US11270055B1 (en) | 2013-04-15 | 2022-03-08 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
| US11341309B1 (en) | 2013-04-15 | 2022-05-24 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
| SG11201508969QA (en) * | 2013-05-01 | 2015-12-30 | Shinetsu Chemical Co | Method for producing hybrid substrate, and hybrid substrate |
| US10297586B2 (en) | 2015-03-09 | 2019-05-21 | Monolithic 3D Inc. | Methods for processing a 3D semiconductor device |
| US11031394B1 (en) | 2014-01-28 | 2021-06-08 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US12094829B2 (en) | 2014-01-28 | 2024-09-17 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11107808B1 (en) | 2014-01-28 | 2021-08-31 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11011507B1 (en) | 2015-04-19 | 2021-05-18 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US10825779B2 (en) | 2015-04-19 | 2020-11-03 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US10381328B2 (en) | 2015-04-19 | 2019-08-13 | Monolithic 3D Inc. | Semiconductor device and structure |
| US11056468B1 (en) | 2015-04-19 | 2021-07-06 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11956952B2 (en) | 2015-08-23 | 2024-04-09 | Monolithic 3D Inc. | Semiconductor memory device and structure |
| DE112016004265T5 (de) | 2015-09-21 | 2018-06-07 | Monolithic 3D Inc. | 3d halbleitervorrichtung und -struktur |
| US12100658B2 (en) | 2015-09-21 | 2024-09-24 | Monolithic 3D Inc. | Method to produce a 3D multilayer semiconductor device and structure |
| US11114427B2 (en) | 2015-11-07 | 2021-09-07 | Monolithic 3D Inc. | 3D semiconductor processor and memory device and structure |
| US11978731B2 (en) | 2015-09-21 | 2024-05-07 | Monolithic 3D Inc. | Method to produce a multi-level semiconductor memory device and structure |
| US11937422B2 (en) | 2015-11-07 | 2024-03-19 | Monolithic 3D Inc. | Semiconductor memory device and structure |
| US10522225B1 (en) | 2015-10-02 | 2019-12-31 | Monolithic 3D Inc. | Semiconductor device with non-volatile memory |
| US10847540B2 (en) | 2015-10-24 | 2020-11-24 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
| US11296115B1 (en) | 2015-10-24 | 2022-04-05 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11114464B2 (en) | 2015-10-24 | 2021-09-07 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US12016181B2 (en) | 2015-10-24 | 2024-06-18 | Monolithic 3D Inc. | 3D semiconductor device and structure with logic and memory |
| US10418369B2 (en) | 2015-10-24 | 2019-09-17 | Monolithic 3D Inc. | Multi-level semiconductor memory device and structure |
| US11991884B1 (en) | 2015-10-24 | 2024-05-21 | Monolithic 3D Inc. | 3D semiconductor device and structure with logic and memory |
| US12035531B2 (en) | 2015-10-24 | 2024-07-09 | Monolithic 3D Inc. | 3D semiconductor device and structure with logic and memory |
| US12120880B1 (en) | 2015-10-24 | 2024-10-15 | Monolithic 3D Inc. | 3D semiconductor device and structure with logic and memory |
| JP7201141B2 (ja) * | 2016-01-20 | 2023-01-10 | マサチューセッツ インスティテュート オブ テクノロジー | キャリア基板上のデバイスの製造 |
| US9755015B1 (en) | 2016-05-10 | 2017-09-05 | Globalfoundries Inc. | Air gaps formed by porous silicon removal |
| US11251149B2 (en) | 2016-10-10 | 2022-02-15 | Monolithic 3D Inc. | 3D memory device and structure |
| US11711928B2 (en) | 2016-10-10 | 2023-07-25 | Monolithic 3D Inc. | 3D memory devices and structures with control circuits |
| US11869591B2 (en) | 2016-10-10 | 2024-01-09 | Monolithic 3D Inc. | 3D memory devices and structures with control circuits |
| US11812620B2 (en) | 2016-10-10 | 2023-11-07 | Monolithic 3D Inc. | 3D DRAM memory devices and structures with control circuits |
| US11329059B1 (en) | 2016-10-10 | 2022-05-10 | Monolithic 3D Inc. | 3D memory devices and structures with thinned single crystal substrates |
| US11930648B1 (en) | 2016-10-10 | 2024-03-12 | Monolithic 3D Inc. | 3D memory devices and structures with metal layers |
| DE102017101333B4 (de) | 2017-01-24 | 2023-07-27 | X-Fab Semiconductor Foundries Gmbh | Halbleiter und verfahren zur herstellung eines halbleiters |
| US11232975B2 (en) | 2018-09-26 | 2022-01-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor-on-insulator (SOI) substrate having dielectric structures that increase interface bonding strength |
| US11158652B1 (en) | 2019-04-08 | 2021-10-26 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures |
| US11018156B2 (en) | 2019-04-08 | 2021-05-25 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures |
| US11763864B2 (en) | 2019-04-08 | 2023-09-19 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures with bit-line pillars |
| US11296106B2 (en) | 2019-04-08 | 2022-04-05 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures |
| US10892016B1 (en) | 2019-04-08 | 2021-01-12 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures |
| US10950631B1 (en) | 2019-09-24 | 2021-03-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor-on-insulator wafer having a composite insulator layer |
| CN114334640A (zh) * | 2021-12-14 | 2022-04-12 | 闽都创新实验室 | 一种硅片键合后去衬底的湿法刻蚀工艺 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3909332A (en) * | 1973-06-04 | 1975-09-30 | Gen Electric | Bonding process for dielectric isolation of single crystal semiconductor structures |
| JPS5516464A (en) * | 1978-07-21 | 1980-02-05 | Nec Corp | Method of forming wafer for semiconductor device |
| US4791074A (en) * | 1986-08-29 | 1988-12-13 | Kabushiki Kaisha Toshiba | Method of manufacturing a semiconductor apparatus |
| US4771016A (en) * | 1987-04-24 | 1988-09-13 | Harris Corporation | Using a rapid thermal process for manufacturing a wafer bonded soi semiconductor |
| JPH01189145A (ja) * | 1988-01-23 | 1989-07-28 | Sony Corp | 半導体基板の製造方法 |
| US5094697A (en) * | 1989-06-16 | 1992-03-10 | Canon Kabushiki Kaisha | Photovoltaic device and method for producing the same |
| NL8902271A (nl) * | 1989-09-12 | 1991-04-02 | Philips Nv | Werkwijze voor het verbinden van twee lichamen. |
| JP3023481B2 (ja) * | 1989-12-01 | 2000-03-21 | セイコーインスツルメンツ株式会社 | 半導体膜に対する不純物の注入方法 |
| JPH0472608A (ja) * | 1990-05-18 | 1992-03-06 | Toshiba Corp | 化合物半導体ウェハの製造方法および製造装置 |
| US5767020A (en) * | 1991-02-15 | 1998-06-16 | Canon Kabushiki Kaisha | Etching solution for etching porous silicon, etching method using the etching solution and method of preparing semiconductor member using the etching solution |
| TW211621B (ja) * | 1991-07-31 | 1993-08-21 | Canon Kk | |
| EP0536790B1 (en) * | 1991-10-11 | 2004-03-03 | Canon Kabushiki Kaisha | Method for producing semiconductor articles |
| US5250960A (en) * | 1991-12-31 | 1993-10-05 | Xerox Corporation | System and method employing multiple pulses per pixel to reproduce an image |
| US5213986A (en) * | 1992-04-10 | 1993-05-25 | North American Philips Corporation | Process for making thin film silicon-on-insulator wafers employing wafer bonding and wafer thinning |
-
1992
- 1992-01-31 JP JP04630092A patent/JP3237888B2/ja not_active Expired - Fee Related
-
1993
- 1993-01-28 US US08/010,296 patent/US5453394A/en not_active Expired - Fee Related
- 1993-01-29 DE DE69332511T patent/DE69332511T2/de not_active Expired - Fee Related
- 1993-01-29 EP EP93101421A patent/EP0553860B1/en not_active Expired - Lifetime
-
1995
- 1995-05-18 US US08/444,015 patent/US5670411A/en not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5773352A (en) * | 1994-03-24 | 1998-06-30 | Nec Corporation | Fabrication process of bonded total dielectric isolation substrate |
| JP2007329470A (ja) * | 2006-05-18 | 2007-12-20 | Soi Tec Silicon On Insulator Technologies | 半導体オンインシュレータ型ウエハを製造する方法及び半導体オンインシュレータウエハ |
| WO2008117509A1 (ja) * | 2007-03-26 | 2008-10-02 | Shin-Etsu Handotai Co., Ltd. | Ｓｏｉウエーハの製造方法 |
| JP2008244019A (ja) * | 2007-03-26 | 2008-10-09 | Shin Etsu Handotai Co Ltd | Ｓｏｉウエーハの製造方法 |
| JP2009099900A (ja) * | 2007-10-19 | 2009-05-07 | Semiconductor Energy Lab Co Ltd | 半導体基板及び半導体基板の製造方法 |
| JP2021061413A (ja) * | 2016-03-07 | 2021-04-15 | グローバルウェーハズ カンパニー リミテッドＧｌｏｂａｌＷａｆｅｒｓ Ｃｏ．，Ｌｔｄ． | 低温流動性酸化物層を含む半導体オンインシュレータ構造およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69332511T2 (de) | 2003-04-24 |
| EP0553860A2 (en) | 1993-08-04 |
| DE69332511D1 (de) | 2003-01-09 |
| JP3237888B2 (ja) | 2001-12-10 |
| US5453394A (en) | 1995-09-26 |
| US5670411A (en) | 1997-09-23 |
| EP0553860A3 (en) | 1997-09-10 |
| EP0553860B1 (en) | 2002-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3237888B2 (ja) | 半導体基体及びその作製方法 | |
| US6054363A (en) | Method of manufacturing semiconductor article | |
| JP3416163B2 (ja) | 半導体基板及びその作製方法 | |
| JP3294934B2 (ja) | 半導体基板の作製方法及び半導体基板 | |
| JP3112126B2 (ja) | 半導体物品の製造方法 | |
| JP3112106B2 (ja) | 半導体基材の作製方法 | |
| US6100165A (en) | Method of manufacturing semiconductor article | |
| US6306729B1 (en) | Semiconductor article and method of manufacturing the same | |
| AU745315B2 (en) | Method for manufacturing semiconductor article | |
| JP3453544B2 (ja) | 半導体部材の作製方法 | |
| JPH09223782A (ja) | Ｓｏｉ基板の製造方法 | |
| JPH05275663A (ja) | 半導体素子基体及びその作製方法 | |
| JP2994837B2 (ja) | 半導体基板の平坦化方法、半導体基板の作製方法、及び半導体基板 | |
| JPH05217827A (ja) | 半導体基体及びその作製方法 | |
| JP2901031B2 (ja) | 半導体基材及びその作製方法 | |
| JP2910001B2 (ja) | 半導体基材及びその作製方法 | |
| JP3119384B2 (ja) | 半導体基板及びその作製方法 | |
| JPH06342784A (ja) | 多孔質シリコンをエッチングするためのエッチング液、該エッチング液を用いたエッチング方法及び該エッチング液を用いた半導体基材の作製方法 | |
| JP3342442B2 (ja) | 半導体基板の作製方法及び半導体基板 | |
| JP3171463B2 (ja) | 半導体基材の作製方法 | |
| JP3293688B2 (ja) | 半導体基板の作製方法 | |
| JP3293766B2 (ja) | 半導体部材の製造方法 | |
| JPH07211602A (ja) | 半導体基体の製造方法 | |
| JPH04349621A (ja) | 半導体基材の作製方法 | |
| JPH07326719A (ja) | 貼り合わせ半導体基板の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |