JPH07326719A

JPH07326719A - 貼り合わせ半導体基板の形成方法

Info

Publication number: JPH07326719A
Application number: JP11794494A
Authority: JP
Inventors: Masaru Sakamoto; 勝坂本
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1994-05-31
Filing date: 1994-05-31
Publication date: 1995-12-12

Abstract

(57)【要約】【目的】ボイド（欠落）をなくし、品質を向上させ
る。【構成】半導体基板１０１の少なくとも一主面側を多
孔質化し、形成された多孔質層１０２上に半導体層１０
３を形成する工程と、該半導体層表面を平坦化する工程
と、該半導体層の平坦化面を貼り合わせ面として、前記
半導体基板と他の基板との貼り合わせを行なう工程と、
を備えた。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は貼り合わせ半導体基板の
形成方法に係わり、特に、半導体基板の少なくとも一主
面側を多孔質化し、形成された多孔質層上に半導体層を
形成し、この半導体層と他の基板との貼り合わせを行な
う貼り合わせ半導体基板の形成方法に関する。

【０００２】

【従来の技術】絶縁物上の単結晶Ｓｉ半導体層の形成は
シリコン−オン−インシュレータ（ＳＯＩ）技術として
広く知られ通常のＳｉ回路を作成するバルクＳｉ基板で
は到達しえない数々の優位点をＳＯＩ技術を利用したデ
バイスが有することから多くの研究がなされてきた。

【０００３】デバイス特性上の多くの利点を実現するた
めにここ数十年に渡り、ＳＯＩ構造の形成方法について
研究されてきている。この内容は、例えば以下の文献に
まとめられている。

【０００４】ＳｐｅｃｉａｌＩｓｓｕｅ：“Ｓｉｎｇ
ｌｅ−ｃｒｙｓｔａｌｓｉｌｉｃｏｎｏｎｎｏｎ
−ｓｉｎｇｌｅ−ｃｒｙｓｔａｌｉｎｓｕｌａｔｏｒ
ｓ”；ｅｄｉｔｅｄｂｙＧ．Ｗ．Ｃｕｌｌｅｎ，Ｊ
ｏｕｒｎａｌｏｆＣｒｙｓｔａｌＧｒｏｗｔｈ，
ｖｏｌｕｍｅ６３，ｎｏ．３，ｐｐ４２９〜５９０（１
９８３）また、古くは単結晶サファイア基板上にＳｉをＣＶＤ法
（化学気相法）で、ヘテロエピタキシーさせて形成する
ＳＯＳ（シリコンオンサファイア）が知られてお
り、最も成熟したＳＯＩ技術として一応の成功を収めは
したが、Ｓｉ層と下地サファイア基板界面の格子不整合
により大量の結晶欠陥、サファイア基板からのアルミニ
ュームのＳｉ層への混入、そして何よりも基板の高価格
と大面積化への遅れにより、その応用の広がりが妨げら
れている。

【０００５】比較的近年には、サファイア基板を使用せ
ずにＳＯＩ構造を実現しようという試みが行なわれてい
る。この試みは、次の二つに大別される。（Ｉ）Ｓｉ単結晶基板を表面酸化後に、窓を開けてＳｉ
基板を部分的に表出させ、その部分をシードとして横方
向へエピタキシャル成長させ、ＳｉＯ₂ 上へＳｉ単結晶
を形成する（この場合には、ＳｉＯ₂ 上にＳｉ層の堆積
をともなう）。（II）Ｓｉ単結晶基板そのものを活性層として使用し、
その下部にＳｉＯ₂ 層を形成する（この方法は、Ｓｉ層
の堆積をともなわない）。

【０００６】従来上記（Ｉ）を実現する手段としては、
（１）ＣＶＤ法により、直接単結晶Ｓｉを横方向エピタ
キシャル成長させる方法や、（２）非晶質Ｓｉを堆積し
て、熱処理により固相横方向エピタキシャル成長させる
方法や、（３）非晶質、あるいは多結晶Ｓｉ層に電子
線、レーザー光等のエネルギービームを収束して照射
し、溶融再結晶により単結晶をＳｉＯ₂ 上に成長させる
方法や、（４）棒状ヒーターにより帯状に溶融領域を走
査する方法（ＺｏｎｅＭｅｌｔｉｎｇＲｅｃｒｙｓ
ｔａｌｌｉｚａｔｉｏｎ）等が知られている。

【０００７】これらの方法にはそれぞれ一長一短がある
が、その制御性、生産性、均一性、品質に多大の問題を
残しており、いまだに工業的に実用化したものはない。

【０００８】たとえば（１）のＣＶＤ法では、平坦薄膜
化するには犠牲酸化が必要になるという問題があり、ま
た（２）の固相成長法ではその結晶性が悪くなるという
問題がある。また、（３）のビームアニール法では、収
束ビーム走査による処理時間と、ビームの重なり具合、
焦点調整などの制御性に問題がある。（４）のＺｏｎｅ
ＭｅｌｔｉｎｇＲｅｃｒｙｓｔａｌｌｉｚａｔｉｏ
ｎ法は、もっとも成熟しており、比較的大規模な集積回
路も試作されてはいるが、依然として亜粒界等の結晶欠
陥は多数残留しており、少数キャリアデバイスを作成す
るに到っていない。

【０００９】上記(II)の方法であるＳｉ基板をエピタキ
シャル成長の種子として用いない方法においては、次の
３種類の方法が挙げられる。

【００１０】（５）Ｖ型の溝が表面に異方性エッチング
されたＳｉ単結晶基板に酸化膜を形成し、該酸化膜上
に、多結晶Ｓｉ層をＳｉ基板と同じ程厚く堆積した後、
Ｓｉ基板の表面から研磨によって、厚い多結晶Ｓｉ層上
にＶ溝に囲まれて誘電分解されたＳｉ単結晶領域を形成
する方法である。

【００１１】この方法においては、結晶性は良好である
が、多結晶Ｓｉを数百ミクロンも厚く堆積する工程と、
単結晶Ｓｉ基板を裏面より研磨して分離したＳｉ活性層
のみを残す工程に、制御性と生産性の点から問題があ
る。

【００１２】（６）サイモックス（ＳＩＭＯＸ：Ｓｅｐ
ｅｒａｔｉｏｎ−ｂｙ−Ｉｏｎ−Ｉｍｐｌａｎｔｅｄ−
ｏｘｙｇｅｎ）と称されるＳｉ単結晶基板中に酸素のイ
オン注入によりＳｉＯ₂ 層を形成する方法であり、Ｓｉ
プロセスと整合性がよいため現在もっとも成熟した方法
である。

【００１３】しかしながら、ＳｉＯ₂ 層を形成するため
には、酸素イオンを１０¹⁸ｉｏｎｓ／ｃｍ² 以上も注入
する必要があり、その注入時間は長大であり、生産性は
高いとはいえず、また、ウエハーコストは高い。更に結
晶欠陥は多く残存し、工業的に見て、少数キャリアデバ
イスを作製できる十分な品質に至っていない。

【００１４】（７）多孔質Ｓｉの酸化による誘電体分離
によりＳＯＩ製造を形成する方法でる。

【００１５】この方法は、Ｐ型Ｓｉ単結晶基板表面にＮ
型Ｓｉ層をプロトンイオン注入（イマイ他、Ｊ．Ｃｒｙ
ｓｔ．Ｇｒｏｗｔｈ，ｖｏｌ．６３，５４７（１９８
３））、もしくは、エピタキシャル成長とパターニング
によって島状に形成し、表面よりＳｉ島を囲むように、
ＨＦ溶液中の陽極化成法によりＰ型Ｓｉ基板のみを多孔
質化した後、増速酸化法によりＮ型Ｓｉ島を誘電体分離
する方法である。

【００１６】本方法では、分離されているＳｉ領域は、
デバイス工程の前に決定されており、デバイス設計の自
由度を制限する場合があるという問題点がある。

【００１７】以上のように、ＳＯＩ構造を実現しようと
して、さまざまな方法が考えられてはいるが、いずれも
解決すべき課題をかかえており、特に、ＳＯＩ層には多
量の結晶欠陥が存在しており、Ｓｉウエハ並の良質なＳ
ｉ単結晶層を得ることは難しいという問題がある。

【００１８】ところで、近年、光受光素子であるコンタ
クトセンサーや、投影型液晶画像表示装置を構成するう
えで、絶縁性基板の一つである光透過性基板上に半導体
素子を作成することが重要となってきており、センサー
や表示装置の画素（絵素）を、より一層、高密度化、高
解像度化、高精細化するため、高性能な駆動素子が求め
られている。そのため、光透過性基板上に設けられる素
子としても、優れた結晶性を有する単結晶層を用いて作
製されることが必要となっているが、ガラスに代表され
る光透過性基板は、一般的に、その結晶構造は非晶質で
あって、堆積した薄膜Ｓｉ層は、基板の結晶構造の無秩
序性を反映して、非晶質か、良くて多結晶層にしかなら
ず、その欠陥の多い結晶構造ゆえに、現在あるいは今後
要求されるに十分な性能を持った駆動素子を作製するこ
とが難しい。

【００１９】そこで良質なＳＯＩ層を得る方法として、
Ｓｉ単結晶基板を陽極化成し、この化成層上にエピタキ
シャル成長を行い、単結晶層を形成し、これを熱酸化膜
付のシリコン基板等の支持基板に貼り合わせ、選択的に
化成層のみを除去する（以下、ＥＬＴＲＡＮという）方
法が提案されている（特開平５−２１３３８号公報）。

【００２０】

【発明が解決しようとする課題】しかしながら、上述の
ＥＬＴＲＡＮ方法では化成層上にエピタキシャル成長を
行うために、エピタキシャル前処理（ＨＣｌによる表面
層エッチング）を行うと、化成層が変質してしまい良好
なエピタキシャル層を得ることができない。エピタキシ
ャル前処理としては水素雰囲気で表面層に形成されてい
る自然酸化膜を除去するのが限界である。

【００２１】そのため表面層に残存するパーティクル等
によるエピタキシャルの異状成長や、エピタキシャルの
欠落といった問題が存在する。ここで発生したエピタキ
シャルの異状は最終的なＳＯＩ基板ではボイド（欠落）
となり品質を低下させることになっていた。

【００２２】

【課題を解決するための手段】本発明の貼り合わせ半導
体基板の形成方法は、半導体基板の少なくとも一主面側
を多孔質化し、形成された多孔質層上に半導体層を形成
する工程と、該半導体層表面を平坦化する工程と、該半
導体層の平坦化面を貼り合わせ面として、前記半導体基
板と他の基板との貼り合わせを行なう工程と、を備えた
ことを特徴とする。

【００２３】

【作用】本発明は、多孔質層上に形成された半導体層表
面を研磨等で平坦化することにより、該半導体層表面の
凹凸部を除去し、良好な貼り合わせを実現するものであ
る。

【００２４】更には、上記半導体層を単結晶層としたと
きに、パーティクル等の影響で単結晶が一部堆積せず単
結晶層に凹部が生ずる場合には、上記半導体層を単結晶
層と非単結晶層との積層構造体とすることで、パーティ
クル等の上にも非選択的に非単結晶を堆積させ、その後
研磨を行なうことで半導体層の凹部にのみ非単結晶を残
し、良好な貼り合わせを実現するものである。

【００２５】更には、半導体表面を研磨した後にその表
面に酸化膜を形成することで、表面荒らさを低減させ良
好な貼り合わせを実現するものである。

【００２６】

【実施例】以下、本発明の実施例について図面を用いて
詳細に説明する。〔実施例１〕図１，図２は本発明の貼り合わせ半導体基
板の形成方法の第１実施例を説明するための模式的断面
図である。図１，２において、１０１は半導体基板、１
０２は多孔質層である陽極化成層、１０３は陽極化成層
１０２上にエピタキシャル成長させた単結晶半導体層、
１０４はエピタキシャル成長時に半導体層が異状成長し
凸部となった領域、１０５はエピタキシャル成長時に半
導体層が異状成長し凹部となった領域である。１０６は
この凹凸を有する半導体層の表面を研磨等により平坦化
した単結晶半導体層である。

【００２７】ここで、半導体層の表面を研磨しない場合
との比較において、本発明について説明する。図３，図
４は半導体層の表面を研磨しない場合の問題点を示すた
めの模式的断面図である。図３，図４において、２０１
は半導体基板、２０２は多孔質層である陽極化成層、２
０３は化成層上にエピタキシャル成長させた単結晶半導
体層、２０４，２０５はエピタキシャルの異状成長によ
り凹凸が生じた部分、２１０は支持基板、２１１は絶縁
膜である。この両者を貼り合わせ、更に半導体基板２０
１及び陽極化成層２０２を除去することによりＳＯＩ基
板が形成される。但し、凹凸が生じた部分２０４及び２
０５に起因して単結晶半導体層２０３の膜ハガレが生
じ、図４に示すように、半導体層の欠落領域２０６が発
生してしまう。

【００２８】本発明では研磨等の平坦化処理によりエピ
タキシャル層表面の凹凸を除去し、平坦な単結晶半導体
層を形成した後に貼り合わせを行うことにより半導体層
の欠落領域を皆無にした。

【００２９】図５〜図１０を用いてその製造方法を説明
する。図５に示すように、Ｐ型Ｓｉ基板３０１を用いＨ
Ｆ溶液により陽極化成法で多孔質Ｓｉ層３０２を得る。
この多孔層Ｓｉ層３０２は単結晶Ｓｉの密度２．３３ｇ
／ｃｍ³ に比べて、その密度を、ＨＦ溶液濃度を５０〜
２０％に変化させることで密度１．１〜０．６ｇ／ｃｍ
³ の範囲に変化させることができる。この多孔質層は、
下記の理由により、Ｎ型Ｓｉ層には形成されず、Ｐ型Ｓ
ｉ基板のみに形成される。ここで、多孔質半導体材料に
ついて多孔質Ｓｉを例として説明する。まず多孔質Ｓｉ
は、Ｕｈｌｉｒ等によって１９５６年に半導体の電解研
磨の研究過程於て発見された（Ａ．Ｕｈｌｉｒ，Ｂｅｌ
ｌＳｙｓｔ．Ｔｅｃｈ．Ｊ．，ｖｏｌ．３５，ｐ．３
３３（１９５６））。

【００３０】また、ウナガミ等は、陽極化成におけるＳ
ｉの溶解反応を研究し、ＨＦ溶液中のＳｉの陽極反応に
は正孔が必要であり、その反応は、次のようであると報
告している（Ｔ．ウナガミ：Ｊ．Ｅｌｅｃｔｒｏｃｈｅ
ｍ．Ｓｏｃ．，ｖｏｌ．１２７，ｐ４７６（１９８
０））。

【００３１】Ｓｉ＋２ＨＦ＋（２−ｎ）ｅ⁺ →ＳｉＦ₂
＋２Ｈ⁺ ＋ｎｅ^- ＳｉＦ₂ ＋２ＨＦ→ＳｉＦ₄ ＋Ｈ₂ ＳｉＦ₄ ＋２ＨＦ→Ｈ₂ ＳｉＦ₆ 又は、Ｓｉ＋４ＨＦ＋（４−λ）ｅ⁺ →ＳｉＦ₄ ＋４Ｈ⁺ ＋λ
ｅ^- ＳｉＦ₄ ＋２ＨＦ→Ｈ₂ ＳｉＦ₆ ここでｅ⁺ 及びｅ^- はそれぞれ、正孔と電子を表してい
る。また、ｎおよびλは夫々シリコン１原子が溶解する
ために必要な正孔の数であり、ｎ＞２又は、λ＞４なる
条件が満たされた場合に多孔質シリコンが形成されると
している。

【００３２】続いて図６に示すように、この多孔質層上
にエピタキシャル成長層３０３を形成する。堆積条件は
以下の通りである。

【００３３】ソースガス：ＳｉＨ₄ ８００ＳＣＣＭキャリヤーガス：Ｈ₂ １５０１／ｍｉｎ温度：８５０℃ 圧力：１×１０^-2Ｔｏｒｒ成長速度：３．３ｎｍ／ｓｅｃ上記条件は減圧下におけるエピタキシャル成長条件であ
るが常圧であっても良い。減圧状態であっても常圧状態
であってもそのエピタキシャル表面層には凹凸部３０
４，３０５が存在しえる。

【００３４】続いて図７に示すように、このエピタキシ
ャル表面を研磨により平坦化する。ウエハをセラミック
製のプレートに貼り合わせ、ポリエステル等の繊維より
成るクロス上でそのウエハを回転させる。このクロス上
には０．０２μｍ程度の粒度からなる高純度ＳｉＯ₂ 粒
子が分散されたｐＨ１０〜１２程度のアンモニア水溶液
を滴下させプレートに０．１〜２．０ｋｇ／ｃｍ² の圧
力で加圧し研磨する。圧力により研磨スピードは変化す
るが１．０ｋｇ／ｃｍ² で〜５００オングストローム／
ｍｉｎである。〜３０００オングストローム程度の研磨
によりエピタキシャル層３０６の表面は、バルクＳｉ並
の表面性を有するようになる。

【００３５】次に図８に示すように、絶縁膜３１１を有
する支持基体３１０と共に洗浄を行い両ウエハを貼り合
わせる。この後、ウエハ中央部を加圧することにより、
貼り合わせ作業が終了する。更に、このウエハに〜１２
００℃程度の高温処理を施すことで貼り合わせ強度が向
上する。

【００３６】次に図９に示すように、半導体基板３０１
をバックグラインダーにより除去する。バックグライン
ダー精度にもよるが±２μｍ程度の精度であるならば化
成層厚は〜５μｍ以上あることが望ましい。バックグラ
インダーにより化成層３０２が全面で露呈するまで研削
する。

【００３７】最後に図１０に示すように、この化成層を
選択エッチング液（フッ硝酸酢酸溶液１：３：８）を用
いてエピタキシャル層３０６が全面で露呈するまでエッ
チングする。

【００３８】上記方法を用いることによりボイドのない
良質のＳＯＩ基板を得ることができる。〔実施例２〕前記実施例１では多孔質層上に形成される
半導体層が単結晶層のみである場合について説明した。

【００３９】単結晶層を形成する場合、下地化成層の膜
厚によりそのエピタキシャル層は変化する。化成層の穴
径が大きくなればなる程、エピタキシャル表面は劣化す
る。更にはその化成層表面にパーティクル等が付着する
ことにより著しい凹凸が形成される。

【００４０】本実施例では著しい凹部が形成される場合
について本発明の適用例を図１１〜図１５を用いて説明
する。図１１に示すように、Ｐ型Ｓｉ基板４０１を５０
％のＨＦ溶液中において陽極化成を行った。この時の電
流密度は１００ｍＡ／ｃｍ²であった。この時の多孔質
加速度は８．４μｍ／ｍｉｎである。この多孔質層上に
図１２に示すように、ＣＶＤ法によりＳｉエピタキシャ
ル成長をさせて単結晶Ｓｉ層４０３を形成する。堆積条
件は以下のとおりである。

【００４１】反応ガス流量ＳｉＨ₄ １０００ＳＣＣＭＨ₂ ２３０ｌ／ｍｉｎ温度１０００℃ 圧力８０Ｔｏｒｒ４０４はエピタキシャル成長前に化成層上に付着したパ
ーティクルである。パーティクルに起因して著しい凹部
が形成される場合がある。

【００４２】続いて図１３に示すように、堆積温度を６
００℃まで低下させることにより多結晶シリコン層４０
５を形成させる。単結晶層が全く成長しない領域におい
ても多結晶シリコン層４０５は成長するためパーティク
ル上にも半導体層が形成される。

【００４３】この表面層を多結晶シリコン層分だけ研磨
することにより図１４に示すように著しい凹部に多結晶
シリコンが埋め込まれた平坦な表面層の基板が得られ
る。

【００４４】続いて前述した実施例１と同様に絶縁膜４
１１を有する支持基板４１０と貼り合わせ工程を行うこ
とで図１５に示すような凹部が埋められたＳＯＩ基板を
得ることができる。

【００４５】なお、本発明を適用しないで貼り合わせ後
の高温熱処理を行うと、図１６に示すウエハ変形が発生
してしまう。これはパーティクル５０４のために化成層
５０２表面に半導体層５０３が存在しないため化成層及
びパーティクルが、貼り合わせ前洗浄で水分を残留さ
せ、密閉された領域で水分が蒸発するため、ウエハ変形
を生じさせてしまうためである。図１６において、５０
１は半導体基板、５０５は生じた空隙、５１０は支持基
板、５１１は絶縁膜である。

【００４６】本発明ではその表面層に単結晶ではないに
しても半導体層が形成されているためウエハ変形を生じ
させるようなことが皆無となる。〔実施例３〕前記実施例１、２では、研磨による平坦化
手法を用いたがその他の方法、例えば、熱酸化法を用い
ても平坦化を行うことができる。実施例１と同様に多孔
質上にエピタキシャル層を成長させる。エピタキシャル
条件によっても、その表面平滑性は変化し、ＲＭＳ＝
０．１０〜０．５０ｎｍ（１５０μｍ□）となる。これ
を１０００℃程度の熱酸化を施すことにより、ＲＭＳ＝
０．１０〜０．２０ｎｍ（１５０μｍ□）を得ることが
できる。

【００４７】これは、熱酸化が凹で平坦化作用を示す例
である。更に、別の平坦化手法としては、８００℃以上
の高温でＨ₂ 雰囲気中でマイグレーションさせることに
より、平滑性を向上させることができる。

【００４８】

【発明の効果】以上詳細に説明したように、本発明によ
れば、多孔質層上に形成された半導体層表面を平坦化す
ることにより、該半導体層表面の凹凸部を除去し、良好
な貼り合わせを実現し、安定で、高歩留りの貼り合わせ
半導体基板の形成方法を提供することができる。

【００４９】更には、上記半導体層を単結晶層としたと
きに、パーティクル等の影響で単結晶が堆積せず単結晶
層に凹部が生ずる場合には、上記半導体層を単結晶層と
非単結晶層との積層構造体とすることで、パーティクル
等の上にも非選択的に非単結晶を堆積させ、その後平坦
化を行なうことで半導体層の凹部にのみ非単結晶を残
し、良好な貼り合わせを実現し、安定で、高歩留りの貼
り合わせ半導体基板の形成方法を提供することができ
る。

【００５０】更には、半導体表面を研磨した後にその表
面に酸化膜を形成することで表面荒らさを低減させ良好
な貼り合わせを実現することができる。

【００５１】尚、本発明はＳＯＩ基板の形成に好適に用
いることができるものである。

【図面の簡単な説明】

【図１】本発明の第１実施例による化成層上のエピタキ
シャル層表面の模式的断面図である。

【図２】本発明の第１実施例による化成層上のエピタキ
シャル層表面の模式的断面図である。

【図３】半導体層の表面を研磨しない場合の貼り合わせ
の状態を示す断面図である。

【図４】半導体層の表面を研磨しない場合の貼り合わせ
の状態を示す断面図である。

【図５】本発明によるＳＯＩ基板製造工程を示す断面図
である。

【図６】本発明によるＳＯＩ基板製造工程を示す断面図
である。

【図７】本発明によるＳＯＩ基板製造工程を示す断面図
である。

【図８】本発明によるＳＯＩ基板製造工程を示す断面図
である。

【図９】本発明によるＳＯＩ基板製造工程を示す断面図
である。

【図１０】本発明によるＳＯＩ基板製造工程を示す断面
図である。

【図１１】本発明の第２実施例によるＳＯＩ基板製造工
程を示す断面図である。

【図１２】本発明の第２実施例によるＳＯＩ基板製造工
程を示す断面図である。

【図１３】本発明の第２実施例によるＳＯＩ基板製造工
程を示す断面図である。

【図１４】本発明の第２実施例によるＳＯＩ基板製造工
程を示す断面図である。

【図１５】本発明の第２実施例によるＳＯＩ基板製造工
程を示す断面図である。

【図１６】本発明によらない場合の貼り合わせの状態を
示す断面図である。

【符号の説明】

１０１半導体基板１０２陽極化成層１０３単結晶半導体層１０４凸部となった領域１０５凹部となった領域１０６単結晶半導体層２０１半導体基板２０２陽極化成層２０３単結晶半導体層２０４，２０５凹凸が生じた部分２０６欠落領域２１０支持基板２１１絶縁膜３０１Ｐ型Ｓｉ基板３０２多孔質Ｓｉ層３０３エピタキシャル成長層３０４，３０５エピタキシャル表面層の凹凸部３０６エピタキシャル層３１０支持基体３１１絶縁膜４０１Ｐ型Ｓｉ基板４０２多孔質層４０３単結晶Ｓｉ層４０４パーティクル４０５多結晶シリコン層４０６多結晶シリコン４１０支持基板４１１絶縁膜５０１半導体基板５０２陽極化成層５０３半導体層５０４パーティクル５０５空隙５１０支持基板５１１絶縁膜

Claims

【特許請求の範囲】

【請求項１】半導体基板の少なくとも一主面側を多孔
質化し、形成された多孔質層上に半導体層を形成する工
程と、該半導体層表面を平坦化する工程と、該半導体層の平坦化面を貼り合わせ面として、前記半導
体基板と他の基板との貼り合わせを行なう工程と、を備えた貼り合わせ半導体基板の形成方法。
【請求項２】請求項１記載の貼り合わせ半導体基板の
形成方法において、前記半導体層はシリコン単結晶から
なることを特徴とする貼り合わせ半導体基板の形成方
法。
【請求項３】請求項１記載の貼り合わせ半導体基板の
形成方法において、平坦化工程前の半導体層は、単結晶
層と非単結晶層との積層構造体からなることを特徴とす
る貼り合わせ半導体基板の形成方法。
【請求項４】請求項１記載の貼り合わせ半導体基板の
形成方法において、前記半導体層表面を平坦化した後
に、その表面に酸化膜を形成したことを特徴とする貼り
合わせ半導体基板の形成方法。
【請求項５】請求項１記載の貼り合わせ半導体基板の
形成方法において、前記他の基板は少なくとも貼り合わ
せ面が絶縁体の絶縁性基板であることを特徴とする貼り
合わせ半導体基板の形成方法。