JP3112106B2 - 半導体基材の作製方法 - Google Patents
半導体基材の作製方法Info
- Publication number
- JP3112106B2 JP3112106B2 JP03292258A JP29225891A JP3112106B2 JP 3112106 B2 JP3112106 B2 JP 3112106B2 JP 03292258 A JP03292258 A JP 03292258A JP 29225891 A JP29225891 A JP 29225891A JP 3112106 B2 JP3112106 B2 JP 3112106B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- porous
- single crystal
- semiconductor layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims description 157
- 239000004065 semiconductor Substances 0.000 title claims description 44
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 239000010410 layer Substances 0.000 claims description 91
- 239000013078 crystal Substances 0.000 claims description 64
- 229910052710 silicon Inorganic materials 0.000 claims description 49
- 239000010703 silicon Substances 0.000 claims description 49
- 238000000034 method Methods 0.000 claims description 44
- 238000005530 etching Methods 0.000 claims description 21
- 238000010438 heat treatment Methods 0.000 claims description 18
- 239000000853 adhesive Substances 0.000 claims description 16
- 230000001070 adhesive effect Effects 0.000 claims description 16
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 12
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 9
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 claims description 7
- 238000002048 anodisation reaction Methods 0.000 claims description 6
- 238000005498 polishing Methods 0.000 claims description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 4
- 239000002344 surface layer Substances 0.000 claims description 3
- 229910052757 nitrogen Inorganic materials 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 48
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 37
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 32
- 229910021426 porous silicon Inorganic materials 0.000 description 27
- 239000000243 solution Substances 0.000 description 25
- 239000010409 thin film Substances 0.000 description 21
- 239000010408 film Substances 0.000 description 12
- 239000001993 wax Substances 0.000 description 10
- 239000001257 hydrogen Substances 0.000 description 8
- 229910052739 hydrogen Inorganic materials 0.000 description 8
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 6
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 6
- YXFVVABEGXRONW-UHFFFAOYSA-N Toluene Chemical compound CC1=CC=CC=C1 YXFVVABEGXRONW-UHFFFAOYSA-N 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 230000035882 stress Effects 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 229910052594 sapphire Inorganic materials 0.000 description 5
- 239000010980 sapphire Substances 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000013461 design Methods 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 239000011259 mixed solution Substances 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 238000011160 research Methods 0.000 description 4
- OKKJLVBELUTLKV-UHFFFAOYSA-N Methanol Chemical compound OC OKKJLVBELUTLKV-UHFFFAOYSA-N 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 239000010453 quartz Substances 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 239000005350 fused silica glass Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 239000003960 organic solvent Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 125000004430 oxygen atom Chemical group O* 0.000 description 2
- -1 oxygen ions Chemical class 0.000 description 2
- 239000007790 solid phase Substances 0.000 description 2
- 239000004094 surface-active agent Substances 0.000 description 2
- 238000005406 washing Methods 0.000 description 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 229910002808 Si–O–Si Inorganic materials 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 150000001298 alcohols Chemical class 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000007743 anodising Methods 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000007865 diluting Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 230000006355 external stress Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000001534 heteroepitaxy Methods 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- BDERNNFJNOPAEC-UHFFFAOYSA-N propan-1-ol Chemical compound CCCO BDERNNFJNOPAEC-UHFFFAOYSA-N 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000010532 solid phase synthesis reaction Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000003756 stirring Methods 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
- 238000004857 zone melting Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/0203—Making porous regions on the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/1892—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof methods involving the use of temporary, removable substrates
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/012—Bonding, e.g. electrostatic for strain gauges
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/135—Removal of substrate
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/15—Silicon on sapphire SOS
Description
【０００１】
【産業上の利用分野】本発明は、半導体基材の作製方法
に関し、更に詳しくは、ガラス等の透明絶縁性基体上の
単結晶半導体層に作成される、高機能，高性能電子デバ
イス、集積回路などに適する半導体基材の作製方法に関
するものである。
に関し、更に詳しくは、ガラス等の透明絶縁性基体上の
単結晶半導体層に作成される、高機能，高性能電子デバ
イス、集積回路などに適する半導体基材の作製方法に関
するものである。
【０００２】
【従来の技術】絶縁物上の単結晶Ｓｉ半導体層の形成
は、Ｓｉｌｉｃｏｎ ｏｎＩｎｓｕｌａｔｏｒ（ＳＯ
Ｉ）技術として広く知られ、通常のＳｉ集積回路を作製
するバルクＳｉ基体では到達しえない数々の優位点をこ
の基体が有することから、多くの研究が成されてきた。
すなわち、ＳＯＩ技術を利用することで、．誘電体分
離が容易で高集積化が可能、．対放射線耐性に優れて
いる、．浮遊容量が低減され高速化が可能、．ウエ
ル工程が省略できる、．ラッチアップを防止できる、
．薄膜化による完全空乏型電界効果トランジスタが可
能、等の優位点が得られる。上記したようなデバイス特
性上の多くの利点を実現するために、ここ数十年に渡り
ＳＯＩ構造の形成方法について研究されてきている。こ
の内容は、例えばＳｐｅｃｉａｌ ｌｓｓｕｅ：”Ｓｉ
ｎｇｌｅ−ｃｒｙｓｔａｌｓｉｌｉｃｏｎ ｏｎ ｎｏ
ｎ−ｓｉｎｇｌｅ−ｃｒｙｓｔａｌ ｉｎｓｕｌａｔｏ
ｒｓ”；ｅｄｉｔｅｄ ｂｙ Ｇ．Ｗ．Ｃｕｌｌｅｎ，
Ｊｏｕｒｎａｌ ｏｆ Ｃｒｙｓｔａｌ Ｇｒｏｗｔ
ｈ，ｖｏｌｕｍｅ ６３，ｎｏ ３，ｐｐ ４２９〜５
９０（１９８３）．等の文献にまとめられている。
は、Ｓｉｌｉｃｏｎ ｏｎＩｎｓｕｌａｔｏｒ（ＳＯ
Ｉ）技術として広く知られ、通常のＳｉ集積回路を作製
するバルクＳｉ基体では到達しえない数々の優位点をこ
の基体が有することから、多くの研究が成されてきた。
すなわち、ＳＯＩ技術を利用することで、．誘電体分
離が容易で高集積化が可能、．対放射線耐性に優れて
いる、．浮遊容量が低減され高速化が可能、．ウエ
ル工程が省略できる、．ラッチアップを防止できる、
．薄膜化による完全空乏型電界効果トランジスタが可
能、等の優位点が得られる。上記したようなデバイス特
性上の多くの利点を実現するために、ここ数十年に渡り
ＳＯＩ構造の形成方法について研究されてきている。こ
の内容は、例えばＳｐｅｃｉａｌ ｌｓｓｕｅ：”Ｓｉ
ｎｇｌｅ−ｃｒｙｓｔａｌｓｉｌｉｃｏｎ ｏｎ ｎｏ
ｎ−ｓｉｎｇｌｅ−ｃｒｙｓｔａｌ ｉｎｓｕｌａｔｏ
ｒｓ”；ｅｄｉｔｅｄ ｂｙ Ｇ．Ｗ．Ｃｕｌｌｅｎ，
Ｊｏｕｒｎａｌ ｏｆ Ｃｒｙｓｔａｌ Ｇｒｏｗｔ
ｈ，ｖｏｌｕｍｅ ６３，ｎｏ ３，ｐｐ ４２９〜５
９０（１９８３）．等の文献にまとめられている。
【０００３】多くのＳＯＩ技術の中でシリコン層が単結
晶であって、ある程度の集積回路を形成できるレベルま
で研究が進められた例としては、古くは単結晶サファイ
ア基体上にシリコン膜をＣＶＤ法（化学気相法）でヘテ
ロエピタキシーさせて形成するＳＯＳ（Ｓｉｌｉｃｏｎ
ｏｎ Ｓａｐｐｈｉｒｅ）が知られており、最も成熟
したＳＯＩ技術として一応の成功を収めている。しかし
この技術に於いてはシリコン層と下地サファイア基体界
面の格子不整合により大量の結晶欠陥が生じたり、サフ
ァイア基体からアルミニュームがシリコン層へ混入した
り、そして何よりも基体の高価格と大面積化への対応が
遅れているなどの理由によりその応用の広がりが妨げら
れている。
晶であって、ある程度の集積回路を形成できるレベルま
で研究が進められた例としては、古くは単結晶サファイ
ア基体上にシリコン膜をＣＶＤ法（化学気相法）でヘテ
ロエピタキシーさせて形成するＳＯＳ（Ｓｉｌｉｃｏｎ
ｏｎ Ｓａｐｐｈｉｒｅ）が知られており、最も成熟
したＳＯＩ技術として一応の成功を収めている。しかし
この技術に於いてはシリコン層と下地サファイア基体界
面の格子不整合により大量の結晶欠陥が生じたり、サフ
ァイア基体からアルミニュームがシリコン層へ混入した
り、そして何よりも基体の高価格と大面積化への対応が
遅れているなどの理由によりその応用の広がりが妨げら
れている。
【０００４】比較的近年には、サファイア基体を使用せ
ずにシリコン基体をもとにしてＳＯＩ構造を実現しよう
という試みが行なわれている。この試みは、次の三つに
大別される。 （１）シリコン単結晶基体の表面を酸化後に、酸化膜の
一部に窓を開けてシリコン基体を部分的に表出させ、そ
の部分をシードとして横方向へエピタキシャル成長さ
せ、ＳｉＯ2 上へシリコン単結晶層を形成するもの、
（２）シリコン単結晶基体そのものを活性層として使用
し、その下部になんらかの方法によってＳｉＯ2 の埋め
込み層を形成するもの、（３）シリコン基体を絶縁性の
基体と貼り合わせた後、シリコン基体を研磨、或いはエ
ッチングして、任意の厚みの単結晶層を残すもの、の三
つである。
ずにシリコン基体をもとにしてＳＯＩ構造を実現しよう
という試みが行なわれている。この試みは、次の三つに
大別される。 （１）シリコン単結晶基体の表面を酸化後に、酸化膜の
一部に窓を開けてシリコン基体を部分的に表出させ、そ
の部分をシードとして横方向へエピタキシャル成長さ
せ、ＳｉＯ2 上へシリコン単結晶層を形成するもの、
（２）シリコン単結晶基体そのものを活性層として使用
し、その下部になんらかの方法によってＳｉＯ2 の埋め
込み層を形成するもの、（３）シリコン基体を絶縁性の
基体と貼り合わせた後、シリコン基体を研磨、或いはエ
ッチングして、任意の厚みの単結晶層を残すもの、の三
つである。
【０００５】上記（１）を実現する手段として、基本的
に三種類ある。ＣＶＤ法により直接、単結晶層シリコン
を横方向エピタキシャル成長させる方法（気相法）、非
晶質シリコンを堆積して、熱処理により固相横方向エピ
タキシャル成長させる方法（固相法）、非晶質あるい
は、多結晶シリコン層に電子線、レーザー光等のエネル
ギービームを収束して照射し、溶融再結晶により単結晶
シリコン層をＳｉＯ2 上に成長させるか、または棒状ヒ
ーターにより帯状に溶融領域を走査する方法（Ｚｏｎｅ
Ｍｅｌｔｉｎｇ Ｒｅｃｒｙｓｔａｌｌｉｚａｔｉｏ
ｎ）（液相法）である。これらの方法にはそれぞれ一長
一短があるが、その制御性、生産性、均一性、品質に多
大の問題を残しており、いまだに工業的に実用化したも
のは少ない。例えばＣＶＤ法は平坦薄膜化するには、制
御性の良い研磨技術や犠牲酸化が必要となるし、固相成
長法においてはその結晶性が悪い。またビームアニール
法では、収束ビーム走査による処理時間と、ビームの重
なり具合、焦点調整などの制御性に問題がある。このう
ち、Ｚｏｎｅ ＭｅｌｔｉｎｇＲｅｃｒｙｓｔａｌｌｉ
ｚａｔｉｏｎ法がもっとも成熟しており、比較的大規模
な集積回路も試作されてはいるが、依然として亜粒界等
の結晶欠陥が多数残留しており、少数キャリヤーデバイ
スを作成するにいたってない。
に三種類ある。ＣＶＤ法により直接、単結晶層シリコン
を横方向エピタキシャル成長させる方法（気相法）、非
晶質シリコンを堆積して、熱処理により固相横方向エピ
タキシャル成長させる方法（固相法）、非晶質あるい
は、多結晶シリコン層に電子線、レーザー光等のエネル
ギービームを収束して照射し、溶融再結晶により単結晶
シリコン層をＳｉＯ2 上に成長させるか、または棒状ヒ
ーターにより帯状に溶融領域を走査する方法（Ｚｏｎｅ
Ｍｅｌｔｉｎｇ Ｒｅｃｒｙｓｔａｌｌｉｚａｔｉｏ
ｎ）（液相法）である。これらの方法にはそれぞれ一長
一短があるが、その制御性、生産性、均一性、品質に多
大の問題を残しており、いまだに工業的に実用化したも
のは少ない。例えばＣＶＤ法は平坦薄膜化するには、制
御性の良い研磨技術や犠牲酸化が必要となるし、固相成
長法においてはその結晶性が悪い。またビームアニール
法では、収束ビーム走査による処理時間と、ビームの重
なり具合、焦点調整などの制御性に問題がある。このう
ち、Ｚｏｎｅ ＭｅｌｔｉｎｇＲｅｃｒｙｓｔａｌｌｉ
ｚａｔｉｏｎ法がもっとも成熟しており、比較的大規模
な集積回路も試作されてはいるが、依然として亜粒界等
の結晶欠陥が多数残留しており、少数キャリヤーデバイ
スを作成するにいたってない。
【０００６】上記（２）を実現する手段として現在最も
多くの研究機関で研究開発が進められている技術は、サ
イモックス（ＳＩＭＯＸ：Ｓｅｐｅｒａｔｉｏｎｂｙ
ｉｏｎ ｉｍｐｌａｎｔｅｄ ｏｘｙｇｅｎ）と称され
るシリコン単結晶基体中に酸素のイオン注入によりＳｉ
Ｏ2 層を形成する方法である。この技術はシリコンプロ
セスと整合性が良いため現在もっとも成熟した手法であ
る。しかしながら、ＳｉＯ2 層を形成をするためには酸
素イオンを１０18ｉｏｎｓ／ｃｍ2 以上も注入する必要
があるが、その注入時間は長大であり生産性は高いとは
いえず、またウエハーコストは高い。更に結晶欠陥は多
く残存し、工業的に見て少数キャリヤーデバイスを作製
できる充分な品質に至っていない。ＳＩＭＯＸの他に、
多孔質シリコンの酸化による誘電体分離によりＳＯＩ構
造を形成するものも知られている。この方法は、Ｐ型シ
リコン単結晶基体表面にＮ型シリコン層をプロトンイオ
ン注入（イマイ他、Ｊ．Ｃｒｙｓｔａｌ Ｇｒｏｗｔ
ｈ，ｖｏｌ ６３，５４７（１９８３））、もしくは、
エピタキシャル成長とパターニングによって島状に形成
し、表面よりシリコン島を囲むようにＨＦ溶液中の陽極
化成法によりＰ型シリコン基体のみを多孔質化したの
ち、増速酸化によりＮ型シリコン島を誘電体分離する方
法である。上記方法では、分離されているシリコン領域
はデバイス工程のまえに決定されており、デバイス設計
の自由度を制限する場合があるという問題点がある。
多くの研究機関で研究開発が進められている技術は、サ
イモックス（ＳＩＭＯＸ：Ｓｅｐｅｒａｔｉｏｎｂｙ
ｉｏｎ ｉｍｐｌａｎｔｅｄ ｏｘｙｇｅｎ）と称され
るシリコン単結晶基体中に酸素のイオン注入によりＳｉ
Ｏ2 層を形成する方法である。この技術はシリコンプロ
セスと整合性が良いため現在もっとも成熟した手法であ
る。しかしながら、ＳｉＯ2 層を形成をするためには酸
素イオンを１０18ｉｏｎｓ／ｃｍ2 以上も注入する必要
があるが、その注入時間は長大であり生産性は高いとは
いえず、またウエハーコストは高い。更に結晶欠陥は多
く残存し、工業的に見て少数キャリヤーデバイスを作製
できる充分な品質に至っていない。ＳＩＭＯＸの他に、
多孔質シリコンの酸化による誘電体分離によりＳＯＩ構
造を形成するものも知られている。この方法は、Ｐ型シ
リコン単結晶基体表面にＮ型シリコン層をプロトンイオ
ン注入（イマイ他、Ｊ．Ｃｒｙｓｔａｌ Ｇｒｏｗｔ
ｈ，ｖｏｌ ６３，５４７（１９８３））、もしくは、
エピタキシャル成長とパターニングによって島状に形成
し、表面よりシリコン島を囲むようにＨＦ溶液中の陽極
化成法によりＰ型シリコン基体のみを多孔質化したの
ち、増速酸化によりＮ型シリコン島を誘電体分離する方
法である。上記方法では、分離されているシリコン領域
はデバイス工程のまえに決定されており、デバイス設計
の自由度を制限する場合があるという問題点がある。
【０００７】上記（３）を実現する手段としては、基本
的には二つに分かれる。その一つは、支持体となる基体
側にシリコン基体を用いる場合（この場合、少なくとも
どちらか片方のシリコン基体の表面は酸化されている）
であり、二つめは、支持体となる基体側にシリコン以外
の絶縁性基体を用いる場合である。両方の場合とも、二
枚の基体を貼り合わせた後、その界面の結合を強力なも
のにするために１０００℃前後の温度で熱処理する必要
がある。これらのプロセスは支持体の材料を問わず、シ
リコン基体を薄膜化する工程が最も重要であり、通常数
百μｍもの厚さのシリコン基体を均一に数μｍ、もしく
は１μｍ以下の厚さまで研磨、或いはエッチングしなけ
ればならず、その制御性や均一性の面で技術的に極めて
困難である。また支持体にシリコン以外の絶縁性基体を
用いた場合には、１０００℃前後の熱処理の工程で両基
体の熱膨張係数の違いから、貼り合わさった基体が反っ
てしまったり、または基体が割れてしまったり、または
両基体がはがれてしまう（或いは初めから貼り合わな
い）という問題も生じてしまう。熱膨張係数がシリコン
と近い材料を合成して支持基体に用いた例もあるが、そ
のような材料は知られている限りでは耐熱性が悪く、結
合を強めるための熱処理やデバイスを形成するためのプ
ロセス温度に耐えられない。
的には二つに分かれる。その一つは、支持体となる基体
側にシリコン基体を用いる場合（この場合、少なくとも
どちらか片方のシリコン基体の表面は酸化されている）
であり、二つめは、支持体となる基体側にシリコン以外
の絶縁性基体を用いる場合である。両方の場合とも、二
枚の基体を貼り合わせた後、その界面の結合を強力なも
のにするために１０００℃前後の温度で熱処理する必要
がある。これらのプロセスは支持体の材料を問わず、シ
リコン基体を薄膜化する工程が最も重要であり、通常数
百μｍもの厚さのシリコン基体を均一に数μｍ、もしく
は１μｍ以下の厚さまで研磨、或いはエッチングしなけ
ればならず、その制御性や均一性の面で技術的に極めて
困難である。また支持体にシリコン以外の絶縁性基体を
用いた場合には、１０００℃前後の熱処理の工程で両基
体の熱膨張係数の違いから、貼り合わさった基体が反っ
てしまったり、または基体が割れてしまったり、または
両基体がはがれてしまう（或いは初めから貼り合わな
い）という問題も生じてしまう。熱膨張係数がシリコン
と近い材料を合成して支持基体に用いた例もあるが、そ
のような材料は知られている限りでは耐熱性が悪く、結
合を強めるための熱処理やデバイスを形成するためのプ
ロセス温度に耐えられない。
【０００８】
【発明が解決しようとする課題】以上述べたように、高
性能電子デバイスを作製するに足るＳＯＩ基体を生産性
よく提供できる技術は、未だ達成するに至っていない。
またＳＯＩ構造を透明基体上に形成し、基体自体に機能
性を持たせることを第一の目的とする場合には、上記
（１）及び（２）の方法では原理的に不可能であり、上
記（３）の方法においても主流はシリコン基体どうしを
熱酸化膜を介して貼り合わせるものであって、シリコン
（基体）と熱膨張係数の異なる透明基体を直接貼り合わ
せ、シリコン基体を研磨してＳＯＩを得るのは極めて困
難である。
性能電子デバイスを作製するに足るＳＯＩ基体を生産性
よく提供できる技術は、未だ達成するに至っていない。
またＳＯＩ構造を透明基体上に形成し、基体自体に機能
性を持たせることを第一の目的とする場合には、上記
（１）及び（２）の方法では原理的に不可能であり、上
記（３）の方法においても主流はシリコン基体どうしを
熱酸化膜を介して貼り合わせるものであって、シリコン
（基体）と熱膨張係数の異なる透明基体を直接貼り合わ
せ、シリコン基体を研磨してＳＯＩを得るのは極めて困
難である。
【０００９】本発明では、透明絶縁性基体上に、基体と
熱膨張係数の大きく異なるシリコン単結晶薄膜とを貼り
合わせることを可能にし、高機能性ＳＯＩ基体を作製す
ることを目的とする。一方、大規模集積回路を作製する
際にも高価なＳＯＳや、ＳＩＭＯＸの代替足り得る高性
能半導体基材の作製方法も同時に提供することも目的と
する。
熱膨張係数の大きく異なるシリコン単結晶薄膜とを貼り
合わせることを可能にし、高機能性ＳＯＩ基体を作製す
ることを目的とする。一方、大規模集積回路を作製する
際にも高価なＳＯＳや、ＳＩＭＯＸの代替足り得る高性
能半導体基材の作製方法も同時に提供することも目的と
する。
【００１０】
【課題を解決するための手段】本発明の半導体基材の作
製方法は、多孔質単結晶半導体層と非多孔質単結晶半導
体層とを有する部材を用意する工程と、前記非多孔質単
結晶半導体層の表面を支持基体と接着剤を介して貼り合
わせる工程と、前記部材の多孔質単結晶半導体層を除去
する工程と、前記非多孔質単結晶半導体層をＳｉＯ 2 を
主成分とする透明絶縁性基体と貼り合わせる工程と、前
記接着剤を除去することにより前記支持基体と前記非多
孔質単結晶半導体層とを分離する工程と、前記透明絶縁
性基体と密着した前記非多孔質単結晶半導体層に熱処理
を施す工程と、を有することを特徴とする。
製方法は、多孔質単結晶半導体層と非多孔質単結晶半導
体層とを有する部材を用意する工程と、前記非多孔質単
結晶半導体層の表面を支持基体と接着剤を介して貼り合
わせる工程と、前記部材の多孔質単結晶半導体層を除去
する工程と、前記非多孔質単結晶半導体層をＳｉＯ 2 を
主成分とする透明絶縁性基体と貼り合わせる工程と、前
記接着剤を除去することにより前記支持基体と前記非多
孔質単結晶半導体層とを分離する工程と、前記透明絶縁
性基体と密着した前記非多孔質単結晶半導体層に熱処理
を施す工程と、を有することを特徴とする。
【００１１】
【００１２】
【作用】本発明の半導体基材の作製方法は、一部もしく
は全部が多孔質化されたシリコン単結晶基体の一多孔質
表面上に単結晶シリコンをエピタキシャル成長し、この
エピタキシャル層の表面を一旦任意の支持基体と接着剤
で接着し、シリコン単結晶基体の多孔質部分を選択的に
エッチングして（又は非多孔質部分を研磨によって除去
してから多孔質部分を選択的にエッチングして）シリコ
ン単結晶薄膜（ｍｅｍｂｒａｎｅ）とし、これを直接Ｓ
ｉＯ2 を主成分とする透明絶縁性基体に密着させた後に
接着剤を除去して支持基体と分離し、透明絶縁性基体と
密着したシリコン単結晶薄膜（エピタキシャル層）を熱
処理することにより絶縁性基体の表面組成であるＳｉＯ
2 とＳｉとが強い結合を形成してＳＯＩ基体（半導体基
材）を作製するものである。その際に通常では両材料間
の熱膨張係数の違いのため貼り合わせは非常に困難であ
るが、本発明の方法ではエピタキシャル成長層であるシ
リコン単結晶薄膜の厚みが極めて薄く、界面に結合が形
成されたときに受ける応力の絶対値が小さくて済むの
で、このような貼り合わせがはじめて可能になる。また
エピタキシャル成長層を直接透明絶縁性基体に接着しな
いで一旦任意の支持基体に移すのは、エッチング液、例
えば多孔質シリコン部分をフッ素、過酸化水素水、アル
コール系の混合エッチング液で選択エッチングする際
に、透明絶縁性基体も同時にエッチングされるのを防ぐ
ためである。
は全部が多孔質化されたシリコン単結晶基体の一多孔質
表面上に単結晶シリコンをエピタキシャル成長し、この
エピタキシャル層の表面を一旦任意の支持基体と接着剤
で接着し、シリコン単結晶基体の多孔質部分を選択的に
エッチングして（又は非多孔質部分を研磨によって除去
してから多孔質部分を選択的にエッチングして）シリコ
ン単結晶薄膜（ｍｅｍｂｒａｎｅ）とし、これを直接Ｓ
ｉＯ2 を主成分とする透明絶縁性基体に密着させた後に
接着剤を除去して支持基体と分離し、透明絶縁性基体と
密着したシリコン単結晶薄膜（エピタキシャル層）を熱
処理することにより絶縁性基体の表面組成であるＳｉＯ
2 とＳｉとが強い結合を形成してＳＯＩ基体（半導体基
材）を作製するものである。その際に通常では両材料間
の熱膨張係数の違いのため貼り合わせは非常に困難であ
るが、本発明の方法ではエピタキシャル成長層であるシ
リコン単結晶薄膜の厚みが極めて薄く、界面に結合が形
成されたときに受ける応力の絶対値が小さくて済むの
で、このような貼り合わせがはじめて可能になる。また
エピタキシャル成長層を直接透明絶縁性基体に接着しな
いで一旦任意の支持基体に移すのは、エッチング液、例
えば多孔質シリコン部分をフッ素、過酸化水素水、アル
コール系の混合エッチング液で選択エッチングする際
に、透明絶縁性基体も同時にエッチングされるのを防ぐ
ためである。
【００１３】本発明を実施するにあたって、多孔質シリ
コンが有する重要な物理的効果が二点ある。一つには多
孔質シリコンのエッチング特性である。通常シリコンは
フッ酸では殆どエッチングされないが、多孔質化するこ
とによってエッチングが可能となる。しかも図４に示す
ようにフッ酸、過酸化水素水、アルコールの混合エッチ
ング液を用いると、非多孔質と多孔質では約１０の５乗
倍ものエッチング速度比が得られる（図４中、白丸は多
孔質シリコン、黒丸は非多孔質たる単結晶シリコンを示
す。）。従って１μｍ前後の薄層でも均一に制御性よく
選択エッチングが可能になる。もう一つの効果はエピタ
キシャル成長特性である。多孔質シリコンは結晶構造と
しては単結晶構造を保っており、表面から内部にわたっ
て数十〜数百オングストローム径の孔が高密度に存在す
るものである。この表面に成長するエピタキシャル層
は、非多孔質の単結晶基体上のエピタキシャル層と同等
の結晶性が得られるという特性を有する。従って活性層
として信頼性の高い単結晶シリコン基体上のエピタキシ
ャル層と同等の単結晶薄膜を用いるので、従来のＳＯＩ
基体に比べて優れた結晶性を有するＳＯＩ基体が提供で
きる。
コンが有する重要な物理的効果が二点ある。一つには多
孔質シリコンのエッチング特性である。通常シリコンは
フッ酸では殆どエッチングされないが、多孔質化するこ
とによってエッチングが可能となる。しかも図４に示す
ようにフッ酸、過酸化水素水、アルコールの混合エッチ
ング液を用いると、非多孔質と多孔質では約１０の５乗
倍ものエッチング速度比が得られる（図４中、白丸は多
孔質シリコン、黒丸は非多孔質たる単結晶シリコンを示
す。）。従って１μｍ前後の薄層でも均一に制御性よく
選択エッチングが可能になる。もう一つの効果はエピタ
キシャル成長特性である。多孔質シリコンは結晶構造と
しては単結晶構造を保っており、表面から内部にわたっ
て数十〜数百オングストローム径の孔が高密度に存在す
るものである。この表面に成長するエピタキシャル層
は、非多孔質の単結晶基体上のエピタキシャル層と同等
の結晶性が得られるという特性を有する。従って活性層
として信頼性の高い単結晶シリコン基体上のエピタキシ
ャル層と同等の単結晶薄膜を用いるので、従来のＳＯＩ
基体に比べて優れた結晶性を有するＳＯＩ基体が提供で
きる。
【００１４】
【実施態様例】本発明の実施態様例を図１及び図２を用
いて説明する。
いて説明する。
【００１５】まず、単結晶シリコン基体１００を陽極化
成して多孔質シリコン層又は多孔質シリコン基体１０１
を形成する。このとき多孔質化する領域は、図１（Ａ）
に示すように、基体の片側表面層のみでも、図１（Ｂ）
に示すように、基体全体でもかまわない。図１（Ａ）に
示すように、片側表面層のみを多孔質化する場合には、
その領域は１０〜１００μｍの厚みでよい。以下、多孔
質シリコンの形成方法について、図２を用いて説明す
る。まず基体としてＰ型の単結晶シリコン基体２００を
用意する。Ｎ型でも不可能ではないが、その場合は低抵
抗の基体に限定される。基体２００を図２（Ａ）に示す
ような装置にセッティングする。即ち基体２００の片側
がフッ酸系の溶液２０４に接していて、溶液２０４側に
負の電極２０６がとられており、逆側は正の金属電極２
０５に接している。図２（Ｂ）に示すように、正電極側
の金属電極２０５′も溶液２０４′を介して電位をとっ
てもかまわない。いずれにせよフッ酸系溶液に接してい
る基体２００の負の電極側から多孔質化が起こる。フッ
酸系溶液２０４としては、一般的には濃フッ酸（４９％
ＨＦ）を用いる。純水（Ｈ2 Ｏ）で希釈していくと、流
す電流値にもよるが、ある濃度からエッチングが起こっ
てしまうので好ましくない。また陽極化成中に基体２０
０の表面から気泡が発生してしまい、この気泡を効率よ
く取り除く目的から、界面活性剤としてアルコールを加
える場合がある。アルコールとしてはメタノール、エタ
ノール、プロパノール、イソプロパノール等が用いられ
る。また界面活性剤の代わりに撹はん器を用いて、溶液
を撹はんしながら陽極化成を行ってもよい。負電極２０
６に関しては、フッ酸溶液に対して侵食されないような
材料、例えば金（Ａｕ）、白金（Ｐｔ）等が用いられ
る。正側の電極２０５の材質は一般に用いられる金属材
料でかまわないが、陽極化成が基体２００すべてになさ
れた時点で、フッ酸系溶液２０４が正電極２０５に達す
るので、正電極２０５の表面にも耐フッ酸溶液性の金属
膜をコーティングしておくとよい。陽極化成を行う電流
値は最大数百ｍＡ／ｃｍ2 であり、最小値は零でなけれ
ばよい。この値は多孔質化したシリコンの表面に良質の
エピタキシャル成長ができる範囲内で決定される。通常
電流値が大きいと陽極化成の速度が増すと同時に、多孔
質シリコン層の密度が小さくなる。即ち孔の占める体積
がおおきくなる。これによってエピタキシャル成長の条
件が変わってくるのである。
成して多孔質シリコン層又は多孔質シリコン基体１０１
を形成する。このとき多孔質化する領域は、図１（Ａ）
に示すように、基体の片側表面層のみでも、図１（Ｂ）
に示すように、基体全体でもかまわない。図１（Ａ）に
示すように、片側表面層のみを多孔質化する場合には、
その領域は１０〜１００μｍの厚みでよい。以下、多孔
質シリコンの形成方法について、図２を用いて説明す
る。まず基体としてＰ型の単結晶シリコン基体２００を
用意する。Ｎ型でも不可能ではないが、その場合は低抵
抗の基体に限定される。基体２００を図２（Ａ）に示す
ような装置にセッティングする。即ち基体２００の片側
がフッ酸系の溶液２０４に接していて、溶液２０４側に
負の電極２０６がとられており、逆側は正の金属電極２
０５に接している。図２（Ｂ）に示すように、正電極側
の金属電極２０５′も溶液２０４′を介して電位をとっ
てもかまわない。いずれにせよフッ酸系溶液に接してい
る基体２００の負の電極側から多孔質化が起こる。フッ
酸系溶液２０４としては、一般的には濃フッ酸（４９％
ＨＦ）を用いる。純水（Ｈ2 Ｏ）で希釈していくと、流
す電流値にもよるが、ある濃度からエッチングが起こっ
てしまうので好ましくない。また陽極化成中に基体２０
０の表面から気泡が発生してしまい、この気泡を効率よ
く取り除く目的から、界面活性剤としてアルコールを加
える場合がある。アルコールとしてはメタノール、エタ
ノール、プロパノール、イソプロパノール等が用いられ
る。また界面活性剤の代わりに撹はん器を用いて、溶液
を撹はんしながら陽極化成を行ってもよい。負電極２０
６に関しては、フッ酸溶液に対して侵食されないような
材料、例えば金（Ａｕ）、白金（Ｐｔ）等が用いられ
る。正側の電極２０５の材質は一般に用いられる金属材
料でかまわないが、陽極化成が基体２００すべてになさ
れた時点で、フッ酸系溶液２０４が正電極２０５に達す
るので、正電極２０５の表面にも耐フッ酸溶液性の金属
膜をコーティングしておくとよい。陽極化成を行う電流
値は最大数百ｍＡ／ｃｍ2 であり、最小値は零でなけれ
ばよい。この値は多孔質化したシリコンの表面に良質の
エピタキシャル成長ができる範囲内で決定される。通常
電流値が大きいと陽極化成の速度が増すと同時に、多孔
質シリコン層の密度が小さくなる。即ち孔の占める体積
がおおきくなる。これによってエピタキシャル成長の条
件が変わってくるのである。
【００１６】次に図１（Ｃ）に示すように、以上のよう
にして形成した多孔質シリコン基体、もしくは多孔質シ
リコン層１０１上に（ここでは、多孔質シリコン基体１
０１を示している。）、非多孔質の単結晶シリコン層１
０２をエピタキシャル成長する。エピタキシャル成長は
一般的な熱ＣＶＤ法、減圧ＣＶＤ法、プラズマＣＶＤ
法、分子線エピタキシー法、スパッタ法等で行われる。
成長する膜厚はＳＯＩ層の設計値と同じくすれば良い
が、好ましくは２μｍ以下の膜厚が良い。これは２μｍ
を超える膜厚の単結晶シリコン膜がＳｉＯ2 を主成分と
する透明絶縁性基体と密着している場合、これを熱処理
すると両材料の熱膨張係数の違いから貼り合わせ界面に
大きな応力が発生し、シリコン膜の破壊、基体の反り、
または界面での剥離等が起こってしまうからである。膜
厚が２μｍ以下であれば応力は比較的小さくてすむの
で、膜の破壊、剥離、反り等は起こりにくい。
にして形成した多孔質シリコン基体、もしくは多孔質シ
リコン層１０１上に（ここでは、多孔質シリコン基体１
０１を示している。）、非多孔質の単結晶シリコン層１
０２をエピタキシャル成長する。エピタキシャル成長は
一般的な熱ＣＶＤ法、減圧ＣＶＤ法、プラズマＣＶＤ
法、分子線エピタキシー法、スパッタ法等で行われる。
成長する膜厚はＳＯＩ層の設計値と同じくすれば良い
が、好ましくは２μｍ以下の膜厚が良い。これは２μｍ
を超える膜厚の単結晶シリコン膜がＳｉＯ2 を主成分と
する透明絶縁性基体と密着している場合、これを熱処理
すると両材料の熱膨張係数の違いから貼り合わせ界面に
大きな応力が発生し、シリコン膜の破壊、基体の反り、
または界面での剥離等が起こってしまうからである。膜
厚が２μｍ以下であれば応力は比較的小さくてすむの
で、膜の破壊、剥離、反り等は起こりにくい。
【００１７】次に図１（Ｄ）に示すように、単結晶シリ
コン層（エピタキシャル層）１０２に接着剤１０３を塗
布し、支持基体１１０を接着する。接着剤１０３は室温
で固化していて、加熱すると軟化するものを用いる。ま
た硫酸等の酸溶液や、アセトン、トルエン等の有機溶剤
に溶解するものが好ましい。例えばエレクトロン・ワッ
クス他、各種ワックスが最適である。支持基体１１０に
関しては形状、大きさ（厚み）、材料などは任意のもの
でかまわない。例えばシリコン（単結晶でも多結晶でも
かまわない）を支持基体材料に用いれば、１つの支持基
体を半永久的に使用することが可能である。
コン層（エピタキシャル層）１０２に接着剤１０３を塗
布し、支持基体１１０を接着する。接着剤１０３は室温
で固化していて、加熱すると軟化するものを用いる。ま
た硫酸等の酸溶液や、アセトン、トルエン等の有機溶剤
に溶解するものが好ましい。例えばエレクトロン・ワッ
クス他、各種ワックスが最適である。支持基体１１０に
関しては形状、大きさ（厚み）、材料などは任意のもの
でかまわない。例えばシリコン（単結晶でも多結晶でも
かまわない）を支持基体材料に用いれば、１つの支持基
体を半永久的に使用することが可能である。
【００１８】次に図１（Ｅ）に示すように、上記支持基
体１１０と接着した、エピタキシャル成長層を有する基
体側を、エピタキシャル成長層たる単結晶シリコン層１
０２を残して他を選択的にエッチングする。このときエ
ッチングされる部分が全体にわたって多孔質である場合
には、接着した基体ごとフッ酸系溶液中に浸しておけ
ば、多孔質部分１０１は全て選択的にエッチングされ
る。エッチングされる部分に単結晶シリコン基体１００
のままの単結晶領域を含む場合には、シリコン基体１０
０の単結晶領域のみをはじめに研磨して除去するのが好
ましい。そして多孔質部分たる多孔質層１０１が露出し
た時点で研磨を終了し、後はフッ酸系溶液中で選択エッ
チングを行える。いずれの場合にせよ多孔質でない単結
晶のエピタキシャル成長部分の単結晶シリコン層１０２
は殆どフッ酸と反応しないので薄膜として残る。また当
然のことながら支持基体１１０は、フッ酸系溶液に反応
しにくい材料を用いることが好ましい。このときフッ酸
系溶液というのは、フッ酸のほかに過酸化水素水（Ｈ2
Ｏ2 ）やアルコール類を混合したものが用いられる。フ
ッ酸と硝酸、もしくはこれに酢酸を加えた混合溶液でも
多孔質シリコンの選択エッチングは可能だが、この場合
残されるべき単結晶シリコン薄膜も多少エッチングされ
るので、精密に時間等の制御をする必要がある。
体１１０と接着した、エピタキシャル成長層を有する基
体側を、エピタキシャル成長層たる単結晶シリコン層１
０２を残して他を選択的にエッチングする。このときエ
ッチングされる部分が全体にわたって多孔質である場合
には、接着した基体ごとフッ酸系溶液中に浸しておけ
ば、多孔質部分１０１は全て選択的にエッチングされ
る。エッチングされる部分に単結晶シリコン基体１００
のままの単結晶領域を含む場合には、シリコン基体１０
０の単結晶領域のみをはじめに研磨して除去するのが好
ましい。そして多孔質部分たる多孔質層１０１が露出し
た時点で研磨を終了し、後はフッ酸系溶液中で選択エッ
チングを行える。いずれの場合にせよ多孔質でない単結
晶のエピタキシャル成長部分の単結晶シリコン層１０２
は殆どフッ酸と反応しないので薄膜として残る。また当
然のことながら支持基体１１０は、フッ酸系溶液に反応
しにくい材料を用いることが好ましい。このときフッ酸
系溶液というのは、フッ酸のほかに過酸化水素水（Ｈ2
Ｏ2 ）やアルコール類を混合したものが用いられる。フ
ッ酸と硝酸、もしくはこれに酢酸を加えた混合溶液でも
多孔質シリコンの選択エッチングは可能だが、この場合
残されるべき単結晶シリコン薄膜も多少エッチングされ
るので、精密に時間等の制御をする必要がある。
【００１９】次に図１（Ｆ）に示すように、多孔質部分
を選択エッチングしたことによって露出したエピタキシ
ャル層たる単結晶シリコン層１０２を、ＳｉＯ2 を主成
分とする透明絶縁性基体１１１と密着させる。透明絶縁
性基体１１１は溶融石英、合成石英、高融点（結晶化）
ガラス等の中から選ばれる。基体１１１と密着した後に
基体全体を加熱し、接着剤を溶融して支持基体１１０を
分離する。加熱温度は、接着剤としてワックスを用いた
場合通常百℃前後で軟化するので、２００℃以下の加熱
で十分である。支持基体１１０を分離した後、エピタキ
シャル層たる単結晶シリコン層１０２表面に残された接
着剤の残さを硫酸／過酸化水素水混合液、またはトルエ
ン等の有機溶剤で十分に洗浄する。この時点では単結晶
薄膜１０２と絶縁性基体１１１の界面は、単に密着させ
ただけの貼り合わせ物であるが、特に熱処理を施さなく
ても外部応力を加えない限り通常のシリコン基体と同様
な取り扱いが可能である。これは基体１１１と薄膜１０
２との界面における水素結合のためである。水素結合は
分子間結合であるので、界面の密着性が高い程、即ち基
体と薄膜との平坦性が高い程強くなる。従って基体と薄
膜の密着性を高めるために、基体の上から重石等で均一
な圧力をかけるのも有効な手段である。また水素結合は
密着する界面の水素原子（−Ｈ）と酸素原子（−Ｏ−）
間の引力であるので、単結晶薄膜１０２と絶縁性基体１
１１とを密着させる前の洗浄の最終工程で水素結合が行
い易くなるように表面処理を施すことによって、かなり
結合力を高めることができる。
を選択エッチングしたことによって露出したエピタキシ
ャル層たる単結晶シリコン層１０２を、ＳｉＯ2 を主成
分とする透明絶縁性基体１１１と密着させる。透明絶縁
性基体１１１は溶融石英、合成石英、高融点（結晶化）
ガラス等の中から選ばれる。基体１１１と密着した後に
基体全体を加熱し、接着剤を溶融して支持基体１１０を
分離する。加熱温度は、接着剤としてワックスを用いた
場合通常百℃前後で軟化するので、２００℃以下の加熱
で十分である。支持基体１１０を分離した後、エピタキ
シャル層たる単結晶シリコン層１０２表面に残された接
着剤の残さを硫酸／過酸化水素水混合液、またはトルエ
ン等の有機溶剤で十分に洗浄する。この時点では単結晶
薄膜１０２と絶縁性基体１１１の界面は、単に密着させ
ただけの貼り合わせ物であるが、特に熱処理を施さなく
ても外部応力を加えない限り通常のシリコン基体と同様
な取り扱いが可能である。これは基体１１１と薄膜１０
２との界面における水素結合のためである。水素結合は
分子間結合であるので、界面の密着性が高い程、即ち基
体と薄膜との平坦性が高い程強くなる。従って基体と薄
膜の密着性を高めるために、基体の上から重石等で均一
な圧力をかけるのも有効な手段である。また水素結合は
密着する界面の水素原子（−Ｈ）と酸素原子（−Ｏ−）
間の引力であるので、単結晶薄膜１０２と絶縁性基体１
１１とを密着させる前の洗浄の最終工程で水素結合が行
い易くなるように表面処理を施すことによって、かなり
結合力を高めることができる。
【００２０】次に水素結合によって密着している基体と
薄膜との剛体に熱処理を施し、図１（Ｆ）に示すような
貼り合わせ型ＳＯＩ基体を得る。熱処理は酸素、窒素、
水素、希ガス等の雰囲気中で、６００℃以上で行う。一
般的に熱処理の温度が高ければ高いほど、界面の結合力
が強まる。これは約２００℃以上になると、水素結合し
ていた水素と酸素との両原子がＨ2 Ｏの形で脱水し、そ
のあとに縮合したシラノール結合（Ｓｉ−Ｏ−Ｓｉ）を
形成するためである。但し脱水したＨ2 Ｏが界面近傍に
空隙（ボイド）等の形で残存している間は、まだ結合力
は最も高い状態ではなく、このボイドが拡散して完全に
消滅したときに最も結合力が高くなる。そしてこの状態
で結合力は飽和し、それ以上の高温処理をしても結合力
がさらに強まることはない。この結合力が飽和する温度
は約９００℃である。従って熱処理の温度は１０００℃
前後が適当である。熱処理を終えて室温に戻されたＳＯ
Ｉ基体は、シラノール結合を形成した温度の膨張状態か
ら、結合を保ったままで収縮しようとする。そしてその
収縮率はシリコン単結晶膜の方が基体のＳｉＯ2 よりも
大きいため、界面に応力が発生する。しかし単結晶シリ
コンの体積が小さいので、応力の絶対値は小さく、体積
の大きな基体を歪ませるに至らない。また応力よりも結
合力の方が大きいために、単結晶薄膜が剥離したり割れ
たりすることもない。
薄膜との剛体に熱処理を施し、図１（Ｆ）に示すような
貼り合わせ型ＳＯＩ基体を得る。熱処理は酸素、窒素、
水素、希ガス等の雰囲気中で、６００℃以上で行う。一
般的に熱処理の温度が高ければ高いほど、界面の結合力
が強まる。これは約２００℃以上になると、水素結合し
ていた水素と酸素との両原子がＨ2 Ｏの形で脱水し、そ
のあとに縮合したシラノール結合（Ｓｉ−Ｏ−Ｓｉ）を
形成するためである。但し脱水したＨ2 Ｏが界面近傍に
空隙（ボイド）等の形で残存している間は、まだ結合力
は最も高い状態ではなく、このボイドが拡散して完全に
消滅したときに最も結合力が高くなる。そしてこの状態
で結合力は飽和し、それ以上の高温処理をしても結合力
がさらに強まることはない。この結合力が飽和する温度
は約９００℃である。従って熱処理の温度は１０００℃
前後が適当である。熱処理を終えて室温に戻されたＳＯ
Ｉ基体は、シラノール結合を形成した温度の膨張状態か
ら、結合を保ったままで収縮しようとする。そしてその
収縮率はシリコン単結晶膜の方が基体のＳｉＯ2 よりも
大きいため、界面に応力が発生する。しかし単結晶シリ
コンの体積が小さいので、応力の絶対値は小さく、体積
の大きな基体を歪ませるに至らない。また応力よりも結
合力の方が大きいために、単結晶薄膜が剥離したり割れ
たりすることもない。
【００２１】
【実施例】以下、本発明の実施例について図面を用いて
具体的に説明する。 （実施例１）図１及び図２を用いて本発明の第１実施例
を説明する。
具体的に説明する。 （実施例１）図１及び図２を用いて本発明の第１実施例
を説明する。
【００２２】まず、２００ミクロンの厚みを持った４イ
ンチＰ型（１００）単結晶シリコン基体（０．１〜０．
２Ωｃｍ）を用意し、これを図２（Ａ）に示すような装
置にセットして陽極化成を行ない、多孔質シリコン基体
１０１を得た（図１（Ｂ））。この時の溶液２０４は４
９％ＨＦ溶液を用い、電流密度１００ｍＡ／ｃｍ2 であ
った。そしてこの時の多孔質化速度は８．４μｍ／ｍｉ
ｎ．であり、２００μｍの厚みを持ったＰ型（１００）
シリコン基体は２４分で全体が多孔質化された。
ンチＰ型（１００）単結晶シリコン基体（０．１〜０．
２Ωｃｍ）を用意し、これを図２（Ａ）に示すような装
置にセットして陽極化成を行ない、多孔質シリコン基体
１０１を得た（図１（Ｂ））。この時の溶液２０４は４
９％ＨＦ溶液を用い、電流密度１００ｍＡ／ｃｍ2 であ
った。そしてこの時の多孔質化速度は８．４μｍ／ｍｉ
ｎ．であり、２００μｍの厚みを持ったＰ型（１００）
シリコン基体は２４分で全体が多孔質化された。
【００２３】次に図１（Ｃ）に示すように、該Ｐ型（１
００）多孔質シリコン基体１０１上にＣＶＤ法により、
単結晶シリコン層１０２を１．０μｍエピタキシャル成
長した。堆積条件は以下のとおりである。
００）多孔質シリコン基体１０１上にＣＶＤ法により、
単結晶シリコン層１０２を１．０μｍエピタキシャル成
長した。堆積条件は以下のとおりである。
【００２４】 使用ガス：ＳｉＨ4 ／Ｈ2 ガス流量：０．６２／１４０（ｌ／ｍｉｎ） 温度：７５０℃ 圧力：８０Ｔｏｒｒ 成長速度：０．１２μｍ／ｍｉｎ． 次に図１（Ｄ）に示すように、上記方法にて作成した基
体をホットプレート上で加熱しながら、エレクトロンワ
ックス１０３を単結晶シリコン層１０２上に塗り、４イ
ンチのシリコン支持基体１１０をエレクトロンワックス
１０３を介して単結晶シリコン層１０２に貼り合わせ
た。
体をホットプレート上で加熱しながら、エレクトロンワ
ックス１０３を単結晶シリコン層１０２上に塗り、４イ
ンチのシリコン支持基体１１０をエレクトロンワックス
１０３を介して単結晶シリコン層１０２に貼り合わせ
た。
【００２５】次に図１（Ｅ）に示すように、上記貼り合
わせ基体を選択エッチング溶液中に浸し、多孔質部分
（多孔質シリコン基体）１０１のみを選択的にエッチン
グした。このときエッチング溶液の組成と多孔質シリコ
ンに対するエッチング速度は、 ＨＦ：Ｈ2 Ｏ2 ：Ｃ2 Ｈ5 ＯＨ＝５：２５：６ １．６μｍ／ｍｉｎ． であった。従って２００μｍの多孔質部分は、約１２５
分間で全てエッチングされた。ちなみにこのときの単結
晶シリコン層１０２のエッチング速度は６オングストロ
ーム／ｈｏｕｒであり、殆どエッチングされずに残っ
た。
わせ基体を選択エッチング溶液中に浸し、多孔質部分
（多孔質シリコン基体）１０１のみを選択的にエッチン
グした。このときエッチング溶液の組成と多孔質シリコ
ンに対するエッチング速度は、 ＨＦ：Ｈ2 Ｏ2 ：Ｃ2 Ｈ5 ＯＨ＝５：２５：６ １．６μｍ／ｍｉｎ． であった。従って２００μｍの多孔質部分は、約１２５
分間で全てエッチングされた。ちなみにこのときの単結
晶シリコン層１０２のエッチング速度は６オングストロ
ーム／ｈｏｕｒであり、殆どエッチングされずに残っ
た。
【００２６】次に図１（Ｆ）に示すように、上記工程に
より得られた支持基体１１０と単結晶シリコン薄膜１０
２の貼り合わせ物を、塩酸／過酸化水素水／水（１：
１：５）混合溶液で１０分間洗浄し、さらに純水でリン
スして乾燥させた後、同等の洗浄を行った４インチの溶
融石英基体（厚み５２５μｍ）１１１と単結晶シリコン
層１０２とを密着させた。密着した基体をホットプレー
ト上で約１５０℃に加熱し、エレクトロンワックス１０
３が軟化したところで支持基体１１０を取り除いた。そ
して単結晶シリコン層１０２表面に残留しているエレク
トロンワックスを完全に除去するために、上記基体を硫
酸／過酸化水素水（３：１）混合溶液で洗浄した。最後
に石英基体１１１と単結晶シリコン層１０２との密着部
分を完全な結合にするために、試料をアニール炉で窒素
雰囲気中、１０００℃、２時間熱処理し、透明基体上に
厚さ１μｍの単結晶シリコン薄膜を備えたＳＯＩ基体を
得た。 （実施例２）図３を用いて本発明の第２実施例の詳細を
説明する。
より得られた支持基体１１０と単結晶シリコン薄膜１０
２の貼り合わせ物を、塩酸／過酸化水素水／水（１：
１：５）混合溶液で１０分間洗浄し、さらに純水でリン
スして乾燥させた後、同等の洗浄を行った４インチの溶
融石英基体（厚み５２５μｍ）１１１と単結晶シリコン
層１０２とを密着させた。密着した基体をホットプレー
ト上で約１５０℃に加熱し、エレクトロンワックス１０
３が軟化したところで支持基体１１０を取り除いた。そ
して単結晶シリコン層１０２表面に残留しているエレク
トロンワックスを完全に除去するために、上記基体を硫
酸／過酸化水素水（３：１）混合溶液で洗浄した。最後
に石英基体１１１と単結晶シリコン層１０２との密着部
分を完全な結合にするために、試料をアニール炉で窒素
雰囲気中、１０００℃、２時間熱処理し、透明基体上に
厚さ１μｍの単結晶シリコン薄膜を備えたＳＯＩ基体を
得た。 （実施例２）図３を用いて本発明の第２実施例の詳細を
説明する。
【００２７】まず図３（Ａ）に示すように、３００μｍ
の厚みを持った抵抗率０．０１Ω・ｃｍのＰ型（１０
０）シリコン基体３００を用意し、その表面に第１実施
例と同様にして多孔質シリコン層３０１を３０μｍの厚
みに形成した。
の厚みを持った抵抗率０．０１Ω・ｃｍのＰ型（１０
０）シリコン基体３００を用意し、その表面に第１実施
例と同様にして多孔質シリコン層３０１を３０μｍの厚
みに形成した。
【００２８】次に図３（Ｂ）に示すように、得られた基
体の多孔質側の表面に第１実施例と同様にしてエピタキ
シャル層の単結晶シリコン層３０２を１μｍの厚みに形
成した。
体の多孔質側の表面に第１実施例と同様にしてエピタキ
シャル層の単結晶シリコン層３０２を１μｍの厚みに形
成した。
【００２９】次に図３（Ｃ）に示すように、次に上記方
法にて作成した基体をホットプレート上で加熱しなが
ら、エレクトロンワックス３０３を単結晶シリコン層３
０２上に塗り、４インチのシリコン支持基体３１０をエ
レクトロンワックス３０３を介して単結晶シリコン層３
０２に貼り合わせた。
法にて作成した基体をホットプレート上で加熱しなが
ら、エレクトロンワックス３０３を単結晶シリコン層３
０２上に塗り、４インチのシリコン支持基体３１０をエ
レクトロンワックス３０３を介して単結晶シリコン層３
０２に貼り合わせた。
【００３０】次に図３（Ｄ）に示すように、単結晶基体
３００の単結晶面側から機械的研磨法により約２８０μ
ｍ研磨し、多孔質シリコン層３０１を露出させた。続い
てこの基体を第１実施例と同様のフッ酸系エッチング液
に浸し、多孔質シリコン層３０１のみを選択的にエッチ
ングした。
３００の単結晶面側から機械的研磨法により約２８０μ
ｍ研磨し、多孔質シリコン層３０１を露出させた。続い
てこの基体を第１実施例と同様のフッ酸系エッチング液
に浸し、多孔質シリコン層３０１のみを選択的にエッチ
ングした。
【００３１】次に図３（Ｅ）に示すように、後は第１実
施例と同様にして、十分な洗浄の後、４インチの石英基
体３１１と単結晶シリコン層３０２とを密着し、エレク
トロンワックス３０３を溶かすことで支持基体３１０を
分離し、再び洗浄後１０００℃前後の熱処理を行ってＳ
ＯＩ基体を作製した。
施例と同様にして、十分な洗浄の後、４インチの石英基
体３１１と単結晶シリコン層３０２とを密着し、エレク
トロンワックス３０３を溶かすことで支持基体３１０を
分離し、再び洗浄後１０００℃前後の熱処理を行ってＳ
ＯＩ基体を作製した。
【００３２】
【発明の効果】以上詳述したように、多孔質シリコン上
にエピタキシャル成長した単結晶の成長層を接着剤を介
して一担支持基体に保持させ、これを単独の薄膜（ｍｅ
ｍｂｒａｎｅ）になるようにもとの基体部分を選択エッ
チングし、薄膜のみを透明絶縁性基体と貼り合わせた後
に接着剤と支持基体とを分離し、透明絶縁性基体上に貼
り合った薄膜を高温で熱処理するという方法によって、
従来の熱膨張係数の異なる基体どうしの貼り合わせのよ
うに薄膜が割れたり、剥がれたり、また基体が大きく反
ったりすることがなくＳＯＩ基体を形成することが可能
になった。同時にエピタキシャル成長層は膜厚分布の制
御が容易であるため、本発明の貼り合わせによって得ら
れるＳＯＩ基体のシリコン膜厚の分布も極めて良好とな
る。そして本方法によって得られたＳＯＩ基体は光透過
性であるので、この性質を利用した機能性デバイスを設
計することが可能であるし、またＳＯＩ構造の大規模集
積回路を作製する目的に対しても、高価なＳＯＳや、Ｓ
ＩＭＯＸの代替足り得る半導体基材を提供することがで
きるようになった。
にエピタキシャル成長した単結晶の成長層を接着剤を介
して一担支持基体に保持させ、これを単独の薄膜（ｍｅ
ｍｂｒａｎｅ）になるようにもとの基体部分を選択エッ
チングし、薄膜のみを透明絶縁性基体と貼り合わせた後
に接着剤と支持基体とを分離し、透明絶縁性基体上に貼
り合った薄膜を高温で熱処理するという方法によって、
従来の熱膨張係数の異なる基体どうしの貼り合わせのよ
うに薄膜が割れたり、剥がれたり、また基体が大きく反
ったりすることがなくＳＯＩ基体を形成することが可能
になった。同時にエピタキシャル成長層は膜厚分布の制
御が容易であるため、本発明の貼り合わせによって得ら
れるＳＯＩ基体のシリコン膜厚の分布も極めて良好とな
る。そして本方法によって得られたＳＯＩ基体は光透過
性であるので、この性質を利用した機能性デバイスを設
計することが可能であるし、またＳＯＩ構造の大規模集
積回路を作製する目的に対しても、高価なＳＯＳや、Ｓ
ＩＭＯＸの代替足り得る半導体基材を提供することがで
きるようになった。
【図１】本発明の実施態様例及び第１実施例を説明する
ための模式的断面図である。
ための模式的断面図である。
【図２】シリコン基体を多孔質する際の装置の説明図で
ある。
ある。
【図３】本発明の第２実施例を説明図する模式的断面図
である。
である。
【図４】多孔質シリコンと単結晶シリコンのエッチング
速度比を示す特性図である。
速度比を示す特性図である。
１００ 単結晶シリコン基体 １０１ 多孔質シリコン層または多孔質シリコン基体 １０２ 単結晶シリコン層（エピタキシャル成長層） １０３ 接着剤 １１０ 支持基体 １１１ 透明絶縁性基体 ２００ 単結晶シリコン基体 ２０４ エッチング溶液 ２０４′ エッチング溶液 ２０５ 正電極 ２０５′ 正電極 ２０６ 負電極 ２０６′ 負電極 ３００ 単結晶シリコン基体 ３０１ 多孔質シリコン層 ３０２ 単結晶シリコン層（エピタキシャル成長層） ３０３ 接着剤 ３１０ 支持基体 ３１１ 透明絶縁性基体
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 27/12 H01L 21/02 H01L 21/762
Claims (8)
- 【請求項１】 多孔質単結晶半導体層と非多孔質単結晶
半導体層とを有する部材を用意する工程と、 前記非多孔質単結晶半導体層の表面を支持基体と接着剤
を介して貼り合わせる工程と、 前記部材の多孔質単結晶半導体層を除去する工程と、 前記非多孔質単結晶半導体層をＳｉＯ 2 を主成分とする
透明絶縁性基体と貼り合わせる工程と、 前記接着剤を除去することにより前記支持基体と前記非
多孔質単結晶半導体層とを分離する工程と、 前記透明絶縁性基体と密着した前記非多孔質単結晶半導
体層に熱処理を施す工程と、 を有する半導体基材の作製方法。 - 【請求項２】 前記部材を用意する工程は、シリコン単
結晶基体の片方の面の表層を多孔質化して前記多孔質単
結晶半導体層を形成し、前記多孔質単結晶半導体層の表
面上に前記非多孔質単結晶半導体層を形成する工程を含
む請求項１に記載の半導体基材の作製方法。 - 【請求項３】 前記多孔質単結晶半導体層を除去する工
程の前に、前記部材の一部を研磨によって除去する工程
を含む請求項１に記載の半導体基材の作製方法。 - 【請求項４】 前記部材を用意する工程は、シリコン単
結晶基体の全体を多孔質化して前記多孔質単結晶半導体
層を形成し、前記多孔質単結晶半導体層の一表面上に前
記非多孔質単結晶半導体層を形成する工程を含む請求項
１に記載の半導体基材の作製方法。 - 【請求項５】 前記多孔質単結晶半導体層は、陽極化成
により非多孔質単結晶半導体層を多孔質化したものであ
る請求項１に記載の半導体基材の作製方法。 - 【請求項６】 前記非多孔質単結晶半導体層は、シリコ
ン単結晶をエピタキシャル成長させることにより形成さ
れる請求項１に記載の半導体基材の作製 方法。 - 【請求項７】 前記接着剤は熱軟化性材料である請求項
１に記載の半導体基材の作製方法。 - 【請求項８】 前記多孔質単結晶半導体層の除去は、フ
ッ素、過酸化水素水、アルコール系の混合エッチング液
によるエッチングにより行う請求項１に記載の半導体基
材の作製方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03292258A JP3112106B2 (ja) | 1991-10-11 | 1991-10-11 | 半導体基材の作製方法 |
| US07/958,724 US5250460A (en) | 1991-10-11 | 1992-10-09 | Method of producing semiconductor substrate |
| DE69228349T DE69228349T2 (de) | 1991-10-11 | 1992-10-09 | Verfahren zur Herstellung eines Halbleitersubstrats |
| EP92117326A EP0536788B1 (en) | 1991-10-11 | 1992-10-09 | Method of producing semiconductor substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03292258A JP3112106B2 (ja) | 1991-10-11 | 1991-10-11 | 半導体基材の作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05102445A JPH05102445A (ja) | 1993-04-23 |
| JP3112106B2 true JP3112106B2 (ja) | 2000-11-27 |
Family
ID=17779469
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03292258A Expired - Fee Related JP3112106B2 (ja) | 1991-10-11 | 1991-10-11 | 半導体基材の作製方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5250460A (ja) |
| EP (1) | EP0536788B1 (ja) |
| JP (1) | JP3112106B2 (ja) |
| DE (1) | DE69228349T2 (ja) |
Families Citing this family (252)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1251556B1 (en) * | 1992-01-30 | 2010-03-24 | Canon Kabushiki Kaisha | Process for producing semiconductor substrate |
| JP3250673B2 (ja) * | 1992-01-31 | 2002-01-28 | キヤノン株式会社 | 半導体素子基体とその作製方法 |
| JP3416163B2 (ja) * | 1992-01-31 | 2003-06-16 | キヤノン株式会社 | 半導体基板及びその作製方法 |
| JPH05217824A (ja) * | 1992-01-31 | 1993-08-27 | Canon Inc | 半導体ウエハ及びその製造方法 |
| US5374870A (en) * | 1992-06-22 | 1994-12-20 | Principia Optics, Inc. | Laser screen cathode-ray tube with increased life span |
| JP3352118B2 (ja) * | 1992-08-25 | 2002-12-03 | キヤノン株式会社 | 半導体装置及びその製造方法 |
| JP3192000B2 (ja) * | 1992-08-25 | 2001-07-23 | キヤノン株式会社 | 半導体基板及びその作製方法 |
| JPH06244389A (ja) * | 1992-12-25 | 1994-09-02 | Canon Inc | 半導体基板の作製方法及び該方法により作製された半導体基板 |
| US5376818A (en) * | 1993-12-16 | 1994-12-27 | Kulite Semiconductor Products, Inc. | Large area P-N junction devices formed from porous silicon |
| TW330313B (en) * | 1993-12-28 | 1998-04-21 | Canon Kk | A semiconductor substrate and process for producing same |
| US7148119B1 (en) | 1994-03-10 | 2006-12-12 | Canon Kabushiki Kaisha | Process for production of semiconductor substrate |
| US20030087503A1 (en) * | 1994-03-10 | 2003-05-08 | Canon Kabushiki Kaisha | Process for production of semiconductor substrate |
| JP3381443B2 (ja) | 1995-02-02 | 2003-02-24 | ソニー株式会社 | 基体から半導体層を分離する方法、半導体素子の製造方法およびｓｏｉ基板の製造方法 |
| CN1132223C (zh) | 1995-10-06 | 2003-12-24 | 佳能株式会社 | 半导体衬底及其制造方法 |
| JP3250721B2 (ja) * | 1995-12-12 | 2002-01-28 | キヤノン株式会社 | Ｓｏｉ基板の製造方法 |
| JPH09331049A (ja) * | 1996-04-08 | 1997-12-22 | Canon Inc | 貼り合わせｓｏｉ基板の作製方法及びｓｏｉ基板 |
| US8018058B2 (en) * | 2004-06-21 | 2011-09-13 | Besang Inc. | Semiconductor memory device |
| US8058142B2 (en) * | 1996-11-04 | 2011-11-15 | Besang Inc. | Bonded semiconductor structure and method of making the same |
| US20050280155A1 (en) * | 2004-06-21 | 2005-12-22 | Sang-Yun Lee | Semiconductor bonding and layer transfer method |
| FR2756847B1 (fr) * | 1996-12-09 | 1999-01-08 | Commissariat Energie Atomique | Procede de separation d'au moins deux elements d'une structure en contact entre eux par implantation ionique |
| KR100234541B1 (ko) * | 1997-03-07 | 1999-12-15 | 윤종용 | 반도체장치 제조용 웨이퍼의 세정을 위한 세정조성물 및 그를 이용한 세정방법 |
| JP3647191B2 (ja) * | 1997-03-27 | 2005-05-11 | キヤノン株式会社 | 半導体装置の製造方法 |
| JP3985065B2 (ja) | 1997-05-14 | 2007-10-03 | 忠弘 大見 | 多孔質シリコン基板の形成方法及び多孔質シリコン基板の形成装置 |
| JP4473349B2 (ja) * | 1997-06-30 | 2010-06-02 | マクス−プランク−ゲゼルシャフト ツル フォルデルング デル ヴァイセンシャフト エー ファウ | 層状構造体製造方法、及び半導体基板 |
| EP0895282A3 (en) | 1997-07-30 | 2000-01-26 | Canon Kabushiki Kaisha | Method of preparing a SOI substrate by using a bonding process, and SOI substrate produced by the same |
| JPH11195775A (ja) | 1997-12-26 | 1999-07-21 | Sony Corp | 半導体基板および薄膜半導体素子およびそれらの製造方法ならびに陽極化成装置 |
| JP3501642B2 (ja) | 1997-12-26 | 2004-03-02 | キヤノン株式会社 | 基板処理方法 |
| JP4075021B2 (ja) * | 1997-12-26 | 2008-04-16 | ソニー株式会社 | 半導体基板の製造方法および薄膜半導体部材の製造方法 |
| US6010951A (en) * | 1998-04-14 | 2000-01-04 | National Semiconductor Corporation | Dual side fabricated semiconductor wafer |
| US6207515B1 (en) * | 1998-05-27 | 2001-03-27 | Taiwan Semiconductor Manufacturing Company | Method of fabricating buried source to shrink chip size in memory array |
| DE19851873A1 (de) * | 1998-11-10 | 2000-05-11 | Zae Bayern | Verfahren zum Aufwachsen einer kristallinen Struktur |
| JP2000223682A (ja) * | 1999-02-02 | 2000-08-11 | Canon Inc | 基体の処理方法及び半導体基板の製造方法 |
| US6410436B2 (en) | 1999-03-26 | 2002-06-25 | Canon Kabushiki Kaisha | Method of cleaning porous body, and process for producing porous body, non-porous film or bonded substrate |
| US6387829B1 (en) | 1999-06-18 | 2002-05-14 | Silicon Wafer Technologies, Inc. | Separation process for silicon-on-insulator wafer fabrication |
| FR2795865B1 (fr) * | 1999-06-30 | 2001-08-17 | Commissariat Energie Atomique | Procede de realisation d'un film mince utilisant une mise sous pression |
| US6352909B1 (en) | 2000-01-06 | 2002-03-05 | Silicon Wafer Technologies, Inc. | Process for lift-off of a layer from a substrate |
| US6797604B2 (en) | 2000-05-08 | 2004-09-28 | International Business Machines Corporation | Method for manufacturing device substrate with metal back-gate and structure formed thereby |
| FR2816445B1 (fr) * | 2000-11-06 | 2003-07-25 | Commissariat Energie Atomique | Procede de fabrication d'une structure empilee comprenant une couche mince adherant a un substrat cible |
| US6699770B2 (en) * | 2001-03-01 | 2004-03-02 | John Tarje Torvik | Method of making a hybride substrate having a thin silicon carbide membrane layer |
| US6479382B1 (en) | 2001-03-08 | 2002-11-12 | National Semiconductor Corporation | Dual-sided semiconductor chip and method for forming the chip with a conductive path through the chip that connects elements on each side of the chip |
| US7115973B1 (en) | 2001-03-08 | 2006-10-03 | National Semiconductor Corporation | Dual-sided semiconductor device with a resistive element that requires little silicon surface area |
| US6696352B1 (en) * | 2001-09-11 | 2004-02-24 | Silicon Wafer Technologies, Inc. | Method of manufacture of a multi-layered substrate with a thin single crystalline layer and a versatile sacrificial layer |
| US7109571B1 (en) | 2001-12-03 | 2006-09-19 | National Semiconductor Corporation | Method of forming a hermetic seal for silicon die with metal feed through structure |
| US6677235B1 (en) | 2001-12-03 | 2004-01-13 | National Semiconductor Corporation | Silicon die with metal feed through structure |
| WO2003103026A1 (en) * | 2002-06-03 | 2003-12-11 | Tien-Hsi Lee | Methods for transferring a layer onto a substrate |
| US7535100B2 (en) * | 2002-07-12 | 2009-05-19 | The United States Of America As Represented By The Secretary Of The Navy | Wafer bonding of thinned electronic materials and circuits to high performance substrates |
| AU2002356823A1 (en) * | 2002-07-24 | 2004-02-09 | William Carr | Method of manufacture of a multi-layered substrate with a thin single crystalline layer |
| US20100133695A1 (en) * | 2003-01-12 | 2010-06-03 | Sang-Yun Lee | Electronic circuit with embedded memory |
| US20100190334A1 (en) * | 2003-06-24 | 2010-07-29 | Sang-Yun Lee | Three-dimensional semiconductor structure and method of manufacturing the same |
| US8071438B2 (en) * | 2003-06-24 | 2011-12-06 | Besang Inc. | Semiconductor circuit |
| US20060207967A1 (en) * | 2003-07-03 | 2006-09-21 | Bocko Peter L | Porous processing carrier for flexible substrates |
| US20050001201A1 (en) * | 2003-07-03 | 2005-01-06 | Bocko Peter L. | Glass product for use in ultra-thin glass display applications |
| US7005388B1 (en) | 2003-12-04 | 2006-02-28 | National Semiconductor Corporation | Method of forming through-the-wafer metal interconnect structures |
| US8367524B2 (en) * | 2005-03-29 | 2013-02-05 | Sang-Yun Lee | Three-dimensional integrated circuit structure |
| US20110143506A1 (en) * | 2009-12-10 | 2011-06-16 | Sang-Yun Lee | Method for fabricating a semiconductor memory device |
| US20080079084A1 (en) * | 2006-09-28 | 2008-04-03 | Micron Technology, Inc. | Enhanced mobility MOSFET devices |
| US7709292B2 (en) * | 2006-09-29 | 2010-05-04 | Sadwick Laurence P | Processes and packaging for high voltage integrated circuits, electronic devices, and circuits |
| FR2915625B1 (fr) * | 2007-04-27 | 2009-10-02 | Soitec Silicon On Insulator | Procede de transfert d'une couche epitaxiale |
| US20080277778A1 (en) * | 2007-05-10 | 2008-11-13 | Furman Bruce K | Layer Transfer Process and Functionally Enhanced Integrated Circuits Products Thereby |
| US8815104B2 (en) | 2008-03-21 | 2014-08-26 | Alliance For Sustainable Energy, Llc | Copper-assisted, anti-reflection etching of silicon surfaces |
| US8395191B2 (en) | 2009-10-12 | 2013-03-12 | Monolithic 3D Inc. | Semiconductor device and structure |
| US8378715B2 (en) | 2009-04-14 | 2013-02-19 | Monolithic 3D Inc. | Method to construct systems |
| US8362482B2 (en) | 2009-04-14 | 2013-01-29 | Monolithic 3D Inc. | Semiconductor device and structure |
| US8058137B1 (en) | 2009-04-14 | 2011-11-15 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
| US8427200B2 (en) | 2009-04-14 | 2013-04-23 | Monolithic 3D Inc. | 3D semiconductor device |
| US8669778B1 (en) | 2009-04-14 | 2014-03-11 | Monolithic 3D Inc. | Method for design and manufacturing of a 3D semiconductor device |
| US8384426B2 (en) | 2009-04-14 | 2013-02-26 | Monolithic 3D Inc. | Semiconductor device and structure |
| US8362800B2 (en) | 2010-10-13 | 2013-01-29 | Monolithic 3D Inc. | 3D semiconductor device including field repairable logics |
| US9577642B2 (en) | 2009-04-14 | 2017-02-21 | Monolithic 3D Inc. | Method to form a 3D semiconductor device |
| US8405420B2 (en) | 2009-04-14 | 2013-03-26 | Monolithic 3D Inc. | System comprising a semiconductor device and structure |
| US8373439B2 (en) | 2009-04-14 | 2013-02-12 | Monolithic 3D Inc. | 3D semiconductor device |
| US7986042B2 (en) | 2009-04-14 | 2011-07-26 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
| US9509313B2 (en) | 2009-04-14 | 2016-11-29 | Monolithic 3D Inc. | 3D semiconductor device |
| US8754533B2 (en) | 2009-04-14 | 2014-06-17 | Monolithic 3D Inc. | Monolithic three-dimensional semiconductor device and structure |
| US9711407B2 (en) | 2009-04-14 | 2017-07-18 | Monolithic 3D Inc. | Method of manufacturing a three dimensional integrated circuit by transfer of a mono-crystalline layer |
| US8294159B2 (en) | 2009-10-12 | 2012-10-23 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
| US8536023B2 (en) | 2010-11-22 | 2013-09-17 | Monolithic 3D Inc. | Method of manufacturing a semiconductor device and structure |
| US10043781B2 (en) | 2009-10-12 | 2018-08-07 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11018133B2 (en) | 2009-10-12 | 2021-05-25 | Monolithic 3D Inc. | 3D integrated circuit |
| US10910364B2 (en) | 2009-10-12 | 2021-02-02 | Monolitaic 3D Inc. | 3D semiconductor device |
| US11374118B2 (en) | 2009-10-12 | 2022-06-28 | Monolithic 3D Inc. | Method to form a 3D integrated circuit |
| US10388863B2 (en) | 2009-10-12 | 2019-08-20 | Monolithic 3D Inc. | 3D memory device and structure |
| US8581349B1 (en) | 2011-05-02 | 2013-11-12 | Monolithic 3D Inc. | 3D memory semiconductor device and structure |
| US10157909B2 (en) | 2009-10-12 | 2018-12-18 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US8450804B2 (en) | 2011-03-06 | 2013-05-28 | Monolithic 3D Inc. | Semiconductor device and structure for heat removal |
| US8742476B1 (en) | 2012-11-27 | 2014-06-03 | Monolithic 3D Inc. | Semiconductor device and structure |
| US8476145B2 (en) | 2010-10-13 | 2013-07-02 | Monolithic 3D Inc. | Method of fabricating a semiconductor device and structure |
| US9099424B1 (en) | 2012-08-10 | 2015-08-04 | Monolithic 3D Inc. | Semiconductor system, device and structure with heat removal |
| US10366970B2 (en) | 2009-10-12 | 2019-07-30 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US10354995B2 (en) | 2009-10-12 | 2019-07-16 | Monolithic 3D Inc. | Semiconductor memory device and structure |
| CA2815754A1 (en) * | 2009-11-11 | 2011-05-19 | Alliance For Sustainable Energy, Llc | Wet-chemical systems and methods for producing black silicon substrates |
| US8461035B1 (en) | 2010-09-30 | 2013-06-11 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
| US8492886B2 (en) | 2010-02-16 | 2013-07-23 | Monolithic 3D Inc | 3D integrated circuit with logic |
| US8541819B1 (en) | 2010-12-09 | 2013-09-24 | Monolithic 3D Inc. | Semiconductor device and structure |
| US8026521B1 (en) | 2010-10-11 | 2011-09-27 | Monolithic 3D Inc. | Semiconductor device and structure |
| US8373230B1 (en) | 2010-10-13 | 2013-02-12 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
| US9099526B2 (en) | 2010-02-16 | 2015-08-04 | Monolithic 3D Inc. | Integrated circuit device and structure |
| US8828765B2 (en) | 2010-06-09 | 2014-09-09 | Alliance For Sustainable Energy, Llc | Forming high efficiency silicon solar cells using density-graded anti-reflection surfaces |
| KR101134819B1 (ko) | 2010-07-02 | 2012-04-13 | 이상윤 | 반도체 메모리 장치의 제조 방법 |
| US10217667B2 (en) | 2011-06-28 | 2019-02-26 | Monolithic 3D Inc. | 3D semiconductor device, fabrication method and system |
| US9953925B2 (en) | 2011-06-28 | 2018-04-24 | Monolithic 3D Inc. | Semiconductor system and device |
| US9219005B2 (en) | 2011-06-28 | 2015-12-22 | Monolithic 3D Inc. | Semiconductor system and device |
| US8642416B2 (en) | 2010-07-30 | 2014-02-04 | Monolithic 3D Inc. | Method of forming three dimensional integrated circuit devices using layer transfer technique |
| US8901613B2 (en) | 2011-03-06 | 2014-12-02 | Monolithic 3D Inc. | Semiconductor device and structure for heat removal |
| US10497713B2 (en) | 2010-11-18 | 2019-12-03 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
| US8163581B1 (en) | 2010-10-13 | 2012-04-24 | Monolith IC 3D | Semiconductor and optoelectronic devices |
| US11482440B2 (en) | 2010-12-16 | 2022-10-25 | Monolithic 3D Inc. | 3D semiconductor device and structure with a built-in test circuit for repairing faulty circuits |
| US8273610B2 (en) | 2010-11-18 | 2012-09-25 | Monolithic 3D Inc. | Method of constructing a semiconductor device and structure |
| US11227897B2 (en) | 2010-10-11 | 2022-01-18 | Monolithic 3D Inc. | Method for producing a 3D semiconductor memory device and structure |
| US10896931B1 (en) | 2010-10-11 | 2021-01-19 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US8114757B1 (en) | 2010-10-11 | 2012-02-14 | Monolithic 3D Inc. | Semiconductor device and structure |
| US11018191B1 (en) | 2010-10-11 | 2021-05-25 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11600667B1 (en) | 2010-10-11 | 2023-03-07 | Monolithic 3D Inc. | Method to produce 3D semiconductor devices and structures with memory |
| US11315980B1 (en) | 2010-10-11 | 2022-04-26 | Monolithic 3D Inc. | 3D semiconductor device and structure with transistors |
| US11469271B2 (en) | 2010-10-11 | 2022-10-11 | Monolithic 3D Inc. | Method to produce 3D semiconductor devices and structures with memory |
| US10290682B2 (en) | 2010-10-11 | 2019-05-14 | Monolithic 3D Inc. | 3D IC semiconductor device and structure with stacked memory |
| US11158674B2 (en) | 2010-10-11 | 2021-10-26 | Monolithic 3D Inc. | Method to produce a 3D semiconductor device and structure |
| US11257867B1 (en) | 2010-10-11 | 2022-02-22 | Monolithic 3D Inc. | 3D semiconductor device and structure with oxide bonds |
| US11024673B1 (en) | 2010-10-11 | 2021-06-01 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11869915B2 (en) | 2010-10-13 | 2024-01-09 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
| US11163112B2 (en) | 2010-10-13 | 2021-11-02 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with electromagnetic modulators |
| US11164898B2 (en) | 2010-10-13 | 2021-11-02 | Monolithic 3D Inc. | Multilevel semiconductor device and structure |
| US11063071B1 (en) | 2010-10-13 | 2021-07-13 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with waveguides |
| US11437368B2 (en) | 2010-10-13 | 2022-09-06 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with oxide bonding |
| US11605663B2 (en) | 2010-10-13 | 2023-03-14 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
| US10679977B2 (en) | 2010-10-13 | 2020-06-09 | Monolithic 3D Inc. | 3D microdisplay device and structure |
| US10833108B2 (en) | 2010-10-13 | 2020-11-10 | Monolithic 3D Inc. | 3D microdisplay device and structure |
| US10978501B1 (en) | 2010-10-13 | 2021-04-13 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with waveguides |
| US11404466B2 (en) | 2010-10-13 | 2022-08-02 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors |
| US11855114B2 (en) | 2010-10-13 | 2023-12-26 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
| US10943934B2 (en) | 2010-10-13 | 2021-03-09 | Monolithic 3D Inc. | Multilevel semiconductor device and structure |
| US11327227B2 (en) | 2010-10-13 | 2022-05-10 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with electromagnetic modulators |
| US10998374B1 (en) | 2010-10-13 | 2021-05-04 | Monolithic 3D Inc. | Multilevel semiconductor device and structure |
| US11133344B2 (en) | 2010-10-13 | 2021-09-28 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors |
| US9197804B1 (en) | 2011-10-14 | 2015-11-24 | Monolithic 3D Inc. | Semiconductor and optoelectronic devices |
| US11043523B1 (en) | 2010-10-13 | 2021-06-22 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors |
| US11694922B2 (en) | 2010-10-13 | 2023-07-04 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with oxide bonding |
| US11929372B2 (en) | 2010-10-13 | 2024-03-12 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
| US11855100B2 (en) | 2010-10-13 | 2023-12-26 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with oxide bonding |
| US8379458B1 (en) | 2010-10-13 | 2013-02-19 | Monolithic 3D Inc. | Semiconductor device and structure |
| US11804396B2 (en) | 2010-11-18 | 2023-10-31 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers |
| US11164770B1 (en) | 2010-11-18 | 2021-11-02 | Monolithic 3D Inc. | Method for producing a 3D semiconductor memory device and structure |
| US11443971B2 (en) | 2010-11-18 | 2022-09-13 | Monolithic 3D Inc. | 3D semiconductor device and structure with memory |
| US11862503B2 (en) | 2010-11-18 | 2024-01-02 | Monolithic 3D Inc. | Method for producing a 3D semiconductor device and structure with memory cells and multiple metal layers |
| US11031275B2 (en) | 2010-11-18 | 2021-06-08 | Monolithic 3D Inc. | 3D semiconductor device and structure with memory |
| US11355380B2 (en) | 2010-11-18 | 2022-06-07 | Monolithic 3D Inc. | Methods for producing 3D semiconductor memory device and structure utilizing alignment marks |
| US11569117B2 (en) | 2010-11-18 | 2023-01-31 | Monolithic 3D Inc. | 3D semiconductor device and structure with single-crystal layers |
| US11094576B1 (en) | 2010-11-18 | 2021-08-17 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor memory device and structure |
| US11508605B2 (en) | 2010-11-18 | 2022-11-22 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
| US11355381B2 (en) | 2010-11-18 | 2022-06-07 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
| US11482439B2 (en) | 2010-11-18 | 2022-10-25 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor memory device comprising charge trap junction-less transistors |
| US11615977B2 (en) | 2010-11-18 | 2023-03-28 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
| US11495484B2 (en) | 2010-11-18 | 2022-11-08 | Monolithic 3D Inc. | 3D semiconductor devices and structures with at least two single-crystal layers |
| US11901210B2 (en) | 2010-11-18 | 2024-02-13 | Monolithic 3D Inc. | 3D semiconductor device and structure with memory |
| US11854857B1 (en) | 2010-11-18 | 2023-12-26 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers |
| US11784082B2 (en) | 2010-11-18 | 2023-10-10 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding |
| US11482438B2 (en) | 2010-11-18 | 2022-10-25 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor memory device and structure |
| US11018042B1 (en) | 2010-11-18 | 2021-05-25 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
| US11521888B2 (en) | 2010-11-18 | 2022-12-06 | Monolithic 3D Inc. | 3D semiconductor device and structure with high-k metal gate transistors |
| US11121021B2 (en) | 2010-11-18 | 2021-09-14 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11107721B2 (en) | 2010-11-18 | 2021-08-31 | Monolithic 3D Inc. | 3D semiconductor device and structure with NAND logic |
| US11610802B2 (en) | 2010-11-18 | 2023-03-21 | Monolithic 3D Inc. | Method for producing a 3D semiconductor device and structure with single crystal transistors and metal gate electrodes |
| US11211279B2 (en) | 2010-11-18 | 2021-12-28 | Monolithic 3D Inc. | Method for processing a 3D integrated circuit and structure |
| US11004719B1 (en) | 2010-11-18 | 2021-05-11 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor memory device and structure |
| US11735462B2 (en) | 2010-11-18 | 2023-08-22 | Monolithic 3D Inc. | 3D semiconductor device and structure with single-crystal layers |
| US11923230B1 (en) | 2010-11-18 | 2024-03-05 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding |
| US8975670B2 (en) | 2011-03-06 | 2015-03-10 | Monolithic 3D Inc. | Semiconductor device and structure for heat removal |
| WO2012121706A1 (en) | 2011-03-08 | 2012-09-13 | Alliance For Sustainable Energy, Llc | Efficient black silicon photovoltaic devices with enhanced blue response |
| US10388568B2 (en) | 2011-06-28 | 2019-08-20 | Monolithic 3D Inc. | 3D semiconductor device and system |
| US8687399B2 (en) | 2011-10-02 | 2014-04-01 | Monolithic 3D Inc. | Semiconductor device and structure |
| US9029173B2 (en) | 2011-10-18 | 2015-05-12 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
| US9000557B2 (en) | 2012-03-17 | 2015-04-07 | Zvi Or-Bach | Semiconductor device and structure |
| US11594473B2 (en) | 2012-04-09 | 2023-02-28 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
| US11616004B1 (en) | 2012-04-09 | 2023-03-28 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
| US11881443B2 (en) | 2012-04-09 | 2024-01-23 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
| US10600888B2 (en) | 2012-04-09 | 2020-03-24 | Monolithic 3D Inc. | 3D semiconductor device |
| US11088050B2 (en) | 2012-04-09 | 2021-08-10 | Monolithic 3D Inc. | 3D semiconductor device with isolation layers |
| US11476181B1 (en) | 2012-04-09 | 2022-10-18 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
| US11694944B1 (en) | 2012-04-09 | 2023-07-04 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
| US11164811B2 (en) | 2012-04-09 | 2021-11-02 | Monolithic 3D Inc. | 3D semiconductor device with isolation layers and oxide-to-oxide bonding |
| US8557632B1 (en) | 2012-04-09 | 2013-10-15 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
| US11410912B2 (en) | 2012-04-09 | 2022-08-09 | Monolithic 3D Inc. | 3D semiconductor device with vias and isolation layers |
| US11735501B1 (en) | 2012-04-09 | 2023-08-22 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
| US8686428B1 (en) | 2012-11-16 | 2014-04-01 | Monolithic 3D Inc. | Semiconductor device and structure |
| US8574929B1 (en) | 2012-11-16 | 2013-11-05 | Monolithic 3D Inc. | Method to form a 3D semiconductor device and structure |
| US8674470B1 (en) | 2012-12-22 | 2014-03-18 | Monolithic 3D Inc. | Semiconductor device and structure |
| US11916045B2 (en) | 2012-12-22 | 2024-02-27 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
| US11961827B1 (en) | 2012-12-22 | 2024-04-16 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
| US11784169B2 (en) | 2012-12-22 | 2023-10-10 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
| US11309292B2 (en) | 2012-12-22 | 2022-04-19 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
| US11018116B2 (en) | 2012-12-22 | 2021-05-25 | Monolithic 3D Inc. | Method to form a 3D semiconductor device and structure |
| US11217565B2 (en) | 2012-12-22 | 2022-01-04 | Monolithic 3D Inc. | Method to form a 3D semiconductor device and structure |
| US11063024B1 (en) | 2012-12-22 | 2021-07-13 | Monlithic 3D Inc. | Method to form a 3D semiconductor device and structure |
| US11004694B1 (en) | 2012-12-29 | 2021-05-11 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US10651054B2 (en) | 2012-12-29 | 2020-05-12 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11087995B1 (en) | 2012-12-29 | 2021-08-10 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US10115663B2 (en) | 2012-12-29 | 2018-10-30 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US10600657B2 (en) | 2012-12-29 | 2020-03-24 | Monolithic 3D Inc | 3D semiconductor device and structure |
| US10903089B1 (en) | 2012-12-29 | 2021-01-26 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US9871034B1 (en) | 2012-12-29 | 2018-01-16 | Monolithic 3D Inc. | Semiconductor device and structure |
| US11430668B2 (en) | 2012-12-29 | 2022-08-30 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding |
| US10892169B2 (en) | 2012-12-29 | 2021-01-12 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US9385058B1 (en) | 2012-12-29 | 2016-07-05 | Monolithic 3D Inc. | Semiconductor device and structure |
| US11430667B2 (en) | 2012-12-29 | 2022-08-30 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding |
| US11177140B2 (en) | 2012-12-29 | 2021-11-16 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US10325651B2 (en) | 2013-03-11 | 2019-06-18 | Monolithic 3D Inc. | 3D semiconductor device with stacked memory |
| US11935949B1 (en) | 2013-03-11 | 2024-03-19 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and memory cells |
| US11869965B2 (en) | 2013-03-11 | 2024-01-09 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and memory cells |
| US8902663B1 (en) | 2013-03-11 | 2014-12-02 | Monolithic 3D Inc. | Method of maintaining a memory state |
| US8994404B1 (en) | 2013-03-12 | 2015-03-31 | Monolithic 3D Inc. | Semiconductor device and structure |
| US11088130B2 (en) | 2014-01-28 | 2021-08-10 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11923374B2 (en) | 2013-03-12 | 2024-03-05 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
| US11398569B2 (en) | 2013-03-12 | 2022-07-26 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US10840239B2 (en) | 2014-08-26 | 2020-11-17 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US10224279B2 (en) | 2013-03-15 | 2019-03-05 | Monolithic 3D Inc. | Semiconductor device and structure |
| US9117749B1 (en) | 2013-03-15 | 2015-08-25 | Monolithic 3D Inc. | Semiconductor device and structure |
| US9021414B1 (en) | 2013-04-15 | 2015-04-28 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
| US11270055B1 (en) | 2013-04-15 | 2022-03-08 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
| US11487928B2 (en) | 2013-04-15 | 2022-11-01 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
| US11574109B1 (en) | 2013-04-15 | 2023-02-07 | Monolithic 3D Inc | Automation methods for 3D integrated circuits and devices |
| US11341309B1 (en) | 2013-04-15 | 2022-05-24 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
| US11720736B2 (en) | 2013-04-15 | 2023-08-08 | Monolithic 3D Inc. | Automation methods for 3D integrated circuits and devices |
| US11030371B2 (en) | 2013-04-15 | 2021-06-08 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
| US11107808B1 (en) | 2014-01-28 | 2021-08-31 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11031394B1 (en) | 2014-01-28 | 2021-06-08 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US10297586B2 (en) | 2015-03-09 | 2019-05-21 | Monolithic 3D Inc. | Methods for processing a 3D semiconductor device |
| US11056468B1 (en) | 2015-04-19 | 2021-07-06 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11011507B1 (en) | 2015-04-19 | 2021-05-18 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US10381328B2 (en) | 2015-04-19 | 2019-08-13 | Monolithic 3D Inc. | Semiconductor device and structure |
| US10825779B2 (en) | 2015-04-19 | 2020-11-03 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| ITUB20152429A1 (it) * | 2015-07-23 | 2017-01-23 | Enea Agenzia Naz Per Le Nuove Tecnologie Lenergia E Lo Sviluppo Economico Sostenibile | Cella solare ultra-sottile in silicio cristallino poroso. |
| US11956952B2 (en) | 2015-08-23 | 2024-04-09 | Monolithic 3D Inc. | Semiconductor memory device and structure |
| US10515981B2 (en) | 2015-09-21 | 2019-12-24 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with memory |
| US10522225B1 (en) | 2015-10-02 | 2019-12-31 | Monolithic 3D Inc. | Semiconductor device with non-volatile memory |
| US10418369B2 (en) | 2015-10-24 | 2019-09-17 | Monolithic 3D Inc. | Multi-level semiconductor memory device and structure |
| US11296115B1 (en) | 2015-10-24 | 2022-04-05 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11114464B2 (en) | 2015-10-24 | 2021-09-07 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US10847540B2 (en) | 2015-10-24 | 2020-11-24 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
| US11937422B2 (en) | 2015-11-07 | 2024-03-19 | Monolithic 3D Inc. | Semiconductor memory device and structure |
| US11114427B2 (en) | 2015-11-07 | 2021-09-07 | Monolithic 3D Inc. | 3D semiconductor processor and memory device and structure |
| US9755015B1 (en) | 2016-05-10 | 2017-09-05 | Globalfoundries Inc. | Air gaps formed by porous silicon removal |
| US11930648B1 (en) | 2016-10-10 | 2024-03-12 | Monolithic 3D Inc. | 3D memory devices and structures with metal layers |
| US11711928B2 (en) | 2016-10-10 | 2023-07-25 | Monolithic 3D Inc. | 3D memory devices and structures with control circuits |
| US11251149B2 (en) | 2016-10-10 | 2022-02-15 | Monolithic 3D Inc. | 3D memory device and structure |
| US11329059B1 (en) | 2016-10-10 | 2022-05-10 | Monolithic 3D Inc. | 3D memory devices and structures with thinned single crystal substrates |
| US11812620B2 (en) | 2016-10-10 | 2023-11-07 | Monolithic 3D Inc. | 3D DRAM memory devices and structures with control circuits |
| US11869591B2 (en) | 2016-10-10 | 2024-01-09 | Monolithic 3D Inc. | 3D memory devices and structures with control circuits |
| US11018156B2 (en) | 2019-04-08 | 2021-05-25 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures |
| US11296106B2 (en) | 2019-04-08 | 2022-04-05 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures |
| US11763864B2 (en) | 2019-04-08 | 2023-09-19 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures with bit-line pillars |
| US10892016B1 (en) | 2019-04-08 | 2021-01-12 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures |
| US11158652B1 (en) | 2019-04-08 | 2021-10-26 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5516464A (en) * | 1978-07-21 | 1980-02-05 | Nec Corp | Method of forming wafer for semiconductor device |
| JPH07120753B2 (ja) * | 1986-09-18 | 1995-12-20 | キヤノン株式会社 | 半導体メモリ装置及びその製造方法 |
| CA1296816C (en) * | 1987-02-28 | 1992-03-03 | Kenji Yamagata | Process for producing a semiconductor article |
| EP1347505A3 (en) * | 1991-02-15 | 2004-10-20 | Canon Kabushiki Kaisha | Method of preparing semiconductor member using an etching solution |
-
1991
- 1991-10-11 JP JP03292258A patent/JP3112106B2/ja not_active Expired - Fee Related
-
1992
- 1992-10-09 EP EP92117326A patent/EP0536788B1/en not_active Expired - Lifetime
- 1992-10-09 US US07/958,724 patent/US5250460A/en not_active Expired - Lifetime
- 1992-10-09 DE DE69228349T patent/DE69228349T2/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE69228349D1 (de) | 1999-03-18 |
| JPH05102445A (ja) | 1993-04-23 |
| EP0536788A1 (en) | 1993-04-14 |
| US5250460A (en) | 1993-10-05 |
| DE69228349T2 (de) | 1999-08-26 |
| EP0536788B1 (en) | 1999-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3112106B2 (ja) | 半導体基材の作製方法 | |
| JP3416163B2 (ja) | 半導体基板及びその作製方法 | |
| JP3237888B2 (ja) | 半導体基体及びその作製方法 | |
| JP3112126B2 (ja) | 半導体物品の製造方法 | |
| JP2608351B2 (ja) | 半導体部材及び半導体部材の製造方法 | |
| JP3112121B2 (ja) | 半導体基材の作製方法および半導体部材 | |
| KR950014609B1 (ko) | 반도체부재 및 반도체부재의 제조방법 | |
| JP3294934B2 (ja) | 半導体基板の作製方法及び半導体基板 | |
| US6468663B1 (en) | Semiconductor substrate and process for producing the same | |
| JPH09223782A (ja) | Ｓｏｉ基板の製造方法 | |
| JP2001015721A (ja) | 複合部材の分離方法及び薄膜の製造方法 | |
| JP2994837B2 (ja) | 半導体基板の平坦化方法、半導体基板の作製方法、及び半導体基板 | |
| JPH05217823A (ja) | 半導体基材の作製方法 | |
| JPH05217893A (ja) | 半導体基材の作製方法 | |
| JP3194612B2 (ja) | 半導体素子の作製方法及び貼り合わせ基板 | |
| JP3262470B2 (ja) | 半導体基板およびその作製方法 | |
| JP3171463B2 (ja) | 半導体基材の作製方法 | |
| JP3119384B2 (ja) | 半導体基板及びその作製方法 | |
| JP3342442B2 (ja) | 半導体基板の作製方法及び半導体基板 | |
| JP3112102B2 (ja) | 半導体装置 | |
| JP3112100B2 (ja) | 半導体基材の作製方法 | |
| JP3112101B2 (ja) | 半導体基材の作製方法 | |
| JP3098810B2 (ja) | 絶縁ゲート型電界効果トランジスタ及びそれを用いた半導体装置 | |
| JP3098811B2 (ja) | 絶縁ゲート型電界効果トランジスタ及びそれを用いた半導体装置 | |
| JPH04349621A (ja) | 半導体基材の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070922 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080922 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |