JP2000223682A - 基体の処理方法及び半導体基板の製造方法 - Google Patents

基体の処理方法及び半導体基板の製造方法

Info

Publication number
JP2000223682A
JP2000223682A JP11025483A JP2548399A JP2000223682A JP 2000223682 A JP2000223682 A JP 2000223682A JP 11025483 A JP11025483 A JP 11025483A JP 2548399 A JP2548399 A JP 2548399A JP 2000223682 A JP2000223682 A JP 2000223682A
Authority
JP
Japan
Prior art keywords
substrate
layer
processing method
porous
crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11025483A
Other languages
English (en)
Other versions
JP2000223682A5 (ja
Inventor
Kiyobumi Sakaguchi
清文 坂口
Kazuaki Omi
和明 近江
Kazutaka Yanagida
一隆 柳田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP11025483A priority Critical patent/JP2000223682A/ja
Priority to US09/495,646 priority patent/US6426270B1/en
Publication of JP2000223682A publication Critical patent/JP2000223682A/ja
Publication of JP2000223682A5 publication Critical patent/JP2000223682A5/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer

Abstract

(57)【要約】 【課題】第１の基板と第２の基板とを貼り合わせて貼り
合わせ基板を作成し、その後、多孔質層で貼り合わせ基
板を分離することによりＳＯＩ基板を製造する方法にお
いて、分離後の第１の基板の平坦化を容易にし、該第１
の基板の再利用を容易にする。 【解決手段】まず、分離後の第１の基板１０’の外周部
に残留する絶縁層１４ｂを選択的に除去し、その後、単
結晶Ｓｉ基板１１上の多孔質層１２ａを選択的に除去す
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、基体の処理方法及
び半導体基板の製造方法に係り、分離層を有し、その上
に移設層を有する第１の基体と第２の基体とを貼り合わ
せて貼り合わせ基体を作成し、その後、該貼り合わせ基
体を主に前記分離層で分離することにより、前記移設層
の一部の領域を第２の基体に移設した後に残る利用済み
の第１の基体を処理する処理方法及び該処理方法を利用
した半導体基板の製造方法に関する。
【０００２】
【従来の技術】絶縁層上に単結晶Ｓｉ層を有する基板と
して、ＳＯＩ（silicon on insulator)構造を有する基
板（ＳＯＩ基板）が知られている。このＳＯＩ基板を採
用したデバイスは、通常のＳｉ基板では到達し得ない数
々の優位点を有する。この優位点としては、例えば、以
下のものが挙げられる。 （１）誘電体分離が容易で高集積化に適している。 （２）放射線耐性に優れている。 （３）浮遊容量が小さく、素子の動作速度の高速化が可
能である。 （４）ウェル工程が不要である。 （５）ラッチアップを防止できる。 （６）薄膜化による完全な空乏型電界効果トランジスタ
の形成が可能である。
【０００３】ＳＯＩ構造は、上記のような様々な優位点
を有するため、ここ数十年、その形成方法に関する研究
が進められている。
【０００４】ＳＯＩ技術としては、古くは、単結晶サフ
ァイア基板上にＳｉをＣＶＤ（化学気相成長）法でヘテ
ロエピタキシ成長させて形成するＳＯＳ（silicon on s
apphire）技術が知られている。このＳＯＳ技術は、最
も成熟したＳＯＩ技術として一応の評価を得たものの、
Ｓｉ層と下地のサファイア基板との界面における格子不
整合による大量の結晶欠陥の発生、サファイア基板を構
成するアルミニュームのＳｉ層への混入、基板の価格、
大面積化への遅れ等により実用化が進んでいない。
【０００５】比較的近年には、サファイア基板を使用せ
ずにＳＯＩ構造を実現しようという試みがなされてい
る。この試みは、次の２つの方法に大別される。
【０００６】第１の方法は、Ｓｉ単結晶基板の表面を酸
化した後に、その酸化膜（ＳｉＯ2層）に窓を形成する
ことによりＳｉ基板を部分的に表出させ、その部分をシ
ードとして横方向へ単結晶Ｓｉをエピタキシャル成長さ
せて、これによりＳｉＯ2上にＳｉ単結晶層を形成する
方法である（この方法では、ＳｉＯ2層上にＳｉ層を堆
積させる）。
【０００７】第２の方法は、Ｓｉ単結晶基板そのものを
活性層として使用し、その下部にＳｉＯ2層を形成する
方法である（この方法では、Ｓｉ層を堆積させない）。
【０００８】上記の第１の方法を実現する手段として、
ＣＶＤ法により直接的に単結晶Ｓｉ層から横方向に単結
晶Ｓｉをエピタキシャル成長させる方法（ＣＶＤ法）、
非晶質Ｓｉを堆積して熱処理により固相横方向エピタキ
シャル成長させる方法（固相成長法）、非晶質或いは多
結晶Ｓｉ層に電子線やレーザー光等のエネルギービーム
を収束させて照射して溶融再結晶によりＳｉＯ2層上に
単結晶Ｓｉ層を成長させる方法（ビームアニ−ル法）、
棒状ヒータにより帯状に溶融領域を走査する方法（Zone
Melting Recrystallization法）が知られている。
【０００９】これらの方法にはそれぞれ一長一短がある
が、その制御性、生産性、均一性、品質に多大の問題を
残しており、未だに、工業的に実用化されたものはな
い。例えば、ＣＶＤ法では、平坦化・薄膜化するために
犠牲酸化が必要となり、固相成長法では結晶性が悪い。
また、ビームアニール法では、収束ビームを走査するの
に要する処理時間、ビームの重なり具合や焦点調整など
の制御性に問題がある。このうち、Zone Melting Recry
stallization法が最も成熟しており、比較的大規模な集
積回路が試作されてはいるが、亜粒界等の結晶欠陥が多
数残留するという問題があり、少数キャリヤデバイスを
作成するまでに至っていない。
【００１０】上記の第２の方法、すなわち、Ｓｉ基板を
エピタキシャル成長のシードとして用いない方法として
は、次の４つの方法が挙げられる。
【００１１】第１に、異方性エッチングによりＶ型の溝
が表面に形成された単結晶Ｓｉ基板に酸化膜を形成し、
該酸化膜上に単結晶Ｓｉ基板の厚さと同程度の厚さの多
結晶Ｓｉ層を堆積させた後に、単結晶Ｓｉ基板の裏面か
ら単結晶Ｓｉを研磨することによって、厚い多結晶Ｓｉ
層上にＶ溝に囲まれて誘電分離されたＳｉ単結晶領域を
有する基板を形成する方法がある。この方法では、結晶
性が良好な基板を形成することができるが、多結晶Ｓｉ
を数百ミクロンも厚く堆積する工程や、単結晶Ｓｉ基板
を裏面から研磨して分離されたＳｉ活性層を残す工程に
関して、制御性や生産性の問題がある。
【００１２】第２に、ＳＩＭＯＸ（Separation by Ion
Implanted Oxygen）法がある。この方法は、単結晶Ｓｉ
基板中に酸素イオンを注入することによりＳｉＯ2層を
形成する方法である。この方法では、 基板の内部にＳ
ｉＯ2層を形成するために、１０18（ｉｏｎｓ／ｃｍ2）
以上の酸素イオンを注入する必要があり、その注入時間
が長大であるため生産性が低い。また、製造コストが高
い。更に、多数の結晶欠陥が生じるため、少数キャリヤ
デバイスを作製するための充分な品質に至っていない。
【００１３】第３に、多孔質Ｓｉの酸化による誘電体分
離によりＳＯＩ構造を形成する方法がある。この方法
は、プロトンイオン注入（イマイ他，Ｊ．Ｃｒｙｓｔａ
ｌ Ｇｒｏｗｔｈ，ｖｏｌ ６３，５４７（１９８
３））により、若しくは、エピタキシャル成長工程及び
パターニング工程により、Ｐ型単結晶Ｓｉ基板の表面に
Ｎ型Ｓｉ層を島状に形成し、この基板をＨＦ溶液中で陽
極化成することにより、このＮ型Ｓｉ島を囲むようにＰ
型Ｓｉ基板のみを多孔質化した後に、増速酸化によりＮ
型Ｓｉ島を誘電体分離する方法である。この方法では、
分離すべきＳｉ領域をデバイス工程の前に決定する必要
があるため、デバイス設計の自由度を制限する点におい
て問題がある。
【００１４】第４に、単結晶Ｓｉ基板を、熱酸化した別
の単結晶Ｓｉ基板に、熱処理又は接着剤により貼り合わ
せて、ＳＯＩ構造を形成する方法がある。この方法で
は、デバイスを形成するための活性層を均一に薄膜化す
る必要がある。すなわち、数百ミクロンもの厚さを有す
る単結晶Ｓｉ基板をミクロンオーダー或いはそれ以下に
薄膜化する必要がある。
【００１５】薄膜化の方法としては、研磨による方法
と、選択エッチングによる方法とがある。
【００１６】研磨による方法では、単結晶Ｓｉを均一に
薄膜化することが困難である。特にサブミクロンオーダ
ーへの薄膜化では、ばらつきが数十％になる。ウェハの
大口径化が進めば、その困難性は増す一方である。
【００１７】選択エッチングによる方法は、均一な薄膜
化という点では有効であるが、選択比が１０2程度しか
得られない点、エッチング後の表面性が悪い点、ＳＯＩ
層の結晶性が悪い点で問題がある。
【００１８】ところで、ガラスに代表される光透過性基
板は、受光素子であるコンタクトセンサや投影型液晶表
示装置を構成する上で重要である。そして、センサや表
示装置の画素（絵素）をより一層、高密度化、高解像度
化、高精細化するには、高性能の駆動素子が必要とな
る。そこで、光透過性基板上に優れた結晶性を有する単
結晶Ｓｉ層を形成する技術が求められている。
【００１９】しかしながら、ガラスに代表される光透過
性基板上にＳｉ層を堆積した場合、そのＳｉ層は、非晶
質若しくは多結晶にしかならない。これは、光透過性基
板の結晶構造が非晶質であり、その上に形成されるＳｉ
層が、光透過性基板の結晶構造の無秩序性を反映するた
めである。
【００２０】本出願人は、特開平５−２１３３８号にお
いて、新たなＳＯＩ技術を開示した。この技術は、単結
晶Ｓｉ基板に多孔質層を形成し、その上に非多孔質層単
結晶層を形成した第１の基板を、絶縁層を介して第２の
基板に貼り合わせ、その後、貼り合わせ基板を多孔質層
で２枚に分離することにより、第２の基板に非多孔質単
結晶層を移し取るものである。この技術は、ＳＯＩ層の
膜厚均一性が優れていること、ＳＯＩ層の結晶欠陥密度
を低減し得ること、ＳＯＩ層の表面平坦性が良好である
こと、高価な特殊仕様の製造装置が不要であること、数
１００Å〜１０μｍ程度の範囲のＳＯＩ膜を有するＳＯ
Ｉ基板を同一の製造装置で製造可能なこと等の点で優れ
ている。
【００２１】多孔質Siは、Uhlir等によって1956年に半
導体の電解研磨の研究過程において発見された（A.Uhli
r, Bell Syst.Tech.J., vol.35, 333(1956)）。多孔質S
iは、Si基板をHF溶液中で陽極化成（Anodization）する
ことにより形成することができる。
【００２２】ウナガミ等は、陽極化成におけるSiの溶解
反応を研究し、HF溶液中のSiの陽極反応には正孔が必要
であり、その反応は、次の通りであると報告している
（T.ウナカ゛ミ、J.Electrochem.Soc., vol.127, 476(198
0)）。 Si+2HF+(2-n)e+ → SiF2+2H++ne- SiF2+2HF → SiF4+H2 SiF4+2HF → H2SiF6 または、 Si+4HF+(4-λ)e+ → SiF4+4H++λe- SiF4+2HF → H2SiF6 ここで、e+およびe-は、それぞれ正孔と電子を表してい
る。また、nおよびλは、それぞれSiの1原子が溶解する
ために必要な正孔の数であり、n>2又はλ>4なる条件が
満たされた場合に多孔質Siが形成されるとしている。
【００２３】以上のことから、正孔の存在するP型Siは
多孔質化されるが、N型Siは多孔質化されないと考える
ことができる。この多孔質化における選択性は長野等及
び今井によって報告されている(長野、中島、安野、大
中、梶原、電子通信学会技術研究報告、vol.79, SSD79-
9549(1979))、(K. Imai, Solid-State Electronics, vo
l.24,159(1981))。
【００２４】しかしながら、高濃度のN型Ｓｉであれば
多孔質化されるとの報告もある（R.P. Holmstrom and
J. Y. Chi, Appl. Phys. Lett., vol. 42, 386(198
3)）。したがって、P型、N型の別にこだわらず、多孔質
化が可能な基板を選択することが重要である。
【００２５】多孔質層を形成する方法としては、上記の
陽極化成法の他に、例えば、シリコン基板中にイオンを
打ち込む方法がある。
【００２６】
【発明が解決しようとする課題】ＳＯＩ基板は、通常の
単結晶Ｓｉ基板等を材料として形成されるために、一般
に、通常の単結晶Ｓｉ基板に比して製造コストが高いと
言える。
【００２７】この事は、特開平５−２１３３８号に記載
された方法、即ち、多孔質層の上にＳｉ単結晶層等の非
多孔質層を有する第１の基板を絶縁層を介して第２の基
板に貼り合わせてなる基板（以下、貼り合わせ基板）を
該多孔質層の部分で分離し、これにより、第１の基板側
に形成された非多孔質層を第２の基板に移し取る方法に
より形成されるＳＯＩ基板についても言える。
【００２８】かかる事情に鑑みて、本出願人は、特開平
７−３０２８８９号において、第１の基板と第２の基板
とを貼り合わせた後に、第１の基板を破壊することなく
第２の基板から分離し、分離後の第１の基板の表面を平
滑化して再度多孔質層を形成し、これを再利用する技術
を開示した。この技術は、第１の基板を無駄なく使用で
きるため、製造コストを大幅に低減することができ、製
造工程も単純であるという優れた利点を有する。
【００２９】例えば、特開平７−３０２８８９号に記載
された方法においては、分離後の第１の基板の表面を平
坦化するための効率的な方法が望まれている。
【００３０】なお、三谷は、「SEMICON WEST 98」の「S
ilicon-on-Insulator Manufacturing Technology, H-1
0」において、第１及び第２の基板を貼り合わせた基板
を分離した後に、周辺に０．３μｍの段差が存在するま
まの状態で第１の基板の表面を研磨により平坦化する場
合において、第１の基板の表面を１μｍ以上研磨する必
要があると報告している。
【００３１】本発明は、例えば、分離層を有し、その上
に移設層を有する第１の基体と第２の基体とを貼り合わ
せて貼り合わせ基体を作成し、その後、該貼り合わせ基
体を主に該分離層で分離することにより、該移設層の一
部の領域を第２の基体に移設した後に残る利用済みの第
１の基体の平坦化を容易にし、これにより該第１の基体
の再利用を容易にすることを目的とする。
【００３２】
【課題を解決するための手段】本発明の第１の側面に係
る基体の処理方法は、分離層を有し、その上に移設層を
有する第１の基体と第２の基体とを貼り合わせて貼り合
わせ基体を作成し、その後、該貼り合わせ基体を主に前
記分離層で分離することにより、前記移設層の一部の領
域を第２の基体に移設した後に残る利用済みの第１の基
体を処理する処理方法であって、前記利用済みの第１の
基体に残留する移設層を除去する移設層除去工程を実施
し、その後、前記利用済みの第１の基体の表面に残留す
る前記分離用の層を除去する分離層除去工程を実施する
ことを特徴とする。
【００３３】上記の本発明の第１の側面に係る処理方法
において、例えば、前記移設層除去工程では、前記利用
済みの第１の基体の表面に残留する移設層を選択的に除
去することが好ましい。
【００３４】上記の本発明の第１の側面に係る処理方法
において、例えば、前記利用済みの第１の基体に残留す
る移設層は、少なくとも該第１の基体の表面の外周部に
存在することが好ましい。
【００３５】上記の本発明の第１の側面に係る処理方法
において、例えば、前記利用済みの第１の基板に残留す
る移設層は、少なくとも該第１の基板の表面の外周部、
及び、端部に存在することが好ましい。
【００３６】上記の本発明の第１の側面に係る処理方法
において、例えば、前記利用済みの第１の基板に残留す
る移設層は、少なくとも該第１の基板の表面及び裏面の
外周部、並びに、端部に存在することが好ましい。
【００３７】上記の本発明の第１の側面に係る処理方法
において、例えば、前記利用済みの第１の基板に残留す
る移設層は、少なくとも該第１の基板の表面の外周部、
端部、及び、裏面に存在することが好ましい。
【００３８】上記の本発明の第１の側面に係る処理方法
において、例えば、前記移設層は、前記分離層の上に第
１の層と第２の層とを順に有し、前記移設層除去工程で
は、前記利用済みの第１の基体に残留する第２の層を除
去する第１工程を実施し、その後、前記利用済みの第１
の基体に残留する第１の層を除去する第２工程を実施す
ることが好ましい。
【００３９】上記の本発明の第１の側面に係る処理方法
において、例えば、前記移設層は、半導体層を含むこと
が好ましい。
【００４０】上記の本発明の第１の側面に係る処理方法
において、例えば、前記移設層は、Ｓｉ層を含むことが
好ましい。
【００４１】上記の本発明の第１の側面に係る処理方法
において、例えば、前記移設層は、単結晶Ｓｉ層を含む
ことが好ましい。
【００４２】上記の本発明の第１の側面に係る処理方法
において、例えば、前記第１の層は、単結晶Ｓｉ層であ
り、前記第２の層は、ＳｉＯ2層であることが好まし
い。
【００４３】上記の本発明の第１の側面に係る処理方法
において、例えば、前記移設層は、Ｇｅ層、ＳｉＧｅ
層、ＳｉＣ層、Ｃ層のいずれかを含むことが好ましい。
【００４４】上記の本発明の第１の側面に係る処理方法
において、例えば、前記移設層は、化合物半導体層を含
むことが好ましい。
【００４５】上記の本発明の第１の側面に係る処理方法
において、例えば、前記分離層は、多孔質層であること
が好ましい。
【００４６】上記の本発明の第１の側面に係る処理方法
において、例えば、前記第１の基体は、前記分離層とし
て、単結晶Ｓｉ基板の表面を陽極化成法によって多孔質
化することにより得られる多孔質層を有し、その上に前
記移設層を有することが好ましい。
【００４７】上記の本発明の第１の側面に係る処理方法
において、例えば、前記第１の基体は、前記分離層とし
て、単結晶Ｓｉ基板にイオンを注入することにより得ら
れる多孔質層を有し、その上に前記移設層を有すること
が好ましい。
【００４８】上記の本発明の第１の側面に係る処理方法
において、例えば、前記第１の基板は、Ｓｉ基板に分離
層及び移設層を形成してなることが好ましい。
【００４９】上記の本発明の第１の側面に係る処理方法
において、例えば、前記第２の基板は、Ｓｉ基板、酸化
膜を形成したＳｉ基板、光透過性基板、絶縁性基板のい
ずれかであることが好ましい。
【００５０】上記の本発明の第１の側面に係る処理方法
において、例えば、前記移設層除去工程では、前記利用
済みの第１の基体に残留する移設層を弗酸含有溶液によ
りエッチングすることが好ましい。
【００５１】上記の本発明の第１の側面に係る処理方法
において、例えば、前記第１工程では、弗酸又はバッフ
ァード弗酸により前記第１の層である単結晶Ｓｉ層をエ
ッチングすることが好ましい。
【００５２】上記の本発明の第１の側面に係る処理方法
において、例えば、前記第２工程では、弗酸、酢酸及び
硝酸の混合液により前記第２の層であるＳｉＯ2層をエ
ッチングすることが好ましい。
【００５３】上記の本発明の第１の側面に係る処理方法
において、例えば、前記移設層除去工程では、ドライエ
ッチング法により前記利用済みの第１の基体に残留する
移設層をエッチングすることが好ましい。
【００５４】上記の本発明の第１の側面に係る処理方法
において、例えば、前記分離層除去工程では、前記分離
用の層を選択的に除去することが好ましい。
【００５５】上記の本発明の第１の側面に係る処理方法
において、例えば、前記分離層除去工程では、前記分離
用の層をウエットエッチング法により選択的に除去する
ことが好ましい。
【００５６】上記の本発明の第１の側面に係る処理方法
において、例えば、エッチング液として、１）弗酸、
２）弗酸にアルコール及び過酸化水素水の少なくとも一
方を添加した混合液、３）バッファード弗酸、４）バッ
ファード弗酸にアルコール及び過酸化水素水の少なくと
も一方を添加した混合液のいずれかを使用することが好
ましい。
【００５７】上記の本発明の第１の側面に係る処理方法
において、例えば、前記分離層除去工程では、前記分離
用の層を研磨により選択的に除去することが好ましい。
【００５８】上記の本発明の第１の側面に係る処理方法
において、例えば、前記分離層除去工程に次いで、前記
利用済みの第１の基体の表面を平坦化する平坦化工程を
実施することが好ましい。
【００５９】上記の本発明の第１の側面に係る処理方法
において、例えば、前記平坦化工程は、前記利用済みの
第１の基体の表面に水素を含む雰囲気中で熱処理を施す
工程を含むことが好ましい。
【００６０】上記の本発明の第１の側面に係る処理方法
において、例えば、前記平坦化工程は、前記利用済みの
第１の基体の表面を研磨により平坦化する工程を含むこ
とが好ましい。
【００６１】本発明の第２の側面に係る基体の処理方法
は、分離層を有し、その上に移設層を有する基体の前記
移設層の一部を他の物体に移設した後に残る利用済みの
基体を処理する処理方法であって、前記利用済みの基体
に残留する移設層を除去する移設層除去工程をを実施
し、その後、前記利用済みの基体の表面に残留する前記
分離用の層を除去する分離層除去工程を実施することを
特徴とする。
【００６２】本発明の第３の側面に係る基体の処理方法
は、多孔質層を有し、その上の外周部に他の層を有する
基板から前記多孔質層及び前記他の層を除去するための
処理方法であって、前記他の層を除去する工程を実施
し、その後、前記多孔質層を除去する工程を実施するこ
とを特徴とする。
【００６３】本発明の第４の側面に係る半導体基板の製
造方法は、分離層を有し、その上に、半導体層を含む移
設層を有する第１の基板と別に用意した第２の基板とを
貼り合わせて、貼り合わせ基板を作成する作成工程と、
前記貼り合わせ基板を主に前記分離層で分離することに
より、前記移設層の一部の領域を第２の基板の表面に移
設して、表面に移設層を有する半導体基板を作成する移
設工程と、前記移設工程の後の前記第１の基板に残留す
る移設層を除去する移設層除去工程と、前記移設層除去
工程の後の前記第１の基板の表面に残留する前記分離層
を除去する分離層除去工程とを有し、前記分離層除去工
程の後の前記第１の基板を前記作成工程において貼り合
わせ基板を作成するための材料として再利用する一連の
処理を実施しながら半導体基板を得ることを特徴とす
る。
【００６４】
【発明の実施の形態】以下、本発明の好適な実施の形態
を説明する。
【００６５】［第１の実施の形態］本発明の第１の実施
の形態に係る基板の製造方法及び該製造方法において使
用される基板の再生方法（処理方法）を説明する。
【００６６】図１Ａ〜図１Ｈは、基板の製造方法及び該
製造方法において使用される基板の再生方法を概略的に
説明するための模式図である。まず、図１Ａに示す工程
では、単結晶Ｓｉ基板１１を準備して、その表面に陽極
化成処理等により多孔質Ｓｉ層１２を形成する。
【００６７】次いで、図１Ｂに示す工程では、多孔質Ｓ
ｉ層１２上に非多孔質の単結晶Ｓｉ層１３をエピタキシ
ャル成長法により形成する。その後、その表面を酸化す
ることにより絶縁層（ＳｉＯ2層）１４を形成する。こ
れにより、第１の基板１０が形成される。
【００６８】ここで、多孔質Ｓｉ層１２は、例えば、単
結晶Ｓｉ基板、或いは表面にエピタキシャル成長層を有
する単結晶Ｓｉ基板、或いは、Ｈ2中でアニ−ルされた
単結晶Ｓｉ基板に対して、水素、ヘリウム又は不活性ガ
ス等のイオンを注入する方法（イオン注入法）により形
成してもよい。この方法により形成される多孔質Ｓｉ層
は、多数の微小空洞を有し、微小空洞（microcavity）
層とも呼ばれる。この方法では、非多孔質の単結晶Ｓｉ
層１３は、多孔質層１２の上に該多孔質層１２と同時に
形成される。ここで、イオン注入工程に先立って、基板
１１の表面にＳｉＯ2層１４を形成することが好まし
く、これにより基板１１の表面荒れを防ぐことができ
る。
【００６９】次いで、図１Ｃに示す工程では、単結晶Ｓ
ｉの第２の基板２０を準備し、第１の基板１０と第２の
基板２０とを、第２の基板と絶縁層１４とが面するよう
に室温で密着させて貼り合わせ基板を作成する。なお、
絶縁層１４は、上記のように単結晶Ｓｉ層１３側に形成
しても良いし、第２の基板２０上に形成しても良く、両
者に形成しても良く、結果として、第１の基板と第２の
基板を密着させた際に、図１Ｃに示す状態になれば良
い。しかしながら、上記のように、絶縁層１４を活性層
となる単結晶Ｓｉ層１３側に形成することにより、第１
の基板１０と第２の基板との貼り合せの界面を活性層か
ら遠ざけることができるため、より高品位のＳＯＩ基板
を得ることができる。
【００７０】次いで、図１Ｄに示す工程では、図１Ｃに
示す貼り合わせ基板の少なくとも周辺部を酸化させる。
これにより、絶縁層（ＳｉＯ2層）が貼り合わせ基板の
外周部を覆うと共に、単結晶Ｓｉ層１３の外周端が貼り
合わせ基板の内側に向かって後退する。１３ａは、酸化
工程の後の単結晶Ｓｉ層、１４ａは、酸化工程の後の絶
縁層を示す。なお、この酸化工程は、必ずしも必要では
ないが、この酸化工程を施すことにより、次の分離工程
（図１Ｅ）の際に欠陥が発生することを効果的に防止す
ることができる。
【００７１】次いで、図１Ｅに示す工程では、酸化工程
（図１Ｄ）の後の貼り合わせ基板を多孔質層１２の部分
で２枚の基板に分離する。分離の方法としては、例え
ば、次のような方法が好適である。
【００７２】（１）流体による分離 貼り合わせ基板の外周部の隙間に向けて束状の流体（例
えば、水等の液体、空気や窒素等の気体）を噴射し、該
流体により該貼り合わせ基板を多孔質層１２の部分で２
枚の基板に分離する。
【００７３】（２）楔による分離 貼り合わせ基板の外周部の隙間に、例えば樹脂製の薄い
楔を緩やかに挿入することにより、該貼り合わせ基板を
多孔質層１２の部分で２枚の基板に分離する。
【００７４】（３）引き剥がしによる分離 貼り合わせ基板の一方の面を固定し、フレキシブルテー
プ等を利用して他方の面を該貼り合わせ基板の軸方向に
引っ張ることにより、該貼り合わせ基板を多孔質層で分
離する。
【００７５】（４）せん断応力による分離 貼り合わせ基板の一方の面を固定し、他方の面を該貼り
合わせ基板の面方向に移動させるように該他方の面に力
を印加することにより、せん断応力によって該貼り合わ
せ基板を多孔質層で分離する。
【００７６】（５）多孔質層を膨張させることによる分
離 多孔質層１２を外周部から高速酸化させて膨張させるこ
とにより、貼り合わせ基板を多孔質層１２で２枚の基板
に分離する。
【００７７】（６）超音波による分離 貼り合わせ基板を液体中に浸漬し、該液体を介して貼り
合わせ基板に超音波を印加することにより、多孔質層１
２を破壊し、これにより、貼り合わせ基板を多孔質層１
２の部分で２枚の基板に分離する。
【００７８】（７）加圧による分離 貼り合わせ基板に圧力を加えることにより多孔質層１２
を破壊し、これにより、貼り合わせ基板を多孔質層１２
の部分で２枚の基板に分離する。
【００７９】図１Ｅに示す分離工程により、分離後の第
２の基板２０’は、多孔質Ｓｉ層１２ｂ／単結晶Ｓｉ層
１３ａ／絶縁層１４ｃ／単結晶Ｓｉ基板２０の積層構造
となる。一方、分離後の第１の基板１０’は、単結晶Ｓ
ｉ基板１１上に多孔質１２ａを有し、その上の外周部に
絶縁層１４ｂを有する構造となる。
【００８０】即ち、以上の工程により、第１の基板の多
孔質層１２上の単結晶Ｓｉ層１３及び絶縁層１４の一部
（ここでは、外周部を除く部分）を第２の基板に移設す
ることができる。ここで、多孔質層１２は、分離層の一
例、単結晶Ｓｉ層１３及び絶縁層１４は、第１の基板か
ら第２の基板に移設される移設層の一例である。
【００８１】図１Ｆに示す工程では、分離後の第２の基
板２０’の表面の多孔質層１２ｂを選択的に除去する。
これにより、図１Ｆに示すように、単結晶Ｓｉ層１３ａ
／絶縁層１４ｃ／単結晶Ｓｉ基板２０の積層構造、即
ち、ＳＯＩ構造を有するＳＯＩ基板３０が得られる。
【００８２】図１Ｇに示す工程では、分離後の第１の基
板１０’の単結晶Ｓｉ基板１１上の不要な層を除去する
ための第１段階の除去工程を実施する。具体的には、図
１Ｇに示す工程では、分離後の第１の基板１０’の外周
部に残留する絶縁層１４ｂを除去する。絶縁層１４ｂの
除去は、多孔質層１２ａに対して選択的に行うことが好
ましい。
【００８３】この第１段階の除去工程では、例えば、多
孔質Ｓｉに対して選択性のあるＳｉＯ2用のエッチング
液（例えば、弗酸、バッファード弗酸）によるウエット
エッチング法や、多孔質Ｓｉに対して選択性のあるＳｉ
Ｏ2用のエッチングガスによるドライエッチング法を採
用することが好ましい。
【００８４】ここで、ドライエッチング法においても、
ガス種、圧力、パワー、放電マッチングの調整によって
ウエットエッチング法と同様の効果（選択性）を得るこ
とができる。また、ドライエッチング法によれば、エッ
チング速度の分布を制御することによっても、外周部の
絶縁層を選択的にエッチングすることができる。
【００８５】図１Ｈに示す工程では、単結晶Ｓｉ基板１
１上の不要な層を除去するための第２段階の除去工程を
実施する。具体的には、図１Ｈに示す工程では、単結晶
Ｓｉ基板１１上に残留している多孔質Ｓｉ層１２ａを選
択的に除去する。この第２段階の除去工程では、例え
ば、多孔質Ｓｉ用のエッチング液（例えば、４９％弗酸
と３０％過酸化水素水と水との混合液）によるウエット
エッチング法を採用することが好ましい。なお、第２段
階の除去工程では、多孔質Ｓｉ層１２ａを研磨等により
除去してもよい。
【００８６】このようにして得られる単結晶Ｓｉ基板１
１は、再び第１基板１０を形成するための基板、又は第
２の基板２０として利用され得る。
【００８７】以上のように、貼り合わせ基板を多孔質層
で２枚の基板に分離した後に、第１段階の除去工程にお
いて、分離後の第１の基板１０’の外周部に残留してい
る絶縁層１４ｂを除去することにより、続く第２段階の
除去工程の後に、表面の平坦性の高い基板を得ることが
できる。即ち、第１段階の除去工程を実施することによ
り、第２段階の除去工程では、多孔質層１２ａのみを下
地の単結晶Ｓｉ基板１１に対して選択的に除去すればよ
いため、単結晶Ｓｉ基板１１の表面の平坦性を維持しつ
つ多孔質層１２ａを除去することができる。
【００８８】以上は、ＳＯＩ基板の製造方法及び第１の
基板の再生方法に関する。しかしながら、第１の基板か
ら第２の基板に移設する半導体層１３として、単結晶Ｓ
ｉ層に代えて、例えば、多結晶Ｓｉ層、非晶質Ｓｉ層等
の他のＳｉ層を形成してもよいし、Ｇｅ層、ＳｉＧｅ
層、ＳｉＣ層、Ｃ層、化合物半導体（例えば、ＧａＡ
ｓ、ＩｎＰ、ＧａＮ等）層を形成してもよい。即ち、上
記のＳＯＩ基板の製造方法及び第１の基板の再生方法
は、ＳＯＩ基板以外の半導体基板の製造方法及び第１の
基板の再生方法にも適用することができる。
【００８９】また、第２の基板としては、例えば、単結
晶Ｓｉ基板の他、表面に酸化膜を形成したＳｉ基板、絶
縁性基板（例えば、石英基板、サファイア基板）、光透
過性基板（例えば、石英基板、サファイア基板）等が好
適である。
【００９０】なお、上記の実施の形態では、分離後の第
１の基板の多孔質層の上の外周部にのみ絶縁層が残留す
るものとして説明したが、本発明は、外周部以外の部分
に絶縁層が残留する場合にも適用することができる。
【００９１】外周部以外の部分に絶縁層が残留する場合
としては、例えば、分離工程において欠陥が生じる場合
が挙げられる。なお、このような欠陥が生じた部分で
は、分離後の第２の基板（ＳＯＩ基板）の単結晶Ｓｉ層
が欠落するが、上記の方法によれば、分離後の第１の基
板を再生することに何等の問題もない。
【００９２】また、本発明は、例えば、分離後の第２の
基板の表面の外周部の他、端部、及び／又は、裏面の外
周部、及び／又は、裏面の全体にも絶縁層が残留する場
合に対しても適用することができる。図４は、第１の実
施の形態を適用して再利用可能な分離後の第２の基板の
一例を示す図である。
【００９３】［第２の実施の形態］この実施の形態は、
第１の基板と第２の基板を貼り合わせ、その後、酸化工
程を経て得られる貼り合わせ基板の構造が第１の実施の
形態と異なり、これに付随して、第１の基板の再生方法
も第１の実施の形態と異なる。
【００９４】この実施の形態に係る基板の製造方法及び
該製造方法において使用される基板の再生方法（処理方
法）は、第１の基板１０と第２の基板２０とを貼り合せ
るまでの工程は、第１の実施の形態における図１Ａ〜図
１Ｃに示す工程と同様である。従って、ここでは、第１
の基板１０と第２の基板２０とを貼り合わせた後の工程
を説明する。
【００９５】図２Ａ〜図２Ｆは、基板の製造方法及び該
製造方法において使用される基板の再生方法を概略的に
説明するための模式図である。図１Ｃに示す工程におい
て、第１の基板１０と第２の基板２０とを貼り合わせて
貼り合わせ基板を作成した後、図２Ａに示す工程におい
て、該貼り合わせ基板の少なくとも外周部を酸化させ
る。
【００９６】この酸化工程では、貼り合わせ基板の外周
部において、単結晶Ｓｉ層１２が酸化されて薄くなる程
度に貼り合わせ基板を酸化させて、貼り合わせ基板の外
周部を絶縁層（ＳｉＯ2層）で覆う。即ち、この実施の
形態では、貼り合わせ基板の外周部において、多孔質層
１２ａ、単結晶Ｓｉ層１３ａ’及び絶縁層１４ａ’の積
層構造が維持される範囲で、貼り合わせ基板を酸化させ
る。
【００９７】なお、第１の実施の形態では、前述のよう
に、酸化工程により、単結晶Ｓｉ層１３の外周端が内側
に向かって後退し、外周部は、多孔質層上に絶縁層（Ｓ
ｉＯ 2層）が直接重なった構造となる。
【００９８】この酸化工程は、必ずしも必要ではない
が、この酸化工程を施すことにより、次の分離工程（図
２Ｂ）の際に欠陥が発生することを効果的に防止するこ
とができる。
【００９９】次いで、図２Ｂに示す工程では、酸化工程
（図２Ａ）の後の貼り合わせ基板を多孔質層１２の部分
で２枚の基板に分離する。分離の方法としては、第１の
実施の形態において挙げた方法が好適である。
【０１００】図２Ｂに示す分離工程により、分離後の第
２の基板２０’は、多孔質Ｓｉ層１２ｂ’／単結晶Ｓｉ
層１３ｂ’／絶縁層１４ｃ’／単結晶Ｓｉ基板２０の積
層構造となる。一方、分離後の第１の基板１０’は、単
結晶Ｓｉ基板１１上に多孔質１２ａ’を有し、その上の
外周部に単結晶Ｓｉ層１３ｃ’、絶縁層１４ｂ’を順に
有する構造となる。即ち、以上の工程により、第１の基
板の多孔質層１２上の単結晶Ｓｉ層１３及び絶縁層１４
の一部（ここでは、外周部を除く部分）を第２の基板に
移設することができる。ここで、多孔質層１２は、分離
用の層の一例、単結晶Ｓｉ層１３及び絶縁層１４は、第
１の基板から第２の基板に移設される移設層の一例であ
る。
【０１０１】図２Ｃに示す工程では、分離後の第２の基
板２０’の表面の多孔質層１３ｂ’を選択的に除去す
る。これにより、図２Ｃに示すように、結晶Ｓｉ層１３
ｂ’／絶縁層１４ｃ’／単結晶Ｓｉ基板２０の積層構
造、即ち、ＳＯＩ構造を有するＳＯＩ基板３０が得られ
る。
【０１０２】図２Ｄに示す工程では、分離後の第１の基
板１０’の単結晶Ｓｉ基板１１上の不要な層を除去する
ための第１段階の除去工程を実施する。具体的には、図
２Ｄに示す工程では、分離後の第１の基板１０’の外周
部に残留する絶縁層１４ｂ’を除去する。絶縁層１４
ｂ’の除去は、少なくとも多孔質層１２ａ’に対しては
選択的に行うことが好ましい。
【０１０３】この第１段階の除去工程では、例えば、多
孔質Ｓｉに対して選択性のあるＳｉＯ2用のエッチング
液（例えば、弗酸、バッファード弗酸）によるウエット
エッチング法や、多孔質Ｓｉに対して選択性のあるＳｉ
Ｏ2用のエッチングガスによるドライエッチング法を採
用することが好ましい。
【０１０４】次いで、図２Ｅに示す工程では、第２段階
の除去工程を実施する。具体的には、外周部の絶縁層１
４ｃ’が除去された基板の外周部の単結晶Ｓｉ層１３
ｃ’を除去する。この第２段階の除去工程では、例え
ば、弗酸、硝酸、酢酸の混合液（混合比＝１：１００：
１００）をエッチング液として外周部の単結晶Ｓｉ層１
３ｃ’を除去する。ここで、単結晶Ｓｉ層１３ｃ’と多
孔質Ｓｉ層１２ａ’とは同一の材料からなるため、単結
晶Ｓｉ層１３ｃ’のウエットエッチングの際に多孔質Ｓ
ｉ層１２ａ’もエッチングされる。
【０１０５】しかしながら、相応の厚さの多孔質Ｓｉ層
１２ａ’が残留するように、多孔質Ｓｉ層を１２を形成
することにより、多孔質Ｓｉ層１２ａ’のエッチングに
よる影響を無視することができる。例えば、貼りあわせ
基板の外周部の単結晶Ｓｉ層１３ｃ’の厚さが０．２μ
ｍである場合、弗酸、硝酸、酢酸の混合液によって単結
晶Ｓｉ層１３ｃ’を完全に除去した時の多孔質Ｓｉ層１
２ａ’の中央部の膜厚の減少は、多くて０．３μｍであ
ることが確認されている。
【０１０６】ここで、第１段階の除去工程（絶縁層の除
去工程）及び第２段階の除去工程（単結晶Ｓｉ層の除去
工程）の少なくとも一方において、ドライエッチング法
を適用することも有効である。ドライエッチング法にお
いても、ガス種、圧力、パワー、放電マッチングの調整
によってウエットエッチング法と同様の効果を得ること
ができる。また、ドライエッチングによれば、エッチン
グ速度の分布を制御するこによって、外周部の絶縁層及
び／又は単結晶Ｓｉ層を選択的にエッチングすることが
できる。
【０１０７】図２Ｆに示す工程では、単結晶Ｓｉ基板１
１上の不要な層を除去するための第３段階の除去工程を
実施する。具体的には、図２Ｆに示す工程では、単結晶
Ｓｉ基板１１上に残留している多孔質Ｓｉ層１２ａ’を
選択的に除去する。この第２段階の除去工程では、例え
ば、多孔質Ｓｉ用のエッチング液（例えば、４９％弗酸
と３０％過酸化水素水と水との混合液）によるウエット
エッチング法を採用することが好ましい。なお、第３段
階の除去工程では、多孔質Ｓｉ層１２ａ’を研磨等によ
り除去してもよい。
【０１０８】このようにして得られる単結晶Ｓｉ基板１
１は、再び第１基板１０を形成するための基板、又は第
２の基板２０として利用され得る。
【０１０９】以上のように、貼り合わせ基板を多孔質層
で２枚の基板に分離した後に、第１段階の除去工程にお
いて、分離後の第１の基板１０’の外周部に残留してい
る絶縁層１４ｂを除去し、第２段階の除去工程におい
て、該基板の外周部に残留している単結晶Ｓｉ層１３
ｃ’を除去することにより、続く第３段階の除去工程の
後に、表面の平坦性の高い基板を得ることができる。即
ち、第１及び第２段階の除去工程を実施することによ
り、第３段階の除去工程では、多孔質層１２ａ’のみを
下地の単結晶Ｓｉ基板１１に対して選択的に除去すれば
よいため、単結晶Ｓｉ基板１１の表面の平坦性を維持し
つつ多孔質層１２ａ’を除去することができる。
【０１１０】以上は、ＳＯＩ基板の製造方法及び第１の
基板の再生方法に関するが、第１の基板から第２の基板
に移設する半導体層１３として、単結晶Ｓｉ層に代え
て、例えば、Ｇｅ層、ＳｉＧｅ層、ＳｉＣ層、Ｃ層、化
合物半導体（例えば、ＧａＡｓ、ＩｎＰ、ＧａＮ等）層
を採用することもできる。即ち、上記のＳＯＩ基板の製
造方法及び第１の基板の再生方法は、ＳＯＩ基板以外の
半導体基板の製造方法及び第１の基板の再生方法にも適
用することができる。
【０１１１】また、第２の基板としては、例えば、単結
晶Ｓｉ基板の他、絶縁性基板（例えば、石英基板）や光
透過性基板（例えば、石英基板）等が好適である。
【０１１２】なお、上記の実施の形態では、分離後の第
１の基板の多孔質層の上の外周部にのみ絶縁層及び単結
晶Ｓｉ層が残留するものとして説明したが、本発明は、
外周部以外の部分に絶縁層及び単結晶Ｓｉ層が残留する
場合にも適用することができる。
【０１１３】外周部以外の部分に絶縁層及び単結晶Ｓｉ
層が残留する場合の例としては、例えば、分離工程にお
いて欠陥が生じる場合が挙げられる。なお、このような
欠陥が生じた部分では、分離後の第２の基板（ＳＯＩ基
板）の単結晶Ｓｉ層が欠落するが、上記の方法によれ
ば、分離後の第１の基板を再生することに何等の問題も
ない。
【０１１４】また、本発明は、例えば、分離後の第２の
基板の表面の外周部の他、端部、及び／又は、裏面の外
周部、及び／又は、裏面の全体にも絶縁層及び／又は単
結晶Ｓｉ層が残留する場合に対しても適用することがで
きる。図５は、第２の実施の形態を適用して再利用可能
な分離後の第２の基板の一例を示す図である。
【０１１５】
【実施例】以下、上記の各実施の形態をより具体化した
実施例を挙げる。
【０１１６】［第１の実施例］この実施例は、第１の実
施の形態の具体例を提供する。
【０１１７】まず、第１の基板１０を形成するために、
８インチの単結晶Ｓｉ基板１１を準備し、その単結晶Ｓ
ｉ基板１１に対してＨＦ溶液中で陽極化成処理を施し、
表面に多孔質層１２を形成した（図１Ａ）。この時の陽
極化成の条件は、次の通りである。
【０１１８】 ＜陽極化成条件＞ 電流密度 ：７（ｍＡ／ｃｍ2） 陽極化成溶液 ：ＨＦ：Ｈ2Ｏ：Ｃ2Ｈ5ＯＨ＝１：１：１ 処理時間 ：１１（ｍｉｎ） 多孔質Ｓｉ厚 ：１２（μｍ） 次いで、多孔質Ｓｉ層１２上にCVD(Chemical Vapor Dep
osition)法により０．１５μｍ厚の単結晶Ｓｉ層１３を
エピタキシャル成長させた（図１Ｂ）。この時の成長条
件は以下の通りである。なお、エピタキシャル成長の前
段では、Ｈ2中に多孔質Ｓｉ層１２の表面が晒されるた
め、表面の孔が埋まり、表面が平坦になる。
【０１１９】＜エピタキシャル成長条件＞ ソ−スガス：ＳｉＨ2Ｃｌ2／Ｈ2 ガス流量 ：０．５／１８０（ｌ／ｍｉｎ） ガス圧力 ：８０（Ｔｏｒｒ） 温度 ：９５０（℃） 成長速度 ：０．３０（μｍ／ｍｉｎ） 次いで、エピタキシャル成長させた単結晶Ｓｉ層１３の
表面に熱酸化により１００ｎｍ厚のＳｉＯ2層１４を形
成した（図１Ｂ）。
【０１２０】次いで、このＳｉＯ2層１４の表面と別に
用意した８インチのＳｉ基板（第２の基板）２０の表面
とを密着させて貼りあわせ基板を作成し（図１Ｃ）、そ
の後、その貼りあわせ基板に１１００℃で1時間の熱酸
化処理を施した（図１Ｄ）。
【０１２１】この熱酸化処理により、単結晶Ｓｉ層１３
の外周部が酸化されてその外周端が貼り合わせ基板の内
側に後退すると共に貼り合わせ基板の外周部に酸化膜が
形成された。そして、第１の基板１０の外周部（例え
ば、外周端から内側方向に向かって約１ｍｍまでの部
分）は、単結晶Ｓｉ基板１１の上に多孔質層１２を有
し、その上に絶縁層１４ａを有する構造となった。な
お、第１の基板１０と第２の基板２０との接触面の外周
端は、貼り合わせ基板の外周端より約１ｍｍ内側となっ
た。
【０１２２】次いで、熱酸化工程の後の貼り合わせ基板
を多孔質層１２の部分で２枚の基板に分離した（図１
Ｅ）。分離の方法としては、例えば、以下の方法が好適
であった。
【０１２３】（１）ウォータジェット法に分離 貼り合わせ基板の外周部の隙間に向けて、例えば直径
０．２ｍｍ程度のウォータジェットを噴射し、これによ
り、貼り合わせ基板を多孔質層１２の部分で２枚の基板
に分離する。
【０１２４】（２）気体による分離 貼り合わせ基板の外周部の隙間に向けて、例えば、束状
に絞った空気や窒素ガス等の気体を噴射し、これによ
り、貼り合わせ基板を多孔質層１２の部分で２枚の基板
に分離する。
【０１２５】（３）楔による分離 貼り合わせ基板の外周部の隙間に、例えば樹脂製の薄い
楔を緩やかに挿入し、これにより、貼り合わせ基板を多
孔質層１２の部分で２枚の基板に分離する。
【０１２６】（４）引き剥がしによる分離 貼り合わせ基板の一方の面を固定し、フレキシブルテー
プ等を利用して他方の面を該貼り合わせ基板の軸方向に
引っ張ることにより、該貼り合わせ基板を多孔質層で分
離する。
【０１２７】（５）せん断応力による分離 貼り合わせ基板の一方の面を固定し、他方の面を貼り合
わせ基板の面方向に移動させるように該他方の面に力を
印加することにより、せん断応力によって貼り合わせ基
板を多孔質層１２の部分で２枚の基板に分離する。
【０１２８】（６）超音波による分離 貼り合わせ基板を液体中に浸漬し、該液体を介して貼り
合わせ基板に超音波を印加することにより、多孔質層１
２を破壊し、これにより、貼り合わせ基板を多孔質層１
２の部分で２枚の基板に分離する。
【０１２９】（７）加圧による分離 貼り合わせ基板に圧力を加えることにより多孔質層１２
を破壊し、これにより、貼り合わせ基板を多孔質層１２
の部分で２枚の基板に分離する。
【０１３０】次いで、分離後の第２の基板２０’の表面
に残留する多孔質層１２ｂを４９％弗酸と３０％過酸化
水素水と水との混合液をエッチング液として選択的にエ
ッチングした（図１Ｆ）。これにより図１Ｆに示すよう
なＳＯＩ基板が得られた。この時、単結晶Ｓｉ層１３ａ
の表面は、エッチ・ストップとして機能する。このエッ
チング液による単結晶Ｓｉのエッチング速度は、多孔質
Ｓｉのエッチング速度に比して極めて低く、選択比は１
０5以上にも達する。従って、エッチングによって生じ
る単結晶Ｓｉ層１３ａの表面の凹凸は、実用上無視でき
る。多孔質層１２ｂのエッチング後の単結晶Ｓｉ層１３
ａの膜厚を面内の全面にわたって１００点について測定
したところ、膜厚のばらつきは±３％以内であった。な
お、多孔質層１２ｂは、研磨によって除去してもよい。
【０１３１】次いで、得られたＳＯＩ基板に対して、水
素中において１１００℃で１時間の熱処理を施して表面
を平坦化した。また、この熱処理に代えて、又は、追加
して、研磨により単結晶Ｓｉ基板１１の表面を平坦化し
てもよい。この単結晶Ｓｉ基板１１の表面粗さを原子間
力顕微鏡で評価したところ、５０μ角の領域での平均自
乗粗さは約０．２ｎｍであった。これは、通常市販され
ているＳｉ基板と同等である。透過型電子顕微鏡による
断面観察の結果、単結晶Ｓｉ層１３ａには、新たな結晶
欠陥は導入されておらず、良好な結晶性が維持されてい
ることが確認された。
【０１３２】次いで、分離後の第１の基板１０’の単結
晶Ｓｉ基板１１上の外周部に存在するＳｉＯ2層１４ｂ
を、ＳｉＯ2用のエッチング液である弗酸又はバッファ
ード弗酸で選択的にエッチングした（図１Ｇ）。この
時、多孔質Ｓｉ層１２ａのエッチング量は微小であり、
外周部のＳｉＯ2層１４ｂが完全に除去されてその下の
外周部の多孔質層１２ａが表出した後においても、十分
な厚さの多孔質層１２ａが残っていた。
【０１３３】ここで、外周部のＳｉＯ2層１４ｂをドラ
イエッチング法によって除去した場合においても、上記
のウエットエッチング法による場合と同様に、ＳｉＯ2
層１４ｂを選択的に除去することができた。ドライエッ
チング法においては、ガス種、圧力、パワー、放電マッ
チングを調整する他、エッチング速度の分布を制御する
ことにより、外周部のＳｉＯ2層を選択的にエッチング
することができる。
【０１３４】次いで、単結晶Ｓｉ基板１１上に残留する
多孔質層１２ａを４９％弗酸と３０％過酸化水素水と水
との混合液をエッチング液として選択的にエッチングし
た（図１Ｈ）。この時、単結晶Ｓｉ基板１１の表面は、
エッチ・ストップとして機能する。このエッチング液に
よる単結晶Ｓｉのエッチング速度は、多孔質Ｓｉのエッ
チング速度に比して極めて低く、選択比は１０5以上に
も達する。従って、エッチングによって生じる単結晶Ｓ
ｉ基板１１の凹凸は、実用上無視できる。なお、多孔質
層１２ａは、研磨によって除去してもよい。
【０１３５】次いで、単結晶Ｓｉ基板１１に対して、水
素中において１１００℃で１時間の熱処理を施して表面
を平坦化した。また、この熱処理に代えて、又は、追加
して、研磨により単結晶Ｓｉ基板１１の表面を平坦化し
てもよい。この単結晶Ｓｉ基板１１の表面粗さを原子間
力顕微鏡で評価したところ、５０μ角の領域での平均自
乗粗さは約０．２ｎｍであった。これは、通常市販され
ているＳｉ基板と同等である。このようにして得られた
単結晶Ｓｉ基板１１は、第１の基板を形成するための基
板又は第２の基板として再利用することができた。
【０１３６】なお、単結晶Ｓｉ層１３に代えて、例え
ば、多結晶Ｓｉ層、非晶質Ｓｉ層等の他のＳｉ層を形成
してもよいし、Ｇｅ層、ＳｉＧｅ層、ＳｉＣ層、Ｃ層、
化合物半導体（例えば、ＧａＡｓ、ＩｎＰ、ＧａＮ等）
層を形成してもよい。
【０１３７】また、第２の基板２０として、単結晶Ｓｉ
基板に代えて、例えば、表面に酸化膜を形成したＳｉ基
板、絶縁性基板（例えば、石英基板）、光透過性基板
（例えば、石英基板）等を採用してもよい。
【０１３８】ここで、第１の基板を形成するための基板
１１及び第２の基板２０として、互いに熱膨張係数が異
なる基板を採用する場合（例えば、基板１１としてＳｉ
基板を採用し、第２の基板２０として石英基板を採用す
る場合）には、両基板を貼り合わせる前に、各基板の表
面にプラズマ処理を施し、水洗することが好ましい。こ
れにより、両基板を重ね合わせた後に、低温の熱処理を
施すことにより十分な貼り合わせ強度がが得られる。
【０１３９】［第２の実施例］この実施例は、第１の実
施例の変形例を提供する。
【０１４０】この実施例では、図１Ａに示す工程におい
て、２段階の陽極化成処理により、多孔質層１２とし
て、互いに多孔度が異なる２層の多孔質層からなる構造
の多孔質層１２を形成する。この実施例における２層構
造の多孔質層１２を形成するための陽極化成の条件は、
次の通りである。なお、多孔質層１２を３層以上の多層
構造にしてもよい。
【０１４１】 ＜第１段階の陽極化成条件＞ 電流密度 ：７（ｍＡ／ｃｍ2） 陽極化成溶液 ：ＨＦ：Ｈ2Ｏ：Ｃ2Ｈ5ＯＨ＝１：１：１ 処理時間 ：１１（ｍｉｎ） 多孔質Ｓｉ厚 ：１２（μｍ） ＜第２段階の陽極化成条件＞ 電流密度 ：２１（ｍＡ／ｃｍ2） 陽極化成溶液 ：ＨＦ：Ｈ2Ｏ：Ｃ2Ｈ5ＯＨ＝１：１：１ 処理時間 ：２（ｍｉｎ） 多孔質Ｓｉ厚 ：３（μｍ） 他の工程に関しては、第１の実施例と同様である。
【０１４２】［第３の実施例］この実施例は、第２の実
施の形態の具体例を提供する。
【０１４３】まず、第１の基板１０を形成するために、
８インチの単結晶Ｓｉ基板１１を準備し、その単結晶Ｓ
ｉ基板１１に対してＨＦ溶液中で２段階の陽極化成処理
を施し、表面に多層構造の多孔質層１２を形成した（図
１Ａ）。この時の陽極化成の条件は、次の通りである。
【０１４４】 ＜第１段階の陽極化成条件＞ 電流密度 ：７（ｍＡ／ｃｍ2） 陽極化成溶液 ：ＨＦ：Ｈ2Ｏ：Ｃ2Ｈ5ＯＨ＝１：１：１ 処理時間 ：５（ｍｉｎ） 多孔質Ｓｉ厚 ：５．５（μｍ） ＜第２段階の陽極化成条件＞ 電流密度 ：７（ｍＡ／ｃｍ2） 陽極化成溶液 ：ＨＦ：Ｈ2Ｏ：Ｃ2Ｈ5ＯＨ＝１：１：１ 処理時間 ：１．３（ｍｉｎ） 多孔質Ｓｉ厚 ：３（μｍ） 次いで、多孔質Ｓｉ層１２上にCVD(Chemical Vapor Dep
osition)法により０．３μｍ厚の単結晶Ｓｉ層１３をエ
ピタキシャル成長させた（図１Ｂ）。この時の成長条件
は以下の通りである。なお、エピタキシャル成長の前段
では、Ｈ2中に多孔質Ｓｉ層１２の表面が晒されるた
め、表面の孔が埋まり、表面が平坦になる。
【０１４５】＜エピタキシャル成長条件＞ ソ−スガス：ＳｉＨ2Ｃｌ2／Ｈ2 ガス流量 ：０．５／１８０（ｌ／ｍｉｎ） ガス圧力 ：８０（Ｔｏｒｒ） 温度 ：９５０（℃） 成長速度 ：０．３０（μｍ／ｍｉｎ） 次いで、エピタキシャル成長させた単結晶Ｓｉ層１３の
表面に熱酸化により２００ｎｍ厚のＳｉＯ2層１４を形
成した（図１Ｂ）。
【０１４６】次いで、このＳｉＯ2層１４の表面と別に
用意した８インチのＳｉ基板（第２の基板）２０の表面
とを密着させて貼りあわせ基板を作成し（図１Ｃ）、そ
の後、その貼りあわせ基板に１１００℃で1時間の熱酸
化処理を施した（図２Ａ）。
【０１４７】この熱酸化処理により、貼り合わせ基板の
外周部において、単結晶Ｓｉ層１２が酸化されて薄くな
ると共に貼り合わせ基板の外周部がＳｉＯ2層で覆われ
た。なお、第１の基板１０と第２の基板２０との接触面
の外周端は、貼り合わせ基板の外周端より約１ｍｍ内側
となった。
【０１４８】次いで、熱酸化工程の後の貼り合わせ基板
を多孔質層１２の部分で２枚の基板に分離した（図２
Ｂ）。分離後の第２の基板２０’は、多孔質Ｓｉ層１２
ｂ’／単結晶Ｓｉ層１３ｂ’／絶縁層１４ｃ’／単結晶
Ｓｉ基板２０の積層構造となった。一方、分離後の第１
の基板１０’は、単結晶Ｓｉ基板１１上に約３μｍ厚の
多孔質１２ａ’を有し、その上の外周部に単結晶Ｓｉ層
１３ｃ’、絶縁層１４ｂ’を順に有する構造となる。
【０１４９】分離の方法としては、例えば、以下の方法
が好適であった。
【０１５０】（１）ウォータジェット法に分離 貼り合わせ基板の外周部の隙間に向けて、例えば直径
０．２ｍｍ程度のウォータジェットを噴射し、これによ
り、貼り合わせ基板を多孔質層１２の部分で２枚の基板
に分離する。
【０１５１】（２）気体による分離 貼り合わせ基板の外周部の隙間に向けて、例えば、束状
に絞った空気や窒素ガス等の気体を噴射し、これによ
り、貼り合わせ基板を多孔質層１２の部分で２枚の基板
に分離する。
【０１５２】（３）楔による分離 貼り合わせ基板の外周部の隙間に、例えば樹脂製の薄い
楔を緩やかに挿入し、これにより、貼り合わせ基板を多
孔質層１２の部分で２枚の基板に分離する。
【０１５３】（４）引き剥がしによる分離 貼り合わせ基板の一方の面を固定し、フレキシブルテー
プ等を利用して他方の面を該貼り合わせ基板の軸方向に
引っ張ることにより、該貼り合わせ基板を多孔質層で分
離する。
【０１５４】（５）せん断応力による分離 貼り合わせ基板の一方の面を固定し、他方の面を貼り合
わせ基板の面方向に移動させるように該他方の面に力を
印加することにより、せん断応力によって貼り合わせ基
板を多孔質層１２の部分で２枚の基板に分離する。
【０１５５】（６）超音波による分離 貼り合わせ基板を液体中に浸漬し、該液体を介して貼り
合わせ基板に超音波を印加することにより、多孔質層１
２を破壊し、これにより、貼り合わせ基板を多孔質層１
２の部分で２枚の基板に分離する。
【０１５６】（７）加圧による分離 貼り合わせ基板に圧力を加えることにより多孔質層１２
を破壊し、これにより、貼り合わせ基板を多孔質層１２
の部分で２枚の基板に分離する。
【０１５７】次いで、分離後の第２の基板２０’の表面
に残留する多孔質層１２ｂを４９％弗酸と３０％過酸化
水素水と水との混合液をエッチング液として選択的にエ
ッチングした（図２Ｃ）。これにより図２Ｃに示すよう
なＳＯＩ基板が得られた。この時、単結晶Ｓｉ層１３ａ
の表面は、エッチ・ストップとして機能する。このエッ
チング液による単結晶Ｓｉのエッチング速度は、多孔質
Ｓｉのエッチング速度に比して極めて低く、選択比は１
０5以上にも達する。従って、エッチングによって生じ
る単結晶Ｓｉ層１３ｂ’の表面の凹凸は、実用上無視で
きる。多孔質層１２ｂ’のエッチング後の単結晶Ｓｉ層
１３ｂ’の膜厚を面内の全面にわたって１００点につい
て測定したところ、膜厚のばらつきは±３％以内であっ
た。なお、多孔質層１２ｂ’は、研磨によって除去して
もよい。
【０１５８】次いで、得られたＳＯＩ基板に対して、水
素中において１１００℃で１時間の熱処理を施して表面
を平坦化した。また、この熱処理に代えて、又は、追加
して、研磨により単結晶Ｓｉ基板１１の表面を平坦化し
てもよい。この単結晶Ｓｉ基板１１の表面粗さを原子間
力顕微鏡で評価したところ、５０μ角の領域での平均自
乗粗さは約０．２ｎｍであった。これは、通常市販され
ているＳｉ基板と同等である。透過型電子顕微鏡による
断面観察の結果、単結晶Ｓｉ層１３ｂ’には、新たな結
晶欠陥は導入されておらず、良好な結晶性が維持されて
いることが確認された。
【０１５９】次いで、分離後の第１の基板１０’の単結
晶Ｓｉ基板１１上の外周部に存在するＳｉＯ2層１４
ｂ’を、ＳｉＯ2用のエッチング液である弗酸又はバッ
ファード弗酸で選択的にエッチングした（図２Ｄ）。こ
の時、多孔質Ｓｉ層１２ａ’のエッチング量は微小であ
り、外周部のＳｉＯ2層１４ｂ’が完全に除去されてそ
の下の単結晶Ｓｉ層１３ｃ’が表出した後においても、
十分な厚さの多孔質層１２ａ’が残っていた。
【０１６０】次いで、多孔質層１２ａ’上の外周部に残
留している単結晶Ｓｉ層１３ｃ’を弗酸、硝酸、酢酸の
混合液（混合比＝１：１００：１００）をエッチング液
として除去する（図２Ｅ）。ここで、外周部の単結晶Ｓ
ｉ層１３ｃ’のエッチングと同時に多孔質Ｓｉ層１２
ａ’もエッチングされるが、多孔質Ｓｉ層１２ａ’のエ
ッチング量は無視可能である。具体的には、この実施例
では、外周部の単結晶Ｓｉ層１３ｃ’は、約０．２μｍ
厚であり、この単結晶Ｓｉ層１３ｃ’を完全に除去した
ところ、多孔質Ｓｉ層１２ａ’のエッチング量は最大で
０．３μｍ程度であった。なお、前述のように、多孔質
Ｓｉ層１２ａ’の厚さは、約３μｍである。
【０１６１】ここで、外周部のＳｉＯ2層１４ｂ’及び
単結晶Ｓｉ層１３ｃ’の少なくとも一方をドライエッチ
ング法によって除去した場合においても、上記のウエッ
トエッチング法による場合と同様に、ＳｉＯ2層１４
ｂ’及び／又は単結晶Ｓｉ層１３ｃ’を選択的に除去す
ることができた。ドライエッチング法においては、ガス
種、圧力、パワー、放電マッチングを調整する他、エッ
チング速度の分布を制御することにより、外周部のＳｉ
Ｏ2層及び又は単結晶Ｓｉ層を選択的にエッチングする
ことができる。
【０１６２】次いで、単結晶Ｓｉ基板１１上に残留する
多孔質層１２ａ’を４９％弗酸と３０％過酸化水素水と
水との混合液をエッチング液として選択的にエッチング
した（図２Ｆ）。この時、単結晶Ｓｉ基板１１の表面
は、エッチ・ストップとして機能する。このエッチング
液による単結晶Ｓｉのエッチング速度は、多孔質Ｓｉの
エッチング速度に比して極めて低く、選択比は１０5以
上にも達する。従って、エッチングによって生じる単結
晶Ｓｉ基板１１の凹凸は、実用上無視できる。なお、多
孔質層１２ａ’は、研磨によって除去してもよい。
【０１６３】次いで、単結晶Ｓｉ基板１１に対して、水
素中において１１００℃で１時間の熱処理を施して表面
を平坦化した。また、この熱処理に代えて、又は、追加
して、研磨により単結晶Ｓｉ基板１１の表面を平坦化し
てもよい。この単結晶Ｓｉ基板１１の表面粗さを原子間
力顕微鏡で評価したところ、５０μ角の領域での平均自
乗粗さは約０．２ｎｍであった。これは、通常市販され
ているＳｉ基板と同等である。このようにして得られた
単結晶Ｓｉ基板１１は、第１の基板を形成するための基
板又は第２の基板として再利用することができた。
【０１６４】なお、単結晶Ｓｉ層１３に代えて、例え
ば、多結晶Ｓｉ層、非晶質Ｓｉ層等の他のＳｉ層を形成
してもよいし、Ｇｅ層、ＳｉＧｅ層、ＳｉＣ層、Ｃ層、
化合物半導体（例えば、ＧａＡｓ、ＩｎＰ、ＧａＮ等）
層を形成してもよい。
【０１６５】また、第２の基板２０として、単結晶Ｓｉ
基板に代えて、例えば、表面に酸化膜を形成したＳｉ基
板、絶縁性基板（例えば、石英基板）、光透過性基板
（例えば、石英基板）等を採用してもよい。
【０１６６】ここで、第１の基板を形成するための基板
１１及び第２の基板２０として、互いに熱膨張係数が異
なる基板を採用する場合（例えば、基板１１としてＳｉ
基板を採用し、第２の基板２０として石英基板を採用す
る場合）には、両基板を貼り合わせる前に、各基板の表
面にプラズマ処理を施し、水洗することが好ましい。こ
れにより、両基板を重ね合わせた後に、低温の熱処理を
施すことにより十分な貼り合わせ強度がが得られる。
【０１６７】［第４の実施例］第１乃至第３の実施例に
おいて、第１の基板１０と第２の基板２０とを貼り合わ
せて貼り合わせ基板を作成し、該貼り合わせ基板を多孔
質層の部分で２枚の基板に分離する代わりに、第１の基
板１０の表面にフレキシブルなフィルムを貼り付けて、
その後、第１の基板１０を多孔質層で分離することによ
り、第１の基板１０の多孔質層上に形成されていた単結
晶Ｓｉ層及び絶縁層をフィルムに移し取った。その後、
分離後の第１の基板を第１乃至第３の実施例に従って再
生した。
【０１６８】［第５の実施例］この実施例は、陽極化成
法に代えて、イオン注入法により多孔質層（微小空洞
層）を形成する方法におけるＳＯＩ基板の製造方法及び
第１の基板の再生方法の具体例を提供する。
【０１６９】まず、単結晶Ｓｉ基板の表面に熱酸化法に
より２００ｎｍ厚のＳｉＯ2層を形成した。次いで、該
基板にＳｉＯ2層を通して４０ｋｅｖで５×１０16ｃｍ
-2の水素イオンを注入した。このイオン注入工程には、
例えば、ビームによるイオン注入機やプラズマによる一
括注入プラズマ装置を適用することができる。このイオ
ン注入工程により、図１Ｂに示す第１の基板１０と同様
の基板、即ち、単結晶Ｓｉ基板１１上に多孔質層（イオ
ン注入層若しくは微小空洞層）１２、単結晶Ｓｉ層１
３、ＳｉＯ2層を順に有する基板が形成される。
【０１７０】次いで、第１の基板１０のＳｉＯ2層１４
の表面と別に用意した８インチのＳｉ基板（第２の基
板）２０の表面とを密着させて、４００〜６００℃の熱
処理を施して結合の強度を高めた。これにより、図１Ｃ
に示すような貼り合わせ基板が得られた。なお、第１の
基板１０と第２の基板との接触面の外周端は、貼り合わ
せ基板の外周端より約１．５ｍｍ内側となった。
【０１７１】次いで、貼り合わせ基板を分離した。これ
により、図３に示すように、分離後の第１の基板１０’
と第２の基板２０’とが得られた。分離の方法として
は、第１の実施例において挙げた方法の他、多孔質層
（微小空洞層）１２を外周部から高速酸化して体積を膨
張させることにより、該膨張部分を一種の楔として利用
する方法も有効である。
【０１７２】分離後の第２の基板２０’は、多孔質層１
２ｂ”／単結晶Ｓｉ層１３ｂ”／絶縁層１４ｂ”／単結
晶Ｓｉ基板２０の積層構造となった。一方、分離後の第
１の基板１０’は、単結晶Ｓｉ基板１１上に多孔質層１
２ａ”を有し、その上の外周部（外周端から内側に向か
って約１．５ｍｍまでの部分）に単結晶Ｓｉ層１３
ａ”、絶縁層１４ａ”を順に有する構造となる。ただ
し、外周部の多孔質層１２ａ”に亀裂が生じてその上の
層が剥がれる領域がある。
【０１７３】次いで、分離後の第２の基板２０’の表面
に残留する多孔質層１２ｂ”を４９％弗酸と３０％過酸
化水素水と水との混合液をエッチング液として選択的に
エッチングしてＳＯＩ基板を得た。この時、単結晶Ｓｉ
層１３ｂ”の表面は、エッチ・ストップとして機能す
る。このエッチング液による単結晶Ｓｉのエッチング速
度は、多孔質Ｓｉのエッチング速度に比して極めて低
く、選択比は１０5以上にも達する。従って、エッチン
グによって生じる単結晶Ｓｉ層１３ｂ”の表面の凹凸
は、実用上無視できる。多孔質層１２ｂ”のエッチング
後の単結晶Ｓｉ層１３ｂ”の膜厚を面内の全面にわたっ
て１００点について測定したところ、膜厚のばらつきは
±３％以内であった。なお、多孔質層１２ｂ”は、研磨
によって除去してもよい。
【０１７４】次いで、得られたＳＯＩ基板に対して、水
素中において１１００℃で１時間の熱処理を施して表面
を平坦化した。また、この熱処理に代えて、又は、追加
して、研磨により単結晶Ｓｉ基板１１の表面を平坦化し
てもよい。この単結晶Ｓｉ基板１１の表面粗さを原子間
力顕微鏡で評価したところ、５０μ角の領域での平均自
乗粗さは約０．２ｎｍであった。これは、通常市販され
ているＳｉ基板と同等である。透過型電子顕微鏡による
断面観察の結果、単結晶Ｓｉ層１３ａには、新たな結晶
欠陥は導入されておらず、良好な結晶性が維持されてい
ることが確認された。
【０１７５】次いで、分離後の第１の基板１０’の外周
部の表面に存在するＳｉＯ2層１４ａ”を、ＳｉＯ2用の
エッチング液である弗酸又はバッファード弗酸で選択的
にエッチングした。この時、多孔質Ｓｉ層１２ａ”のエ
ッチング量は微小であり、外周部のＳｉＯ2層１４ａ”
が完全に除去されてその下の単結晶Ｓｉ層１３ａ”が表
出した後においても、十分な厚さの多孔質層１２ａ”が
残っていた。
【０１７６】次いで、多孔質層１２ａ”上の外周部に残
留している単結晶Ｓｉ層１３ａ”を弗酸、硝酸、酢酸の
混合液（混合比＝１：１００：１００）をエッチング液
として除去する。ここで、外周部の単結晶Ｓｉ層１３
ａ”のエッチングと同時に多孔質Ｓｉ層１２ａ”もエッ
チングされるが、多孔質Ｓｉ層１２ａ”のエッチング量
は無視可能である。具体的には、この実施例では、外周
部の単結晶Ｓｉ層１３ａ”は、約０．２μｍ厚であり、
この単結晶Ｓｉ層１３ａ”を完全に除去したところ、多
孔質Ｓｉ層１２ａ”のエッチング量は最大で０．３μｍ
程度であった。
【０１７７】ここで、外周部のＳｉＯ2層１４ａ”及び
単結晶Ｓｉ層１３ａ”の少なくとも一方をドライエッチ
ング法によって除去した場合においても、上記のウエッ
トエッチング法による場合と同様に、ＳｉＯ2層１４
ａ”及び／又は単結晶Ｓｉ層１３ａ”を選択的に除去す
ることができた。ドライエッチング法においては、ガス
種、圧力、パワー、放電マッチングを調整する他、エッ
チング速度の分布を制御することにより、外周部のＳｉ
Ｏ2層及び又は単結晶Ｓｉ層を選択的にエッチングする
ことができる。
【０１７８】次いで、単結晶Ｓｉ基板１１上に残留する
多孔質層１２ａ”を４９％弗酸と３０％過酸化水素水と
水との混合液をエッチング液として選択的にエッチング
した。この時、単結晶Ｓｉ基板１１の表面は、エッチ・
ストップとして機能する。このエッチング液による単結
晶Ｓｉのエッチング速度は、多孔質Ｓｉのエッチング速
度に比して極めて低く、選択比は１０5以上にも達す
る。従って、エッチングによって生じる単結晶Ｓｉ基板
１１の凹凸は、実用上無視できる。なお、多孔質層１２
ａ”は、研磨によって除去してもよい。
【０１７９】次いで、単結晶Ｓｉ基板１１に対して、水
素中において１１００℃で１時間の熱処理を施して表面
を平坦化した。また、この熱処理に代えて、又は、追加
して、研磨により単結晶Ｓｉ基板１１の表面を平坦化し
てもよい。この単結晶Ｓｉ基板１１の表面粗さを原子間
力顕微鏡で評価したところ、５０μ角の領域での平均自
乗粗さは約０．２ｎｍであった。これは、通常市販され
ているＳｉ基板と同等である。このようにして得られた
単結晶Ｓｉ基板１１は、第１の基板を形成するための基
板又は第２の基板として再利用することができた。
【０１８０】なお、第２の基板２０として、単結晶Ｓｉ
基板に代えて、例えば、表面に酸化膜を形成したＳｉ基
板、絶縁性基板（例えば、石英基板）、光透過性基板
（例えば、石英基板）等を採用してもよい。
【０１８１】ここで、第１の基板を形成するための基板
１１及び第２の基板２０として、互いに熱膨張係数が異
なる基板を採用する場合（例えば、基板１１としてＳｉ
基板を採用し、第２の基板２０として石英基板を採用す
る場合）には、両基板を貼り合わせる前に、各基板の表
面にプラズマ処理を施し、水洗することが好ましい。こ
れにより、両基板を重ね合わせた後に、低温の熱処理を
施すことにより十分な貼り合わせ強度がが得られる。
【０１８２】［第６の実施例］この実施例は、第５の実
施例の変形例を提供する。
【０１８３】具体的には、この実施例では、単結晶Ｓｉ
基板上にCVD(chemical Vapor Deposition)法により０．
３μｍ厚の単結晶Ｓｉ層を形成し、その後、該基板の表
面にＳｉＯ2層を形成する工程及びその構造の工程を第
４の実施例に従って実施する。この時の成長条件は以下
の通りである。
【０１８４】＜エピタキシャル成長条件＞ ソ−スガス：ＳｉＨ2Ｃｌ2／Ｈ2 ガス流量 ：０．５／１８０（ｌ／ｍｉｎ） ガス圧力 ：８０（Ｔｏｒｒ） 温度 ：９５０（℃） 成長速度 ：０．３０（μｍ／ｍｉｎ） ［第７の実施例］この実施例は、陽極化成法に代えて、
イオン注入法により多孔質層（微小空洞層）を形成する
方法におけるＳＯＩ基板の製造方法及び第１の基板の再
生方法の具体例を提供する。
【０１８５】まず、単結晶Ｓｉ基板の表面に熱酸化法に
より２００ｎｍ厚のＳｉＯ2層を形成した。次いで、該
基板にＳｉＯ2層を通して４０ｋｅｖで５×１０16ｃｍ
-2の水素イオンを注入した。このイオン注入工程には、
例えば、ビームによるイオン注入機やプラズマによる一
括注入プラズマ装置を適用することができる。このイオ
ン注入工程により、図１Ｂに示す第１の基板１０と同様
の基板、即ち、単結晶Ｓｉ基板１１上に多孔質層（イオ
ン注入層若しくは微小空洞層）１２、単結晶Ｓｉ層１
３、ＳｉＯ2層を順に有する基板が形成される。
【０１８６】次いで、第１の基板１０のＳｉＯ2層１４
の表面と別に用意した８インチのＳｉ基板（第２の基
板）２０の表面とに窒素プラズマ処理を実施し、水洗し
た後に、両基板の表面を密着させてた。窒素プラズマ処
理により両基板の結合の強度は十分強固であるが、更に
結合の強度を増すために２００℃程度の熱処理を実施し
ていもよい。これにより、図１Ｃに示すような貼り合わ
せ基板が得られた。なお、第１の基板１０と第２の基板
との接触面の外周端は、貼り合わせ基板の外周端より約
１．５ｍｍ内側となった。
【０１８７】次いで、貼り合わせ基板を分離した。これ
により、図３に示すように、分離後の第１の基板１０’
と第２の基板２０’とが得られた。分離の方法として
は、第１の実施例において挙げた方法の他、多孔質層
（微小空洞層）１２を外周部から高速酸化して体積を膨
張させることにより、該膨張部分を一種の楔として利用
する方法も有効である。
【０１８８】分離後の第２の基板２０’は、多孔質層１
２ｂ”／単結晶Ｓｉ層１３ｂ”／全都演奏１４ｂ”／単
結晶Ｓｉ基板２０の積層構造となった。一方、分離後の
第１の基板１０’は、単結晶Ｓｉ基板１１上に多孔質層
１２ａ”を有し、その上の外周部（外周端から内側に向
かって約１．５ｍｍまでの部分）に単結晶Ｓｉ層１３
ａ”、絶縁層１４ａ”を順に有する構造となる。ただ
し、外周部の多孔質層１２ａ”に亀裂が生じてその上の
層が剥がれる領域がある。
【０１８９】次いで、分離後の第２の基板２０’の表面
に残留する多孔質層１２ｂ”を４９％弗酸と３０％過酸
化水素水と水との混合液をエッチング液として選択的に
エッチングしてＳＯＩ基板を得た。この時、単結晶Ｓｉ
層１３ｂ”の表面は、エッチ・ストップとして機能す
る。このエッチング液による単結晶Ｓｉのエッチング速
度は、多孔質Ｓｉのエッチング速度に比して極めて低
く、選択比は１０5以上にも達する。従って、エッチン
グによって生じる単結晶Ｓｉ層１３ｂ”の表面の凹凸
は、実用上無視できる。多孔質層１２ｂ”のエッチング
後の単結晶Ｓｉ層１３ｂ”の膜厚を面内の全面にわたっ
て１００点について測定したところ、膜厚のばらつきは
±３％以内であった。なお、多孔質層１２ｂ”は、研磨
によって除去してもよい。
【０１９０】次いで、得られたＳＯＩ基板に対して、水
素中において１１００℃で１時間の熱処理を施して表面
を平坦化した。また、この熱処理に代えて、又は、追加
して、研磨により単結晶Ｓｉ基板１１の表面を平坦化し
てもよい。この単結晶Ｓｉ基板１１の表面粗さを原子間
力顕微鏡で評価したところ、５０μ角の領域での平均自
乗粗さは約０．２ｎｍであった。これは、通常市販され
ているＳｉ基板と同等である。透過型電子顕微鏡による
断面観察の結果、単結晶Ｓｉ層１３ａには、新たな結晶
欠陥は導入されておらず、良好な結晶性が維持されてい
ることが確認された。
【０１９１】次いで、分離後の第１の基板１０’の外周
部の表面に存在するＳｉＯ2層１４ａ”を、ＳｉＯ2用の
エッチング液である弗酸又はバッファード弗酸で選択的
にエッチングした。この時、多孔質Ｓｉ層１２ａ”のエ
ッチング量は微小であり、外周部のＳｉＯ2層１４ａ”
が完全に除去されてその下の単結晶Ｓｉ層１３ａ”が表
出した後においても、十分な厚さの多孔質層１２ａ”が
残っていた。
【０１９２】次いで、多孔質層１２ａ”上の外周部に残
留している単結晶Ｓｉ層１３ａ”を弗酸、硝酸、酢酸の
混合液（混合比＝１：１００：１００）をエッチング液
として除去する。ここで、外周部の単結晶Ｓｉ層１３
ａ”のエッチングと同時に多孔質Ｓｉ層１２ａ”もエッ
チングされるが、多孔質Ｓｉ層１２ａ”のエッチング量
は無視可能である。具体的には、この実施例では、外周
部の単結晶Ｓｉ層１３ａ”は、約０．２μｍ厚であり、
この単結晶Ｓｉ層１３ａ”を完全に除去したところ、多
孔質Ｓｉ層１２ａ”のエッチング量は最大で０．３μｍ
程度であった。
【０１９３】ここで、外周部のＳｉＯ2層１４ａ”及び
単結晶Ｓｉ層１３ａ”の少なくとも一方をドライエッチ
ング法によって除去した場合においても、上記のウエッ
トエッチング法による場合と同様に、ＳｉＯ2層１４
ａ”及び／又は単結晶Ｓｉ層１３ａ”を選択的に除去す
ることができた。ドライエッチング法においては、ガス
種、圧力、パワー、放電マッチングを調整する他、エッ
チング速度の分布を制御することにより、外周部のＳｉ
Ｏ2層及び又は単結晶Ｓｉ層を選択的にエッチングする
ことができる。
【０１９４】次いで、単結晶Ｓｉ基板１１上に残留する
多孔質層１２ａ”を４９％弗酸と３０％過酸化水素水と
水との混合液をエッチング液として選択的にエッチング
した。この時、単結晶Ｓｉ基板１１の表面は、エッチ・
ストップとして機能する。このエッチング液による単結
晶Ｓｉのエッチング速度は、多孔質Ｓｉのエッチング速
度に比して極めて低く、選択比は１０5以上にも達す
る。従って、エッチングによって生じる単結晶Ｓｉ基板
１１の凹凸は、実用上無視できる。なお、多孔質層１２
ａ”は、研磨によって除去してもよい。
【０１９５】次いで、単結晶Ｓｉ基板１１に対して、水
素中において１１００℃で１時間の熱処理を施して表面
を平坦化した。また、この熱処理に代えて、又は、追加
して、研磨により単結晶Ｓｉ基板１１の表面を平坦化し
てもよい。この単結晶Ｓｉ基板１１の表面粗さを原子間
力顕微鏡で評価したところ、５０μ角の領域での平均自
乗粗さは約０．２ｎｍであった。これは、通常市販され
ているＳｉ基板と同等である。このようにして得られた
単結晶Ｓｉ基板１１は、第１の基板を形成するための基
板又は第２の基板として再利用することができた。
【０１９６】なお、第２の基板２０として、単結晶Ｓｉ
基板に代えて、例えば、表面に酸化膜を形成したＳｉ基
板、絶縁性基板（例えば、石英基板）、光透過性基板
（例えば、石英基板）等を採用してもよい。
【０１９７】ここで、第１の基板を形成するための基板
１１及び第２の基板２０として、互いに熱膨張係数が異
なる基板を採用する場合（例えば、基板１１としてＳｉ
基板を採用し、第２の基板２０として石英基板を採用す
る場合）には、両基板を貼り合わせる前に、各基板の表
面にプラズマ処理を施し、水洗することが好ましい。こ
れにより、両基板を重ね合わせた後に、低温の熱処理を
施すことにより十分な貼り合わせ強度がが得られる。
【０１９８】［その他］上記の実施例において、多孔質
層上に第１の層を成長させる方法としては、ＣＶＤ法の
他、例えば、ＭＢＥ法、スパッタ法、液相成長法等の種
々の方法を採用することができる。
【０１９９】また、上記の実施例において、多孔質Ｓｉ
層の選択的なエッチングに使用するエッチング液として
は、４９％弗酸と３０％過酸化水素水と水との混合液の
他、例えば、 ａ）弗酸と水との混合液、 ｂ）弗酸と水との混合液にアルコール及び過酸化水素水
の少なくとも一方を添加した混合液、 ｃ）バッファード弗酸、 ｄ）バッファード弗酸にアルコール及び過酸化水素水の
少なくとも一方を添加した混合液、又は、 ｅ）弗酸、硝酸及び酢酸の混合液、 等の種々のエッチング液を採用することができる。
【０２００】
【発明の効果】本発明によれば、例えば、貼り合わせ基
体を分離した後の第１の基体の平坦化が容易になる。
【図面の簡単な説明】
【図１Ａ】基板の製造方法及び該製造方法において使用
される基板の再生方法における多孔質層の形成工程を説
明するための模式図である。
【図１Ｂ】基板の製造方法及び該製造方法において使用
される基板の再生方法における単結晶Ｓｉ層及び絶縁層
の形成工程を説明するための模式図である。
【図１Ｃ】基板の製造方法及び該製造方法において使用
される基板の再生方法における貼り合わせ工程を説明す
るための模式図である。
【図１Ｄ】基板の製造方法及び該製造方法において使用
される基板の再生方法における酸化工程を説明するため
の模式図である。
【図１Ｅ】基板の製造方法及び該製造方法において使用
される基板の再生方法における分離工程を説明するため
の模式図である。
【図１Ｆ】基板の製造方法及び該製造方法において使用
される基板の再生方法における多孔質層の除去工程及び
ＳＯＩ基板の構造を説明するための模式図である。
【図１Ｇ】基板の製造方法及び該製造方法において使用
される基板の再生方法における第１段階の除去工程（絶
縁層の除去工程）を説明するための模式図である。
【図１Ｈ】基板の製造方法及び該製造方法において使用
される基板の再生方法における第２段階の除去工程（多
孔質層の除去工程）を説明するための模式図である。
【図２Ａ】基板の製造方法及び該製造方法において使用
される基板の再生方法における酸化工程を説明するため
の模式図である。
【図２Ｂ】基板の製造方法及び該製造方法において使用
される基板の再生方法における分離工程を説明するため
の模式図である。
【図２Ｃ】基板の製造方法及び該製造方法において使用
される基板の再生方法における多孔質層の除去工程及び
ＳＯＩ基板の構造を説明するための模式図である。
【図２Ｄ】基板の製造方法及び該製造方法において使用
される基板の再生方法における第１段階の除去工程（絶
縁層の除去工程）を説明するための模式図である。
【図２Ｅ】基板の製造方法及び該製造方法において使用
される基板の再生方法における第２段階の除去工程（単
結晶Ｓｉ層の除去工程）を説明するための模式図であ
る。
【図２Ｆ】基板の製造方法及び該製造方法において使用
される基板の再生方法における第３段階の除去工程（多
孔質層の除去工程）を説明するための模式図である。
【図３】イオン注入法により多孔質層（微小空洞層）を
形成した第１の基板と第２の基板とを貼り合わせてなる
貼り合わせ基板を該多孔質層で分離する工程を模式的に
示す図である。
【図４】本発明の第１の実施の形態を適用して再利用可
能な分離後の第２の基板の一例を示す図である。
【図５】本発明の第２の実施の形態を適用して再利用可
能な分離後の第２の基板の一例を示す図である。
【符号の説明】
１０ 第１の基板 ２０ 第２の基板 ３０ ＳＯＩ基板 １１ 単結晶Ｓｉ基板 １２ 多孔質層 １３ 単結晶Ｓｉ層 １４ 絶縁層（ＳｉＯ2層）
───────────────────────────────────────────────────── フロントページの続き (72)発明者 柳田 一隆 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内 Ｆターム(参考） 5F043 AA09 BB01 DD10 DD16 DD23 FF07 GG10

Claims (32)

    【特許請求の範囲】
  1. 【請求項１】 分離層を有し、その上に移設層を有する
    第１の基体と第２の基体とを貼り合わせて貼り合わせ基
    体を作成し、その後、該貼り合わせ基体を主に前記分離
    層で分離することにより、前記移設層の一部の領域を第
    ２の基体に移設した後に残る利用済みの第１の基体を処
    理する処理方法であって、 前記利用済みの第１の基体に残留する移設層を除去する
    移設層除去工程を実施し、 その後、前記利用済みの第１の基体の表面に残留する前
    記分離用の層を除去する分離層除去工程を実施する、 ことを特徴とする処理方法。
  2. 【請求項２】 前記移設層除去工程では、前記利用済み
    の第１の基体の表面に残留する移設層を選択的に除去す
    ることを特徴とする請求項１に記載の処理方法。
  3. 【請求項３】 前記利用済みの第１の基体に残留する移
    設層は、少なくとも該第１の基体の表面の外周部に存在
    することを特徴とする請求項１又は請求項２に記載の処
    理方法。
  4. 【請求項４】 前記利用済みの第１の基板に残留する移
    設層は、少なくとも該第１の基板の表面の外周部、及
    び、端部に存在することを特徴とする請求項１又は請求
    項２に記載の処理方法。
  5. 【請求項５】 前記利用済みの第１の基板に残留する移
    設層は、少なくとも該第１の基板の表面及び裏面の外周
    部、並びに、端部に存在することを特徴とする請求項１
    又は請求項２に記載の処理方法。
  6. 【請求項６】 前記利用済みの第１の基板に残留する移
    設層は、少なくとも該第１の基板の表面の外周部、端
    部、及び、裏面に存在することを特徴とする請求項１又
    は請求項２に記載の処理方法。
  7. 【請求項７】 前記移設層は、前記分離層の上に第１の
    層と第２の層とを順に有し、前記移設層除去工程では、 前記利用済みの第１の基体に残留する第２の層を除去す
    る第１工程を実施し、 その後、前記利用済みの第１の基体に残留する第１の層
    を除去する第２工程を実施する、 ことを特徴とする請求項１乃至請求項６のいずれか１項
    に記載の処理方法。
  8. 【請求項８】 前記移設層は、半導体層を含むことを特
    徴とする請求項１乃至請求項６のいずれか１項に記載の
    処理方法。
  9. 【請求項９】 前記移設層は、Ｓｉ層を含むことを特徴
    とする請求項１乃至請求項６のいずれか１項に記載の処
    理方法。
  10. 【請求項１０】 前記移設層は、単結晶Ｓｉ層を含むこ
    とを特徴とする請求項１乃至請求項３のいずれか１項に
    記載の処理方法。
  11. 【請求項１１】 前記第１の層は、単結晶Ｓｉ層であ
    り、前記第２の層は、ＳｉＯ2層であることを特徴とす
    る請求項１０に記載の処理方法。
  12. 【請求項１２】 前記移設層は、Ｇｅ層、ＳｉＧｅ層、
    ＳｉＣ層、Ｃ層のいずれかを含むことを特徴とする請求
    項１乃至請求項６のいずれか１項に記載の処理方法。
  13. 【請求項１３】 前記移設層は、化合物半導体層を含む
    ことを特徴とする請求項１乃至請求項６のいずれか１項
    に記載の処理方法。
  14. 【請求項１４】 前記分離層は、多孔質層であることを
    特徴とする請求項１乃至請求項１３のいずれか１項に記
    載の処理方法。
  15. 【請求項１５】 前記第１の基体は、前記分離層とし
    て、単結晶Ｓｉ基板の表面を陽極化成法によって多孔質
    化することにより得られる多孔質層を有し、その上に前
    記移設層を有することを特徴とする請求項１乃至請求項
    １３のいずれか１項に記載の処理方法。
  16. 【請求項１６】 前記第１の基体は、前記分離層とし
    て、単結晶Ｓｉ基板にイオンを注入することにより得ら
    れる多孔質層を有し、その上に前記移設層を有すること
    を特徴とする請求項１乃至請求項１３のいずれか１項に
    記載の処理方法。
  17. 【請求項１７】 前記第１の基板は、Ｓｉ基板に分離層
    及び移設層を形成してなることを特徴とする請求項１乃
    至請求項１３のいずれか１項に記載の処理方法。
  18. 【請求項１８】 前記第２の基板は、Ｓｉ基板、酸化膜
    を形成したＳｉ基板、光透過性基板、絶縁性基板のいず
    れかであることを特徴とする請求項１乃至請求項１７の
    いずれか１項に記載の処理方法。
  19. 【請求項１９】 前記移設層除去工程では、前記利用済
    みの第１の基体に残留する移設層を弗酸含有溶液により
    エッチングすることを特徴とする請求項９乃至請求項１
    １のいずれか１項に記載の処理方法。
  20. 【請求項２０】 前記第１工程では、弗酸又はバッファ
    ード弗酸により前記第１の層である単結晶Ｓｉ層をエッ
    チングすることを特徴とする請求項１１に記載の処理方
    法。
  21. 【請求項２１】 前記第２工程では、弗酸、酢酸及び硝
    酸の混合液により前記第２の層であるＳｉＯ2層をエッ
    チングすることを特徴とする請求項１１又は請求項２０
    に記載の処理方法。
  22. 【請求項２２】 前記移設層除去工程では、ドライエッ
    チング法により前記利用済みの第１の基体に残留する移
    設層をエッチングすることを特徴とする請求項１乃至請
    求項１８のいずれか１項に記載の処理方法。
  23. 【請求項２３】 前記分離層除去工程では、前記分離用
    の層を選択的に除去することを特徴とする請求項１乃至
    請求項２２のいずれか１項に記載の処理方法。
  24. 【請求項２４】 前記分離層除去工程では、前記分離用
    の層をウエットエッチング法により選択的に除去するこ
    とを特徴とする請求項１乃至請求項２２のいずれか１項
    に記載の処理方法。
  25. 【請求項２５】 エッチング液として、 弗酸、 弗酸にアルコール及び過酸化水素水の少なくとも一方を
    添加した混合液、 バッファード弗酸、 バッファード弗酸にアルコール及び過酸化水素水の少な
    くとも一方を添加した混合液、 のいずれかを使用することを特徴とする請求項２４に記
    載の処理方法。
  26. 【請求項２６】 前記分離層除去工程では、前記分離用
    の層を研磨により選択的に除去することを特徴とする請
    求項１乃至請求項２２のいずれか１項に記載の処理方
    法。
  27. 【請求項２７】 前記分離層除去工程に次いで、前記利
    用済みの第１の基体の表面を平坦化する平坦化工程を実
    施することを特徴とする請求項１乃至請求項２６のいず
    れか１項に記載の処理方法。
  28. 【請求項２８】 前記平坦化工程は、前記利用済みの第
    １の基体の表面に水素を含む雰囲気中で熱処理を施す工
    程を含むことを特徴とする請求項２７に記載の処理方
    法。
  29. 【請求項２９】 前記平坦化工程は、前記利用済みの第
    １の基体の表面を研磨により平坦化する工程を含むこと
    を特徴とする請求項２７又は請求項２８に記載の処理方
    法。
  30. 【請求項３０】 分離層を有し、その上に移設層を有す
    る基体の前記移設層の一部を他の物体に移設した後に残
    る利用済みの基体を処理する処理方法であって、 前記利用済みの基体に残留する移設層を除去する移設層
    除去工程をを実施し、 その後、前記利用済みの基体の表面に残留する前記分離
    用の層を除去する分離層除去工程を実施する、 ことを特徴とする処理方法。
  31. 【請求項３１】 多孔質層を有し、その上の外周部に他
    の層を有する基板から前記多孔質層及び前記他の層を除
    去するための処理方法であって、 前記他の層を除去する工程を実施し、 その後、前記多孔質層を除去する工程を実施する、 ことを特徴とする処理方法。
  32. 【請求項３２】 半導体基板の製造方法であって、 分離層を有し、その上に、半導体層を含む移設層を有す
    る第１の基板と別に用意した第２の基板とを貼り合わせ
    て、貼り合わせ基板を作成する作成工程と、 前記貼り合わせ基板を主に前記分離層で分離することに
    より、前記移設層の一部の領域を第２の基板の表面に移
    設して、表面に移設層を有する半導体基板を作成する移
    設工程と、 前記移設工程の後の前記第１の基板に残留する移設層を
    除去する移設層除去工程と、 前記移設層除去工程の後の前記第１の基板の表面に残留
    する前記分離層を除去する分離層除去工程と、 を有し、前記分離層除去工程の後の前記第１の基板を前
    記作成工程において貼り合わせ基板を作成するための材
    料として再利用する一連の処理を実施しながら半導体基
    板を得ることを特徴とする半導体基板の製造方法。
JP11025483A 1999-02-02 1999-02-02 基体の処理方法及び半導体基板の製造方法 Pending JP2000223682A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP11025483A JP2000223682A (ja) 1999-02-02 1999-02-02 基体の処理方法及び半導体基板の製造方法
US09/495,646 US6426270B1 (en) 1999-02-02 2000-02-01 Substrate processing method and method of manufacturing semiconductor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11025483A JP2000223682A (ja) 1999-02-02 1999-02-02 基体の処理方法及び半導体基板の製造方法

Publications (2)

Publication Number Publication Date
JP2000223682A true JP2000223682A (ja) 2000-08-11
JP2000223682A5 JP2000223682A5 (ja) 2006-03-16

Family

ID=12167310

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11025483A Pending JP2000223682A (ja) 1999-02-02 1999-02-02 基体の処理方法及び半導体基板の製造方法

Country Status (2)

Country Link
US (1) US6426270B1 (ja)
JP (1) JP2000223682A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003037254A (ja) * 2001-05-22 2003-02-07 Samsung Electronics Co Ltd エッチング阻止膜を有するｓｏｉ基板、その製造方法、その上に製作されたｓｏｉ集積回路及びそれを用いてｓｏｉ集積回路を製作する方法
KR100751125B1 (ko) * 2003-06-06 2007-08-22 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 지지 기판 및 초박층을 갖는 구조체를 취득하기 위한 방법
JP2009302405A (ja) * 2008-06-16 2009-12-24 Shibaura Mechatronics Corp Ｓｏｉ基板の製造方法及び製造装置
JP2011100977A (ja) * 2009-10-09 2011-05-19 Semiconductor Energy Lab Co Ltd 半導体基板の再生方法、再生半導体基板の作製方法、および、ｓｏｉ基板の作製方法
JP2011119666A (ja) * 2009-10-27 2011-06-16 Semiconductor Energy Lab Co Ltd 半導体基板の再生方法、再生半導体基板の作製方法、および、ｓｏｉ基板の作製方法
WO2011132284A1 (ja) * 2010-04-22 2011-10-27 富士通株式会社 半導体装置及びその製造方法、電源装置
US8278187B2 (en) 2009-06-24 2012-10-02 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate by stepwise etching with at least two etching treatments
US8354348B2 (en) 2009-08-25 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
US8404563B2 (en) 2009-06-24 2013-03-26 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate and method for manufacturing SOI substrate
JP2013171898A (ja) * 2012-02-20 2013-09-02 Sanken Electric Co Ltd エピタキシャル基板及び半導体装置

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3580227B2 (ja) * 2000-06-21 2004-10-20 三菱住友シリコン株式会社 複合基板の分離方法及び分離装置
US6762132B1 (en) 2000-08-31 2004-07-13 Micron Technology, Inc. Compositions for dissolution of low-K dielectric films, and methods of use
US8507361B2 (en) * 2000-11-27 2013-08-13 Soitec Fabrication of substrates with a useful layer of monocrystalline semiconductor material
FR2894990B1 (fr) * 2005-12-21 2008-02-22 Soitec Silicon On Insulator Procede de fabrication de substrats, notamment pour l'optique,l'electronique ou l'optoelectronique et substrat obtenu selon ledit procede
FR2817394B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
FR2840731B3 (fr) * 2002-06-11 2004-07-30 Soitec Silicon On Insulator Procede de fabrication d'un substrat comportant une couche utile en materiau semi-conducteur monocristallin de proprietes ameliorees
TWI233154B (en) * 2002-12-06 2005-05-21 Soitec Silicon On Insulator Method for recycling a substrate
WO2004061944A1 (en) * 2003-01-07 2004-07-22 S.O.I.Tec Silicon On Insulator Technologies Recycling of a wafer comprising a multi-layer structure after taking-off a thin layer
FR2849715B1 (fr) * 2003-01-07 2007-03-09 Soitec Silicon On Insulator Recyclage d'une plaquette comprenant une structure multicouches apres prelevement d'une couche mince
JP5047609B2 (ja) 2003-01-07 2012-10-10 ソワテク 除去構造を含んでなるウェハーの、その薄層を除去した後の、機械的手段による循環使用
US20090325362A1 (en) * 2003-01-07 2009-12-31 Nabil Chhaimi Method of recycling an epitaxied donor wafer
FR2849714B1 (fr) * 2003-01-07 2007-03-09 Recyclage par des moyens mecaniques d'une plaquette comprenant une structure multicouches apres prelevement d'une couche mince
DE60336543D1 (de) * 2003-05-27 2011-05-12 Soitec Silicon On Insulator Verfahren zur Herstellung einer heteroepitaktischen Mikrostruktur
US8475693B2 (en) 2003-09-30 2013-07-02 Soitec Methods of making substrate structures having a weakened intermediate layer
FR2860249B1 (fr) * 2003-09-30 2005-12-09 Michel Bruel Procede de fabrication d'une structure en forme de plaque, en particulier en silicium, application de procede, et structure en forme de plaque, en particulier en silicium
JP2005173544A (ja) * 2003-11-19 2005-06-30 Seiko Epson Corp 液晶装置及び電子機器
US7402520B2 (en) * 2004-11-26 2008-07-22 Applied Materials, Inc. Edge removal of silicon-on-insulator transfer wafer
DE102005063089A1 (de) * 2005-12-30 2007-07-12 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Reduzieren der Kontaminierung durch Vorsehen einer Ätzstoppschicht am Substratrand
TWI493609B (zh) * 2007-10-23 2015-07-21 Semiconductor Energy Lab 半導體基板、顯示面板及顯示裝置的製造方法
FR2929758B1 (fr) * 2008-04-07 2011-02-11 Commissariat Energie Atomique Procede de transfert a l'aide d'un substrat ferroelectrique
SG159484A1 (en) * 2008-09-05 2010-03-30 Semiconductor Energy Lab Method of manufacturing soi substrate
US8318588B2 (en) 2009-08-25 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
FR2953640B1 (fr) * 2009-12-04 2012-02-10 S O I Tec Silicon On Insulator Tech Procede de fabrication d'une structure de type semi-conducteur sur isolant, a pertes electriques diminuees et structure correspondante
US8196546B1 (en) * 2010-11-19 2012-06-12 Corning Incorporated Semiconductor structure made using improved multiple ion implantation process
US9123529B2 (en) 2011-06-21 2015-09-01 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
KR20180133562A (ko) 2013-04-15 2018-12-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2608351B2 (ja) 1990-08-03 1997-05-07 キヤノン株式会社 半導体部材及び半導体部材の製造方法
JP3112106B2 (ja) * 1991-10-11 2000-11-27 キヤノン株式会社 半導体基材の作製方法
EP0536790B1 (en) * 1991-10-11 2004-03-03 Canon Kabushiki Kaisha Method for producing semiconductor articles
EP1043768B1 (en) * 1992-01-30 2004-09-08 Canon Kabushiki Kaisha Process for producing semiconductor substrates
JP3187109B2 (ja) * 1992-01-31 2001-07-11 キヤノン株式会社 半導体部材およびその製造方法
JP3257580B2 (ja) 1994-03-10 2002-02-18 キヤノン株式会社 半導体基板の作製方法
JP2669368B2 (ja) * 1994-03-16 1997-10-27 日本電気株式会社 Ｓｉ基板上化合物半導体積層構造の製造方法
JP3381443B2 (ja) * 1995-02-02 2003-02-24 ソニー株式会社 基体から半導体層を分離する方法、半導体素子の製造方法およびｓｏｉ基板の製造方法
JPH08250687A (ja) * 1995-03-08 1996-09-27 Komatsu Electron Metals Co Ltd Ｓｏｉ基板の製造方法およびｓｏｉ基板
US5937312A (en) * 1995-03-23 1999-08-10 Sibond L.L.C. Single-etch stop process for the manufacture of silicon-on-insulator wafers
US6103598A (en) * 1995-07-13 2000-08-15 Canon Kabushiki Kaisha Process for producing semiconductor substrate
SG60012A1 (en) * 1995-08-02 1999-02-22 Canon Kk Semiconductor substrate and fabrication method for the same
JP2692659B2 (ja) * 1995-10-13 1997-12-17 日本電気株式会社 Ｓｏｉ基板および該ｓｏｉ基板の製造方法
CA2233115C (en) * 1997-03-27 2002-03-12 Canon Kabushiki Kaisha Semiconductor substrate and method of manufacturing the same
JP3932369B2 (ja) 1998-04-09 2007-06-20 信越半導体株式会社 剥離ウエーハを再利用する方法および再利用に供されるシリコンウエーハ
JP3500063B2 (ja) 1998-04-23 2004-02-23 信越半導体株式会社 剥離ウエーハを再利用する方法および再利用に供されるシリコンウエーハ

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003037254A (ja) * 2001-05-22 2003-02-07 Samsung Electronics Co Ltd エッチング阻止膜を有するｓｏｉ基板、その製造方法、その上に製作されたｓｏｉ集積回路及びそれを用いてｓｏｉ集積回路を製作する方法
KR100751125B1 (ko) * 2003-06-06 2007-08-22 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 지지 기판 및 초박층을 갖는 구조체를 취득하기 위한 방법
JP2009302405A (ja) * 2008-06-16 2009-12-24 Shibaura Mechatronics Corp Ｓｏｉ基板の製造方法及び製造装置
US8278187B2 (en) 2009-06-24 2012-10-02 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate by stepwise etching with at least two etching treatments
US8404563B2 (en) 2009-06-24 2013-03-26 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate and method for manufacturing SOI substrate
US8354348B2 (en) 2009-08-25 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
JP2011100977A (ja) * 2009-10-09 2011-05-19 Semiconductor Energy Lab Co Ltd 半導体基板の再生方法、再生半導体基板の作製方法、および、ｓｏｉ基板の作製方法
JP2011119666A (ja) * 2009-10-27 2011-06-16 Semiconductor Energy Lab Co Ltd 半導体基板の再生方法、再生半導体基板の作製方法、および、ｓｏｉ基板の作製方法
WO2011132284A1 (ja) * 2010-04-22 2011-10-27 富士通株式会社 半導体装置及びその製造方法、電源装置
JP5720678B2 (ja) * 2010-04-22 2015-05-20 富士通株式会社 半導体装置及びその製造方法、電源装置
US9252254B2 (en) 2010-04-22 2016-02-02 Fujitsu Limited Semiconductor device and method of manufacturing the same, and power supply apparatus
JP2013171898A (ja) * 2012-02-20 2013-09-02 Sanken Electric Co Ltd エピタキシャル基板及び半導体装置

Also Published As

Publication number Publication date
US6426270B1 (en) 2002-07-30

Similar Documents

Publication Publication Date Title
JP2000223682A (ja) 基体の処理方法及び半導体基板の製造方法
JP3293736B2 (ja) 半導体基板の作製方法および貼り合わせ基体
JP3352340B2 (ja) 半導体基体とその製造方法
JP4313874B2 (ja) 基板の製造方法
US6376332B1 (en) Composite member and separating method therefor, bonded substrate stack and separating method therefor, transfer method for transfer layer, and SOI substrate manufacturing method
US6569748B1 (en) Substrate and production method thereof
US20030087503A1 (en) Process for production of semiconductor substrate
JP3214631B2 (ja) 半導体基体及びその作製方法
JP3257624B2 (ja) 半導体部材の製造方法
KR19980042474A (ko) 반도체물품의 제조방법
JP2994837B2 (ja) 半導体基板の平坦化方法、半導体基板の作製方法、及び半導体基板
JP2901031B2 (ja) 半導体基材及びその作製方法
JP3697052B2 (ja) 基板の製造方法及び半導体膜の製造方法
JPH10326884A (ja) 半導体基板及びその作製方法とその複合部材
JP3293767B2 (ja) 半導体部材の製造方法
JP3013932B2 (ja) 半導体部材の製造方法および半導体部材
JP3754818B2 (ja) 半導体基板の作製方法
JP3119384B2 (ja) 半導体基板及びその作製方法
JP2002118242A (ja) 半導体部材の製造方法
JP3293766B2 (ja) 半導体部材の製造方法
JP2000336499A (ja) 基板の処理方法及び製造方法並びに陽極化成装置
JP2002289818A (ja) 半導体基板の作製方法
JPH05217828A (ja) 半導体基体及びその作製方法
JP2001291851A (ja) 半導体部材の製造方法
JPH05217829A (ja) 半導体基体及びその作製方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060126

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060126

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7426

Effective date: 20060126

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20060126

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080724

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080807

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080908

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081003

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091009

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100222