JP5720678B2 - 半導体装置及びその製造方法、電源装置 - Google Patents

半導体装置及びその製造方法、電源装置 Download PDF

Info

Publication number
JP5720678B2
JP5720678B2 JP2012511457A JP2012511457A JP5720678B2 JP 5720678 B2 JP5720678 B2 JP 5720678B2 JP 2012511457 A JP2012511457 A JP 2012511457A JP 2012511457 A JP2012511457 A JP 2012511457A JP 5720678 B2 JP5720678 B2 JP 5720678B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor layer
amorphous
nitride semiconductor
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012511457A
Other languages
English (en)
Other versions
JPWO2011132284A1 (ja
Inventor
さなえ 清水
さなえ 清水
山田　敦史
敦史 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of JPWO2011132284A1 publication Critical patent/JPWO2011132284A1/ja
Application granted granted Critical
Publication of JP5720678B2 publication Critical patent/JP5720678B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7781—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with inverted single heterostructure, i.e. with active layer formed on top of wide bandgap layer, e.g. IHEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Rectifiers (AREA)

Description

本発明は、半導体装置及びその製造方法、電源装置に関する。
窒化物半導体デバイスは、高い飽和電子速度やワイドバンドギャップなどの特徴を有する。この特徴を利用して高耐圧・高出力デバイスの開発が活発に行われている。
このような高耐圧・高出力デバイスに用いられる窒化物半導体デバイスとしては、電界効果トランジスタ、特に、高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）がある。
例えば、ＧａＮを電子走行層とし、ＡｌＧａＮを電子供給層として用い、ＧａＮ層上にＡｌＧａＮ層を積層したＨＥＭＴ構造を有するＡｌＧａＮ／ＧａＮ−ＨＥＭＴがある。ＡｌＧａＮ／ＧａＮ−ＨＥＭＴでは、ＡｌＧａＮとＧａＮとの格子定数差に起因した歪みがＡｌＧａＮに生じ、これにより、ピエゾ分極が生じる。そして、ピエゾ分極及びＡｌＧａＮの自発分極によって、高濃度の２次元電子ガスが得られる。このため、ＡｌＧａＮ／ＧａＮ−ＨＥＭＴによって高耐圧・高出力デバイスを実現することができる。
しかし、このようなＡｌＧａＮ／ＧａＮ−ＨＥＭＴでは、ＧａＮ層上にＡｌＧａＮ層を積層したＨＥＭＴ構造になっているため、ソース電極及びドレイン電極のコンタクト抵抗が高い。
そこで、ＡｌＧａＮ／ＧａＮ−ＨＥＭＴを、表面が窒素極性になるようにし、ＡｌＧａＮ層上にＧａＮ層を積層した反転型ＨＥＭＴ構造を有するものとすることで、コンタクト抵抗を低減することが提案されている。
特開２００６−２６１１７９号公報
しかしながら、上述の反転型ＨＥＭＴ構造を用いた場合であっても、ＡｌＧａＮ／ＧａＮ−ＨＥＭＴでは、２次元電子ガスが高濃度に存在するため、ノーマリオフ型のトランジスタを実現するのが難しい。
なお、上述の反転型ＨＥＭＴ構造を有するＡｌＧａＮ／ＧａＮ−ＨＥＭＴだけでなく、高耐圧化、高出力化を図り、コンタクト抵抗を低減するために、表面が窒素極性の窒化物半導体層を備え、さらにゲート電極を備える半導体装置において、同様の課題がある。
そこで、高耐圧化、高出力化を図り、コンタクト抵抗を低減しながら、ノーマリオフ動作を実現したい。
このため、本半導体装置は、基板と、基板の上方に設けられ、電子供給層と電子供給層の上方の電子走行層とを含む、表面が窒素極性の窒化物半導体層と、窒化物半導体層の上方に設けられたソース電極及びドレイン電極と、ソース電極とドレイン電極との間で、窒化物半導体層の表面を覆い、電子走行層の２次元電子ガスの発生を抑制する分極を有する結晶状の第１の領域と第１の領域と同じ材料でアモルファス状の第２の領域とを含む半導体層と、半導体層の分極を有する第１の領域の上方に設けられたゲート電極と、を備えることを要件とする。
また、本半導体装置は、基板と、基板の上方に設けられ、電子供給層と電子供給層の上方の電子走行層とを含む、表面が窒素極性の窒化物半導体層と、窒化物半導体層の上方に設けられたソース電極及びドレイン電極と、窒化物半導体層上に設けられ、電子走行層の２次元電子ガスの発生を抑制する分極を有する結晶状の半導体層と、半導体層の上方に設けられたゲート電極と、ソース電極とドレイン電極との間で、半導体層が設けられた領域を除く、窒化物半導体層の表面を覆う第１アモルファス層と、第１アモルファス層上に設けられた第２アモルファス層と、を備え、半導体層と第２アモルファス層とは、同一の半導体材料からなり、第１アモルファス層と第２アモルファス層とは、異なる材料からなることを要件とする。
本電源装置は、変圧器と、変圧器を挟んで設けられた高圧回路及び低圧回路と、を備え、
前記高圧回路は、トランジスタを含み、トランジスタは、上記の半導体装置であることを要件とする。
本半導体装置の製造方法は、基板の上方に、電子供給層と電子供給層の上方の電子走行層とを含む、表面が窒素極性の窒化物半導体層を形成し、窒化物半導体層上の全面にアモルファス層を形成し、窒化物半導体層上のゲート電極形成予定領域に形成されたアモルファス層のみを、電子走行層の２次元電子ガスの発生を抑制する分極を有する結晶状の半導体層とし、半導体層の上方にゲート電極を形成することを要件とする。
また、本半導体装置の製造方法は、基板の上方に、電子供給層と電子供給層の上方の電子走行層とを含む、表面が窒素極性の窒化物半導体層を形成し、窒化物半導体層上のゲート電極形成予定領域以外の領域に第１アモルファス層を形成し、窒化物半導体層上のゲート電極形成予定領域に、電子走行層の２次元電子ガスの発生を抑制する分極を有する結晶状の半導体層を形成するのと同時に、第１アモルファス層上に第１アモルファス層と異なる材料からなり、かつ、半導体層と同一の半導体材料からなる第２アモルファス層を形成し、半導体層の上方にゲート電極を形成することを要件とする。
したがって、本半導体装置及びその製造方法、電源装置によれば、高耐圧化、高出力化を図り、コンタクト抵抗を低減しながら、ノーマリオフ動作を実現することができるという利点がある。
第１実施形態にかかる半導体装置の構成を示す模式的断面図である。 第１実施形態にかかる半導体装置のエネルギーバンドダイヤグラムであって、（Ａ）はゲート電極の直下の結晶状態のＡｌＮ層が設けられている領域のエネルギーバンドダイヤグラムであり、（Ｂ）はゲート電極の直下の領域以外のアモルファス状態のＡｌＮ層が設けられている領域のエネルギーバンドダイヤグラムである。 （Ａ）〜（Ｃ）は、第１実施形態にかかる半導体装置の製造方法を説明するための模式的断面図である。 （Ａ），（Ｂ）は、第１実施形態にかかる半導体装置の製造方法を説明するための模式的断面図である。 第２実施形態にかかる半導体装置の構成を示す模式的断面図である。 （Ａ）〜（Ｃ）は、第２実施形態にかかる半導体装置の製造方法を説明するための模式的断面図である。 第３実施形態にかかる半導体装置の構成を示す模式的断面図である。 第４実施形態にかかる電源装置の構成を示す模式的断面図である。 第１実施形態の一の変形例にかかる半導体装置の構成を示す模式的断面図である。 第１実施形態の他の変形例にかかる半導体装置の構成を示す模式的断面図である。
以下、図面により、本発明の実施の形態にかかる半導体装置及びその製造方法、電源装置について説明する。
［第１実施形態］
まず、第１実施形態にかかる半導体装置及びその製造方法について、図１〜図４を参照しながら説明する。
本実施形態にかかる半導体装置は、窒化物半導体材料を用いた高耐圧・高出力デバイスである。なお、窒化物半導体デバイスともいう。
また、本半導体装置は、窒化物半導体材料を用いた電界効果トランジスタを備える。なお、窒化物半導体電界効果トランジスタともいう。
特に、本半導体装置は、ＨＥＭＴを備える。また、本ＨＥＭＴは、表面が窒素極性の窒化物半導体層を有する反転型ＨＥＭＴ構造を備える。なお、ＨＥＭＴを半導体素子ともいう。
つまり、本半導体装置は、図１に示すように、基板１と、基板１の上方に設けられ、表面が窒素極性（Ｎ極性）の窒化物半導体層５（第１窒化物半導体層）と、窒化物半導体層５の上方に設けられたゲート電極１０とを備える。このように、窒化物半導体層５を用いているため、高耐圧化、高出力化を図ることができる。また、表面が窒素極性の窒化物半導体層５を有する反転型ＨＥＭＴ構造を備えるため、コンタクト抵抗を低減することができる。
特に、本実施形態では、第１窒化物半導体層５上であってゲート電極１０の下方のみに、分極を有する半導体層７が設けられている。これにより、ノーマリオフ動作を実現することができる。
具体的には、本半導体装置は、ＧａＮ系半導体材料を用いたＧａＮ−ＨＥＭＴを備える。なお、ＧａＮ系電子デバイスともいう。特に、本ＧａＮ−ＨＥＭＴは、Ｎ（窒素）で終端し、表面が窒素極性になっている、即ち、表面がＮ面（Ｎ極性面、窒素面）になっているＧａＮ層５を有する反転型ＨＥＭＴ構造を備える。
以下、半導体装置として、反転型ＨＥＭＴ構造を備えるＡｌＧａＮ／ＧａＮ−ＨＥＭＴを例に挙げて説明する。
本ＡｌＧａＮ／ＧａＮ−ＨＥＭＴは、図１に示すように、成長用基板としてのサファイア基板１上に、表面が窒素極性となるように、ここでは＜０００−１＞方向に、ｉ−ＧａＮ層２、ｎ−ＡｌＧａＮ層３、ｉ−ＡｌＧａＮ層４、ｉ−ＧａＮ層５を順に積層させた構造（窒化物半導体積層構造）を備える。つまり、本ＡｌＧａＮ／ＧａＮ−ＨＥＭＴは、表面が窒素極性になっており、ＡｌＧａＮ層４上にＧａＮ層５を積層した反転型ＨＥＭＴ構造を備える。
ここでは、ｎ−ＡｌＧａＮ層３が電子供給層であり、ｉ−ＧａＮ層５が電子走行層である。そして、ｎ−ＡｌＧａＮ電子供給層３とｉ−ＧａＮ電子走行層５との間に、中間層としてのｉ−ＡｌＧａＮ層４が設けられている。この場合、ｉ−ＧａＮ電子走行層５のｎ−ＡｌＧａＮ電子供給層３（直接的にはｉ−ＡｌＧａＮ層中間層４）との界面近傍に２次元電子ガス（２ＤＥＧ）が生成される。なお、ＧａＮ層５は、表面が窒素極性の窒化物半導体層であり、第１窒化物半導体層ともいう。また、ｎ−ＡｌＧａＮ層３及びｉ−ＡｌＧａＮ層４からなるＡｌＧａＮ層は、第１窒化物半導体層５の下側に接し、表面が窒素極性の窒化物半導体層であり、第２窒化物半導体層ともいう。
このように、本ＡｌＧａＮ／ＧａＮ−ＨＥＭＴは、反転型ＨＥＭＴ構造を有するため、自発分極の方向が逆になる。これにより、コンタクト抵抗を低減することができる。
そして、このように構成される反転型ＨＥＭＴ構造（化合物半導体積層構造）の上方に、ソース電極８、ドレイン電極９及びゲート電極１０を備える。
つまり、本ＡｌＧａＮ／ＧａＮ−ＨＥＭＴでは、ｉ−ＧａＮ層５上に、ソース電極８及びドレイン電極９を備える。
また、ｉ−ＧａＮ層５の上方に、結晶状態のＡｌＮ層７を介して、ゲート電極１０を備える。つまり、ｉ−ＧａＮ層５上であってゲート電極１０の下方のみに、結晶状態のＡｌＮ層７が設けられている。ここでは、結晶状態のＡｌＮ層７は、単結晶ＡｌＮ層である。なお、結晶状態のＡｌＮ層７を、結晶ＡｌＮ層、窒化物半導体結晶層、あるいは、半導体層ともいう。
このように、表面が窒素極性のｉ−ＧａＮ層５上のゲート電極１０の直下の領域のみに結晶状態のＡｌＮ層７を備える。
ここで、結晶状態のＡｌＮ層７は、ｉ−ＧａＮ層５の表面に接し、ｉ−ＧａＮ層５よりもバンドギャップが大きく、ｉ−ＧａＮ層５よりも分極が大きく、所望の厚さを有する。このため、ゲート電極１０の直下の領域における高濃度の２次元電子ガス（高濃度キャリア）の発生が抑制される。
つまり、ＡｌＧａＮ／ＧａＮ−ＨＥＭＴでは、ｉ−ＧａＮ電子走行層５のｎ−ＡｌＧａＮ電子供給層３（直接的にはｉ−ＡｌＧａＮ層中間層４）との界面における伝導帯のエネルギレベルＥＣがフェルミ準位ＥＦよりも低くなり、高濃度の２次元電子ガスが発生する［図２（Ｂ）参照］。そして、ゲート電圧を印加していない時にも、高濃度の２次元電子ガスが存在するため、電流が流れてしまい、ノーマリオフ動作を実現することができない。つまり、ゲート電圧のしきい値は０Ｖよりも小さく、負の値になる。
そこで、図１に示すように、ｉ−ＧａＮ層５上のゲート電極１０の直下の領域のみに結晶状態のＡｌＮ層７を設けている。このゲート電極１０の直下の領域に設けられたＡｌＮ層７は、結晶状態であるため、図２（Ａ）に示すように、分極（自発分極及びピエゾ分極）が生じる。結晶状態のＡｌＮ層７に分極が生じると、ＡｌＮ層７のｉ−ＧａＮ層５の側の伝導帯のエネルギレベルＥＣが上がる。この結果、ｉ−ＧａＮ層５の伝導帯のエネルギレベルＥＣが引き上げられ、ｉ−ＧａＮ層５のＡｌＧａＮ層４との界面における伝導帯のエネルギレベルＥＣがフェルミ準位ＥＦよりも高くなり、高濃度の２次元電子ガスの発生が抑制される。これにより、ノーマリオフ動作を実現することができる。つまり、ゲート電極１０の直下の領域に結晶状態のＡｌＮ層７を設けるだけで、即ち、トランジスタの構成をほとんど変更することなく、ノーマリオフ型のトランジスタを実現することができる。
ここでは、結晶状態のＡｌＮ層７は、ゲート電圧のしきい値を０Ｖ以上にしうる分極の大きさ及び厚さを有する。
ここで、結晶状態のＡｌＮの自発分極の大きさ（内部電界の大きさ）は、約８．５ＭＶ／ｃｍである。
本ＡｌＧａＮ／ＧａＮ−ＨＥＭＴにおいて、ゲート電極１０の直下の領域に結晶状態のＡｌＮ層７を設けない場合のゲート電圧のしきい値は、約−４Ｖ程度である。
このため、結晶状態のＡｌＮ層７の厚さを約５ｎｍ以上にすれば、ゲート電圧のしきい値を０Ｖ以上にすることができ、ノーマリオフ動作を実現することができる。なお、ここでは、結晶状態のＡｌＮ層７の自発分極の大きさのみを考慮して、結晶状態のＡｌＮ層７の厚さを求めているが、実際には結晶状態のＡｌＮ層７にはピエゾ分極も生じる。このため、実際には、結晶状態のＡｌＮ層７のピエゾ分極の大きさも考慮して、結晶状態のＡｌＮ層７の厚さを決めることになる。
一方、図１に示すように、ゲート電極１０の直下の領域以外のｉ−ＧａＮ層５の表面は、アモルファス状態のＡｌＮ層６によって覆われている。つまり、ゲート電極１０の直下の領域、ソース電極８の直下の領域及びドレイン電極９の直下の領域以外のｉ−ＧａＮ層５の表面を覆うアモルファス状態のＡｌＮ層６（アモルファス層）を備える。なお、アモルファス状態のＡｌＮ層６を、アモルファスＡｌＮ層ともいう。このため、表面が窒素極性のｉ−ＧａＮ層５上のゲート電極１０の直下の領域以外の領域に設けられたＡｌＮ層６は、アモルファス状態であるため、図２（Ｂ）に示すように、分極が生じない。したがって、ｉ−ＧａＮ層５のＡｌＧａＮ層４との界面における伝導帯のエネルギレベルＥＣはフェルミ準位ＥＦよりも低くなったままとなる。この結果、ゲート電極１０の直下の領域以外の領域では、高濃度の２次元電子ガスが存在することになる。これにより、高出力化が可能となる。
このように、本ＡｌＧａＮ／ＧａＮ−ＨＥＭＴでは、ｉ−ＧａＮ層５上に形成されたＡｌＮ層６，７は、ゲート電極１０の直下の領域では結晶状態になっており、それ以外の領域ではアモルファス状態になっている。つまり、ｉ−ＧａＮ層５上のゲート電極１０の直下の領域に設けられる半導体層７と、ゲート電極１０の直下の領域以外の領域に設けられるアモルファス層６とは、同一の半導体材料を含むものとなっている。
そして、本ＡｌＧａＮ／ＧａＮ−ＨＥＭＴでは、表面全体がＳｉＮパッシベーション膜１１で覆われている。
次に、本ＡｌＧａＮ／ＧａＮ−ＨＥＭＴ（半導体装置）の製造方法について、図３、図４を参照しながら説明する。
まず、図３（Ａ）に示すように、成長用基板としてのサファイア基板１上に、例えば有機金属気相成長（ＭＯＣＶＤ；Metal Organic Chemical Vapor Deposition）法などによって、表面が窒素極性のＧａＮ層５を備える反転型ＨＥＭＴ構造を形成する。
つまり、まず、表面が窒素極性となるように、ｉ−ＧａＮ層２を形成する。ここで、ｉ−ＧａＮ層２は、例えば厚さ約２μｍである。
続いて、表面が窒素極性のｉ−ＧａＮ層２上に、ｎ−ＡｌＧａＮ層３、ｉ−ＡｌＧａＮ層４、ｉ−ＧａＮ層５を順に積層させて窒化物半導体積層構造を形成する。この場合、ｎ−ＡｌＧａＮ層３、ｉ−ＡｌＧａＮ層４、ｉ−ＧａＮ層５のそれぞれの表面は窒素極性になる。
ここで、ｎ−ＡｌＧａＮ層３は、例えば、厚さ約３０ｎｍ、Ａｌ比率約０．２である。また、ｎ型不純物として例えばＳｉを用い、ドーピング濃度は例えば約１×１０１８ｃｍ−３〜約１×１０２０ｃｍ−３、ここでは、約５×１０１８ｃｍ−３である。また、ｉ−ＡｌＧａＮ層４は、例えば、厚さ約５ｎｍ、Ａｌ比率約０．２である。また、ｉ−ＧａＮ層５は、例えば厚さ約１０ｎｍである。
このようにして、表面が窒素極性のｉ−ＧａＮ層５を備える反転型ＨＥＭＴ構造が形成される。
次に、図３（Ｂ）、図３（Ｃ）に示すように、例えばＭＯＣＶＤ法などによって、表面が窒素極性のｉ−ＧａＮ層５上のゲート電極１０の直下の領域に結晶状態のＡｌＮ層７を形成するとともに、ｉ−ＧａＮ層５の表面を覆うようにアモルファス状態のＡｌＮ層６を形成する。
つまり、まず、図３（Ｂ）に示すように、ｉ−ＧａＮ層５上の全面に、成膜条件を調整して、アモルファス状態のＡｌＮ層６を形成する。ここで、アモルファス状態のＡｌＮ層６は、例えば厚さ１０ｎｍである。
次いで、図３（Ｂ）に示すように、ｉ−ＧａＮ層５上のゲート電極形成予定領域に形成されたアモルファス状態のＡｌＮ層６に例えば電子線等を照射する。これにより、図３（Ｃ）に示すように、ゲート電極形成予定領域に形成されたアモルファス状態のＡｌＮ層６を結晶化して、ゲート電極形成予定領域に結晶状態のＡｌＮ層７を形成する。
次に、図４（Ａ）に示すように、例えばリソグラフィー技術を用いて、ｉ−ＧａＮ層５上のソース電極形成予定領域及びドレイン電極形成予定領域に形成されたアモルファス状態のＡｌＮ層６を除去して、ｉ−ＧａＮ層５を露出させる。
そして、ソース電極形成予定領域及びドレイン電極形成予定領域のｉ−ＧａＮ層５上に、例えば蒸着・リフトオフ技術などを用いて、例えばＴｉ／Ａｌからなるソース電極８及びドレイン電極９を形成する。
その後、例えば窒素雰囲気中で、例えば６００℃程度の温度で熱処理を行なって、オーミックコンタクトを確立する。
次に、例えばフォトリソグラフィ技術、及び、蒸着・リフトオフ技術などを用いて、ゲート電極形成予定領域の結晶状態のＡｌＮ層７上に、例えばＮｉ／Ａｕからなるゲート電極１０を形成する。
続いて、図４（Ｂ）に示すように、例えばＰＥＣＶＤ（Plasma CVD; Plasma-enhanced chemical vapor deposition）法などによって、全面にＳｉＮパッシベーション膜１１を形成する。
その後、ソース電極８、ドレイン電極９及びゲート電極１０の各電極の配線等を形成して、本ＡｌＧａＮ／ＧａＮ−ＨＥＭＴ（半導体装置）が完成する。
したがって、本実施形態にかかる半導体装置及びその製造方法によれば、高耐圧化、高出力化を図り、コンタクト抵抗を低減しながら、ノーマリオフ動作を実現することができるという利点がある。
特に、本実施形態の半導体装置の製造方法によれば、特殊なプロセスを行なうことなく、ノーマリオフ動作が可能なデバイスを作製することができる。つまり、従来のプロセスをほとんど変更しなくても良いため、低コストで、ノーマリオフ動作が可能なデバイスを作製することができる。
［第２実施形態］
次に、第２実施形態にかかる半導体装置及びその製造方法について、図５、図６を参照しながら説明する。
本実施形態にかかる半導体装置（ＡｌＧａＮ／ＧａＮ−ＨＥＭＴ）は、上述の第１実施形態のものに対し、図５に示すように、反転型ＨＥＭＴの表面を覆うアモルファス層が２層構造になっている点が異なる。なお、図５では、上述の第１実施形態のものと同一のものには同一の符号を付している。
つまり、本ＡｌＧａＮ／ＧａＮ−ＨＥＭＴは、ゲート電極１０の直下の領域以外のｉ−ＧａＮ層５の表面は、アモルファス状態のＳｉＮ層１２によって覆われている。つまり、ゲート電極１０の直下の領域、ソース電極８の直下の領域及びドレイン電極９の直下の領域以外のｉ−ＧａＮ層５の表面を覆うアモルファス状態のＳｉＮ層１２（第１アモルファス層）を備える。なお、アモルファス状態のＳｉＮ層１２をアモルファスＳｉＮ層ともいう。
また、アモルファス状態のＳｉＮ層１２の表面は、アモルファス状態のＡｌＮ層６（第２アモルファス層）によって覆われている。つまり、アモルファス状態のＳｉＮ層１２上に、アモルファス状態のＡｌＮ層６を備える。
このように、本実施形態では、ゲート電極１０の直下の領域以外のｉ−ＧａＮ層５上に、アモルファス状態のＳｉＮ層１２、アモルファス状態のＡｌＮ層６が順に積層された構造になっている。つまり、異なる材料を含む第１アモルファス層と第２アモルファス層とが積層された構造になっている。
この場合、表面が窒素極性のｉ−ＧａＮ層５上のゲート電極１０の直下の領域以外の領域に設けられたＳｉＮ層１２及びＡｌＮ層６は、アモルファス状態であるため、分極が生じない。したがって、ｉ−ＧａＮ層５のＡｌＧａＮ層４との界面における伝導帯のエネルギレベルＥＣはフェルミ準位ＥＦよりも低くなったままとなる［図２（Ｂ）参照］。この結果、ゲート電極１０の直下の領域以外の領域では、高濃度の２次元電子ガスが存在したままとなる。これにより、高出力化が可能となる。
このように、本ＡｌＧａＮ／ＧａＮ−ＨＥＭＴでは、ｉ−ＧａＮ層５を覆うＡｌＮ層６，７は、ゲート電極１０の直下の領域では結晶状態になっており、それ以外の領域ではアモルファス状態になっている。つまり、ｉ−ＧａＮ層５上のゲート電極１０の直下の領域に設けられる半導体層７と、ゲート電極１０の直下の領域以外の領域に設けられる第２アモルファス層６とは、同一の半導体材料を含むものとなっている。
次に、本ＡｌＧａＮ／ＧａＮ−ＨＥＭＴ（半導体装置）の製造方法について、図６を参照しながら説明する。なお、図６では、上述の第１実施形態のものと同一のものには同一の符号を付している。
まず、上述の第１実施形態の場合と同様に、図６（Ａ）に示すように、成長用基板としてのサファイア基板１上に、例えばＭＯＣＶＤ法などによって、表面が窒素極性のＧａＮ層５を備える反転型ＨＥＭＴ構造を形成する。
次に、図６（Ａ）〜図６（Ｃ）に示すように、例えばＭＯＣＶＤ法などによって、表面が窒素極性のｉ−ＧａＮ層５上のゲート電極１０の直下の領域に結晶状態のＡｌＮ層７を形成するとともに、ｉ−ＧａＮ層５の表面を覆うように、アモルファス状態のＳｉＮ層１２、アモルファス状態のＡｌＮ層６を形成する。
つまり、まず、図６（Ａ）に示すように、例えばフォトリソグラフィ技術を用いて、ｉ−ＧａＮ層５上のゲート電極形成予定領域のみにマスク（図示せず）を形成し、全面にアモルファス状態のＳｉＮ層１２を形成する。
次いで、マスクを除去した後、全面にＡｌＮ層を形成し、例えば１０００℃程度の温度で熱処理を行なう。この場合、図６（Ｂ）に示すように、アモルファス状態のＳｉＮ層１２上に形成されたＡｌＮ層はアモルファス状態のＡｌＮ層６となり、ｉ−ＧａＮ層５上に形成されたＡｌＮ層は結晶状態のＡｌＮ層７となる。
次に、図６（Ｃ）に示すように、例えばリソグラフィー技術を用いて、ｉ−ＧａＮ層５上のソース電極形成予定領域及びドレイン電極形成予定領域に形成されたアモルファス状態のＡｌＮ層６及びアモルファス状態のＳｉＮ層１２を除去して、ｉ−ＧａＮ層５を露出させる。
そして、上述の第１実施形態の場合と同様に、ソース電極形成予定領域及びドレイン電極形成予定領域のｉ−ＧａＮ層５上に、例えば蒸着・リフトオフ技術などを用いて、例えばＴｉ／Ａｌからなるソース電極８及びドレイン電極９を形成する。
その後、上述の第１実施形態の場合と同様に、例えば窒素雰囲気中で、例えば６００℃程度で熱処理を行なって、オーミックコンタクトを確立する。
次に、上述の第１実施形態の場合と同様に、例えばフォトリソグラフィ技術、及び、蒸着・リフトオフ技術などを用いて、ゲート電極形成予定領域の結晶状態のＡｌＮ層７上に、例えばＮｉ／Ａｕからなるゲート電極１０を形成する。
続いて、上述の第１実施形態の場合と同様に、例えばＰＥＣＶＤ法などによって、全面にＳｉＮパッシベーション膜１１を形成する。
その後、上述の第１実施形態の場合と同様に、ソース電極８、ドレイン電極９及びゲート電極１０の各電極の配線等を形成して、本ＡｌＧａＮ／ＧａＮ−ＨＥＭＴ（半導体装置）が完成する。
なお、その他の詳細は、上述の第１実施形態のものと同じであるため、ここではその説明を省略する。
したがって、本実施形態にかかる半導体装置及びその製造方法によれば、上述の第１実施形態の場合と同様に、高耐圧化、高出力化を図り、コンタクト抵抗を低減しながら、ノーマリオフ動作を実現することができるという利点がある。
特に、本実施形態の半導体装置の製造方法によれば、特殊なプロセスを行なうことなく、ノーマリオフ動作が可能なデバイスを作製することができる。つまり、従来のプロセスをほとんど変更しなくても良いため、低コストで、ノーマリオフ動作が可能なデバイスを作製することができる。
［第３実施形態］
次に、第３実施形態にかかる半導体装置及びその製造方法について、図７を参照しながら説明する。
本実施形態にかかる半導体装置は、上述の第１実施形態のものに対し、図７に示すように、反転型ＨＥＭＴの表面を覆うアモルファス層を有しない点が異なる。なお、図７では、上述の第１実施形態のものと同一のものには同一の符号を付している。
つまり、本ＡｌＧａＮ／ＧａＮ−ＨＥＭＴは、ゲート電極１０の直下の領域以外のｉ−ＧａＮ層５の表面は、アモルファス層によって覆われておらず、ＳｉＮパッシベーション膜１１によって覆われている。
次に、本ＡｌＧａＮ／ＧａＮ−ＨＥＭＴ（半導体装置）の製造方法について、図７を参照しながら説明する。
まず、上述の第１実施形態の場合と同様に、図７に示すように、成長用基板としてのサファイア基板１上に、例えばＭＯＣＶＤ法などによって、表面が窒素極性のＧａＮ層５を備える反転型ＨＥＭＴ構造を形成する。
次に、例えばＭＯＣＶＤ法などによって、表面が窒素極性のｉ−ＧａＮ層５上のゲート電極１０の直下の領域のみに結晶状態のＡｌＮ層７を形成する。
つまり、まず、例えばフォトリソグラフィ技術を用いて、ｉ−ＧａＮ層５上のゲート電極形成予定領域以外の領域にマスクを形成し、成膜条件を調整して、ｉ−ＧａＮ層５上のゲート電極形成予定領域に結晶状態のＡｌＮ層７を形成する。なお、結晶状態のＡｌＮ層７を、結晶ＡｌＮ層ともいう。
次いで、マスクを除去した後、上述の第１実施形態の場合と同様に、ソース電極形成予定領域及びドレイン電極形成予定領域のｉ−ＧａＮ層５上に、例えば蒸着・リフトオフ技術などを用いて、例えばＴｉ／Ａｌからなるソース電極８及びドレイン電極９を形成する。
その後、上述の第１実施形態の場合と同様に、例えば窒素雰囲気中で、例えば６００℃程度で熱処理を行なって、オーミックコンタクトを確立する。
次に、上述の第１実施形態の場合と同様に、例えばフォトリソグラフィ技術、及び、蒸着・リフトオフ技術などを用いて、ゲート電極形成予定領域の結晶状態のＡｌＮ層７上に、例えばＮｉ／Ａｕからなるゲート電極１０を形成する。
続いて、上述の第１実施形態の場合と同様に、例えばＰＥＣＶＤ法などによって、全面にＳｉＮパッシベーション膜１１を形成する。
その後、上述の第１実施形態の場合と同様に、ソース電極８、ドレイン電極９及びゲート電極１０の各電極の配線等を形成して、本ＡｌＧａＮ／ＧａＮ−ＨＥＭＴ（半導体装置）が完成する。
なお、その他の詳細は、上述の第１実施形態のものと同じであるため、ここではその説明を省略する。
したがって、本実施形態にかかる半導体装置及びその製造方法によれば、上述の第１実施形態の場合と同様に、高耐圧化、高出力化を図り、コンタクト抵抗を低減しながら、ノーマリオフ動作を実現することができるという利点がある。
特に、本実施形態の半導体装置の製造方法によれば、特殊なプロセスを行なうことなく、ノーマリオフ動作が可能なデバイスを作製することができる。つまり、従来のプロセスをほとんど変更しなくても良いため、低コストで、ノーマリオフ動作が可能なデバイスを作製することができる。
［第４実施形態］
次に、第４実施形態にかかる電源装置について、図８を参照しながら説明する。
本実施形態にかかる電源装置は、上述の第１〜第３実施形態にかかる半導体装置（ＡｌＧａＮ／ＧａＮ−ＨＥＭＴ）のいずれかを備える電源装置である。
本電源装置は、図８に示すように、高圧の一次側回路（高圧回路）５１及び低圧の二次側回路（低圧回路）５２と、一次側回路５１と二次側回路５２との間に配設されるトランス（変圧器）５３とを備える。
一次側回路５１は、交流電源５４と、いわゆるブリッジ整流回路５５と、複数（ここでは４つ）のスイッチング素子５６ａ，５６ｂ，５６ｃ，５６ｄとを備えて構成される。また、ブリッジ整流回路５５は、スイッチング素子５６ｅを有している。
二次側回路５２は、複数（ここでは３つ）のスイッチング素子５７ａ，５７ｂ，５７ｃを備えて構成される。
本実施形態では、一次側回路５１のスイッチング素子５６ａ，５６ｂ，５６ｃ，５６ｄ，５６ｅが、第１〜第３の実施形態のいずれかのＡｌＧａＮ／ＧａＮ−ＨＥＭＴとされている。一方、二次側回路５２のスイッチング素子５７ａ，５７ｂ，５７ｃは、シリコンを用いた通常のＭＩＳ−ＦＥＴとされている。
したがって、本実施形態にかかる電源装置によれば、上述の第１〜第３実施形態にかかる半導体装置（ＡｌＧａＮ／ＧａＮ−ＨＥＭＴ）を、高圧回路に適用しているため、高出力の電源装置を実現することができるという利点がある。特に、上述の第１〜第３実施形態にかかる半導体装置（ＡｌＧａＮ／ＧａＮ−ＨＥＭＴ）を備えるため、コンタクト抵抗を低減しながら、ノーマリオフ動作を実現することができる。
［その他］
なお、本発明は、上述した各実施形態に記載した構成に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形することが可能である。
まず、上述の各実施形態では、ＧａＮ層５（第１窒化物半導体層）上であってゲート電極１０の下方のみに、結晶状態のＡｌＮ層７（半導体層）を設けているが、これに限られるものではない。例えば、第１窒化物半導体層上であってゲート電極の下方のみに、分極を有する半導体層を設ければ良い。これにより、分極を有する半導体層によって、ゲート電極の下方の領域以外の領域に対して、ゲート電極の下方の領域において、２次元電子ガスの発生が抑制され、ノーマリオフ動作が可能となる。
ここで、分極を有する半導体層としては、２次元電子ガスの発生を抑制しうる分極の大きさ及び厚さを有する半導体層を用いるのが好ましい。つまり、２次元電子ガスの発生が抑制されるように、ゲート電極の下方のみに設けられる半導体層の材料、組成、厚さを設定すれば良い。
特に、分極を有する半導体層としては、これが接する第１窒化物半導体層よりも分極が大きい（特に自発分極が大きい）半導体層、第１窒化物半導体層よりもバンドギャップが大きい半導体層、あるいは、第１窒化物半導体層よりも分極が大きく、かつ、バンドギャップが大きい半導体層を用いるのが好ましい。これにより、半導体層の厚さを薄くすることができる。
ここで、窒化物半導体では、歪が印加されていない状態でも原子構造の非対称性によって自発分極が生じ、（０００１）面に負の電荷が生じ、（０００−１）面に正の電荷が生じる。そして、これらの電荷によってｃ軸に沿って内部電界が生じる。
例えば、反転型ＨＥＭＴ構造を備えるＡｌＧａＮ／ＧａＮ−ＨＥＭＴの場合、反転型ＨＥＭＴ構造の最上層を構成するＧａＮの自発分極の大きさは、約３．１ＭＶ／ｃｍである。このため、自発分極の大きさが約３．１ＭＶ／ｃｍよりも大きい半導体層を、ＧａＮ層上であってゲート電極の下方のみに設けるのが好ましい。
また、分極を有する半導体層としては、ゲート電圧のしきい値を０Ｖ以上にしうる分極の大きさ及び厚さを有する半導体層を用いるのが好ましい。つまり、ゲート電圧のしきい値が０Ｖ以上になるように、ゲート電極の下方のみに設けられる半導体層の材料、組成、厚さを設定すれば良い。
より具体的には、第１窒化物半導体層上であってゲート電極の下方のみに設けられる半導体層は、例えば、ＡｌＧａＮ、ＩｎＡｌＮ、ＩｎＧａＮ、ＩｎＮ、ＡｌＩｎＧａＮなどの窒化物半導体材料からなり、結晶状態のものであっても良い。つまり、第１窒化物半導体層上であってゲート電極の下方のみに設けられる半導体層は、例えば、ＡｌＧａＮ層、ＩｎＡｌＮ層、ＩｎＧａＮ層、ＩｎＮ層、ＡｌＩｎＧａＮ層などの窒化物半導体結晶層であっても良い。
また、第１窒化物半導体層上であってゲート電極の下方のみに設けられる半導体層は、例えば、ＺｎＯなどの酸化物半導体材料からなり、結晶状態のものであっても良い。つまり、第１窒化物半導体層上であってゲート電極の下方のみに設けられる半導体層は、例えば、ＺｎＯ層などの酸化物半導体結晶層であっても良い。
このように、第１窒化物半導体層上であってゲート電極の下方のみに設けられる半導体層は、ＡｌＮ、ＡｌＧａＮ、ＩｎＡｌＮ、ＩｎＧａＮ、ＩｎＮ、ＡｌＩｎＧａＮ、ＺｎＯのいずれかを含む半導体結晶層であっても良い。
このうち、ＧａＮよりも自発分極が大きいという点で、第１窒化物半導体層上であってゲート電極の下方のみに設けられる半導体層は、ＡｌＮ、ＡｌＧａＮ、ＩｎＡｌＮ、ＡｌＩｎＧａＮ、ＺｎＯのいずれかを含む半導体結晶層であることが好ましい。
また、第１窒化物半導体層上であってゲート電極の下方のみに設けられる半導体層は、単層でなくても良く、多層であっても良い。例えば、単層のＡｌＧａＮ層を設けるのに代えて、ＡｌＮ層、ＧａＮ層を積層させた多層構造のＡｌＮ／ＧａＮ層を設けても良い。これは、分極を有する半導体層とゲート電極との間に他の半導体層を設けていると見ることもできる。
また、ＡｌＧａＮ／ＧａＮ−ＨＥＭＴを構成する窒化物半導体積層構造は、上述の各実施形態のものに限られるものではなく、例えば、ＧａＮ、ＡｌＮ、ＩｎＮあるいはこれらの混合材料からなるものであれば良い。
例えば、上述の各実施形態では、電子走行層（第１窒化物半導体層）としてｉ−ＧａＮ層５を用いているが、これに限られるものではなく、例えば図９に示すように、ｉ−ＩｎＧａＮ層５Ａを用いても良い。つまり、第１窒化物半導体層（電子走行層）は、ＧａＮ又はＩｎＧａＮを含む半導体層であれば良い。なお、この場合、基板１上に形成されるｉ−ＧａＮ層２に代えて、ｉ−ＩｎＧａＮ層２Ａを用いるのが好ましい。なお、図９では、上述の第１実施形態のものと同一のものには同一の符号を付している。
また、上述の第１実施形態では、アモルファス層として、アモルファス状態のＡｌＮ層を用いており、上述の第２実施形態では、第１アモルファス層として、アモルファス状態のＳｉＮ層を用い、第２アモルファス層として、アモルファス状態のＡｌＮ層を用いているが、これらに限られるものではなく、アモルファス層、第１アモルファス層、第２アモルファス層は、アモルファス材料を含む層であれば良い。例えば、アモルファス層、第１アモルファス層、第２アモルファス層は、窒化物系アモルファス材料を含む層であれば良い。
例えば、図１０に示すように、上述の第１実施形態のものにおいて、結晶状態のＡｌＮ層７に代えて、半導体層として、結晶状態のＩｎＡｌＮ層７Ａを用いる場合、アモルファス状態のＡｌＮ層６に代えて、アモルファス層として、アモルファス状態のＩｎＡｌＮ層６Ａを用いれば良い。
要するに、上述の第１実施形態において、結晶状態のＡｌＮ層７に代えて、半導体層として、ＡｌＧａＮ、ＩｎＡｌＮ、ＩｎＧａＮ、ＩｎＮ、ＡｌＩｎＧａＮ、ＺｎＯのいずれかを含む半導体結晶層を用いる場合、アモルファス状態のＡｌＮ層６に代えて、第１アモルファス層として、ＡｌＧａＮ、ＩｎＡｌＮ、ＩｎＧａＮ、ＩｎＮ、ＡｌＩｎＧａＮ、ＺｎＯのいずれかを含む半導体アモルファス層を用いれば良い。つまり、第１窒化物半導体層上であってゲート電極の下方のみに設けられる半導体層に用いられる結晶状態の半導体層と同一の半導体材料を含むアモルファス状態の半導体層をアモルファス層として用いれば良い。
また、上述の第２実施形態において、結晶状態のＡｌＮ層７に代えて、半導体層として、ＡｌＧａＮ、ＩｎＡｌＮ、ＩｎＧａＮ、ＩｎＮ、ＡｌＩｎＧａＮ、ＺｎＯのいずれかを含む半導体結晶層を用いる場合、アモルファス状態のＡｌＮ層６に代えて、第２アモルファス層として、ＡｌＧａＮ、ＩｎＡｌＮ、ＩｎＧａＮ、ＩｎＮ、ＡｌＩｎＧａＮ、ＺｎＯのいずれかを含む半導体アモルファス層を用いれば良い。つまり、第１窒化物半導体層上であってゲート電極の下方のみに設けられる半導体層に用いられる結晶状態の半導体層と同一の半導体材料を含むアモルファス状態の半導体層を第２アモルファス層として用いれば良い。
１ 成長用基板
２ ｉ−ＧａＮ層
２Ａ ｉ−ＩｎＧａＮ層
３ ｎ−ＡｌＧａＮ層
４ ｉ−ＡｌＧａＮ層
５ ｉ−ＧａＮ層（第１窒化物半導体層）
５Ａ ｉ−ＩｎＧａＮ層
６ アモルファス状態のＡｌＮ層（アモルファス層；半導体アモルファス層）
６Ａ アモルファス状態のＩｎＡｌＮ層
７ 結晶状態のＡｌＮ層（半導体層；半導体結晶層）
７Ａ 結晶状態のＩｎＡｌＮ層
８ ソース電極
９ ドレイン電極
１０ ゲート電極
１１ ＳｉＮパッシベーション膜
１２ アモルファス状態のＳｉＮ層
５１ 高圧の一次側回路（高圧回路）
５２ 低圧の二次側回路（低圧回路）
５３ トランス（変圧器）
５４ 交流電源
５５ ブリッジ整流回路
５６ａ，５６ｂ，５６ｃ，５６ｄ ，５６ｅ スイッチング素子
５７ａ，５７ｂ，５７ｃ スイッチング素子

Claims (7)

  1. 基板と、
    前記基板の上方に設けられ、電子供給層と前記電子供給層の上方の電子走行層とを含む、表面が窒素極性の窒化物半導体層と、
    前記窒化物半導体層の上方に設けられたソース電極及びドレイン電極と、
    前記ソース電極と前記ドレイン電極との間で、前記窒化物半導体層の表面を覆い、前記電子走行層の２次元電子ガスの発生を抑制する分極を有する結晶状の第１の領域と前記第１の領域と同じ材料でアモルファス状の第２の領域とを含む半導体層と、
    前記半導体層の前記分極を有する第１の領域の上方に設けられたゲート電極と、
    を備えることを特徴とする半導体装置。
  2. 基板と、
    前記基板の上方に設けられ、電子供給層と前記電子供給層の上方の電子走行層とを含む、表面が窒素極性の窒化物半導体層と、
    前記窒化物半導体層の上方に設けられたソース電極及びドレイン電極と、
    前記窒化物半導体層上に設けられ、前記電子走行層の２次元電子ガスの発生を抑制する分極を有する結晶状の半導体層と、
    前記半導体層の上方に設けられたゲート電極と、
    前記ソース電極と前記ドレイン電極との間で、前記半導体層が設けられた領域を除く、前記窒化物半導体層の表面を覆う第１アモルファス層と、
    前記第１アモルファス層上に設けられた第２アモルファス層と、
    を備え、
    前記半導体層と前記第２アモルファス層とは、同一の半導体材料からなり、
    前記第１アモルファス層と前記第２アモルファス層とは、異なる材料からなることを特徴とする半導体装置。
  3. 前記半導体層は、窒化物半導体層又は酸化物半導体層であることを特徴とする、請求項１又は２に記載の半導体装置。
  4. 前記窒化物半導体層は、ＧａＮ又はＩｎＧａＮを含み、
    前記半導体層は、ＡｌＮ、ＡｌＧａＮ、ＩｎＡｌＮ、ＩｎＧａＮ、ＩｎＮ、ＡｌＩｎＧａＮ、ＺｎＯのいずれかを含む半導体層であることを特徴とする、請求項１〜３のいずれか１項に記載の半導体装置。
  5. 変圧器と、
    前記変圧器を挟んで設けられた高圧回路及び低圧回路と、
    を備え、
    前記高圧回路は、トランジスタを含み、
    前記トランジスタは、請求項１〜４のいずれか１項に記載の半導体装置であることを特徴とする電源装置。
  6. 基板の上方に、電子供給層と前記電子供給層の上方の電子走行層とを含む、表面が窒素極性の窒化物半導体層を形成し、
    前記窒化物半導体層上の全面にアモルファス層を形成し、
    前記窒化物半導体層上のゲート電極形成予定領域に形成された前記アモルファス層のみを、前記電子走行層の２次元電子ガスの発生を抑制する分極を有する結晶状の半導体層とし、
    前記半導体層の上方にゲート電極を形成することを特徴とする半導体装置の製造方法。
  7. 基板の上方に、電子供給層と前記電子供給層の上方の電子走行層とを含む、表面が窒素極性の窒化物半導体層を形成し、
    前記窒化物半導体層上のゲート電極形成予定領域以外の領域に第１アモルファス層を形成し、
    前記窒化物半導体層上の前記ゲート電極形成予定領域に、前記電子走行層の２次元電子ガスの発生を抑制する分極を有する結晶状の半導体層を形成するのと同時に、前記第１アモルファス層上に前記第１アモルファス層と異なる材料からなり、かつ、前記半導体層と同一の半導体材料からなる第２アモルファス層を形成し、
    前記半導体層の上方にゲート電極を形成することを特徴とする半導体装置の製造方法。
JP2012511457A 2010-04-22 2010-04-22 半導体装置及びその製造方法、電源装置 Active JP5720678B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2010/057140 WO2011132284A1 (ja) 2010-04-22 2010-04-22 半導体装置及びその製造方法、電源装置

Publications (2)

Publication Number Publication Date
JPWO2011132284A1 JPWO2011132284A1 (ja) 2013-07-18
JP5720678B2 true JP5720678B2 (ja) 2015-05-20

Family

ID=44833840

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012511457A Active JP5720678B2 (ja) 2010-04-22 2010-04-22 半導体装置及びその製造方法、電源装置

Country Status (3)

Country Link
US (1) US9252254B2 (ja)
JP (1) JP5720678B2 (ja)
WO (1) WO2011132284A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11329135B2 (en) 2019-12-16 2022-05-10 Kabushiki Kaisha Toshiba Semiconductor device

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015527749A (ja) * 2012-08-24 2015-09-17 ノースロップ グルマン システムズ コーポレーションＮｏｒｔｈｒｏｐ Ｇｒｕｍｍａｎ Ｓｙｓｔｅｍｓ Ｃｏｒｐｏｒａｔｉｏｎ Ｉｎｇａｎチャネルのｎ極のｇａｎｈｅｍｔ特性
DE112013006369T5 (de) * 2013-03-08 2015-10-08 Hitachi, Ltd. Nitridhalbleiterdiode
TWI497721B (zh) * 2013-05-27 2015-08-21 Univ Nat Chiao Tung 增強型氮化鎵電晶體及其形成方法
WO2015009249A1 (en) * 2013-07-17 2015-01-22 Elektrotechnicky Ustav Sav Enhancement-mode iii-n transistor with n-polarity and method of fabricating the same
US9673286B2 (en) * 2013-12-02 2017-06-06 Infineon Technologies Americas Corp. Group III-V transistor with semiconductor field plate
US9553181B2 (en) * 2015-06-01 2017-01-24 Toshiba Corporation Crystalline-amorphous transition material for semiconductor devices and method for formation
CN106449406B (zh) * 2016-05-30 2020-05-12 湖南理工学院 一种垂直结构GaN基增强型场效应晶体管及其制造方法
JP7069584B2 (ja) 2017-07-21 2022-05-18 住友電気工業株式会社 基板生産物の製造方法
TWI644427B (zh) * 2018-01-02 2018-12-11 世界先進積體電路股份有限公司 高電子移動率電晶體
US10424659B1 (en) 2018-05-08 2019-09-24 Vanguard International Semiconductor Corporation High electron mobility transistor
JP7071893B2 (ja) * 2018-07-23 2022-05-19 株式会社東芝 半導体装置及びその製造方法
JP7175804B2 (ja) * 2019-03-14 2022-11-21 株式会社東芝 半導体装置及びその製造方法
JP2021009886A (ja) * 2019-06-28 2021-01-28 株式会社東芝 半導体装置
JP2021111666A (ja) * 2020-01-08 2021-08-02 ソニーセミコンダクタソリューションズ株式会社 化合物半導体装置及び化合物半導体装置の製造方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000223682A (ja) * 1999-02-02 2000-08-11 Canon Inc 基体の処理方法及び半導体基板の製造方法
JP2004006461A (ja) * 2002-05-31 2004-01-08 Nec Corp 半導体装置
JP2006313837A (ja) * 2005-05-09 2006-11-16 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP2007109830A (ja) * 2005-10-12 2007-04-26 Univ Nagoya 電界効果トランジスタ
JP2007207820A (ja) * 2006-01-31 2007-08-16 Matsushita Electric Ind Co Ltd 電界効果トランジスタおよびその製造方法
JP2007317729A (ja) * 2006-05-23 2007-12-06 Sharp Corp 電界効果型トランジスタ
JP2008026901A (ja) * 2006-07-20 2008-02-07 Holtek Semiconductor Inc 電界放出ディスプレイに応用される電源
JP2008103705A (ja) * 2006-09-20 2008-05-01 Matsushita Electric Ind Co Ltd 半導体装置
JP2008244419A (ja) * 2007-02-27 2008-10-09 Sanken Electric Co Ltd 高電子移動度トランジスタ及びその製造方法
JP2008258310A (ja) * 2007-04-03 2008-10-23 New Japan Radio Co Ltd 窒化物半導体装置
WO2009081584A1 (ja) * 2007-12-26 2009-07-02 Nec Corporation 半導体装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4984407B2 (ja) 2005-03-15 2012-07-25 日立電線株式会社 半導体ウェハー及びその製造方法
US7656010B2 (en) * 2006-09-20 2010-02-02 Panasonic Corporation Semiconductor device

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000223682A (ja) * 1999-02-02 2000-08-11 Canon Inc 基体の処理方法及び半導体基板の製造方法
JP2004006461A (ja) * 2002-05-31 2004-01-08 Nec Corp 半導体装置
JP2006313837A (ja) * 2005-05-09 2006-11-16 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP2007109830A (ja) * 2005-10-12 2007-04-26 Univ Nagoya 電界効果トランジスタ
JP2007207820A (ja) * 2006-01-31 2007-08-16 Matsushita Electric Ind Co Ltd 電界効果トランジスタおよびその製造方法
JP2007317729A (ja) * 2006-05-23 2007-12-06 Sharp Corp 電界効果型トランジスタ
JP2008026901A (ja) * 2006-07-20 2008-02-07 Holtek Semiconductor Inc 電界放出ディスプレイに応用される電源
JP2008103705A (ja) * 2006-09-20 2008-05-01 Matsushita Electric Ind Co Ltd 半導体装置
JP2008244419A (ja) * 2007-02-27 2008-10-09 Sanken Electric Co Ltd 高電子移動度トランジスタ及びその製造方法
JP2008258310A (ja) * 2007-04-03 2008-10-23 New Japan Radio Co Ltd 窒化物半導体装置
WO2009081584A1 (ja) * 2007-12-26 2009-07-02 Nec Corporation 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11329135B2 (en) 2019-12-16 2022-05-10 Kabushiki Kaisha Toshiba Semiconductor device

Also Published As

Publication number Publication date
US9252254B2 (en) 2016-02-02
JPWO2011132284A1 (ja) 2013-07-18
WO2011132284A1 (ja) 2011-10-27
US20130077352A1 (en) 2013-03-28

Similar Documents

Publication Publication Date Title
JP5720678B2 (ja) 半導体装置及びその製造方法、電源装置
JP5776217B2 (ja) 化合物半導体装置
JP5672868B2 (ja) 化合物半導体装置及びその製造方法
TWI487036B (zh) 化合物半導體裝置及其製造方法
TWI618249B (zh) 化合物半導體裝置及其製造方法
JP5724347B2 (ja) 化合物半導体装置及びその製造方法
JP5716737B2 (ja) 化合物半導体装置及びその製造方法
JP5396911B2 (ja) 化合物半導体装置及びその製造方法
JP2012054471A (ja) 半導体装置及びその製造方法、電源装置
JP2010287725A (ja) 半導体装置
WO2012026396A1 (ja) 半導体素子用エピタキシャル基板、半導体素子、半導体素子用エピタキシャル基板の作製方法、および半導体素子の作製方法
JP2010232377A (ja) 半導体素子
US10600901B2 (en) Compound semiconductor device and manufacturing method thereof
US20140151748A1 (en) Compound semiconductor device and manufacturing method of the same
JP5510544B2 (ja) 化合物半導体装置及びその製造方法
TW201419530A (zh) 化合物半導體裝置及其製造方法
TW201324767A (zh) 半導體裝置及其製造方法
JP2013062494A (ja) 窒化物半導体装置
JP2016054215A (ja) 化合物半導体装置及びその製造方法
JP5640325B2 (ja) 化合物半導体装置
JP6236919B2 (ja) 化合物半導体装置及びその製造方法
JP7163806B2 (ja) 化合物半導体装置、化合物半導体装置の製造方法及び増幅器
JP6707837B2 (ja) 半導体結晶基板、半導体装置、半導体結晶基板の製造方法及び半導体装置の製造方法
JP5857409B2 (ja) 化合物半導体装置及びその製造方法
JP2017085004A (ja) 半導体装置、電源装置、高周波増幅器

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140407

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150224

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150309

R150 Certificate of patent or registration of utility model

Ref document number: 5720678

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250