TWI644427B - 高電子移動率電晶體 - Google Patents

高電子移動率電晶體 Download PDF

Info

Publication number
TWI644427B
TWI644427B TW107100044A TW107100044A TWI644427B TW I644427 B TWI644427 B TW I644427B TW 107100044 A TW107100044 A TW 107100044A TW 107100044 A TW107100044 A TW 107100044A TW I644427 B TWI644427 B TW I644427B
Authority
TW
Taiwan
Prior art keywords
layer
threshold voltage
voltage adjustment
electron mobility
high electron
Prior art date
Application number
TW107100044A
Other languages
English (en)
Other versions
TW201931597A (zh
Inventor
林鑫成
林信志
林永豪
黃嘉慶
Original Assignee
世界先進積體電路股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 世界先進積體電路股份有限公司 filed Critical 世界先進積體電路股份有限公司
Priority to TW107100044A priority Critical patent/TWI644427B/zh
Application granted granted Critical
Publication of TWI644427B publication Critical patent/TWI644427B/zh
Publication of TW201931597A publication Critical patent/TW201931597A/zh

Links

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

本發明實施例提供一種高電子移動率電晶體，包括：緩衝層位於基板上；臨界電壓調整層位於緩衝層上；通道區位於緩衝層中，鄰近緩衝層與臨界電壓調整層之介面；能帶調整層，位於臨界電壓調整層上；第一增強層，順應性地覆蓋於臨界電壓調整層及能帶調整層上；閘極電極，位於第一增強層上；及源極/汲極電極，分別位於閘極電極之兩相對側，穿過臨界電壓調整層及第一增強層，設於緩衝層上；其中臨界電壓調整層與第一增強層為三五族半導體。

Description

高電子移動率電晶體
本發明實施例係有關於一種半導體技術，特別是有關於一種高電子移動率電晶體。
高電子移動率電晶體(High Electron Mobility Transistor，HEMT)因具有高崩潰電壓、高輸出電壓等優點，廣泛應用於高功率半導體裝置當中。
因米勒效應(Miller Effect)，寄生電容及寄生電感所造成的突波會使閘極的電壓升高，容易使元件不正常導通，造成元件燒毀。因此，高電子移動率電晶體需要提升臨界電壓(threshold voltage，Vt)以降低電路的損傷。
為形成增強型(enhancement mode，E-mode)高電子移動率電晶體，可使用凹蝕閘極(gate recess)的方式，但由於凹蝕閘極易產生製程均勻性控制不易的問題，進一步影響電性參數的均勻性。
雖然現有的高電子移動率電晶體大致符合需求，但並非各方面皆令人滿意，特別是提升高電子移動率電晶體的臨界電壓與降低其導通電阻仍需進一步改善。
根據一實施例，本發明提供一種高電子移動率電晶體包括：緩衝層位於基板上；臨界電壓調整層位於緩衝層上； 通道區位於緩衝層中，鄰近緩衝層與臨界電壓調整層之介面；能帶調整層，位於臨界電壓調整層上；第一增強層，順應性地覆蓋於臨界電壓調整層及能帶調整層上；閘極電極，位於第一增強層上；及源極/汲極電極，分別位於閘極電極之相對側，穿過臨界電壓調整層及第一增強層，設於緩衝層上；其中臨界電壓調整層與第一增強層為三五族半導體。
根據其他的實施例，本發明提供一種高電子移動率電晶體包括：緩衝層，位於一基板上；臨界電壓調整層，位於緩衝層上；通道區，位於緩衝層中，鄰近緩衝層與臨界電壓調整層之介面；第一增強層，位於臨界電壓調整層上；閘極電極，位於第一增強層上；源極/汲極電極，分別位於閘極電極之兩相對側，穿過臨界電壓調整層及第一增強層，設於緩衝層上；及摻雜區，位於閘極電極下方之臨界電壓調整層及第一增強層中；其中摻雜區包括氟(F)，且臨界電壓調整層與增強層為三五族半導體。
為讓本發明之上述目的、特徵及優點能更明顯易懂，下文特舉數個實施例，並配合所附圖式，作詳細說明如下。
100、200、300、400‧‧‧高電子移動率電晶體
102‧‧‧基板
104‧‧‧緩衝層
106‧‧‧臨界電壓調整層
108‧‧‧通道區
110‧‧‧能帶調整層
112‧‧‧第一增強層
114‧‧‧閘極電極
116‧‧‧源極/汲極電極
212‧‧‧第二增強層
310‧‧‧摻雜層
以下將配合所附圖式詳述本發明實施例。應注意的是，依據在業界的標準做法，各種特徵並未按照比例繪製且僅用以說明例示。事實上，可能任意地放大或縮小元件的尺寸，以清楚地表現出本發明實施例的特徵。
第1圖係根據一些實施例所繪示之高電子移動率電晶體的剖面示意圖。
第2圖係根據另一些實施例所繪示之高電子移動率電晶體的剖面示意圖。
第3圖係根據又一些實施例所繪示之高電子移動率電晶體的剖面示意圖。
以下公開許多不同的實施方法或是例子來實行本發明實施例之不同特徵，以下描述具體的元件及其排列的實施例以闡述本發明實施例。當然這些實施例僅用以例示，且不該以此限定本發明實施例的範圍。例如，在說明書中提到第一特徵形成於第二特徵之上，其包括第一特徵與第二特徵是直接接觸的實施例，另外也包括於第一特徵與第二特徵之間另外有其他特徵的實施例，亦即，第一特徵與第二特徵並非直接接觸。此外，在不同實施例中可能使用重複的標號或標示，這些重複僅為了簡單清楚地敘述本發明實施例，不代表所討論的不同實施例及/或結構之間有特定的關係。
此外，其中可能用到與空間相關用詞，例如「在...下方」、「下方」、「較低的」、「上方」、「較高的」及類似的用詞，這些空間相關用詞係為了便於描述圖示中一個(些)元件或特徵與另一個(些)元件或特徵之間的關係，這些空間相關用詞包括使用中或操作中的裝置之不同方位，以及圖式中所描述的方位。當裝置被轉向不同方位時(旋轉90度或其他方位)，則其中所使用的空間相關形容詞也將依轉向後的方位來解釋。
在此，「約」、「大約」、「大抵」之用語通常表示在一給定值或範圍的20%之內，較佳是10%之內，且更佳是5%之 內，或3%之內，或2%之內，或1%之內，或0.5%之內。應注意的是，說明書中所提供的數量為大約的數量，亦即在沒有特定說明「約」、「大約」、「大抵」的情況下，仍可隱含「約」、「大約」、「大抵」之含義。
本發明實施例提供一種高電子移動率電晶體(high electron mobility transistor，HEMT)，藉由調整兩層以上的III-V族半導體之個別厚度及III-V族元素莫耳濃度，改變壓電效應(Piezoelectricity)，可有效控制提高臨界電壓(threshold voltage)，同時維持良好均勻度，並提高通道區中的二維電子氣(two-dimensional electron gas，2DEG)濃度，降低導通電阻。
第1圖繪示出本發明一些實施例之高電子移動率電晶體100之剖面圖。如第1圖所繪示，提供一基板102。基板102可包括Si、SiC、或Al2O3(藍寶石(sapphire))，可為單層基板、多層基板、梯度基板、其他適當之基板或上述之組合。在一些實施例中，基板102亦可包括絕緣層覆半導體(semiconductor on insulator，SOI)基板，上述絕緣層覆半導體基板可包括底板、設置於底板上之埋藏氧化層、或設置於埋藏氧化層上之半導體層。
接著，在基板102上形成緩衝層104。在一些實施例中，緩衝層104包括III-V族半導體，例如GaN。在一些實施例中，緩衝層104厚度介於0.5um至10um之間。在一些實施例中，可使用分子束磊晶法(molecular-beam epitaxy，MBE)、有機金屬氣相沉積法(metalorganic chemical vapor deposition，MOCVD)、化學氣相沉積法(chemical vapor deposition，CVD)、 氫化物氣相磊晶法(hydride vapor phase epitaxy，HVPE)、其他適當之方法、或上述之組合在基板102上形成緩衝層104。
接著，在緩衝層104上形成臨界電壓調整層(threshold voltage adjustment)106，在一些實施例中，臨界電壓調整層106包括III-V族半導體，例如AlxGa1-xN，其中0<x<1。在一些實施例中，臨界電壓調整層106厚度介於1nm至5nm之間，Al莫耳濃度介於0.05M至0.4M。在一些實施例中，可使用分子束磊晶法(molecular-beam epitaxy，MBE)、有機金屬氣相沉積法(metalorganic chemical vapor deposition，MOCVD)、化學氣相沉積法(chemical vapor deposition，CVD)、氫化物氣相磊晶法(hydride vapor phase epitaxy，HVPE)、其他適當之方法、或上述之組合在緩衝層104上形成臨界電壓調整層106。
由於緩衝層104與臨界電壓調整層106之材料能帶間隙(band gap)不同之故，緩衝層104與臨界電壓調整層106的介面處形成異質接面(heterojunction)。異質接面處的能帶彎曲，導帶(conduction band)彎曲深處形成量子井(quantum well)，將壓電效應(Piezoelectricity)所產生的電子約束於量子井中，因此在緩衝層104與臨界電壓調整層106的介面處形成二維電子氣(two-dimensional electron gas，2DEG)，進而形成導通電流。如第1圖所示，在緩衝層104與臨界電壓調整層106的介面處形成通道區108，通道區108即為二維電子氣形成導通電流之處。在一些實施例中，通道區108厚度介於0.1um至5um之間。
壓電效應(Piezoelectricity)程度可藉由調整臨界電壓調整層106的厚度及其中III-V族元素的莫耳濃度而改變，以 AlGaN為例，當臨界電壓調整層106的厚度越薄及Al莫耳濃度越小時，壓電效應越輕微，在通道區108中所產生的二維電子氣越少。
為避免米勒效應(Miller effect)所造成電路中的突波將元件燒毀，需要將高電子移動率電晶體的臨界電壓提高。以AlGaN為例，藉由降低臨界電壓調整層106的厚度及Al元素莫耳濃度，可降低導通電流，提升臨界電壓。
接著，在臨界電壓調整層106上形成能帶調整層(band adjustment layer)110。能帶調整層110為P型摻雜三五族半導體，包括P型摻雜之GaN、AlGaN、AlN、GaAs、AlGaAs、InP、InAlAs、或InGaAs，其P型摻雜濃度介於1e17/cm3至1e20/cm3之間。能帶調整層110厚度介於50nm至200nm之間。可使用分子束磊晶法(molecular-beam epitaxy，MBE)、有機金屬氣相沉積法(metalorganic chemical vapor deposition，MOCVD)、化學氣相沉積法(chemical vapor deposition，CVD)、氫化物氣相磊晶法(hydride vapor phase epitaxy，HVPE)，沉積P型摻雜三五族半導體，再將之圖案化形成能帶調整層110。在一些實施例中，能帶調整層110位於後續所形成的閘極電極之下方。
由於能帶調整層110為P型摻雜三五族半導體，P型摻雜造成能帶提高，使緩衝層104與臨界電壓調整層106之介面處的導帶高於費米能階(fermi level)，導致通道區108中無二維電子氣產生，因而無導通電流。
由於能帶調整層110拉高能帶，未外加閘極電壓時，高電子移動率電晶體100為截止狀態，因此高電子移動率電晶 體100為增強型(enhancement mode，E-mode)高電子移動率電晶體。
與空乏型(depletion mode，D-mode)高電子移動率電晶體相較之下，增強型(E-mode)高電子移動率電晶體較為安全，待機功耗(standby power dissipation)較低，由於不須供給負偏壓，亦可降低電路複雜性以及製作成本。在這個實施例中，由於不需要凹蝕閘極便可形成增強型(E-mode)高電子移動率電晶體，可避免因凹蝕閘極導致均勻度不佳的問題。搭配臨界電壓調整層106，可提升增強型(E-mode)高電子移動率電晶體的臨界電壓並同時維持優良的均勻度。在一些實施例中，高電子移動率電晶體的臨界電壓可大於2V。
接著，形成第一增強層(enhancement layer)112，在一些實施例中，第一增強層112包括III-V族半導體，例如AlxGa1-xN，其中0<x<1。在一些實施例中，第一增強層112厚度介於15nm至25nm之間，Al莫耳濃度介於0.05M至0.4M。在一些實施例中，可使用分子束磊晶法(molecular-beam epitaxy，MBE)、有機金屬氣相沉積法(metalorganic chemical vapor deposition，MOCVD)、化學氣相沉積法(chemical vapor deposition，CVD)、氫化物氣相磊晶法(hydride vapor phase epitaxy，HVPE)、其他適當之方法、或上述之組合順應性地覆蓋第一增強層112於臨界電壓調整層106與能帶調整層110之上。
壓電效應(Piezoelectricity)程度可藉由調整第一增強層112的厚度及其中的III-V族元素的莫耳濃度而改變。以AlGaN為例，當第一增強層112的厚度越厚及Al莫耳濃度越大 時，壓電效應越顯著，在通道區108中所產生的二維電子氣越多。藉由提高第一增強層112的厚度及Al莫耳濃度，可降低導通電阻。
在第1圖所示的實施例中，由於臨界電壓調整層106主要為提高臨界電壓，第一增強層112主要為降低導通電阻，因此，以AlGaN為例，臨界電壓調整層106的Al莫耳濃度小於第一增強層112的Al莫耳濃度，臨界電壓調整層106的厚度小於第一增強層112的厚度。
接著，在第一增強層112上形成閘極電極114，在一些實施例中，閘極電極114可包括金屬材料、多晶矽、金屬矽化物、其他適當之導電材料、或上述之組合。在一些實施例中，先以電鍍法、濺鍍法、電阻加熱蒸鍍法、電子束蒸鍍法、物理氣相沉積製程(physical vapor deposition，PVD)、化學氣相沉積法(chemical vapor deposition，CVD)、原子層沉積製程(atomic layer deposition，ALD)、其他適當之方法、或上述之組合於第一增強層112上形成電極材料，再以微影與蝕刻製程將之圖案化以形成閘極電極114。
接著，在閘極電極114之兩相對側分別形成源極/汲極電極116，其穿過臨界電壓調整層106及第一增強層112，設置於緩衝層108上。如此一來，可降低源極/汲極電極歐姆接觸(Ohmic contact)的阻值。在一些實施例中，源極/汲極電極116各自可包括Ti、Al、W、Au、Pd、其他適當之金屬材料、其合金或上述之組合。在一些實施例中，先以蝕刻製程凹蝕孔洞，並以電鍍法、濺鍍法、電阻加熱蒸鍍法、電子束蒸鍍法、物理 氣相沉積製程(physical vapor deposition，PVD)、化學氣相沉積法(chemical vapor deposition，CVD)、原子層沉積製程(atomic layer deposition，ALD)、其他適當之方法、或上述之組合於孔洞處形成電極材料，再以微影與蝕刻製程將之圖案化以形成源極/汲極電極116。
值得注意的是，在前述說明中，係先形成閘極電極114，再形成源極/汲極電極116，然而此實施例中形成順序並不限定，亦可先形成源極/汲極電極116，再形成閘極電極114。
如第1圖所示的實施例中，除了臨界電壓調整層106及第一增強層112外，同時在閘極電極114下方設置能帶調整層110，使其成為增強型(enhancement mode，E-mode)高電子移動率電晶體。搭配臨界電壓調整層106及第一增強層112調整整體壓電效應的強弱，精準控制並提高臨界電壓，同時維持良好均勻度，並在增強型(enhancement mode，E-mode)高電子移動率電晶體100導通時，增強二維電子氣，降低導通電阻。
如第1圖所示，在一些實施例中，以AlGaN為例，亦可藉由調整臨界電壓調整層106及第一增強層112各自的厚度及Al莫耳濃度，使高電子移動率電晶體100在未形成能帶調整層110時為空乏型(depletion mode，D-mode)高電子移動率電晶體，並在形成能帶調整層110時為增強型(enhancement mode，E-mode)高電子移動率電晶體。在一些實施例中，以AlGaN為例，臨界電壓調整層106厚度介於1nm至5nm，Al莫耳濃度介於0.05M至0.4M，第一增強層112之厚度介於15nm至25nm，Al莫耳濃度介於0.05M至0.4M。如此一來，可利用同樣的調整臨界 電壓調整層106及第一增強層112，形成空乏型與增強型高電子移動率電晶體同時存在的複合型高電子移動率電晶體，節省生產成本與時間。
第2圖繪示出本發明另一些實施例高電子移動率電晶體200之剖面圖。其中與前述實施例相同或相似的製程或元件將沿用相同的元件符號，其詳細內容將不再贅述。與前述實施例的差別在於，在形成第一增強層112之後，續於其上形成第二增強層212。在一些實施例中，第二增強層212包括III-V族半導體，例如AlxGa1-xN，其中0<x<1。在一些實施例中，第二增強層212厚度介於1nm至10nm之間，Al莫耳濃度介於0.05M至0.4M。在一些實施例中，可使用分子束磊晶法(molecular-beam epitaxy，MBE)、有機金屬氣相沉積法(metalorganic chemical vapor deposition，MOCVD)、化學氣相沉積法(chemical vapor deposition，CVD)、氫化物氣相磊晶法(hydride vapor phase epitaxy，HVPE)、其他適當之方法、或上述之組合順應性地覆蓋第二增強層212於第一增強層112之上。
值得注意的是，雖然第2圖僅繪示出第二增強層212，但本發明並不以此為限，視產品需求，可於第一增強層112上形成複數層增強層，其個別包括III-V族半導體，例如AlxGa1-xN，其中0<x<1。
如第2圖所示之實施例中，以AlGaN為例，複數層增強層中每一增強層可具有相同或不同的厚度及Al莫耳濃度。因此，複數層增強層可增加製程的自由度，藉由調配複數層增 強層之不同厚度及Al莫耳濃度的組合，改變整體壓電效應及能帶結構。更可有效提升並精準控制臨界電壓，並在增強型高電子移動率電晶體200導通時，增強二維電子氣，降低導通電阻。
第3圖繪示出本發明又一些實施例高電子移動率電晶體300之剖面圖。其中與前述實施例相同或相似的製程或元件將沿用相同的元件符號，其詳細內容將不再贅述。與前述實施例的差別在於，閘極電極114下方並未設置能帶調整層110，而是在臨界電壓調整層106及第一增強層112中設置摻雜層310。在一些實施例中，摻雜層310可藉由離子佈植步驟形成。例如，可在形成閘極電極114之前，使用圖案化罩幕(圖未示)於閘極電極114預定區下方之臨界電壓調整層106及第一增強層112中佈植F2、CF4、或其他氟基離子以形成摻雜層310，摻雜層310之摻雜濃度介於1e18/cm3至1e20/cm3之間。
如第3圖所示，在臨界電壓調整層106及第一增強層112中設置摻雜層310，可提高緩衝層104與臨界電壓調整層106的異質接面(heterojunction)之能帶結構，因而減少在通道區108的二維電子氣。在一些實施例中，未外加閘極電壓時，高電子移動率電晶體300為截止狀態，因此高電子移動率電晶體300為增強型(enhancement mode，E-mode)高電子移動率電晶體。
在第3圖所示的實施例中，由於臨界電壓調整層106主要為提高臨界電壓，第一增強層112主要為降低導通電阻，因此，以AlGaN為例，臨界電壓調整層106的Al莫耳濃度小於第一增強層112的Al莫耳濃度，臨界電壓調整層106的厚度小於 第一增強層112的厚度。在一些實施例中，臨界電壓調整層106厚度介於1nm至5nm，Al莫耳濃度介於0.05M至0.4M。在一些實施例中，第一增強層112之厚度介於15nm至25nm，Al莫耳濃度介於0.05M至0.4M。
如第3圖所示的實施例中，除了臨界電壓調整層106及第一增強層112外，同時在閘極電極114下方的臨界電壓調整層106及第一增強層112中設置摻雜層310，使其成為增強型(enhancement mode，E-mode)高電子移動率電晶體。搭配臨界電壓調整層106及第一增強層112調整壓電效應強弱，精準控制並提高臨界電壓，並在增強型(enhancement mode，E-mode)高電子移動率電晶體300導通時，增強二維電子氣，降低導通電阻。
綜上所述，本發明實施例提供一種高電子移動率電晶體(high electron mobility transistor，HEMT)結構，於緩衝層上方形成臨界電壓調整層及增強層，藉由調變其個別厚度及III-V族元素莫耳濃度，可調整壓電效應強弱，精準控制並提高高電子移動率電晶體的臨界電壓，同時維持良好均勻度，增強二維電子氣，並且降低導通電阻。
上述內容概述許多實施例的特徵，因此任何所屬技術領域中具有通常知識者，可更加理解本發明實施例之各面向。任何所屬技術領域中具有通常知識者，可能無困難地以本發明實施例為基礎，設計或修改其他製程及結構，以達到與本發明實施例相同的目的及/或得到相同的優點。任何所屬技術領域中具有通常知識者也應了解，在不脫離本發明實施例之精 神和範圍內做不同改變、代替及修改，如此等效的創造並沒有超出本發明實施例的精神及範圍。

Claims (17)

  1. 一種高電子移動率電晶體(high electron mobility transistor,HEMT)，包括：一緩衝層，位於一基板上；一臨界電壓調整層(threshold voltage adjustment layer)，位於該緩衝層上；一通道區，位於該緩衝層中，鄰近該緩衝層與該臨界電壓調整層之一介面；一能帶調整層(band adjustment layer)，位於該臨界電壓調整層上；一第一增強層(enhancement layer)，順應性地(conformally)覆蓋於該臨界電壓調整層及該能帶調整層上；一閘極電極，位於該第一增強層上；及一源極/汲極電極，分別位於該閘極電極之兩相對側，穿過該臨界電壓調整層及該第一增強層，設於該緩衝層上；其中該臨界電壓調整層與該第一增強層為三五族半導體，其中該臨界電壓調整層與該第一增強層各自包括AlxGa1-xN，其中0<x<1。
  2. 如申請專利範圍第1項所述之高電子移動率電晶體，其中該臨界電壓調整層之Al莫耳濃度小於該第一增強層之Al莫耳濃度。
  3. 如申請專利範圍第1項所述之高電子移動率電晶體，其中該臨界電壓調整層之Al莫耳濃度介於0.05M至0.4M，該第一增強層之Al莫耳濃度介於0.05M至0.4M。
  4. 如申請專利範圍第1項所述之高電子移動率電晶體，其中該臨界電壓調整層之厚度小於該第一增強層之厚度。
  5. 如申請專利範圍第1項所述之高電子移動率電晶體，其中該臨界電壓調整層之厚度介於1nm至5nm，該第一增強層之厚度介於15nm至25nm。
  6. 如申請專利範圍第1項所述之高電子移動率電晶體，更包括：一第二增強層(enhancement layer)，順應性地(conformally)覆蓋於該第一增強層上。
  7. 如申請專利範圍第6項所述之高電子移動率電晶體，其中該第二增強層為三五族半導體。
  8. 如申請專利範圍第1項所述之高電子移動率電晶體，其中該能帶調整層為P型摻雜三五族半導體。
  9. 如申請專利範圍第1項所述之高電子移動率電晶體，其中該能帶調整層包括P型摻雜之GaN、AlGaN、AlN、GaAs、AlGaAs、InP、InAlAs、或InGaAs。
  10. 如申請專利範圍第1項所述之高電子移動率電晶體，其中該能帶調整層之P型摻雜濃度介於1e17/cm3至1e20/cm3之間。
  11. 一種高電子移動率電晶體(high electron mobility transistor,HEMT)，包括：一緩衝層，位於一基板上；一臨界電壓調整層(threshold voltage adjustment layer)，位於該緩衝層上； 一通道區，位於該緩衝層中，鄰近該緩衝層與該臨界電壓調整層之一介面；一第一增強層(enhancement layer)，位於該臨界電壓調整層上；一閘極電極，位於該第一增強層上；一源極/汲極電極，分別位於該閘極電極之兩相對側，穿過該臨界電壓調整層及該第一增強層，設於該緩衝層上；及一摻雜區，位於該閘極電極下方之該臨界電壓調整層及該第一增強層中；其中該摻雜區包括氟(F)，且該臨界電壓調整層與該增強層為三五族半導體。
  12. 如申請專利範圍第11項所述之高電子移動率電晶體，其中該摻雜區之摻雜濃度介於1e18/cm3至1e20/cm3之間。
  13. 如申請專利範圍第11項所述之高電子移動率電晶體，其中該臨界電壓調整層與該第一增強層各自包括AlxGa1-xN，其中0<x<1。
  14. 如申請專利範圍第13項所述之高電子移動率電晶體，其中該臨界電壓調整層之Al莫耳濃度小於該第一增強層之Al莫耳濃度。
  15. 如申請專利範圍第13項所述之高電子移動率電晶體，其中該臨界電壓調整層之Al莫耳濃度介於0.05M至0.4M，該第一增強層之Al莫耳濃度介於0.05M至0.4M。
  16. 如申請專利範圍第11項所述之高電子移動率電晶體，其中該臨界電壓調整層之厚度小於該第一增強層之厚度。
  17. 如申請專利範圍第11項所述之高電子移動率電晶體，其中該臨界電壓調整層之厚度介於1nm至5nm，該第一增強層之厚度介於15nm至25nm。
TW107100044A 2018-01-02 2018-01-02 高電子移動率電晶體 TWI644427B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW107100044A TWI644427B (zh) 2018-01-02 2018-01-02 高電子移動率電晶體

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107100044A TWI644427B (zh) 2018-01-02 2018-01-02 高電子移動率電晶體

Publications (2)

Publication Number Publication Date
TWI644427B true TWI644427B (zh) 2018-12-11
TW201931597A TW201931597A (zh) 2019-08-01

Family

ID=65432088

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107100044A TWI644427B (zh) 2018-01-02 2018-01-02 高電子移動率電晶體

Country Status (1)

Country Link
TW (1) TWI644427B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080296618A1 (en) * 2007-06-01 2008-12-04 The Regents Of The University Of California P-GaN/AlGaN/AlN/GaN ENHANCEMENT-MODE FIELD EFFECT TRANSISTOR
US20090146185A1 (en) * 2007-12-10 2009-06-11 Transphorm Inc. Insulated gate e-mode transistors
US20100276732A1 (en) * 2007-12-26 2010-11-04 Yuji Ando Semiconductor device
US20110210377A1 (en) * 2010-02-26 2011-09-01 Infineon Technologies Austria Ag Nitride semiconductor device
US20130077352A1 (en) * 2010-04-22 2013-03-28 Fujitsu Limited Semiconductor device and method of manufacturing the same, and power supply apparatus

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080296618A1 (en) * 2007-06-01 2008-12-04 The Regents Of The University Of California P-GaN/AlGaN/AlN/GaN ENHANCEMENT-MODE FIELD EFFECT TRANSISTOR
US20090146185A1 (en) * 2007-12-10 2009-06-11 Transphorm Inc. Insulated gate e-mode transistors
US20100276732A1 (en) * 2007-12-26 2010-11-04 Yuji Ando Semiconductor device
US20110210377A1 (en) * 2010-02-26 2011-09-01 Infineon Technologies Austria Ag Nitride semiconductor device
US20130077352A1 (en) * 2010-04-22 2013-03-28 Fujitsu Limited Semiconductor device and method of manufacturing the same, and power supply apparatus

Also Published As

Publication number Publication date
TW201931597A (zh) 2019-08-01

Similar Documents

Publication Publication Date Title
US12034051B2 (en) Nitride-based semiconductor device and method of manufacturing the same
TWI512972B (zh) 化合物半導體裝置及其製造方法
JP5064824B2 (ja) 半導体素子
JP5367429B2 (ja) ＧａＮ系電界効果トランジスタ
US8426260B2 (en) Compound semiconductor device and method of manufacturing the same
TW201310638A (zh) 化合物半導體裝置及其製造方法
US10256332B1 (en) High hole mobility transistor
CN109524460B (zh) 高空穴移动率晶体管
JP2013089973A (ja) しきい電圧の変動を減らした高電子移動度トランジスタ及びその製造方法
US20220376074A1 (en) Nitride-based semiconductor device and method for manufacturing the same
JP5510325B2 (ja) 電界効果トランジスタ
JP2014096559A (ja) 電力半導体素子
US9786775B2 (en) Normally-off high electron mobility transistors and fabrication methods thereof
JP5504660B2 (ja) 化合物半導体装置及びその製造方法
JP4748501B2 (ja) 高電子移動度トランジスタ
KR101668445B1 (ko) 반도체 소자 및 그의 제조방법
JP7074282B2 (ja) 高電子移動度トランジスタ
CN110034171B (zh) 高电子移动率晶体管
JP2010165783A (ja) 電界効果型トランジスタおよびその製造方法
TWI644427B (zh) 高電子移動率電晶體
JP2015008244A (ja) ヘテロ接合電界効果型トランジスタおよびその製造方法
JP7069486B2 (ja) 高電子移動度トランジスタ
CN110875379B (zh) 一种半导体器件及其制造方法
CN110875381B (zh) 一种半导体器件及其制造方法
US10424659B1 (en) High electron mobility transistor