JP2007109830A - 電界効果トランジスタ - Google Patents
電界効果トランジスタ Download PDFInfo
- Publication number
- JP2007109830A JP2007109830A JP2005298241A JP2005298241A JP2007109830A JP 2007109830 A JP2007109830 A JP 2007109830A JP 2005298241 A JP2005298241 A JP 2005298241A JP 2005298241 A JP2005298241 A JP 2005298241A JP 2007109830 A JP2007109830 A JP 2007109830A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- effect transistor
- electric field
- field effect
- field generating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 76
- 230000005684 electric field Effects 0.000 claims abstract description 136
- 239000004065 semiconductor Substances 0.000 claims description 104
- 230000010287 polarization Effects 0.000 claims description 23
- 150000004767 nitrides Chemical class 0.000 claims description 18
- 239000000969 carrier Substances 0.000 claims description 10
- 125000005842 heteroatom Chemical group 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 296
- 230000004888 barrier function Effects 0.000 description 57
- 229910002704 AlGaN Inorganic materials 0.000 description 37
- 238000010586 diagram Methods 0.000 description 14
- 230000003071 parasitic effect Effects 0.000 description 13
- 239000000203 mixture Substances 0.000 description 10
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 230000002269 spontaneous effect Effects 0.000 description 7
- 239000013078 crystal Substances 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 229910021529 ammonia Inorganic materials 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 239000011777 magnesium Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000000927 vapour-phase epitaxy Methods 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 239000012159 carrier gas Substances 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 150000002902 organometallic compounds Chemical class 0.000 description 2
- 230000002040 relaxant effect Effects 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 229910013641 LiNbO 3 Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910008310 Si—Ge Inorganic materials 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005685 electric field effect Effects 0.000 description 1
- 229910021478 group 5 element Inorganic materials 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- QBJCZLXULXFYCK-UHFFFAOYSA-N magnesium;cyclopenta-1,3-diene Chemical compound [Mg+2].C1C=CC=[C-]1.C1C=CC=[C-]1 QBJCZLXULXFYCK-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- LJCNRYVRMXRIQR-OLXYHTOASA-L potassium sodium L-tartrate Chemical compound [Na+].[K+].[O-]C(=O)[C@H](O)[C@@H](O)C([O-])=O LJCNRYVRMXRIQR-OLXYHTOASA-L 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 235000011006 sodium potassium tartrate Nutrition 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 1
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 1
- IBEFSUTVZWZJEL-UHFFFAOYSA-N trimethylindium Chemical compound C[In](C)C IBEFSUTVZWZJEL-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/432—Heterojunction gate for field effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1066—Gate region of field-effect devices with PN junction gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
【課題】電界効果トランジスタのしきい値電圧の制御とチャネル抵抗の低減
【解決手段】ゲート電極、アンドープＩｎ０．２Ｇａ０．８Ｎ／アンドープＡｌ０．２Ｇａ０．８Ｎ／アンドープＧａＮのヘテロ接合から成る電界効果トランジスタである。Ｉｎ０．２Ｇａ０．８Ｎは、ピエゾ電界効果が大きいので、ヘテロ成長したこの層には、大きな応力歪みがかかり大きなピエゾ電界を発生する。これにより、Ａｌ０．２Ｇａ０．８ＮとＧａＮの伝導帯を上昇させ、チャネルのレベルを上昇させることができる。これにより、ノーマリオフ型とでき、ゲート電極の下にのみ電界発生層を形成することで、チャネルの抵抗を大きく低減できる。
【選択図】図１
【解決手段】ゲート電極、アンドープＩｎ０．２Ｇａ０．８Ｎ／アンドープＡｌ０．２Ｇａ０．８Ｎ／アンドープＧａＮのヘテロ接合から成る電界効果トランジスタである。Ｉｎ０．２Ｇａ０．８Ｎは、ピエゾ電界効果が大きいので、ヘテロ成長したこの層には、大きな応力歪みがかかり大きなピエゾ電界を発生する。これにより、Ａｌ０．２Ｇａ０．８ＮとＧａＮの伝導帯を上昇させ、チャネルのレベルを上昇させることができる。これにより、ノーマリオフ型とでき、ゲート電極の下にのみ電界発生層を形成することで、チャネルの抵抗を大きく低減できる。
【選択図】図１
Description
本発明は、ゲートしきい値電圧の制御が可能で、チャネルの寄生抵抗を低減させた電界効果トランジスタに関する。特に、ノーマリオフ型の電界効果トランジスタを効果的に実現できる構造に関する。
近年、III族窒化物半導体を用いた電界効果トランジスタは、バンドギャップが広いことから、高耐圧、高温動作、高周波動作、高出力、高電圧信号入力などが可能であることから、盛んに、研究されている。
III族窒化物半導体を用いた電界効果トランジスタの一つとして、例えば、アンドープのＧａＮ層をチャネル層とし、ＡｌＧａＮを障壁層とし、その障壁層の上にゲート電極、ソース電極、ドレイン電極を形成した高移動度トランジスタが知られている。III族窒化物半導体を用いたこのヘテロ接合電界効果トランジスタにおいては、自発分極とヘテロ接合による歪みによりピエゾ電気分極を発生させてヘテロ界面において、高い二次元電子濃度を実現するものである。
このため、ゲート電極に電圧を印加していない状態で、チャネルに電子が高濃度で存在するために、このトランジスタは、ノーマリオン型のトランジスタとして動作することが多い。
しかしながら、ノーマリオン型のトランジスタは、動作に負電源を必要とすること、停電時などの異常時には、回路を遮断できないこと、などから、ノーマリオフ型のトランジスタの開発が期待されている。
しかしながら、ノーマリオン型のトランジスタは、動作に負電源を必要とすること、停電時などの異常時には、回路を遮断できないこと、などから、ノーマリオフ型のトランジスタの開発が期待されている。
ＧａＡｓ半導体系のＨＥＭＴでは、ゲート電極直下の障壁層の厚さを薄くし、逆に、ソース電極、ドレイン電極の下の障壁層の厚さは厚く形成した、ゲートリセス構造により、ノーマリオフ型のトランジスタが構成されている。
しかしながら、このIII族窒化物半導体は、化学的に極めて安定しているので、半導体層にダメッジを与えることなくエッチングすることは容易ではない。このため、下記特許文献１では、障壁層の厚さをゲート電極の仕事関数に応じて設定することで、チャネルが導通するしきい値電圧を調整するようにしている。
しかしながら、このIII族窒化物半導体は、化学的に極めて安定しているので、半導体層にダメッジを与えることなくエッチングすることは容易ではない。このため、下記特許文献１では、障壁層の厚さをゲート電極の仕事関数に応じて設定することで、チャネルが導通するしきい値電圧を調整するようにしている。
また、下記特許文献２においては、ゲート電極、アンドープＡｌＧａＮから成る障壁層、アンドープＩｎＧａＮから成る電子走行層、ｐ型ＧａＮ層とで構成したＨＥＭＴが開示されている。このＨＥＭＴでは、ｐ型ＧａＮ層により、アンドープＩｎＧａＮから成る電子走行層の伝導帯を上昇させることで、ゲート電圧を印加しない状態において、電子走行層の電子濃度を大きく低減させて、ノーマリオフ型が実現されている。
しかしながら、特許文献１のＨＥＭＴでは、ノーマリオフ型を実現しようとすると、ソース電極、ドレイン電極の下の障壁層の厚さが薄くなり、チャネルの寄生抵抗が増大し、オン抵抗が増大するという問題がある。このため、電力効率が悪いという問題がある。
また、特許文献２のＨＥＭＴでは、チャネルとなるアンドープＩｎＧａＮに接合した下層にはアクセプタがドープされている。このため、アクセプタがＩｎＧａＮへ拡散する、不純物ドープ層の上にアンドープＩｎＧａＮを成長させているのでその層の結晶性が低下する、チャネルが不純物ドープ層に接合している、ことなどにより、高移動度を実現できないという問題がある。
本発明は、上記の課題を解決するために成されたものであり、その目的は、チャネルの寄生抵抗を小さくすることである。
また、発明の他の目的は、ゲートしきい値電圧を制御可能とすることである。
また、発明の他の目的は、製造容易な高性能なノーマリオフ型の電界効果トランジスタを実現することである。
また、発明の他の目的は、相互コンダクタンスの大きな電界効果トランジスタを実現することである。
さらに、発明の他の目的は、最大ゲート電圧を向上させることである。
ただし、いずれかの発明が、上記の１又は複数の目的を達成すれば十分であって、本件の個々の発明が、全ての目的を達成するものと、解釈されるべきではない。
また、発明の他の目的は、ゲートしきい値電圧を制御可能とすることである。
また、発明の他の目的は、製造容易な高性能なノーマリオフ型の電界効果トランジスタを実現することである。
また、発明の他の目的は、相互コンダクタンスの大きな電界効果トランジスタを実現することである。
さらに、発明の他の目的は、最大ゲート電圧を向上させることである。
ただし、いずれかの発明が、上記の１又は複数の目的を達成すれば十分であって、本件の個々の発明が、全ての目的を達成するものと、解釈されるべきではない。
上記の課題を解決するためには、以下の手段が有効である。
即ち、第１の発明は、ゲート電極と、ソース電極と、ドレイン電極と、チャネルの形成される第１の半導体層とを有する電界効果トランジスタにおいて、
ゲート電極と、第１の半導体層との間に、チャネルのキャリアの最低エネルギーを上昇させる電界発生層を設けたことを特徴とする電界効果トランジスタである。
即ち、第１の発明は、ゲート電極と、ソース電極と、ドレイン電極と、チャネルの形成される第１の半導体層とを有する電界効果トランジスタにおいて、
ゲート電極と、第１の半導体層との間に、チャネルのキャリアの最低エネルギーを上昇させる電界発生層を設けたことを特徴とする電界効果トランジスタである。
ここで、電界効果トランジスタは、ゲート電極に印加する電圧により、ソース電極、ドレイン電極間のチャネルの抵抗を制御する素子として、最も広い意味に解釈されるものである。例えば、高移動度トランジスタ（ＨＥＭＴ）、ショットキーゲート電界効果トランジスタ（ＭＥＳＦＥＴ）、絶縁ゲート電界効果トランジスタ（ＭＩＳＦＥＴ、ＭＯＳＦＥＴ）、ヘテロ接合電界効果トランジスタ（ＨＦＥＴ）などをあげることができるが、電界によりチャネルを制御するという電界効果トランジスタの原理を用いたトランジスタであれば、その他の変形された電界効果トランジスタでも、本発明は適用可能である。
チャネルは、ｎチャネルでもｐチャネルでも良い。すなわち、チャネルのキャリアは電子でも正孔でも良い。ｎチャネルの方がキャリアの移動度が高いのでデバイスとしては有利である。ただし、ｐチャネルのときは電界発生層は、キャリア（正孔）のエネルギーを上げ、かつ障壁層としては電子親和力の大きいものを用いる必要がある。また、III族窒化物半導体を用いた場合には、結晶面としてはＮ面を使うことが望ましい。
第１の半導体層は、キャリアの移動度を高くするためには、不純物がノンドープであることが望ましい。しかし、例えば、チャネルのキャリアのエネルギーの調整、歪み量の調整、その他各種の目的のために、全部、又は、一部の領域に不純物がドープされていても良い。電界発生層の配置位置は、ゲート電極と第１の半導体層との間であれば、その間に他の層が介在していても良いし、電界発生層と第１の半導体層とが直接接合していても良い。また、第１の半導体層は、単一の層、複数の層で形成されていても良い。
第１の半導体層は、キャリアの移動度を高くするためには、不純物がノンドープであることが望ましい。しかし、例えば、チャネルのキャリアのエネルギーの調整、歪み量の調整、その他各種の目的のために、全部、又は、一部の領域に不純物がドープされていても良い。電界発生層の配置位置は、ゲート電極と第１の半導体層との間であれば、その間に他の層が介在していても良いし、電界発生層と第１の半導体層とが直接接合していても良い。また、第１の半導体層は、単一の層、複数の層で形成されていても良い。
本発明の最も大きな特徴は、電界発生層を電界効果トランジスタに設けたことである。この電界発生層は、例えば、ヘテロ成長により結晶に印加される応力歪みに応じてピエゾ電界を発生するピエゾ電界効果を有する材料、大きな自発分極を有する材料を用いることができる。この電界発生層は、当該層より下層の第１の半導体層を含む半導体層のエピタキシャル成長装置と同一の装置を用いて成長させる場合には、半導体のエピタキシャル成長により形成するのが望ましい。
後述するように、電界発生層は、下層の半導体層をIII族窒化物半導体とした場合には、大きなピエゾ電界効果を有する、Ｉｎを必須元素として含むIII族窒化物半導体を用いるのが望ましい。一般的には、ショットキーゲート型トランジスタであれば、電界発生層の上には、ゲート電極が形成され、絶縁ゲート型トランジスタであれば、酸化膜、窒化膜などの絶縁膜が形成される。したがって、エピタキシャル成長が終了した後に、反応室から取り出して、スパッタなどの方法により、誘電体を半導体層の上に成膜することができる。大きな自発分極を有するか、大きなピエゾ電界効果を有する強誘電体としては、ＢａＴｉＯ3などのペロブスカイト型強誘電体、ＫＨ２ＰＯ４、（ＮＨ４）２ＳＯ４、ロシェル塩、Ｃｄ２Ｎｂ２Ｏ７、ＰｂＮｂ２Ｏ６、ＬｉＮｂＯ３、ＫＴａＮｂＯ３、ＬｉＴａＮｂ、ＬｉＴａＯ３などを用いることができる。
また、これらの誘電体を電界発生層として用いる場合には、電界効果トランジスタの絶縁膜として用いることも可能である。
また、絶縁膜と電界発生層とを用いた場合には、絶縁膜から電界発生層に歪みを印加するようにしても良い。
要するに、電界発生層は、電界発生層に接合する半導体層におけるキャリアの伝導可能な最低エネルギーを向上させることができ、その結果として第１の半導体層のチャネルのキャリアの最低エネルギーを上昇させることができる層であれば良い。
また、絶縁膜と電界発生層とを用いた場合には、絶縁膜から電界発生層に歪みを印加するようにしても良い。
要するに、電界発生層は、電界発生層に接合する半導体層におけるキャリアの伝導可能な最低エネルギーを向上させることができ、その結果として第１の半導体層のチャネルのキャリアの最低エネルギーを上昇させることができる層であれば良い。
第２の発明は、電界発生層と第１の半導体層との間に介在された、第１の半導体層にヘテロ接合した第２の半導体層を有することを特徴とする請求項１に記載の電界効果トランジスタである。
本発明は、チャネルが第１の半導体層の第２の半導体層に対する界面に形成されることが特徴である。
本発明は、チャネルが第１の半導体層の第２の半導体層に対する界面に形成されることが特徴である。
第３の発明は、電界発生層は、第２の半導体層の伝導帯の最低エネルギーレベルを上昇させることにより、第２の半導体層にヘテロ接合した第１の半導体層の伝導帯を上昇させて、チャネルの最低エネルギーレベルを上昇させる層であることを特徴とする請求項２に記載の電界効果トランジスタである。
本発明は、第２の半導体層の上に電界発生層を形成したことが特徴である。第１の半導体層の伝導帯は、第２の半導体の伝導帯の上昇に伴って、上昇される。また、この場合には、電界発生層には第２の半導体層から歪みを受けて、ピエゾ電界効果により電界を発生させるものが使用できるが、自発分極により電界を発生する層を用いても良い。
本発明は、第２の半導体層の上に電界発生層を形成したことが特徴である。第１の半導体層の伝導帯は、第２の半導体の伝導帯の上昇に伴って、上昇される。また、この場合には、電界発生層には第２の半導体層から歪みを受けて、ピエゾ電界効果により電界を発生させるものが使用できるが、自発分極により電界を発生する層を用いても良い。
第４の発明は、電界発生層は、ピエゾ電気分極により電界を発生させる層であることを特徴とする請求項１乃至請求項３の何れか１項に記載の電界効果トランジスタである。
電界発生層を第２の半導体層の上にヘテロ成長により形成した場合には、第２の半導体層から受ける応力歪みによるピエゾ電気分極により、電界発生層は電界を発生させることができる。
電界発生層を第２の半導体層の上にヘテロ成長により形成した場合には、第２の半導体層から受ける応力歪みによるピエゾ電気分極により、電界発生層は電界を発生させることができる。
第５の発明は、電界発生層は下層とヘテロ接合し、電界発生層の厚さは歪みが緩和されない臨界膜厚よりも小さい値に設定されていることを特徴とする請求項１乃至請求項４の何れか１項に記載の電界効果トランジスタである。
下層に格子整合しないでヘテロ成長させた層は、その厚さが厚くなると、転位などが発生して歪みが緩和する。このため、電界発生層の厚さは、歪みが緩和しない厚さよりも薄いことが必要である。
下層に格子整合しないでヘテロ成長させた層は、その厚さが厚くなると、転位などが発生して歪みが緩和する。このため、電界発生層の厚さは、歪みが緩和しない厚さよりも薄いことが必要である。
第６の発明は、ゲート電極と電界発生層との間に形成された絶縁膜を有することを特徴とする請求項１乃至請求項５の何れか１項に記載の電界効果トランジスタである。
ＭＩＳＦＥＴ、ＭＯＳＦＥＴにも、本件発明は適用することができる。絶縁膜は、酸化珪素などの酸化膜、窒化珪素などの窒化膜などを用いることができる。
ＭＩＳＦＥＴ、ＭＯＳＦＥＴにも、本件発明は適用することができる。絶縁膜は、酸化珪素などの酸化膜、窒化珪素などの窒化膜などを用いることができる。
第７の発明は、第１の半導体層はIII族窒化物半導体から成ることを特徴とする請求項１乃至請求項６の何れか１項に記載の電界効果トランジスタである。
また、第８の発明は、第２の半導体層は、第１の半導体にヘテロ接合するIII族窒化物半導体から成ることを特徴とする請求項７に記載の電界効果トランジスタである。
ここで、III族窒化物半導体は、III族元素と窒素との化合物半導体であり、窒素の他、Ａｓ、Ｐ、ＳｂなどのＶ族元素を含む化合物であってもよい。また、II族元素、VI族元素などが化合物として又は不純物として含まれていてもよい。以下において、III族窒化物半導体は、このような広い意味で使用されている。
また、第８の発明は、第２の半導体層は、第１の半導体にヘテロ接合するIII族窒化物半導体から成ることを特徴とする請求項７に記載の電界効果トランジスタである。
ここで、III族窒化物半導体は、III族元素と窒素との化合物半導体であり、窒素の他、Ａｓ、Ｐ、ＳｂなどのＶ族元素を含む化合物であってもよい。また、II族元素、VI族元素などが化合物として又は不純物として含まれていてもよい。以下において、III族窒化物半導体は、このような広い意味で使用されている。
第９の発明は、第１の半導体層はＧａＮから成り、第２の半導体層は、Ｇａｘ１Ａｌ１−ｘ１Ｎ（０≦ｘ１＜１）から成ることを特徴とする請求項８に記載の電界効果トランジスタである。
第１の半導体層は、チャネル抵抗の低減や動作速度の向上の目的から言えば、不純物がアンドープであることが望ましい。また、第２の半導体層は、アンドープでも、チャネルがｎ型であれば、ｎ型にドープしても良い。チャネルがｐ型であれば、ｐ型にドープしても良い。ＧａＮとＧａｘ１Ａｌ１−ｘ１Ｎとの界面に、チャネルを形成することができる。ただしｐチャネルのときは電界発生層はキャリア(正孔)のエネルギーを上げかつ電子親和力の大きいものを用いる必要がある。また結晶面としてはＮ面を使うことが望ましい。
第１０の発明は、電界発生層はＩｎｘ２Ｇａｙ２Ａｌ１−ｘ２−ｙ２Ｎ（０＜ｘ２≦１，０≦ｙ２＜１）から成ることを特徴とする請求項１乃至請求項９の何れか１項に記載の電界効果トランジスタである。
電界発生層をＩｎを含むIII族窒化物半導体とすることで、大きな電界を発生することができる。電界発生層の下層の格子定数を電界発生層の格子定数よりも小さくすることで、この電界発生層には、膜厚の方向に引っ張り歪み（面方向には圧縮歪み）を与えることができる。また、電界発生層の主面をＧａ面とする。これらの条件は、下層にＧａｘ１Ａｌ１−ｘ１Ｎを用いることで、その条件は容易に実現される。この時、電界発生層の分極の向きは、ＡｌＧａＮからゲート電極に向かう方向となる。これにより、ＩｎＧａＮ/ＡｌＧａＮ界面には負電荷が誘起され、その結果、電界発生層により発生される電界の向きを、ゲート電極から第１の半導体層に向かう向き、すなわち、ゲート電極を第１の半導体層に対して正電位とすることができる。これにより、電界発生層が接合する下層の半導体層の伝導帯のエネルギーレベルを上昇させることができ、第１の半導体層のチャネルのエネルギーレベルを上昇させることができる。また、チャネルをpチャネルとする場合には、チャネルの正孔のエネルギーを上昇(価電子帯のエネルギーレベルを下げる)させることができる。
電界発生層のＩｎの組成比は、０．０１〜０．３が望ましい。特に、望ましくは、０．１〜０．２である。Ａｌの組成比は、０〜０．３が望ましい。特に、望ましくは、０〜０．２である。
電界発生層をＩｎを含むIII族窒化物半導体とすることで、大きな電界を発生することができる。電界発生層の下層の格子定数を電界発生層の格子定数よりも小さくすることで、この電界発生層には、膜厚の方向に引っ張り歪み（面方向には圧縮歪み）を与えることができる。また、電界発生層の主面をＧａ面とする。これらの条件は、下層にＧａｘ１Ａｌ１−ｘ１Ｎを用いることで、その条件は容易に実現される。この時、電界発生層の分極の向きは、ＡｌＧａＮからゲート電極に向かう方向となる。これにより、ＩｎＧａＮ/ＡｌＧａＮ界面には負電荷が誘起され、その結果、電界発生層により発生される電界の向きを、ゲート電極から第１の半導体層に向かう向き、すなわち、ゲート電極を第１の半導体層に対して正電位とすることができる。これにより、電界発生層が接合する下層の半導体層の伝導帯のエネルギーレベルを上昇させることができ、第１の半導体層のチャネルのエネルギーレベルを上昇させることができる。また、チャネルをpチャネルとする場合には、チャネルの正孔のエネルギーを上昇(価電子帯のエネルギーレベルを下げる)させることができる。
電界発生層のＩｎの組成比は、０．０１〜０．３が望ましい。特に、望ましくは、０．１〜０．２である。Ａｌの組成比は、０〜０．３が望ましい。特に、望ましくは、０〜０．２である。
第１１の発明は、電界発生層はＩｎｘ３Ｇａ１−ｘ３Ｎ（０＜ｘ３≦１）から成ることを特徴とする請求項１乃至請求項９の何れか１項に記載の電界効果トランジスタである。
Ｉｎの組成比は、０．０１〜０．３が望ましい。特に、望ましくは、０．１〜０．２である。
特に、電界発生層をこの材料とすることで、例えば、応用物理学会誌、Ｖｏｌ．７０，Ｎｏ．０５，２００１ ｐｐ５１３−５２２によれば、Ｉｎの組成比が０．３、０．１の時に、それぞれ、５ＭＶ／ｃｍ、１．５ＭＶ／ｃｍのピエゾ分極電界を発生させることができる。これは、電界発生層の厚さが１０ｎｍの時には、それぞれ、５Ｖ、１．５Ｖの電圧を意味し、下層の半導体の伝導帯を、それぞれ、５ｅＶ、１．５ｅＶだけ上昇できることを意味する。すなわち、電界発生層の膜厚１ｎｍ当たり、伝導帯を、それぞれ、０．５ｅＶ、０．１５ｅＶだけ上昇させることができる。
下層の半導体層の伝導帯を所望の値だけ上昇させるには、Ｉｎの組成比と電界発生層の厚さとを適性に設計すれば良い。電界発生層にＡｌが含まれると、分極の向きが反対であるので、ピエゾ分極電界は減少する。しかし、Ｉｎ０．３Ｇａ０．７Ｎが、１０ｎｍの厚さで、５Ｖのピエゾ電圧を発生するので、Ａｌの組成比により、この電圧を減少方向に調整することも可能となる。
Ｉｎの組成比は、０．０１〜０．３が望ましい。特に、望ましくは、０．１〜０．２である。
特に、電界発生層をこの材料とすることで、例えば、応用物理学会誌、Ｖｏｌ．７０，Ｎｏ．０５，２００１ ｐｐ５１３−５２２によれば、Ｉｎの組成比が０．３、０．１の時に、それぞれ、５ＭＶ／ｃｍ、１．５ＭＶ／ｃｍのピエゾ分極電界を発生させることができる。これは、電界発生層の厚さが１０ｎｍの時には、それぞれ、５Ｖ、１．５Ｖの電圧を意味し、下層の半導体の伝導帯を、それぞれ、５ｅＶ、１．５ｅＶだけ上昇できることを意味する。すなわち、電界発生層の膜厚１ｎｍ当たり、伝導帯を、それぞれ、０．５ｅＶ、０．１５ｅＶだけ上昇させることができる。
下層の半導体層の伝導帯を所望の値だけ上昇させるには、Ｉｎの組成比と電界発生層の厚さとを適性に設計すれば良い。電界発生層にＡｌが含まれると、分極の向きが反対であるので、ピエゾ分極電界は減少する。しかし、Ｉｎ０．３Ｇａ０．７Ｎが、１０ｎｍの厚さで、５Ｖのピエゾ電圧を発生するので、Ａｌの組成比により、この電圧を減少方向に調整することも可能となる。
第１２の発明は、電界発生層の厚さは、０．２５〜１００ｎｍであることを特徴とする請求項１０又は請求項１１に記載の電界効果トランジスタである。
Ｉｎｘ２Ｇａｙ２Ａｌ１−ｘ２−ｙ２Ｎ（０＜ｘ２≦１，０≦ｙ２＜１）または、Ｉｎｘ３Ｇａ１−ｘ３Ｎ（０＜ｘ３≦１）の場合に、歪みが緩和される臨界膜厚はｘ２，ｙ２に依存するが０．２５〜１００ｎｍである。よって、電界発生層の厚さは、１００ｎｍ以下が望ましい。膜厚の下限値は、所望の値のピエゾ電圧を発生する厚さであれば良く、１原子層からでも可能である。ゲート電極の下にのみ電界発生層を形成する場合には、加工の観点から、薄い程、望ましい。下層に、ＡｌＧａＮ半導体を用いた場合には、この層は、電界発生層のエッチングストッパとして機能するので、その点においても、下層はＡｌＧａＮが望ましい。本件発明は、極めて薄い電界発生層により、チャネルの伝導を制御できることも、大きな特徴である。電界発生層のより望ましい範囲は、０．２５〜５０ｎｍ、さらに望ましくは、０．２５〜１０ｎｍである。
Ｉｎｘ２Ｇａｙ２Ａｌ１−ｘ２−ｙ２Ｎ（０＜ｘ２≦１，０≦ｙ２＜１）または、Ｉｎｘ３Ｇａ１−ｘ３Ｎ（０＜ｘ３≦１）の場合に、歪みが緩和される臨界膜厚はｘ２，ｙ２に依存するが０．２５〜１００ｎｍである。よって、電界発生層の厚さは、１００ｎｍ以下が望ましい。膜厚の下限値は、所望の値のピエゾ電圧を発生する厚さであれば良く、１原子層からでも可能である。ゲート電極の下にのみ電界発生層を形成する場合には、加工の観点から、薄い程、望ましい。下層に、ＡｌＧａＮ半導体を用いた場合には、この層は、電界発生層のエッチングストッパとして機能するので、その点においても、下層はＡｌＧａＮが望ましい。本件発明は、極めて薄い電界発生層により、チャネルの伝導を制御できることも、大きな特徴である。電界発生層のより望ましい範囲は、０．２５〜５０ｎｍ、さらに望ましくは、０．２５〜１０ｎｍである。
第１３の発明は、電界発生層は、ゲート電極の下にのみ形成されていることを特徴とする請求項１乃至請求項１２の何れか１項に記載の電界効果トランジスタである。
電界発生層をＩｎｘ２Ｇａｙ２Ａｌ１−ｘ２−ｙ２Ｎ（０＜ｘ２≦１，０≦ｙ２＜１）または、Ｉｎｘ３Ｇａ１−ｘ３Ｎ（０＜ｘ３≦１）の場合、とりわけ、後者の場合には、極めて薄い層でチャネルのキャリアのエネルギーを制御できる。したがって、エッチングにより、電界発生層のゲート電極の下にのみ形成することが極めて容易となる。また、電界発生層に強誘電体を用いた場合は、エッチング、リフトオフ法により、容易にゲート電極下にのみ、電界発生層を生成することかできる。ゲート電極の下にのみ電界発生層を形成するのは、ノーマリオフ型、ノーマリオン型の両方のトランジスタに適用可能である。
電界発生層をＩｎｘ２Ｇａｙ２Ａｌ１−ｘ２−ｙ２Ｎ（０＜ｘ２≦１，０≦ｙ２＜１）または、Ｉｎｘ３Ｇａ１−ｘ３Ｎ（０＜ｘ３≦１）の場合、とりわけ、後者の場合には、極めて薄い層でチャネルのキャリアのエネルギーを制御できる。したがって、エッチングにより、電界発生層のゲート電極の下にのみ形成することが極めて容易となる。また、電界発生層に強誘電体を用いた場合は、エッチング、リフトオフ法により、容易にゲート電極下にのみ、電界発生層を生成することかできる。ゲート電極の下にのみ電界発生層を形成するのは、ノーマリオフ型、ノーマリオン型の両方のトランジスタに適用可能である。
第１４の発明は、電界発生層は、ソース電極、ドレイン電極、ゲート電極の下に一様に形成されていることを特徴とする請求項１乃至請求項１２の何れか１項に記載の電界効果トランジスタである。
この場合も、ノーマリオフ型、ノーマリオン型の両方のトランジスタに適用可能である。
この場合も、ノーマリオフ型、ノーマリオン型の両方のトランジスタに適用可能である。
第１５の発明は、電界発生層はｐ伝導型であり、第２の半導体層はｎ伝導型であることを特徴とする請求項２乃至請求項１４の何れか１項に記載の電界効果トランジスタである。
第１６の発明は、電界発生層はｐ伝導型であり、第２の半導体層はアンドープであることを特徴とする請求項２乃至請求項１４の何れか１項に記載の電界効果トランジスタである。
第１７の発明は、電界効果トランジスタはノーマリオフ型のトランジスタであることを特徴とする請求項１乃至請求項１６の何れか１項に記載の電界効果トランジスタである。
本発明は、ノーマリオフ型の電界効果トランジスタとすることで、特に、大きな利点が得られる。
本発明は、ノーマリオフ型の電界効果トランジスタとすることで、特に、大きな利点が得られる。
以上の本発明の手段によって得られる効果は以下の通りである。
本発明は、電界発生層により、チャネルの形成される第１の半導体層のキャリアの伝導可能な最低エネルギーを上昇させることができる。すなわち、ゲート電極に電圧を印加していない状態におけるチャネルのキャリア濃度を制御することが可能となる。換言すれば、オン時、または、オフ時のゲートしきい値電圧ＶＧｔｈを制御することが可能となる。これにより、しきい値電圧ＶＧｔｈを所望の値に設定したノーマリオフ型の電界効果トランジスタを実現することが可能となる。逆に、ノーマリオン型の電界効果トランジスタにおいても、ゲートオフしきい値電圧ＶＧｔｈを所望の値に設定することが可能となる。
本発明は、電界発生層により、チャネルの形成される第１の半導体層のキャリアの伝導可能な最低エネルギーを上昇させることができる。すなわち、ゲート電極に電圧を印加していない状態におけるチャネルのキャリア濃度を制御することが可能となる。換言すれば、オン時、または、オフ時のゲートしきい値電圧ＶＧｔｈを制御することが可能となる。これにより、しきい値電圧ＶＧｔｈを所望の値に設定したノーマリオフ型の電界効果トランジスタを実現することが可能となる。逆に、ノーマリオン型の電界効果トランジスタにおいても、ゲートオフしきい値電圧ＶＧｔｈを所望の値に設定することが可能となる。
第４の発明では、電界発生層をピエゾ電気分極により電界を発生する層としているので、ヘテロ成長により応力歪みを内在させることができ、容易のその層の形成が容易である。
第５の発明では、電界発生層をヘテロ成長により内包する歪みが緩和されない厚さより薄く形成することで、チャネルのキャリアのエネルギーを容易に制御することができる。
第１０、１１、１２の発明では、電界発生層をＩｎを必須とするIII族窒化物半導体としているので、大きな電界を発生させることができる。したがって、電界発生層の厚さにより、ゲートしきい値電圧ＶＧｔｈを制御することかが可能となる。また、電界発生層の厚さは極めて薄くて良いので、相互コンダクタンスを大きくできると共に、エッチングなどの加工が容易となる。特に、III族窒化物半導体の場合には、エッチングの困難性により、ゲートリセス構造を作成することが困難であるが、本発明により、電界発生層をゲート電極の下にのみ形成することが容易となる。
第１３の発明では、電界発生層がゲート電極の下にのみ形成することで、チャネルの寄生抵抗の小さな、したがって、オン抵抗の小さなノーマリオフ型の電界効果トランジスタを得ることができる。また、ノーマリオン型のトランジスタに適用した場合には、チャネルの寄生抵抗をより低減させたトランジスタを構成することができる。すなわち、電力効率の高いトランジスタを構成することができる。
第１４の発明では、電界発生層をソース電極、ゲート電極、ドレイン電極の下に一様に形成しているので、電界効果トランジスタにおいて、電界発生層の組成比や厚さの制御によりゲートしきい値電圧ＶＧｔｈを容易に制御することができる。
チャネルの寄生抵抗が大きくなるが、ゲートしきい値電圧ＶＧｔｈを容易に制御できるので、ノーマリオフ型のトランジスタを構成することもできる。ノーマリオン型のトランジスタでは、ゲートしきい値電圧ＶＧｔｈを大きくして、チャネルのキャリアのエネルギーを上昇させた状態で、nチャネルでは、電子濃度が、pチャネルでは正孔濃度が高くなるように各層の厚さを設計すれば良い。これにより、チャネルの寄生抵抗の小さなノーマリオン型のトランジスタを構成することができる。
チャネルの寄生抵抗が大きくなるが、ゲートしきい値電圧ＶＧｔｈを容易に制御できるので、ノーマリオフ型のトランジスタを構成することもできる。ノーマリオン型のトランジスタでは、ゲートしきい値電圧ＶＧｔｈを大きくして、チャネルのキャリアのエネルギーを上昇させた状態で、nチャネルでは、電子濃度が、pチャネルでは正孔濃度が高くなるように各層の厚さを設計すれば良い。これにより、チャネルの寄生抵抗の小さなノーマリオン型のトランジスタを構成することができる。
第１５の発明では、電界発生層をｐ伝導型とし、第２の半導体層をｎ伝導型として、ゲート電極の下にｐｎ接合を形成することで、ゲート電圧によりゲート電流が流れだす時のゲート電圧である最大ゲート電圧ＶＧｍａｘを大きくすることができる。通常、ショットキー障壁は、１ｅＶ程度であるが、この構成により、最大ゲート電圧ＶＧｍａｘを、ショットキー障壁電位差にｐｎ接合の障壁電位差及び電界発生層の電位差を加算した値とすることができる。電界発生層にｐ−Ｉｎｘ３Ｇａ１−ｘ３Ｎ（０＜ｘ３≦１）を用いた場合には、ｐｎ接合の障壁電位を２〜３ｅＶとすることができるので、最大ゲート電圧ＶＧｍａｘをｐｎ接合にしない場合に比べてさらに２〜３Ｖ上昇させることができ、高入力レベル、広ダイナミックレンジを実現することができる。
請求項１６の発明では、電界発生層はｐ伝導型であり、第２の半導体層はアンドープとしている。請求項１５と同様に、電界発生層と第２の半導体層との間の障壁電位の分だけ、電界発生層がアンドープの場合に比べて、最大ゲート電圧ＶＧｍａｘを上昇させることができる。
第１７の発明の場合において、III族窒化物半導体を用いても、ノーマリオフ型の電界効果トランジスタを実現でき、高温環境下での動作、高レベル入力、高出力、高耐圧、１００ＧＨｚ帯の応答速度などを有した増幅器、スイッチ素子を実現することができる。
以下の説明は電子をキャリアとするnチャネル素子に対するものであるが、正孔をキャリアとする場合も同様の考え方で説明できる。
本発明の原理を説明する。図１は、ヘテロ接合の伝導帯のバンド図である。分かり易くするために、伝導帯の傾斜は直線で表し模式的に表現している。アンドープＩｎ０．２Ｇａ０．８Ｎ／アンドープＡｌ０．２Ｇａ０．８Ｎ／アンドープＧａＮのヘテロ接合を例示している。以下、単に、Ｉｎ０．２Ｇａ０．８ＮをＩｎＧａＮ、Ａｌ０．２Ｇａ０．８ＮをＡｌＧａＮで表記する。ＩｎＧａＮが本発明の電界発生層、ＡｌＧａＮが第２の半導体層、ＧａＮが第１の半導体層である。ＩｎＧａＮの格子定数は、ＡｌＧａＮの格子定数よりも大きいので、ＩｎＧａＮはＡｌＧａＮより、成長面上において圧縮応力を受け、成長面に垂直な方向に引っ張り応力を受ける。この結果、Ｇａ面を成長面とするＩｎＧａＮは自発分極とピエゾ電気分極とは反対を向き、ピエゾ電気分極の方が遥かに大きい。したがって、ＩｎＧａＮでは、ＩｎＧａＮからゲート電極に向かう方向に分極する。したがってＩｎＧａＮ/ＡｌＧａＮの界面には負の電荷が誘起される。また、ＡｌＧａＮは、ＩｎＧａＮ、及びＧａＮから成長面内で引っ張り応力を受け、成長面に垂直な方向に圧縮応力を受ける。また、ＡｌＧａＮ、ＧａＮは、自発分極とピエゾ電気分極とは同一方向を向き、大きさは自発分極の方がやや大きいが、ＩｎＧａＮのピエゾ電気分極に比べると遥かに小さい。この結果、ＡｌＧａＮ／ＧａＮ界面に正の電荷が誘起される。以上の結果をまとめると界面に誘起される電荷は図１に示すように表面から順に＋−＋−となる。従って電界の向きは図に示すようになる。
本発明の原理を説明する。図１は、ヘテロ接合の伝導帯のバンド図である。分かり易くするために、伝導帯の傾斜は直線で表し模式的に表現している。アンドープＩｎ０．２Ｇａ０．８Ｎ／アンドープＡｌ０．２Ｇａ０．８Ｎ／アンドープＧａＮのヘテロ接合を例示している。以下、単に、Ｉｎ０．２Ｇａ０．８ＮをＩｎＧａＮ、Ａｌ０．２Ｇａ０．８ＮをＡｌＧａＮで表記する。ＩｎＧａＮが本発明の電界発生層、ＡｌＧａＮが第２の半導体層、ＧａＮが第１の半導体層である。ＩｎＧａＮの格子定数は、ＡｌＧａＮの格子定数よりも大きいので、ＩｎＧａＮはＡｌＧａＮより、成長面上において圧縮応力を受け、成長面に垂直な方向に引っ張り応力を受ける。この結果、Ｇａ面を成長面とするＩｎＧａＮは自発分極とピエゾ電気分極とは反対を向き、ピエゾ電気分極の方が遥かに大きい。したがって、ＩｎＧａＮでは、ＩｎＧａＮからゲート電極に向かう方向に分極する。したがってＩｎＧａＮ/ＡｌＧａＮの界面には負の電荷が誘起される。また、ＡｌＧａＮは、ＩｎＧａＮ、及びＧａＮから成長面内で引っ張り応力を受け、成長面に垂直な方向に圧縮応力を受ける。また、ＡｌＧａＮ、ＧａＮは、自発分極とピエゾ電気分極とは同一方向を向き、大きさは自発分極の方がやや大きいが、ＩｎＧａＮのピエゾ電気分極に比べると遥かに小さい。この結果、ＡｌＧａＮ／ＧａＮ界面に正の電荷が誘起される。以上の結果をまとめると界面に誘起される電荷は図１に示すように表面から順に＋−＋−となる。従って電界の向きは図に示すようになる。
以上の各層における分極の分布により、ゲート電極とＩｎＧａＮとの界面には正電荷が帯電し、ＩｎＧａＮとＡｌＧａＮとの界面には負電荷が帯電し、ＡｌＧａＮとＧａＮとの界面には正電荷が帯電する。また、ＩｎＧａＮとＡｌＧａＮとでは、分極の方向が互いに反対であるから、それらの界面での電荷密度が最も高い。この結果として、各層の電界Ｅの向きは、図１（ａ）に示す向きとなる。
したがって、ＡｌＧａＮとＩｎＧａＮのバンドギャップの差異によるヘテロ接合障壁と、ＩｎＧａＮ中のピエゾ電界が大きいことを考慮すると、伝導帯は図１（ａ）に示すようになる。これに、ショットキー障壁を考慮して、伝導帯を表現すると、図１（ｂ）に示すようになる。図でＢＶは、ゲート電極とＩｎＧａＮのショットキー障壁の大きさを示している。また、図１（ｂ）の破線は、ＡｌＧａＮが直接ゲート電極に接合している場合の伝導帯を示す。
したがって、ＡｌＧａＮとＩｎＧａＮのバンドギャップの差異によるヘテロ接合障壁と、ＩｎＧａＮ中のピエゾ電界が大きいことを考慮すると、伝導帯は図１（ａ）に示すようになる。これに、ショットキー障壁を考慮して、伝導帯を表現すると、図１（ｂ）に示すようになる。図でＢＶは、ゲート電極とＩｎＧａＮのショットキー障壁の大きさを示している。また、図１（ｂ）の破線は、ＡｌＧａＮが直接ゲート電極に接合している場合の伝導帯を示す。
今、ＩｎＧａＮとＡｌＧａＮのヘテロ接合障壁の大きさをΔＥＣとすると、ゲート電極に対するＡｌＧａＮのショットキー障壁高さは、ＢＶ＋ΔＥＣ＋ΔＶとなり、ＡｌＧａＮとＧａＮの伝導帯は、ＩｎＧａＮ層が存在しない場合に比べて、ほぼＩｎＧａＮ層のピエゾ電界による端面間電位差ΔＶだけ、上昇することになる。したがって、ＧａＮ層とＡｌＧａＮ層の界面に形成されるチャネルChのエネルギーレベルがΔＶだけ上昇する。このΔＶの値は、ＩｎＧａＮ層のピエゾ電界Ｅの大きさと、層の厚さｄによって変化させることができる。換言すれば、チャネルChのエネルギーレベルをΔＶだけ、ＩｎＧａＮの電界発生層がない場合に比べて高くすることができる。電界ＥはＩｎの組成比で制御できる。これにより、ゲートしきい値電圧ＶＧｔｈを変化させることが可能となる。
本電界発生層の効果は以下のとおりである。この説明は電子をキャリアとするnチャネルに対して行うが、pチャネルの場合も同様な考え方で説明できる。
まず電界発生層を設けずに、且つ、ゲート電極に電圧を印加していないと仮定した状態で、図１（ｂ）の破線に示すように、チャネルChのエネルギーレベルがフェルミーレベルに対して十分に接近して低い位置となるように各層の厚さなどを設計したとする。次に、ゲート電極の下方にのみ、電界発生層を設けることで、ゲート電極に電圧を印加していない状態で、チャネルChのエネルギーレベルがフェルミーレベルより十分に高いところに位置するように、ΔＶを与える電界発生層の厚さやＩｎ組成比を設計する。このように構成すれば、ゲート電極の下方以外の領域では、ゲート電極に電圧を印加していない状態でチャネルChに十分な濃度の電子を確保でき、チャネルの寄生抵抗が十分に低いノーマリオフ型の電界効果トランジスタを形成することができる。
まず電界発生層を設けずに、且つ、ゲート電極に電圧を印加していないと仮定した状態で、図１（ｂ）の破線に示すように、チャネルChのエネルギーレベルがフェルミーレベルに対して十分に接近して低い位置となるように各層の厚さなどを設計したとする。次に、ゲート電極の下方にのみ、電界発生層を設けることで、ゲート電極に電圧を印加していない状態で、チャネルChのエネルギーレベルがフェルミーレベルより十分に高いところに位置するように、ΔＶを与える電界発生層の厚さやＩｎ組成比を設計する。このように構成すれば、ゲート電極の下方以外の領域では、ゲート電極に電圧を印加していない状態でチャネルChに十分な濃度の電子を確保でき、チャネルの寄生抵抗が十分に低いノーマリオフ型の電界効果トランジスタを形成することができる。
また、ノーマリオン型のトランジスタとするには、図２に示すようにＡｌＧａＮ層を厚く構成する。ＩｎＧａＮ層がある場合においても、ゲート電極に所望のゲートオフしきい値電圧ＶＧｔｈでターンオフするように、ゲート電圧を印加していない状態で、チャネルChのエネルギーレベルがフェルミーレベルに対して、十分に低下するように、電界発生層を設計する（図２の実線）。この電界発生層をゲート電極の下方にのみ形成したトランジスタでは、ゲート電極の周辺部では、バンド図は、図２の破線で示した図となる。すなわち、その部分のチャネルの電子濃度は、チャネルChの電子のエネルギーがΔＶ低い分だけ、ゲート電極の下方のチャネルの電子濃度よりもさらに大きくなる。したがって、寄生抵抗の極めて小さいノーマリオン型のトランジスタとなる。また、電界発生層により、ゲートオフしきい値電圧ＶＧｔｈ の大きさを自由に設計することが可能となる。
ノーマリオン型のトランジスタでは、電界発生層は、ソース電極とドレイン電極の下方、ゲート電極とソース電極の間、およびゲート電極とドレイン電極の間にも一様に形成しても良い。すなわち、電界発生層を設けて、伝導帯のΔＶの上昇分に相当する分だけ、第２の半導体層を厚くすることができる。この結果、ゲート電極に電圧を印加していない状態で、ゲート電極の下方のチャネル及びゲート電極周辺のチャネルの電子濃度を同一として大きな値にすることができる。よって、この場合にも、寄生抵抗の小さいノーマリオン型のトランジスタとなる。また、電界発生層により、ゲートオフしきい値電圧ＶＧｔｈ を自由に設計することが可能となる。
また、ショットキーゲート電界効果トランジスタ（ＭＥＳＦＥＴ）の場合には、バンド図は、図３に示すようになる。図３（ａ）は、ゲート電極／ｎ−ＧａＮ／ｉ−ＧａＮ構造のＦＥＴである。図３（ｂ）は、ゲート電極／ＩｎＧａＮ／ｎ−ＧａＮ／ｉ−ＧａＮ構造のＦＥＴである。ＩｎＧａＮが電界発生層、ｎ−ＧａＮ層とｉ−ＧａＮ層が第１の半導体層である。ｎ−ＧａＮ層の空乏層領域を除いた部分がチャネルとなる。電界発生層が存在しない時には、ｎ−ＧａＮ層の伝導帯は、フェルミーレベルに対して十分に接近しており、ゲート電極に電圧が印加されていない状態で、チャネルの電子濃度は十分に高いことを示している。これに対して、図３（ｂ）の実線で示すように、ＩｎＧａＮの電界発生層を設けることで、チャネルのエネルギーレベルがＩｎＧａＮ層のピエゾ電界による電位差ΔＶだけ上昇させることで、ｎ−ＧａＮの厚さを厚くすることができる。一方、ゲート電極周辺のチャネルのバンド図は、図３（ｂ）の破線に示したようになる。よって、このようなＩｎＧａＮ層をゲート電極の下方にのみ設けることで、チャネルの寄生抵抗が小さなノーマリオフ型の電界効果トランジスタとすることができる。
ノーマリオン型のＭＥＳＦＥＴも上記のＨＥＭＴと同様に構成できる。すなわち、ｎ−ＧａＮ層を厚く構成して、ＩｎＧａＮの電界発生層が存在する状態で、チャネルのエネルギーレベルを十分にフェルミーレベルに接近させて、電子濃度の高い状態とする。これにより、チャネルの寄生抵抗の小さなノーマリオン型のＭＥＳＦＥＴが構成できる。
この構成で、ゲート電極の下だけ、ＩｎＧａＮの電界発生層を形成すると、ゲート電極の周辺部分のチャネルのエネルギーレベルは、ゲート電極下のレベルよりも電界発生層の電位差ΔＶだけ低いことになる。これにより、チャネル抵抗を十分に小さくすることができる。
また、ＭＯＳ型、ＭＩＳ型のＦＥＴについても、全く同様なことが言える。ゲート電極と電界発生層との間に絶縁膜が存在するだけであるので、バンド図は、上記の図１、図２、図３と同様である。したがって、この型のＦＥＴにおいても適用可能である。
また、本発明は、上記の原理を用いているので、トランジスタを構成する半導体材料には、特に、限定されない。Ｓｉ、Ｓｉ−Ｇｅ、ＧａＡｓ、ＩｎＡｓＰなど、任意の半導体材料を用いることができる。また、電界発生層も、ピエゾ電界効果の大きな半導体をヘテロ成長させれば、本発明の目的を達成することができる。また、上記の原理を考えると、大きな分極が発生すれば良いので、そのような性質を有した誘電体なども用いることが可能である。
また、ｐチャネルＦＥＴの場合には、価電子帯に関して、図４に示すようなバンド図を構成できる材料を選択することにより、上記と同様に、寄生チャネル抵抗の小さなノーマリオフ型、ノーマリオン型の電界効果トランジスタを得ることができる。
次に、電界発生層をｐ型に、この電界発生層が接合する第２の半導体層をｎ型にした場合の電界効果トランジスタについて説明する。
ｐ−ＩｎＧａＮ／ｎ−ＡｌＧａＮ／ｉ−ＧａＮの場合にバンド図を図５の曲線Ａに示す。図５の曲線Ｂは、ｐ−ＩｎＧａＮをi-ＩｎＧａＮとした場合のバンド図である。図５の曲線Ｃは、ｐ−ＩｎＧａＮの電界発生層が存在せずｎ−ＡｌＧａＮが直接、ゲート電極に接合している場合のバンド図である。すなわち、ｐ−ＩｎＧａＮとｎ−ＡｌＧａＮとの障壁電位と、電界発生層ＩｎＧａＮをｐ型にすることによる電位上昇分Ｅtと、ｐ−ＩｎＧａＮとゲート電極間のショットキー障壁Ｂｖおよびひずみ分極によるエネルギー上昇ΔＶの和で、最大ゲート電圧ＶＧｍａｘが決定される。したがって、最大ゲート電圧をｐ−ＩｎＧａＮの電界発生層がない場合に比べてΔＶ＋Ｅtだけ大きくすることができる。
ｐ−ＩｎＧａＮ／ｎ−ＡｌＧａＮ／ｉ−ＧａＮの場合にバンド図を図５の曲線Ａに示す。図５の曲線Ｂは、ｐ−ＩｎＧａＮをi-ＩｎＧａＮとした場合のバンド図である。図５の曲線Ｃは、ｐ−ＩｎＧａＮの電界発生層が存在せずｎ−ＡｌＧａＮが直接、ゲート電極に接合している場合のバンド図である。すなわち、ｐ−ＩｎＧａＮとｎ−ＡｌＧａＮとの障壁電位と、電界発生層ＩｎＧａＮをｐ型にすることによる電位上昇分Ｅtと、ｐ−ＩｎＧａＮとゲート電極間のショットキー障壁Ｂｖおよびひずみ分極によるエネルギー上昇ΔＶの和で、最大ゲート電圧ＶＧｍａｘが決定される。したがって、最大ゲート電圧をｐ−ＩｎＧａＮの電界発生層がない場合に比べてΔＶ＋Ｅtだけ大きくすることができる。
ｐ−ＩｎＧａＮ／アンドープＡｌＧａＮ／ｉ−ＧａＮの場合にも、上記の場合と同様なことが言える。すなわち、ｐ−ＩｎＧａＮとｉ−ＡｌＧａＮとの障壁電位と、ｐ−ＩｎＧａＮとアンドープＡｌＧａＮの接合による電位上昇分Ｅtと、ｐ−ＩｎＧａＮとゲート電極間のショットキー障壁ＢｖおよびΔＶの和で、最大ゲート電圧ＶＧｍａｘが決定される。したがって、最大ゲート電圧をｉ−ＩｎＧａＮの電界発生層がない場合に比べて、ΔＶ＋Ｅtだけ大きくすることができる。
以下、本発明を具体的な実施例に基づいて説明する。
図６は、実施例１に係るＨＥＭＴの断面図である。サファイアから成る基板１０の上に、膜厚約１５０ｎｍのＡｌＮから成るバッファ層１２が形成されており、その層１２の上に、アンドープの厚さ２μｍのＧａＮから成るチャネル層１４が形成されている。チャネル層１４は、本発明の第１の半導体層に該当する。チャネル層１４の上には、厚さ５ｎｍのアンドープのＡｌ０．２Ｇａ０．８Ｎから成る第１障壁層１６と、厚さ４０ｎｍのＳｉドープのｎ−Ａｌ０．２Ｇａ０．８Ｎから成る第２障壁層２０とが形成されている。第２障壁層２０の上には、厚さ３ｎｍのＭｇドープのｐ−Ｉｎ０．２Ｇａ０．８Ｎから成る電界発生層３０が形成されている。この電界発生層３０の上にＮｉ／Ａｕから成る厚さ４００ｎｍのゲート電極４０が形成され、第２障壁層２０の上にＴｉ／Ａｌから成る厚さ４００ｎｍのソース電極４１とＴｉ／Ａｌから成る厚さ４００ｎｍのドレイン電極４２とが形成されている。電界発生層３０はゲート電極４０の下にのみ形成されている。第２障壁層２０と第１障壁層１６とが、本発明の第２の半導体層を構成する。
上記の各層の成長は、有機金属化合物気相成長法（ＭＯＶＰＥ）により行った。ここで用いられたガスは、キャリアガス（Ｈ２又はＮ２ ）と、アンモニアガス（ＮＨ３ ）と、トリメチルガリウム（Ｇａ(ＣＨ３）３）（以下、「ＴＭＧ」と記す）、トリメチルアルミニウム（Ａｌ(ＣＨ３）３）（以下、「ＴＭＡ」と記す）と、トリメチルインジウム（Ｉｎ(ＣＨ３）３）（以下、「ＴＭＩ」と記す）、シラン（ＳｉＨ４）、ビスシクロペンタジエニルマグネシウム（Ｍｇ（Ｃ５Ｈ５）２）（以下、「Ｃｐ２Ｍｇ」と記す）である。
ただし、これらの半導体結晶層を結晶成長させる方法としては、上記の有機金属化合物気相成長法（ＭＯＶＰＥ）の他にも、分子線気相成長法（ＭＢＥ）、ハイドライド気相成長法（ＨＶＰＥ）等が有効である。
ただし、これらの半導体結晶層を結晶成長させる方法としては、上記の有機金属化合物気相成長法（ＭＯＶＰＥ）の他にも、分子線気相成長法（ＭＢＥ）、ハイドライド気相成長法（ＨＶＰＥ）等が有効である。
次のようにして、図６に示したＨＥＭＴを製造した。基板１０の上に、キャリアガスとして、水素（Ｈ2 ）ガスを用い、成長炉内全圧１０００〔ｈＰａ〕として、４００℃にて、バッファ層１２を厚さ３０ｎｍに形成した。次に、結晶成長温度を１１００℃として、水素ガスを１０Ｌ／分、アンモニアを１２Ｌ／分、ＴＭＧを２×１０×１０−４モル／分で供給して、厚さ２μｍのチャネル層１４を成長させた。このチャネル層１４は、厚いほど、結晶性が良いので、厚い程望ましい。その層１４の上に、温度を１１５０℃として、水素ガスを１０Ｌ／分、アンモニアを１２Ｌ／分、ＴＭＧを２×１０×１０−４モル／分、ＴＭＡを６×１０−６モル／分で供給して、Ａｌ０．２Ｇａ０．８Ｎからなる第１障壁層１６を５ｎｍの厚さに成長させた。次に、第１障壁層１６の上に、同一ガス条件でさらに、Ｈ２希釈シランを１×１０−７モル／分で供給して、ｎ−Ａｌ０．２Ｇａ０．８Ｎから成る第２障壁層２０を厚さ４０ｎｍに成長させた。次に、その第２障壁層２０の上に、温度を８００℃にして、Ｃｐ２Ｍｇを６×１０−７モル／分、水素ガスを１０Ｌ／分、アンモニアを１２Ｌ／分、ＴＭＧを２×１０×１０−４モル／分、ＴＭＩを１×１０−７モル／分で供給して、ｐ−Ｉｎ０．２Ｇａ０．８Ｎから成る電界発生層３０を３ｎｍの厚さに形成した。その後、アニーリングしてｐ型化を行った。次にフォトリソグラフィと金属の蒸着・リフトオフにより、ゲート電極４０を形成し、これをマスクとしてＩｎＧａＮをエッチしてゲート電極の下にだけ電界発生層を残した。その後、上記した金属を蒸着し、ソース電極41,ドレイン４２電極の合金化を行った。
図７は、実施例１の第２障壁層２０をアンドープとして、ｉ−Ａｌ０．２Ｇａ０．８Ｎから成る第２障壁層２０１とした。その他は、実施例１と同一である。
図８は、実施例１の電界発生層３０を、アンドープＩｎ０．２Ｇａ０．８Ｎとして、電界発生層３０１を形成したことが特徴である。
図９は、実施例３において、第２障壁層２０をアンドープＡｌ０．２Ｇａ０．８Ｎとして、第２障壁層２０１を形成したことが特徴である。
図１０に示すように、実施例１における電界発生層３０を第２障壁層２０の上に一様に形成して電界発生層３０２としたことが特徴である。このように一様に形成することで、電界発生層３０２のエッチングが必要ではなく、半導体層にダメージを与えることがない。また、実施例１の第１障壁層１６をｉ−ＡｌＮから成る第１障壁層１６１としている。しかし、この第１障壁層１６１は、図６に示す実施例１と同様にｉ−ＡｌＧａＮでも良い。
図１１に示すように、実施例２における電界発生層３０を第２障壁層２０の上に一様に形成して電界発生層３０２としたことが特徴である。また、実施例２の第１障壁層１６をｉ−ＡｌＮから成る第１障壁層１６１としている。しかし、この第１障壁層１６１は、図７に示す実施例２と同様にｉ−ＡｌＧａＮでも良い。
図１２に示すように、実施例３における電界発生層３０を第２障壁層２０の上に一様に形成して電界発生層３０３としたことが特徴である。また、実施例３の第１障壁層１６をｉ−ＡｌＮから成る第１障壁層１６１としている。しかし、この第１障壁層１６１は、図８に示す実施例３と同様にｉ−ＡｌＧａＮでも良い。
図１３に示すように、実施例４における電界発生層３０を第２障壁層２０の上に一様に形成して電界発生層３０３としたことが特徴である。また、実施例４の第１障壁層１６をｉ−ＡｌＮから成る第１障壁層１６１としている。しかし、この第１障壁層１６１は、図９に示す実施例４と同様にｉ−ＡｌＧａＮでも良い。また、第１障壁層１６をＩ−ＡｌＮとしている。
上記実施例において、第１障壁層はＡｌＧａＮでもＡｌＮでもよく、あるいはなくとも良い。
また、第１の半導体層は、ＩｎＧａＮとＧａＮの２層構造であっても良いしし、ＡｌＧａＮとＧａＮとの２層構造でも良い。
また、第２の半導体層は、ＧａＮとＡｌＧａＮとの２層構造でも良い。
上記の全実施例において、本発明の電界効果トランジスタを構成する基板の材料としては、サファイアの他、炭化シリコン（ＳｉＣ）、シリコン（Ｓｉ）、ＧａＮなどを用いても良い。オーミック電極やゲート電極の形成形態としては、周知の任意の形態を採用することができる。例えば、ゲート電極は、電界発生層の上に絶縁膜を介して形成しても良い。
また、第１の半導体層は、ＩｎＧａＮとＧａＮの２層構造であっても良いしし、ＡｌＧａＮとＧａＮとの２層構造でも良い。
また、第２の半導体層は、ＧａＮとＡｌＧａＮとの２層構造でも良い。
上記の全実施例において、本発明の電界効果トランジスタを構成する基板の材料としては、サファイアの他、炭化シリコン（ＳｉＣ）、シリコン（Ｓｉ）、ＧａＮなどを用いても良い。オーミック電極やゲート電極の形成形態としては、周知の任意の形態を採用することができる。例えば、ゲート電極は、電界発生層の上に絶縁膜を介して形成しても良い。
また、上記の全実施例において、電界効果トランジスタを構成する第１の半導体層や、第２の半導体層は、素子の種類や機能に応じて、ノンドープの半導体層から形成しても、不純物を添加した半導体層から形成しても良い。また、これらの層は、互いに組成の異なる複数の半導体層から形成しても良い。
本発明は、ゲートしきい値電圧の設定を可変制御できると共に、チャネル抵抗を低減させた電界効果トランジスタとして有効である。また、ゲート最大電圧を向上させ、相互コンダクタンスの大きなトランジスタを構成することができる。また、ノーマリオフ型のトランジスタを提供できる。
１０…基板
１４…チャネル層（第１の半導体層）
１６…第１障壁層（第２の半導体層）
２０…第２障壁層（第２の半導体層）
４０…電界発生層
１４…チャネル層（第１の半導体層）
１６…第１障壁層（第２の半導体層）
２０…第２障壁層（第２の半導体層）
４０…電界発生層
Claims (17)
- ゲート電極と、ソース電極と、ドレイン電極と、チャネルの形成される第１の半導体層とを有する電界効果トランジスタにおいて、
前記ゲート電極と、前記第１の半導体層との間に、前記チャネルのキャリアの最低エネルギーを上昇させる電界発生層を設けたことを特徴とする電界効果トランジスタ。 - 前記電界発生層と前記第１の半導体層との間に介在された、前記第１の半導体層にヘテロ接合した第２の半導体層を有することを特徴とする請求項１に記載の電界効果トランジスタ。
- 前記電界発生層は、前記第２の半導体層の伝導帯の最低エネルギーレベルを上昇させることにより、前記第２の半導体層にヘテロ接合した前記第１の半導体層の伝導帯を上昇させて、前記チャネルの最低エネルギーレベルを上昇させる層であることを特徴とする請求項２に記載の電界効果トランジスタ。
- 前記電界発生層は、ピエゾ電気分極により電界を発生させる層であることを特徴とする請求項１乃至請求項３の何れか１項に記載の電界効果トランジスタ。
- 前記電界発生層は下層とヘテロ接合し、前記電界発生層の厚さは歪みが緩和されない臨界膜厚より小さい値に設定されていることを特徴とする請求項１乃至請求項４の何れか１項に記載の電界効果トランジスタ。
- 前記ゲート電極と前記電界発生層との間に形成された絶縁膜を有することを特徴とする請求項１乃至請求項５の何れか１項に記載の電界効果トランジスタ。
- 前記第１の半導体層はIII族窒化物半導体から成ることを特徴とする請求項１乃至請求項６の何れか１項に記載の電界効果トランジスタ。
- 前記第２の半導体層は、前記第１の半導体層にヘテロ接合するIII族窒化物半導体から成ることを特徴とする請求項７に記載の電界効果トランジスタ。
- 前記第１の半導体層はＧａＮから成り、前記第２の半導体層は、Ｇａｘ１Ａｌ１−ｘ１Ｎ（０≦ｘ１＜１）から成ることを特徴とする請求項８に記載の電界効果トランジスタ。
- 前記電界発生層はＩｎｘ２Ｇａｙ２Ａｌ１−ｘ２−ｙ２Ｎ（０＜ｘ２≦１，０≦ｙ２＜１）から成ることを特徴とする請求項１乃至請求項９の何れか１項に記載の電界効果トランジスタ。
- 前記電界発生層はＩｎｘ３Ｇａ１−ｘ３Ｎ（０＜ｘ３≦１）から成ることを特徴とする請求項１乃至請求項９の何れか１項に記載の電界効果トランジスタ。
- 前記電界発生層の厚さは、０．２５〜１００ｎｍであることを特徴とする請求項１０又は請求項１１に記載の電界効果トランジスタ。
- 前記電界発生層は、前記ゲート電極の下にのみ形成されていることを特徴とする請求項１乃至請求項１２の何れか１項に記載の電界効果トランジスタ。
- 前記電界発生層は、ソース電極、ドレイン電極、前記ゲート電極の下に一様に形成されていることを特徴とする請求項１乃至請求項１２の何れか１項に記載の電界効果トランジスタ。
- 前記電界発生層はｐ伝導型であり、前記第２の半導体層はｎ伝導型であることを特徴とする請求項２乃至請求項１４の何れか１項に記載の電界効果トランジスタ。
- 前記電界発生層はｐ伝導型であり、前記第２の半導体層はアンンドープであることを特徴とする請求項２乃至請求項１４の何れか１項に記載の電界効果トランジスタ。
- 電界効果トランジスタはノーマリオフ型のトランジスタであることを特徴とする請求項１乃至請求項１６の何れか１項に記載の電界効果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005298241A JP2007109830A (ja) | 2005-10-12 | 2005-10-12 | 電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005298241A JP2007109830A (ja) | 2005-10-12 | 2005-10-12 | 電界効果トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2007109830A true JP2007109830A (ja) | 2007-04-26 |
Family
ID=38035466
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005298241A Pending JP2007109830A (ja) | 2005-10-12 | 2005-10-12 | 電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2007109830A (ja) |
Cited By (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007220895A (ja) * | 2006-02-16 | 2007-08-30 | Matsushita Electric Ind Co Ltd | 窒化物半導体装置およびその製造方法 |
| US7425721B2 (en) | 2006-05-23 | 2008-09-16 | Sharp Kabushiki Kaisha | Field-effect transistor |
| JP2009032713A (ja) * | 2007-07-24 | 2009-02-12 | National Institute Of Advanced Industrial & Technology | ＧａＮをチャネル層とする窒化物半導体トランジスタ及びその作製方法 |
| JP2009141244A (ja) * | 2007-12-10 | 2009-06-25 | Panasonic Corp | 窒化物半導体トランジスタ及びその製造方法 |
| WO2009116281A1 (ja) * | 2008-03-19 | 2009-09-24 | 住友化学株式会社 | 半導体装置および半導体装置の製造方法 |
| WO2010064706A1 (ja) * | 2008-12-04 | 2010-06-10 | 日本電気株式会社 | 半導体装置 |
| WO2010099065A1 (en) * | 2009-02-27 | 2010-09-02 | Raytheon Company | Gan-based high electron mobility transistor structures |
| WO2011010418A1 (ja) * | 2009-07-22 | 2011-01-27 | パナソニック株式会社 | 窒化物半導体装置及びその製造方法 |
| JP2011044457A (ja) * | 2009-08-19 | 2011-03-03 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置、半導体装置の製造方法 |
| JP2011108712A (ja) * | 2009-11-13 | 2011-06-02 | New Japan Radio Co Ltd | 窒化物半導体装置 |
| JP2011119304A (ja) * | 2009-11-30 | 2011-06-16 | Nichia Corp | 電界効果トランジスタ |
| WO2011132284A1 (ja) * | 2010-04-22 | 2011-10-27 | 富士通株式会社 | 半導体装置及びその製造方法、電源装置 |
| KR20110137809A (ko) * | 2009-04-08 | 2011-12-23 | 이피션트 파워 컨버젼 코퍼레이션 | 증가형 ＧａＮ ＨＥＭＴ 장치 및 그 제조 방법 |
| JP2012119638A (ja) * | 2010-12-03 | 2012-06-21 | Fujitsu Ltd | 化合物半導体装置及びその製造方法 |
| JP2012523701A (ja) * | 2009-04-08 | 2012-10-04 | エフィシエント パワー コンヴァーション コーポレーション | 補償型ゲートｍｉｓｆｅｔ及びその製造方法 |
| CN102812554A (zh) * | 2010-01-27 | 2012-12-05 | 美国国家半导体公司 | 常关型氮化镓基半导体器件 |
| JP2013030667A (ja) * | 2011-07-29 | 2013-02-07 | New Japan Radio Co Ltd | 窒化物半導体装置およびその製造方法 |
| JP2013526076A (ja) * | 2010-05-02 | 2013-06-20 | ヴィシク テクノロジーズ リミテッド | 電界効果パワートランジスタ |
| CN103383960A (zh) * | 2012-05-02 | 2013-11-06 | 瑞萨电子株式会社 | 半导体装置及其制造方法 |
| CN103681831A (zh) * | 2012-09-14 | 2014-03-26 | 中国科学院微电子研究所 | 高电子迁移率晶体管及其制造方法 |
| CN103681323A (zh) * | 2012-09-14 | 2014-03-26 | 中国科学院微电子研究所 | 高电子迁移率晶体管的制造方法 |
| EP2768027A1 (en) * | 2013-02-15 | 2014-08-20 | Azzurro Semiconductors AG | Layer structure for a group-III-nitride normally-off transistor |
| EP2793255A1 (en) * | 2013-04-16 | 2014-10-22 | Imec | Semiconductor device comprising a Schottky diode and a high electron mobility transistor, and manufacturing method thereof |
| JP2015502050A (ja) * | 2011-11-22 | 2015-01-19 | 日本テキサス・インスツルメンツ株式会社 | 逆分極キャップを備えたエンハンスメントモードｉｉｉ族‐ｎ高電子移動度トランジスタ |
| US9130028B2 (en) | 2011-08-23 | 2015-09-08 | Visic Technologies Ltd. | Field effect power transistors |
| CN106030809A (zh) * | 2014-03-25 | 2016-10-12 | 英特尔公司 | 具有提供陡峭的亚阈值摆幅的外延层的iii-n晶体管 |
| TWI701836B (zh) * | 2019-07-26 | 2020-08-11 | 新唐科技股份有限公司 | 增強型高電子遷移率電晶體元件及其製造方法 |
| JP2020167275A (ja) * | 2019-03-29 | 2020-10-08 | 富士通株式会社 | 半導体装置、半導体装置の製造方法及び電子装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11261053A (ja) * | 1998-03-09 | 1999-09-24 | Furukawa Electric Co Ltd:The | 高移動度トランジスタ |
| JP2002016087A (ja) * | 2000-06-29 | 2002-01-18 | Nec Corp | 半導体装置 |
| JP2004273486A (ja) * | 2003-03-05 | 2004-09-30 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP2004335960A (ja) * | 2003-05-12 | 2004-11-25 | Kri Inc | 電界効果型トランジスタ |
| JP2005243727A (ja) * | 2004-02-24 | 2005-09-08 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
-
2005
- 2005-10-12 JP JP2005298241A patent/JP2007109830A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11261053A (ja) * | 1998-03-09 | 1999-09-24 | Furukawa Electric Co Ltd:The | 高移動度トランジスタ |
| JP2002016087A (ja) * | 2000-06-29 | 2002-01-18 | Nec Corp | 半導体装置 |
| JP2004273486A (ja) * | 2003-03-05 | 2004-09-30 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP2004335960A (ja) * | 2003-05-12 | 2004-11-25 | Kri Inc | 電界効果型トランジスタ |
| JP2005243727A (ja) * | 2004-02-24 | 2005-09-08 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
Cited By (56)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007220895A (ja) * | 2006-02-16 | 2007-08-30 | Matsushita Electric Ind Co Ltd | 窒化物半導体装置およびその製造方法 |
| US7425721B2 (en) | 2006-05-23 | 2008-09-16 | Sharp Kabushiki Kaisha | Field-effect transistor |
| JP2009032713A (ja) * | 2007-07-24 | 2009-02-12 | National Institute Of Advanced Industrial & Technology | ＧａＮをチャネル層とする窒化物半導体トランジスタ及びその作製方法 |
| JP2009141244A (ja) * | 2007-12-10 | 2009-06-25 | Panasonic Corp | 窒化物半導体トランジスタ及びその製造方法 |
| WO2009116281A1 (ja) * | 2008-03-19 | 2009-09-24 | 住友化学株式会社 | 半導体装置および半導体装置の製造方法 |
| JP2009231396A (ja) * | 2008-03-19 | 2009-10-08 | Sumitomo Chemical Co Ltd | 半導体装置および半導体装置の製造方法 |
| WO2010064706A1 (ja) * | 2008-12-04 | 2010-06-10 | 日本電気株式会社 | 半導体装置 |
| JP5684574B2 (ja) * | 2008-12-04 | 2015-03-11 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JPWO2010064706A1 (ja) * | 2008-12-04 | 2012-05-10 | 日本電気株式会社 | 半導体装置 |
| WO2010099065A1 (en) * | 2009-02-27 | 2010-09-02 | Raytheon Company | Gan-based high electron mobility transistor structures |
| KR101666910B1 (ko) * | 2009-04-08 | 2016-10-17 | 이피션트 파워 컨버젼 코퍼레이션 | 증가형 ＧａＮ ＨＥＭＴ 장치 및 그 제조 방법 |
| US8890168B2 (en) | 2009-04-08 | 2014-11-18 | Efficient Power Conversion Corporation | Enhancement mode GaN HEMT device |
| JP2012523697A (ja) * | 2009-04-08 | 2012-10-04 | エフィシエント パワー コンヴァーション コーポレーション | エンハンスメントモードＧａＮＨＥＭＴデバイス、及びその製造方法 |
| KR20110137809A (ko) * | 2009-04-08 | 2011-12-23 | 이피션트 파워 컨버젼 코퍼레이션 | 증가형 ＧａＮ ＨＥＭＴ 장치 및 그 제조 방법 |
| JP2012523701A (ja) * | 2009-04-08 | 2012-10-04 | エフィシエント パワー コンヴァーション コーポレーション | 補償型ゲートｍｉｓｆｅｔ及びその製造方法 |
| WO2011010418A1 (ja) * | 2009-07-22 | 2011-01-27 | パナソニック株式会社 | 窒化物半導体装置及びその製造方法 |
| JP2011044457A (ja) * | 2009-08-19 | 2011-03-03 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置、半導体装置の製造方法 |
| JP2011108712A (ja) * | 2009-11-13 | 2011-06-02 | New Japan Radio Co Ltd | 窒化物半導体装置 |
| JP2011119304A (ja) * | 2009-11-30 | 2011-06-16 | Nichia Corp | 電界効果トランジスタ |
| TWI574325B (zh) * | 2010-01-27 | 2017-03-11 | 國家半導體公司 | 常關型氮化鎵基半導體裝置 |
| CN102812554A (zh) * | 2010-01-27 | 2012-12-05 | 美国国家半导体公司 | 常关型氮化镓基半导体器件 |
| JP2013518445A (ja) * | 2010-01-27 | 2013-05-20 | ナショナル セミコンダクター コーポレーション | ノーマリーオフの窒化ガリウムベースの半導体装置 |
| US9385199B2 (en) | 2010-01-27 | 2016-07-05 | National Semiconductor Corporation | Normally-off gallium nitride-based semiconductor devices |
| US9252254B2 (en) | 2010-04-22 | 2016-02-02 | Fujitsu Limited | Semiconductor device and method of manufacturing the same, and power supply apparatus |
| JP5720678B2 (ja) * | 2010-04-22 | 2015-05-20 | 富士通株式会社 | 半導体装置及びその製造方法、電源装置 |
| WO2011132284A1 (ja) * | 2010-04-22 | 2011-10-27 | 富士通株式会社 | 半導体装置及びその製造方法、電源装置 |
| JP2013526076A (ja) * | 2010-05-02 | 2013-06-20 | ヴィシク テクノロジーズ リミテッド | 電界効果パワートランジスタ |
| JP2012119638A (ja) * | 2010-12-03 | 2012-06-21 | Fujitsu Ltd | 化合物半導体装置及びその製造方法 |
| JP2013030667A (ja) * | 2011-07-29 | 2013-02-07 | New Japan Radio Co Ltd | 窒化物半導体装置およびその製造方法 |
| US9130028B2 (en) | 2011-08-23 | 2015-09-08 | Visic Technologies Ltd. | Field effect power transistors |
| JP2015502050A (ja) * | 2011-11-22 | 2015-01-19 | 日本テキサス・インスツルメンツ株式会社 | 逆分極キャップを備えたエンハンスメントモードｉｉｉ族‐ｎ高電子移動度トランジスタ |
| JP2013235873A (ja) * | 2012-05-02 | 2013-11-21 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
| CN103383960A (zh) * | 2012-05-02 | 2013-11-06 | 瑞萨电子株式会社 | 半导体装置及其制造方法 |
| CN103681323A (zh) * | 2012-09-14 | 2014-03-26 | 中国科学院微电子研究所 | 高电子迁移率晶体管的制造方法 |
| CN103681831B (zh) * | 2012-09-14 | 2017-02-08 | 中国科学院微电子研究所 | 高电子迁移率晶体管及其制造方法 |
| CN103681831A (zh) * | 2012-09-14 | 2014-03-26 | 中国科学院微电子研究所 | 高电子迁移率晶体管及其制造方法 |
| WO2014125094A1 (en) * | 2013-02-15 | 2014-08-21 | Azzurro Semiconductors Ag | Layer structure for a group-iii-nitride normally-off transistor |
| EP3285302A1 (en) * | 2013-02-15 | 2018-02-21 | AZUR SPACE Solar Power GmbH | Layer structure for a group-iii-nitride normally-off transistor |
| CN105122456A (zh) * | 2013-02-15 | 2015-12-02 | 阿聚尔斯佩西太阳能有限责任公司 | 第iii族氮化物常关晶体管的层结构 |
| CN107731902B (zh) * | 2013-02-15 | 2021-02-19 | 阿聚尔斯佩西太阳能有限责任公司 | 第iii族氮化物常关晶体管的层结构 |
| US10658500B2 (en) | 2013-02-15 | 2020-05-19 | Azurspace Solar Power Gmbh | Layer structure for a group-III-nitride normally-off transistor |
| EP2768027A1 (en) * | 2013-02-15 | 2014-08-20 | Azzurro Semiconductors AG | Layer structure for a group-III-nitride normally-off transistor |
| US10128362B2 (en) | 2013-02-15 | 2018-11-13 | Azurspace Solar Power Gmbh | Layer structure for a group-III-nitride normally-off transistor |
| CN107731902A (zh) * | 2013-02-15 | 2018-02-23 | 阿聚尔斯佩西太阳能有限责任公司 | 第iii 族氮化物常关晶体管的层结构 |
| US9773896B2 (en) | 2013-02-15 | 2017-09-26 | Azurspace Solar Power Gmbh | Layer structure for a group-III-nitride normally-off transistor |
| EP2793255A1 (en) * | 2013-04-16 | 2014-10-22 | Imec | Semiconductor device comprising a Schottky diode and a high electron mobility transistor, and manufacturing method thereof |
| CN106030809A (zh) * | 2014-03-25 | 2016-10-12 | 英特尔公司 | 具有提供陡峭的亚阈值摆幅的外延层的iii-n晶体管 |
| EP3123512A4 (en) * | 2014-03-25 | 2017-09-06 | Intel Corporation | Iii-n transistors with epitaxial layers providing steep subthreshold swing |
| JP2017509150A (ja) * | 2014-03-25 | 2017-03-30 | インテル・コーポレーション | 急峻なサブスレッショルドスイングを提供するエピタキシャル層を有するｉｉｉ−ｎトランジスタ |
| KR102174901B1 (ko) * | 2014-03-25 | 2020-11-05 | 인텔 코포레이션 | 급격한 문턱미만 스윙을 제공하는 에피택셜 층들을 갖는 ⅲ-ｎ 트랜지스터들 |
| KR20160136288A (ko) * | 2014-03-25 | 2016-11-29 | 인텔 코포레이션 | 급격한 문턱미만 스윙을 제공하는 에피택셜 층들을 갖는 ⅲ-ｎ 트랜지스터들 |
| JP2020167275A (ja) * | 2019-03-29 | 2020-10-08 | 富士通株式会社 | 半導体装置、半導体装置の製造方法及び電子装置 |
| JP7231824B2 (ja) | 2019-03-29 | 2023-03-02 | 富士通株式会社 | 半導体装置、半導体装置の製造方法及び電子装置 |
| TWI701836B (zh) * | 2019-07-26 | 2020-08-11 | 新唐科技股份有限公司 | 增強型高電子遷移率電晶體元件及其製造方法 |
| CN112310215A (zh) * | 2019-07-26 | 2021-02-02 | 新唐科技股份有限公司 | 增强型高电子迁移率晶体管元件及其制造方法 |
| CN112310215B (zh) * | 2019-07-26 | 2023-07-04 | 新唐科技股份有限公司 | 增强型高电子迁移率晶体管元件及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2007109830A (ja) | 電界効果トランジスタ | |
| JP5580602B2 (ja) | デプレッションモードＧａＮベースＦＥＴを使用したカスコード回路 | |
| JP4744109B2 (ja) | 半導体装置とその製造方法 | |
| US6552373B2 (en) | Hetero-junction field effect transistor having an intermediate layer | |
| US7709859B2 (en) | Cap layers including aluminum nitride for nitride-based transistors | |
| US8692292B2 (en) | Semiconductor device including separated gate electrode and conductive layer | |
| JP4705481B2 (ja) | 窒化物半導体装置 | |
| US8669592B2 (en) | Compound semiconductor device and method for fabricating the same | |
| WO2009116283A1 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2004260114A (ja) | 化合物半導体素子 | |
| JP2008010803A (ja) | 窒化物半導体電界効果トランジスタ | |
| US20100148184A1 (en) | Gan-based field effect transistor | |
| JP4474292B2 (ja) | 半導体装置 | |
| WO2003103037A1 (fr) | Dispositif a semi-conducteur | |
| US10847642B2 (en) | Compound semiconductor device and fabrication method | |
| JP2006286698A (ja) | 電子デバイス及び電力変換装置 | |
| JP2012069662A (ja) | 電界効果トランジスタ | |
| WO2022190414A1 (ja) | ノーマリーオフ型分極超接合ＧａＮ系電界効果トランジスタおよび電気機器 | |
| JP2008098298A (ja) | 化合物半導体デバイス | |
| JP3723018B2 (ja) | 窒化物半導体装置 | |
| JP6096523B2 (ja) | 半導体装置とその製造方法 | |
| JP2004311921A (ja) | ヘテロ接合電界効果トランジスタ | |
| US20230290830A1 (en) | Semiconductor field-effect transistor, power amplifier comprising the same and manufacturing method thereof | |
| WO2022172503A1 (ja) | ノーマリーオフ型分極超接合ＧａＮ系電界効果トランジスタおよび電気機器 | |
| JP2024062415A (ja) | 窒化ガリウムベースの高電子移動度トランジスタの改良型バックバリア |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080828 |
|
| A977 | Report on retrieval |
Effective date: 20120221 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120228 |
|
| A521 | Written amendment |
Effective date: 20120427 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120828 |
|
| A02 | Decision of refusal |
Effective date: 20130205 Free format text: JAPANESE INTERMEDIATE CODE: A02 |