JP2015502050A - 逆分極キャップを備えたエンハンスメントモードｉｉｉ族‐ｎ高電子移動度トランジスタ - Google Patents
逆分極キャップを備えたエンハンスメントモードｉｉｉ族‐ｎ高電子移動度トランジスタ Download PDFInfo
- Publication number
- JP2015502050A JP2015502050A JP2014543563A JP2014543563A JP2015502050A JP 2015502050 A JP2015502050 A JP 2015502050A JP 2014543563 A JP2014543563 A JP 2014543563A JP 2014543563 A JP2014543563 A JP 2014543563A JP 2015502050 A JP2015502050 A JP 2015502050A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- group iii
- top surface
- metal
- barrier layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010287 polarization Effects 0.000 title claims abstract description 28
- 230000004888 barrier function Effects 0.000 claims abstract description 89
- 125000006850 spacer group Chemical group 0.000 claims abstract description 60
- 238000005530 etching Methods 0.000 claims abstract description 11
- 230000005533 two-dimensional electron gas Effects 0.000 claims abstract description 4
- 229910052751 metal Inorganic materials 0.000 claims description 126
- 239000002184 metal Substances 0.000 claims description 126
- 238000000034 method Methods 0.000 claims description 35
- 239000000463 material Substances 0.000 claims description 33
- 238000002161 passivation Methods 0.000 claims description 29
- 229910002704 AlGaN Inorganic materials 0.000 claims description 22
- 239000000758 substrate Substances 0.000 claims description 20
- 238000000151 deposition Methods 0.000 claims description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 18
- 230000015572 biosynthetic process Effects 0.000 description 8
- 229910052738 indium Inorganic materials 0.000 description 8
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
二次元電子ガス（２ＤＥＧ）を枯渇させるため及びノーマリーオフデバイスを形成ための、ＩnＧａＮキャップ構造などの逆分極キャップ構造（２１２）と、逆分極キャップ構造より下及びＨＥＭＴの障壁層（１１８）より上にあるスペーサ層（２１０）とを用いる方法で、逆分極キャップを備えたエンハンスメントモードＩＩＩ族‐Ｎ高電子移動度トランジスタ（ＨＥＭＴ）（２００）が形成され、これにより、障壁層にエッチングすることなく逆分極キャップ層がエッチングされ得る。
Description
本願は、概して、エンハンスメントモードＩＩＩ族‐Ｎ高電子移動度トランジスタ（ＨＥＭＴ）を含む集積回路デバイスに関し、更に特定して言えば、逆分極キャップを備えたエンハンスメントモードＩＩＩ族‐Ｎ ＨＥＭＴに関連する。
ＩＩＩ族‐N高電子移動度トランジスタ（ＨＥＭＴ）は、バンドギャップが広く、電子飽和速度が高いため、パワーエレクトロニクスに対する潜在的な優位性を示してきている。これらの材料特性は、高い降伏電圧、低いオン抵抗、及び高速スイッチングをもたらす。ＩＩＩ族‐Ｎ ＨＥＭＴはまた、シリコンベースのトランジスタより高い温度で動作することが可能である。これらの特性のため、ＩＩＩ族‐Ｎ ＨＥＭＴは、照明及び車両制御など、高効率電力制御用途によく適している。
図１は、従来のエンハンスメントモードＩＩＩ族‐Ｎ ＨＥＭＴ１００を図示する断面図を示す。図１に示すように、エンハンスメントモードＩＩＩ族‐Ｎ ＨＥＭＴ１００は、基板１１０、及び基板１１０の頂部表面に接する層状構造１１２を含む。基板１１０は通常、ＳｉＣで実装される。これは、ＳｉＣが適度に低い格子ミスマッチ（−３％）及び高い熱伝導率を有するためである。しかし、ＳｉＣ基板は、高価であり、サイズが限定される。基板１１０はまた、通常、Ｓｉで実装される。これは、Ｓｉの低いコストと、Ｓｉ処理インフラストラクチャーへのアクセスのためである。
層状構造１１２は、基板１１０の頂部表面に接するバッファ層１１４、バッファ層１１４の頂部表面に接するチャネル層１１６、及びチャネル層１１６の頂部表面に接する障壁層１１８を含む。障壁層１１８は凹部１１９を有し、凹部１１９は、障壁層１１８の底部表面の垂直方向上方にある底部表面を有する。
バッファ層１１４、チャネル層１１６、及び障壁層１１８は各々、典型的に、１つ又は複数の順次ＩＩＩ族窒化物層で実装され、ＩＩＩ族は、Ｉｎ、Ｇａ、及びＡｌの１つ又は複数を含む。例えば、障壁層１１８は通常はＡｌＧａＮから形成され、チャネル層１１６は通常はＧａＮから形成される。このように、チャネル層１１６は、材料障壁層１１８を実装するために用いられるＩＩＩ族‐Ｎ材料とは異なるＩＩＩ族‐Ｎで実装される。
また、層状構造１１２は従来、有機金属化学気相成長（ＭＯＣＶＤ）及び分子線エピタキシー（ＭＢＥ）などのエピタキシャル堆積手法を用いて基板１１０上に層状構造１１２を成長させることによって形成される。層状構造１１２が形成された後、従来のマスク及びエッチング工程で凹部１１９が形成される。
バッファ層１１４は、格子定数における差に対処するため及び転位最小化された成長表面を提供するため、基板１１０とチャネル層１１６との間の遷移層を提供する。しかし、基板１１０がシリコンから形成されるとき、応力、後続のウエハの撓み、及び窒化物フィルムのクラックに起因して、６インチ基板上に２〜３μｍより厚いバッファ層１１４を成長させることが困難である。
図１に更に示されるように、エンハンスメントモードＩＩＩ族‐Ｎ ＨＥＭＴ１００は、層状構造１１２の頂部表面に接し、且つ、凹部１１９をライニングするゲート誘電体１２０と、ゲート誘電体１２０の頂部表面に接する金属ゲート１２２とを更に含む。また、エンハンスメントモードＩＩＩ族‐Ｎ ＨＥＭＴ１００は、障壁層１１８を介してオーミックコンタクトを成す、金属ソース１２４及び金属ドレイン１２６を含む。金属ソース１２４及び金属ドレイン１２６は、水平に離間され、チャネル層１１６に電気的に接続される。
オペレーションにおいて、Ｍｉｓｈｒａらの「ＡｌＧａＮ／ＧａＮ ＨＥＭＴ―デバイスオペレーション及びアプリケーションの概要」に説明されるように、ＨＥＭＴのチャネル層及び障壁層は、図１に示すように、チャネル層の頂部にある二次元電子ガス（２ＤＥＧ）１３０の形成を誘発する、異なる分極特性及びバンドギャップを有する。高濃度の電子を有する２ＤＥＧ１３０は、従来の電界効果トランジスタ（ＦＥＴ）におけるチャネルに類似する。
Mishra et al, "AlGaN/GaN HEMTs - An Overview of Device Operation and Applications", Proceedings of the IEEE, Vol. 90, No. 6, June 2002, pp. 1022-1031
Mishra et al, "AlGaN/GaN HEMTs - An Overview of Device Operation and Applications", Proceedings of the IEEE, Vol. 90, No. 6, June 2002, pp. 1022-1031
更に、エンハンスメントモードデバイスにおいて、２ＤＥＧ１３０は、ゲートの下で電子が枯渇され、そのためノーマリーオフデバイスとなる。そのため、金属ゲート１２２上に接地が印加されるとき、２ＤＥＧ１３０による金属ドレイン１２６から金属ソース１２４への電流は流れない。しかし、金属ソース１２４上に接地が置かれ、金属ドレイン１２６上に正の電圧が印加され、閾値電圧より大きい正の電圧が金属ゲート１２２上に印加されるとき、２ＤＥＧ１３０による金属ドレイン１２６から金属ソース１２４への電流が流れる。
そのため、エンハンスメントモードのＩＩＩ族‐Ｎ ＨＥＭＴ１００のオペレーションの間、ＩＩＩ族‐Ｎ ＨＥＭＴ１００がオン及びオフになる度、金属ゲート１２２と金属ドレイン１２６の間に、大電圧が印加され、そして取り除かれる。何千回にもわたる大電圧の印加及び取り除きは、ゲート誘電体１２０などのＨＥＭＴの部品にストレスをかけ、エンハンスメントモードＩＩＩ族‐Ｎ ＨＥＭＴ１００の最終的な欠陥にもつながる。その結果、誘電体フリーのエンハンスメントモードＩＩＩ族‐Ｎ ＨＥＭＴを有することが望ましい。
「ゲートインジェクショントランジスタ（ＧＩＴ）‐導電性変調を用いたノーマリーオフＡｌＧａＮ／ＧａＮパワートランジスタ」において、ウエモトらは、ゲート誘電体１２０の代わりにＡｌＧａＮのｐドープされた（Ｍｇ）キャップを用いたエンハンスメントモードＩＩＩ族‐Ｎ ＨＥＭＴを提案している。Ｐ型ドーパントは２ＤＥＧを枯渇させ、それによりノーマリーオフデバイスを形成する。このデバイスは、例えば、金属ソース１２４上に接地を、金属ドレイン１２６上に正の電圧を、及び金属ゲート１２２上に閾値電圧より大きい正の電圧を印加することにより、オンにされる。
Uemoto et al, " Gate Injection Transistor (GIT) - A Normally-Off AlGaN/GaN Power Transistor Using Conductivity Modulation," IEEE Transactions on Electron Devices (TED), Vol. 54, Issue 12, 2007, pp. 3393-3399
Uemoto et al, " Gate Injection Transistor (GIT) - A Normally-Off AlGaN/GaN Power Transistor Using Conductivity Modulation," IEEE Transactions on Electron Devices (TED), Vol. 54, Issue 12, 2007, pp. 3393-3399
正孔注入原理を用いるエンハンスメントモードＩＩＩ族‐Ｎ ＨＥＭＴでは、残念なことに、正孔を抽出する必要性に起因してターンオフ時間が遅くなる。別の問題点は、ＡｌＧａＮのキャップを形成するために必要とされない領域から、ＡｌＧａＮ障壁層上にあるｐドープされたＡｌＧａＮ層を取り除くことが困難であり、それにより、変動性が増大する点である。UC Santa Barbara又はFerdinand-Braun-Institutからのものなど、ＡｌＧａＮ（これはゲート誘電体１２０の代わりに用いられた）のキャップの代わりにＧａＮキャップが用いられる場合、上述の問題は簡易化されるが、ゲート端子上の最大許容電圧が接合ターンオンにより制限され、これは回路設計者の要件に合致しない可能性がある。
「ノーマーリーオフオペレーションに対する薄いＩｎＧａＮキャップ層を備えたＡｌＧａＮ／ＧａＮ ＨＥＭＴ」において、ミズタニらは、ゲート誘電体１２０の代わりにＩnＧａＮの逆分極キャップを用いたエンハンスメントモードＩＩＩ族‐Ｎ ＨＥＭＴを提案している。ＩnＧａＮの逆分極は伝導帯を上げ、２ＤＥＧを枯渇させ、それにより、ノーマリーオフデバイスを形成する。このデバイスは、例えば、金属ソース１２４上に接地を、金属ドレイン１２６上に正の電圧を、及び金属ゲート１２２上に閾値電圧より大きい正の電圧を印加することにより、オンにされる。
Mizutani et al, "AlGaN/GaN HEMTs with Thin InGaN Cap Layer for Normally Off Operation," IEEE Electron Device Letters, Vol. 28, Issue 7, 2007, pp. 549-551
Mizutani et al, "AlGaN/GaN HEMTs with Thin InGaN Cap Layer for Normally Off Operation," IEEE Electron Device Letters, Vol. 28, Issue 7, 2007, pp. 549-551
ミズタニにより提案されたエンハンスメントモードＩＩＩ族‐Ｎ ＨＥＭＴの弱点の一つは、ＡｌＧａＮ障壁層上にあるパターニングされたＩｎＧａＮ構造を形成することが難しいため、デバイスが信頼性を持って大量生産され得ないことである。ミズタニは、まず障壁層の頂部表面上に薄いＩｎＧａＮキャップ層を成長させることにより、エンハンスメントモードＩＩＩ族‐Ｎ ＨＥＭＴを製造することを提案している。そして、金属ゲートが形成された後（金属堆積、マスク、及びエッチ）、金属ゲート自体が、薄いＩｎＧａＮキャップ層の露出された領域を取り除くためのマスクとして用いられる。
しかし、下にあるＡｌＧａＮ障壁層の一部を取り除くことなく、薄いＩｎＧａＮキャップ層の露出された領域を取り除くことは、そのようにするための選択的エッチが不足していることに起因して、困難である。そのため、ゲート誘電体に関連付けられる問題を低減し、且つ、大量生産を可能とする、エンハンスメントモードＩＩＩ族‐Ｎ ＨＥＭＴが求められている。また、回路設計者のニーズを一層良好に満たすため最大許容可能ゲート電圧を増大させることも必要とされている。
トランジスタを含む集積回路デバイス及びその製造の方法が開示される。
一例において、トランジスタを含むデバイスは、頂部表面を有する基板、頂部表面を有し、且つ、基板の頂部表面に接するバッファ層と、バッファ層に接するチャネル層と、チャネル層に接する障壁層とを含む層状構造、頂部表面を有し、且つ、層状構造の頂部表面に接するスペーサ構造、頂部表面を有し、且つ、スペーサ構造の頂部表面に接する逆分極された構造、及び逆分極された構造の頂部表面に接する金属ゲートを含む。障壁層は第１のＩＩＩ族‐Ｎ材料を含む。スペーサ構造は、第１のＩＩＩ族‐Ｎ材料とは異なる第２のＩＩＩ族‐Ｎ材料を含む。逆分極された構造は、第２のＩＩＩ族‐Ｎ材料とは異なる第３のＩＩＩ族‐Ｎ材料を含む。
このデバイスは、障壁層、スペーサ構造、逆分極された構造、及び金属ゲートに接し、且つ、それらの上方に位置するパッシベーション層を更に含み得る。パッシベーション層は、金属ゲートの或る領域を露出させる開口、障壁層の第１の領域を露出させる開口、及び障壁層の第２の領域を露出させる開口を有する。
このデバイスは、パッシベーション層と障壁層の第１の領域とに接する金属ソース、及びパッシベーション層と障壁層の第２の領域とに接する金属ドレインを更に含み得る。金属ソースはチャネル層に電気的に接続される。金属ドレインは、チャネル層に電気的に接続され、且つ、金属ソースから水平に離間される。
幾つかの実装において、金属ソースの一部が、金属ゲートの一部の直上でパッシベーション層に接する。第２のＩＩＩ族‐Ｎ材料はＧａＮを含み得る。第３のＩＩＩ族‐Ｎ材料はＩｎＧａＮを含み得る。第１のＩＩＩ族‐Ｎ材料はＡｌＧａＮを含み得る。
このデバイスは更に、チャネル層の頂部にある二次元電子ガス（２ＤＥＧ）を更に含み得る。金属ゲート上に接地が印加されるとき、逆分極された構造は、２ＤＥＧの電子を枯渇させる。スペーサ構造は、障壁層及び逆分極された構造に共通の２つの要素を含み、逆分極された構造は、障壁層に存在しない要素を含む。
別の例において、トランジスタを含む集積回路デバイスを形成する方法が、頂部表面を有するバッファ層を形成すること、バッファ層の頂部表面に接するように、頂部表面を有するＩＩＩ族‐Ｎチャネル層を形成すること、ＩＩＩ族‐Ｎチャネル層の頂部表面に接するように、頂部表面を有するＩＩＩ族‐Ｎ障壁層を形成すること、ＩＩＩ族‐Ｎ障壁層の頂部表面に接するように、頂部表面を有するＩＩＩ族‐Ｎスペーサ層を形成すること、このＩＩＩ族‐Ｎスペーサ層の頂部表面に接するように、頂部表面を有し、且つ、ＩＩＩ族‐Ｎ障壁層及びＩＩＩ族‐Ｎスペーサ層とは異なるＩＩＩ族‐Ｎキャップ層を形成すること、及びＩＩＩ族‐Ｎキャップ層の頂部表面に接するように金属の層を形成することを含む。
幾つかの例において、ＩＩＩ族‐Ｎスペーサ層はＩＩＩ族‐Ｎ障壁層とは異なり得る。この方法は、金属ゲートを形成するように、及び、ＩＩＩ族‐Ｎキャップ層の頂部表面を露出させるように金属の層をエッチングすることを更に含み得る。金属ゲートは頂部表面を有する。ＩＩＩ族‐Ｎキャップ層は、逆分極キャップを形成するように、及び、ＩＩＩ族‐Ｎスペーサ層を露出させるようにエッチングされ得る。
幾つかの例において、この方法は、障壁層、スペーサ構造、逆分極キャップ、及び金属ゲートに接するパッシベーション層を堆積させることを更に含み得る。この方法は、障壁層の頂部表面を露出させるソース開口と、障壁層の頂部表面を露出させるドレイン開口と、金属ゲートの頂部表面の或る領域を露出させるゲート開口とを形成するようにパッシベーション層をエッチングすることを更に含み得る。この方法は、それぞれ、ソース開口と、ドレイン開口と、ゲート開口とを充填するため、障壁層と、パッシベーション層と、金属ゲートとに接する金属の層を堆積させることを更に含み得る。この方法は、障壁層に接する金属ソース及び金属ドレイン、及び金属ゲートに接する金属拡張部を形成するように金属の層をエッチングすることを更に含み得る。一例において、金属ソースの一部が、金属ゲートの一部の直上でパッシベーション層に接する。
図２Ａは、本発明の一実施例に従った、例示のエンハンスメントモードＩＩＩ族‐Ｎ高電子移動度トランジスタ（ＨＥＭＴ）２００を図示する。これ以降に更に詳細に説明するように、逆分極キャップを備えたエンハンスメントモードＩＩＩ族‐Ｎ ＨＥＭＴを大量生産で信頼性を持って製造するために、材料及び選択性エッチングが用いられる。
エンハンスメントモードＩＩＩ族‐Ｎ ＨＥＭＴ２００は、エンハンスメントモードＩＩＩ族‐Ｎ ＨＥＭＴ１００と類似するため、両方のエンハンスメントモードＩＩＩ族‐Ｎ ＨＥＭＴに共通の構造を示すために同じ符号を用いる。現在の例において、エンハンスメントモードＩＩＩ族‐Ｎ ＨＥＭＴ２００は、エンハンスメントモードＩＩＩ族‐Ｎ ＨＥＭＴ２００では凹部１１９が省かれているという点で、エンハンスメントモードＩＩＩ族-Ｎ ＨＥＭＴ１００とは異なる。
図２Ａに示すように、エンハンスメントモードＩＩＩ族‐Ｎ ＨＥＭＴ２００はまた、エンハンスメントモードＩＩＩ族‐Ｎ ＨＥＭＴ２００が、層状構造１１２の障壁層１１８の頂部表面に接するスペーサ構造２１０を含むという点で、エンハンスメントモードＩＩＩ族‐Ｎ ＨＥＭＴ１００とは異なる。スペーサ構造２１０は、障壁層１１８を形成するために用いられるＩＩＩ族‐Ｎ材料に対して選択的にエッチングされ得るＩＩＩ族‐Ｎ材料で実装される。
現在の例において、スペーサ構造２１０はＧａＮで実装され、障壁層１１８はＡｌＧａＮで実装される。そのため、スペーサ構造２１０は、障壁層１１８を実装するために用いられるＩＩＩ族‐Ｎ材料とは異なるＩＩＩ族‐Ｎ材料で実装される。スペーサ構造２１０は、ドープされてもよく、ドープされなくてもよい。ドープされないＧａＮスペーサ構造の利点の一つは、ドープされないＧａＮスペーサ構造はＭｇのようなｐ型ドーパントの複雑性を回避するという点である。
エンハンスメントモードＩＩＩ族‐Ｎ ＨＥＭＴ２００は更に、エンハンスメントモードＩＩＩ族‐Ｎ ＨＥＭＴ２００が、スペーサ構造２１０の頂部表面に接する逆分極キャップ構造２１２と、逆分極キャップ構造２１２の頂部表面に接する金属ゲート２１４とを含むという点でエンハンスメントモードＩＩＩ族‐Ｎ ＨＥＭＴ１００とは異なる。
逆分極キャップ構造２１２はＩＩＩ族‐Ｎ材料で実装され、これは、通常は２ＤＥＧ１３０を枯渇させ、且つ、スペーサ構造２１０を形成するために用いられるＩＩＩ族‐Ｎ材料に対して選択的にエッチングされる必要はない。スペーサ構造２１０は、障壁層１１８を形成するために用いられるＩＩＩ族‐Ｎ材料に対して選択的にエッチングされ得るＩＩＩ族‐Ｎ材料で実装される。
現在の例において、逆分極キャップ構造２１２はＩnＧａＮで実装され、スペーサ構造２１０はＧａＮで実装され、障壁層１１８はＡｌＧａＮで実装される。このように、逆分極キャップ構造２１２は、スペーサ構造２１０を実装するために用いられるＩＩＩ族‐Ｎ材料とは異なるＩＩＩ族‐Ｎ材料で実装される。また、スペーサ構造２１０は、障壁層１１８及び逆分極キャップ構造２１２とは異なるＩＩＩ族‐Ｎ材料で実装される。
また、エンハンスメントモードＩＩＩ族‐Ｎ ＨＥＭＴ２００は、エンハンスメントモードＩＩＩ族‐Ｎ ＨＥＭＴ２００が、障壁層１１８、スペーサ構造２１０、逆分極キャップ構造２１２、及び金属ゲート２１４に接するパッシベーション層２１６を含むという点で、エンハンスメントモードＩＩＩ族‐Ｎ ＨＥＭＴ１００とは異なる。
パッシベーション層２１６は、金属ゲート２１４の或る領域を露出させる開口、障壁層１１８の第１の領域を露出させる開口、及び障壁層１１８の第２の領域を露出させる開口を有する。金属ソース１２４が、障壁層１１８の第１の領域に接するようにパッシベーション層２１６内の開口を介して延び、金属ドレイン１２６が、障壁層１１８の第２の領域に接するようにパッシベーション層２１６内の開口を介して延びる。
オペレーションにおいて、金属ゲート２１４、金属ソース１２４、及び金属ドレイン１２６上に接地が印加されるとき、金属ゲート２１４の直下に二次元電子ガス２ＤＥＧ１３０は存在せず、２ＤＥＧ１３０による金属ドレイン１２６から金属ソース１２４への電流は流れない。このケースを図２Ａに図示する。図２Ｂは、本発明に従って、金属ゲート２１４上に閾値電圧より大きい正の電圧が印加されるときのエンハンスメントモードＩＩＩ族‐Ｎ ＨＥＭＴ２００の一例を図示する断面図を示す。
図２Ｂに示すように、閾値電圧より大きい正の電圧が金属ゲート２１４に印加されることで、金属ゲート２１４の直下に２ＤＥＧ１３０が生成される。その結果、接地が金属ソース１２４上に印加され、正の電圧が金属ドレイン１２６上に印加され、閾値電圧より大きい正の電圧が金属ゲート２１４上に印加されるとき、２ＤＥＧ１３０による金属ドレイン１２６から金属ソース１２４への電流が流れる。
図２Ｃは、本発明に従ったエンハンスメントモードＩＩＩ族‐Ｎ ＨＥＭＴ２００のオペレーションを更に図示するバンド図を示す。図２Ｃに示すように、ライン２５０Ａ及び２５０Ｂは、金属ゲート２１４への接地の印加を表し、ライン２６０Ａ及び２６０Ｂは、金属ゲート２１４への１．２Vの印加を表す。
ライン２５０Ａ、２５０Ｂ、２６０Ａ、及び２６０Ｂは、８ｎｍの厚み及び１０％のインジウムを有するＩｎＧａＮキャップ構造２１２と、１０ｎｍの厚みを有するＧａＮスペーサ構造２１０と、１０ｎｍの厚み及び２５％のアルミニウムを有するＡｌＧａＮ障壁層１１８と、０．４Ｖの閾値電圧とを有するＨＥＭＴ２００に基づく。また、領域ＡはＩｎＧａＮキャップ構造２１２を表し、領域ＢはＧａＮスペーサ構造２１０を表し、領域ＣはＡｌＧａＮ障壁層１１８を表し、領域Ｄは２ＤＥＧ１３０を表し、領域ＥはＧａＮチャネル１１６を表す。
図２Ｃに更に示されるように、金属ゲート２１４に接地が印加されるとき２ＤＥＧ１３０は電子が枯渇される。しかし、金属ゲート２１４に印加されるゲート電圧Ｖｇが閾値電圧を超えるとき、２ＤＥＧ１３０には電子が存在しオンになる。Ｐ地点で図示するように、１．２Ｖのゲート電圧が印加されるとき２ＤＥＧ１３０はオンであり電子が存在する。また、チャネル形成後、いくらかのゲート電圧がＧａＮスペーサ構造２１０を介して下がり、これは、フォワードゲート電圧の範囲を拡張する。
エンハンスメントモードＩＩＩ族‐Ｎ ＨＥＭＴ２００の閾値電圧は、逆分極キャップ構造２１２の厚みを変えることによって変更され得る。例えば、ＩnＧａＮキャップ構造２１２の厚みを約８０ｎｍから約１２０ｎｍまで増大させると、閾値電圧が約０．４Vから約１．２Vまで増大する。
また、エンハンスメントモードＩＩＩ族‐Ｎ ＨＥＭＴ２００の閾値電圧は、逆分極キャップ構造２１２のモル分率を変えることによっても変更され得る。例えば、ＩｎＧａＮキャップ構造２１２におけるインジウムのパーセンテージを約１０％から約１５％まで増大させると、閾値電圧が約０．４Ｖから約１．２Ｖまで増大する。
良好な品質の層を生成するためのＩｎＧａＮキャップ構造２１２の最大厚みは、ＩｎＧａＮキャップ構造２１２に存在するインジウムのパーセンテージに依存する。例えば、ＩｎＧａＮキャップ構造２１２が１０％のインジウムを含むとき、良好な品質の層の最大厚みは３０ｎｍである。ＩｎＧａＮキャップ構造２１２が１５％のインジウムを含むとき、良好な品質の層の最大厚みは１５ｎｍである。これらの厚みは、所望の範囲の閾値電圧を達成するために充分である。
図３Ａ〜図３Ｈは、本発明に従ってエンハンスメントモードＩＩＩ族‐Ｎ ＨＥＭＴを形成する方法を図示する断面図を示す。図３Ａに示すように、本発明の方法は、従来通り形成された単結晶Ｓｉ半導体基板３１０（例えば、＜１１１＞）を用いる。
図３Ａに更に示されるように、本発明の方法は、基板３１０上に層状構造３１２を形成することにより開始する。層状構造３１２は、バッファ層３１４、チャネル層３１６、及び障壁層３１８を含む。バッファ層３１４、チャネル層３１６、及び障壁層３１８は各々１つ又は複数の順次ＩＩＩ族窒化物層で実装され得、ＩＩＩ族はＩｎ、Ｇａ、及びＡｌの１つ又は複数を含む。例えば、バッファ層３１４は、ＡｌＮ（熱的に安定した材料）、ＡｌＧａＮ、及びＧａＮの順次層で実装され得る。また、チャネル層３１６は、例えばＧａＮで実装され得、障壁層３１８は、例えばＡｌＧａＮで実装され得る。
層状構造３１２は、基板１１０をＭＯＣＶＤリアクタ内に置くこと、及び基板３１０の頂部表面上にバッファ層３１４を、バッファ層３１４の頂部表面上にチャネル層３１６を、及びチャネル層３１６の頂部表面上に障壁層３１８をエピタキシャル成長させることによるなど、従来の方式で形成され得る。そのため、層状構造３１２は、基板３１０上にバッファ層３１４を成長させること、バッファ層３１４上にＩＩＩ族‐Ｎチャネル層３１６を成長させること、及びＩＩＩ族‐Ｎチャネル層３１６上にＩＩＩ族‐Ｎ障壁層３１８を成長させることによって形成され得る。
図３Ａに更に示されるように、層状構造３１２の従来の形成に続き、この方法は、層状構造３１２の頂部表面に接するようにＩＩＩ族‐Ｎスペーサ層３２０を形成することにより継続し、その後、ＩＩＩ族‐Ｎスペーサ層３２０の頂部表面に接するＩＩＩ族‐Ｎキャップ層３２２の形成が続く。
層状構造３１２の障壁層３１８のＩＩＩ族‐Ｎ材料に対して選択的エッチであるＩＩＩ族‐Ｎスペーサ層３２０は、例えばＧａＮで実装され得る。また、ＩＩＩ族‐Ｎスペーサ層３２０に対して選択的エッチである必要がないＩＩＩ族‐Ｎキャップ層３２２は、例えばＩnＧａＮで実装され得る。更に、ＩＩＩ族‐Ｎスペーサ層３２０及びＩＩＩ族‐Ｎキャップ層３２２はいずれも、障壁層１１８の形成に続いて従来の方式でＭＯＣＶＤリアクタにおいてエピタキシャル成長され得る。
次に、ゲート金属３２４の層が、Ｔｉ、ＴｉＮ、Ａｌ、及びＷなど一般的な金属を用いて、ＩＩＩ族‐Ｎキャップ層３２２の頂部表面に接するようにスパッタ堆積される。ゲート金属層３２４が堆積された後、パターニングされたフォトレジスト層３２６が、従来の方式でゲート金属層３２４上に形成され、この方式は、フォトレジストの層を堆積すること、マスクとして知られるパターニングされた黒／透明ガラスプレートを介して光を投射して、光に曝されたフォトレジスト領域を軟化させること、及び軟化されたフォトレジスト領域を取り除くことを含む。
図３Ｂに示すように、パターニングされたフォトレジスト層３２６が形成された後、ＩＩＩ族‐Ｎキャップ層３２２の頂部表面を露出するように、及びＩＩＩ族‐Ｎキャップ層３２２の頂部表面上にある金属ゲート３２８を形成するように、ゲート金属層３２４の露出された領域がエッチングされる。ゲート金属層３２４は、反応性イオンエッチングなどのドライエッチング又はタイムドウェットエッチを用いてエッチングされ得る。
これに続いて、図３Ｃに示すように、ＩＩＩ族‐Ｎスペーサ層３２０の頂部表面を露出させるように、及びＩＩＩ族‐Ｎスペーサ層３２０の頂部表面上にある逆分極キャップ構造３３０を形成するように、ＩＩＩ族‐Ｎキャップ層３２２がエッチングされる。また、図３Ｃに更に示されるように、この除去は、２ＤＥＧ３３１も生成する。現在の例において、ＩＩＩ族‐Ｎキャップ層３２２は、ＩＩＩ族‐Ｎキャップ層３２２がウエハ上の任意の場所にエッチングされることを確実にするためのオーバーエッチングを含んで、非選択的タイムドＢＣｌ３ベースのタイムドエッチングでドライエッチングされる。このエッチングが非選択的であり、エッチングレートにいくらかの不均一性があるため、エッチング後に残るスペーサ層３２０の量は場所によって変わる。
図３Ｄに示すように、逆分極キャップ構造３３０が形成された後、層状構造３１２の障壁層３１８の頂部表面を露出させるように、及び障壁層３１８の頂部表面上に位置するスペーサ構造３３２を形成するように、ＩＩＩ族‐Ｎスペーサ層３２０がエッチングされる。現在の例において、ＩＩＩ族‐Ｎスペーサ層３２０は、障壁層３１８に対して選択的であるＳＦ６ベースのケミストリーで、即ち、障壁層３１８より実質的に多くのＩＩＩ族‐Ｎスペーサ層３２０を取り除くエッチャントで、ドライエッチングされる。これは、前のタイムドエッチングに起因する、スペーサ層３２０の場所ごとの変動を補正し、障壁層３１８に対し均一で滑らかな表面及び厚みとなる。スペーサ構造３３２の形成に続いて、パターニングされたフォトレジスト層３２６が、アセトンを用いるなどの従来の方式で取り除かれる。
図３Ｅに示すように、パターニングされたフォトレジスト層３２６が取り除かれた後、パッシベーション層３３４が、障壁層３１８、金属ゲート３２８、キャップ構造３３０、及びスペーサ構造３３２上に従来の方式で堆積される。パッシベーション層３３４は、例えばSｉ３Ｎ４の層で実装され得、その後ＳｉＯ２の層が続く。パッシベーション層３３４の形成後、パターニングされたフォトレジスト層３３６が、従来の方式でパッシベーション層３３４の頂部表面上に形成される。（図３Ｅに示す切断面の外にあるパターニングされたフォトレジスト層３３６における開口を図示するため、パターニングされたフォトレジスト層３３６内に一対の垂直破線を示す。）
図３Ｆに示すように、パターニングされたフォトレジスト層３３６が形成された後、各々障壁層３１８の頂部表面を露出させる、ソース開口３４０及びドレイン開口３４２を形成するように、パッシベーション層３３４の露出された領域がエッチングされる。代替として、下にある障壁層３１８の一部又は全ても、障壁層３１８内の垂直破線で図示するようにエッチングされ得る。
また、このエッチングは更に、金属ゲート３２８の頂部表面の或る領域を露出させる、パッシベーション層３３４におけるゲート開口３４３を形成する（ゲート開口３４３は、図３Ｆに示す切断面の外にあるため、一対の垂直破線で示す）。これに続いて、パターニングされたフォトレジスト層３３６が、従来の方式で取り除かれる。
次に、図３Ｇに示すように、障壁層３１８、金属ゲート３２８の一部、及びパッシベーション層３３４に接するように、オーミック金属３４４の層が従来の方式で堆積される。現在の例において、オーミック金属層３４４はチタンの層で実装され得、その後、アルミニウムの層、及び上にあるタングステン又は窒化アルミニウムの層が続く。オーミック金属層３４４の形成後、パターニングされたフォトレジスト層３４６が、従来の方式でオーミック金属層３４４の頂部表面上に形成される。（図３Ｇの切断面の外にあるパターニングされたフォトレジスト層３３６により保護されるオーミック金属層３４４の領域を図示するため、パターニングされたフォトレジスト層３４６内に一対の垂直破線を示す。）
図３Ｈに示すように、パターニングされたフォトレジスト層３４６が形成された後、金属ソース３５０を形成するようにオーミック金属層３４４の露出された領域がエッチングされ、金属ソース３５０は、パッシベーション層３３４に接し、障壁層３１８に接するようにソース開口３４０に存在し、フィールドプレートを形成するため金属ゲート３２８の頂部表面の直上に存在するように延びるように形成される。このエッチングは更に、障壁層３１８に接するようにドレイン開口３４２に存在する金属ドレイン３５２を形成する。
このエッチングは更に、金属ゲート３２８の頂部表面に接するようにゲート開口３４３に存在する金属拡張部３５４（図３Ｈに示す切断面の外にある金属拡張部３５４を示すため破線で示す）も形成する。これに続いて、パターニングされたフォトレジスト層３４６が従来の方式で取り除かれる。
パターニングされたフォトレジスト層３４６が取り除かれると、その結果の構造は、金属ソース３５０及び金属ドレイン３５２をチャネル層３１６における２ＤＥＧ３３１に電気的に接続するため、５００〜９００℃の範囲の温度で合金化される。図３Ｈに更に示されるように、金属ソース３５０と障壁層３１８との間の接合、及び金属ドレイン３５２と障壁層３１８との間の接合は、この金属が障壁層３１８を介して合金化することを図示するため破線になっている。この後、この方法は従来の工程で継続する。
このように、エンハンスメントモードＩＩＩ族‐Ｎ ＨＥＭＴ及び逆分極キャップを備えたエンハンスメントモードＩＩＩ族‐Ｎ ＨＥＭＴを形成する方法を説明してきた。本発明の一つ利点は、障壁層３１８に対するスペーサ層３２０のエッチング選択性により、逆分極キャップを備えたエンハンスメントモードＩＩＩ族‐Ｎ ＨＥＭＴが信頼性を持って大量生産で製造され得るという点である。また、閾値電圧は、逆分極キャップ層３２２の厚み又はインジウムモル分率を変更することにより調節され得る。更に、スペーサ層３２０により、フォワードゲート電圧Ｖｇの範囲も拡張され得る。
本発明に関連する技術に習熟した者であれば、本発明の特許請求の範囲内で、説明した例示の実施例に変形が成され得ること、及び他の実施例を実装し得ることが分かるであろう。
Claims (19)
- トランジスタを含む集積回路デバイスであって、
頂部表面を有する基板、
頂部表面を有し、且つ、前記基板の前記頂部表面に接するバッファ層と、前記バッファ層に接するチャネル層と、前記チャネル層に接する障壁層とを含む層状構造であって、前記障壁層が第１のＩＩＩ族‐Ｎ材料を含む、前記層状構造、
頂部表面を有し、且つ、前記層状構造の前記頂部表面に接するスペーサ構造であって、前記第１のＩＩＩ族‐Ｎ材料とは異なる第２のＩＩＩ族‐Ｎ材料を含む、前記スペーサ構造、
頂部表面を有し、且つ、前記スペーサ構造の前記頂部表面に接する逆分極された構造であって、前記第２のＩＩＩ族‐Ｎ材料とは異なる第３のＩＩＩ族‐Ｎ材料を含む、前記逆分極された構造、及び
前記逆分極された構造の前記頂部表面に接する金属ゲート、
を含む、集積回路デバイス。 - 請求項１に記載のデバイスであって、
前記障壁層、前記スペーサ構造、前記逆分極された構造、及び前記金属ゲートに接し、且つ、それらの上に位置するパッシベーション層、
を更に含み、
前記パッシベーション層が、前記金属ゲートの或る領域を露出させる開口、前記障壁層の第１の領域を露出させる開口、及び前記障壁層の第２の領域を露出させる開口を有する、
集積回路デバイス。 - 請求項２に記載のデバイスであって、
前記パッシベーション層と前記障壁層の前記第１の領域とに接する金属ソースであって、前記チャネル層に電気的に接続される前記金属ソース、及び
前記パッシベーション層と前記障壁層の前記第２の領域とに接する金属ドレインであって、前記チャネル層に電気的に接続され、且つ、前記金属ソースから水平に離間される前記金属ドレイン、
を更に含む、集積回路デバイス。 - 請求項３に記載のデバイスであって、前記金属ソースの一部が、前記金属ゲートの一部の直上で前記パッシベーション層に接する、集積回路デバイス。
- 請求項３に記載のデバイスであって、前記第２のＩＩＩ族‐Ｎ材料がＧａＮを含む、集積回路デバイス。
- 請求項５に記載のデバイスであって、前記第３のＩＩＩ族‐Ｎ材料がＩｎＧａＮを含む、集積回路デバイス。
- 請求項６に記載のデバイスであって、前記第１のＩＩＩ族‐Ｎ材料がＡｌＧａＮを含む、集積回路デバイス。
- 請求項７に記載のデバイスであって、前記チャネル層の頂部にある二次元電子ガス（２ＤＥＧ）を更に含み、前記金属ゲート上に接地が印加されるとき、前記逆分極された構造が前記２ＤＥＧの電子を枯渇させる、集積回路デバイス。
- 請求項６に記載のデバイスであって、前記スペーサ構造が、前記障壁層及び前記逆分極された構造に共通の２つの要素を含み、前記逆分極された構造が、前記障壁層に存在しない要素を含む、集積回路デバイス。
- トランジスタを含む集積回路デバイスを形成する方法であって、
頂部表面を有するバッファ層を形成すること、
前記バッファ層の前記頂部表面に接するようにＩＩＩ族‐Ｎチャネル層を形成することであって、前記ＩＩＩ族‐Ｎチャネル層が頂部表面を有すること、
前記ＩＩＩ族‐Ｎチャネル層の前記頂部表面に接するようにＩＩＩ族‐Ｎ障壁層を形成することであって、前記ＩＩＩ族‐Ｎ障壁層が頂部表面を有すること、
前記ＩＩＩ族‐Ｎ障壁層の前記頂部表面に接するようにＩＩＩ族‐Ｎスペーサ層を形成することであって、前記ＩＩＩ族‐Ｎスペーサ層が頂部表面を有すること、
前記ＩＩＩ族‐Ｎスペーサ層の前記頂部表面に接するようにＩＩＩ族‐Ｎキャップ層を形成することであって、前記ＩＩＩ族‐Ｎキャップ層が、頂部表面を有し、且つ、前記ＩＩＩ族‐Ｎ障壁層及び前記ＩＩＩ族‐Ｎスペーサ層とは異なること、及び
前記ＩＩＩ族‐Ｎキャップ層の前記頂部表面に接するように金属の層を形成すること、
を含む、方法。 - 請求項１０に記載の方法であって、前記ＩＩＩ族‐Ｎスペーサ層が前記ＩＩＩ族‐Ｎ障壁層とは異なる、方法。
- 請求項１１に記載の方法であって、金属ゲートを形成するように、及び、前記ＩＩＩ族‐Ｎキャップ層の前記頂部表面を露出させるように、前記金属の層をエッチングすることであって、前記金属ゲートが頂部表面を有することを更に含む、方法。
- 請求項１２に記載の方法であって、逆分極キャップを形成するように、及び前記ＩＩＩ族‐Ｎスペーサ層を露出させるように、前記ＩＩＩ族‐Ｎキャップ層をエッチングすることを含む、方法。
- 請求項１３に記載の方法であって、スペーサ構造を形成するように、及び前記ＩＩＩ族‐Ｎ障壁層の前記頂部表面を露出させるように、前記ＩＩＩ族‐Ｎスペーサ層をエッチングすることを更に含む、方法。
- 請求項１４に記載の方法であって、前記障壁層と、前記スペーサ構造と、前記逆分極キャップと、前記金属ゲートとに接するパッシベーション層を堆積させることを更に含む、方法。
- 請求項１５に記載の方法であって、前記障壁層の前記頂部表面を露出させるソース開口と、前記障壁層の前記頂部表面を露出させるドレイン開口と、前記金属ゲートの前記頂部表面の或る領域を露出させるゲート開口とを形成するように、前記パッシベーション層をエッチングすることを更に含む、方法。
- 請求項１６に記載の方法であって、それぞれ、前記ソース開口と前記ドレイン開口と前記ゲート開口とを充填するため、前記障壁層と前記パッシベーション層と前記金属ゲートとに接する金属の層を堆積させることを更に含む、方法。
- 請求項１７に記載の方法であって、前記障壁層に接する金属ソース及び金属ドレイン、及び前記金属ゲートに接する金属拡張部を形成するように、前記金属の層をエッチングすることを更に含む、方法。
- 請求項１８に記載の方法であって、前記金属ソースの一部が、前記金属ゲートの一部の直上で前記パッシベーション層に接する、方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/302,997 US8723226B2 (en) | 2011-11-22 | 2011-11-22 | Manufacturable enhancement-mode group III-N HEMT with a reverse polarization cap |
| US13/302,997 | 2011-11-22 | ||
| PCT/US2012/066296 WO2013078341A1 (en) | 2011-11-22 | 2012-11-21 | Enhancement-mode group iii-n high electronic mobility transistor with reverse polarization cap |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2015502050A true JP2015502050A (ja) | 2015-01-19 |
| JP2015502050A5 JP2015502050A5 (ja) | 2016-01-14 |
| JP6134730B2 JP6134730B2 (ja) | 2017-05-24 |
Family
ID=48425951
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014543563A Active JP6134730B2 (ja) | 2011-11-22 | 2012-11-21 | 逆分極キャップを備えたエンハンスメントモードｉｉｉ族‐ｎ高電子移動度トランジスタ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8723226B2 (ja) |
| JP (1) | JP6134730B2 (ja) |
| CN (1) | CN103930995B (ja) |
| WO (1) | WO2013078341A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2017051530A1 (ja) * | 2015-09-25 | 2018-07-12 | パナソニックＩｐマネジメント株式会社 | 半導体装置 |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9111904B2 (en) * | 2011-11-29 | 2015-08-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Substrate breakdown voltage improvement for group III-nitride on a silicon substrate |
| TWI566328B (zh) | 2013-07-29 | 2017-01-11 | 高效電源轉換公司 | 具有用於產生附加構件之多晶矽層的氮化鎵電晶體 |
| US9799524B2 (en) * | 2015-07-17 | 2017-10-24 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Extended drain MOS device for FDSOI devices |
| US9871067B2 (en) * | 2015-11-17 | 2018-01-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | Infrared image sensor component |
| CN105789296B (zh) * | 2015-12-29 | 2019-01-25 | 中国电子科技集团公司第五十五研究所 | 一种铝镓氮化合物/氮化镓高电子迁移率晶体管 |
| CN105789047B (zh) * | 2016-05-13 | 2018-12-18 | 中国科学院半导体研究所 | 一种增强型AlGaN/GaN高电子迁移率晶体管的制备方法 |
| US10270239B2 (en) | 2016-06-15 | 2019-04-23 | Texas Instruments Incorporated | Overvoltage protection and short-circuit withstanding for gallium nitride devices |
| US10991817B2 (en) | 2016-07-01 | 2021-04-27 | Intel Corporation | Group III-N transistors including source to channel heterostructure design |
| US10269947B1 (en) | 2018-03-09 | 2019-04-23 | Semiconductor Components Industries, Llc | Electronic device including a transistor including III-V materials and a process of forming the same |
| US10680092B2 (en) | 2018-10-01 | 2020-06-09 | Semiconductor Components Industries, Llc | Electronic device including a transistor with a non-uniform 2DEG |
| TWI685968B (zh) | 2018-11-23 | 2020-02-21 | 財團法人工業技術研究院 | 增強型氮化鎵電晶體元件及其製造方法 |
| WO2020118185A1 (en) * | 2018-12-07 | 2020-06-11 | Macom Technology Solutions Holdings, Inc. | Gate metal formation on gallium nitride or aluminum gallium nitride |
| CN110429132B (zh) * | 2019-08-16 | 2023-05-09 | 广东省半导体产业技术研究院 | 栅极结构、栅极结构的制造方法和增强型半导体器件 |
| US10797168B1 (en) | 2019-10-28 | 2020-10-06 | Semiconductor Components Industries, Llc | Electronic device including a high electron mobility transistor that includes a barrier layer having different portions |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002016087A (ja) * | 2000-06-29 | 2002-01-18 | Nec Corp | 半導体装置 |
| JP2004335960A (ja) * | 2003-05-12 | 2004-11-25 | Kri Inc | 電界効果型トランジスタ |
| JP2007109830A (ja) * | 2005-10-12 | 2007-04-26 | Univ Nagoya | 電界効果トランジスタ |
| JP2007165719A (ja) * | 2005-12-15 | 2007-06-28 | Nippon Telegr & Teleph Corp <Ntt> | 窒化物半導体素子 |
| JP2009503815A (ja) * | 2005-07-20 | 2009-01-29 | クリー インコーポレイテッド | 窒化物ベースのトランジスタおよびエッチストップ層を用いた製造方法 |
| JP2009253126A (ja) * | 2008-04-09 | 2009-10-29 | Sanken Electric Co Ltd | 半導体装置 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3272259B2 (ja) * | 1997-03-25 | 2002-04-08 | 株式会社東芝 | 半導体装置 |
| JP4568118B2 (ja) * | 2003-01-29 | 2010-10-27 | 株式会社東芝 | パワー半導体素子 |
| WO2005062745A2 (en) * | 2003-10-10 | 2005-07-14 | The Regents Of The University Of California | GaN/AlGaN/GaN DISPERSION-FREE HIGH ELECTRON MOBILITY TRANSISTORS |
| JP4041075B2 (ja) * | 2004-02-27 | 2008-01-30 | 株式会社東芝 | 半導体装置 |
| JP2009509343A (ja) | 2005-09-16 | 2009-03-05 | ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア | Ｎ極窒化アルミニウムガリウム／窒化ガリウムエンハンスメントモード電界効果トランジスタ |
| TWI512831B (zh) | 2007-06-01 | 2015-12-11 | Univ California | 氮化鎵ｐ型／氮化鋁鎵／氮化鋁／氮化鎵增強型場效電晶體 |
| US7859021B2 (en) * | 2007-08-29 | 2010-12-28 | Sanken Electric Co., Ltd. | Field-effect semiconductor device |
| US7915643B2 (en) * | 2007-09-17 | 2011-03-29 | Transphorm Inc. | Enhancement mode gallium nitride power devices |
| WO2009076076A2 (en) | 2007-12-10 | 2009-06-18 | Transphorm Inc. | Insulated gate e-mode transistors |
| US8076699B2 (en) | 2008-04-02 | 2011-12-13 | The Hong Kong Univ. Of Science And Technology | Integrated HEMT and lateral field-effect rectifier combinations, methods, and systems |
| JP2010103425A (ja) | 2008-10-27 | 2010-05-06 | Sanken Electric Co Ltd | 窒化物半導体装置 |
| US20100270591A1 (en) * | 2009-04-27 | 2010-10-28 | University Of Seoul Industry Cooperation Foundation | High-electron mobility transistor |
-
2011
- 2011-11-22 US US13/302,997 patent/US8723226B2/en active Active
-
2012
- 2012-11-21 CN CN201280055358.3A patent/CN103930995B/zh active Active
- 2012-11-21 WO PCT/US2012/066296 patent/WO2013078341A1/en active Application Filing
- 2012-11-21 JP JP2014543563A patent/JP6134730B2/ja active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002016087A (ja) * | 2000-06-29 | 2002-01-18 | Nec Corp | 半導体装置 |
| JP2004335960A (ja) * | 2003-05-12 | 2004-11-25 | Kri Inc | 電界効果型トランジスタ |
| JP2009503815A (ja) * | 2005-07-20 | 2009-01-29 | クリー インコーポレイテッド | 窒化物ベースのトランジスタおよびエッチストップ層を用いた製造方法 |
| JP2007109830A (ja) * | 2005-10-12 | 2007-04-26 | Univ Nagoya | 電界効果トランジスタ |
| JP2007165719A (ja) * | 2005-12-15 | 2007-06-28 | Nippon Telegr & Teleph Corp <Ntt> | 窒化物半導体素子 |
| JP2009253126A (ja) * | 2008-04-09 | 2009-10-29 | Sanken Electric Co Ltd | 半導体装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2017051530A1 (ja) * | 2015-09-25 | 2018-07-12 | パナソニックＩｐマネジメント株式会社 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20130126889A1 (en) | 2013-05-23 |
| WO2013078341A1 (en) | 2013-05-30 |
| CN103930995B (zh) | 2018-03-20 |
| JP6134730B2 (ja) | 2017-05-24 |
| US8723226B2 (en) | 2014-05-13 |
| CN103930995A (zh) | 2014-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6134730B2 (ja) | 逆分極キャップを備えたエンハンスメントモードｉｉｉ族‐ｎ高電子移動度トランジスタ | |
| KR101697825B1 (ko) | Hemt 디바이스를 위한 측벽 패시베이션 | |
| CN108807527B (zh) | 具有栅极堆叠中的隧道二极管的iiia族氮化物hemt | |
| JP5323527B2 (ja) | ＧａＮ系電界効果トランジスタの製造方法 | |
| KR102080745B1 (ko) | 질화물 반도체 소자 및 그 제조 방법 | |
| US8962461B2 (en) | GaN HEMTs and GaN diodes | |
| US20110042719A1 (en) | Semiconductor device and method of manufacturing a semiconductor device | |
| JP2010103425A (ja) | 窒化物半導体装置 | |
| JP2006279032A (ja) | 半導体装置及びその製造方法 | |
| KR20160057343A (ko) | 질화갈륨(GaN) 고 전자이동도 트랜지스터용 구조체 | |
| JP2008166469A (ja) | 窒化物半導体装置とその製造方法 | |
| JP2011238931A (ja) | エンハンスメントモード電界効果デバイスおよびそれを製造する方法 | |
| JP2011029247A (ja) | 窒化物半導体装置及びその製造方法 | |
| WO2021189182A1 (zh) | 半导体装置及其制造方法 | |
| CN102148157A (zh) | 制作带有自对准场板的增强型hemt的方法 | |
| US10608102B2 (en) | Semiconductor device having a drain electrode contacting an epi material inside a through-hole and method of manufacturing the same | |
| US20150021666A1 (en) | Transistor having partially or wholly replaced substrate and method of making the same | |
| JP2008072083A (ja) | 窒化物半導体デバイス及びその作製方法 | |
| CN113628962B (zh) | Ⅲ族氮化物增强型hemt器件及其制造方法 | |
| TW202005081A (zh) | 半導體裝置及其製造方法 | |
| US20220376060A1 (en) | Semiconductor device with conductive element formed over dielectric layers and method of fabrication therefor | |
| KR20140141126A (ko) | 전계 완화부를 구비하는 질화물계 트랜지스터 및 이의 제조 방법 | |
| KR102248808B1 (ko) | 반도체 소자 및 그의 제조 방법 | |
| TW202010125A (zh) | 半導體裝置及其製造方法 | |
| TWI832676B (zh) | 高電子遷移率電晶體之製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151118 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151118 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160823 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161122 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170404 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170424 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6134730 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |