JP2009503815A - 窒化物ベースのトランジスタおよびエッチストップ層を用いた製造方法 - Google Patents

窒化物ベースのトランジスタおよびエッチストップ層を用いた製造方法 Download PDF

Info

Publication number
JP2009503815A
JP2009503815A JP2008522820A JP2008522820A JP2009503815A JP 2009503815 A JP2009503815 A JP 2009503815A JP 2008522820 A JP2008522820 A JP 2008522820A JP 2008522820 A JP2008522820 A JP 2008522820A JP 2009503815 A JP2009503815 A JP 2009503815A
Authority
JP
Japan
Prior art keywords
layer
etch stop
gate
stop layer
nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008522820A
Other languages
English (en)
Other versions
JP2009503815A5 (ja
Inventor
ティー．シェパード スコット
ケー．マッケンジー アンドリュー
ティー．アレン スコット
ピー．スミス リチャード
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Cree Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cree Inc filed Critical Cree Inc
Publication of JP2009503815A publication Critical patent/JP2009503815A/ja
Publication of JP2009503815A5 publication Critical patent/JP2009503815A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/432—Heterojunction gate for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/802—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with heterojunction gate, e.g. transistors with semiconductor layer acting as gate insulating layer, MIS-like transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13064—High Electron Mobility Transistor [HEMT, HFET [heterostructure FET], MODFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Drying Of Semiconductors (AREA)
  • Weting (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

ＩＩＩ窒化物電界効果トランジスタ、具体的にＨＥＭＴは、チャネル層、チャネル層上にバリア層、キャップ層上にエッチストップ層、エッチストップ層上に誘電体層、バリア層まで広がるゲートリセス、およびゲートリセス内にゲート接点を備える。エッチストップ層は、バリア層を乾式エッチングに曝さないことによって、リセスゲートの形成に関連する損傷を低減することができる。リセス内のエッチストップ層は除去され、残りのエッチストップ層は、パッシベーション層として働く。

Description

本発明は、半導体デバイスに関し、詳細には、窒化物ベースの活性層およびリセスゲート構造を組み込んだ高電子移動度トランジスタ（ＨＥＭＴ）などのトランジスタ、ならびにその製造方法に関する。
シリコン（Ｓｉ）やガリウムヒ素（ＧａＡｓ）などの材料は、より低電力および（Ｓｉの場合には）より低周波数用途向けの半導体デバイスに幅広く応用されてきている。しかし、これらのより知られている半導体材料は、比較的小さなバンドギャップ（例えば、室温で、Ｓｉの場合には１．１２ｅＶ、ＧａＡｓの場合には１．４２ｅＶ）および／または比較的小さな破壊電圧のため、より高電力および／または高周波数用途向けには十分に適切でないことがある。
ＳｉおよびＧａＡｓが示す難点に照らして、高電力、高温および／または高周波数の用途およびデバイスに対する関心は、炭化ケイ素（αＳｉＣの場合には、室温で２．９９６ｅＶ）やＩＩＩ族窒化物（例えば、ＧａＮの場合には、室温で３．３６ｅＶ）などの広バンドギャップ半導体材料に移ってきた。これらの材料は、一般にガリウムヒ素およびシリコンと比べて、より高い電界破壊強度およびより高い電子飽和速度を有する。
高周波数用途向けに開発されたデバイスの一例が、金属−半導体電界効果トランジスタ（ＭＥＳＦＥＴ）である。ＭＥＳＦＥＴは、高抵抗率または半絶縁性の基板上に、導電性のｐまたはｎドープ材料からなるエピタキシアル層をその基板上に配置することによって形成される。次いで、ソース、ゲート、およびドレイン接点が、エピタキシアル層に対して形成され、電位差（電圧）がゲートに印加されると、それにより空乏領域が形成され、空乏領域は、ソースとドレインの間のチャネルをピンチオフし、それによってデバイスがオフになる。
高電力および／または高周波数用途向けの、特に関心が寄せられている別のデバイスが、高電子移動度トランジスタ（ＨＥＭＴ）であり、これは場合によっては、変調ドープ電界効果トランジスタ（ＭＯＤＦＥＴ）としても知られる。こうしたデバイスは、異なるバンドギャップエネルギーを有し、またバンドギャップが小さい方の材料がより高い電子親和力を有する２種類の半導体材料のヘテロ接合部で、２次元電子ガス（２ＤＥＧ）が形成されるので、いくつかの状況のもとで動作上の利点をもたらすことができる。２ＤＥＧは、非ドープの（「意図的でなくドープされた」）、バンドギャップが小さい方の材料中の蓄積層であり、例えば１０１３キャリア／ｃｍ２を上回る、非常に高いシート電子濃度を有することができる。さらに、バンドギャップが広い方の半導体中からの電子が２ＤＥＧに移動し、そこではイオン化不純物散乱が低減されているため、高い電子移動度が可能になる。
高キャリア濃度と高キャリア移動度がこのように組み合わさることにより、非常に大きな相互コンダクタンスをＨＥＭＴに与えることができ、また高周波数用途向けのＭＥＳＦＥＴに勝る、大きな性能上の利点をもたらすことができる。
窒化ガリウム／窒化アルミニウムガリウム（ＧａＮ／ＡｌＧａＮ）材料系で製造される高電子移動度トランジスタは、前述の高破壊電界、それらの材料の広いバンドギャップ、大きな伝導帯オフセット、および／または高飽和電子ドリフト速度を含めた材料特性を併せもつため、大きな高周波電力を発生させることができる。２ＤＥＧ中の電子の大部分は、ＡｌＧａＮ中の分極によるものとされている。
ＧａＮ／ＡｌＧａＮ系によるＨＥＭＴは、これまでに示されている。ＡｌＧａＮ／ＧａＮ ＨＥＭＴ構造および製造方法は、特許文献１および２に記載されている。半絶縁性炭化ケイ素基板、基板上に窒化アルミニウムバッファ層、バッファ層上に絶縁性窒化ガリウム層、窒化ガリウム層上に窒化アルミニウムガリウムバリア層、および窒化アルミニウムガリウム活性構造上にパッシベーション層を有するＨＥＭＴデバイスが、本願の譲受人に譲渡され、参照により本明細書に組み込む、Ｓｈｅｐｐａｒｄ等の特許文献３に記載されている。
一部の窒化物ベースのトランジスタの製造における１つの段階は、リセス内へのゲート接点の形成である。トランジスタの厚いキャップ構造が、高い電流能力および低分散の達成において望ましい場合がある。しかし、高破壊電界、高周波低分散および／または高相互コンダクタンスを、高周波数性能と同時に達成するためには、キャップ層を貫通するゲートリセスが望ましいことがある。一方、リセスゲート構造の形成に使用されるエッチングプロセスは、下にある１層または複数層のバリア層に損傷を与えることがある。バリア層に対する損傷により、デバイスの動作に悪影響を及ぼす高密度の表面準位またはトラップが形成される恐れがある。ＳｉＮパッシベーションによって低損傷リセスをもたらす技法、およびその結果得られるデバイスについて、その開示を本明細書に完全に記載されているのと同様に本明細書に組み込む、２００４年１月１６日出願の「NITRIDE-BASED TRANSISTORS WITH A PROTECTIVE LAYER AND A LOW-DAMAGE RECESS AND METHODS OF FABRICATION THEREOF」と題する特許文献４に開示されている。ゲート接点を形成する前にリセスゲートをアニールすることにより低損傷リセスをもたらす技法、およびその結果得られるデバイスについて、その開示を本明細書に完全に記載されているのと同様に本明細書に組み込む、２００４年７月２３日出願の「METHODS OF FABRICATING NITRIDE-BASED TRANSISTORS WITH A CAP LAYER AND A RECESSED GATE」と題する特許文献５に記載されている。
米国特許第５，１９２，９８７号明細書 米国特許第５，２９６，３９５号明細書 米国特許第６，３１６，７９３号明細書 米国特許出願第１０／７５８，８７１号明細書 米国特許出願第１０／８９７，７２６号明細書 米国特許出願公開第２００２／００６６９０８号明細書 米国特許仮出願第６０／２９０，１９５号明細書 米国特許出願公開第２００２／０１６７０２３号明細書 米国特許出願公開第２００４／００６１１２９号明細書 米国特許出願公開第２００３／００２００９２号明細書 米国特許第６，６８６，６１６号明細書 米国特許第５，２７０，５５４号明細書 米国特許出願公開第２００３／０１０２４８２号明細書 米国特許仮出願第６０／３３７，６８７号明細書 米国再発行特許第３４，８６１号明細書 米国特許第４，９４６，５４７号明細書 米国特許第５，２００，０２２号明細書 米国特許第６，２１８，６８０号明細書 米国特許第５，２１０，０５１号明細書 米国特許第５，３９３，９９３号明細書 米国特許第５，５２３，５８９号明細書 米国特許第５，２９２，５０１号明細書 米国特許出願第１１／０７８，２６５号明細書 米国特許出願第１１／０８０，９０５号明細書 Shen et al., "High-Power Polarization-Engineered GaN/AlGaN/GaN HEMTs Without Surface Passivation," IEEE Electron Device Letters, Vol. 25, No. 1, pp. 7-9, January 2004 Yu et al., "Schottky barrier engineering in III-V nitrides via the piezoelectric effect," Applied Physics Letters, Vol. 73, No. 13, 1998
本発明のいくつかの実施形態は、ＩＩＩ窒化物ベースのトランジスタ、および下にある層をリセスの形成に関連するエッチングの損傷から保護するためにエッチストップ層を利用する、ＩＩＩ窒化物ベーストランジスタの製造方法を提供する。いくつかの実施形態では、リセスをリセスゲート接点用に使用することができる。
いくつかの実施形態では、ＩＩＩ窒化物ベースのトランジスタは、炭化ケイ素基板、１層または複数層の窒化物ベースの表面層、エッチストップ層、およびリセス内に形成されたゲート接点を備える。いくつかの実施形態は、ゲート接点リセスの製造方法を提供し、その方法は、リセスをエッチストップ層までエッチングすること、および後にリセス内のエッチストップ層の一部分を除去して、ゲート接点向けの表面層の部分を露出させることを含む。ＩＩＩ窒化物ベースのトランジスタは、ＭＥＳＦＥＴ、ＨＥＭＴ、ＪＦＥＴ、ＭＯＳＦＥＴ、ＩＧＢＴ、ＭＩＳＨＦＥＴでも、リセスゲート接点を備える他のどんなトランジスタでもよい。
本発明のいくつかの実施形態では、高電子移動度トランジスタ（ＨＥＭＴ）が、窒化物ベースのチャネル層、チャネル層上に窒化物ベースのバリア層、チャネル層上にエッチストップ層、エッチストップ層上に誘電体層、ならびに誘電体層およびエッチストップ層内に、バリア層まで広がるゲート接点リセスを備える。本発明の他の諸実施形態では、このトランジスタは、窒化物ベースのチャネル層、チャネル層上に窒化物ベースのバリア層、バリア層上にキャップ層、およびキャップ層上に誘電体層を備える。ゲート接点リセスが、誘電体層およびキャップ層を貫通してバリア層まで広がってよい。他の諸実施形態では、ゲート接点リセスが、誘電体層を貫通して、部分的にキャップ層内に広がるが、バリア層までは広がらない。また、他の諸実施形態では、キャップ層、エッチストップ層、および誘電体層がすべて存在する。
本発明のいくつかの実施形態は、基板上に窒化物ベースのチャネル層を形成すること、チャネル層上に窒化物ベースのバリア層を形成すること、チャネル層上にエッチストップ層を形成すること、エッチストップ層上に誘電体層を形成すること、ならびに誘電体層およびエッチストップ層内に、バリア層まで広がるゲートリセスを形成することを含む、ＨＥＭＴの製造方法を提供する。ショットキー接点でよいゲート接点が、ゲートリセス内に形成される。
本発明の別の諸実施形態では、方法は、デバイスのバリア層に対するオーム接点を、ゲートリセスの両側に形成することをさらに含む。いくつかの実施形態では、オーム接点が表面上にまたは部分的にバリア層内に形成されてから、エッチストップ層、誘電体層および／またはゲート接点リセスが形成される。他の諸実施形態では、オーム接点が、エッチストップ層、誘電体層、およびゲート接点リセスの形成後に形成される。次いで、オーム接点リセスが、バリア層の一部分を露出させるように、誘電体層およびエッチストップ層を貫通して設けられる。
また、本発明の別の諸実施形態では、ゲートリセスを形成することが、ゲートリセスに対応する開口をもたらすように誘電体層上にマスク層をパターニングすること、およびパターニングしたマスク層をエッチマスクとして使用して、誘電体層をエッチストップまでエッチングすることを含む。エッチストップ層は、誘電体層のエッチング中にバリア層の表面を分離および保護することによって、ゲートリセス内の損傷を低減させることができる。ゲートリセスを形成することは、ゲートリセス内のエッチストップ層を除去し、それによってゲートリセスをバリア層まで広げることをさらに含む。
本発明のいくつかの実施形態では、誘電体層上およびゲートリセス内に、別の絶縁層が形成される。この絶縁層は、誘電体層と同じ材料でよい。ゲート接点を、ゲートリセス内の絶縁層上に形成することができる。ゲート接点は、誘電体層上にある絶縁層上に広がってもよい。
本発明の別の諸実施形態では、方法は、キャップ層を形成することをさらに含む。キャップ層は、誘電体層の形成前にバリア層上に形成される。次いで、ゲートリセスの形成が、誘電体層をキャップ層までエッチングすること、および次いでゲートリセス内の残りのキャップ層の一部または全部を除去することを含む。本発明のいくつかの実施形態では、キャップ層を形成することは、バリア層上にＧａＮ層を形成することを含む。例えば、ＧａＮ層は、非ドープのＧａＮ層、ＧａＮに傾斜したＡｌＧａＮ層、ＧａＮに傾斜したＡｌＧａＮ層、ならびにドープＧａＮ層および／またはドープＧａＮ層とすることができる。キャップ層を形成することは、バリア層上にＧａＮ層を形成すること、およびＧａＮ層上にＳｉＮ層を形成することを含むこともできる。さらに、ゲートリセスを形成することは、キャップ層を貫通してバリア層内に広がるが、バリア層を貫通しないゲートリセスを形成することを含むこともできる。本発明の特定の諸実施形態では、キャップ層は、ＧａＮベースの半導体材料を含む。また、他の諸実施形態では、キャップ層、エッチストップ層、および誘電体層がすべて、バリア層上に順次形成される。
本発明の別の諸実施形態では、高電子移動度トランジスタの製造方法が、基板上にＧａＮベースの半導体材料からなる第１の層を形成すること、および第１の層上に、ＡｌＧａＮベースの半導体材料からなる第２の層を形成することであって、第２の層が、第１の層と第２の層の間の境界面に近接する領域内に２次元電子ガスを誘起するように構成されることを含む。ＡｌＮ、ＳｉＯ２、ＧａＮまたはＡｌＧａＮでよい第３の層が、第２の層上に形成されて、エッチストップ層として使用される。ＳｉＮなどの誘電体でよい第４の層が、第３の層上に形成される。方法は、第３の層および第４の層内に、第２の層まで広がるゲートリセスを形成すること、および次いでゲートリセス内にゲート接点を形成することをさらに含む。ゲート接点は、ショットキーゲート接点でよい。
本発明の別の諸実施形態では、ゲートリセスを形成することが、ＧａＮベースの半導体材料からなる第４の層上に、ゲートリセスに対応する開口をもたらすようにマスク層をパターニングすること、およびパターニングしたマスク層をエッチマスクとして使用して、第４の層を第３の層までエッチングすることを含む。ゲートリセスを形成することは、ゲートリセス内の第３の層を除去し、それによって、ゲートリセスを第２の層まで広げることをさらに含む。これは、第４の層を、第５の層のエッチングに使用されるエッチマスクと同じパターニング済みマスク層を使用してエッチングすることを含んでもよい。
次に本発明を、本発明の諸実施形態が示された添付の図面を参照して、以下により完全に説明する。ただし、本発明は、本明細書に記載の実施形態に限定されるものと解釈すべきではない。そうではなく、それらの実施形態は、本開示が網羅的で完全なものとなるように、また本発明の範囲を当業者に十分に伝えるように、提供するものである。図面では、層および領域の厚さが、見やすくするために誇張されている。同じ数字は、全体を通じて同じ要素を表す。本明細書では、「および／または」という語は、列挙された関連する諸項目の１つまたは複数のあらゆる組合せを含む。
本明細書で使用される語は、特定の諸実施形態のみを説明するためのものであり、本発明を限定するものではない。本明細書では、単数形「１つの（ａ）」、「１つの（ａｎ）」、および「その（ｔｈｅ）」は、文脈上明らかに示す場合を除き、複数形も含むものとする。「備える（ｃｏｍｐｒｉｓｅｓ）」および／または「備える（ｃｏｍｐｒｉｓｉｎｇ）」という語は、本明細書中で使用されるとき、述べられたフィーチャ、整数、ステップ、動作、要素、および／または構成要素の存在を指定するが、１つまたは複数の他のフィーチャ、整数、ステップ、動作、要素、構成要素および／またはそれらの群の存在または追加を妨げないことがさらに理解されよう。
層、領域、または基板などの要素が、別の要素「上に（ｏｎ）」ある、または別の要素「上に（ｏｎｔｏ）」広がっているといわれる場合、その要素は、他の要素の直接上にあっても、他の要素の直接上に広がってもよく、または介在する要素が存在してもよいことが理解されよう。それとは対照的に、要素が別の要素の「直接上に（ｄｉｒｅｃｔｌｙ ｏｎ）」ある、または別の要素の「直接上に（ｄｉｒｅｃｔｌｙ ｏｎｔｏ）」広がっているといわれる場合、介在する要素は存在しない。要素が別の要素に「接続されている」または「結合されている」といわれる場合、その要素は、他の要素に直接接続されても結合されてもよく、または介在する要素が存在してもよいことも理解されよう。それとは対照的に、要素が別の要素に「直接接続されている」または「直接結合されている」といわれる場合、介在する要素は存在しない。同じ数字は、明細書全体を通じて同じ要素を表す。
様々な要素、構成要素、領域、層および／または部分を説明するために、本明細書において第１、第２などの語が使用されることがあるが、これらの要素、構成要素、領域、層および／または部分は、そうした語によって限定すべきではないことが理解されよう。こうした語は、ある要素、構成要素、領域、層、または部分を、別の領域、層、または部分と区別するために使用されるに他ならない。したがって、以下で論じられる第１の要素、構成要素、領域、層、または部分は、本発明の教示から逸脱することなく、第２の要素、構成要素、領域、層、または部分と呼ぶことができる。
さらに、「低い方の」または「底部の」や、「高い方の」または「上部の」などの相対語が、図中に示したある要素の別の要素との関係を記載するために本明細書で使用されることがある。相対語は、図中に示された向きに加えて、デバイスの様々な向きを含むものであることが理解されよう。例えば、図中のデバイスが上下反対にされる場合、他の要素の「低い方の」側にあると記載された要素は、他の要素の「高い方の」側に向けられることになる。したがって、「低い方の」という例示的な語は、図の特定の向きに応じて、「低い方の」および「高い方の」向きをどちらも含むことができる。同様に、図の１つに記載のデバイスが上下反対にされる場合、他の要素の「下に（ｂｅｌｏｗ）」または「下に（ｂｅｎｅａｔｈ）」あると記載された要素は、他の要素の「上に」向けられることになる。したがって、「下に（ｂｅｌｏｗ）」または「下に（ｂｅｎｅａｔｈ）」という例示的な語は、上と下のどちらの向きも含むことができる。
本発明の諸実施形態は、本明細書において、本発明の理想化された諸実施形態の概略図である断面図を参照して説明される。したがって、例えば製造技法および／または公差の結果として、図の形状との違いが予想される。したがって、本発明の諸実施形態は、本明細書に示される領域の特定の形状に限定されると解釈すべきではなく、例えば製造から生ずる形状のずれを含むべきである。例えば、矩形として示されるエッチングされた領域は、一般に、テーパ状のフィーチャ、丸いフィーチャ、または曲線状のフィーチャを有する。したがって、図中に示される領域は、実際は概略であり、その形状はデバイスの領域の正確な形状を示すものではなく、本発明の範囲を限定するものではない。
別段の定義がない限り、本明細書で使用される（技術用語および科学用語を含む）すべての語は、本発明にふさわしい当業者に一般に理解されるものと同じ意味を有する。一般に使用される辞書で定義されるような語は、関連技術および本明細書の文脈におけるその意味と一致する意味を有するものと解釈すべきであり、本明細書において明示的にそのように定義されない限り、理想化されたまたは過度に形式的な意味に解釈されないことが、さらに理解されよう。
別のフィーチャに「隣接」して配設される構造またはフィーチャという言及は、隣接するフィーチャとオーバーラップする、またはその下にある部分を有することがあることも、当業者には理解されよう。
本発明のいくつかの実施形態は、半導体デバイス内へのデバイスゲートリセスの形成に関連するエッチング損傷を防止することができるエッチストップ層を利用する。後にゲートリセスから除去することができるエッチストップ層は、リセス形成中に、下にある層を保護する。いくつかの実施形態では、ゲートリセス内にない、残りのエッチストップ層の部分が、保護された下にある層の境界面にパッシベーションをもたらす。
本発明の諸実施形態は、ＨＥＭＴ、ＭＥＳＦＥＴ、ＪＦＥＴ、ＭＯＳＦＥＴ、ＩＧＢＴ、ＭＩＳＨＦＥＴ、またはリセスゲート接点を備える他のトランジスタなどの、ＩＩＩ族窒化物ベースのデバイスで使用するのに特に十分に適切となり得る。本明細書では、「ＩＩＩ族窒化物」という用語は、窒素と、周期表のＩＩＩ族の元素、一般にアルミニウム（Ａｌ）、ガリウム（Ｇａ）および／またはインジウム（Ｉｎ）との間で形成された半導体化合物を指す。この用語は、ＡｌＧａＮやＡｌＩｎＧａＮなどの三元化合物および四元化合物も指す。当業者には十分に理解されるように、ＩＩＩ族元素は窒素と結合して、二元（例えばＧａＮ）化合物、三元（例えばＡｌＧａＮ、ＡｌＩｎＮ）化合物、および四元（例えばＡｌＩｎＧａＮ）化合物を形成することができる。これらの化合物はすべて、１モルの窒素が合計１モルのＩＩＩ族元素と組み合わされた実験式を有する。したがって、それらを記述するために、ＡｌｘＧａ１−ｘＮ（ただし０≦ｘ≦１）などの式がしばしば使用される。
本発明の諸実施形態を利用することができるＧａＮベースのＨＥＭＴに適した構造が、文献に記載されている（例えば、本願の譲受人に譲渡された特許文献３、および２００１年７月１２日出願、２００２年６月６日公開の、「ALUMINUM GALLIUM NITRIDE/GALLIUM NITRIDE HIGH ELECTRON MOBILITY TRANSISTORS HAVING A GATE CONTACT ON A GALLIUM NITRIDE BASED CAP SEGMENT AND METHODS OF FABRICATING SAME」と題する特許文献６、２００１年５月１１日出願の、「GROUP III NITRIDE BASED HIGH ELECTRON MOBILITY TRANSISTOR (HEMT) WITH BARRIER/SPACER LAYER」と題する特許文献７、２００２年１１月１４日公開の、「GROUP-III NITRIDE BASED HIGH ELECTRON MOBILITY TRANSISTOR (HEMT) WITH BARRIER/SPACER LAYER」と題する、Ｓｍｏｒｃｈｋｏｖａ等の特許文献８、２００３年７月１１日出願、２００４年４月１日公開の、「NITRIDE-BASED TRANSISTORS AND METHODS OF FABRICATION THEREOF USING NON-ETCHED CONTACT RECESSES」と題する特許文献９、ならびに２００２年７月２３日出願、２００３年１月３０日公開の、「INSULATING GATE ALGAN/GAN HEMT」と題する特許文献１０を参照する。それらの開示をここに、参照によりその全体を本明細書に組み込む）。
本発明の諸実施形態を利用することができるＧａＮベースのＭＥＳＦＥＴに適した構造が、文献に記載されている（例えば、本願の譲受人に譲渡された、２０００年５月１０日出願の、「SILICON CARBIDE METAL-SEMICONDUCTOR FIELD EFFECT TRANSISTORS」と題する特許文献１１、および本願の譲受人に譲渡された、１９９１年６月１４日出願の、「HIGH POWER HIGH FREQUENCY METAL-SEMICONDUCTOR FIELD-EFFECT TRANSISTOR FORMED IN SILICON CARBIDE」と題する特許文献１２を参照する。それらの開示をここに、参照によりその全体を本明細書に組み込む）。
本発明のいくつかの実施形態による製造方法を、図１Ａ〜１Ｈに示す。図１Ａから分かるように、その上に窒化物ベースのデバイスを形成することのできる基板１０が提供される。本発明の特定の諸実施形態では、基板１０は、半絶縁性炭化ケイ素（ＳｉＣ）基板でよく、炭化ケイ素は、例えば４Ｈポリタイプの炭化ケイ素でよい。炭化ケイ素のポリタイプの他の候補には、３Ｃ、６Ｈ、および１５Ｒポリタイプが含まれる。「半絶縁性」という用語は、絶対的な意味ではなく、説明的なものとして使用される。本発明の特定の諸実施形態では、炭化ケイ素のバルク結晶は、室温で約１×１０５Ω−ｃｍ以上の抵抗率を有する。
基板１０上に、バッファ層、核形成層、および／または遷移層（図示せず）を任意選択で設けることができる。例えば、炭化ケイ素基板とデバイスの残りの部分との間で適当な結晶構造の遷移をもたらすために、ＡｌＮバッファ層を設けることができる。さらに、文献に記載されているように、１層または複数層の歪み平衡遷移層（ｓｔｒａｉｎ ｂａｌａｎｃｉｎｇ ｔｒａｎｓｉｔｉｏｎ ｌａｙｅｒ）を設けることもできる（例えば、本願の譲受人に譲渡された、２００２年７月１９日出願、２００３年６月５日公開の、「STRAIN BALANCED NITRIDE HETROJUNCTION TRANSISTORS AND METHODS OF FABRICATING STRAIN BALANCED NITRIDE HETEROJUNCTION TRANSISTORS」と題する特許文献１３、および２００１年１２月３日出願の、「STRAIN BALANCED NITRIDE HETEROJUNCTION TRANSISTOR」と題する特許文献１４を参照する。それらの開示を、本明細書に完全に記載されているのと同様に、参照により本明細書に組み込む）。
適当なＳｉＣ基板は、例えば、本発明の譲受人であるノースカロライナ州ダラムのＣｒｅｅ社により製造されており、製造方法が文献に記載されている（例えば、特許文献１５、特許文献１６、特許文献１７および特許文献１８を参照する。それらの内容を、参照によりその全体を、本明細書に組み込む）。同様に、ＩＩＩ族窒化物のエピタキシアル成長技法も、これまでに文献に記載されている（例えば、特許文献１９、特許文献２０、特許文献２１および特許文献２２を参照する。それらの内容も、参照によりその全体を、本明細書に組み込む）。
基板材料として炭化ケイ素を使用することができるが、本発明の諸実施形態では、サファイア、窒化アルミニウム、窒化アルミニウムガリウム、窒化ガリウム、シリコン、ＧａＡｓ、ＬＧＯ、ＺｎＯ、ＬＡＯ、ＩｎＰなど、どんな適切な基板も利用することができる。いくつかの実施形態では、適当なバッファ層を形成することもできる。
図１Ａに戻ると、基板１０上に窒化物ベースのチャネル層２０が設けられる。チャネル層２０は、上述のようにバッファ層、遷移層、および／または核形成層を使用して、基板１０上に堆積させることができる。チャネル層２０は、圧縮歪みを受けていてよい。さらに、チャネル層および／またはバッファ核形成層（ｂｕｆｆｅｒ ｎｕｃｌｅａｔｉｏｎ ｌａｙｅｒ）および／または遷移層は、ＭＯＣＶＤによって、あるいはＭＢＥまたはＨＶＰＥなど、当業者に公知の他の技法によって、堆積させることができる。
本発明のいくつかの実施形態では、チャネル層２０とバリア層２２の間の境界面で、チャネル層の伝導帯端のエネルギーの方がバリア層の伝導帯端のエネルギーよりも小さいという条件のもとで、チャネル層２０は、ＡｌｘＧａ１−ｘＮ（ただし０≦ｘ＜１）などのＩＩＩ族窒化物である。本発明のいくつかの実施形態ではｘ＝０であり、チャネル層２０がＧａＮであることを意味する。チャネル層２０は、ＩｎＧａＮ、ＡｌＩｎＧａＮなど、他のＩＩＩ族窒化物でもよい。チャネル層２０は、ドープされていなくて（「意図的でなくドープされていて」）よく、約２０Åを超える厚さにまで成長させることができる。チャネル層２０は、超格子、またはＧａＮ、ＡｌＧａＮなどの組合せなどの多層構造でもよい。
チャネル層２０上に窒化物ベースのバリア層２２を設ける。チャネル層２０は、バリア層２２のバンドギャップよりも小さなバンドギャップを有することができ、またチャネル層２０は、バリア層２２よりも大きな電子親和力を有することもできる。バリア層２２は、チャネル層２０上に堆積させることができる。本発明のいくつかの実施形態では、バリア層２２は、厚さが約０．１ｎｍから約４０ｎｍの、ＡｌＮ、ＡｌＩｎＮ、ＡｌＧａＮ、またはＡｌＩｎＧａＮである。本発明の他の諸実施形態では、バリア層２２は、ＧａＮ、ＡｌＮ、およびＡｌＧａＮを含んでよい複数の層を備える。本発明のいくつかの実施形態による層の例が、文献に記載されている（その開示を、本明細書に完全に記載されているのと同様に、参照により本明細書に組み込む、Ｓｍｏｒｃｈｋｏｖａ等の「GROUP-III NITRIDE BASED HIGH ELECTRON MOBILITY TRANSISTOR (HEMT) WITH BARRIER/SPACER LAYER」と題する特許文献８を参照する。）。本発明の特定の諸実施形態では、バリア層２２は、分極効果によりチャネル層２０とバリア層２２の間の境界面で十分なキャリア濃度を誘起させるのに十分なほど厚く、また十分なほど高いＡｌの組成およびドーピングを有する。また、バリア層２２は、バリア層２２と任意の追加の上にある層との間の境界面に堆積されたイオン化不純物または欠陥によるチャネル内での電子の散乱を、低減するまたは最小限に抑えるのに十分なほど厚くあるべきである。
バリア層２２は、ＩＩＩ族窒化物でよく、チャネル層２０のバンドギャップよりも大きなバンドギャップ、およびチャネル層２０よりも小さな電子親和力を有する。したがって、本発明のいくつかの実施形態では、バリア層２２は、ＡｌＧａＮ、ＡｌＩｎＧａＮおよび／またはＡｌＮ、またはそれらの層の組合せである。バリア層２２は、例えば、約０．１ｎｍから約４０ｎｍの厚さでよいが、亀裂または重大な欠陥の形成をその中で引き起こすほど厚くはない。本発明のいくつかの実施形態では、バリア層２２はドープされず、またはｎ型ドーパントで約１０１９ｃｍ−３未満の濃度までドープされる。本発明のいくつかの実施形態では、バリア層２２は、ＡｌｘＧａ１−ｘＮ（ただし０＜ｘ＜１）である。特定の諸実施形態では、アルミニウム濃度は約２５％である。しかし、本発明の他の諸実施形態では、バリア層２２は、アルミニウム濃度が約５％から約１００％のＡｌＧａＮを含む。本発明の特定の諸実施形態では、アルミニウム濃度は約１０％を超える。
図１Ｂに示すように、バリア層上にマスク層４０を、オーム接点用の開口４６をもたらすようにパターニングする。本発明のいくつかの実施形態では、マスク層は、従来のフォトリソグラフィマスク材料でよい。本発明のいくつかの実施形態では、マスク材料は、ＳｉＮ、ＳｉＯ２などでよい。図１Ｃにさらに示すように、例えば、後続のフォトリソグラフィステップおよび蒸着で、オーム性金属をパターニングしてオーム接点材料のパターンを設け、それがアニールされると、オーム接点３０がもたらされる。
図１Ｄは、エッチストップ層２６および誘電体層２８の形成を示す。エッチストップ層２６は、バリア層２２およびオーム接点３０上に形成することができ、エピタキシアル成長させ、かつ／または堆積によって形成することができる。エッチストップ層２６は、スパッタＡｌＮでよい。他の諸実施形態では、エッチストップ層２６は、ＳｉＯ２のｅｘ−ｓｉｔｕプラズマ化学気相成長（ＰＥＣＶＤ）によって形成されたＳｉＯ２でよい。一般に、エッチストップ層２６は、約５０Å〜３００Åの厚さを有することができる。誘電体層２８は、エッチストップ層２６上に形成することができ、堆積によって形成することができる。誘電体層２８の材料は、ｅｘ−ｓｉｔｕのＰＥＣＶＤによってエッチストップ層２６上に形成したＳｉＮ、ＳｉＯ２、またはＳｉＯＮを含むことができる。誘電体層２８は、エッチストップ層２６とは組成が異なる。一般に、誘電体層２８は、約５００Å〜２０００Åの厚さを有することができる。
図１Ｅ〜１Ｇは、ゲートリセス３６の形成を示す。図１Ｅでは、誘電体層２８上に第２のマスクパターン４２を形成して、誘電体層２８の一部分を露出させるウィンドウを形成するようにパターニングする。本発明のいくつかの実施形態では、第２のマスクパターン４２は、従来のフォトリソグラフィマスク材料でよい。本発明のいくつかの実施形態では、マスク材料は、窒化シリコン、二酸化ケイ素などでよい。図１Ｆに示すように、ゲートリセス３６内の少なくとも一部分を含む誘電体層２８の露出された部分を、下にあるエッチストップ層２６が露出するように除去する。リセス３６は、パターニングされたマスク、および誘電体層２８を貫通して下にあるエッチストップ層２６を露出させるエッチングプロセスを利用して形成することができる。誘電体層２８のエッチング速度が、エッチストップ層２６のエッチング速度よりも大きいような、特定のエッチングプロセスが選択される。本発明のいくつかの実施形態では、エッチングプロセスは、低損傷エッチングでよい。ＳｉＮ、ＳｉＯ２およびＳｉＯＮなど、誘電体層２８の材料向けの低損傷エッチング法の例は、ＳＦ６、ＳＦ６／Ｏ２、ＣＦ４、ＣＦ４／Ｏ２および／または他のフッ化種を使用した誘導結合プラズマ、あるいはプラズマに直流成分のない、または直流成分の少ない、電子サイクロトロン共鳴（ＥＣＲ）および／またはダウンストリームプラズマエッチングなどのエッチング技法を含む。
図１Ｇに示すように、ゲートリセス３６内のエッチストップ層２６の露出された部分を除去して、ゲートリセス３６内でバリア層２２の一部分を露出させる。エッチストップ層２６の部分を除去するために、湿式エッチング技法を使用することができる。層を液体薬品中で溶解させることを含む湿式エッチング技法は、与える損傷をより少なくすることができる。それとは対照的に、乾式エッチング技法は一般に、化学的または物理的な衝撃で層をガス状化合物に変換する。エッチストップ層２６がスパッタＡｌＮである諸実施形態では、ＮＨ４ＯＨなど、水酸化物ベースの現像液を使用することができる。エッチストップ層２６がＳｉＯ２である他の諸実施形態では、湿式エッチングは、ＢＯＥまたはＢＨＦを含んでよい。
誘電体層２８、乾式エッチング種、エッチストップ層２６、および湿式エッチングの適切な組合せを、以下の表１に要約する。
Figure 2009503815
本発明のいくつかの実施形態では、リセス３６を、バリア層２２内に広がるように形成する。リセス３６は、例えば、しきい値電圧、周波数性能などのデバイスの性能特性を調整するために、バリア層２２内に広がってよい。リセスは、マスク４２および上述のエッチングプロセスを使用して形成することができる。オーム接点３０がソース接点およびドレイン接点をもたらす特定の諸実施形態では、リセス、および後にゲート接点３２が、ドレイン接点よりもソース接点に近くなるように、リセスをソース接点および／またはドレイン接点の間で中心から外して置くことができる。
図１Ｈから分かるように、ゲート接点３２がリセス内に形成され、バリア層２２の露出された部分に接触する。ゲート接点は「Ｔ」ゲートでよく、従来の製造技法を使用して製造することができる。ゲート接点は、ゲート接点３２のドレイン側３３にある誘電体層２８の一部分を覆うフィールドプレート延長部３２ａを含むことができる。ゲート接点の一部分３２ｂは、文献に記載されているように、より高いクラスの動作を潜在的に可能にするために、ソース側３４にある誘電体層２８にオーバーラップしてもよい（例えば、その開示を、本明細書に完全に記載されているのと同様に、参照により本明細書に組み込む、２００５年３月３日出願の「WIDE BANDGAP TRANSISTORS WITH GATE-SOURCE FIELD PLATES」と題する特許文献２３を参照する。）。適切なゲート材料は、バリア層２２の組成に依存し得るが、いくつかの実施形態では、Ｎｉ、Ｐｔ、ＮｉＳｉｘ、Ｃｕ、Ｐｄ、Ｃｒ、Ｗおよび／またはＷＳｉＮなど、窒化物ベースの半導体材料に対してショットキー接点を形成することができる従来の材料を使用することができる。ゲート接点３２とエッチストップ層２６または誘電体層２８の一方または両方との間に、例えばゲートリセスのエッチングが異方性である結果として、小さな隙間が生じ、その結果、ゲート接点３２とエッチストップ層２６または誘電体層２８の一方または両方との間に、バリア層２２の表面が露出し得ることが可能である。この隙間は、意図的に形成してもよい。
また、図１Ｈから分かるように、オーム接点３０上に形成されたエッチストップ層２６および誘電体層２８の一部分を除去して、オーム接点３０へのアクセスを可能にする。これは、ゲートリセスの形成中またはその後に、いつでも行うことができる。エッチストップ層２６とバリア層２２の間の境界面は、低表面準位密度を有し、バリア層２２からエッチストップ層２６への電子の注入を防止する高い障壁をもたらすことができる。換言すれば、エッチストップ層２６は、良好なパッシベーションをもたらすことができる。
パッシベーション層を、図１Ｈの構造上に形成することもできる。パッシベーション層は、図１Ｈの構造上にブランケット堆積することができる。本発明のいくつかの実施形態では、パッシベーション層は、窒化シリコン、窒化アルミニウム、二酸化ケイ素、ＯＮＯ構造および／または酸窒化物でよい。さらに、パッシベーション層は、組成が一様および／または非一様な、単一の層または複数の層とすることができる。
図２は、本発明の別の諸実施形態によるトランジスタの形成を示す。図２から分かるように、図１Ｈの構造は、ゲートリセス内を含む構造上に形成された絶縁層１３０を有することができる。次いで、絶縁層１３０上にゲート接点３２を形成することができる。絶縁層１３０は、１層または複数層でよく、例えば、ＳｉＮ、ＡｌＮ、ＳｉＯ２および／またはＯＮＯ構造を含んでよい。したがって、本発明のいくつかの実施形態では、文献に記載されているように絶縁ゲートＨＥＭＴを形成することができる（例えば、その開示を本明細書に完全に記載されているのと同様に、参照により本明細書に組み込む、Ｐａｒｉｋｈ等の「INSULATING GATE ALGAN/GAN HEMT」と題する特許文献１０を参照する）。
図３は、本発明の別の諸実施形態によるトランジスタの形成を示す。図３から分かるように、構造は、バリア層上に形成された、バリア層２２を乾式エッチングから保護するキャップ層２４を有することができる。次いで、ゲート接点３２の形成が、誘電体層２８をキャップ層２４まで乾式エッチングすること、および次いで、乾式エッチングによって損傷を受けたキャップ層２４の一部分を除去することを含む。ゲート接点３２を、キャップ層２４上に形成することができる。他の諸実施形態では、キャップ層２４の一部分を除去して、バリア層２２を露出させ、ゲート接点３２をバリア層２２の直接上に形成することができる。誘電体層２８の乾式エッチングおよびキャップ層２４の湿式エッチングを、前述の諸実施形態に従って実施することができる。
バリア層２２とは組成が異なるキャップ層２４は、ＩＩＩ族窒化物でよく、いくつかの実施形態では、ＧａＮ、ＡｌＧａＮおよび／またはＩｎＧａＮなどのＧａＮベースの半導体材料でよい。本発明の特定の諸実施形態では、キャップ層はＧａＮである。キャップ層２４とバリア層２２がどちらもＡｌＧａＮである他の諸実施形態では、キャップ層２４の方が低いＡｌモル分率を有する。キャップ層２４がＧａＮ、ＡｌＧａＮまたはＩｎＧａＮである諸実施形態では、湿式エッチングが、加熱した水酸化物ベース溶液による湿式エッチングおよび／またはフォトエンハンスド（ｐｈｏｔｏ−ｅｎｈａｎｃｅｄ）電気化学湿式エッチングでよい。さらに、キャップ層２４は、組成および／または厚さが一様および／または非一様な単一の層または複数の層とすることができる。本発明のいくつかの実施形態では、キャップ層２４は、文献に記載の傾斜したＡｌＧａＮ層およびＧａＮ層とすることができる（例えば、その開示を、その全体が記載されているのと同様に、参照により本明細書に組み込む、非特許文献１を参照する。）。例えば、本発明のいくつかの実施形態では、キャップ層２４は、ＳｉＮ層がその上にあるＧａＮ層とすることができる。キャップ層２４は、デバイスの上面をチャネルから物理的に遠ざけ、それにより、デバイスの動作に対する表面の影響を低減することができる。
キャップ層２４は、バリア層２２上にブランケット形成することができ、エピタキシアル成長させ、かつ／または堆積により形成することができる。例えば、キャップ層は、ＧａＮキャップ層上へのＳｉＮのｉｎ−ｓｉｔｕ成長によって、あるいはＧａＮキャップ層の上面上へのＳｉＮまたはＳｉＯ２のｅｘ−ｓｉｔｕ ＰＥＣＶＤによって、形成することができる。一般に、キャップ層２４は、約２ｎｍから約５００ｎｍの厚さを有することができる。例えば、ＳｉＮおよびＧａＮからなるキャップ層２４は、約３００ｎｍの厚さを有することができる。他の諸実施形態では、キャップ層２４は、バリア層上２２にｉｎ−ｓｉｔｕ成長によって形成させたＳｉＮでよい。本発明のいくつかの実施形態によるキャップ層の例が、Ｓｍｏｒｃｈｋｏｖａ等の、「GROUP-III NITRIDE BASED HIGH ELECTRON MOBILITY TRANSISTOR (HEMT) WITH BARRIER/SPACER LAYER」と題する特許文献８に記載されている。
図４は、本発明の別の諸実施形態によるトランジスタの形成を示す。図４から分かるように、構造は、バリア層２２上に形成したキャップ層２４、キャップ層２４上に形成したエッチストップ層２６、およびエッチストップ層２６上に形成した誘電体層２８を有することができる。次いで、ゲート接点３２の形成が、誘電体層２８をエッチストップ層２６まで乾式エッチングすること、および次いで、エッチストップ層２６の一部分を除去して、キャップ層２４を露出させることを含むことができる。それによって、エッチストップ層２６は、キャップ層２４を乾式エッチングから保護する。キャップ層２４上にゲート接点３２を形成することができる。誘電体層２８の乾式エッチング、およびエッチストップ層２６の湿式エッチングは、前述の諸実施形態に従って実施することができる。キャップ層２４は、ｉｎ−ｓｉｔｕ成長によって形成させたＳｉＮでよい。
キャップ層２４、エッチストップ層２６および／または誘電体層２８内に、ＳｉＮおよび／またはＳｉＯ２を利用する本発明のいくつかの実施形態では、オーム接点３０が、ＳｉＮおよび／またはＳｉＯ２部分を有する層から、オーム接点金属の形成およびパターニング中のずれ交差を可能にするのに十分大きな距離だけ離隔される。オーム接点金属がＳｉＮ層および／またはＳｉＯ２層に接触する場合、金属が後続の加熱ステップ中にＳｉＮ層および／またはＳｉＯ２層内に拡散する可能性があり、そのためゲート接点と１つまたは複数のオーム接点３０との間に短絡が生ずる恐れがある。
本発明のいくつかの実施形態によるＨＥＭＴデバイスを、文献（例えば、その開示を、本明細書に完全に記載されているのと同様に、参照により本明細書に組み込む、２００５年３月１５日出願の「GROUP III NITRIDE FIELD EFFECT TRANSISTORS (FETs) CAPABLE OF WITHSTANDING HIGH TEMPERATURE REVERSE BIAS TEST CONDITIONS」と題する特許文献２４を参照する。）に記載されたものに類似する高温逆バイアス（ＨＴＲＢ）試験にかけた。試験用のＨＥＭＴデバイスは、ＡｌＮ核形成バッファ層、続いて最後の１００Åほどがチャネル層である約６μｍのＧａＮ、約０．６ｎｍのＡｌＮおよび約２７ｎｍのＡｌＧａＮからなるバリア層、スパッタＡｌＮからなるエッチストップ層、ならびに約１１０ｎｍのＳｉＮからなる誘電体層を含むものであった。ゲート接点を、前述のようにバリア層に対して形成した。
ＨＴＲＢ試験を、２フィンガの、周辺部が０．５ｍｍのデバイスの、異なる２つのウェハロットに対して実施した。約−３．０から約−４．０ボルトのピンチオフ電圧を有するＨＥＭＴの場合、約２８．０ボルトの直流ドレインバイアス、および５６ボルトもの電圧に対応する最大ドレインスイングが予測された。ゲート電圧は、約２．０から約３．０Ｖの間から、約−８から約−１０ボルトの間までスイングすることができる。したがって、試験は、５６ボルトのドレイン−ソース電圧（ＶＤＳ）、−８ボルトのゲート−ソース電圧（Ｖｇｓ）を使用して、１４０℃の通常動作温度で８時間実施された。結果を以下の表２に列挙する。データは、ウェハＡおよびウェハＢそれぞれの上にある５つ以上のデバイスの中間データを表す。Ｐ１は、Ｐｏｕｔ＠１ｄＢ圧縮点を表し、Ｐ３は、Ｐｏｕｔ＠３ｄＢ圧縮点を表し、ＩｉｎｉｔはＨＴＲＢ試験前のゲート漏れ電流を表し、Ｉｅｎｄは、ＨＴＲＢ試験後のゲート漏れ電流を表す。表２の最後の列は、ＨＴＲＢストレス後の、結果として得られるＰ３出力電力の変化（デルタ）を示す。
Figure 2009503815
表２の結果は、ＨＴＲＢストレス後の結果として得られる電力変化が、当業者にとって申し分なく小さくあり得るため、本発明の諸実施形態がＨＴＲＢストレス中に破局的に故障し得ないことを示す。具体的には、本発明のいくつかの実施形態によれば、表２の最後の列に示すように、ＨＴＲＢストレス後に約１ｄＢ未満の電力変化を得ることができる。他の諸実施形態では、ＨＴＲＢストレス後に約０．３ｄＢ未満の電力変化を得ることができる。ウェハＢに関して、０．１５０という結果は、ＨＴＲＢストレス後に任意の測定可能な電力損失がないことを示しているようであるが、実際の増加を示しているようではないことが理解されよう。
本発明の諸実施形態を、特定の操作順序に即して説明してきたが、何らかの順序の修正を行っても、他の操作を含んでも、本発明の教示の恩恵を受けることができる。単一のステップの形で設けられたものとして上記で説明した操作を、複数のステップの形で設けることができ、同様に、複数のステップとして説明した操作を組み合わせて、単一のステップにすることもできる。
以上、本発明の諸実施形態を、本明細書において特定のＨＥＭＴ構造に関して説明してきたが、本発明は、そうした構造に限定されるものと解釈すべきではない。例えば、追加の層をＨＥＭＴデバイス内に含めても、本発明の教示の恩恵を受けることができる。そうした追加の層は、文献に記載のＧａＮキャップ層を含むことができる（例えば、非特許文献２、または２００１年７月１２日出願、２００２年６月６日公開の、「ALUMINUM GALLIUM NITRIDE/GALLIUM NITRIDE HIGH ELECTRON MOBILITY TRANSISTORS HAVING A GATE CONTACT ON A GALLIUM NITRIDE BASED CAP SEGMENT AND METHODS OF FABRICATING SAME」と題する特許文献６を参照する。それらの開示を、本明細書に完全に記載されているのと同様に、参照により本明細書に組み込む）。いくつかの実施形態では、ＭＩＳＨＥＭＴを製造するために、かつ／または表面を不活性化するために、ＳｉＮ、ＯＮＯ構造、または比較的高品質のＡｌＮなどの絶縁層を堆積させることができる。追加の層は、組成が傾斜した１層または複数層の遷移層を含むこともできる。
さらに、文献に記載されているように、バリア層２２が複数の層を備えることもできる（例えば、その開示を、本明細書に完全に記載されているのと同様に、参照により本明細書に組み込む、Ｓｍｏｒｃｈｋｏｖａ等の「GROUP-III NITRIDE BASED HIGH ELECTRON MOBILITY TRANSISTOR (HEMT) WITH BARRIER/SPACER LAYER」と題する特許文献８を参照する。）。したがって、本発明の諸実施形態では、バリア層は単一の層に限定されるものと解釈すべきではなく、例えばＧａＮ、ＡｌＧａＮおよび／またはＡｌＮ層の組合せを有するバリア層を含むことができる。例えば、ＧａＮ、ＡｌＮ構造を、合金散乱を低減または回避するために利用することができる。したがって、本発明の諸実施形態は、窒化物ベースのバリア層を含むことができ、そうした窒化物ベースのバリア層は、ＡｌＧａＮベースのバリア層、ＡｌＮベースのバリア層、およびそれらの組合せを含むことができる。
図面および明細書において、本発明の一般的な諸実施形態が開示されてきた。特定の用語が用いられてきたが、それらは一般的および説明的な意味においてのみ使用されたのであり、限定のためではない。
本発明のいくつかの実施形態によるトランジスタの製造を示す断面図である。 本発明のいくつかの実施形態によるトランジスタの製造を示す、別の断面図である。 本発明のいくつかの実施形態によるトランジスタの製造を示す、別の断面図である。 本発明のいくつかの実施形態によるトランジスタの製造を示す、別の断面図である。 本発明のいくつかの実施形態によるトランジスタの製造を示す、別の断面図である。 本発明のいくつかの実施形態によるトランジスタの製造を示す、別の断面図である。 本発明のいくつかの実施形態によるトランジスタの製造を示す、別の断面図である。 本発明のいくつかの実施形態によるトランジスタの製造を示す、別の断面図である。 本発明の別の諸実施形態によるトランジスタの製造を示す断面図である。 本発明の別の諸実施形態によるトランジスタの製造を示す断面図である。 本発明の別の諸実施形態によるトランジスタの製造を示す断面図である。

Claims (33)

  1. ＩＩＩ窒化物ベースのトランジスタであって、
    基板と、
    前記基板上にある第１の窒化物ベース層と、
    前記第１の窒化物ベース層上にあるエッチストップ層と、
    前記エッチストップ層上にある誘電体層と、
    前記誘電体層を貫通して広がるゲートリセスと、
    前記ゲートリセス内のゲート接点と
    を備えることを特徴とするＩＩＩ窒化物ベースのトランジスタ。
  2. 前記ゲートリセスは、前記エッチストップ層を貫通して前記第１の窒化物ベース層まで広がり、前記ゲートリセス内の前記ゲート接点は、前記エッチストップ層を貫通して前記第１の窒化物ベース層に電気的に接触することを特徴とする請求項１に記載のデバイス。
  3. 前記エッチストップ層は、ＡｌＮ、ＧａＮ、ＡｌＧａＮおよび／またはＳｉＯ２を含むことを特徴とする請求項１に記載のデバイス。
  4. 前記エッチストップ層は、スパッタＡｌＮを含むことを特徴とする請求項１に記載のデバイス。
  5. 前記基板は、炭化ケイ素またはサファイアを含むことを特徴とする請求項１に記載のデバイス。
  6. 前記トランジスタは、ＭＥＳＦＥＴ、ＪＦＥＴ、ＭＯＳＦＥＴ、ＭＩＳＨＦＥＴ、またはＩＧＢＴを備えることを特徴とする請求項１に記載のデバイス。
  7. 前記誘電体層は、ＳｉＮ、ＳｉＯ２および／またはＳｉＯＮを含むことを特徴とする請求項１に記載のデバイス。
  8. 前記ゲート接点は、Ｔゲート構造を備えることを特徴とする請求項１に記載のデバイス。
  9. ソース／ドレイン接点
    をさらに備え、前記ゲート接点は、前記ゲート接点と前記ソース／ドレイン接点との間で前記誘電体層の少なくとも一部分を覆って広がる、フィールドプレート延長部をさらに備えることを特徴とする請求項１に記載のデバイス。
  10. 前記第１の窒化物ベース層と前記ゲート接点との間に、絶縁層をさらに備えることを特徴とする請求項１に記載のデバイス。
  11. 前記絶縁層は、ＳｉＮ、ＡｌＮ、ＳｉＯ２および／またはＯＮＯ構造を含むことを特徴とする請求項１０に記載のデバイス。
  12. 高温逆バイアスストレス試験中に、破局的に故障しないように構成されることを特徴とする請求項１に記載のデバイス。
  13. 高温逆バイアスストレス試験後に、電力出力が約１ｄＢ未満変化するように構成されることを特徴とする請求項１に記載のデバイス。
  14. 高温逆バイアスストレス試験後に、電力出力が約０．３ｄＢ未満変化するように構成されることを特徴とする請求項１に記載のデバイス。
  15. 前記ゲートリセスは、前記エッチストップ層中に部分的にだけ広がり、前記エッチストップ層は、キャップ層を備えることを特徴とする請求項１に記載のデバイス。
  16. 前記エッチストップ層と前記第１の窒化物ベース層との間に、キャップ層をさらに備えることを特徴とする請求項１に記載のデバイス。
  17. 前記ゲートリセスは、前記誘電体層および前記エッチストップ層を貫通して、前記キャップ層まで広がることを特徴とする請求項１６に記載のデバイス。
  18. 前記キャップ層は、ｉｎ−ｓｉｔｕ成長させたＳｉＮを含むことを特徴とする請求項１６に記載のデバイス。
  19. ＩＩＩ窒化物ベースの高電子移動度トランジスタ（ＨＥＭＴ）であって、
    基板と、
    前記基板上にある窒化物ベースの第１の層であって、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮおよび／またはＡｌＩｎＧａＮを含む第１の層と、
    前記第１の層上にある窒化物ベースの第２の層であって、ＧａＮ、ＡｌＮ、ＡｌＧａＮ、ＡｌＩｎＮおよび／またはＡｌＩｎＧａＮを含み、前記第１の層とは異なる第２の層と、
    前記第２の層上にある第３の層であって、ＳｉＯ２、ＧａＮ、ＡｌＧａＮおよび／またはスパッタＡｌＮを含み、前記第２の層とは異なる第３の層と、
    前記第３の層上にある第４の層であって、ＳｉＮ、ＳｉＯ２および／またはＳｉＯＮを含み、前記第３の層とは異なる第４の層と、
    前記第４の層を貫通して広がるゲートリセスと、
    前記ゲートリセス内のゲート接点と
    を備えることを特徴とするＩＩＩ窒化物ベースの高電子移動度トランジスタ（ＨＥＭＴ）。
  20. 前記ゲートリセスは、前記第３の層を貫通して前記第２の層まで広がり、前記ゲートリセス内の前記ゲート接点は、前記第３の層を貫通して前記第２の層に電気的に接触することを特徴とする請求項１９に記載のデバイス。
  21. 前記ゲートリセスは、前記第３の層中に部分的に広がり、前記ゲートリセス内の前記ゲート接点は、前記第２の層に電気的に接触しないことを特徴とする請求項１９に記載のデバイス。
  22. 前記窒化物ベースの第２の層と前記第３の層との間に、第５の層をさらに備え、前記第３の層は、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮおよび／またはＳｉＮを含み、前記第２および第３の層とは異なることを特徴とする請求項１９に記載のデバイス。
  23. 前記ゲートリセスは、前記第３および第４の層を貫通して前記第５の層まで広がることを特徴とする請求項２２に記載のデバイス。
  24. 前記ＳｉＮは、ｉｎ−ｓｉｔｕ成長させたＳｉＮを含むことを特徴とする請求項２３に記載のデバイス。
  25. ＩＩＩ窒化物ベースのトランジスタを製造する方法であって、
    基板上に第１の窒化物ベース層を形成すること、
    前記第１の窒化物ベース層上にエッチストップ層を形成すること、
    前記エッチストップ層上に、前記エッチストップ層とは異なる誘電体層を形成すること、
    前記誘電体層を前記エッチストップ層まで選択的にエッチングして、前記誘電体層を貫通して前記エッチストップ層まで広がるゲートリセスを形成すること、および
    前記ゲートリセス内にゲート接点を形成すること
    を含むことを特徴とする方法。
  26. 前記誘電体層を前記エッチストップ層まで選択的にエッチングした後、前記ゲートリセス内の前記エッチストップ層を、前記第１の窒化物ベース層まで選択的にエッチングすることをさらに含むことを特徴とする請求項２５に記載の方法。
  27. 前記誘電体層を選択的にエッチングすることは、前記エッチストップ層がそれに対して耐性のあるエッチング液で、前記誘電体層を乾式エッチングすることを含むことを特徴とする請求項２５に記載の方法。
  28. 前記誘電体層を乾式エッチングすることは、ＳＦ６、ＳＦ６／Ｏ２、ＣＦ４またはＣＦ４／Ｏ２を含むエッチング種でエッチングすることを含むことを特徴とする請求項２７に記載の方法。
  29. 前記誘電体層の乾式エッチング後、前記エッチストップ層を選択的にエッチングすることは、前記エッチストップ層の湿式エッチングを含むことを特徴とする請求項２７に記載の方法。
  30. 前記エッチストップ層を湿式エッチングすることは、水酸化物ベース現像液、加熱した水酸化物ベース溶液、ＢＯＥ、またはＢＨＦでエッチングすることを含むことを特徴とする請求項２９に記載の方法。
  31. 前記エッチストップ層を湿式エッチングすることは、フォトエンハンスド電気化学湿式エッチングすることを含むことを特徴とする請求項２９に記載の方法。
  32. 前記第１の窒化物ベース層を形成することと前記エッチストップ層を形成することの間に、以下の、
    前記第１の窒化物ベース層上に、前記エッチストップ層とは異なるキャップ層を形成すること
    が実施され、
    エッチストップ層を形成することは、前記キャップ層上に、前記キャップ層とは異なるエッチストップ層を形成することを含む
    ことを特徴とする請求項２５に記載の方法。
  33. 前記キャップ層を形成することは、ＳｉＮのｉｎ−ｓｉｔｕ成長によって実施されることを特徴とする請求項３２に記載の方法。
JP2008522820A 2005-07-20 2006-07-12 窒化物ベースのトランジスタおよびエッチストップ層を用いた製造方法 Pending JP2009503815A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/185,398 US20070018199A1 (en) 2005-07-20 2005-07-20 Nitride-based transistors and fabrication methods with an etch stop layer
PCT/US2006/026952 WO2007018918A2 (en) 2005-07-20 2006-07-12 Nitride-based transistors and fabrication methods with an etch stop layer

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013147350A Division JP2014003301A (ja) 2005-07-20 2013-07-16 窒化物ベースのトランジスタおよびエッチストップ層を用いた製造方法

Publications (2)

Publication Number Publication Date
JP2009503815A true JP2009503815A (ja) 2009-01-29
JP2009503815A5 JP2009503815A5 (ja) 2012-02-16

Family

ID=37114428

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2008522820A Pending JP2009503815A (ja) 2005-07-20 2006-07-12 窒化物ベースのトランジスタおよびエッチストップ層を用いた製造方法
JP2013147350A Pending JP2014003301A (ja) 2005-07-20 2013-07-16 窒化物ベースのトランジスタおよびエッチストップ層を用いた製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2013147350A Pending JP2014003301A (ja) 2005-07-20 2013-07-16 窒化物ベースのトランジスタおよびエッチストップ層を用いた製造方法

Country Status (4)

Country Link
US (2) US20070018199A1 (ja)
EP (2) EP2479790B1 (ja)
JP (2) JP2009503815A (ja)
WO (1) WO2007018918A2 (ja)

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010147347A (ja) * 2008-12-19 2010-07-01 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2010258313A (ja) * 2009-04-28 2010-11-11 Nichia Corp 電界効果トランジスタ及びその製造方法
JP2011082216A (ja) * 2009-10-02 2011-04-21 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2011124246A (ja) * 2009-12-08 2011-06-23 Mitsubishi Electric Corp ヘテロ接合電界効果型トランジスタ及びその製造方法
JP2012119638A (ja) * 2010-12-03 2012-06-21 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2012231106A (ja) * 2011-04-25 2012-11-22 Samsung Electro-Mechanics Co Ltd 窒化物半導体素子及びその製造方法
JP2013503467A (ja) * 2009-08-26 2013-01-31 フラウンホッファー−ゲゼルシャフト ツァ フェルダールング デァ アンゲヴァンテン フォアシュンク エー．ファオ トランジスタ構造の決定方法
JP2013503483A (ja) * 2009-08-28 2013-01-31 トランスフォーム インコーポレーテッド フィールドプレートを有する半導体デバイス
JP2013125918A (ja) * 2011-12-16 2013-06-24 Sumitomo Electric Ind Ltd 半導体装置
JP2013168663A (ja) * 2007-08-28 2013-08-29 Cree Inc 水素を含まないスパッタリングされた窒化物を有するワイドバンドギャップベースの半導体デバイスの不動態化
JP2013258251A (ja) * 2012-06-12 2013-12-26 Sumitomo Electric Ind Ltd ショットキーバリアダイオードおよびその製造方法
KR20140057543A (ko) * 2011-07-18 2014-05-13 에피간 엔브이 Iii-v 에피택셜층들을 성장시키는 방법 및 반도체 구조
JP2014165501A (ja) * 2013-02-26 2014-09-08 Freescale Semiconductor Inc Ｍｉｓｈｆｅｔおよびショットキーデバイスの統合
JP2015502050A (ja) * 2011-11-22 2015-01-19 日本テキサス・インスツルメンツ株式会社 逆分極キャップを備えたエンハンスメントモードｉｉｉ族‐ｎ高電子移動度トランジスタ
US9318593B2 (en) 2014-07-21 2016-04-19 Transphorm Inc. Forming enhancement mode III-nitride devices
JP2016096306A (ja) * 2014-11-17 2016-05-26 三菱電機株式会社 窒化物半導体装置の製造方法
US9536967B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Recessed ohmic contacts in a III-N device
US9536966B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Gate structures for III-N devices
US9590060B2 (en) 2013-03-13 2017-03-07 Transphorm Inc. Enhancement-mode III-nitride devices
JP2017195400A (ja) * 2017-06-20 2017-10-26 ルネサスエレクトロニクス株式会社 半導体装置
JP2017208556A (ja) * 2017-06-27 2017-11-24 株式会社東芝 半導体装置
US10224401B2 (en) 2016-05-31 2019-03-05 Transphorm Inc. III-nitride devices including a graded depleting layer
JP2019516244A (ja) * 2016-04-15 2019-06-13 メイコム テクノロジー ソリューションズ ホールディングス インコーポレイテッド 高電圧ＧａＮ高電子移動度トランジスタ
JP2020013883A (ja) * 2018-07-18 2020-01-23 サンケン電気株式会社 半導体装置
US11322599B2 (en) 2016-01-15 2022-05-03 Transphorm Technology, Inc. Enhancement mode III-nitride devices having an Al1-xSixO gate insulator
US11923462B2 (en) 2016-04-15 2024-03-05 Macom Technology Solutions Holdings, Inc. Lateral Schottky diode

Families Citing this family (148)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7898047B2 (en) * 2003-03-03 2011-03-01 Samsung Electronics Co., Ltd. Integrated nitride and silicon carbide-based devices and methods of fabricating integrated nitride-based devices
US7112860B2 (en) 2003-03-03 2006-09-26 Cree, Inc. Integrated nitride-based acoustic wave devices and methods of fabricating integrated nitride-based acoustic wave devices
US7709859B2 (en) 2004-11-23 2010-05-04 Cree, Inc. Cap layers including aluminum nitride for nitride-based transistors
EP1843390B1 (en) * 2005-01-25 2011-11-09 Fujitsu Limited Semiconductor device provided with mis structure and method for manufacturing the same
US8168000B2 (en) * 2005-06-15 2012-05-01 International Rectifier Corporation III-nitride semiconductor device fabrication
US8183595B2 (en) * 2005-07-29 2012-05-22 International Rectifier Corporation Normally off III-nitride semiconductor device having a programmable gate
US9608102B2 (en) * 2005-12-02 2017-03-28 Infineon Technologies Americas Corp. Gallium nitride material devices and associated methods
US7709269B2 (en) * 2006-01-17 2010-05-04 Cree, Inc. Methods of fabricating transistors including dielectrically-supported gate electrodes
US7592211B2 (en) * 2006-01-17 2009-09-22 Cree, Inc. Methods of fabricating transistors including supported gate electrodes
WO2008086001A2 (en) * 2007-01-10 2008-07-17 International Rectifier Corporation Active area shaping for iii-nitride device and process for its manufacture
US8987784B2 (en) * 2007-01-10 2015-03-24 International Rectifier Corporation Active area shaping of III-nitride devices utilizing multiple dielectric materials
US9318592B2 (en) * 2007-01-10 2016-04-19 Infineon Technologies Americas Corp. Active area shaping of III-nitride devices utilizing a source-side field plate and a wider drain-side field plate
US8946778B2 (en) 2007-01-10 2015-02-03 International Rectifier Corporation Active area shaping of III-nitride devices utilizing steps of source-side and drain-side field plates
US9525052B2 (en) * 2007-01-10 2016-12-20 Infineon Technologies Americas Corp. Active area shaping of III-nitride devices utilizing a field plate defined by a dielectric body
US7973304B2 (en) 2007-02-06 2011-07-05 International Rectifier Corporation III-nitride semiconductor device
JP5186776B2 (ja) * 2007-02-22 2013-04-24 富士通株式会社 半導体装置及びその製造方法
US7875537B2 (en) * 2007-08-29 2011-01-25 Cree, Inc. High temperature ion implantation of nitride based HEMTs
US7795642B2 (en) 2007-09-14 2010-09-14 Transphorm, Inc. III-nitride devices with recessed gates
US7915643B2 (en) 2007-09-17 2011-03-29 Transphorm Inc. Enhancement mode gallium nitride power devices
US20090072269A1 (en) * 2007-09-17 2009-03-19 Chang Soo Suh Gallium nitride diodes and integrated components
FR2922045B1 (fr) * 2007-10-05 2011-07-15 Thales Sa Transistor a forte mobilite electronique et son procede de fabrication
US8431962B2 (en) * 2007-12-07 2013-04-30 Northrop Grumman Systems Corporation Composite passivation process for nitride FET
US7750370B2 (en) * 2007-12-20 2010-07-06 Northrop Grumman Space & Mission Systems Corp. High electron mobility transistor having self-aligned miniature field mitigating plate on a protective dielectric layer
JP5092740B2 (ja) * 2007-12-28 2012-12-05 住友電気工業株式会社 半導体素子の製造方法
JP5276849B2 (ja) * 2008-01-09 2013-08-28 新日本無線株式会社 窒化物半導体装置の製造方法
US7795691B2 (en) * 2008-01-25 2010-09-14 Cree, Inc. Semiconductor transistor with P type re-grown channel layer
US8519438B2 (en) 2008-04-23 2013-08-27 Transphorm Inc. Enhancement mode III-N HEMTs
US8289065B2 (en) 2008-09-23 2012-10-16 Transphorm Inc. Inductive load power switching circuits
JP2010098047A (ja) * 2008-10-15 2010-04-30 Sanken Electric Co Ltd 窒化物半導体装置
JP2010118556A (ja) * 2008-11-13 2010-05-27 Furukawa Electric Co Ltd:The 半導体装置および半導体装置の製造方法
US7898004B2 (en) 2008-12-10 2011-03-01 Transphorm Inc. Semiconductor heterostructure diodes
US8742459B2 (en) * 2009-05-14 2014-06-03 Transphorm Inc. High voltage III-nitride semiconductor devices
JP5537555B2 (ja) * 2009-09-29 2014-07-02 株式会社東芝 半導体装置
TWI426565B (zh) * 2009-10-15 2014-02-11 Au Optronics Corp 顯示面板及薄膜電晶體之閘極絕緣層的重工方法
JP5625336B2 (ja) * 2009-11-30 2014-11-19 サンケン電気株式会社 半導体装置
US8258543B2 (en) * 2009-12-07 2012-09-04 Intel Corporation Quantum-well-based semiconductor devices
KR101274713B1 (ko) * 2009-12-07 2013-06-12 엘지디스플레이 주식회사 인쇄판의 제조 방법 및 그를 이용한 박막 패턴의 제조 방법
US8389977B2 (en) 2009-12-10 2013-03-05 Transphorm Inc. Reverse side engineered III-nitride devices
US9378965B2 (en) * 2009-12-10 2016-06-28 Infineon Technologies Americas Corp. Highly conductive source/drain contacts in III-nitride transistors
US8936976B2 (en) * 2009-12-23 2015-01-20 Intel Corporation Conductivity improvements for III-V semiconductor devices
US8624260B2 (en) 2010-01-30 2014-01-07 National Semiconductor Corporation Enhancement-mode GaN MOSFET with low leakage current and improved reliability
US8357571B2 (en) * 2010-09-10 2013-01-22 Cree, Inc. Methods of forming semiconductor contacts
JP5781292B2 (ja) 2010-11-16 2015-09-16 ローム株式会社 窒化物半導体素子および窒化物半導体パッケージ
KR101736914B1 (ko) * 2010-12-06 2017-05-19 한국전자통신연구원 고주파 소자 구조물의 제조방법
US8742460B2 (en) 2010-12-15 2014-06-03 Transphorm Inc. Transistors with isolation regions
US8643062B2 (en) 2011-02-02 2014-02-04 Transphorm Inc. III-N device structures and methods
US8772842B2 (en) 2011-03-04 2014-07-08 Transphorm, Inc. Semiconductor diodes with low reverse bias currents
US8716141B2 (en) 2011-03-04 2014-05-06 Transphorm Inc. Electrode configurations for semiconductor devices
US9024357B2 (en) * 2011-04-15 2015-05-05 Stmicroelectronics S.R.L. Method for manufacturing a HEMT transistor and corresponding HEMT transistor
CN102201334B (zh) * 2011-05-23 2013-03-20 中国科学院微电子研究所 一种制作u型栅脚t型栅结构的方法
JP5923712B2 (ja) * 2011-06-13 2016-05-25 パナソニックＩｐマネジメント株式会社 半導体装置及びその製造方法
US9070758B2 (en) 2011-06-20 2015-06-30 Imec CMOS compatible method for manufacturing a HEMT device and the HEMT device thereof
CN102299175B (zh) * 2011-08-29 2013-07-17 中国电子科技集团公司第十三研究所 InAlN/GaN异质结有源区的埋层结构和激活方法
CN102290439B (zh) * 2011-08-29 2013-02-20 中国电子科技集团公司第十三研究所 一种有刻蚀终止层的InAlN/GaN HEMT器件
US8901604B2 (en) 2011-09-06 2014-12-02 Transphorm Inc. Semiconductor devices with guard rings
US9257547B2 (en) 2011-09-13 2016-02-09 Transphorm Inc. III-N device structures having a non-insulating substrate
JP5765171B2 (ja) * 2011-09-29 2015-08-19 富士通株式会社 化合物半導体装置の製造方法
US8598937B2 (en) 2011-10-07 2013-12-03 Transphorm Inc. High power semiconductor electronic components with increased reliability
US9018677B2 (en) * 2011-10-11 2015-04-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method of forming the same
US8946771B2 (en) * 2011-11-09 2015-02-03 Taiwan Semiconductor Manufacturing Co., Ltd. Gallium nitride semiconductor devices and method making thereof
JP2013131650A (ja) * 2011-12-21 2013-07-04 Fujitsu Ltd 半導体装置及びその製造方法
CN103187451B (zh) * 2012-01-03 2017-04-05 管炜 薄膜晶体管
US9165766B2 (en) 2012-02-03 2015-10-20 Transphorm Inc. Buffer layer structures suited for III-nitride devices with foreign substrates
US8860088B2 (en) 2012-02-23 2014-10-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method of forming the same
US8941148B2 (en) 2012-03-06 2015-01-27 Infineon Technologies Austria Ag Semiconductor device and method
WO2013155108A1 (en) 2012-04-09 2013-10-17 Transphorm Inc. N-polar iii-nitride transistors
US9443941B2 (en) * 2012-06-04 2016-09-13 Infineon Technologies Austria Ag Compound semiconductor transistor with self aligned gate
US20140151712A1 (en) * 2012-06-07 2014-06-05 Iqe, Kc, Llc Enhancement-mode high electron mobility transistor structure and method of making same
US10825924B2 (en) 2012-06-26 2020-11-03 Nxp Usa, Inc. Semiconductor device with selectively etched surface passivation
US10522670B2 (en) 2012-06-26 2019-12-31 Nxp Usa, Inc. Semiconductor device with selectively etched surface passivation
US9111868B2 (en) 2012-06-26 2015-08-18 Freescale Semiconductor, Inc. Semiconductor device with selectively etched surface passivation
US8946776B2 (en) 2012-06-26 2015-02-03 Freescale Semiconductor, Inc. Semiconductor device with selectively etched surface passivation
US9184275B2 (en) 2012-06-27 2015-11-10 Transphorm Inc. Semiconductor devices with integrated hole collectors
US9991399B2 (en) 2012-10-04 2018-06-05 Cree, Inc. Passivation structure for semiconductor devices
US9812338B2 (en) 2013-03-14 2017-11-07 Cree, Inc. Encapsulation of advanced devices using novel PECVD and ALD schemes
US8994073B2 (en) 2012-10-04 2015-03-31 Cree, Inc. Hydrogen mitigation schemes in the passivation of advanced devices
US9570600B2 (en) 2012-11-16 2017-02-14 Massachusetts Institute Of Technology Semiconductor structure and recess formation etch technique
CN103022136B (zh) * 2012-12-26 2015-09-30 电子科技大学 一种t型栅结构的mos晶体管
CN103050399B (zh) * 2012-12-28 2015-11-25 杭州士兰集成电路有限公司 具有三层介质钝化结构的二极管及其制造方法
US9525054B2 (en) * 2013-01-04 2016-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor and method of forming the same
JP2014138111A (ja) * 2013-01-17 2014-07-28 Fujitsu Ltd 半導体装置及びその製造方法、電源装置、高周波増幅器
US9171730B2 (en) 2013-02-15 2015-10-27 Transphorm Inc. Electrodes for semiconductor devices and methods of forming the same
US9343561B2 (en) * 2013-03-13 2016-05-17 Cree, Inc. Semiconductor device with self-aligned ohmic contacts
US8969927B2 (en) 2013-03-13 2015-03-03 Cree, Inc. Gate contact for a semiconductor device and methods of fabrication thereof
US9245993B2 (en) 2013-03-15 2016-01-26 Transphorm Inc. Carbon doping semiconductor devices
US9070705B2 (en) * 2013-03-15 2015-06-30 Semiconductor Components Industries, Llc HEMT semiconductor device and a process of forming the same
US9755059B2 (en) 2013-06-09 2017-09-05 Cree, Inc. Cascode structures with GaN cap layers
WO2015009514A1 (en) 2013-07-19 2015-01-22 Transphorm Inc. Iii-nitride transistor including a p-type depleting layer
US9564330B2 (en) * 2013-08-01 2017-02-07 Taiwan Semiconductor Manufacturing Co., Ltd. Normally-off enhancement-mode MISFET
US9263569B2 (en) * 2013-08-05 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. MISFET device and method of forming the same
CN104810264B (zh) * 2014-01-26 2017-12-01 国家电网公司 一种基于ONO结构的SiC终端结构制备方法
EP2930754A1 (en) * 2014-04-11 2015-10-14 Nxp B.V. Semiconductor device
CN104347700A (zh) * 2014-08-20 2015-02-11 佛山芯光半导体有限公司 一种GaN基凹栅增强型HEMT器件
CN104241400B (zh) * 2014-09-05 2017-03-08 苏州捷芯威半导体有限公司 场效应二极管及其制备方法
CN104465746B (zh) * 2014-09-28 2018-08-10 苏州能讯高能半导体有限公司 一种hemt器件及其制造方法
US9419083B2 (en) 2014-11-21 2016-08-16 Raytheon Company Semiconductor structures having a gate field plate and methods for forming such structure
KR101672396B1 (ko) * 2014-11-25 2016-11-04 (재)한국나노기술원 4원계 질화물 전력반도체소자 및 이의 제조 방법
US10036774B2 (en) * 2014-12-04 2018-07-31 Arm Limited Integrated circuit device comprising environment-hardened die and less-environment-hardened die
JP6401053B2 (ja) 2014-12-26 2018-10-03 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
JP2016171162A (ja) * 2015-03-12 2016-09-23 株式会社東芝 半導体装置
CN105185841B (zh) * 2015-04-07 2018-06-12 苏州捷芯威半导体有限公司 一种场效应二极管及其制作方法
US9614069B1 (en) 2015-04-10 2017-04-04 Cambridge Electronics, Inc. III-Nitride semiconductors with recess regions and methods of manufacture
US9876082B2 (en) * 2015-04-30 2018-01-23 Macom Technology Solutions Holdings, Inc. Transistor with hole barrier layer
US9941384B2 (en) 2015-08-29 2018-04-10 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method for fabricating the same
US9871067B2 (en) * 2015-11-17 2018-01-16 Taiwan Semiconductor Manufacturing Co., Ltd. Infrared image sensor component
US9941398B2 (en) * 2016-03-17 2018-04-10 Taiwan Semiconductor Manufacturing Company Ltd. High-electron-mobility transistor (HEMT) capable of protecting a III-V compound layer
JP2019517142A (ja) 2016-05-17 2019-06-20 アメリカ合衆国 ＡｌＧａＮ／ＧａＮ高電子移動度トランジスタのダメージフリープラズマＣＶＤパッシベーション
CN105977147B (zh) * 2016-07-29 2020-03-31 中国电子科技集团公司第十三研究所 一种用于纳米栅制备的无损伤自终止刻蚀方法
RU2624600C1 (ru) * 2016-10-07 2017-07-04 Федеральное государственное бюджетное учреждение науки Институт сверхвысокочастотной полупроводниковой электроники Российской академии наук (ИСВЧПЭ РАН) Способ изготовления Т-образного затвора
US10332840B2 (en) 2017-03-21 2019-06-25 Macronix International Co., Ltd. Semiconductor device with physically unclonable function (PUF) and apparatus including the same
CN107170821B (zh) * 2017-03-29 2020-04-14 西安电子科技大学 浮空型漏场板电流孔径器件及其制作方法
CN107424919A (zh) * 2017-05-12 2017-12-01 中国电子科技集团公司第十三研究所 一种低损伤介质栅及其制备方法
CN107170809B (zh) * 2017-06-16 2023-12-12 北京星云联众科技有限公司 一种基于自对准工艺的GaNHEMT器件及其制造方法
WO2019005081A1 (en) * 2017-06-29 2019-01-03 Intel Corporation GROUP III NITRIDE TRANSISTOR STRUCTURE WITH INTEGRATED DIODE
US11545586B2 (en) 2017-09-29 2023-01-03 Intel Corporation Group III-nitride Schottky diode
US11373995B2 (en) 2017-09-29 2022-06-28 Intel Corporation Group III-nitride antenna diode
US10134596B1 (en) * 2017-11-21 2018-11-20 Texas Instruments Incorporated Recessed solid state apparatuses
CN108133961A (zh) * 2017-12-20 2018-06-08 成都海威华芯科技有限公司 一种基于氮化铝阻挡层的GaN_HEMT器件制备方法
RU2686863C1 (ru) * 2017-12-27 2019-05-06 Федеральное государственное бюджетное образовательное учреждение высшего образования "Томский государственный университет систем управления и радиоэлектроники" (ТУСУР) Способ формирования Т-образного затвора
CN108376706A (zh) * 2018-01-11 2018-08-07 北京华碳科技有限责任公司 一种GaN基HEMT器件及其制造方法
US11056483B2 (en) 2018-01-19 2021-07-06 Macom Technology Solutions Holdings, Inc. Heterolithic microwave integrated circuits including gallium-nitride devices on intrinsic semiconductor
US10950598B2 (en) 2018-01-19 2021-03-16 Macom Technology Solutions Holdings, Inc. Heterolithic microwave integrated circuits including gallium-nitride devices formed on highly doped semiconductor
US11233047B2 (en) 2018-01-19 2022-01-25 Macom Technology Solutions Holdings, Inc. Heterolithic microwave integrated circuits including gallium-nitride devices on highly doped regions of intrinsic silicon
US10566200B2 (en) 2018-04-03 2020-02-18 Texas Instruments Incorporated Method of fabricating transistors, including ambient oxidizing after etchings into barrier layers and anti-reflecting coatings
CN109308999B (zh) * 2018-09-29 2022-03-29 大连芯冠科技有限公司 选择性刻蚀制备功率器件多场板的方法
TWI692867B (zh) * 2018-10-04 2020-05-01 新唐科技股份有限公司 高電子遷移率電晶體元件及其製造方法
US10964803B2 (en) 2018-11-19 2021-03-30 Texas Instruments Incorporated Gallium nitride transistor with a doped region
JP2020098829A (ja) 2018-12-17 2020-06-25 株式会社ナノマテリアル研究所 パワーデバイスの製造方法およびそれにより製造されるパワーデバイス
US10937873B2 (en) * 2019-01-03 2021-03-02 Cree, Inc. High electron mobility transistors having improved drain current drift and/or leakage current performance
CN110289310A (zh) * 2019-06-29 2019-09-27 厦门市三安集成电路有限公司 晶体管、栅极结构及其制备方法
CN112750904B (zh) 2019-10-30 2024-01-02 联华电子股份有限公司 具有应力松弛层的半导体元件
CN110808211A (zh) * 2019-11-08 2020-02-18 中国电子科技集团公司第十三研究所 斜型栅结构氧化镓场效应晶体管及其制备方法
US11658233B2 (en) 2019-11-19 2023-05-23 Wolfspeed, Inc. Semiconductors with improved thermal budget and process of making semiconductors with improved thermal budget
JP7262379B2 (ja) * 2019-12-16 2023-04-21 株式会社東芝 半導体装置
CN110942990A (zh) * 2019-12-16 2020-03-31 成都大学 一种AlGaN/GaN HEMT的热管理方法
JP7354029B2 (ja) 2020-03-13 2023-10-02 株式会社東芝 半導体装置、半導体装置の製造方法、電源回路、及び、コンピュータ
WO2021195506A1 (en) 2020-03-26 2021-09-30 Macom Technology Solutions Holdings, Inc. Microwave integrated circuits including gallium-nitride devices on silicon
EP3905335A1 (en) * 2020-04-28 2021-11-03 Infineon Technologies AG Group iii nitride-based transistor device
CN112038227A (zh) * 2020-08-12 2020-12-04 深圳市汇芯通信技术有限公司 栅极无损伤制备方法及基于该制备方法的hemt
TWI811562B (zh) * 2020-08-18 2023-08-11 新唐科技股份有限公司 半導體裝置的製造方法
CN112470289B (zh) * 2020-10-28 2023-07-21 英诺赛科(苏州)科技有限公司 半导体装置和其制造方法
CN115394847A (zh) * 2020-11-30 2022-11-25 英诺赛科(苏州)半导体有限公司 半导体装置和其制造方法
CN114582970A (zh) * 2020-12-01 2022-06-03 联华电子股份有限公司 半导体装置及其制作方法
US11450764B2 (en) * 2020-12-29 2022-09-20 Vanguard International Semiconductor Corporation Semiconductor device and method of forming the same
JP7564753B2 (ja) 2021-04-15 2024-10-09 株式会社東芝 半導体装置
CN116235301A (zh) * 2021-08-30 2023-06-06 华为技术有限公司 一种氮化镓器件及其制造方法、电子设备
US20230078017A1 (en) * 2021-09-16 2023-03-16 Wolfspeed, Inc. Semiconductor device incorporating a substrate recess
JP2023162831A (ja) 2022-04-27 2023-11-09 株式会社ナノマテリアル研究所 パワーデバイス

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59127871A (ja) * 1983-01-13 1984-07-23 Nec Corp 半導体装置の製造方法
JPH0492439A (ja) * 1990-08-08 1992-03-25 Hitachi Ltd 半導体集積回路装置の製造方法
JPH07211730A (ja) * 1994-01-20 1995-08-11 Hitachi Ltd 半導体装置及びその製造方法
JP2002093819A (ja) * 2000-09-11 2002-03-29 Ricoh Co Ltd 半導体装置及びその製造方法
WO2003071607A1 (fr) * 2002-02-21 2003-08-28 The Furukawa Electric Co., Ltd. Transistor a effet de champ gan
JP2004214471A (ja) * 2003-01-07 2004-07-29 Nec Corp 電界効果トランジスタ
US6867078B1 (en) * 2003-11-19 2005-03-15 Freescale Semiconductor, Inc. Method for forming a microwave field effect transistor with high operating voltage
WO2005057624A2 (en) * 2003-12-05 2005-06-23 International Rectifier Corporation Iii-nitride device passivation and method
WO2005059983A1 (en) * 2003-12-17 2005-06-30 Nitronex Corporation Gallium nitride material devices including an electrode-defining layer and methods of forming the same

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4866005A (en) * 1987-10-26 1989-09-12 North Carolina State University Sublimation of silicon carbide to produce large, device quality single crystals of silicon carbide
US4946547A (en) 1989-10-13 1990-08-07 Cree Research, Inc. Method of preparing silicon carbide surfaces for crystal growth
DE58909785D1 (de) * 1989-11-28 1997-04-10 Siemens Ag Halbleiterscheibe mit dotiertem Ritzrahmen
US5210051A (en) * 1990-03-27 1993-05-11 Cree Research, Inc. High efficiency light emitting diodes from bipolar gallium nitride
US5292501A (en) * 1990-06-25 1994-03-08 Degenhardt Charles R Use of a carboxy-substituted polymer to inhibit plaque formation without tooth staining
US5200022A (en) * 1990-10-03 1993-04-06 Cree Research, Inc. Method of improving mechanically prepared substrate surfaces of alpha silicon carbide for deposition of beta silicon carbide thereon and resulting product
US5192987A (en) * 1991-05-17 1993-03-09 Apa Optics, Inc. High electron mobility transistor with GaN/Alx Ga1-x N heterojunctions
US5270554A (en) * 1991-06-14 1993-12-14 Cree Research, Inc. High power high frequency metal-semiconductor field-effect transistor formed in silicon carbide
JPH0582560A (ja) * 1991-09-20 1993-04-02 Sony Corp 電界効果型トランジスタの製造方法
US5393993A (en) * 1993-12-13 1995-02-28 Cree Research, Inc. Buffer structure between silicon carbide and gallium nitride and resulting semiconductor devices
US5484740A (en) * 1994-06-06 1996-01-16 Motorola, Inc. Method of manufacturing a III-V semiconductor gate structure
US5523589A (en) * 1994-09-20 1996-06-04 Cree Research, Inc. Vertical geometry light emitting diode with group III nitride active layer and extended lifetime
JPH092439A (ja) 1995-06-14 1997-01-07 Lion Corp ホットスタンピング方法およびその装置
JP2904167B2 (ja) * 1996-12-18 1999-06-14 日本電気株式会社 半導体装置の製造方法
US6316793B1 (en) * 1998-06-12 2001-11-13 Cree, Inc. Nitride based transistors on semi-insulating silicon carbide substrates
JP3180776B2 (ja) * 1998-09-22 2001-06-25 日本電気株式会社 電界効果型トランジスタ
US6218680B1 (en) * 1999-05-18 2001-04-17 Cree, Inc. Semi-insulating silicon carbide without vanadium domination
JP2001217258A (ja) 2000-02-03 2001-08-10 Ricoh Co Ltd 半導体装置及びその製造方法
JP4667556B2 (ja) * 2000-02-18 2011-04-13 古河電気工業株式会社 縦型ＧａＮ系電界効果トランジスタ、バイポーラトランジスタと縦型ＧａＮ系電界効果トランジスタの製造方法
US6580101B2 (en) * 2000-04-25 2003-06-17 The Furukawa Electric Co., Ltd. GaN-based compound semiconductor device
US6686616B1 (en) * 2000-05-10 2004-02-03 Cree, Inc. Silicon carbide metal-semiconductor field effect transistors
US6548333B2 (en) * 2000-12-01 2003-04-15 Cree, Inc. Aluminum gallium nitride/gallium nitride high electron mobility transistors having a gate contact on a gallium nitride based cap segment
US6849882B2 (en) * 2001-05-11 2005-02-01 Cree Inc. Group-III nitride based high electron mobility transistor (HEMT) with barrier/spacer layer
JP4663156B2 (ja) * 2001-05-31 2011-03-30 富士通株式会社 化合物半導体装置
JP2005527102A (ja) * 2001-07-24 2005-09-08 クリー　インコーポレイテッド 高電子移動度トランジスタ及びその製造方法
US7030428B2 (en) * 2001-12-03 2006-04-18 Cree, Inc. Strain balanced nitride heterojunction transistors
US6982204B2 (en) * 2002-07-16 2006-01-03 Cree, Inc. Nitride-based transistors and methods of fabrication thereof using non-etched contact recesses
JP4385205B2 (ja) * 2002-12-16 2009-12-16 日本電気株式会社 電界効果トランジスタ
US7501669B2 (en) * 2003-09-09 2009-03-10 Cree, Inc. Wide bandgap transistor devices with field plates
JP2005086171A (ja) 2003-09-11 2005-03-31 Fujitsu Ltd 半導体装置及びその製造方法
JP4151560B2 (ja) 2003-10-28 2008-09-17 沖電気工業株式会社 半導体装置の製造方法
DE102004058431B4 (de) * 2003-12-05 2021-02-18 Infineon Technologies Americas Corp. III-Nitrid Halbleitervorrichtung mit Grabenstruktur
US7045404B2 (en) * 2004-01-16 2006-05-16 Cree, Inc. Nitride-based transistors with a protective layer and a low-damage recess and methods of fabrication thereof
US7238560B2 (en) 2004-07-23 2007-07-03 Cree, Inc. Methods of fabricating nitride-based transistors with a cap layer and a recessed gate
US11791385B2 (en) 2005-03-11 2023-10-17 Wolfspeed, Inc. Wide bandgap transistors with gate-source field plates
US7465967B2 (en) 2005-03-15 2008-12-16 Cree, Inc. Group III nitride field effect transistors (FETS) capable of withstanding high temperature reverse bias test conditions
KR100718129B1 (ko) 2005-06-03 2007-05-14 삼성전자주식회사 Ⅲ-Ⅴ족 ＧａＮ계 화합물 반도체 소자
JP4299331B2 (ja) 2006-12-06 2009-07-22 本田技研工業株式会社 車両のシートベルト装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59127871A (ja) * 1983-01-13 1984-07-23 Nec Corp 半導体装置の製造方法
JPH0492439A (ja) * 1990-08-08 1992-03-25 Hitachi Ltd 半導体集積回路装置の製造方法
JPH07211730A (ja) * 1994-01-20 1995-08-11 Hitachi Ltd 半導体装置及びその製造方法
JP2002093819A (ja) * 2000-09-11 2002-03-29 Ricoh Co Ltd 半導体装置及びその製造方法
WO2003071607A1 (fr) * 2002-02-21 2003-08-28 The Furukawa Electric Co., Ltd. Transistor a effet de champ gan
JP2004214471A (ja) * 2003-01-07 2004-07-29 Nec Corp 電界効果トランジスタ
US6867078B1 (en) * 2003-11-19 2005-03-15 Freescale Semiconductor, Inc. Method for forming a microwave field effect transistor with high operating voltage
WO2005057624A2 (en) * 2003-12-05 2005-06-23 International Rectifier Corporation Iii-nitride device passivation and method
WO2005059983A1 (en) * 2003-12-17 2005-06-30 Nitronex Corporation Gallium nitride material devices including an electrode-defining layer and methods of forming the same

Cited By (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013168663A (ja) * 2007-08-28 2013-08-29 Cree Inc 水素を含まないスパッタリングされた窒化物を有するワイドバンドギャップベースの半導体デバイスの不動態化
JP2010147347A (ja) * 2008-12-19 2010-07-01 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2010258313A (ja) * 2009-04-28 2010-11-11 Nichia Corp 電界効果トランジスタ及びその製造方法
JP2013503467A (ja) * 2009-08-26 2013-01-31 フラウンホッファー−ゲゼルシャフト ツァ フェルダールング デァ アンゲヴァンテン フォアシュンク エー．ファオ トランジスタ構造の決定方法
US8987011B2 (en) 2009-08-26 2015-03-24 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Method for determining the structure of a transistor
JP2013503483A (ja) * 2009-08-28 2013-01-31 トランスフォーム インコーポレーテッド フィールドプレートを有する半導体デバイス
US9831315B2 (en) 2009-08-28 2017-11-28 Transphorm Inc. Semiconductor devices with field plates
JP2016167600A (ja) * 2009-08-28 2016-09-15 トランスフォーム インコーポレーテッド フィールドプレートを有する半導体デバイス
US9373699B2 (en) 2009-08-28 2016-06-21 Transphorm Inc. Semiconductor devices with field plates
US9111961B2 (en) 2009-08-28 2015-08-18 Transphorm Inc. Semiconductor devices with field plates
JP2011082216A (ja) * 2009-10-02 2011-04-21 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2011124246A (ja) * 2009-12-08 2011-06-23 Mitsubishi Electric Corp ヘテロ接合電界効果型トランジスタ及びその製造方法
JP2012119638A (ja) * 2010-12-03 2012-06-21 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2012231106A (ja) * 2011-04-25 2012-11-22 Samsung Electro-Mechanics Co Ltd 窒化物半導体素子及びその製造方法
KR101954471B1 (ko) * 2011-07-18 2019-03-05 에피간 엔브이 Iii-v 에피택셜층들을 성장시키는 방법 및 반도체 구조
US9543424B2 (en) 2011-07-18 2017-01-10 Epigan Nv Method for growing III-V epitaxial layers and semiconductor structure
JP2014524150A (ja) * 2011-07-18 2014-09-18 エピガン ナムローゼ フェンノートシャップ Ｉｉｉ−ｖエピタキシャル層を成長させる方法および半導体構造
KR20140057543A (ko) * 2011-07-18 2014-05-13 에피간 엔브이 Iii-v 에피택셜층들을 성장시키는 방법 및 반도체 구조
JP2015502050A (ja) * 2011-11-22 2015-01-19 日本テキサス・インスツルメンツ株式会社 逆分極キャップを備えたエンハンスメントモードｉｉｉ族‐ｎ高電子移動度トランジスタ
JP2013125918A (ja) * 2011-12-16 2013-06-24 Sumitomo Electric Ind Ltd 半導体装置
JP2013258251A (ja) * 2012-06-12 2013-12-26 Sumitomo Electric Ind Ltd ショットキーバリアダイオードおよびその製造方法
JP2014165501A (ja) * 2013-02-26 2014-09-08 Freescale Semiconductor Inc Ｍｉｓｈｆｅｔおよびショットキーデバイスの統合
US10535763B2 (en) 2013-03-13 2020-01-14 Transphorm Inc. Enhancement-mode III-nitride devices
US9590060B2 (en) 2013-03-13 2017-03-07 Transphorm Inc. Enhancement-mode III-nitride devices
US10043898B2 (en) 2013-03-13 2018-08-07 Transphorm Inc. Enhancement-mode III-nitride devices
US9935190B2 (en) 2014-07-21 2018-04-03 Transphorm Inc. Forming enhancement mode III-nitride devices
US9318593B2 (en) 2014-07-21 2016-04-19 Transphorm Inc. Forming enhancement mode III-nitride devices
JP2016096306A (ja) * 2014-11-17 2016-05-26 三菱電機株式会社 窒化物半導体装置の製造方法
US9536967B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Recessed ohmic contacts in a III-N device
US9536966B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Gate structures for III-N devices
US11322599B2 (en) 2016-01-15 2022-05-03 Transphorm Technology, Inc. Enhancement mode III-nitride devices having an Al1-xSixO gate insulator
US11923462B2 (en) 2016-04-15 2024-03-05 Macom Technology Solutions Holdings, Inc. Lateral Schottky diode
JP7073271B2 (ja) 2016-04-15 2022-05-23 メイコム テクノロジー ソリューションズ ホールディングス インコーポレイテッド 高電圧ＧａＮ高電子移動度トランジスタ
JP2019516244A (ja) * 2016-04-15 2019-06-13 メイコム テクノロジー ソリューションズ ホールディングス インコーポレイテッド 高電圧ＧａＮ高電子移動度トランジスタ
US10224401B2 (en) 2016-05-31 2019-03-05 Transphorm Inc. III-nitride devices including a graded depleting layer
US10629681B2 (en) 2016-05-31 2020-04-21 Transphorm Technology, Inc. III-nitride devices including a graded depleting layer
US11121216B2 (en) 2016-05-31 2021-09-14 Transphorm Technology, Inc. III-nitride devices including a graded depleting layer
JP2017195400A (ja) * 2017-06-20 2017-10-26 ルネサスエレクトロニクス株式会社 半導体装置
JP2017208556A (ja) * 2017-06-27 2017-11-24 株式会社東芝 半導体装置
JP2020013883A (ja) * 2018-07-18 2020-01-23 サンケン電気株式会社 半導体装置
JP7143660B2 (ja) 2018-07-18 2022-09-29 サンケン電気株式会社 半導体装置

Also Published As

Publication number Publication date
EP1905097A2 (en) 2008-04-02
WO2007018918A2 (en) 2007-02-15
US20130252386A1 (en) 2013-09-26
US9142636B2 (en) 2015-09-22
WO2007018918A3 (en) 2007-06-07
EP2479790B1 (en) 2015-03-25
US20070018199A1 (en) 2007-01-25
EP2479790A2 (en) 2012-07-25
EP1905097B1 (en) 2013-09-18
EP2479790A3 (en) 2012-10-10
JP2014003301A (ja) 2014-01-09

Similar Documents

Publication Publication Date Title
US9142636B2 (en) Methods of fabricating nitride-based transistors with an ETCH stop layer
KR101108344B1 (ko) 캡층 및 리세스된 게이트를 가지는 질화물계트랜지스터들의 제조방법들
JP6050579B2 (ja) 保護層および低損傷陥凹部を備える窒化物ベースのトランジスタならびにその製作方法
US7592211B2 (en) Methods of fabricating transistors including supported gate electrodes
US7432142B2 (en) Methods of fabricating nitride-based transistors having regrown ohmic contact regions
JP5767637B2 (ja) Ｉｉｉ族窒化物半導体デバイス及びその製造方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20101207

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110301

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120412

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120601

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120903

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121012

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130315

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130716

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130723

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20130816