CN102299175B - InAlN/GaN异质结有源区的埋层结构和激活方法 - Google Patents

InAlN/GaN异质结有源区的埋层结构和激活方法 Download PDF

Info

Publication number
CN102299175B
CN102299175B CN 201110250158 CN201110250158A CN102299175B CN 102299175 B CN102299175 B CN 102299175B CN 201110250158 CN201110250158 CN 201110250158 CN 201110250158 A CN201110250158 A CN 201110250158A CN 102299175 B CN102299175 B CN 102299175B
Authority
CN
China
Prior art keywords
etching
inaln
gan heterojunction
resilient coating
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN 201110250158
Other languages
English (en)
Other versions
CN102299175A (zh
Inventor
邢东
冯志红
房玉龙
刘波
张雄文
敦少博
蔡树军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 13 Research Institute
Original Assignee
CETC 13 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 13 Research Institute filed Critical CETC 13 Research Institute
Priority to CN 201110250158 priority Critical patent/CN102299175B/zh
Publication of CN102299175A publication Critical patent/CN102299175A/zh
Application granted granted Critical
Publication of CN102299175B publication Critical patent/CN102299175B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种InAlN/GaN异质结有源区的埋层结构和激活方法，所述埋层结构包括由下至上依次排列的半绝缘衬底、InxAlN/GaN异质结、刻蚀终止层、缓冲层和半导体层。所述激活方法为用干法或湿法或干湿混合的方法刻蚀到InAlN层，然后再用碱性腐蚀液选择刻蚀InAlN，使刻蚀停止在刻蚀终止层上，实现刻蚀深度的精确控制。本发明实现了InAlN/GaNHEMT异质结器件与其他半导体器件（其组分含In、Al、Ga、N元素）的连接，将不同器件集成在一个晶圆片上。为将来实现InxAlN/GaNHEMT与其他半导体器件（半导体由In，Ga，Al，N至少两种元素以上组成）的集成提供了一条新技术路线。

Description

InAlN/GaN异质结有源区的埋层结构和激活方法
技术领域
本发明涉及一种InAlN/GaN异质结有源区的埋层结构和激活方法，属于半导体微电子设计制造领域。
背景技术
InAlGa/GaN异质结器件，如InAlN/GaN HEMT，具有优异的微波性能及良好的耐高温性能，已得到了广泛研究。InAlGa/GaN异质结器件伴随着技术的成熟，下一步发展方向是InAlGa/GaN 异质结器件与其他半导体器件的集成，这会涉及到InAlN/GaN 异质结器件有源区深埋。
由于极化效应在InAlN/GaN异质结处形成二维电子气，电子来源于半导体表面。因此，在InAlN/GaN异质结器件材料结构上面生长InAlN（UID），当厚度大于一定厚度时，InAlN/GaN异质结处形成二维电子气浓度会急剧减小，材料的方块电阻增大，形成半导体表面的电绝缘。对上述材料最上面的InAlN层进行刻蚀（含干法或湿法刻蚀），可以使InAlN/GaN 异质结器件有源区激活，恢复InAlN/GaN 异质结中二维电子气浓度。
目前，存在InAlN/GaN异质结器件有源区深埋刻蚀激活工艺难题，刻蚀深度难以精确控制，刻蚀过程对InAlN/GaN异质结器件有源区的影响较大。
发明内容
本发明要解决的技术问题是提供一种精确控制刻蚀深度的InAlN/GaN 异质结有源区的埋层结构和激活方法，为将来实现InxAlN/GaN HEMT与其他半导体器件的集成提供了一条新技术路线。
本发明所采取的技术方案之一是：
一种InAlN/GaN 异质结有源区的埋层结构，包括的半导体层、InxAlN/GaN异质结和半绝缘衬底，其特征在于还包括缓冲层、刻蚀终止层；所述InxAlN /GaN异质结中In的组分为0～1；所述半绝缘衬底、InxAlN/GaN异质结、刻蚀终止层、缓冲层和半导体层的厚度大于0Å，由下至上依次排列。
所述的半绝缘衬底、InxAlN/GaN异质结、刻蚀终止层、缓冲层和半导体层的掺杂情况为ID或UID。
所述半导体层的组分至少由In、Al、N、Ga两种元素组成。
所述半导体层的为单层或多层结构。
所述InxAlN /GaN异质结中0＜x＜1。
所述刻蚀终止层的材料为InxGaN或InAlGaN或AlxGaN， 0≤X＜1。
所述缓冲层的材料为InxAlN，0＜x＜1。
技术方案之二是：
一种集成用InAlN/GaN异质结器件深埋激活方法，其特征在于所述方法的工艺步骤为：
a、刻蚀半导体层：根据半导体材料的性质选择湿法或干法或湿法干法混合技术刻蚀半导体层；
b、刻蚀缓冲层：采用化学湿法刻蚀缓冲层。
采用上述技术方案所产生的有益效果在于：
1、本发明提出的埋层结构实现了InAlN/GaN HEMT异质结器件与其他半导体器件（其组分含In、Al、Ga、N元素）的连接，将不同器件集成在一个晶圆片上。为将来实现InxAlN/GaN HEMT与其他半导体器件（半导体由In，Ga，Al，N至少两种元素以上组成）的集成提供了一条新技术路线，具有良好的商业应用前景。
2、用干法或湿法或混合的方法刻蚀到缓冲层，然后再用碱性腐蚀液选择刻蚀缓冲层，使刻蚀停止在刻蚀终止层上，实现刻蚀深度的精确控制。
3、刻蚀过程对InAlN/GaN异质结器件有源区的影响减小，解决了InAlN/GaN异质结器件有源区深埋刻蚀激活的工艺难题。
附图说明
图1 InAlN/GaN 异质结的埋层结构示意图；
图2 刻蚀完半导体层后的示意图；
图3 刻蚀完缓冲层后的示意图。
1半导体层 2缓冲层 3刻蚀终止层 4 InAlN/GaN异质结 5半绝缘衬底。
具体实施方式
实施例1（参考附图1）（本发明的InAlN/GaN 异质结有源区深埋激活的结构）
一种InAlN/GaN 异质结有源区的埋层结构，包括半导体层1、InAlN/GaN异质结4和半绝缘衬底5，其特征在于还包括缓冲层2、刻蚀终止层3；所述InAlN /GaN异质结4中In的组分为0.17；所述半绝缘衬底5、InAlN/GaN异质结4、刻蚀终止层（10Å）3、缓冲层（5000Å）2和半导体层1 (大于0Å)1，由下至上依次排列。
所述半绝缘衬底5、InAlN/GaN异质结4、刻蚀终止层3、缓冲层2和半导体层1的掺杂情况为ID或UID。
所述半导体层的组分至少由In、Al、N、Ga两种元素组成。
所述半导体层的为单层或多层结构。
所述InAlN /GaN异质结中的材料为InxAlN /GaN，x=0.17。
所述刻蚀终止层的材料为GaN。
所述缓冲层的材料为InxAlN，x=0.17。
实施例2（参考附图2-4）（本发明的集成用InAlN/GaN异质结器件深埋激活方法）
一种集成用InAlN/GaN异质结器件深埋激活方法，其特征在于所述方法的工艺步骤为：
a、刻蚀半导体层：根据半导体材料的性质选择湿法或干法刻蚀半导体层；
b、刻蚀缓冲层：采用化学湿法刻蚀缓冲层。
在Si或SiC或 sapphire或GaN上生长InAlN/GaN 异质结的埋层结构，生长方式为MOCVD或MBE或其他合理的生长方式。
InAlN/GaN异质结4中In的组分为0.17时，InAlN与GaN晶格常数匹配，不受临界厚度的限制，理论上可以进行任意厚度的组合生长。由于极化效应在InAlN/GaN异质结4处形成二维电子气，电子来源于半导体表面。因此，在InAlN/GaN异质结4器件材料结构上面生长InAlN（UID），当厚度大于一定厚度时，InAlN/GaN异质结4处形成二维电子气浓度会急剧减小，材料的方块电阻增大，形成半导体表面的电绝缘。对上述材料最上面的InAlN层进行刻蚀（含干法或湿法刻蚀），可以使InAlN/GaN 异质结器件有源区激活，恢复InAlN/GaN 异质结中二维电子气浓度。
为了实现刻蚀深度的精确控制，消除干法刻蚀的损伤，在InAlN/GaN异质结4器件材料结构上面先生长刻蚀终止层3如InxGaN（0≤X＜1）或InAlGaN或AlxGaN（0≤X＜1）等，再生长InAlN层。把这个InAlN层作为缓冲层2，再生长其他半导体结构（该结构中半导体的组分至少由In、Al、N、Ga两种元素组成）。用干法或湿法或混合的方法刻蚀到InAlN层，然后再用碱性腐蚀液选择刻蚀InAlN层，使刻蚀停止在刻蚀终止层3上，实现刻蚀深度的精确控制。
通常刻蚀半导体层1采用干法刻蚀，刻蚀过程中的掩蔽可以使用光刻胶等其他常用的方法。干法刻蚀会对下面的半导体造成刻蚀损伤，缓冲层2作为刻蚀损伤的牺牲层，以保护InAlN/GaN 异质结器件有源区不受干法刻蚀的影响。缓冲层2较厚，典型值为5000 Å，可以起到半导体层1刻蚀工艺中刻蚀深度精度控制的缓冲。刻蚀层缓冲层2时采用化学湿法刻蚀终止技术，用碱性腐蚀液氢氧化钠或氢氧化钾刻蚀，对InAlN刻蚀较快，而对刻蚀终止层3中给出的材料如GaN刻蚀极慢或不刻蚀，使纵向刻蚀停止，从而实现刻蚀深度的精确控制。
在刻蚀台阶的上面可进行其他种类半导体器件制作，半导体的组分至少由In、Al、N、Ga两种元素组成，完成器件集成。
本发明中使用的干法刻蚀和湿法刻蚀为本领域常用技术，在此不进行详细叙述。

Claims (4)

1. 一种InAlN/GaN 异质结有源区的埋层结构，包括半导体层（1）、InxAlN/GaN异质结（4）和半绝缘衬底（5），其特征在于还包括缓冲层（2）、刻蚀终止层（3）；所述半绝缘衬底（5）、InxAlN/GaN异质结（4）、刻蚀终止层（3）、缓冲层（2）和半导体层（1）的厚度大于0Å，由下至上依次排列，所述缓冲层（2）的材料为InxAlN，且缓冲层（2）具有足够大的厚度，能够使InxAlN /GaN异质结（4）处的二维电子气浓度急剧减少；所述刻蚀终止层（3）的材料为GaN；所述InxAlN /GaN异质结（4）中x=0.17，InxAlN缓冲层（2）中x=0.17。
2. 根据权利要求1所述的InAlN/GaN 异质结有源区的埋层结构，其特征在于所述半绝缘衬底（5）、InxAlN/GaN异质结（4）、刻蚀终止层（3）、缓冲层（2）和半导体层（1）的掺杂情况为ID或UID。
3. 根据权利要求1所述的InAlN/GaN 异质结有源区的埋层结构，其特征在于所述半导体层（1）为单层或多层结构。
4. 根据权利要求1所述的InAlN/GaN异质结有源区埋层结构的器件深埋激活方法，其特征在于所述方法的工艺步骤为：a、刻蚀半导体层（1）：根据半导体材料的性质选择湿法或干法或湿法干法混合技术刻蚀到缓冲层（2）；b、刻蚀缓冲层（2）：采用化学湿法刻蚀缓冲层（2）。
CN 201110250158 2011-08-29 2011-08-29 InAlN/GaN异质结有源区的埋层结构和激活方法 Active CN102299175B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201110250158 CN102299175B (zh) 2011-08-29 2011-08-29 InAlN/GaN异质结有源区的埋层结构和激活方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201110250158 CN102299175B (zh) 2011-08-29 2011-08-29 InAlN/GaN异质结有源区的埋层结构和激活方法

Publications (2)

Publication Number Publication Date
CN102299175A CN102299175A (zh) 2011-12-28
CN102299175B true CN102299175B (zh) 2013-07-17

Family

ID=45359469

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201110250158 Active CN102299175B (zh) 2011-08-29 2011-08-29 InAlN/GaN异质结有源区的埋层结构和激活方法

Country Status (1)

Country Link
CN (1) CN102299175B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101027776A (zh) * 2004-09-24 2007-08-29 皇家飞利浦电子股份有限公司 增强－耗尽场效应晶体管结构及其制造方法
CN101246902A (zh) * 2008-03-24 2008-08-20 西安电子科技大学 InA1N/GaN异质结增强型高电子迁移率晶体管结构及制作方法
CN202221763U (zh) * 2011-08-29 2012-05-16 中国电子科技集团公司第十三研究所 InAlN/GaN 异质结有源区的埋层结构

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62165317A (ja) * 1986-01-17 1987-07-21 Agency Of Ind Science & Technol 半導体装置の製造方法
JPS62176133A (ja) * 1986-01-29 1987-08-01 Sumitomo Electric Ind Ltd 化合物半導体の選択エツチング方法
KR100379619B1 (ko) * 2000-10-13 2003-04-10 광주과학기술원 단일집적 ｅ／ｄ 모드 ｈｅｍｔ 및 그 제조방법
WO2003015174A2 (en) * 2001-08-07 2003-02-20 Jan Kuzmik High electron mobility devices
US20070018199A1 (en) * 2005-07-20 2007-01-25 Cree, Inc. Nitride-based transistors and fabrication methods with an etch stop layer

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101027776A (zh) * 2004-09-24 2007-08-29 皇家飞利浦电子股份有限公司 增强－耗尽场效应晶体管结构及其制造方法
CN101246902A (zh) * 2008-03-24 2008-08-20 西安电子科技大学 InA1N/GaN异质结增强型高电子迁移率晶体管结构及制作方法
CN202221763U (zh) * 2011-08-29 2012-05-16 中国电子科技集团公司第十三研究所 InAlN/GaN 异质结有源区的埋层结构

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
GaN and digital electronics:A way out of Moore’s law?;Tomás Palacios等;《Physica status solidi(c)》;20090420;第6卷;全文 *
JP昭62-165317A 1987.07.21
JP昭62-176133A 1987.08.01
Tomás Palacios等.GaN and digital electronics:A way out of Moore’s law?.《Physica status solidi(c)》.2009,第6卷

Also Published As

Publication number Publication date
CN102299175A (zh) 2011-12-28

Similar Documents

Publication Publication Date Title
CN109819678A (zh) 掺杂的栅极电介质材料
CN105932041B (zh) N面GaN基鳍式高电子迁移率晶体管及制作方法
CN103137618B (zh) 局部载流子寿命减少
CN103930995A (zh) 具有反向极化帽的增强模式iii-n族高电子迁移率晶体管
CN106549048A (zh) 基于槽栅技术的iii族氮化物增强型hemt及其制备方法
CN103137682A (zh) 具有改进击穿电压性能的高电子迁移率晶体管结构
CN109244130A (zh) 基于p-GaN和SiN层的自对准栅结构GaN MIS-HEMT器件及其制作方法
CN105470294A (zh) 一种垂直型氮化镓功率开关器件及其制备方法
CN107240605A (zh) 一种GaN MIS沟道HEMT器件及制备方法
CN106783945A (zh) 一种GaN基增强型电子器件的材料结构
CN109285883A (zh) T栅N面GaN/AlGaN鳍式高电子迁移率晶体管
CN109560118A (zh) T栅N面GaN/AlGaN鳍式高电子迁移率晶体管
CN105849911A (zh) 基于异质结的hemt晶体管
CN105552125A (zh) 半导体结构及其制造方法
CN109888013A (zh) 镁掺杂制备的增强型GaN基HEMT器件及其制备方法
CN104269469A (zh) 一种降低宽禁带半导体器件欧姆接触电阻的方法
CN104659089A (zh) 基于侧向外延技术的垂直结构AlGaN/GaN HEMT器件及其制作方法
US20220320327A1 (en) Power device and method of manufacturing the same
CN109411350B (zh) 一种GaN基p型栅结构的制备方法
CN104465403B (zh) 增强型AlGaN/GaN HEMT器件的制备方法
CN207925477U (zh) 一种与Si-CMOS工艺兼容的AlGaN/GaN异质结HEMT器件
KR20140112272A (ko) 고전자 이동도 트랜지스터 및 그 제조방법
CN105047719A (zh) 基于InAsN-GaAsSb材料的交错型异质结隧穿场效应晶体管
CN108206220A (zh) 金刚石肖特基二极管的制备方法
CN102299175B (zh) InAlN/GaN异质结有源区的埋层结构和激活方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
C53 Correction of patent for invention or patent application
CB03 Change of inventor or designer information

Inventor after: Xing Dong

Inventor after: Feng Zhihong

Inventor after: Fang Yulong

Inventor after: Liu Bo

Inventor after: Zhang Xiongwen

Inventor after: Dun Shaobo

Inventor after: Cai Shujun

Inventor before: Xing Dong

COR Change of bibliographic data

Free format text: CORRECT: INVENTOR; FROM: XING DONG TO: XING DONG FENG ZHIHONG FANG YULONG LIU BO ZHANG XIONGWEN GUOSHAOBO CAI SHUJUN

SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant