CN207925477U - 一种与Si-CMOS工艺兼容的AlGaN/GaN异质结HEMT器件 - Google Patents
一种与Si-CMOS工艺兼容的AlGaN/GaN异质结HEMT器件 Download PDFInfo
- Publication number
- CN207925477U CN207925477U CN201721577336.XU CN201721577336U CN207925477U CN 207925477 U CN207925477 U CN 207925477U CN 201721577336 U CN201721577336 U CN 201721577336U CN 207925477 U CN207925477 U CN 207925477U
- Authority
- CN
- China
- Prior art keywords
- algan
- layer
- gan
- golden
- heavily doped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
本实用新型公开了一种与Si‑CMOS工艺兼容的AlGaN/GaN异质结HEMT器件。该器件包括：AlGaN/GaN异质结外延层、钝化层、栅介质层、无金栅电极、无金源漏电极。所述AlGaN/GaN异质结外延层从下往上依次包括衬底、氮化物成核层、氮化物缓冲层、GaN沟道层、AlGaN本征势垒层和AlGaN重掺杂层，AlGaN重掺杂层通过电离施主产生电荷以补偿半导体的表面受主能级从而抑制电流崩塌，同时经低温退火与电极形成欧姆接触。本实用新型可以有效抑制HEMT器件的电流崩塌，提高器件性能，解决了AlGaN/GaN异质结HEMT与Si‑CMOS工艺兼容的技术瓶颈。
Description
技术领域
本实用新型属于半导体器件技术领域，具体涉及一种与Si-CMOS工艺兼容的
AlGaN/GaN异质结HEMT器件，可用于电力电子和微波通信等领域。
背景技术
随着现代武器装备和航空航天、核能、通信技术、汽车电子、开关电源的发展，对半导体器件的性能提出了更高的要求。作为宽禁带半导体材料的典型代表，GaN基材料具有禁带宽度大、电子饱和漂移速度高、临界击穿场强高、热导率高、稳定性好、耐腐蚀、抗辐射等特点，可用于制作高温、高频及大功率电子器件。另外，GaN还具有优良的电子特性，可以和AlGaN形成调制掺杂的AlGaN/GaN异质结构，该结构在室温下可以获得高于 1500cm2/Vs的电子迁移率，以及高达3×107cm/s的峰值电子速度和2×107cm/s的饱和电子速度，并获得比第二代化合物半导体异质结构更高的二维电子气密度，被誉为是研制微波功率器件的理想材料。因此，基于AlGaN/GaN异质结的微波功率器件在高频率、高功率的无线通信、雷达等领域具有非常好的应用前景。
然而，HEMT器件仍然面临诸多挑战，如：电流崩塌，阈值稳定及器件的可靠性等，电流崩塌指器件在高压关态应力后，器件的导通电阻增加的现象。这种现象的一个主要原因为HEMT器件中较为严重的界面态或表面态，器件沟道中的电子浓度由于缺陷的捕获而降低。同时，较高的成本限制了HEMT器件的广泛应用。降低HEMT的制造成本的一个方法是实现HEMT在Si-CMOS工艺线的大规模生产。然后，几个因素限制了HEMT器件在CMOS 工艺线加工：1、常规HEMT器件的欧姆和肖特基接触工艺中采用的有金接触金属，造成 Au对CMOS工艺线的污染；2、常规HEMT器件的欧姆工艺温度较高，造成Ga对CMOS 工艺线的污染，同时高温使大尺寸硅衬底上的AlGaN/GaN外延层破裂，降低产品良率。
实用新型内容
本实用新型的目的在于克服上述已有技术的缺陷，通过在AlGaN/GaN异质结中采用双层AlGaN层，结合无金电极工艺和低温欧姆工艺，可以有效抑制HEMT器件的电流崩塌，提高器件性能，同时降低工艺温度、简化工艺流程，解决了AlGaN/GaN异质结HEMT与 Si-CMOS工艺兼容的技术瓶颈，有助于降低AlGaN/GaN异质结HEMT的制造成本。
本实用新型的目的至少通过如下技术方案之一实现。
一种与Si-CMOS工艺兼容的AlGaN/GaN异质结HEMT器件，该器件包括：AlGaN/GaN异质结外延层、钝化层、栅介质层、无金栅电极、无金源漏电极。所述AlGaN/GaN异质结外延层从下往上依次包括衬底、氮化物成核层、氮化物缓冲层、GaN沟道层、AlGaN本征势垒层和AlGaN重掺杂层，AlGaN重掺杂层通过电离施主产生电荷以补偿半导体的表面受主能级从而抑制电流崩塌，同时经低温退火与无金源漏电极形成欧姆接触，所述无金电极避免Au对Si-CMOS工艺线的污染。
进一步地，AlGaN/GaN异质结外延层的衬底的材质为蓝宝石、硅、碳化硅或同质外延的GaN，氮化物成核层为GaN或AlN，氮化物缓冲层为GaN、AlGaN、渐变组分AlGaN或其组合，GaN沟道层和AlGaN本征势垒层之间具有高电子迁移率的二维电子气。
进一步地，AlGaN本征势垒层的Al元素的摩尔含量在0.2～0.3之间，厚度为10～15nm，并且外延生长该层时，不做掺杂。
进一步地，AlGaN重掺杂层的Al元素的摩尔含量在0.1～0.2之间，厚度为5～10nm，施主杂质(如Si)的掺杂浓度为1x1018cm-3至1x1020cm-3。
进一步地，钝化层覆盖在AlGaN重掺杂层上，材质为SiN、SiO2、SiON中的一种，或者是其组合而成的多层结构，厚度为100nm～200nm。
进一步地，栅介质层覆盖在钝化层上，材质为SiN、SiO2、SiON、Ga2O3、Al2O3、AlN、HfO2中的一种，或者是其组合而成多层结构，厚度为20nm～30nm。
进一步地，无金栅电极下方的钝化层被去除，电极底部与栅介质层接触，无金栅电极与AlGaN重掺杂层之间是栅介质层。同时，栅电极下方对应的AlGaN重掺杂层全部或部分被氧化成氧化物。
进一步地，无金栅电极的材料为多层金属，其中底层金属为Ni或其他功函数较高的金属，表层为W、TiW或TiN等在空气中稳定和不易氧化的金属，形成Ni/W，或Ni/TiW，或Ni/TiN等多层金属体系。
进一步地，无金源漏电极下方的栅介质层和钝化层被去除，无金源漏电极底部与AlGaN 重掺杂层接触。
进一步地，无金源漏电极的材料为多层金属，其中底层金属为Ti/Al等多层金属，表层为W、TiW或TiN等在空气中稳定和不易氧化的金属，形成Ti/Al/Ti/W，或Ti/Al/TiW，或Ti/Al/Ti/TiN等多层金属体系，并通过低温退火工艺与AlGaN重掺杂层形成欧姆接触。
制备所述的一种与Si-CMOS工艺兼容的AlGaN/GaN异质结HEMT器件，包括如下步骤：
1)外延生长：通过金属有机气相沉积MOCVD的方法，在衬底上依次外延生长氮化物成核层、氮化物缓冲层、GaN沟道层、AlGaN本征势垒层、AlGaN重掺杂，形成AlGaN/GaN异质结外延层；
2)器件隔离：通过光刻工艺定义有源区，采用光刻胶对有源区进行覆盖保护，利用ICP 或RIE刻蚀去除有源区外的AlGaN/GaN异质结，刻蚀的深度大于AlGaN本征势垒层，去除AlGaN重掺杂层、AlGaN本征势垒层和一部分GaN沟道层，以实现不同器件之间的隔离；
3)钝化层沉积：在AlGaN/GaN异质结外延层上沉积一定厚度的钝化层；
4)栅极开口：通过光刻工艺在钝化层上定义无金栅电极图形，通过ICP或者RIE的方式对钝化层进行刻蚀，将无金栅电极图形下的钝化层完全刻蚀去除。通过ICP或 RIE对栅电极图形中暴露出来的AlGaN重掺杂层进行氧化处理，生成氧化物或氮氧化物；
5)栅介质层：在钝化层上沉积栅介质层，覆盖整个器件的表面；
6)栅电极：通过光刻工艺定义无金栅电极图形，通过电子束蒸发或者磁控溅射的方式沉积无金栅电极金属薄膜，然后通过剥离工艺，形成无金栅电极；
7)源漏电极：通过光刻工艺在钝化层上定义无金源漏电极图形，通过ICP或者RIE的方式对栅介质层和钝化层进行刻蚀，将无金源漏电极图形下的栅介质层和钝化层完全刻蚀去除。通过电子束蒸发或者磁控溅射的方式沉积无金源漏电极金属薄膜，然后通过剥离工艺，形成无金源漏电极；
8)低温退火：通过退火工艺，使无金源漏电极金属与AlGaN/GaN异质结外延层形成欧姆接触。
进一步地，AlGaN本征势垒层的Al元素的摩尔含量在0.2～0.3之间，厚度为10～15nm，并且外延生长该层时，不做掺杂；AlGaN重掺杂层的Al元素的摩尔含量在0.1～0.2之间，厚度为5～10nm，施主杂质的掺杂浓度在1E18cm-3至1E20cm-3之间。
进一步地，钝化层的材料为SiN、SiO2、SiON中的一种，或者是其组合而成多层结构，厚度为100nm～200nm，沉积方式可以是金属有机化学气相沉积MOCVD、等离子增强化学气相沉PECVD、低压化学气相沉积LPCVD中的一种。
进一步地，氧化处理是指通过ICP或者RIE，利用氧离子，将栅电极下的AlGaN重掺杂层全部或部分氧化，生成的氧化物或氮氧化物为Al2O3、Ga2O3、AlSiON、AlON或者其任意组合。
进一步地，栅介质层的材料为SiN、SiO2、SiON、Ga2O3、Al2O3、AlN、HfO2中的一种，或者是其组合而成多层结构，厚度为20nm～30nm，沉积方式可以是等离子增强化学气相沉PECVD、低压化学气相沉积LPCVD中的一种。
进一步地，无金栅电极的材料为多层金属，其中底层金属为Ni或其他功函数较高的金属，表层为W、TiW或TiN等在空气中稳定和不易氧化的金属，形成Ni/W，或Ni/TiW，或Ni/TiN等多层金属体系。
进一步地，无金源漏电极的材料为多层金属，其中底层金属为Ti/Al等多层金属，表层为W、TiW或TiN等在空气中稳定和不易氧化的金属，形成Ti/Al/Ti/W，或Ti/Al/TiW，或Ti/Al/Ti/TiN等多层金属体系，并通过低温退火工艺与AlGaN重掺杂层形成欧姆接触。
进一步地，低温退火是指将样品置于纯氮气氛围下，在不高于600摄氏度的温度中退火，退火时间为5～10min。
与现有技术相比，本实用新型具有如下优点和技术效果：
该器件是一种与Si-CMOS工艺兼容的AlGaN/GaN异质结HEMT器件，在AlGaN/GaN异质结中采用双层AlGaN层，AlGaN重掺杂层通过电离施主产生电荷以补偿半导体的表面受主能级从而抑制电流崩塌，提高器件性能。结合无金电极工艺和低温欧姆工艺，避免Au 对Si-CMOS工艺线的污染，同时降低工艺温度、简化工艺流程，解决了AlGaN/GaN异质结 HEMT与Si-CMOS工艺兼容的技术瓶颈，有助于降低AlGaN/GaN异质结HEMT的制造成本。
附图说明
图1是本实用新型中的一种与Si-CMOS工艺兼容的AlGaN/GaN异质结HEMT器件的结构示意图。
图2a～图2g是本实用新型实例中一种与Si-CMOS工艺兼容的AlGaN/GaN异质结HEMT 器件的制备过程示意图。
具体实施方式
以下结合附图和实例对本实用新型的具体实施作进一步说明，但本实用新型的实施和保护不限于此，需指出的是，以下若有未特别详细说明之过程或工艺参数，均是本领域技术人员可参照现有技术实现的。
参照图1，一种与Si-CMOS工艺兼容的AlGaN/GaN异质结HEMT器件及制造方法，该器件包括：AlGaN/GaN异质结外延层1、钝化层2、栅介质层3、无金栅电极4、无金源漏电极5。所述AlGaN/GaN异质结外延层从下往上依次包括衬底6、氮化物成核层7、氮化物缓冲层8、GaN沟道层9、AlGaN本征势垒层10和AlGaN重掺杂层11。
AlGaN/GaN异质结外延层1的衬底6的材质为硅，氮化物成核层7为AlN，氮化物缓冲层8为GaN，GaN沟道层9和AlGaN本征势垒层10之间具有高电子迁移率的二维电子气。AlGaN本征势垒层10的Al元素的摩尔含量为0.25，厚度为15nm，并且外延生长该层时，不做掺杂。AlGaN重掺杂层11的Al元素的摩尔含量为0.15，厚度为5nm，施主杂质的掺杂浓度在1E20cm-3。
钝化层2覆盖在AlGaN重掺杂层11上，材质为SiN，厚度200nm。栅介质层3覆盖在钝化层2上，材质为SiN，厚度为30nm。无金栅电极4下方的钝化层2被去除，电极底部与栅介质层3接触，无金栅电极4与AlGaN重掺杂层11之间是栅介质层3。同时，栅电极下方对应的AlGaN重掺杂层11部分被氧化成Al2O3。无金栅电极4的材料为 Ni/TiN＝50/150nm。无金源漏电极5下方的栅介质层3和钝化层2被去除，无金源漏电极5 底部与AlGaN重掺杂层11接触。无金源漏电极5的材料为Ti/Al/Ti/TiN＝20/100/20/100nm，并通过低温退火工艺与AlGaN重掺杂层11形成欧姆接触。
仅作为举例，如图2a～图2g，具体实施步骤如下：
步骤一，外延生长。通过金属有机气相沉积MOCVD的方法，在衬底6上依次外延生长氮化物成核层7、氮化物缓冲层8、GaN沟道层9、AlGaN本征势垒层10、AlGaN重掺杂 11，形成AlGaN/GaN异质结外延层1，如图2a所示；其中，AlGaN本征势垒层10的Al元素的摩尔含量为0.25，厚度为15nm，并且外延生长该层时，不做掺杂。AlGaN重掺杂层 11的Al元素的摩尔含量为0.15，厚度为5nm，施主杂质的掺杂浓度在1E20cm-3。
步骤二，器件隔离。通过光刻工艺定义有源区，采用光刻胶对有源区进行覆盖保护，利用ICP刻蚀去除有源区外的AlGaN/GaN异质结，刻蚀的深度大于AlGaN本征势垒层10，为200nm，去除AlGaN重掺杂层11、AlGaN本征势垒层10和一部分GaN沟道层9，以实现不同器件之间的隔离，如图2b所示；
步骤三，钝化层沉积。在AlGaN/GaN异质结外延层上沉积的钝化层2，如图2c所示。钝化层2的材料为SiN，厚度为200nm，沉积方式是低压化学气相沉积LPCVD；
步骤四，栅极开口。通过光刻工艺在钝化层上定义无金栅电极图形，通过ICP利用氟基离子对钝化层2进行刻蚀，将无金栅电极图形下的钝化层2完全刻蚀去除，如图2d所示。然后通过ICP，利用氧离子，将栅电极图形中暴露出来的AlGaN重掺杂层11进行氧化处理，生成氧化物Al2O3；
步骤五，栅介质层。在钝化层2上沉积栅介质层3，覆盖整个器件的表面，材料为SiN，厚度为30nm，沉积方式为低压化学气相沉积LPCVD，如图2e所示。
步骤六，栅电极。通过光刻工艺定义无金栅电极图形，通过电子束蒸发沉积无金栅电极金属薄膜Ni/TiN＝50/150nm，然后通过剥离工艺，形成无金栅电极5，如图2f所示；
步骤七，源漏电极。通过光刻工艺在钝化层上定义无金源漏电极图形，通过ICP对栅介质层3和钝化层2进行刻蚀，将无金源漏电极图形下的栅介质层3和钝化层2完全刻蚀去除。通过电子束蒸发沉积无金源漏电极金属薄膜Ti/Al/Ti/TiN＝20/100/20/100nm，然后通过剥离工艺，形成无金源漏电极5，如图2g所示；
步骤八，低温退火。将样品置于纯氮气氛围下，在600摄氏度的温度中退火，退火时间为5min，使无金源漏电极金属与AlGaN/GaN异质结外延层形成欧姆接触。
该器件是一种与Si-CMOS工艺兼容的AlGaN/GaN异质结HEMT器件，在AlGaN/GaN异质结中采用双层AlGaN层，AlGaN重掺杂层11通过电离施主产生电荷以补偿半导体的表面受主能级从而抑制电流崩塌，提高器件性能。结合无金电极工艺和低温欧姆工艺，避免Au 对Si-CMOS工艺线的污染，同时降低工艺温度、简化工艺流程，解决了AlGaN/GaN异质结 HEMT与Si-CMOS工艺兼容的技术瓶颈，有助于降低AlGaN/GaN异质结HEMT的制造成本。
上述实施例仅本实用新型的优选实例，不构成对本实用新型的任何限制，显然对于本领域的专业人员来说，在了解了本实用新型内容和原理后，能够在不背离本实用新型的原理和范围的情况下，根据本实用新型的方法进行形式和细节上的各种修正和改变，但是这些基于本实用新型的修正和改变仍在本实用新型的权利要求保护范围之内。
Claims (10)
1.一种与Si-CMOS工艺兼容的AlGaN/GaN异质结HEMT器件，其特征在于，包括AlGaN/GaN异质结外延层、钝化层、栅介质层、无金栅电极、无金源漏电极；所述AlGaN/GaN异质结外延层从下往上依次包括衬底、氮化物成核层、氮化物缓冲层、GaN沟道层、AlGaN本征势垒层和AlGaN重掺杂层，AlGaN重掺杂层通过电离施主产生电荷以补偿半导体的表面受主能级从而抑制电流崩塌，同时经低温退火与无金源漏电极形成欧姆接触。
2.根据权利要求1所述的一种与Si-CMOS工艺兼容的AlGaN/GaN异质结HEMT器件，其特征在于，AlGaN/GaN异质结外延层的衬底的材质为蓝宝石、硅、碳化硅或同质外延的GaN，氮化物成核层材质为GaN或 AlN，氮化物缓冲层为GaN、AlGaN、渐变组分AlGaN中的一种或两种以上的组合，GaN沟道层和AlGaN本征势垒层之间具有二维电子气。
3.根据权利要求1所述的一种与Si-CMOS工艺兼容的AlGaN/GaN异质结HEMT器件，其特征在于，AlGaN本征势垒层的Al元素的摩尔含量在为0.2~0.3，厚度为10~15nm，并且外延生长该AlGaN本征势垒层时，不做掺杂。
4.根据权利要求1所述的一种与Si-CMOS工艺兼容的AlGaN/GaN异质结HEMT器件，其特征在于，AlGaN重掺杂层的Al元素的摩尔含量为0.1~0.2，厚度为5~10nm，施主杂质的掺杂浓度为1x1018cm-3至1x1020cm-3。
5.根据权利要求1所述的一种与Si-CMOS工艺兼容的AlGaN/GaN异质结HEMT器件，其特征在于，钝化层覆盖在AlGaN重掺杂层上，材质为SiN、SiO2、SiON中的一种，或者是其组合而成的多层结构，厚度为100nm~200nm。
6.根据权利要求1所述的一种与Si-CMOS工艺兼容的AlGaN/GaN异质结HEMT器件，其特征在于，栅介质层覆盖在钝化层上，材质为SiN、SiO2、SiON、Ga2O3、Al2O3、AlN、HfO2中的一种，或者是其组合而成多层结构，厚度为20nm~30nm。
7.根据权利要求1所述的一种与Si-CMOS工艺兼容的AlGaN/GaN异质结HEMT器件，其特征在于，无金栅电极下方的钝化层被去除，无金栅电极底部与栅介质层接触，无金栅电极与AlGaN重掺杂层之间是栅介质层；同时，栅电极下方对应的AlGaN重掺杂层全部或部分被氧化成氧化物。
8.根据权利要求1所述的一种与Si-CMOS工艺兼容的AlGaN/GaN异质结HEMT器件，其特征在于，无金栅电极的材料为多层金属，其中底层金属为Ni，表层为W、TiW或TiN在空气中稳定和不易氧化的金属，形成Ni/W，或Ni/TiW，或Ni/TiN多层金属体系。
9.根据权利要求1所述的一种与Si-CMOS工艺兼容的AlGaN/GaN异质结HEMT器件，其特征在于，无金源漏电极下方的栅介质层和钝化层被去除，无金源漏电极底部与AlGaN重掺杂层接触。
10.根据权利要求1所述的一种与Si-CMOS工艺兼容的AlGaN/GaN异质结HEMT器件，其特征在于，无金源漏电极的材料为多层金属，其中底层金属为Ti/Al多层金属，表层为W、TiW或TiN，形成Ti/Al/Ti/W，或Ti/Al/TiW，或Ti/Al/Ti/TiN多层金属体系，并通过低温退火工艺与AlGaN重掺杂层形成欧姆接触。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201721577336.XU CN207925477U (zh) | 2017-11-21 | 2017-11-21 | 一种与Si-CMOS工艺兼容的AlGaN/GaN异质结HEMT器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201721577336.XU CN207925477U (zh) | 2017-11-21 | 2017-11-21 | 一种与Si-CMOS工艺兼容的AlGaN/GaN异质结HEMT器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN207925477U true CN207925477U (zh) | 2018-09-28 |
Family
ID=63613315
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201721577336.XU Active CN207925477U (zh) | 2017-11-21 | 2017-11-21 | 一种与Si-CMOS工艺兼容的AlGaN/GaN异质结HEMT器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN207925477U (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107946358A (zh) * | 2017-11-21 | 2018-04-20 | 华南理工大学 | 一种与Si‑CMOS工艺兼容的AlGaN/GaN异质结HEMT器件及其制作方法 |
| CN109712888A (zh) * | 2018-12-28 | 2019-05-03 | 张家港意发功率半导体有限公司 | GaNHEMT器件及其制造方法 |
| CN111312712A (zh) * | 2020-02-25 | 2020-06-19 | 英诺赛科（珠海）科技有限公司 | 半导体器件及其制造方法 |
-
2017
- 2017-11-21 CN CN201721577336.XU patent/CN207925477U/zh active Active
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107946358A (zh) * | 2017-11-21 | 2018-04-20 | 华南理工大学 | 一种与Si‑CMOS工艺兼容的AlGaN/GaN异质结HEMT器件及其制作方法 |
| CN109712888A (zh) * | 2018-12-28 | 2019-05-03 | 张家港意发功率半导体有限公司 | GaNHEMT器件及其制造方法 |
| CN111312712A (zh) * | 2020-02-25 | 2020-06-19 | 英诺赛科（珠海）科技有限公司 | 半导体器件及其制造方法 |
| US11817451B2 (en) | 2020-02-25 | 2023-11-14 | Innoscience (Zhuhai) Technology Co., Ltd. | Semiconductor device and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107946358A (zh) | 一种与Si‑CMOS工艺兼容的AlGaN/GaN异质结HEMT器件及其制作方法 | |
| CN107742644B (zh) | 一种高性能常关型的GaN场效应晶体管及其制备方法 | |
| CN105932041B (zh) | N面GaN基鳍式高电子迁移率晶体管及制作方法 | |
| CN105336789A (zh) | 一种高质量MIS结构的GaN基场效应晶体管及其制备方法 | |
| CN106653840A (zh) | 一种半导体器件及其制造方法 | |
| CN104638010B (zh) | 一种横向导通的GaN常关型MISFET器件及其制作方法 | |
| CN109244130A (zh) | 基于p-GaN和SiN层的自对准栅结构GaN MIS-HEMT器件及其制作方法 | |
| US11069787B2 (en) | GaN-based microwave power device with large gate width and manufacturing method thereof | |
| CN108962752A (zh) | p型栅增强型HEMT器件及其制作方法 | |
| CN207925477U (zh) | 一种与Si-CMOS工艺兼容的AlGaN/GaN异质结HEMT器件 | |
| CN108649071A (zh) | 半导体器件及其制造方法 | |
| CN108417493A (zh) | 基于氧化自停止技术的p型栅增强型晶体管及其制备方法 | |
| CN109742021B (zh) | 一种氮化镓基欧姆接触结构及其制备方法 | |
| CN105789315A (zh) | 一种高质量MIS结构的AlNGaN基场效应晶体管及其制备方法 | |
| CN106298903A (zh) | 二次外延p型ⅲ族氮化物实现增强型hemt的方法及增强型hemt | |
| CN104681620B (zh) | 一种纵向导通的GaN常关型MISFET器件及其制作方法 | |
| CN114899227A (zh) | 一种增强型氮化镓基晶体管及其制备方法 | |
| CN109560120A (zh) | 一种选择区域生长凹槽垂直的GaN常关型MISFET器件及其制作方法 | |
| CN110875386A (zh) | 一种增强型GaN基HEMT器件的外延结构、器件及其器件的制备方法 | |
| CN109950324A (zh) | p型阳极的Ⅲ族氮化物二极管器件及其制作方法 | |
| CN109659362A (zh) | 一种基于氮化镓功率hemt结构低欧姆接触电阻的结构及其制作方法 | |
| CN104465403B (zh) | 增强型AlGaN/GaN HEMT器件的制备方法 | |
| CN102544086B (zh) | 氮化镓基高电子迁移率晶体管及其制作方法 | |
| CN107706232A (zh) | 一种原位MIS栅结构常关型GaN基晶体管及制备方法 | |
| CN105679679B (zh) | 一种GaN基凹槽栅MISFET的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |