CN109244130A - 基于p-GaN和SiN层的自对准栅结构GaN MIS-HEMT器件及其制作方法 - Google Patents
基于p-GaN和SiN层的自对准栅结构GaN MIS-HEMT器件及其制作方法 Download PDFInfo
- Publication number
- CN109244130A CN109244130A CN201810943369.4A CN201810943369A CN109244130A CN 109244130 A CN109244130 A CN 109244130A CN 201810943369 A CN201810943369 A CN 201810943369A CN 109244130 A CN109244130 A CN 109244130A
- Authority
- CN
- China
- Prior art keywords
- gan
- layer
- undoped
- thickness
- sin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title abstract description 4
- 229910002704 AlGaN Inorganic materials 0.000 claims abstract description 42
- 238000005036 potential barrier Methods 0.000 claims abstract description 35
- 238000000926 separation method Methods 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 238000005530 etching Methods 0.000 claims description 28
- 238000000034 method Methods 0.000 claims description 26
- 229910052751 metal Inorganic materials 0.000 claims description 24
- 239000002184 metal Substances 0.000 claims description 24
- 229920002120 photoresistant polymer Polymers 0.000 claims description 20
- 238000000137 annealing Methods 0.000 claims description 14
- 238000005229 chemical vapour deposition Methods 0.000 claims description 13
- 238000001312 dry etching Methods 0.000 claims description 12
- 229910052759 nickel Inorganic materials 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 11
- 229910052737 gold Inorganic materials 0.000 claims description 10
- 238000001259 photo etching Methods 0.000 claims description 10
- 230000008569 process Effects 0.000 claims description 10
- 229910003910 SiCl4 Inorganic materials 0.000 claims description 9
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 9
- 229910052719 titanium Inorganic materials 0.000 claims description 8
- 230000004888 barrier function Effects 0.000 claims description 7
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 7
- 230000002708 enhancing effect Effects 0.000 claims description 6
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 claims description 6
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 2
- 229910021529 ammonia Inorganic materials 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims description 2
- 230000008021 deposition Effects 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 230000015556 catabolic process Effects 0.000 abstract description 5
- 238000006731 degradation reaction Methods 0.000 abstract description 4
- 238000009792 diffusion process Methods 0.000 abstract description 3
- 239000010931 gold Substances 0.000 description 17
- 238000009616 inductively coupled plasma Methods 0.000 description 12
- 238000012545 processing Methods 0.000 description 6
- 238000001755 magnetron sputter deposition Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 238000000407 epitaxy Methods 0.000 description 4
- 230000010287 polarization Effects 0.000 description 4
- 230000005533 two-dimensional electron gas Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 239000002131 composite material Substances 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 238000003754 machining Methods 0.000 description 3
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000002269 spontaneous effect Effects 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 230000007850 degeneration Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910021478 group 5 element Inorganic materials 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000011819 refractory material Substances 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 239000013049 sediment Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/452—Ohmic electrodes on AIII-BV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
Abstract
本发明公开了一种基于p‑GaN和SiN层的自对准栅结构GaN MIS‑HEMT器件及其制作方法，主要解决现有GaN基增强型器件沟道退化和栅控能力弱的问题。其包括：衬底1、缓冲层2、未掺杂的高阻GaN层3、未掺杂的AlGaN势垒层4及其上左右两端的源电极9和漏电极10，未掺杂的AlGaN势垒层上中间位置设有本征GaN隔离层5，本征GaN隔离层依次往上为p‑GaN帽层6、SiN绝缘层7以及栅电极8。本发明改善了因Mg扩散导致沟道退化及高温导致栅极退化的情况，提高了器件的阈值电压、减小栅极漏电流，且通过自对准栅结构，提高了器件的栅控能力，可用于GaN基逻辑电路和开关电路。
Description
技术领域
本发明属于微电子技术领域，进一步涉及半导体器件及其加工工艺，具体为一种基于p-GaN帽层和SiN绝缘层的GaN基金属-绝缘体-半导体高电子迁移率晶体管MIS-HEMT及其制作方法，适用于GaN基逻辑电路和开关电路。
技术背景
Ⅲ-Ⅴ族化合物半导体材料是由Ⅲ族元素和Ⅴ族元素所组成的半导体材料，如GaN、GaAs等半导体材料，其具有禁带宽度大、饱和电子漂移速度快、击穿电场强度高、热导率大、抗辐射能力强和化学稳定性高等诸多优点，因此人们通常利用这些Ⅲ-Ⅴ族化合物半导体材料形成各种异质结构，用于制作高频、大功率电子器件。GaN基电子器件主要以AlGaN/GaN高电子迁移率晶体管HEMT为主，在AlGaN/GaN异质结的界面处，利用自发极化和压电极化效应形成高载流子浓度和高迁移率的二维电子气2DEG，通过驱动和调控这层二维电子气来实现晶体管的输运和转移特性。但是，由于AlGaN/GaN界面处会因自发极化和压电极化产生二维电子气，所以当栅极电压为0V时，源极和漏极之间有高浓度的二维电子气实现导通，此时器件处于开态，需要增加额外的反向栅压才能耗尽沟道处的二维电子气从而达到关态，这种“常开型”耗尽型晶体管的特征决定了常规GaN HEMT的高功耗，不利于GaN器件在低功耗逻辑电路、功率开关等领域的应用。
为了获得GaN基增强型器件，人们采用了不同的生长方法，如：AlGaN薄势垒层、凹槽栅结构、氟基等离子处理、p-GaN帽层等。其中，由于p-GaN帽层的制作过程相对简单，并且得到的GaN基增强型器件具有相对较高的阈值电压，因此备受人们关注。然而，p-GaN帽层GaN HEMT仍存在许多问题：1.p-GaN帽层GaN HEMT器件的阈值电压较低，约在1V左右；2.常规的p-GaN帽层GaN器件由于Mg的激活率较低，必须掺入大量的Mg才能获得高p型载流子浓度，而过多掺入Mg会导致Mg扩散进入沟道，致使沟道退化；3.常规的p-GaN帽层GaN HEMT先做源漏处p-GaN的凹槽，再做栅电极，为了避免栅金属电极与背势垒的导通，往往将栅金属电极区设计的比栅极区略小，因此栅不能完全覆盖沟道，导致对沟道的控制能力较弱。
发明内容
本发明的目的在于克服上述已有技术的不足，提供一种基于p-GaN和SiN层的自对准栅结构GaN MIS-HEMT器件及其制作方法，通过采用i-GaN阻挡层，以防Mg扩散而使沟道退化；加入SiN绝缘层，等效于串联电容从而提高GaN HEMT的阈值电压，同时减小栅极漏电流；栅电极采用自对准结构来提高对沟道的控制能力、采用高温难熔材料避免欧姆接触退火过程中栅电极的退化，欧姆接触采用低温合金工艺，进一步避免高温导致的栅极退化情况。从而实现对MIS-HEMT器件整体性能的提升。
为实现上述目的，本发明提供一种基于p-GaN和SiN的自对准栅结构GaN MIS-HEMT器件，自下而上依次包括衬底1、缓冲层2、未掺杂的高阻GaN层3、未掺杂的AlGaN势垒层4，所述未掺杂的AlGaN势垒层4上的左右两端分别设置源电极9和漏电极10，其特征在于：未掺杂的AlGaN势垒层4上中间位置为本征GaN隔离层5，本征GaN隔离层5依次往上为p-GaN帽层6、SiN绝缘层7以及栅电极8。
上述栅电极8使用的材料为两层金属，其下层为TiN或NiN或Ni，上层为Ni或Au，且上下两层金属不同；
上述源电极9和漏电极10使用的材料相同，均为四层金属，其自下向上分别为：Ti，Al，Ni或Ti，Au。
此外，本发明还提供一种基于p-GaN和SiN的自对准栅结构GaN MIS-HEMT器件的制作方法，具体步骤如下：
1)通过金属有机物化学气相沉积MOCVD在衬底1上依次生长缓冲层2、未掺杂的高电阻GaN层3、未掺杂AlGaN势垒层4、未掺杂GaN隔离层5及p-GaN帽层6；
2)通过刻蚀系统进行台面隔离，刻蚀掉器件有效区域以外的p-GaN帽层6、GaN隔离层5、AlGaN势垒层4和部分未掺杂的高阻GaN层3；
3)采用等离子体增强化学气相沉积PECVD淀积一层SiN绝缘层7；
4)通过光刻，将源漏区域用光刻胶进行保护，漏出栅极区域，然后依次淀积两层金属，作为栅电极8，再剥离掉光刻胶，采用干法刻蚀，仅完整保留栅电极8下的SiN，刻蚀掉栅电极8以外的SiN；
5)通过光刻，将栅区域用光刻胶进行保护，再采用干法刻蚀掉栅电极8区域以外的p-GaN帽层6和GaN隔离层5；
6)采用干法刻蚀轰击AlGaN势垒层4，然后在源漏区域依次淀积四层金属，分别构成源电极9和漏电极10，剥离掉光刻胶，退火形成源漏欧姆接触，最终得到器件。
与现有技术相比，本发明具有如下优点：
第一、由于本发明在栅极中采用SiN绝缘层，从而提高了器件的阈值电压，同时较大程度减小了栅极漏电流。
第二、由于本发明在栅极中采用i-GaN阻挡层，可阻止p-GaN中的Mg扩散，从而避免因Mg扩散导致沟道退化，提高了器件的输出特性。
第三、由于本发明器件的栅极采用了自对准结构，对沟道实现了全面覆盖，从而提高了栅对沟道的控制能力；同时，由于栅电极采用高温难熔的TiN或NiN或Ni材料，且欧姆接触采用了低温合金工艺，使得栅极在欧姆接触退火过程中不易退化。
附图说明
图1是本发明器件的制备流程图；
图2是本发明器件的剖面结构示意图；
图3是本发明器件的制作工艺流程示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，下面结合附图及具体实施例对本发明做进一步描述。
参照图2，本发明器件包括：衬底1、缓冲层2、未掺杂的高阻GaN层3、未掺杂的AlGaN势垒层4；未掺杂的AlGaN势垒层4上的左右两端分别设置源电极9和漏电极10，未掺杂的AlGaN势垒层4上中间位置为本征GaN隔离层5，本征GaN隔离层5依次往上为p-GaN帽层6、SiN绝缘层7以及栅电极8。
未掺杂的高阻GaN层3厚度为50-5000nm，AlGaN势垒层4厚度为2-200nm，GaN隔离层5厚度为1-100nm，p-GaN帽层6厚度为10-500nm，SiN绝缘层7厚度为1-200nm。
栅电极8使用的材料为两层复合金属，其自下向上分别为：厚度2-200nm的TiN或NiN或Ni、厚度2-200nm的Ni或Au，且上下两层金属不同；源电极9和漏电极10使用的材料相同，均为四层复合金属，其自下向上分别为：厚度2-200nm的Ti、厚度2-200nm的Al、厚度2-200nm的Ni或Ti、厚度2-200nm的Au。
参照图1、图2和图3，本发明提供的基于p-GaN和SiN层的自对准栅结构GaN MIS-HEMT器件制作步骤具体如下：
实施例1：
步骤1，GaN外延片生长。
通过金属有机物化学气相沉积MOCVD在衬底1上依次生长缓冲层2、未掺杂的高电阻GaN层3、未掺杂AlGaN势垒层4、未掺杂GaN隔离层5及p-GaN帽层6，如图3(a)所示。其中：未掺杂的高电阻GaN层3厚度范围为50-5000nm，未掺杂AlGaN势垒层4厚度范围为2-200nm，未掺杂GaN隔离层5厚度范围为1-100nm，p-GaN帽层6厚度范围为10-500nm。
步骤2，器件台面隔离。
通过刻蚀系统进行台面隔离，刻蚀掉器件有效区域以外的p-GaN帽层6、GaN隔离层5、AlGaN势垒层4和部分未掺杂的高阻GaN层3，如图3(b)所示。这里刻蚀掉的部分未掺杂的高阻GaN层厚度范围为2-2000nm。
刻蚀的工艺条件为：
刻蚀气体氛围为CF4、BHF、SiCl4或SF6；
刻蚀深度为15-5000nm；
刻蚀功率为10-2000W。
步骤3，器件SiN绝缘层淀积。
采用等离子体增强化学气相沉积PECVD在p-GaN上淀积一层SiN绝缘层7，如图3(c)所示。SiN绝缘层7厚度为1-200nm。其工艺条件如下：
沉积厚度为1-200nm，
生长温度为20-900℃；
生长压力为1-200Torr；
硅源流量为1-500μmol/min；
氨气流量为1000-10000sccm。
步骤4，器件栅电极加工。
通过光刻，将源漏区域用光刻胶进行保护，漏出栅极区域，然后采用磁控溅射淀积，依次淀积两层金属，其下层为TiN或NiN或Ni，上层为Ni或Au，且上下两层金属不同，作为栅电极8，再剥离掉光刻胶，采用干法刻蚀，仅完整保留栅电极8区域下的SiN，刻蚀掉栅电极8区域以外的SiN，如图3(d)-(e)所示。栅电极8使用的两层复合金属自下向上厚度范围分别为：2-200nm的TiN或NiN或Ni、2-200nm的Ni或Au。
刻蚀的工艺条件为：
刻蚀气体氛围为CF4、BHF、SiCl4或SF6；
刻蚀深度为1-200nm；
刻蚀功率为10-2000W。
步骤5，器件凹槽加工。
通过光刻，将栅区域用光刻胶进行保护，再采用干法刻蚀掉栅电极8区域以外的p-GaN帽层6和GaN隔离层5，如图3(f)所示
刻蚀的工艺条件为：
刻蚀气体氛围为CF4、BHF、SiCl4或SF6；
刻蚀深度为10-600nm；
刻蚀功率为10-2000W。
步骤6，器件源漏电极加工。
采用干法刻蚀轰击AlGaN势垒层4，如图3(g)所示，其刻蚀功率为1-1500W、刻蚀时间为1-100s。然后在源漏区域依次淀积Ti、Al、Ni或Ti、Au四层金属，分别构成源电极9和漏电极10，剥离掉光刻胶，退火形成源漏欧姆接触，最终得到器件，如图3(h)所示。源漏区域依次淀积的四层金属厚度范围分别为：2-200nm的Ti、2-200nm的Al、2-200nm的Ni或Ti、2-200nm的Au；退火形成源漏欧姆接触的工艺条件如下：
退火温度为300-800℃；
退火氛围为N2；
退火时间为0.1-30分钟。
实施例2：
本发明的实现步骤如下：
步骤<1>，GaN外延片生长。
通过金属有机物化学气相沉积MOCVD在衬底上依次生长缓冲层、200nm未掺杂的高电阻GaN层、15nm未掺杂AlGaN势垒层、10nm未掺杂GaN隔离层、100nm p-GaN层。
步骤<2>，器件台面隔离。
通过电感耦合等离子体刻蚀系统ICP在SiCl4气体氛围中刻蚀掉器件区域以外的p-GaN层、未掺杂的GaN隔离层、未掺杂AlGaN势垒层和部分未掺杂的高阻GaN层，进行台面隔离。
步骤<3>，器件SiN绝缘层淀积。
采用等离子体增强化学气相沉积PECVD在p-GaN上淀积一层厚度为50nm的SiN绝缘层。
步骤<4>，器件栅电极加工。
通过光刻，将源漏区域用光刻胶保护起来，漏出栅极，然后采用磁控溅射淀积TiN/Ni(50/150nm)栅电极，剥离掉光刻胶。采用ICP干法刻蚀在BHF气体氛围中刻蚀掉SiN，而栅金属下的SiN完整保留下来。
步骤<5>，器件凹槽加工。
通过光刻，将栅区域用光刻胶保护起来，再采用ICP干法刻蚀在SiCl4气体氛围中刻蚀掉栅区域以外的p-GaN层和未掺杂的GaN隔离层。
步骤<6>，器件源漏电极加工。
采用干法刻蚀ICP轰击AlGaN背势垒层12s，然后采用磁控溅射淀积Ti/Al/Ti/Au(25/200/40/40nm)源漏电极，剥离掉光刻胶，在600℃N2氛围中退火20分钟形成源漏欧姆接触。
按照上述实施例2所述方法制作的GaN MIS-HEMT器件，源漏区自下而上依次是200nm未掺杂的高电阻GaN层、15nm未掺杂AlGaN势垒层和Ti/Al/Ti/Au(25/200/40/40nm)源漏电极；栅极区自下而上依次是200nm未掺杂的高电阻GaN层、15nm未掺杂AlGaN势垒层、10nm未掺杂GaN隔离层、100nm p-GaN层、50nm SiN绝缘层和TiN/Ni(50/150nm)栅电极。
实施例3：
步骤A，GaN外延片生长。
通过金属有机物化学气相沉积MOCVD在衬底上依次生长缓冲层、200nm未掺杂的高电阻GaN层、15nm未掺杂AlGaN势垒层、10nm未掺杂GaN隔离层、100nm p-GaN层。
步骤B，器件台面隔离。
通过电感耦合等离子体刻蚀系统ICP在SiCl4气体氛围中刻蚀掉器件区域以外的p-GaN层、未掺杂的GaN隔离层、未掺杂AlGaN势垒层和部分未掺杂的高阻GaN层，进行台面隔离。
步骤C，器件SiN绝缘层淀积。
采用等离子体增强化学气相沉积PECVD在p-GaN上淀积一层厚度为50nm的SiN绝缘层。
步骤D，器件栅电极加工。
通过光刻，将源漏区域用光刻胶保护起来，漏出栅极，然后采用磁控溅射淀积NiN/Au(50/150nm)栅电极，剥离掉光刻胶。采用ICP干法刻蚀在BHF气体氛围中刻蚀掉SiN，而栅金属下的SiN完整保留下来。
步骤E，器件凹槽加工。
通过光刻，将栅区域用光刻胶保护起来，再采用ICP干法刻蚀在SiCl4气体氛围中刻蚀掉栅区域以外的p-GaN层和未掺杂的GaN隔离层。
步骤F，器件源漏电极加工。
采用干法刻蚀ICP轰击AlGaN背势垒层20s，然后采用磁控溅射淀积Ti/Al/Ni/Au(25/200/40/40nm)源漏电极，剥离掉光刻胶，在500℃N2氛围中退火20分钟形成源漏欧姆接触。
按照上述实施例3所述方法制作的GaN MIS-HEMT器件，源漏区自下而上依次是200nm未掺杂的高电阻GaN层、15nm未掺杂AlGaN势垒层和Ti/Al/Ni/Au(25/200/40/40nm)源漏电极，栅极区自下而上依次是200nm未掺杂的高电阻GaN层、15nm未掺杂AlGaN势垒层、10nm未掺杂GaN隔离层、100nm p-GaN层、50nm SiN绝缘层和NiN/Au(50/150nm)栅电极。
实施例4：
步骤一，GaN外延片生长。
通过金属有机物化学气相沉积MOCVD在衬底上依次生长缓冲层、200nm未掺杂的高电阻GaN层、15nm未掺杂AlGaN势垒层、10nm未掺杂GaN隔离层、100nm p-GaN层。
步骤二，器件台面隔离。
通过电感耦合等离子体刻蚀系统ICP在SiCl4气体氛围中刻蚀掉器件区域以外的p-GaN层、未掺杂的GaN隔离层、未掺杂AlGaN势垒层和部分未掺杂的高阻GaN层，进行台面隔离。
步骤三，器件SiN绝缘层淀积。
采用等离子体增强化学气相沉积PECVD在p-GaN上淀积一层厚度为30nm的SiN绝缘层。
步骤四，器件栅电极加工。
通过光刻，将源漏区域用光刻胶保护起来，漏出栅极，然后采用磁控溅射淀积Ni/Au(50/150nm)栅电极，剥离掉光刻胶。采用ICP干法刻蚀在BHF气体氛围中刻蚀掉SiN，而栅金属下的SiN完整保留下来。
步骤五，器件凹槽加工。
通过光刻，将栅区域用光刻胶保护起来，再采用ICP干法刻蚀在SiCl4气体氛围中刻蚀掉栅区域以外的p-GaN层和未掺杂的GaN隔离层。
步骤六，器件源漏电极加工。
采用干法刻蚀ICP轰击AlGaN背势垒层15s，然后采用磁控溅射淀积Ti/Al/Ni/Au(25/200/40/40nm)源漏电极，剥离掉光刻胶，在600℃N2氛围中退火20分钟形成源漏欧姆接触。
按照上述实施例4所述方法制作的GaN MIS-HEMT器件，源漏区自下而上依次是200nm未掺杂的高电阻GaN层、15nm未掺杂AlGaN势垒层和Ti/Al/Ni/Au(25/200/40/40nm)源漏电极，栅极区自下而上依次是200nm未掺杂的高电阻GaN层、15nm未掺杂AlGaN势垒层、10nm未掺杂GaN隔离层、100nm p-GaN层、30nm SiN绝缘层和Ni/Au(50/150nm)栅电极。
本发明未详细说明部分属于本领域技术人员公知常识。
以上描述仅是本发明的几个具体实例，显然对于本领域的专业人员来说，在了解了本发明内容和原理后，都可能在不背离本发明原理、结构的情况下，进行形式和细节上的各种修正和改变，但是这些基于本发明思想的修正和改变仍在本发明的权利要求保护范围之内。
Claims (10)
1.一种基于p-GaN和SiN层的自对准栅结构GaN MIS-HEMT器件，自下而上依次包括衬底(1)、缓冲层(2)、未掺杂的高阻GaN层(3)、未掺杂的AlGaN势垒层(4)，所述未掺杂的AlGaN势垒层(4)上的左右两端分别设置源电极(9)和漏电极(10)，其特征在于：未掺杂的AlGaN势垒层(4)上中间位置为本征GaN隔离层(5)，本征GaN隔离层(5)依次往上为p-GaN帽层(6)、SiN绝缘层(7)以及栅电极(8)。
2.根据权利要求1所述的器件，其特征在于：栅电极(8)使用的材料为两层金属，其下层为TiN或NiN或Ni，上层为Ni或Au，且上下两层金属不同；源电极(9)和漏电极(10)使用的材料相同，均为四层金属，其自下向上分别为：Ti，Al，Ni或Ti，Au。
3.一种基于p-GaN和SiN层的自对准栅结构GaN MIS-HEMT器件的制作方法，包括如下步骤：
1)通过金属有机物化学气相沉积MOCVD在衬底(1)上依次生长缓冲层(2)、未掺杂的高电阻GaN层(3)、未掺杂AlGaN势垒层(4)、未掺杂GaN隔离层(5)及p-GaN帽层(6)；
2)通过刻蚀系统进行台面隔离，刻蚀掉器件有效区域以外的p-GaN帽层(6)、GaN隔离层(5)、AlGaN势垒层(4)和部分未掺杂的高阻GaN层(3)；
3)采用等离子体增强化学气相沉积PECVD淀积一层SiN绝缘层(7)；
4)通过光刻，将源漏区域用光刻胶进行保护，漏出栅极区域，然后依次淀积两层金属，作为栅电极(8)，再剥离掉光刻胶，采用干法刻蚀，仅完整保留栅电极(8)下的SiN，刻蚀掉栅电极(8)以外的SiN；
5)通过光刻，将栅区域用光刻胶进行保护，再采用干法刻蚀掉栅电极(8)区域以外的p-GaN帽层(6)和GaN隔离层(5)；
6)采用干法刻蚀轰击AlGaN势垒层(4)，然后在源漏区域依次淀积四层金属，分别构成源电极(9)和漏电极(10)，剥离掉光刻胶，退火形成源漏欧姆接触，最终得到器件。
4.根据权利要求3所述的方法，其特征在于：步骤1)中的未掺杂的高阻GaN层(3)厚度为50-5000nm，AlGaN势垒层(4)厚度为2-200nm，GaN隔离层(5)厚度为1-100nm，p-GaN帽层(6)厚度为10-500nm。
5.根据权利要求3所述的方法，其特征在于：步骤3)中的SiN绝缘层(7)厚度为1-200nm。
6.根据权利要求3所述的方法，其特征在于：步骤4)中栅电极(8)淀积的两层金属自下向上分别为：厚度2-200nm的TiN或NiN或Ni、厚度2-200nm的Ni或Au，且上下两层金属不同；步骤6)中源电极(9)和漏电极(10)淀积的四层金属自下向上分别为：厚度2-200nm的Ti、厚度2-200nm的Al、厚度2-200nm的Ni或Ti、厚度2-200nm的Au。
7.根据权利要求3所述的方法，其特征在于：步骤2)、步骤4)以及步骤5)中刻蚀的工艺条件分别如下：
步骤2)中刻蚀的工艺条件为：
刻蚀气体氛围为CF4、BHF、SiCl4或SF6；
刻蚀功率为10-2000W；
刻蚀深度为15-5000nm。
步骤4)中刻蚀的工艺条件为：
刻蚀气体氛围为CF4、BHF、SiCl4或SF6；
刻蚀功率为10-2000W；
刻蚀深度为1-200nm。
步骤5)中刻蚀的工艺条件为：
刻蚀气体氛围为CF4、BHF、SiCl4或SF6；
刻蚀功率为10-2000W；
刻蚀深度为10-600nm。
8.根据权利要求3所述的方法，其特征在于：步骤3)中采用等离子体增强化学气相沉积PECVD淀积一层SiN绝缘层，其工艺条件如下：
沉积厚度为1-200nm；
生长温度为20-900℃；
生长压力为1-200Torr；
硅源流量为1-500μmol/min；
氨气流量为1000-10000sccm。
9.根据权利要求3所述的的方法，其特征在于：步骤6)中干法刻蚀轰击AlGaN势垒层，其刻蚀功率为1-1500W、刻蚀时间为1-100s。
10.根据权利要求3所述的的方法，其特征在于：步骤6)中退火形成源漏欧姆接触，其工艺条件如下：
退火温度为300-800℃；
退火氛围为N2；
退火时间为0.1-30分钟。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810943369.4A CN109244130A (zh) | 2018-08-17 | 2018-08-17 | 基于p-GaN和SiN层的自对准栅结构GaN MIS-HEMT器件及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810943369.4A CN109244130A (zh) | 2018-08-17 | 2018-08-17 | 基于p-GaN和SiN层的自对准栅结构GaN MIS-HEMT器件及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109244130A true CN109244130A (zh) | 2019-01-18 |
Family
ID=65069996
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810943369.4A Pending CN109244130A (zh) | 2018-08-17 | 2018-08-17 | 基于p-GaN和SiN层的自对准栅结构GaN MIS-HEMT器件及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109244130A (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109888013A (zh) * | 2019-03-21 | 2019-06-14 | 华南理工大学 | 镁掺杂制备的增强型GaN基HEMT器件及其制备方法 |
| CN110504317A (zh) * | 2019-08-29 | 2019-11-26 | 广东省半导体产业技术研究院 | 栅极结构和栅极结构制作方法 |
| CN110660643A (zh) * | 2019-09-05 | 2020-01-07 | 西交利物浦大学 | 一种优化氮化镓高电子迁移率晶体管钝化的方法 |
| CN111564490A (zh) * | 2020-05-28 | 2020-08-21 | 西安电子科技大学芜湖研究院 | 一种P-GaN增强型HEMT器件及其制备方法 |
| CN111584628A (zh) * | 2020-05-28 | 2020-08-25 | 浙江大学 | 增强型GaN HEMT器件及其制备方法 |
| WO2020221222A1 (zh) * | 2019-04-30 | 2020-11-05 | 大连理工大学 | 一种高阈值电压常关型高电子迁移率晶体管及其制备方法 |
| EP4020593A1 (en) * | 2020-12-23 | 2022-06-29 | Intel Corporation | P-gan enhancement mode hemts with dopant diffusion spacer |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4662058A (en) * | 1984-11-05 | 1987-05-05 | Honeywell Inc. | Self-aligned gate process for ICS based on modulation doped (Al,Ga) As/GaAs FETs |
| US20050189559A1 (en) * | 2004-02-27 | 2005-09-01 | Kabushiki Kaisha Toshiba | Semiconductor device |
| US20130032860A1 (en) * | 2011-08-01 | 2013-02-07 | Fabio Alessio Marino | HFET with low access resistance |
| US20140091322A1 (en) * | 2012-09-28 | 2014-04-03 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
-
2018
- 2018-08-17 CN CN201810943369.4A patent/CN109244130A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4662058A (en) * | 1984-11-05 | 1987-05-05 | Honeywell Inc. | Self-aligned gate process for ICS based on modulation doped (Al,Ga) As/GaAs FETs |
| US20050189559A1 (en) * | 2004-02-27 | 2005-09-01 | Kabushiki Kaisha Toshiba | Semiconductor device |
| US20130032860A1 (en) * | 2011-08-01 | 2013-02-07 | Fabio Alessio Marino | HFET with low access resistance |
| US20140091322A1 (en) * | 2012-09-28 | 2014-04-03 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109888013A (zh) * | 2019-03-21 | 2019-06-14 | 华南理工大学 | 镁掺杂制备的增强型GaN基HEMT器件及其制备方法 |
| WO2020221222A1 (zh) * | 2019-04-30 | 2020-11-05 | 大连理工大学 | 一种高阈值电压常关型高电子迁移率晶体管及其制备方法 |
| CN110504317A (zh) * | 2019-08-29 | 2019-11-26 | 广东省半导体产业技术研究院 | 栅极结构和栅极结构制作方法 |
| CN110660643A (zh) * | 2019-09-05 | 2020-01-07 | 西交利物浦大学 | 一种优化氮化镓高电子迁移率晶体管钝化的方法 |
| CN111564490A (zh) * | 2020-05-28 | 2020-08-21 | 西安电子科技大学芜湖研究院 | 一种P-GaN增强型HEMT器件及其制备方法 |
| CN111584628A (zh) * | 2020-05-28 | 2020-08-25 | 浙江大学 | 增强型GaN HEMT器件及其制备方法 |
| EP4020593A1 (en) * | 2020-12-23 | 2022-06-29 | Intel Corporation | P-gan enhancement mode hemts with dopant diffusion spacer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110034186B (zh) | 基于复合势垒层结构的iii族氮化物增强型hemt及其制作方法 | |
| US20200111876A1 (en) | Algan/gan heterojunction hemt device compatible with si-cmos process and manufacturing method therefor | |
| CN109244130A (zh) | 基于p-GaN和SiN层的自对准栅结构GaN MIS-HEMT器件及其制作方法 | |
| US11888052B2 (en) | Semiconductor device and manufacturing method thereof employing an etching transition layer | |
| CN108305834B (zh) | 一种增强型氮化镓场效应器件的制备方法 | |
| CN108962752A (zh) | p型栅增强型HEMT器件及其制作方法 | |
| CN105870013A (zh) | 通过p型钝化实现增强型HEMT的方法及增强型HEMT | |
| WO2022188694A1 (zh) | 一种场效应管、其制备方法及开关电路 | |
| JP5468609B2 (ja) | 縦型トランジスタ及びその製造方法、並びに半導体装置 | |
| CN106298903A (zh) | 二次外延p型ⅲ族氮化物实现增强型hemt的方法及增强型hemt | |
| CN104952938A (zh) | 一种氮化镓异质结mis栅控功率二极管及其制造方法 | |
| CN106549038A (zh) | 一种垂直结构的氮化镓异质结hemt | |
| CN109742142A (zh) | 一种GaN基HEMT器件及其制备方法 | |
| CN109950323B (zh) | 极化超结的ⅲ族氮化物二极管器件及其制作方法 | |
| CN113889531A (zh) | 一种半导体器件及其应用与制造方法 | |
| CN111293173A (zh) | 一种硅基氮化镓增强型hemt器件及其制备方法 | |
| CN109950324A (zh) | p型阳极的Ⅲ族氮化物二极管器件及其制作方法 | |
| CN115000168A (zh) | 一种p型氮化物增强型hemt器件及其制备方法 | |
| CN106531789A (zh) | 通过极性控制实现增强型hemt的方法及增强型hemt | |
| CN207925477U (zh) | 一种与Si-CMOS工艺兼容的AlGaN/GaN异质结HEMT器件 | |
| CN210897283U (zh) | 一种半导体器件 | |
| CN109742144A (zh) | 一种槽栅增强型mishemt器件及其制作方法 | |
| CN205303470U (zh) | 一种增强型GaN器件 | |
| CN114899227A (zh) | 一种增强型氮化镓基晶体管及其制备方法 | |
| CN103681831A (zh) | 高电子迁移率晶体管及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190118 |
|
| RJ01 | Rejection of invention patent application after publication |