CN111293173A - 一种硅基氮化镓增强型hemt器件及其制备方法 - Google Patents

一种硅基氮化镓增强型hemt器件及其制备方法 Download PDF

Info

Publication number
CN111293173A
CN111293173A CN201811505251.XA CN201811505251A CN111293173A CN 111293173 A CN111293173 A CN 111293173A CN 201811505251 A CN201811505251 A CN 201811505251A CN 111293173 A CN111293173 A CN 111293173A
Authority
CN
China
Prior art keywords
layer
gallium nitride
aluminum
type gan
gan cap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811505251.XA
Other languages
English (en)
Inventor
陈珍海
鲍婕
宁仁霞
周德金
许媛
刘琦
黄伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huangshan University
Original Assignee
Huangshan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huangshan University filed Critical Huangshan University
Priority to CN201811505251.XA priority Critical patent/CN111293173A/zh
Publication of CN111293173A publication Critical patent/CN111293173A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47Schottky barrier electrodes
    • H01L29/475Schottky barrier electrodes on AIII-BV compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/80Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开一种硅基氮化镓增强型HEMT器件,包括硅衬底、氮化镓外延层、氮化镓沟道层、铝镓氮势垒层、氮化铝插入层、漏极、P型GaN盖帽层、栅极和源极;其中,硅衬底、氮化镓外延层、氮化镓沟道层、铝镓氮势垒层、氮化铝插入层和P型GaN盖帽层的位置关系为自下向上依次排列;所述氮化镓沟道层和铝镓氮势垒层之间形成有二维电子气;栅极设置在P型GaN盖帽层上表面,与P型GaN盖帽层电性接触;源极和漏极通过刻蚀工艺,穿过所述P型GaN盖帽层沉积形成在氮化铝插入层的上表面。本发明还公开了该器件的制备方法。本发明的优点是:通过氮化镍薄膜层取代镍金属作为肖特基接触,解决了现有技术中二极管稳定性不够好,反向泄漏电流较大的技术问题。

Description

一种硅基氮化镓增强型HEMT器件及其制备方法
技术领域
本发明涉及功率半导体器件制造领域,特别涉及一种硅基氮化镓增强型HEMT器件及其制备方法。
技术背景
氮化镓(GaN)材料具有高击穿电场,低正向压降以及高热导率等优点,是研制微电子器件,光电子器件的新型半导体材料,被誉为继第一代锗、硅半导体材料、第二代砷化镓、磷化铟化合物半导体材料之后的第三代半导体材料。在光电子、高温大功率器件和高频微波器件应用方面有着广阔的前景。
氮化镓基高迁移率晶体管(HEMT)因其导通电阻小,耐高温高压等特点正在取得越来越多的关注。增强型的HEMT器件在此类器件中有着更为广阔的前景。目前,实现增强型HEMT器件的主流技术路线是通过Gate下方的p型GaN层(pGaN)耗尽AlGaN势垒层(AlGaNbarrier)和GaN通道层(GaNchannel)之间的二维电子气(2DEG),从而实现器件的关断。源(source)和漏(drain)电极的形成则是通过——的方式刻蚀掉源漏下方的pGaN层后,在AlGaN势垒层表面沉积金属电极。因此,精准的刻蚀是非常重要的步骤。
对于制造GaN器件的外延材料,通常衬底有蓝宝石、Si和SiC三种,其中硅基材料容易实现大面积尺寸,因此具有最大的产业化前景。另外,现有技术中,现有的增强型HEMT器件,由于为了沉积形成源极和漏极,在刻蚀过程中会将势垒层蚀刻从而导致势垒层减薄,进而导致二维电子气浓度降低,导致HEMT器件的导通电阻增大。如图1所示,现有的增强型HEMT器件,源极和漏极插接在势垒层中,导致势垒层减薄。现有技术中至少存在如下问题:在刻蚀过程中会将势垒层蚀刻从而导致势垒层减薄,进而导致二维电子气浓度降低,导致HEMT器件的导通电阻增大。为此,采用硅基GaN外延材料,设计新的硅基GaN增强型HEMT器件具有很大的应用前景。
发明内容
本发明的目的是克服现有技术中存在的不足,提供一种硅基氮化镓增强型HEMT器件及其制备方法。
所述的硅基氮化镓增强型HEMT器件,其结构包括:硅衬底、氮化镓外延层、氮化镓沟道层、铝镓氮势垒层、氮化铝插入层、漏极、P型GaN盖帽层、栅极和源极;其中,所述硅衬底、氮化镓外延层、氮化镓沟道层、铝镓氮势垒层、氮化铝插入层和P型GaN盖帽层的位置关系为自下向上依次排列;
所述氮化镓沟道层和铝镓氮势垒层之间形成有二维电子气;
所述栅极设置在P型GaN盖帽层上表面,与P型GaN盖帽层电性接触;
所述源极和漏极通过刻蚀工艺,穿过所述P型GaN盖帽层沉积形成在氮化铝插入层的上表面。
具体的,所述氮化铝插入层5与铝镓氮势垒层的刻蚀选择比,大于P型GaN盖帽层的刻蚀选择比。
具体的,所述氮化镓外延层为N型重掺杂氮化镓层,掺杂的元素为磷;所述N型重掺杂氮化镓层的载流子浓度为1×1018~1×1019cm-3,厚度为2.5~3.5μm;
所述氮化铝插入层的组成材料包括AlN、AlxGa(1-x)N中的一种或两种的组合,其中,x>30%;
所述氮化铝插入层的厚度大于等于0.5纳米且小于等于3纳米;
所述P型GaN盖帽层的组成材料为p型氮化镓,P型GaN盖帽层的厚度大于等于50纳米且小于等于150纳米;
所述氮化镓沟道层的组成材料为氮化镓,氮化镓沟道层厚度大于等于50纳米且小于等于350纳米;
所述铝镓氮势垒层的组成材料为AlyGa(1-y)N,铝镓氮势垒层的厚度大于等于10纳米且小于等于30纳米,其中10%≤y≤30%。
上述硅基氮化镓增强型HEMT器件的制备方法,包括以下工艺步骤:
S1,在硅衬底层上依次形成氮化镓外延层、氮化镓沟道层、铝镓氮势垒层、氮化铝插入层和P型GaN盖帽层,其中所述氮化铝插入层与铝镓氮势垒层的刻蚀选择比,大于P型GaN盖帽层的刻蚀选择比;
S2,采用电感耦合等离子体对所述P型GaN盖帽层进行刻蚀,在所述氮化铝插入层上表面停止所述刻蚀,得到分别与源极和漏极相匹配的沉积槽;
S3,采用磁控溅射法在氮化铝插入层上的沉积槽内依次形成钛、铝、钛、金多层金属,然后采用剥离方法将在氮化铝插入层上欲形成欧姆电极区域外的金属剥离,在氮气气氛中,进行热退火处理,形成所述源极和漏极;
S4,采用反应性磁控溅射法在P型GaN盖帽层上形成氮化镍薄膜层,形成栅极。
具体的,所述步骤S2包括甩胶光刻、去胶、去氧化层、ICP台面刻蚀和抬离等具体工艺步骤,其中ICP台面刻蚀条件为:Cl2流量10sccm,BCl3流量25sccm,射频功率100W,ICP功率300W,炉内温度20℃。
具体的,所述步骤S3包括表面处理、甩胶光刻、去胶、去氧化层、N型欧姆接触淀积、抬离、清洗和快速热退火等具体工艺步骤,其中N型欧姆接触淀积条件为:电子束蒸发钛、铝、钛、金的厚度依次为300nm、800nm、300nm和1000nm,蒸发速率为
Figure BDA0001899278910000031
具体的,所述步骤S4中用的反应性磁控溅射法是在氩气气氛中冲入氮气进行的,形成NiN薄膜层的具体工艺步骤包括表面处理、甩胶光刻、去胶、去氧化层、肖特基电极淀积、抬离和清洗。
本发明的优点是:通过氮化镍薄膜层取代镍金属作为肖特基接触,解决了现有技术中二极管稳定性不够好,反向泄漏电流较大的技术问题。
附图说明
图1为现有硅基氮化镓增强型HEMT器件结构图。
图2为本发明硅基氮化镓增强型HEMT器件结构图。
图3为本发明一种硅基氮化镓增强型HEMT器件的制备方法流程图。
图4为本发明工艺步骤S1的结果。
图5为本发明工艺步骤S2的结果。
图6为本发明工艺步骤S3的结果。
具体实施方式
下面结合附图和实例对本发明进行进一步详细的说明。需要注意的是,除非另有说明,本申请使用的技术术语或者科学术语应当为本发明所属领域技术人员所理解的通常意义。
在本申请的描述中,需要理解的是,术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。
如图2所示,本发明所提供的一种硅基氮化镓增强型HEMT器件,包括硅衬底1、氮化镓外延层2、氮化镓沟道层3、铝镓氮势垒层4、氮化铝插入层5、漏极6、P型GaN盖帽层7、栅极8和源极9;其中,所述氮化镓外延层2、氮化镓沟道层3、铝镓氮势垒层4、氮化铝插入层5和P型GaN盖帽层7的位置关系为自下向上依次排列;所述氮化镓沟道层3和铝镓氮势垒层4之间形成有二维电子气;所述栅极8设置在P型GaN盖帽层7上表面,与P型GaN盖帽层7电性接触;所述源极9和漏极6通过刻蚀工艺,穿过所述P型GaN盖帽层7沉积形成在氮化铝插入层5的上表面。
优选的,所述氮化镓外延层2为N型重掺杂氮化镓层,掺杂的元素为磷;所述N型重掺杂氮化镓层的载流子浓度为1×1018~1×1019cm-3,厚度为2.5~3.5μm。
优选的,所述氮化铝插入层5的组成材料包括AlN、AlxGa(1-x)N中的一种或两种的组合,其中,x>30%;所述氮化铝插入层5的厚度大于等于0.5纳米且小于等于3纳米。
所述氮化铝插入层5与铝镓氮势垒层4的刻蚀选择比,大于P型GaN盖帽层的刻蚀选择比。
优选的,所述P型GaN盖帽层7的组成材料为p型氮化镓,P型GaN盖帽层7的厚度大于等于50纳米且小于等于150纳米。
优选的,所述氮化镓沟道层3的组成材料为氮化镓,氮化镓沟道层3厚度大于等于50纳米且小于等于350纳米。
优选的,所述铝镓氮势垒层4的组成材料为AlyGa(1-y)N,铝镓氮势垒层4的厚度大于等于10纳米且小于等于30纳米,其中10%≤y≤30%。
如图3所示,本发明还提出该硅基氮化镓增强型HEMT器件的制备方法,包括以下步骤:
S1:在硅衬底层1上依次形成氮化镓外延层2、氮化镓沟道层3、铝镓氮势垒层4、氮化铝插入层5和P型GaN盖帽层7(参照图4),其中所述氮化铝插入层5与所述铝镓氮势垒层4的刻蚀选择比,大于所述P型GaN盖帽层7的刻蚀选择比;
S2:采用电感耦合等离子体对所述P型GaN盖帽层进行刻蚀,在所述氮化铝插入层5上表面停止所述刻蚀,得到分别与源极和漏极相匹配的沉积槽401和402(参照图5);
S3:采用磁控溅射法在氮化铝插入层5上的沉积槽401和402内依次形成钛、铝、钛、金多层金属,然后采用剥离方法将在氮化铝插入层5上欲形成欧姆电极区域外的金属剥离,在氮气气氛中,进行热退火处理,形成所述源极9和所述漏极6(参照图6);
S4:采用反应性磁控溅射法在P型GaN盖帽层上形成氮化镍薄膜层,形成栅极8,得到图2所示器件。
所述步骤S2包括甩胶光刻、去胶、去氧化层、ICP台面刻蚀和抬离等具体工艺步骤,其中ICP台面刻蚀条件为:Cl2流量10sccm,BCl3流量25sccm,射频功率100W,ICP功率300W,炉内温度20℃。
所述步骤S3包括表面处理、甩胶光刻、去胶、去氧化层、N型欧姆接触淀积、抬离、清洗和快速热退火(RTA)等具体工艺步骤,其中N型欧姆接触淀积条件为:电子束蒸发Ti/Al/Ti/Au(300nm/800nm/300nm/1000nm),蒸发速率为
Figure BDA0001899278910000061
所述步骤S5中用的反应性磁控溅射法是在氩气气氛中冲入氮气进行的,形成的NiN薄膜层可以是NiN、Ni2N和Ni3N的混合,具体工艺步骤包括表面处理、甩胶光刻、去胶、去氧化层、肖特基电极淀积、抬离和清洗。
以上所述仅为本发明的较佳实施例,并不用以限制本发明,凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (7)

1.一种硅基氮化镓增强型HEMT器件,其特征是,包括:硅衬底(1)、氮化镓外延层(2)、氮化镓沟道层(3)、铝镓氮势垒层(4)、氮化铝插入层(5)、漏极(6)、P型GaN盖帽层(7)、栅极(8)和源极(9);
其中,所述硅衬底(1)、氮化镓外延层(2)、氮化镓沟道层(3)、铝镓氮势垒层(4)、氮化铝插入层(5)和P型GaN盖帽层(7)的位置关系为自下向上依次排列;
所述氮化镓沟道层(3)和铝镓氮势垒层(4)之间形成有二维电子气;
所述栅极(8)设置在P型GaN盖帽层(7)上表面,与P型GaN盖帽层(7)电性接触;
所述源极(9)和漏极(6)通过刻蚀工艺,穿过所述P型GaN盖帽层(7)沉积形成在氮化铝插入层(5)的上表面。
2.根据权利要求1所述的一种硅基氮化镓增强型HEMT器件,其特征是,所述氮化铝插入层(5)与铝镓氮势垒层(4)的刻蚀选择比,大于P型GaN盖帽层(7)的刻蚀选择比。
3.根据权利要求1所述的一种硅基氮化镓增强型HEMT器件,其特征是,所述氮化镓外延层(2)为N型重掺杂氮化镓层,掺杂的元素为磷;所述N型重掺杂氮化镓层的载流子浓度为1×1018~1×1019cm-3,厚度为2.5~3.5μm;
所述氮化铝插入层(5)的组成材料包括AlN、AlxGa(1-x)N中的一种或两种的组合,其中,x>30%;
所述氮化铝插入层(5)的厚度大于等于0.5纳米且小于等于3纳米;
所述P型GaN盖帽层(7)的组成材料为p型氮化镓,P型GaN盖帽层(7)的厚度大于等于50纳米且小于等于150纳米;
所述氮化镓沟道层(3)的组成材料为氮化镓,氮化镓沟道层(3)厚度大于等于50纳米且小于等于350纳米;
所述铝镓氮势垒层(4)的组成材料为AlyGa(1-y)N,铝镓氮势垒层(4)的厚度大于等于10纳米且小于等于30纳米,其中10%≤y≤30%。
4.权利要求1所述的硅基氮化镓增强型HEMT器件的制备方法,其特征在于,包括以下工艺步骤:
S1,在硅衬底层上依次形成氮化镓外延层、氮化镓沟道层、铝镓氮势垒层、氮化铝插入层和P型GaN盖帽层,其中所述氮化铝插入层与所述铝镓氮势垒层的刻蚀选择比,大于所述P型GaN盖帽层的刻蚀选择比;
S2,采用电感耦合等离子体对所述P型GaN盖帽层进行刻蚀,在所述氮化铝插入层上表面停止所述刻蚀,得到分别与源极和漏极相匹配的沉积槽;
S3,采用磁控溅射法在氮化铝插入层上的沉积槽内依次形成钛、铝、钛、金多层金属,然后采用剥离方法将在氮化铝插入层上欲形成欧姆电极区域外的金属剥离,在氮气气氛中,进行热退火处理,形成所述源极和漏极;
S4,采用反应性磁控溅射法在P型GaN盖帽层上形成氮化镍薄膜层,形成栅极。
5.根据权利要求4所述硅基氮化镓增强型HEMT器件的制备方法,其特征在于,所述步骤S2包括甩胶光刻、去胶、去氧化层、ICP台面刻蚀和抬离的工艺步骤,其中ICP台面刻蚀条件为:Cl2流量10sccm,BCl3流量25sccm,射频功率100W,ICP功率300W,炉内温度20℃。
6.根据权利要求4所述硅基氮化镓增强型HEMT器件的制备方法,其特征在于,所述步骤S3包括表面处理、甩胶光刻、去胶、去氧化层、N型欧姆接触淀积、抬离、清洗和快速热退火的工艺步骤,其中N型欧姆接触淀积条件为:电子束蒸发钛、铝、钛、金的厚度依次为300nm、800nm、300nm和1000nm,蒸发速率为
Figure FDA0001899278900000021
7.根据权利要求4所述硅基氮化镓增强型HEMT器件的制备方法,其特征在于,所述步骤S4中用的反应性磁控溅射法是在氩气气氛中冲入氮气进行的,形成NiN薄膜层的具体工艺步骤包括表面处理、甩胶光刻、去胶、去氧化层、肖特基电极淀积、抬离和清洗。
CN201811505251.XA 2018-12-10 2018-12-10 一种硅基氮化镓增强型hemt器件及其制备方法 Pending CN111293173A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811505251.XA CN111293173A (zh) 2018-12-10 2018-12-10 一种硅基氮化镓增强型hemt器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811505251.XA CN111293173A (zh) 2018-12-10 2018-12-10 一种硅基氮化镓增强型hemt器件及其制备方法

Publications (1)

Publication Number Publication Date
CN111293173A true CN111293173A (zh) 2020-06-16

Family

ID=71021337

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811505251.XA Pending CN111293173A (zh) 2018-12-10 2018-12-10 一种硅基氮化镓增强型hemt器件及其制备方法

Country Status (1)

Country Link
CN (1) CN111293173A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111739799A (zh) * 2020-06-17 2020-10-02 中国科学院上海微系统与信息技术研究所 一种硅基氮化镓微波器件及制备方法
WO2022011930A1 (zh) * 2020-07-14 2022-01-20 中山市华南理工大学现代产业技术研究院 一种高线性GaN基毫米波器件及其制备方法
CN115360235A (zh) * 2022-08-09 2022-11-18 江南大学 一种氮化镓肖特基势垒二极管及其制造方法
WO2023103536A1 (zh) * 2021-12-06 2023-06-15 华南理工大学 一种增强型GaN HEMT射频器件及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017088253A1 (zh) * 2015-11-24 2017-06-01 中国科学院苏州纳米技术与纳米仿生研究所 抑制电流崩塌效应的增强型hemt器件及其制备方法
CN108550622A (zh) * 2018-03-16 2018-09-18 扬州科讯威半导体有限公司 一种氮化镓肖特基势垒二极管及其制造方法
CN108649065A (zh) * 2018-05-31 2018-10-12 江苏能华微电子科技发展有限公司 一种常关型氮化镓hemt器件及其制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017088253A1 (zh) * 2015-11-24 2017-06-01 中国科学院苏州纳米技术与纳米仿生研究所 抑制电流崩塌效应的增强型hemt器件及其制备方法
CN108550622A (zh) * 2018-03-16 2018-09-18 扬州科讯威半导体有限公司 一种氮化镓肖特基势垒二极管及其制造方法
CN108649065A (zh) * 2018-05-31 2018-10-12 江苏能华微电子科技发展有限公司 一种常关型氮化镓hemt器件及其制备方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111739799A (zh) * 2020-06-17 2020-10-02 中国科学院上海微系统与信息技术研究所 一种硅基氮化镓微波器件及制备方法
WO2022011930A1 (zh) * 2020-07-14 2022-01-20 中山市华南理工大学现代产业技术研究院 一种高线性GaN基毫米波器件及其制备方法
WO2023103536A1 (zh) * 2021-12-06 2023-06-15 华南理工大学 一种增强型GaN HEMT射频器件及其制备方法
CN115360235A (zh) * 2022-08-09 2022-11-18 江南大学 一种氮化镓肖特基势垒二极管及其制造方法
CN115360235B (zh) * 2022-08-09 2024-04-09 江南大学 一种氮化镓肖特基势垒二极管及其制造方法

Similar Documents

Publication Publication Date Title
US20200111876A1 (en) Algan/gan heterojunction hemt device compatible with si-cmos process and manufacturing method therefor
Zhang et al. A> 3 kV/2.94 m $\Omega\cdot $ cm 2 and Low Leakage Current With Low Turn-On Voltage Lateral GaN Schottky Barrier Diode on Silicon Substrate With Anode Engineering Technique
CN111293173A (zh) 一种硅基氮化镓增强型hemt器件及其制备方法
CN108305834B (zh) 一种增强型氮化镓场效应器件的制备方法
CN107978642B (zh) 一种GaN基异质结二极管及其制备方法
CN112420850B (zh) 一种半导体器件及其制备方法
CN109244130A (zh) 基于p-GaN和SiN层的自对准栅结构GaN MIS-HEMT器件及其制作方法
CN109037050B (zh) 基于TiN的GaN基HEMT无金欧姆接触电极的制备方法
CN108711578A (zh) 一种部分P型GaN帽层RESURF GaN基肖特基势垒二极管
JP2016174140A (ja) 高電子移動度トランジスタ装置及びその製造方法
KR100770132B1 (ko) 질화물계 반도체 소자
US20150034958A1 (en) Hemt-compatible lateral rectifier structure
CN116169169A (zh) 一种低栅泄漏电流的增强型GaN HEMTs及其制备方法
CN115000168A (zh) 一种p型氮化物增强型hemt器件及其制备方法
CN108831932B (zh) 一种氮化镓横向mis-肖特基混合阳极二极管
CN110600990A (zh) 一种基于柔性衬底的GaN基激光器与HEMT的器件转移制备方法
JP2012064663A (ja) 窒化物半導体装置およびその製造方法
CN111293179A (zh) 一种硅基氮化镓肖特基二极管及其制备方法
CN112820648A (zh) 一种氮化镓金属氧化物半导体晶体管及其制备方法
KR101952176B1 (ko) 인헨스먼트 질화물 반도체 소자 및 이의 제조 방법
CN216849947U (zh) 具有混合高k介质场板的横向氮化镓肖特基二极管结构
CN112838006B (zh) 一种氮化镓pin二极管及其制备方法
CN213026139U (zh) 一种集成肖特基二极管结构SiC MOSFET器件
CN116936645B (zh) 一种p沟道肖特基势垒二极管及其制作方法
CN117133806B (zh) 一种天然超结GaN HEMT器件及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200616