CN108417493A - 基于氧化自停止技术的p型栅增强型晶体管及其制备方法 - Google Patents
基于氧化自停止技术的p型栅增强型晶体管及其制备方法 Download PDFInfo
- Publication number
- CN108417493A CN108417493A CN201810192304.0A CN201810192304A CN108417493A CN 108417493 A CN108417493 A CN 108417493A CN 201810192304 A CN201810192304 A CN 201810192304A CN 108417493 A CN108417493 A CN 108417493A
- Authority
- CN
- China
- Prior art keywords
- semiconductor
- grid
- oxidation
- region
- technology
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000007254 oxidation reaction Methods 0.000 title claims abstract description 70
- 230000003647 oxidation Effects 0.000 title claims abstract description 66
- 238000005516 engineering process Methods 0.000 title claims abstract description 64
- 238000002360 preparation method Methods 0.000 title claims abstract description 16
- 239000004065 semiconductor Substances 0.000 claims abstract description 147
- 230000005533 two-dimensional electron gas Effects 0.000 claims abstract description 28
- 229910002704 AlGaN Inorganic materials 0.000 claims description 43
- 238000000034 method Methods 0.000 claims description 40
- 239000000463 material Substances 0.000 claims description 34
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 12
- 150000001875 compounds Chemical class 0.000 claims description 12
- 239000001301 oxygen Substances 0.000 claims description 12
- 229910052760 oxygen Inorganic materials 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 10
- 229910052782 aluminium Inorganic materials 0.000 claims description 9
- 229910052738 indium Inorganic materials 0.000 claims description 6
- 238000001039 wet etching Methods 0.000 claims description 6
- 239000004411 aluminium Substances 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- 239000011248 coating agent Substances 0.000 claims description 4
- 238000000576 coating method Methods 0.000 claims description 4
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 claims description 4
- 238000001312 dry etching Methods 0.000 claims description 4
- 229910001195 gallium oxide Inorganic materials 0.000 claims description 4
- 238000002156 mixing Methods 0.000 claims description 4
- 230000008859 change Effects 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 239000004020 conductor Substances 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 abstract description 8
- 238000002161 passivation Methods 0.000 abstract description 8
- 238000011065 in-situ storage Methods 0.000 abstract description 4
- 230000008901 benefit Effects 0.000 abstract description 3
- 238000000407 epitaxy Methods 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 55
- 238000005530 etching Methods 0.000 description 23
- 238000010586 diagram Methods 0.000 description 14
- 239000011241 protective layer Substances 0.000 description 14
- 210000002381 plasma Anatomy 0.000 description 12
- 230000008569 process Effects 0.000 description 10
- 230000000052 comparative effect Effects 0.000 description 8
- 230000006378 damage Effects 0.000 description 8
- 238000005036 potential barrier Methods 0.000 description 7
- 230000001590 oxidative effect Effects 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 5
- -1 p-InGaN Chemical class 0.000 description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000005611 electricity Effects 0.000 description 4
- 239000001257 hydrogen Substances 0.000 description 4
- 229910052739 hydrogen Inorganic materials 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- 208000027418 Wounds and injury Diseases 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000009616 inductively coupled plasma Methods 0.000 description 3
- 208000014674 injury Diseases 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 230000007812 deficiency Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 239000012071 phase Substances 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- NLYAJNPCOHFWQQ-UHFFFAOYSA-N kaolin Chemical compound O.O.O=[Al]O[Si](=O)O[Si](=O)O[Al]=O NLYAJNPCOHFWQQ-UHFFFAOYSA-N 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明公开了一种基于氧化自停止技术的p型栅增强型晶体管及其制备方法。所述的制备方法包括：提供包含第一半导体和第二半导体的异质结，异质结中形成有二维电子气；在异质结上依次生长形成第三半导体、第四半导体；在第四半导体上设置掩模，并使从掩模中暴露出的第四半导体氧化形成氧化物，通过第四半导体在相同条件下的氧化速率远大于第三半导体的优势，使氧化反应在到达第三半导体时自停止；以及，制作源极、漏极和栅极，使栅极与保留于栅下区域内的第四半导体连接，保留于栅下区域内的第四半导体用于使分布于栅下区域的二维电子气耗尽。本发明避免了二次外延产生的界面态，通过氧化物的形成实现准原位钝化，抑制了电流崩塌，提升了器件性能。
Description
技术领域
本发明涉及一种增强型晶体管，特别涉及一种基于氧化自停止技术的p型栅增强型晶体管及其制备方法，属于半导体技术领域。
背景技术
当今时代随着经济的飞速发展，人们环境保护资源节约的意识越来越浓厚，要求在能源转换过程中的损耗越来越低、效率越来越高，而为了实现这一低损耗高效率的要求，需要电力电子技术来控制能源转换，利用电力电子系统中功率变换的核心器件——功率器件，来有效地对能源进行变换与控制，从而减少转换过程中能源消耗，实现高效率的转换过程。
电力电子器件是电力电子系统的核心元件。随着电力电子技术的快速发展，传统的硅材料以及第二代半导体材料局限性日益凸显，基于这些材料的电力电子器件已经无法满足电力系统在高频化、低损耗和大功率容量等方面的迫切需求。以GaN和SiC为代表的第三代宽禁带半导体材料因具有大的禁带宽度、高的临界击穿电场和极强的抗辐射能力等特点，在电力电子器件方面显示出卓越的优势。宽禁带半导体材料GaN具有禁带宽度大、饱和电子漂移速度高、临界击穿电场大、化学性质稳定等特点。与SiC材料不同，GaN除了可以利用GaN体材料制作器件以外，还可以利用GaN所特有的异质结结构制作高性能器件。基于AlGaN/GaN异质结结构中的二维电子气(2DEG)面密度约1013cm-2，迁移率高于1500cm2/(v·s)，使得GaN器件具有低导通电阻和高工作频率，能满足下一代电力电子系统对功率器件更大功率、更高频率、更小体积和更恶劣高温工作的要求。
常规的AlGaN/GaN HEMT由于材料极化特性，即使不加任何栅压，在沟道中存在高浓度的2DEG，使得器件处于常开状态，即为耗尽型器件。为了实现关断功能，必须施加负的栅极电压才可以。而在功率开关中，从安全和节能等角度都要求开关为常关状态，因此大量工作致力于实现增强型GaN基HEMT器件。实现增强型器件出发点就是通过改变栅极下面的沟道区域，使得栅压为零时导带位于费米能级以上，这样器件处于常关状态，施加正的偏压使器件处于导通。目前实现增强型HEMT器件的方法，主要有凹栅、F离子注入、Cascode、p-(Al)GaN盖帽层等。
P型盖帽层技术作为一种工艺上容易实现的增强型HEMT结构，P型掺杂区盖帽层栅极AlGaN/GaN HEMT通过栅下P型掺杂区选择性耗尽HEMT栅区下方二维电子气从而实现增强型器件，可以实现稳定的正向阈值和避免栅下损伤，还可规避传统级连结构复杂的封装，设计与附加的导通电阻，并可通过栅极空穴注入有效地降低导通电阻，是一种新兴的为工业界所看好的增强型器件结构。
发明内容
本发明的主要目的在于提供一种基于氧化自停止技术的p型栅增强型晶体管及其制备方法，以克服现有技术的不足。
为实现前述发明目的，本发明采用的技术方案包括：
本发明实施例提供了一种基于氧化自停止技术的p型栅增强型晶体管的制备方法，包括：
提供包含第一半导体和第二半导体的异质结，所述第二半导体形成在第一半导体上，且具有宽于所述第一半导体的带隙，所述异质结中形成有二维电子气；
在所述异质结上依次生长形成第三半导体、第四半导体；
在所述第四半导体上设置掩模，并使从掩模中暴露的第四半导体氧化形成氧化物，且使氧化反应在到达第三半导体时自停止；
以及制作源极、漏极和栅极，使所述栅极与保留于栅下区域内的第四半导体连接，所述源极与漏极能够通过所述二维电子气连接，其中所述保留于栅下区域内的第四半导体用于使分布于栅下区域的二维电子气耗尽。
本发明实施例还提供了一种基于氧化自停止技术的p型栅增强型晶体管，包括：
异质结，其包括第一半导体和形成于第一半导体上的第二半导体，所述第二半导体具有宽于所述第一半导体的带隙，且所述异质结中形成有二维电子气；
依次形成于所述第二半导体上的第三半导体、第四半导体；以及
栅极、源极和漏极；
所述第四半导体位于栅极下方且与栅极连接，并用于使分布于栅下区域的二维电子气耗尽；
同时，所述第三半导体表面位于栅极与源极、漏极中任一者之间的区域上还覆设有氧化物层；
所述源极与漏极能够通过所述二维电子气电连接。
与现有技术相比，本发明的优点包括：本发明利用p-AlGaN(或者p-InGaN、p-AlInGaN等三元/四元化合物)中掺杂了Al或In，其氧化速率变快，氧化所需温度也比氧化GaN的温度低，通过这种氧化的高选择比，将GaN作为一个氧化自停止层；将非栅下区域p-AlGaN(或者p-InGaN、p-AlInGaN等三元/四元化合物)转变为氧化物，保留栅下区域的p-AlGaN(或者p-InGaN、p-AlInGaN等三元/四元化合物)，从而实现p型盖帽层增强型工作模式的晶体管；同时，氧化后形成的氧化物可作为准原位钝化层，避免了二次外延产生的界面态，抑制了电流崩塌，提升器件性能。
附图说明
图1是对比例1中实现增强型晶体管方法的流程图；
图2是对比例2中基于InGaN氧化、腐蚀自停止层实现p-GaN增强型HEMT器件的结构示意图；
图3是对比例3中基于氧化非栅下区域p-GaN实现增强型HEMT的方法流程图；
图4是对比例4中基于氢等离子体钝化方法实现增强型晶体管的方法流程图；
图5a和图5c是本发明一典型实施案例中基于氧化自停止技术的p型栅增强型晶体管的结构示意图；
图5b是图5a中基于氧化自停止技术的p型栅增强型晶体管各层结构的作用示意图；
图6a是本发明实施例1中依次生长缓冲层、GaN沟道层、AlGaN势垒层、GaN层后的器件结构示意图；
图6b是本发明实施例1中生长p-AlGaN层后的器件结构示意图；
图7是本发明实施例1中覆盖SiO2保护层后的器件结构示意图；
图8是本发明实施例1中氧化处理后的器件结构示意图；
图9是本发明实施例1中除去SiO2保护层后的器件结构示意图；
图10是本发明实施例1中刻蚀完源、漏区域后的器件结构示意图；
图11是本发明实施例1中基于氧化自停止技术的p型栅增强型晶体管的结构示意图；
图12a和图12b分别是本发明实施例1中基于氧化自停止技术的p型栅增强型晶体管处于关断和导通状态的结构示意图；
图13是本发明实施例2中覆盖SiO2保护层后的器件结构示意图；
图14是本发明实施例2中氧化处理后的器件结构示意图；
图15是本发明实施例2中除去SiO2保护层后的器件结构示意图。
具体实施方式
鉴于现有技术中的不足，本案发明人经长期研究和大量实践，得以提出本发明的技术方案。如下将对该技术方案、其实施过程及原理等作进一步的解释说明。
本发明实施例提供了一种基于氧化自停止技术的p型栅增强型晶体管的制备方法，包括：
提供包含第一半导体和第二半导体的异质结，所述第二半导体形成在第一半导体上，且具有宽于所述第一半导体的带隙，所述异质结中形成有二维电子气；
在所述异质结上依次生长形成第三半导体、第四半导体；
在所述第四半导体上设置掩模，并使从掩模中暴露的第四半导体氧化形成氧化物，且使氧化反应在到达第三半导体时自停止；以及
制作源极、漏极和栅极，使所述栅极与保留于栅下区域内的第四半导体连接，所述源极与漏极能够通过所述二维电子气连接，其中所述保留于栅下区域内的第四半导体用于使分布于栅下区域的二维电子气耗尽。
进一步的，在相同条件下，所述第四半导体的氧化速率大于第三半导体的氧化速率。
进一步的，所述第一半导体、第二半导体、第三半导体、第四半导体均选自III族化合物。
优选的，所述第四半导体的材质为含铝的III族化合物。
优选的，所述第四半导体的材质包括掺Al或In的p-AlGaN、p-InGaN或p-AlInGaN，但不限于此。
优选的，所述第三半导体的材质包括GaN；
优选的，所述第二半导体的材质包括AlGaN。
优选的，所述第一半导体的材质包括GaN；
优选的，所述氧化物包括氧化镓。
进一步的，使从掩模中暴露的第四半导体氧化的方式包括干法热氧化、湿法热氧化、氧等离子体氧化、含氧气氛下退火氧化中的任意一种，但不限于此。
进一步的，所述第四半导体被掩模覆盖的区域包括第四半导体中与栅极、源极、漏极相应的区域。
本发明实施例还提供了一种基于氧化自停止技术的p型栅增强型晶体管，包括：
异质结，其包括第一半导体和形成于第一半导体上的第二半导体，所述第二半导体具有宽于所述第一半导体的带隙，且所述异质结中形成有二维电子气；
依次形成于所述第二半导体上的第三半导体、第四半导体；以及
栅极、源极和漏极；
所述第四半导体位于栅极下方且与栅极连接，并用于使分布于栅下区域的二维电子气耗尽；
同时，所述第三半导体表面位于栅极与源极、漏极中任一者之间的区域上还覆设有氧化物层；
所述源极与漏极能够通过所述二维电子气电连接。
进一步的，在相同条件下，所述第四半导体的氧化速率大于第三半导体的氧化速率。
进一步的，所述第一半导体、第二半导体、第三半导体、第四半导体均选自III族化合物。
优选的，所述第四半导体的材质为含铝的III族化合物。
优选的，所述第四半导体的材质包括掺Al或In的p-AlGaN、p-InGaN或p-AlInGaN。
优选的，所述第三半导体的材质包括GaN；
优选的，所述第二半导体的材质包括AlGaN；和/或，所述第一半导体的材质包括GaN；
优选的，所述氧化物包括氧化镓。
在一些较为具体的实施方案中，所述第一半导体与第二半导体之间还分布有插入层。
优选的，所述插入层的材质包括AlN。
在一些较为具体的实施方案中，所述异质结形成在缓冲层上，所述缓冲层形成于衬底上。
优选的，所述缓冲层的材质包括GaN。
在一些较为具体的实施方案中，所述缓冲层与衬底之间还分布有成核层。
优选的，所述成核层的材质包括AlN。
进一步的，所述源极、漏极与异质结形成欧姆接触。
进一步的，当在所述栅极上施加的电压大于开启电压时，所述源极和漏极通过二维电子气连接，使所述增强型晶体管开启；而当在所述栅极上施加的电压小于所述开启电压时，所述异质结内位于栅下区域的二维电子气被耗尽，使所述增强型晶体管关闭。
具体的，基于III族氧化物钝化的增强型晶体管的结构可以图5a和图5c所示；各层结构的作用可参阅图5b所示。
本发明通过在AlGaN势垒层(即第二半导体)/GaN沟道层(即第一半导体)/GaN缓冲层/衬底的材料结构上沉积一层GaN(即第三半导体)和p-A1GaN(即第四半导体)，并制作如图5a或图5c所示的器件结构来实现非刻蚀的增强型HEMT器件。如图12a所示，当Vgs(施加电压)＜Vth(开启电压)时，由于p-A1GaN的存在，调制导带使其位于费米能级之上，耗尽沟道二维电子气，器件处于关断状态；如图12b所示，当Vgs＞Vth时，栅极注入空穴，能带被拉低，二维电子气出现，实现器件的导通状态。
实施例1
本发明提供的基于氧化自停止技术的p型栅增强型晶体管的制备方法可以包括如下步骤：
(1)以金属有机化合物化学气相沉积(MOCVD)或分子束外延(MBE)或氢化物气相外延(HVPE)中任一种外延方式在衬底上依次生长形成GaN缓冲层、GaN沟道层(即第一半导体)、AlGaN势垒层(即第二半导体)、作为氧化自停止层的GaN(即第三半导体)，其结构如图6(a)所示，其中GaN沟道层与AlGaN势垒层形成异质结，且所述异质结中形成有二维电子气；之后在氧化自停止层GaN上外延生长p-AlGaN(即第四半导体)，其结构如图6(b)所示；
(2)以等离子体增强化学气相沉积PECVD或低压化学气相沉积LPCVD中任一种方式在p-AlGaN(即第四半导体)上的源、漏区域、栅极区域(其中源、漏区域或源极区域、漏极区域均指源极对应的区域和漏极对应的区域；栅极区域或者栅下区域即指栅极对应的区域)生长SiO2或Si3N4保护层，生长区域可以通过光刻和掩膜转移等技术进行确定，其结构如图7所示；
(3)以氧化法(包括干法热氧化、湿法热氧化、O等离子体、含氧气氛下退火等各类氧化法，氧源可以为O2、O3、H2O、N2O等，本实施例采用干法热氧化、氧源采用O2)对p-AlGaN(即第四半导体)进行氧化，从而将没有保护层的P-AlGaN氧化成氧化物以形成钝化区(即栅极和源极之间、栅极和漏极之间的区域)，氧化速度和氧化层质量可根据氧化温度、时间等实验条件调节，氧化后的器件结构如图8所示；
(4)以反应离子刻蚀、电感耦合等离子体刻蚀等干法刻蚀、湿法刻蚀或者干法与湿法刻蚀相结合的方式除去所述保护层，除去保护层后的器件结构如图9所示；
(5)以反应离子刻蚀、电感耦合等离子体刻蚀等干法刻蚀、湿法刻蚀或者干法与湿法刻蚀相结合的方式对源、漏区域进行刻蚀处理以暴露AlGaN势垒层，目的为了源极、漏极能够与异质结形成良好的欧姆接触，刻蚀源、漏区域后的器件结构如图10所示；
(6)以电子束蒸发或磁控溅射等金属沉积的方式，在刻蚀后的源、漏区域分别制作源电极(S)、漏电极(D)，在栅极区域的盖帽层上制作栅极(G)，栅极与栅下区域的p-AlGaN连接如图11所示；
(7)当满足栅源电压小于阈值电压时(VGS＜VTH)，器件处于关断状态(图12(a))；当满足栅源电压大于阈值电压时(VGS＞VTH)，器件处于导通状态(图12(b))。
实施例2
本实施例中基于氧化自停止技术的p型栅增强型晶体管的制备方法除步骤(2)、(3)、(4)之外，其余步骤与实施例1基本一致，本实施例中的步骤(2)：以等离子体增强化学气相沉积PECVD或低压化学气相沉积LPCVD的方式在p-AlGaN(即第四半导体)(本实施例中的第四半导体的材质为p-AlGaN)的栅极区域(其中栅极区域或者栅下区域即指栅极对应的区域)生长SiO2或Si3N4保护层，生长区域可以通过光刻和掩膜转移等技术进行确定，其结构如图13所示；
步骤(3)为：以氧化法(包括干法热氧化、湿法热氧化、O等离子体、含氧气氛下退火等各类氧化法，氧源可以为O2、O3、H2O、N2O等，例如实施例采用干法热氧化、氧源采用O2)对p-AlGaN(即第四半导体)进行氧化，将没有保护层的P-AlGaN(即非栅极区域的P-AlGaN)氧化成氧化物，氧化速度和氧化层质量可根据氧化温度、时间等实验条件调节，氧化后的结构如图14所示；
步骤(4)为：以反应离子刻蚀、电感耦合等离子体刻蚀等干法刻蚀、湿法刻蚀或者干法与湿法刻蚀相结合的方式除去所述保护层，除去保护层后的器件结构如图(15)所示；
对比例1
请参阅图1，以刻蚀P型掺杂区盖帽层方法制备增强型的高迁移率晶体管(HEMT)，其具体步骤包括：
在衬底(硅衬底)上形成异质结，所述异质结包括，其包括GaN层和形成于GaN层上的AlGaN层，所述异质结中形成有二维电子；
在AlGaN层上形成p-(Al)GaN层；
至少刻蚀的方式除去非栅极区域的p-(Al)GaN；
制作源极、漏极和栅极，其中所述栅极位于源极和漏极之间，栅极形成在p-(Al)GaN之上。
Cascode结构采用高压耗尽型GaN与低压增强型Si MOSFET串联在一起的方式以实现增强型，但是由于Cascode结构的成本、串联寄生效应和工作温度受限等问题，Cascode级联模式只能成为增强型HEMT器件的过渡方案；F离子注入，由于要减小来自离子注入引起的损伤，需要引入能量吸收层，工艺复杂；凹栅结构，凹栅存在的最大的问题就是刻蚀的控制，目前对于势垒层的刻蚀深度以及刻蚀损伤的控制可重复性较差；p-GaN盖帽层，主要是通过刻蚀非栅下区域的方法，保留栅下p-GaN，形成增强型，但是引入刻蚀均匀性、重复性和引入损伤等问题，由于界面态的引入会导致阈值电压在器件使用过程中由于受到栅压应力的影响随时间发生偏移，同时界面态会对有源区下的电子迁移率造成影响，使电子迁移率大幅度下降，严重影响器件性能。
对比例2
基于InGaN氧化、腐蚀自停止层实现p-GaN增强型HEMT如图2所示。其通过InGaN与AlGaN氧化与腐蚀的高选择比，结合湿法腐蚀、剥离的方法移除InGaN上方p-GaN，以此实现增强型器件。
对比例3
请参阅图3，通过氧化非栅下区域的p型掺杂区(以p-GaN为例)，实现增强型器件，其包括：
在衬底上依次形成如图3中结构；
在栅下区域设置保护层，并将非栅下区域的p-GaN氧化形成氧化物；
除去栅下区域的保护层；
对源、漏区域进行加工以暴露AlGaN层，之后分别制作源极、漏极和栅极。
Cascode结构采用高压耗尽型GaN与低压增强型Si MOSFET串联在一起的方式以实现增强型，但是由于Cascode结构的成本、串联寄生效应和工作温度受限等问题，Cascode级联模式只能成为增强型HEMT器件的过渡方案；F离子注入，由于要减小来自离子注入引起的损伤，需要引入能量吸收层，工艺复杂；凹栅结构，凹栅存在的最大的问题就是刻蚀的控制，目前对于势垒层的刻蚀深度以及刻蚀损伤的控制可重复性较差；p-GaN盖帽层，主要是通过刻蚀非栅下区域的方法，保留栅下p-GaN，形成增强型，但是引入刻蚀均匀性、重复性和引入损伤等问题，由于界面态的引入会导致阈值电压在器件使用过程中由于受到栅压应力的影响随时间发生偏移，同时界面态会对有源区下的电子迁移率造成影响，使电子迁移率大幅度下降，严重影响器件性能。
对比例4
请参阅图4，采用H等离子体钝化的方式实现p-GaN增强型HEMT，其包括：
在衬底上依次生长缓冲层、GaN沟道层、AlGaN势垒，；
在AlGaN势垒层上形成p-(Al)GaN层；
除去源、漏区域的p-(Al)GaN，并制作源极、漏极和栅极；
以H等离子体钝化的方式将栅极和源极以及栅极和漏极之间的p-(Al)GaN形成高阻层。
通过氢等离子体钝化方法让非栅下区域的P型掺杂区盖帽层与H等离子体反应形成高阻层，避免刻蚀引入刻蚀均匀性、重复性和引入损伤等问题，但非栅下区域P型掺杂区在于H等离子体形成的高阻层，当器件工作温度超过450℃时，被钝化的P型掺杂区高阻层有可能被重新激活，因此氢等离子体钝化方法的长期可靠性有待进一步验证。此外，非栅下区域P型掺杂区虽然被钝化为高阻层，仍然具有一定的极化作用，会降低影响沟道二维电子气浓度，降低饱和电流。
本发明利用p-AlGaN(或者p-InGaN、p-AlInGaN等三元/四元化合物)中掺杂了Al或In，其氧化速率变快，氧化所需温度也比氧化GaN的温度低，通过这种氧化的高选择比，将GaN作为一个氧化自停止层。本发明利用氧化自停止法或其他技术将非栅下区域p-AlGaN(或者p-InGaN、p-AlInGaN等三元/四元化合物)转变为氧化物，保留栅下区域的p-AlGaN(或者p-InGaN、p-AlInGaN等三元/四元化合物)，从而实现p型盖帽层增强型工作模式的晶体管。同时，氧化后形成的氧化物可作为准原位钝化层，避免了二次外延产生的界面态，抑制了电流崩塌，提升器件性能。
针对目前实现增强型HEMT器件存在的问题诸如：刻蚀损伤、刻蚀均匀性、刻蚀重复性、阈值稳定性等。本发明采用的p-AlGaN/GaN氧化自停止层，通过p-AlGaN与GaN的氧化速率选择比大，实现氧化自停止，避免了由于刻蚀带来的损伤、均匀性、重复性等一系列问题，同时在非栅下区域实现了氧化物的准原位钝化，达到抑制电流崩塌的效果。由于p-(A1)GaN增强型HEMT器件对栅下区域p-(Al)GaN进行保留，所以阈值电压稳定、可控。相比H等离子体钝化p-GaN实现的增强型HEMT器件，采用氧化自停止氧化p-AlGaN的方法避免了在高温下器件可能会出现失效的情况。另外，相对于氢钝化形成的高阻层(高阻GaN或AlGaN等)，氧化物不存在极化效应，可以提高器件的导通电流，降低导通电阻。
应当理解，上述实施例仅为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明精神实质所作的等效变化或修饰，都应涵盖在本发明的保护范围之内。
Claims (13)
1.一种基于氧化自停止技术的p型栅增强型晶体管的制备方法，其特征在于包括：
提供包含第一半导体和第二半导体的异质结，所述第二半导体形成在第一半导体上，且具有宽于所述第一半导体的带隙，所述异质结中形成有二维电子气；
在所述异质结上依次生长形成第三半导体、第四半导体；
在所述第四半导体上设置掩模，并使从掩模中暴露的第四半导体氧化形成氧化物，且使氧化反应在到达第三半导体时自停止；以及
制作源极、漏极和栅极，使所述栅极与保留于栅下区域内的第四半导体连接，所述源极与漏极能够通过所述二维电子气连接，其中所述保留于栅下区域内的第四半导体用于使分布于栅下区域的二维电子气耗尽。
2.根据权利要求1所述的制备方法，其特征在于：在相同条件下，所述第四半导体的氧化速率大于第三半导体的氧化速率。
3.根据权利要求1所述的制备方法，其特征在于：所述第一半导体、第二半导体、第三半导体、第四半导体均选自III族化合物；优选的，所述第四半导体的材质为含铝的III族化合物；优选的，所述第四半导体的材质包括掺Al或In的p-AlGaN、p-InGaN或p-AlInGaN；
和/或，所述第三半导体的材质包括GaN；
和/或，所述第二半导体的材质包括AlGaN；和/或，所述第一半导体的材质包括GaN；
和/或，所述氧化物包括氧化镓。
4.根据权利要求1所述的制备方法，其特征在于：使从掩模中暴露的第四半导体氧化的方式包括干法热氧化、湿法热氧化、氧等离子体氧化、含氧气氛下退火氧化中的任意一种。
5.根据权利要求1所述的制备方法，其特征在于：所述第四半导体被掩模覆盖的区域包括第四半导体中与栅极、源极、漏极相应的区域或栅极相应区域。
6.根据权利要求1所述的制备方法，其特征在于还包括：
采用干法刻蚀和/或湿法刻蚀方式刻蚀除去源极、漏极区域下的第四半导体或氧化物，之后进行源极、漏极的制作。
7.一种基于氧化自停止技术的p型栅增强型晶体管，其特征在于包括：
异质结，其包括第一半导体和形成于第一半导体上的第二半导体，所述第二半导体具有宽于所述第一半导体的带隙，且所述异质结中形成有二维电子气；
依次形成于所述第二半导体上的第三半导体、第四半导体；以及
栅极、源极和漏极；
所述第四半导体位于栅极下方且与栅极连接，并用于使分布于栅下区域的二维电子气耗尽；
同时，所述第三半导体表面位于栅极与源极、漏极中任一者之间的区域上还覆设有氧化物层；
所述源极与漏极能够通过所述二维电子气电连接。
8.根据权利要求7所述的基于氧化自停止技术的p型栅增强型晶体管，其特征在于：在相同条件下，所述第四半导体的氧化速率大于第三半导体的氧化速率。
9.根据权利要求7所述的基于氧化自停止技术的p型栅增强型晶体管，其特征在于：所述第一半导体、第二半导体、第三半导体、第四半导体均选自III族化合物；优选的，所述第四半导体的材质为含铝的III族化合物；优选的，所述第四半导体的材质包括掺Al或In的p-AlGaN、p-InGaN或p-AlInGaN；
和/或，所述第三半导体的材质包括GaN；
和/或，所述第二半导体的材质包括AlGaN；和/或，所述第一半导体的材质包括GaN；
和/或，所述氧化物包括氧化镓。
10.根据权利要求7所述的基于氧化自停止技术的p型栅增强型晶体管，其特征在于：所述氧化物层与第四半导体一体设置；和/或，所述氧化物层由分布于栅下区域之外区域的第四半导体氧化形成。
11.根据权利要求7所述的基于氧化自停止技术的p型栅增强型晶体管，其特征在于：所述第一半导体与第二半导体之间还分布有插入层；优选的，所述插入层的材质包括AlN；
和/或，所述异质结形成在缓冲层上，所述缓冲层形成于衬底上；优选的，所述缓冲层的材质包括GaN；和/或，所述缓冲层与衬底之间还分布有成核层；优选的，所述成核层的材质包括AlN。
12.根据权利要求7所述的基于氧化自停止技术的p型栅增强型晶体管，其特征在于：所述源极、漏极与异质结形成欧姆接触。
13.根据权利要求7-12中任一项所述的基于氧化自停止技术的p型栅增强型晶体管，其特征在于：当在所述栅极上施加的电压大于开启电压时，所述源极和漏极通过二维电子气连接，使所述增强型晶体管开启；而当在所述栅极上施加的电压小于所述开启电压时，所述异质结内位于栅下区域的二维电子气被耗尽，使所述增强型晶体管关闭。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810192304.0A CN108417493A (zh) | 2018-03-08 | 2018-03-08 | 基于氧化自停止技术的p型栅增强型晶体管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810192304.0A CN108417493A (zh) | 2018-03-08 | 2018-03-08 | 基于氧化自停止技术的p型栅增强型晶体管及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108417493A true CN108417493A (zh) | 2018-08-17 |
Family
ID=63130677
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810192304.0A Pending CN108417493A (zh) | 2018-03-08 | 2018-03-08 | 基于氧化自停止技术的p型栅增强型晶体管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108417493A (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111341773A (zh) * | 2020-03-09 | 2020-06-26 | 厦门市三安集成电路有限公司 | 增强型和耗尽型的集成功率器件及其制作方法 |
| CN112635557A (zh) * | 2020-12-25 | 2021-04-09 | 广东省科学院半导体研究所 | 一种堆叠栅极结构的GaN基常关型HEMT器件 |
| CN112993760A (zh) * | 2021-02-08 | 2021-06-18 | 桂林雷光科技有限公司 | 一种半导体制造方法 |
| CN113161416A (zh) * | 2020-01-22 | 2021-07-23 | 聚力成半导体(重庆)有限公司 | 增强型氮化镓晶体管的结构与使用该结构的封装芯片 |
| WO2022052001A1 (zh) * | 2020-09-10 | 2022-03-17 | 苏州晶湛半导体有限公司 | 增强型半导体结构及其制作方法 |
| WO2022261898A1 (zh) * | 2021-06-17 | 2022-12-22 | 华为技术有限公司 | Hemt器件及其制作方法、电子设备 |
| WO2024060083A1 (zh) * | 2022-09-21 | 2024-03-28 | 华为技术有限公司 | 半导体器件及其制备方法、电子设备 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140306181A1 (en) * | 2013-04-16 | 2014-10-16 | Lg Electronics Inc. | Nitride semiconductor device and fabricating method thereof |
| CN106206309A (zh) * | 2015-05-07 | 2016-12-07 | 中国科学院苏州纳米技术与纳米仿生研究所 | 二次外延p型氮化物实现增强型hemt的方法及增强型hemt |
| CN106537560A (zh) * | 2014-07-21 | 2017-03-22 | 创世舫电子有限公司 | 形成增强模式iii族氮化物器件 |
-
2018
- 2018-03-08 CN CN201810192304.0A patent/CN108417493A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140306181A1 (en) * | 2013-04-16 | 2014-10-16 | Lg Electronics Inc. | Nitride semiconductor device and fabricating method thereof |
| CN106537560A (zh) * | 2014-07-21 | 2017-03-22 | 创世舫电子有限公司 | 形成增强模式iii族氮化物器件 |
| CN106206309A (zh) * | 2015-05-07 | 2016-12-07 | 中国科学院苏州纳米技术与纳米仿生研究所 | 二次外延p型氮化物实现增强型hemt的方法及增强型hemt |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113161416A (zh) * | 2020-01-22 | 2021-07-23 | 聚力成半导体(重庆)有限公司 | 增强型氮化镓晶体管的结构与使用该结构的封装芯片 |
| CN111341773A (zh) * | 2020-03-09 | 2020-06-26 | 厦门市三安集成电路有限公司 | 增强型和耗尽型的集成功率器件及其制作方法 |
| WO2022052001A1 (zh) * | 2020-09-10 | 2022-03-17 | 苏州晶湛半导体有限公司 | 增强型半导体结构及其制作方法 |
| CN112635557A (zh) * | 2020-12-25 | 2021-04-09 | 广东省科学院半导体研究所 | 一种堆叠栅极结构的GaN基常关型HEMT器件 |
| CN112993760A (zh) * | 2021-02-08 | 2021-06-18 | 桂林雷光科技有限公司 | 一种半导体制造方法 |
| WO2022261898A1 (zh) * | 2021-06-17 | 2022-12-22 | 华为技术有限公司 | Hemt器件及其制作方法、电子设备 |
| WO2024060083A1 (zh) * | 2022-09-21 | 2024-03-28 | 华为技术有限公司 | 半导体器件及其制备方法、电子设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108417493A (zh) | 基于氧化自停止技术的p型栅增强型晶体管及其制备方法 | |
| CN110034186B (zh) | 基于复合势垒层结构的iii族氮化物增强型hemt及其制作方法 | |
| US11888052B2 (en) | Semiconductor device and manufacturing method thereof employing an etching transition layer | |
| CN101252088B (zh) | 一种增强型A1GaN/GaN HEMT器件的实现方法 | |
| CN103337516B (zh) | 增强型开关器件及其制造方法 | |
| CN102938413B (zh) | AlGaN/GaN异质结增强型器件及其制作方法 | |
| CN105336789A (zh) | 一种高质量MIS结构的GaN基场效应晶体管及其制备方法 | |
| CN109920850A (zh) | 基于ⅲ族氧化物钝化的增强型晶体管及其制作方法 | |
| CN102683406B (zh) | GaN基的MS栅增强型高电子迁移率晶体管及制作方法 | |
| CN108962752A (zh) | p型栅增强型HEMT器件及其制作方法 | |
| CN109244130A (zh) | 基于p-GaN和SiN层的自对准栅结构GaN MIS-HEMT器件及其制作方法 | |
| CN102637726A (zh) | MS栅GaN基增强型高电子迁移率晶体管及制作方法 | |
| CN107240605A (zh) | 一种GaN MIS沟道HEMT器件及制备方法 | |
| CN109873034A (zh) | 沉积多晶AlN的常关型HEMT功率器件及其制备方法 | |
| CN111900203A (zh) | 一种GaN基高空穴迁移率晶体管及其制备方法 | |
| CN114899227A (zh) | 一种增强型氮化镓基晶体管及其制备方法 | |
| CN111081763B (zh) | 一种场板下方具有蜂窝凹槽势垒层结构的常关型hemt器件及其制备方法 | |
| CN207925477U (zh) | 一种与Si-CMOS工艺兼容的AlGaN/GaN异质结HEMT器件 | |
| CN102646705A (zh) | MIS栅GaN基增强型HEMT器件及制作方法 | |
| CN103681831B (zh) | 高电子迁移率晶体管及其制造方法 | |
| CN207068860U (zh) | 一种GaN MIS沟道HEMT器件 | |
| CN104835819A (zh) | 一种基于二次氧化法的GaN E/D集成器件制备方法 | |
| CN111739800B (zh) | 一种SOI基凹栅增强型GaN功率开关器件的制备方法 | |
| CA3093906C (en) | Semiconductor device and manufacturing method thereof | |
| CN114496788A (zh) | 一种p型沟道氮化镓晶体管及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180817 |
|
| RJ01 | Rejection of invention patent application after publication |