CN202221763U - InAlN/GaN 异质结有源区的埋层结构 - Google Patents

InAlN/GaN 异质结有源区的埋层结构 Download PDF

Info

Publication number
CN202221763U
CN202221763U CN2011203178116U CN201120317811U CN202221763U CN 202221763 U CN202221763 U CN 202221763U CN 2011203178116 U CN2011203178116 U CN 2011203178116U CN 201120317811 U CN201120317811 U CN 201120317811U CN 202221763 U CN202221763 U CN 202221763U
Authority
CN
China
Prior art keywords
inaln
gan
gan heterojunction
active area
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN2011203178116U
Other languages
English (en)
Inventor
邢东
冯志红
房玉龙
刘波
张雄文
敦少博
蔡树军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 13 Research Institute
Original Assignee
CETC 13 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 13 Research Institute filed Critical CETC 13 Research Institute
Priority to CN2011203178116U priority Critical patent/CN202221763U/zh
Application granted granted Critical
Publication of CN202221763U publication Critical patent/CN202221763U/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

本实用新型公开了一种InAlN/GaN异质结有源区的埋层结构，所述埋层结构包括由下至上依次排列的半绝缘衬底、InxAlN/GaN异质结、刻蚀终止层、缓冲层和半导体层。本实用新型实现了InAlN/GaNHEMT异质结器件与其他半导体器件（其组分含In、Al、Ga、N元素）的连接，将不同器件集成在一个晶圆片上。为将来实现InxAlN/GaNHEMT与其他半导体器件（半导体由In，Ga，Al，N至少两种元素以上组成）的集成提供了一条新技术路线。

Description

InAlN/GaN 异质结有源区的埋层结构
技术领域
本实用新型涉及一种InAlN/GaN 异质结有源区的埋层结构，属于半导体微电子设计制造领域。
背景技术
InAlGa/GaN异质结器件，如InAlN/GaN HEMT，具有优异的微波性能及良好的耐高温性能，已得到了广泛研究。InAlGa/GaN异质结器件伴随着技术的成熟，下一步发展方向是InAlGa/GaN 异质结器件与其他半导体器件的集成，这会涉及到InAlN/GaN 异质结器件有源区深埋。
由于极化效应在InAlN/GaN异质结处形成二维电子气，电子来源于半导体表面。因此，在InAlN/GaN异质结器件材料结构上面生长InAlN（UID），当厚度大于一定厚度时，InAlN/GaN异质结处形成二维电子气浓度会急剧减小，材料的方块电阻增大，形成半导体表面的电绝缘。对上述材料最上面的InAlN层进行刻蚀（含干法或湿法刻蚀），可以使InAlN/GaN 异质结器件有源区激活，恢复InAlN/GaN 异质结中二维电子气浓度。
目前，存在InAlN/GaN异质结器件有源区深埋刻蚀激活工艺难题，刻蚀深度难以精确控制，刻蚀过程对InAlN/GaN异质结器件有源区的影响较大。
实用新型内容
本实用新型要解决的技术问题是提供一种精确控制刻蚀深度的InAlN/GaN 异质结有源区的埋层结构，为将来实现InxAlN/GaN HEMT与其他半导体器件的集成提供了一条新技术路线。
本实用新型所采取的技术方案是：
一种InAlN/GaN 异质结有源区的埋层结构，包括半导体层、InxAlN/GaN异质结和半绝缘衬底，其特征在于还包括缓冲层、；所述InxAlN /GaN异质结中In的组分为0～1；所述半绝缘衬底、InxAlN/GaN异质结、刻蚀终止层、缓冲层和半导体层的厚度大于0Å，由下至上依次排列。
所述的半绝缘衬底、InxAlN/GaN异质结、刻蚀终止层、缓冲层和半导体层的掺杂情况为ID或UID。
所述半导体层的组分至少由In、Al、N、Ga两种元素组成。
所述半导体层的为单层或多层结构。
所述InxAlN /GaN异质结中0＜x＜1。
所述刻蚀终止层的材料为InxGaN或InAlGaN或AlxGaN， 0≤X＜1。
所述缓冲层的材料为InxAlN，0＜x＜1。
采用上述技术方案所产生的有益效果在于：
1、本实用新型提出的埋层结构实现了InAlN/GaN HEMT异质结器件与其他半导体器件（其组分含In、Al、Ga、N元素）的连接，将不同器件集成在一个晶圆片上。为将来实现InxAlN/GaN HEMT与其他半导体器件（半导体由In，Ga，Al，N至少两种元素以上组成）的集成提供了一条新技术路线，具有良好的商业应用前景。
2、本实用新型提出的埋层结构用干法或湿法或混合的方法刻蚀到缓冲层，然后再用碱性腐蚀液选择刻蚀缓冲层，使刻蚀停止在刻蚀终止层上，实现刻蚀深度的精确控制。
3、本实用新型提出的埋层结构可以使刻蚀过程对InAlN/GaN异质结器件有源区的影响减小，解决了InAlN/GaN异质结器件有源区深埋刻蚀激活的工艺难题。
附图说明
图1 为 InAlN/GaN 异质结的埋层结构示意图。
1半导体层 2缓冲层 3刻蚀终止层 4 InAlN/GaN异质结 5半绝缘衬底。
具体实施方式
一种InAlN/GaN 异质结有源区的埋层结构，包括半导体层1、InAlN/GaN异质结4和半绝缘衬底5，其特征在于还包括缓冲层2、刻蚀终止层3；所述InAlN /GaN异质结4中In的组分为0.17；所述半绝缘衬底5、InAlN/GaN异质结4、刻蚀终止层（10Å）3、缓冲层（5000Å）2和半导体层1 (大于0Å)，由下至上依次排列。
所述半绝缘衬底5、InAlN/GaN异质结4、刻蚀终止层3、缓冲层2和半导体层1的掺杂情况为ID或UID。
所述半导体层1的组分至少由In、Al、N、Ga两种元素组成。
所述半导体层1的为单层或多层结构。
所述InAlN /GaN异质结中的材料为InxAlN /GaN，x=0.17。
所述刻蚀终止层3的材料为GaN。
所述缓冲层2的材料为InxAlN，x=0.17。
在Si或SiC或 sapphire或GaN上生长InAlN/GaN 异质结的埋层结构，生长方式为MOCVD或MBE或其他合理的生长方式。
InAlN/GaN异质结4中In的组分为0.17时，InAlN与GaN晶格常数匹配，不受临界厚度的限制，理论上可以进行任意厚度的组合生长。由于极化效应在InAlN/GaN异质结4处形成二维电子气，电子来源于半导体表面。因此，在InAlN/GaN异质结4器件材料结构上面生长InAlN（UID），当厚度大于一定厚度时，InAlN/GaN异质结4处形成二维电子气浓度会急剧减小，材料的方块电阻增大，形成半导体表面的电绝缘。对上述材料最上面的InAlN层进行刻蚀（含干法或湿法刻蚀），可以使InAlN/GaN 异质结器件有源区激活，恢复InAlN/GaN 异质结中二维电子气浓度。
为了实现刻蚀深度的精确控制，消除干法刻蚀的损伤，在InAlN/GaN异质结4器件材料结构上面先生长刻蚀终止层3如InxGaN（0≤X＜1）或InAlGaN或AlxGaN（0≤X＜1）等，再生长InAlN层。把这个InAlN层作为缓冲层2，再生长其他半导体结构（该结构中半导体的组分至少由In、Al、N、Ga两种元素组成）。用干法或湿法或混合的方法刻蚀到InAlN层，然后再用碱性腐蚀液选择刻蚀InAlN层，使刻蚀停止在刻蚀终止层3上，实现刻蚀深度的精确控制。
通常刻蚀半导体层1采用干法刻蚀，刻蚀过程中的掩蔽可以使用光刻胶等其他常用的方法。干法刻蚀会对下面的半导体造成刻蚀损伤，缓冲层2作为刻蚀损伤的牺牲层，以保护InAlN/GaN 异质结器件有源区不受干法刻蚀的影响。缓冲层2较厚，典型值为5000 Å，可以起到半导体层1刻蚀工艺中刻蚀深度精度控制的缓冲。刻蚀层缓冲层2时采用化学湿法刻蚀终止技术，用碱性腐蚀液氢氧化钠或氢氧化钾刻蚀，对InAlN刻蚀较快，而对刻蚀终止层3中给出的材料如GaN刻蚀极慢或不刻蚀，使纵向刻蚀停止，从而实现刻蚀深度的精确控制。
在刻蚀台阶的上面可进行其他种类半导体器件制作，半导体的组分至少由In、Al、N、Ga两种元素组成，完成器件集成。

Claims (6)

1.一种InAlN/GaN 异质结有源区的埋层结构，包括半导体层（1）、InxAlN/GaN异质结（4）和半绝缘衬底（5），其特征在于还包括缓冲层（2）、刻蚀终止层（3）；所述InxAlN /GaN异质结（4）中x的取值为0～1；所述半绝缘衬底（5）、InxAlN/GaN异质结（4）、刻蚀终止层（3）、缓冲层（2）和半导体层（1）的厚度大于0Å，由下至上依次排列。
2.根据权利要求1所述的InAlN/GaN 异质结有源区的埋层结构，其特征在于所述半绝缘衬底（5）、InxAlN/GaN异质结（4）、刻蚀终止层（3）、缓冲层（2）和半导体层（1）的掺杂情况为ID或UID。
3.根据权利要求1所述的InAlN/GaN 异质结有源区的埋层结构，其特征在于所述半导体层（1）为单层或多层结构。
4.根据权利要求1所述的InAlN/GaN 异质结有源区的埋层结构，其特征在于所述InxAlN /GaN异质结（4）中0＜x＜1。
5.根据权利要求1所述的InAlN/GaN 异质结有源区的埋层结构，其特征在于所述刻蚀终止层（3）的材料为InxGaN或InAlGaN或AlxGaN， 0≤X＜1。
6.根据权利要求1所述的InAlN/GaN 异质结有源区的埋层结构，其特征在于所述缓冲层（2）的材料为InxAlN，0＜x＜1。
CN2011203178116U 2011-08-29 2011-08-29 InAlN/GaN 异质结有源区的埋层结构 Expired - Lifetime CN202221763U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011203178116U CN202221763U (zh) 2011-08-29 2011-08-29 InAlN/GaN 异质结有源区的埋层结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011203178116U CN202221763U (zh) 2011-08-29 2011-08-29 InAlN/GaN 异质结有源区的埋层结构

Publications (1)

Publication Number Publication Date
CN202221763U true CN202221763U (zh) 2012-05-16

Family

ID=46043784

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011203178116U Expired - Lifetime CN202221763U (zh) 2011-08-29 2011-08-29 InAlN/GaN 异质结有源区的埋层结构

Country Status (1)

Country Link
CN (1) CN202221763U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102299175A (zh) * 2011-08-29 2011-12-28 中国电子科技集团公司第十三研究所 InAlN/GaN异质结有源区的埋层结构和激活方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102299175A (zh) * 2011-08-29 2011-12-28 中国电子科技集团公司第十三研究所 InAlN/GaN异质结有源区的埋层结构和激活方法
CN102299175B (zh) * 2011-08-29 2013-07-17 中国电子科技集团公司第十三研究所 InAlN/GaN异质结有源区的埋层结构和激活方法

Similar Documents

Publication Publication Date Title
CN100468770C (zh) 具有保护层和低损凹槽的氮化物基晶体管及其制造方法
CN105932041B (zh) N面GaN基鳍式高电子迁移率晶体管及制作方法
CN103930995B (zh) 具有反向极化帽的增强模式iii‑n族高电子迁移率晶体管
CN107210323A (zh) 常关型iii族氮化物晶体管
CN105810728B (zh) 增强型鳍式绝缘栅高电子迁移率晶体管
CN109148368B (zh) AlGaN/GaN HEMT器件的外延层转移方法
CN109560118A (zh) T栅N面GaN/AlGaN鳍式高电子迁移率晶体管
CN109285883A (zh) T栅N面GaN/AlGaN鳍式高电子迁移率晶体管
CN109873034A (zh) 沉积多晶AlN的常关型HEMT功率器件及其制备方法
CN109888013A (zh) 镁掺杂制备的增强型GaN基HEMT器件及其制备方法
CN105552125A (zh) 半导体结构及其制造方法
CN105428236A (zh) GaN HEMT射频器件及其栅极自对准制备方法
CN104465403B (zh) 增强型AlGaN/GaN HEMT器件的制备方法
CN103377926A (zh) 一种常闭型氮化镓场效应晶体管的制造方法
CN106158952A (zh) 一种高电子迁移率晶体管及制备方法
CN206697485U (zh) 基于Si衬底AlGaN/GaN异质结基的增强型HEMT器件
CN202221763U (zh) InAlN/GaN 异质结有源区的埋层结构
CN106449737B (zh) 低接触电阻型GaN基器件及其制作方法
CN113113480A (zh) 具有p-GaN盖帽层的HEMT器件及制备方法
CN105140280B (zh) 一种具有常关沟道的高压多异质结器件
CN111223928A (zh) 栅指渐宽式GaN FinFET结构及其制备方法
CN102820322B (zh) 含铁电层的GaN基增强型器件及制备方法
CN102299175B (zh) InAlN/GaN异质结有源区的埋层结构和激活方法
CN114156341A (zh) 一种高阈值电压和高漏极工作电流的常闭型异质结场效应晶体管及制备方法
CN110265485B (zh) 具有肖特基势垒AlGaN/GaN异质结的横向晶体管及其制作方法

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20120516