JP2010098047A - 窒化物半導体装置 - Google Patents

窒化物半導体装置 Download PDF

Info

Publication number
JP2010098047A
JP2010098047A JP2008266278A JP2008266278A JP2010098047A JP 2010098047 A JP2010098047 A JP 2010098047A JP 2008266278 A JP2008266278 A JP 2008266278A JP 2008266278 A JP2008266278 A JP 2008266278A JP 2010098047 A JP2010098047 A JP 2010098047A
Authority
JP
Japan
Prior art keywords
layer
nitride semiconductor
semiconductor layer
gate
band gap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008266278A
Other languages
English (en)
Inventor
Ken Sato
憲 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2008266278A priority Critical patent/JP2010098047A/ja
Priority to US12/579,009 priority patent/US8546848B2/en
Publication of JP2010098047A publication Critical patent/JP2010098047A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/432Heterojunction gate for field effect devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725Source or drain electrodes for field effect devices
    • H01L29/41766Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】高耐圧でスイッチングスピードに優れ高い高周波特性を有するノーマリオフ型のHEMTを提供すること。
【解決手段】第1のバンドギャップを有する第1の窒化物半導体層2と前記第1のバンドギャップよりも大きい第2のバンドギャップを有し前記第1の窒化物半導体層上とヘテロ接合される第2の窒化物半導体層3とを備える主半導体領域と、前記主半導体領域上に形成されるソース電極5と、前記主半導体領域上において前記ソース電極5と離間して形成されるドレイン電極6と、前記第1の窒化物半導体層上において前記ソース電極5と前記ドレイン電極6との間に形成される第3の窒化物半導体層10と、前記第3の窒化物半導体層10上に形成されるゲート電極7とを備え、前記第3の窒化物半導体層10が前記第1のバンドギャップよりも小さい第3のバンドギャップを有することを特徴とする窒化物半導体装置。
【選択図】図1

Description

本発明は、窒化物半導体装置から構成されるノーマリオフ型(エンハンスメント型)の高電子移動度トランジスタ(HEMT)に関する。
窒化物半導体は、SiやGaAsに比して非常に高い絶縁破壊電界強度と電界ドリフト速度とを有し、窒化物半導体同士によるヘテロ接合界面には、分極効果により2次元キャリアガスと呼ばれる高密度キャリア層が形成される。これらの特徴から、例えばAlGaN/GaNヘテロ接合構造を有する高電子移動型トランジスタ(HEMT)は、高電圧且つ大電流で動作する電源用スイッチングデバイスとして応用される。
ところで、GaN(0001)面を利用した従来構造のHEMTは、負のゲート閾値電圧を有し、ゲート電極にゲート制御電圧を印加しない状態でソース電極とドレイン電極との間に電流が流れてしまう即ちノーマリオン型(デプレッション型)の特性を有する。しかし、スイッチングデバイスには異常時の安全確保のため、正のゲート閾値電圧を有するノーマリオフ型(エンハンスメント型)であることが求められる。
そこで、GaN/AlGaNヘテロ接合において、AlGaNからなるバリア層上にGaNからなるチャネル層を形成された従来のHEMTが特許文献1に開示される。従来のHEMTによれば、チャネル層の格子定数がバリア層の格子定数よりも大きいため、チャネル層に発生する自発分極とピエゾ分極とを相殺させることにより、チャネル層に形成される2次元電子ガス(2DEG)のキャリア濃度を低減でき、ノーマリオフ型の特性を有するHEMTを得られる。

特開2007−269534
しかしながら、従来のHEMTにおいては、その構造からゲート電極とドレイン電極との距離が、ゲート電極表面に形成された絶縁体層の膜厚と等しくなるため、距離が近接してしまい高い耐圧が得られなかった。また、ゲート長が増大することによるゲート容量の増加は、HEMTのスイッチングスピードの低下や高周波特性の低下を引き起こしてしまう。これらのことから従来のHEMTは、パワーデバイス或いはRF(高周波)デバイスには適さなかった。
従って、本発明が解決しようとする課題は、高耐圧でスイッチングスピードに優れ高い高周波特性を有するノーマリオフ型のHEMTを提供することである。
上記のような課題を解決するために、請求項1記載の発明は、
第1のバンドギャップを有する第1の窒化物半導体層と前記第1のバンドギャップよりも大きい第2のバンドギャップを有し前記第1の窒化物半導体層上とヘテロ接合され且つ前記ヘテロ接合に基づいて前記第1の窒化物半導体層内に2次元電子ガス層を生じさせることができる第2の窒化物半導体層とを備える主半導体領域と、
前記主半導体領域上に形成されるソース電極と、
前記主半導体領域上において前記ソース電極と離間して形成されるドレイン電極と、
前記第1の窒化物半導体層上において前記ソース電極と前記ドレイン電極との間に形成される第3の窒化物半導体層と、
前記第3の窒化物半導体層上に形成されるゲート電極と、を備え、
前記第3の窒化物半導体層が前記第1のバンドギャップよりも小さい第3のバンドギャップを有することを特徴とする。
本発明の各請求項に係る発明によれば、高耐圧でスイッチングスピードに優れ高い高周波特性を有するノーマリオフ型のHEMTを提供することができる。
次に、図面を参照して本発明の実施形態に係るHEMTを説明する。
図1に示す本発明の実施例1に係るHEMT1aは、図示しない単結晶シリコン半導体基板上に形成された本発明の第1の窒化物半導体層としてのチャネル層2と、チャネル層2上に形成された本発明の第2の窒化物半導体としてのバリア層3と、バリア層3上に形成されたソース電極5と、バリア層3上においてソース電極5と離間して形成されたドレイン電極6と、チャネル層2上におけるソース電極5とドレイン電極6との間において、バリア層3を貫通しチャネル層2上に接するように形成された本発明の第3の窒化物半導体層としてのゲート層10と、ゲート層10上に形成されたゲート電極7と、を備える。チャネル層2とバリア層3とを併せて本発明の主半導体領域と換言できる。
チャネル層2は、例えばAlxGa1−xN(0<x≦1)で構成され、図示しない単結晶半導体基板上に周知のMOCVD法等のエピタキシャル成長法を用いて形成される。本実施例においてはAl0.3Ga0.7N層を0.5〜2.0μm形成することで得られる。またバリア層3は、チャネル層2よりも大きなバンドギャップを有する窒化物半導体材料で構成され、本実施例においてはAlyGa1−yN(0<y≦1、x<y)で形成される。バリア層3は、チャネル層2と同様の手法によりAl組成比を大きくすることで形成される。本実施例においてはAl0.5Ga0.5N層を20nm形成することで得られる。チャネル層2はバリア層3よりもバンドギャップが大きいため、チャネル層2とバリア層3とが形成するヘテロ接合に基づき、チャネル層2にはピエゾ分極と自発分極とによる2次元電子ガス層(2DEG層)4が形成される。このピエゾ分極に基づく電界方向は、チャネル層2の自発分極に基づく電界方向と等しいため、従来のHEMTよりも高い2DEG層4のキャリア濃度が得られる。
ゲート層10は、チャネル層2よりも小さなバンドギャップを有する窒化物半導体材料で構成され、本実施例においてはGaNで形成される。ゲート層10は、バリア層3にゲート層10が形成される位置に開口を有するようにマスクを形成し、周知のRIE等のドライエッチングを施しチャネル層2に達する開口部を形成した後、MOCVD法等のエピタキシャル成長法によりノンドープGaN層を10〜50nm形成することで得られる。ここで、ノンドープとは、半導体不純物が添加されていないことを意味する。ゲート層10は、チャネル層2のAlGaNに格子整合するように成長し、且つ、チャネル層2よりもバンドギャップが小さいため、チャネル層2とゲート層10とが形成するヘテロ接合に基づき、ゲート層10には圧縮応力によるピエゾ分極が誘起される。即ち、局所的に見れば、チャネル層2がバリア層として作用し、ゲート層10がチャネル層として作用すると言い換えることができる。このピエゾ分極に基づく電界方向は、ゲート層10の自発分極に基づく電界方向と逆の方向になるため、ゲート層10におけるチャネル層2とゲート層10との接合界面付近には2DEG層が形成されにくくなる。
なお、上記の製造方法以外に、チャネル層2の全面にノンドープGaN層を成長させ、ゲート層10を形成する位置を除いてドライエッチングを施した後、チャネル層2上にバリア層3を選択的に成長させても良い。また、ゲート層10をAl組成比が小さいAlGaNで形成しても良い。
ソース電極5、ドレイン電極6およびゲート電極7は、例えばアルミ(Al)及び金(Au)を含む積層構造で構成され、バリア層3およびゲート層10上に蒸着した後、フォトリソ工程によりパターニングすることで形成される。ソース電極5およびドレイン電極6は、バリア層3上に形成されるが、バリア層3の厚みは非常に薄く、厚み方向の抵抗は極めて小さい。従って、ソース電極5およびドレイン電極6は、バリア層3を介して2DEG層4に電気的に接続されると言える。また、ゲート電極7はゲート層10に電気的に接続されるように形成される。
次に、本実施例に係るHEMT1aの動作について説明する。
ゲート層10が、チャネル層2のAlGaNに格子整合するように成長し、且つ、チャネル層2よりもバンドギャップが小さいため、チャネル層2とゲート層10とのヘテロ接合に基づき、ゲート層10に形成される2DEG層のキャリア濃度が非常に低く、2DEG層は実質的に存在しない。そのため、ゲート電極7に正のゲート制御電圧が印加されていない状態では、電流経路がゲート層10において分断されている。従って、ドレイン電極6の電位をソース電極5の電位より高くしてもHEMT1aに電流は流れない。
一方、ゲート電極7に正のゲート制御電圧を印加すると、エネルギーバンドの変化により、ゲート層10中にキャリアが生じ、電流経路となるチャネルが形成される。この状態でドレイン電極6の電位をソース電極7の電位より高くすると、2DEG層4及びゲート層10中のチャネルを経由してドレイン電極6とソース電極7との間にドレイン電流が流れる。即ち、ノーマリオフ特性を有する窒化物半導体装置が得られる。
さらに、本実施例に係るHEMT1aによれば、ゲート電極7とドレイン電極6とを離間させることで、高耐圧化が容易に実現できる。さらに、ゲート長が増大することがないため、優れたスイッチングスピードが得られる。また、チャネル層2の自発分極に基づく電界方向と、チャネル層2とバリア層3とのヘテロ接合に基づくピエゾ分極に基づく電界方向とが等しいため、従来のHEMTに比して、2DEG層4のキャリア濃度を容易に高くでき、HEMT1aのオン抵抗を低減することができる。従って、高耐圧で大電流での動作が可能なスイッチングスピードに優れたパワーデバイス或いは高い高周波特性を有するデバイスが得られる。
本発明の実施例1に係るHEMT1aにおいて、図2に示すようにソース電極5及びドレイン電極6をチャネル層2に接するように形成しても良い。
ソース電極5及びドレイン電極6が形成される開口部は、HEMT1aにおいてゲート層10が形成される開口部と同時に形成するとができ、ゲート層10を形成した後、バリア層3およびゲート層10上に蒸着した後、フォトリソ工程によりパターニングすることで形成することができる。
このように構成されたHEMT1bによれば、本発明の実施例1に係るHEMT1aと同様の効果が得られる。また、ソース電極5及びドレイン電極6と2DEG層4との間の電気的抵抗値を極めて小さくでき、HEMT1bのオン抵抗を低減できる。
また、図3に示すように、バリア層3に側面12を有するリセス13を形成しても良く、さらに、ゲート層10及びゲート電極7がチャネル層2及び側面12を含むバリア層3上に延伸して形成されても良い。側面12を有するリセス13は、バリア層3に所定の開口を有するようにマスクを形成し、RIE等のドライエッチングによって形成することができる。なお、側面12は、バリア層3の厚みが徐々に変化するように形成しても良く、段階的に変化するように形成しても良い。
ゲート層10は、主半導体領域上にリセス13を形成した後、MOCVD法等のエピタキシャル成長法により形成される。
本実施例に係るHEMT1cによれば、実施例1に係るHEMT1aと同様の効果を得ることができる。また、ゲート層10及びゲート電極7が、チャネル層2及びバリア層3上に延伸するように形成されるため、フィールドプレート効果による電界集中の緩和を良好に達成でき、より高耐圧化が実現できる。
次に、図4に示す本発明の実施例2に係るHEMT1dについて説明する。但し、図4において図1と実質的に同一の部分には同一の参照符号を付してその説明を省略する。
本実施例に係るHEMT1dは、ゲート層10とゲート電極7との間に化合物層11を形成される点で実施例1と異なり、それ以外は同様に形成される。
本実施例における化合物層11は、酸化シリコン(SiO、SiO2)、窒化シリコン(SiN)、酸化アルミ(Al2O3)あるいは酸化ハフニウム(HfO)等の絶縁物を含み、ゲート層10が形成された後、プラズマCVD法等を施すことにより形成される。例えば、本実施例における化合物層11は、SiO2層を10〜100nm形成することで得られる。
このように構成されたHEMT1dによれば、本発明の実施例1に係るHEMT1aと同様の効果が得られる。また、ゲート層10とゲート電極7との間に化合物層11が形成されることで、ゲートリーク電流を低減することができる。また、図4に示すように化合物層11をバリア層3及びゲート層10上に延伸するように形成することで、より確実にゲートリーク電流を低減することができる。
本発明の実施例2に係るHEMT1dにおいて、化合物層11は、例えば酸化ニッケル、酸化鉄、酸化コバルト及び酸化マンガン等の金属酸化物を含む単層又は積層構造であっても良い。ゲート層10上に酸素を含む雰囲気中で金属または酸化金属をスパッタリングする等の方法により形成される。金属酸化物を含む化合物層11が形成されたHEMT1dによれば、ゲートリーク電流をより低減でき、また、ノーマリオフ特性を容易に得ることができる。
以上、本発明の実施形態の一例について説明したが、本発明は係る特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形、変更が可能であり、また各実施例或いは各変形例の組合せが可能である。例えば、実施例2に係るHEMT1dにおいて、ソース電極5及びドレイン電極6の一方又は双方をチャネル層2に接するように形成しても良い。また、各半導体層の厚みを変更しても良く、チャネル層2及びバリア層3のAl組成比を変更しても良い。また、バリア層3上にSiOを含むパッシベーション層を形成しても良い。
本発明の実施例1に係るHEMT1aの構造断面図である。 本発明の実施例1の変形例に係るHEMT1bの構造断面図である。 本発明の実施例1の変形例に係るHEMT1cの構造断面図である。 本発明の実施例2に係るHEMT1dの構造断面図である。
符号の説明
1 HEMT
2 チャネル層
3 バリア層
4 2次元電子ガス層
5 ソース電極
6 ドレイン電極
7 ゲート電極
10 ゲート層
11 化合物層
12 側面
13 リセス

Claims (4)

  1. 第1のバンドギャップを有する第1の窒化物半導体層と前記第1のバンドギャップよりも大きい第2のバンドギャップを有し前記第1の窒化物半導体層上とヘテロ接合され且つ前記ヘテロ接合に基づいて前記第1の窒化物半導体層内に2次元電子ガス層を生じさせることができる第2の窒化物半導体層とを備える主半導体領域と、
    前記主半導体領域上に形成されるソース電極と、
    前記主半導体領域上において前記ソース電極と離間して形成されるドレイン電極と、
    前記第1の窒化物半導体層上において前記ソース電極と前記ドレイン電極との間に形成される第3の窒化物半導体層と、
    前記第3の窒化物半導体層上に形成されるゲート電極と、を備え、
    前記第3の窒化物半導体層が前記第1のバンドギャップよりも小さい第3のバンドギャップを有することを特徴とする窒化物半導体装置。
  2. 前記第3の窒化物半導体層と前記ゲート電極との間に絶縁物を含む化合物層を備えることを特徴とする請求項1記載の窒化物半導体装置。
  3. 前記第3の窒化物半導体層と前記ゲート電極との間に化合物層を備え、前記化合物層が金属酸化物を含むことを特徴とする請求項1又は2に記載の窒化物半導体装置。
  4. 前記第3の窒化物半導体層が、ノンドープGaNから構成されることを特徴とする請求項1乃至3のいずれか1項に記載の窒化物半導体装置。
JP2008266278A 2008-10-15 2008-10-15 窒化物半導体装置 Pending JP2010098047A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008266278A JP2010098047A (ja) 2008-10-15 2008-10-15 窒化物半導体装置
US12/579,009 US8546848B2 (en) 2008-10-15 2009-10-14 Nitride semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008266278A JP2010098047A (ja) 2008-10-15 2008-10-15 窒化物半導体装置

Publications (1)

Publication Number Publication Date
JP2010098047A true JP2010098047A (ja) 2010-04-30

Family

ID=42098071

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008266278A Pending JP2010098047A (ja) 2008-10-15 2008-10-15 窒化物半導体装置

Country Status (2)

Country Link
US (1) US8546848B2 (ja)
JP (1) JP2010098047A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012054352A (ja) * 2010-08-31 2012-03-15 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2013518445A (ja) * 2010-01-27 2013-05-20 ナショナル セミコンダクター コーポレーション ノーマリーオフの窒化ガリウムベースの半導体装置
KR101679054B1 (ko) * 2010-05-04 2016-11-25 삼성전자주식회사 산소처리영역을 포함하는 고 전자 이동도 트랜지스터 및 그 제조방법
KR101922120B1 (ko) * 2012-07-19 2018-11-26 삼성전자주식회사 고전자이동도 트랜지스터 및 그 제조방법

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2848403B1 (fr) * 2002-12-13 2009-01-30 Seb Sa Friteuse electrique avec un dispositif pour le maintien au chaud des aliments frits
WO2011039800A1 (ja) * 2009-09-29 2011-04-07 株式会社 東芝 半導体装置
US8896122B2 (en) 2010-05-12 2014-11-25 Cree, Inc. Semiconductor devices having gates including oxidized nickel
JP5576731B2 (ja) * 2010-07-14 2014-08-20 パナソニック株式会社 電界効果トランジスタ
KR102065115B1 (ko) * 2010-11-05 2020-01-13 삼성전자주식회사 E-모드를 갖는 고 전자 이동도 트랜지스터 및 그 제조방법
CN102082176A (zh) * 2010-12-03 2011-06-01 中山大学 GaN增强型MISFET器件及其制备方法
US8941148B2 (en) 2012-03-06 2015-01-27 Infineon Technologies Austria Ag Semiconductor device and method
EP3285302B1 (en) * 2013-02-15 2019-09-11 AZUR SPACE Solar Power GmbH Layer structure for a group-iii-nitride normally-off transistor
US9825712B2 (en) 2013-12-06 2017-11-21 Georgia Tech Research Corporation Ultra massive MIMO communication in the terahertz band
US9397758B2 (en) * 2013-12-06 2016-07-19 Georgia Tech Research Corporation Graphene-based plasmonic nano-transceiver employing HEMT for terahertz band communication
GB201604231D0 (en) * 2016-03-11 2016-04-27 Univ Sheffield Normally-off transistors
JP7065692B2 (ja) * 2018-05-29 2022-05-12 株式会社東芝 半導体装置
CN112652659B (zh) * 2019-10-09 2024-02-13 联华电子股份有限公司 高电子迁移率晶体管及其制作方法
CN113224154B (zh) * 2020-02-06 2023-08-08 联华电子股份有限公司 高电子迁移率晶体管及其制作方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001077353A (ja) 1999-06-30 2001-03-23 Toshiba Corp 高電子移動度トランジスタ及び電力増幅器
JP2006269534A (ja) * 2005-03-22 2006-10-05 Eudyna Devices Inc 半導体装置及びその製造方法、その半導体装置製造用基板及びその製造方法並びにその半導体成長用基板
US20070018199A1 (en) * 2005-07-20 2007-01-25 Cree, Inc. Nitride-based transistors and fabrication methods with an etch stop layer
JP2007165719A (ja) 2005-12-15 2007-06-28 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体素子
US8399911B2 (en) * 2006-06-07 2013-03-19 Imec Enhancement mode field effect device and the method of production thereof
US20080203433A1 (en) * 2007-02-27 2008-08-28 Sanken Electric Co., Ltd. High electron mobility transistor and method of forming the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013518445A (ja) * 2010-01-27 2013-05-20 ナショナル セミコンダクター コーポレーション ノーマリーオフの窒化ガリウムベースの半導体装置
KR101679054B1 (ko) * 2010-05-04 2016-11-25 삼성전자주식회사 산소처리영역을 포함하는 고 전자 이동도 트랜지스터 및 그 제조방법
JP2012054352A (ja) * 2010-08-31 2012-03-15 Fujitsu Ltd 化合物半導体装置及びその製造方法
KR101922120B1 (ko) * 2012-07-19 2018-11-26 삼성전자주식회사 고전자이동도 트랜지스터 및 그 제조방법

Also Published As

Publication number Publication date
US20100090225A1 (en) 2010-04-15
US8546848B2 (en) 2013-10-01

Similar Documents

Publication Publication Date Title
JP2010098047A (ja) 窒化物半導体装置
JP5487615B2 (ja) 電界効果半導体装置及びその製造方法
JP5487550B2 (ja) 電界効果半導体装置及びその製造方法
JP5765147B2 (ja) 半導体装置
JP5397825B2 (ja) 電界効果半導体装置
JP2010103425A (ja) 窒化物半導体装置
TWI716494B (zh) 半導體結構及其製造方法
WO2004061978A1 (ja) 電界効果トランジスタ
JP2006245317A (ja) 半導体装置およびその製造方法
KR20130048688A (ko) 화합물 반도체 장치 및 그 제조 방법
JP2017073499A (ja) 窒化物半導体装置およびその製造方法
JP5468301B2 (ja) 窒化物半導体装置および窒化物半導体装置製造方法
JP2013247196A (ja) 窒化物半導体装置およびその製造方法
JP5582378B2 (ja) 電界効果半導体装置及びその製造方法
WO2010016564A1 (ja) 半導体装置
JP5071761B2 (ja) 窒化物半導体電界効果トランジスタ
JP6343807B2 (ja) 電界効果トランジスタおよびその製造方法
JP2013065612A (ja) 窒化物半導体装置およびその製造方法
JP5101143B2 (ja) 電界効果トランジスタ及びその製造方法
JP2006286698A (ja) 電子デバイス及び電力変換装置
JP2010153748A (ja) 電界効果半導体装置の製造方法
JP5638846B2 (ja) 電界効果トランジスタ
JP2005203544A (ja) 窒化物半導体装置とその製造方法
JP2010245240A (ja) ヘテロ接合型電界効果半導体装置及びその製造方法
JP5732228B2 (ja) 窒化物半導体装置の製造方法