JP2016096306A - 窒化物半導体装置の製造方法 - Google Patents

窒化物半導体装置の製造方法 Download PDF

Info

Publication number
JP2016096306A
JP2016096306A JP2014232808A JP2014232808A JP2016096306A JP 2016096306 A JP2016096306 A JP 2016096306A JP 2014232808 A JP2014232808 A JP 2014232808A JP 2014232808 A JP2014232808 A JP 2014232808A JP 2016096306 A JP2016096306 A JP 2016096306A
Authority
JP
Japan
Prior art keywords
nitride semiconductor
temperature
transistor
semiconductor device
burn
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014232808A
Other languages
English (en)
Other versions
JP6292104B2 (ja
Inventor
佐々木　肇
Hajime Sasaki
肇 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2014232808A priority Critical patent/JP6292104B2/ja
Priority to US14/747,823 priority patent/US9691875B2/en
Priority to DE102015213501.2A priority patent/DE102015213501B4/de
Priority to CN201510789242.8A priority patent/CN105609418B/zh
Publication of JP2016096306A publication Critical patent/JP2016096306A/ja
Application granted granted Critical
Publication of JP6292104B2 publication Critical patent/JP6292104B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3245—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】ゲートリーク電流を減少させ、寿命や動作安定性を向上させた信頼性の高い窒化物半導体装置を製造することができる方法を得る。
【解決手段】窒化物半導体層３にショットキー接合されたゲート電極４を有するトランジスタを形成する。２００℃〜３６０℃の温度で８時間〜２４０時間の高温アニールをトランジスタに行う。高温アニールの後に、１８０℃〜３６０℃のチャネル温度で高周波をトランジスタに印加するＲＦバーンインを行う。
【選択図】図２

Description

本発明は、高周波信号の増幅などに用いられる窒化物半導体装置の製造方法に関する。
ＭＯＳＦＥＴと異なり、窒化物半導体で構成された高周波デバイスはゲートにショットキー接合が用いられているため、ゲート・ドレイン間電圧が印加されるとゲートリーク電流が流れる。このゲートリーク電流はショットキー接合界面付近の半導体の結晶性が悪化すると多く流れると言われている。ゲートリーク電流が流れると回路に挿入されているゲート抵抗端で電圧降下が発生しゲート電圧が正にシフトし、特性が変動する。さらに、熱暴走でデバイスが破壊する可能性もある。また、ゲートリーク電流が流れることにより半導体の結晶欠陥が増殖し、さらにゲートリーク電流を増加させるとも言われている。
そこで、このような窒化物半導体装置の製造において、ウェハプロセスとパッケージ組み立ての後、高温で高周波を印加するＲＦバーンイン工程を追加することで、ゲートリーク電流を減少させ、デバイスの信頼性を向上させていた。また、高温でＤＣストレスを印加するバーンイン工程を追加することでゲートリーク電流を減少させていた（例えば、特許文献１参照）。
特開２０１４−１９２３５２号公報
従来は高周波バーンインやＤＣバーンインを行ってゲートリーク電流を減少させていたが、高い信頼性が要求される例えば宇宙用システムでは更なるゲートリーク電流の減少が求められている。
本発明は、上述のような課題を解決するためになされたもので、その目的はゲートリーク電流を減少させ、寿命や動作安定性を向上させた信頼性の高い窒化物半導体装置を製造することができる方法を得るものである。
本発明に係る窒化物半導体装置の製造方法は、窒化物半導体層にショットキー接合されたゲート電極を有するトランジスタを形成する工程と、２００℃〜３６０℃の温度で８時間〜２４０時間の高温アニールを前記トランジスタに行う工程と、前記高温アニールの後に、１８０℃〜３６０℃のチャネル温度で高周波を前記トランジスタに印加するＲＦバーンインを行う工程とを備えることを特徴とする。
本発明ではまず高温アニールでプロセス欠陥を準安定化状態に遷移させ、その後のＲＦバーンインでほぼ完全な安定化状態に遷移させることでゲートリーク電流を減少させる。これにより、寿命や動作安定性を向上させた信頼性の高い窒化物半導体装置を製造することができる。
本発明の実施の形態１に係る窒化物半導体装置を示す断面図である。 本発明の実施の形態１に係る窒化物半導体装置の製造方法のフローチャートである。 比較例に係る窒化物半導体装置の製造方法のフローチャートである。 本発明の実施の形態２に係る窒化物半導体装置の製造方法のフローチャートである。 本発明の実施の形態３に係る窒化物半導体装置の製造方法のフローチャートである。 本発明の実施の形態４に係る窒化物半導体装置の製造方法のフローチャートである。
本発明の実施の形態に係る窒化物半導体装置の製造方法について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
図１は、本発明の実施の形態１に係るトランジスタを示す断面図である。ＳｉＣ基板１上にＧａＮバッファー層２とＡｌＧａＮショットキーバリア層３が順に積層されている。ＡｌＧａＮショットキーバリア層３にショットキー接合されたゲート電極４と、オーミック接合されたソース電極５及びドレイン電極６が形成されている。窒化膜で形成されたパッシベーション膜７がゲート電極４等を覆っている。ソース電極５は接地され、ゲート電極４はゲート電源８に接続され、ドレイン電極６はドレイン電源９に接続されている。ＡｌＧａＮショットキーバリア層３とＧａＮバッファー層２のヘテロ接合により自発分極とピエゾ効果により二次元電子ガス１０（２ＤＥＧ）形成されている。
図２は、本発明の実施の形態１に係る窒化物半導体装置の製造方法のフローチャートである。まず、ウェハ状態のＳｉＣ基板１を準備する（ステップＳ１）。次に、ＧａＮバッファー層２とＡｌＧａＮショットキーバリア層３を順にエピ成長させる（ステップＳ２）。次に、ウェハプロセスにおいて、ソース電極５、ゲート電極４、ドレイン電極６、及びパッシベーション膜７を形成して図１のトランジスタを形成する（ステップＳ３）。次に、トランジスタを形成したウェハを個々の半導体チップに分割し、半導体チップをパッケージに組み立てる（ステップＳ４）。次に、２００℃〜３６０℃の温度で８時間〜２４０時間の高温アニールをトランジスタに行う（ステップＳ５）。次に、１８０℃〜３６０℃のチャネル温度で高周波をトランジスタに印加するＲＦバーンインを行う（ステップＳ６）。以上の工程により窒化物半導体装置が製造される。
続いて、本実施の形態の効果を比較例と比較して説明する。図３は、比較例に係る窒化物半導体装置の製造方法のフローチャートである。比較例ではパッケージ組立後に高温アニールを行わずにＲＦバーンインを行う。ＲＦバーンインだけでもゲートリーク電流を減少させることができるが十分ではない。そこで、本実施の形態のようにＲＦバーンインの前に高温アニールを行うことで、更にゲートリーク電流を減少させることができる。
この高温アニールのアニール条件を調査したところ、２００℃〜３６０℃の温度範囲内で８時間〜２４０時間のアニールを窒素雰囲気で行うと効果が得られることが判明した。ＲＦバーンインの条件として、入力ＲＦ電力ＰｉｎをコンプレッションレベルＰ２ｄＢ程度にし、意図的にチューナーの整合を不整合状態に調整し、チャネル温度を１８０℃以上（１８０℃〜３６０℃）に上昇させる。
表１に高温アニールやＲＦバーンインを行った時のゲートリーク電流の代表例を示す。ゲート・ドレイン間に−２００Ｖの逆バイアスを印加してゲートリーク電流を測定している。高温アニールやＲＦバーンインなどの前処理がない場合、この仕様のデバイスではゲートリーク電流は８．１ｘ１０−４Ａであった。ここで２８０℃の高温アニールを行うと、２４時間のアニールで２．１ｘ１０−４Ａ、９６時間のアニールで１．８ｘ１０−５Ａまで減少することが確認できた。高温アニールを行わずＲＦバーンインだけを行うと１．３ｘ１０−５Ａまで減少させることができた。本実施の形態のように２８０℃で９６時間の高温アニールとＲＦバーンインを組み合わせると、７．５ｘ１０−６Ａまでゲートリーク電流を減少させることができた。
Figure 2016096306
一般的に、高温アニールやＲＦバーンインはデバイスの製造過程の中に組み込まれている場合がある。しかし、本実施の形態のように２００℃〜３６０℃で８時間〜２４０時間の高温アニールとチャネル温度を故意に上昇させたＲＦバーンインを組み合わせた例はこれまでにない。
これらのゲートリーク電流の減少効果は各々の処理において以下のような現象が発生しているものと考えられる。デバイス製造工程の特にゲート形成工程においてプロセスダメージが半導体基板に印加され、点欠陥などの結晶欠陥が少なからず発生する。特に窒化物半導体装置では、ゲート電極としてＮｉ、Ｐｔ、Ｐｄ、ＴａＮ、ＷＳｉＮなどの高融点金属を用いるため、高エネルギーで金属を形成する必要があり、半導体内に結晶欠陥が発生する可能性が高まる。この欠陥がドナーとして働いた場合、ポテンシャルを引き下げ、ゲートショットキー障壁の空乏層厚が減少し、電子のトンネル確率が増加し、ゲートリーク電流が増加してしまう。また、発生した欠陥間をホッピング伝導により電子が伝導しゲートリーク電流が流れるとも言われている。
高温アニールには、この結晶欠陥を熱的に安定化させアニールアウトする効果、欠陥周辺に発生していた微小な応力を緩和する効果、半導体内やショットキー界面、半導体と窒化膜界面に微量に存在する水素を安定状態に移動させる効果などがあると考えられる。ただ、２００℃〜３６０℃程度の温度では完全に欠陥を回復させるには充分とは言えない。さらに高温のアニールは効果的ではあるが、これ以上の高温になればゲート、ドレイン、ソースなどの金属電極と半導体が反応を起こし劣化を引き起こす。また、パッシベーション膜が剥離するなどの劣化が生じる可能性が高い。
一方、ＲＦバーンインは、高周波を印加することで電子・正孔対を生成させ、欠陥部分で再結合させることでエネルギーを欠陥に与え比較的低温でも欠陥をアニールアウトできる手法である。
本実施の形態では、まず高温アニールでプロセス欠陥を準安定化状態に遷移させ、その後のＲＦバーンインでほぼ完全な安定化状態に遷移させることでゲートリーク電流が減少したものと考えられる。
図３は、比較例に係る窒化物半導体装置の製造方法のフローチャートである。比較例では高温アニールを行わずＲＦバーンインを行う。この場合、欠陥の中でも比較的不安定な欠陥部分で急激に高周波を印加するため、デバイスが破壊する場合もある。これに対し、本実施の形態ではまず不安定な欠陥を高温で準安定状態に遷移させることにより、その後のＲＦバーンインでのデバイス破壊を無くすことができる。よって、本実施の形態により、ゲートリーク電流を減少させ、寿命や動作安定性を向上させた信頼性の高い窒化物半導体装置を製造することができる。
なお、高温アニールは窒素雰囲気で行うが、これに限らず水素雰囲気又は重水素雰囲気で行ってもよい。窒素やアルゴンガスなどの不活性ガスに水素又は重水素を１００ｐｐｍから１００％の範囲で混入させて用いる。ここで１００％の場合は純粋な水素及び重水素雰囲気となる。高温アニールを水素雰囲気で行うと、窒化膜を通して微量の水素がデバイス内に拡散する。拡散した水素は結晶欠陥の未結合手と結合し欠陥準位を減少させる。さらに重水素を用いた場合は、一旦未結合手に結合し欠陥準位を減少させると、化学反応における同位体効果により、水素以上に強く欠陥と結合し安定状態を保つことができる。また、エピ成長やウェハプロセスに用いられるＭＯＣＶＤやプラズマＣＶＤなどのプロセスでキャリアガスに水素や重水素を用いることでも、自然にデバイス内に水素や重水素が取り込まれ、同様の効果を得ることができる。
実施の形態２．
図４は、本発明の実施の形態２に係る窒化物半導体装置の製造方法のフローチャートである。実施の形態１ではパッケージ組立後に高温アニールを行うため、個別のチップやパッケージにアニールする必要がある。一方、本実施の形態では高温アニールを行った後に、トランジスタを形成したウェハを個々の半導体チップに分割し、半導体チップをパッケージに組み立てる。このように高温アニールをウェハプロセス直後にウェハのまま行うことで、数千から数万のチップを一挙にアニールすることができ、作業を格段に簡略化することができる。
実施の形態３．
図５は、本発明の実施の形態３に係る窒化物半導体装置の製造方法のフローチャートである。ＲＦバーンインを行った後に、１２５℃〜２５０℃で１時間〜９６時間、−２０Ｖ〜−２Ｖのゲート電圧をゲート電極に印加してオフ状態に保つ高温オフバイアスを行う（ステップＳ７）。ドレイン電極６には通常の電圧を印加する。実施の形態１のＲＦバーンインの後に高温オフバイアスストレスを追加印加することで、深い欠陥準位に電子を捕獲させてポテンシャルを持ち上げる作用がある。これにより更にゲートリーク電流を減少させることができる。
実施の形態４．
図６は、本発明の実施の形態４に係る窒化物半導体装置の製造方法のフローチャートである。実施の形態１の高温アニール（ステップＳ５）の代わりに、−６５℃〜３６０℃の範囲で３回〜１０００回の温度サイクルをトランジスタに印加する（ステップＳ８）。温度サイクルを行うことで、結晶欠陥の特に転位を減少させることができる。熱膨張と熱収縮を繰り返すと転位が結晶内を移動し、例えば二本の転位が衝突すると一本の転位として結合し、転位の数が減る。これを繰り返すことにより転位の数を減少させるこができる。点欠陥も同様で点欠陥同士の衝突や転位への取り込みで欠陥数を減少させることができる。この結果、ゲートリーク電流を減少させ、寿命や動作安定性を向上させた信頼性の高い窒化物半導体装置を製造することができる。
なお、実施の形態１〜４では支持基板としてＳｉＣ基板１を用いたが、これに限らずＳｉ基板、サファイヤ基板、ＧａＮ基板など、窒化物エピを成長できる基板であればよい。支持基板の材質が異なるだけでエピ構造は同様のため、高温アニールとＲＦバーンインにより同様にゲートリーク電流を減少させることができる。Ｓｉ基板を用いた場合はデバイスを安価に作製することができる。また、Ｓｉ基板は窒化物エピとの熱膨張係数が大きいため、温度サイクルを行う実施の形態４では更に大きな効果が得られる。サファイヤ基板を用いた場合もＳｉ基板と同様に安価に作製でき、温度サイクルの効果も得られる。ＧａＮ基板を用いた場合は、基板とエピ間の格子不整合がないため転位欠陥がほとんどなく、発生する欠陥はプロセスダメージだけであり、本発明でプロセスダメージを除去することでゲートリーク電流のほとんど流れない理想的なデバイスを製造することができる。
１ ＳｉＣ基板、２ ＧａＮバッファー層、３ ＡｌＧａＮショットキーバリア層、４ ゲート電極、５ ソース電極、６ ドレイン電極、７ パッシベーション膜、８ ゲート電源、９ ドレイン電源、１０ 二次元電子ガス

Claims (6)

  1. 窒化物半導体層にショットキー接合されたゲート電極を有するトランジスタを形成する工程と、
    ２００℃〜３６０℃の温度で８時間〜２４０時間の高温アニールを前記トランジスタに行う工程と、
    前記高温アニールの後に、１８０℃〜３６０℃のチャネル温度で高周波を前記トランジスタに印加するＲＦバーンインを行う工程とを備えることを特徴とする窒化物半導体装置の製造方法。
  2. 前記高温アニールを窒素雰囲気、水素雰囲気又は重水素雰囲気で行うことを特徴とする請求項１に記載の窒化物半導体装置の製造方法。
  3. 前記トランジスタを形成したウェハを個々の半導体チップに分割し、前記半導体チップをパッケージに組み立てる工程を更に備え、
    前記半導体チップを前記パッケージに組み立てた後に前記高温アニールを行うことを特徴とする請求項１又は２に記載の窒化物半導体装置の製造方法。
  4. 前記高温アニールを行った後に、前記トランジスタを形成したウェハを個々の半導体チップに分割し、前記半導体チップをパッケージに組み立てる工程を更に備えることを特徴とする請求項１又は２に記載の窒化物半導体装置の製造方法。
  5. 前記ＲＦバーンインを行った後に、１２５℃〜２５０℃で１時間〜９６時間、−２０Ｖ〜−２Ｖのゲート電圧を前記ゲート電極に印加してオフ状態に保つ高温オフバイアスを行う工程を更に備えることを特徴とする請求項１又は２に記載の窒化物半導体装置の製造方法。
  6. 窒化物半導体層にショットキー接合されたゲート電極を有するトランジスタを形成する工程と、
    −６５℃〜３６０℃の範囲で３回〜１０００回の温度サイクルを前記トランジスタに印加する工程と、
    前記温度サイクルの後に、１８０℃〜３６０℃のチャネル温度で高周波を前記トランジスタに印加するＲＦバーンインを行う工程とを備えることを特徴とする窒化物半導体装置の製造方法。
JP2014232808A 2014-11-17 2014-11-17 窒化物半導体装置の製造方法 Active JP6292104B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2014232808A JP6292104B2 (ja) 2014-11-17 2014-11-17 窒化物半導体装置の製造方法
US14/747,823 US9691875B2 (en) 2014-11-17 2015-06-23 Method of manufacturing nitride semiconductor device
DE102015213501.2A DE102015213501B4 (de) 2014-11-17 2015-07-17 Verfahren zum Herstellen einer Nitrid-Halbleitervorrichtung
CN201510789242.8A CN105609418B (zh) 2014-11-17 2015-11-17 氮化物半导体装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014232808A JP6292104B2 (ja) 2014-11-17 2014-11-17 窒化物半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2016096306A true JP2016096306A (ja) 2016-05-26
JP6292104B2 JP6292104B2 (ja) 2018-03-14

Family

ID=55855672

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014232808A Active JP6292104B2 (ja) 2014-11-17 2014-11-17 窒化物半導体装置の製造方法

Country Status (4)

Country Link
US (1) US9691875B2 (ja)
JP (1) JP6292104B2 (ja)
CN (1) CN105609418B (ja)
DE (1) DE102015213501B4 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2018220741A1 (ja) * 2017-05-31 2019-11-07 三菱電機株式会社 半導体装置の製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11569182B2 (en) * 2019-10-22 2023-01-31 Analog Devices, Inc. Aluminum-based gallium nitride integrated circuits

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6033066A (ja) * 1983-08-04 1985-02-20 Fujitsu Ltd 高周波トランジスタのバ−ンイン方法
JPH07201429A (ja) * 1993-12-28 1995-08-04 Yamaichi Electron Co Ltd 電気部品の接続器
JPH11354601A (ja) * 1998-06-09 1999-12-24 Toshiba Corp 半導体装置の試験方法および半導体装置の製造方法
JP2008130949A (ja) * 2006-11-24 2008-06-05 Eudyna Devices Inc 半導体装置及びその製造方法
JP2009503815A (ja) * 2005-07-20 2009-01-29 クリー インコーポレイテッド 窒化物ベースのトランジスタおよびエッチストップ層を用いた製造方法
JP2009289935A (ja) * 2008-05-29 2009-12-10 Sumitomo Electric Device Innovations Inc 半導体装置
JP2014192352A (ja) * 2013-03-27 2014-10-06 Mitsubishi Electric Corp トランジスタの製造方法、増幅器の製造方法

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61278162A (ja) 1985-06-04 1986-12-09 Toshiba Corp シヨツトキ電極の形成方法
JP2000100882A (ja) * 1998-09-18 2000-04-07 Hitachi Ltd 半導体装置の製造方法とその検査方法、及び、それらの方法に用いる冶具
US6586781B2 (en) * 2000-02-04 2003-07-01 Cree Lighting Company Group III nitride based FETs and HEMTs with reduced trapping and method for producing the same
DE10014388A1 (de) * 2000-03-23 2001-10-04 Infineon Technologies Ag Verfahren zur Durchführung eines Burn-in-Prozesses eines Speichers
US6686616B1 (en) * 2000-05-10 2004-02-03 Cree, Inc. Silicon carbide metal-semiconductor field effect transistors
CN1568539A (zh) * 2001-08-13 2005-01-19 霍尼韦尔国际公司 对晶片承载的半导体器件提供光子控制
US7638815B2 (en) * 2002-12-27 2009-12-29 Momentive Performance Materials Inc. Crystalline composition, wafer, and semi-conductor structure
US7507617B2 (en) * 2003-12-25 2009-03-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2005283432A (ja) * 2004-03-30 2005-10-13 Denso Corp 半導体ウエハおよびその半導体ウエハを用いた半導体装置の製造方法
WO2006046495A1 (en) * 2004-10-27 2006-05-04 Semiconductor Energy Laboratory Co., Ltd. Beam homogenizer, and laser irradiation method, laser irradiation apparatus, and laser annealing method of non-single crystalline semiconductor film using the same
US7709859B2 (en) * 2004-11-23 2010-05-04 Cree, Inc. Cap layers including aluminum nitride for nitride-based transistors
US20060132167A1 (en) * 2004-12-22 2006-06-22 Jian Chen Contactless wafer level burn-in
JP2006302993A (ja) 2005-04-18 2006-11-02 Matsushita Electric Ind Co Ltd プローブカード接続良否判定方法およびその装置
JP4451811B2 (ja) * 2005-05-09 2010-04-14 ローム株式会社 窒化物半導体素子の製法
US9153645B2 (en) * 2005-05-17 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US8324660B2 (en) * 2005-05-17 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
WO2008027027A2 (en) * 2005-09-07 2008-03-06 Cree, Inc Transistor with fluorine treatment
US7638842B2 (en) * 2005-09-07 2009-12-29 Amberwave Systems Corporation Lattice-mismatched semiconductor structures on insulators
US7932539B2 (en) * 2005-11-29 2011-04-26 The Hong Kong University Of Science And Technology Enhancement-mode III-N devices, circuits, and methods
US20070141731A1 (en) * 2005-12-20 2007-06-21 Hemink Gerrit J Semiconductor memory with redundant replacement for elements posing future operability concern
JP5202897B2 (ja) 2007-07-25 2013-06-05 住友電工デバイス・イノベーション株式会社 電界効果トランジスタおよびその製造方法
TWI460857B (zh) * 2007-08-03 2014-11-11 Univ Hong Kong Science & Techn 可靠之常關型iii族－氮化物主動裝置結構，以及相關方法與系統
US20090120924A1 (en) * 2007-11-08 2009-05-14 Stephen Moffatt Pulse train annealing method and apparatus
US8098536B2 (en) * 2008-01-24 2012-01-17 International Business Machines Corporation Self-repair integrated circuit and repair method
US7863710B2 (en) * 2008-02-15 2011-01-04 Intel Corporation Dislocation removal from a group III-V film grown on a semiconductor substrate
JPWO2009119356A1 (ja) * 2008-03-24 2011-07-21 日本碍子株式会社 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の作製方法
US9711633B2 (en) * 2008-05-09 2017-07-18 Cree, Inc. Methods of forming group III-nitride semiconductor devices including implanting ions directly into source and drain regions and annealing to activate the implanted ions
US7994027B2 (en) * 2008-05-09 2011-08-09 George Mason Intellectual Properties, Inc. Microwave heating for semiconductor nanostructure fabrication
US20110227199A1 (en) * 2008-11-28 2011-09-22 Sumitomo Chemical Company, Limited Method for producing semiconductor substrate, semiconductor substrate, method for manufacturing electronic device, and reaction apparatus
US8216924B2 (en) * 2009-10-16 2012-07-10 Cree, Inc. Methods of fabricating transistors using laser annealing of source/drain regions
JP5706670B2 (ja) * 2009-11-24 2015-04-22 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
KR101724084B1 (ko) * 2011-03-03 2017-04-07 삼성전자 주식회사 반도체 소자의 제조방법
US8557632B1 (en) * 2012-04-09 2013-10-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
JP5983999B2 (ja) * 2012-06-29 2016-09-06 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
EP2912685B1 (en) * 2012-10-26 2020-04-08 RFHIC Corporation Semiconductor devices with improved reliability and operating life and methods of manufacturing the same
US8853743B2 (en) * 2012-11-16 2014-10-07 Avago Technologies General Ip (Singapore) Pte. Ltd. Pseudomorphic high electron mobility transistor comprising doped low temperature buffer layer
JP6111821B2 (ja) * 2013-04-25 2017-04-12 三菱電機株式会社 電界効果トランジスタ
JP6155848B2 (ja) 2013-05-29 2017-07-05 富士通セミコンダクター株式会社 欠陥補正方法、半導体製造装置、半導体製造方法、及び欠陥補正プログラム
JP6299117B2 (ja) * 2013-08-30 2018-03-28 三菱電機株式会社 窒化物半導体デバイスの製造方法、バーンイン装置
TW201517133A (zh) * 2013-10-07 2015-05-01 Applied Materials Inc 使用熱佈植與奈秒退火致使銦鋁鎵氮化物材料系統中摻雜劑的高活化
JP6242678B2 (ja) * 2013-12-25 2017-12-06 住友化学株式会社 窒化物半導体素子及びその製造方法
WO2015156875A2 (en) * 2014-01-15 2015-10-15 The Regents Of The University Of California Metalorganic chemical vapor deposition of oxide dielectrics on n-polar iii-nitride semiconductors with high interface quality and tunable fixed interface charge
JP2015154353A (ja) * 2014-02-17 2015-08-24 三菱電機株式会社 高周波電力増幅器及びその製造方法
JP6310782B2 (ja) * 2014-06-20 2018-04-11 ルネサスエレクトロニクス株式会社 半導体装置の製造方法およびプログラム

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6033066A (ja) * 1983-08-04 1985-02-20 Fujitsu Ltd 高周波トランジスタのバ−ンイン方法
JPH07201429A (ja) * 1993-12-28 1995-08-04 Yamaichi Electron Co Ltd 電気部品の接続器
JPH11354601A (ja) * 1998-06-09 1999-12-24 Toshiba Corp 半導体装置の試験方法および半導体装置の製造方法
JP2009503815A (ja) * 2005-07-20 2009-01-29 クリー インコーポレイテッド 窒化物ベースのトランジスタおよびエッチストップ層を用いた製造方法
JP2008130949A (ja) * 2006-11-24 2008-06-05 Eudyna Devices Inc 半導体装置及びその製造方法
JP2009289935A (ja) * 2008-05-29 2009-12-10 Sumitomo Electric Device Innovations Inc 半導体装置
JP2014192352A (ja) * 2013-03-27 2014-10-06 Mitsubishi Electric Corp トランジスタの製造方法、増幅器の製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
DONALD A. GAJEWSKI ET AL.: "RELIAZBILITY OF GAN/AlGaN HEMT MMIC TECHNOLOGY ON 100-mm 4H-SiC", 26TH ANNUAL JEDEC ROCS WORKSHOP, JPN6017037401, 16 May 2011 (2011-05-16), US, pages 141 - 145, ISSN: 0003651249 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2018220741A1 (ja) * 2017-05-31 2019-11-07 三菱電機株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
CN105609418B (zh) 2018-09-07
DE102015213501A1 (de) 2016-05-19
CN105609418A (zh) 2016-05-25
JP6292104B2 (ja) 2018-03-14
DE102015213501B4 (de) 2019-09-12
US20160141385A1 (en) 2016-05-19
US9691875B2 (en) 2017-06-27

Similar Documents

Publication Publication Date Title
US11107720B2 (en) Methods of manufacturing vertical semiconductor diodes using an engineered substrate
US20120238063A1 (en) Termination and Contact Structures for a High Voltage Gan-Based Heterojunction Transistor
KR20090128393A (ko) 향상된 옴 접촉을 갖는 전자 장치
JP2013004967A (ja) エンハンスメント型ｉｉｉ−ｖ族高電子移動度トランジスタ（ｈｅｍｔ）および製造方法
US20090321787A1 (en) High voltage GaN-based heterojunction transistor structure and method of forming same
JP2009182107A (ja) 半導体装置
JP2008135700A (ja) Ｉｉｉ族窒化物膜の製造方法及びｉｉｉ族窒化物半導体素子
US11430875B2 (en) Method for manufacturing transistor
JP2012015304A (ja) 半導体装置
JP2015135946A (ja) 窒化物半導体素子及びその製造方法
JP2009032803A (ja) 電界効果トランジスタおよびその製造方法
JP5420157B2 (ja) 半導体装置の製造方法
JP4822457B2 (ja) 半導体装置の製造方法
JP4908856B2 (ja) 半導体装置とその製造法
JP6292104B2 (ja) 窒化物半導体装置の製造方法
JP2007081096A (ja) 半導体装置
JP2010263011A (ja) 化合物半導体装置及びその製造方法
JP2007123824A (ja) Ｉｉｉ族窒化物系化合物半導体を用いた電子装置
JP6311480B2 (ja) 化合物半導体装置及びその製造方法
CN104937699A (zh) 外延晶片和使用其的开关元件及发光元件
US20240258398A1 (en) High electron mobility transistor and method of manufacturing the same
JP2011044457A (ja) 半導体装置、半導体装置の製造方法
JP2017085056A (ja) 化合物半導体エピタキシャル基板及び化合物半導体装置
JP2018093243A (ja) 化合物半導体装置及びその製造方法
JP2019012726A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161201

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170921

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171003

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171024

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180116

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180129

R150 Certificate of patent or registration of utility model

Ref document number: 6292104

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250